KR20000041016A - 액정표시장치 및 액정표시장치의 축적캐패시터 - Google Patents

액정표시장치 및 액정표시장치의 축적캐패시터 Download PDF

Info

Publication number
KR20000041016A
KR20000041016A KR1019980056783A KR19980056783A KR20000041016A KR 20000041016 A KR20000041016 A KR 20000041016A KR 1019980056783 A KR1019980056783 A KR 1019980056783A KR 19980056783 A KR19980056783 A KR 19980056783A KR 20000041016 A KR20000041016 A KR 20000041016A
Authority
KR
South Korea
Prior art keywords
region
electrode
gate
gate line
liquid crystal
Prior art date
Application number
KR1019980056783A
Other languages
English (en)
Other versions
KR100430232B1 (ko
Inventor
고태운
정인재
Original Assignee
구본준
엘지.필립스 엘시디 주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디 주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR10-1998-0056783A priority Critical patent/KR100430232B1/ko
Priority to US09/466,097 priority patent/US6285418B1/en
Publication of KR20000041016A publication Critical patent/KR20000041016A/ko
Application granted granted Critical
Publication of KR100430232B1 publication Critical patent/KR100430232B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 온게이트 방식의 축적캐패시터를 구비하는 액정표시장치 및 액정표시장치의 축적캐패시터에 관한 것으로, 기판과, 상기 기판 상에 형성되되, 게이트전극이 연결된 부분인 제 1 영역과, 상기 제 1 영역에 일체로 연결되되, 상기 게이트전극에 반대방향으로 돌출되게 위치하는 제 2 영역을 구비하는 게이트라인과, 상기 게이트라인을 덮는 게이트절연막과, 상기 게이트절연막 상에 형성되되, 상기 게이트라인의 제 2 영역에 중첩되게 형성되는 축적캐패시터용 전극을 포함하는 액정표시장치의 축적캐패시터의 구조를 제공하며, 게이트라인의 패턴을 개선시킴으로써, 축적캐패시터 전극들의 중첩마진을 증가시킬 수 있고, 축적캐패시터의 축적용량을 증가시킬 수 있다.

Description

액정표시장치 및 액정표시장치의 축적캐패시터
본 발명은 액정표시장치(Liquid Crystal Display; LCD) 및 액정표시장치의 축적캐패시터(storage capacitor)에 관한 것으로 특히, 온게이트(on gate) 방식의 축적캐패시터를 구비하는 액정표시장치 및 액정표시장치의 축적캐패시터에 관한 것이다.
일반적인 경우의 박막트랜지스터-액정표시장치(Thin Film Transistor - Liquid Crystal Display; TFT-LCD)는 스위칭소자인 TFT, 상하판전극 사이의 액정의 존재로 인해 형성되는 캐패시터, 보조캐패시터, 게이트라인 및 데이터라인을 구비한다.
TFT-LCD의 구동을 위하여, 먼저, 게이트에 신호전압이 인가되면, TFT가 턴온되고, 이 시간동안에 화상에 관한 정보를 가진 데이터 신호가 TFT를 통과하여 액정에 인가된다. 이 때, 캐패시터인 액정부분은 충전되는데, 이상적인 경우 액정에 충전된 총전하량은 게이트가 턴오프되어 다음 신호가 들어올때까지 유지가 된다.
액정전압은 실지로 액정표시장치의 여러 가지 캐패시턴스의 존재로 인하여 ΔV만큼의 변동이 있다. ΔV는 근사적으로 다음 식에 의하여 표현된다.
ΔV = Cgd*Vg/(Cgd+CLC+Csto)Vg
여기서 ΔV는 액정전압의 변동량, Cgd는 게이트전극과 드레인전극의 중첩으로 존재하는 기생축적용량, CLC는 액정전압 그리고 Csto는 축적캐패시터의 축적용량 및 Vg는 게이트전극을 나타낸다. 이와 같은 ΔV 즉, 액정전압의 변동량은 액정전압의 왜곡을 발생시키기 때문에 플리커(flicker)의 주요원인이 된다. ΔV를 작게 하기 위해서는 축적캐패시터의 축적용량, Csto를 증가시키는 것이 유리하다. 따라서, 축적캐패시터는 액정이 데이터신호를 안정적으로 유지시키도록 하기 위해 필요하다.
도 1과 도 2는 종래 기술에 따른 액정표시장치를 설명하기 위한 도면들로, 온게이트(on gate) 방식의 축적캐패시터를 구비하는 액정표시장치의 평면와 단면도를 각각 나타낸 것이다.
기판(100) 상에 게이트라인(11L)과 데이터라인(15L)이 교차하여 화소를 정의한다. 게이트라인(11L)에는 게이트전극(11G)이 연결되어 있고, 데이터라인(15L)에는 소오스전극(15S)이 연결되어 있고, 드레인전극(15D)이 소오스전극(15D)에 대응되게 형성되어 있다. 그리고, 활성층(13)이 이들 세 전극에 전기적으로 중첩되어 스위칭소자인 TFT를 구성한다. 화소전극(17)은 드레인전극(15D)에 연결되어 화소영역의 전면을 덮고 있다.
그리고, 게이트라인(11L)에는 게이트라인(11L)의 일부와 이에 중첩되는 화소전극(17)의 일부 및, 게이트라인(11L)의 일부와 이에 중첩되는 보조전극(18)으로 구성되는 온게이트 방식의 축적캐패시터가 형성되어 있다.
본 명세서에서는 설명의 편의상, 보조전극과 이에 중첩되는 게이트라인 부분이 만드는 축적캐패시터 부분을 "축적캐패시터"라 하고 본 발명을 설명한다.
축적캐패시터 부분을 구조를 자세히 설명하면 다음과 같다.
기판(100) 상에 축적캐패시터의 제 1 전극으로 사용되는 게이트라인(11L)이 형성되어 있고, 게이트라인(11L)을 포함하는 기판의 노출된 면에 게이트절연막(12)이 형성되어 있다. 그리고, 게이트절연막(12) 상에는 소오스/드레인 형성용 금속층으로 형성된 캐패시터의 제 2 전극으로 사용되는 보조전극(18)이 형성되어 있다. 그리고, 보조전극(18)을 보호막(14)이 덮고 있으며, 보호막(14)에는 보조전극(18)의 일부를 노출시키는 콘택홀이 형성되어 있다. 그리고, 이 콘택홀을 통하여 화소전극(17)이 보조전극(18)과 연결되면서 보호막(14) 상에 형성되어 있다.
상기 구조에서 축적캐패시터의 축적용량은,
C ∝ A/d 로 표현될 수 있다.
A는 축적캐패시터의 두 전극들인 보조전극과 게이트라인의 중첩면적, d는 두 전극 사이의 유전막인 게이트절연막의 두께이다.
상기 종래의 기술에서는 소오스/드레인 형성용 도전층을 사진식각하여 보조전극을 형성한다. 사진식각공정시, 포토마스크의 미스얼라인(mis-align), 혹은 노광 및 식각공정의 에러 등의 공정 편차에 의하여 보조전극(18)의 위치가 변경되는 경우가 생긴다. 보조전극(18)과 게이트라인(11L)의 중첩길이를 d1으로하여 소자를 제작하고자 할 경우, 상기 공정편차에 의하여 보조전극(18)이 이동하게 되어 보조전극(18)과 게이트라인(11L)의 중첩길이는 d1이하가 된다. 따라서, 축적캐패시터의 축적용량은 기준치보다 작아진다. 또한, 공정편차에 의한 축적용량의 변동이 심하기 때문에 공정마진을 고려하여 공정초기부터 보조전극(18)의 크기를 작게 설계 해야 한다. 그 결과로, 축적캐패시터의 축적용량은 작게 된다.
따라서 종래의 기술에서는 축적캐패시터의 축적용량의 감소로 인하여 플리커현상 및 화면의 얼룩정도가 심하게 일으키는 등 화질이 불량해진다는 문제가 있다.
본 발명은 상기 종래 기술에 따른 문제점을 해결하는 액정표시장치 및 액정표시장치의 축적캐패시터 구조를 제공하고자 한다.
본 발명은 게이트라인의 패턴을 개선시킴으로써, 공정편차에 의하여 야기되는 축적캐패시터의 축적용량의 변동량을 감소시켜 화질의 불량을 감소시킬 수 있는 액정표시장치 및 액정표시장치의 축적캐패시터 구조를 제공하고자 한다.
이를 위한 본 발명은 액정표시장치의 축적캐패시터에 있어서, 기판과, 상기 기판 상에 형성되되, 게이트전극이 연결된 부분인 제 1 영역과, 상기 제 1 영역에 일체로 연결되되, 상기 게이트전극에 반대방향으로 돌출되게 위치하는 제 2 영역을 구비하는 게이트라인과, 상기 게이트라인을 덮는 게이트절연막과, 상기 게이트절연막 상에 형성되되, 상기 게이트라인의 제 2 영역에 중첩되게 형성되는 축적캐패시터용 전극을 포함한다.
또한, 본 발명은 기판과, 상기 기판 상에 형성되되, 제 1 방향으로 돌출된 게이트전극, 상기 게이트전극이 연결되어 있는 제 1 영역 및 상기 제 1 영역에 일체로 연결되되, 상기 제 1 방향과 반대인 제 2 방향으로 돌출된 제 2 영역을 구비하는 게이트라인과, 상기 게이트라인과 교차하되, 소오스전극을 구비하는 데이터라인과, 상기 소오스전극에 대응되는 위치에 형성된 드레인전극과, 상기 게이트라인의 제 2 영역에 중첩되게 형성되는 축적캐패시터용 전극과, 상기 드레인전극에 연결되는 화소전극을 포함하는 액정표시장치이다.
도 1과 도 2는 종래 기술에 따른 액정표시장치의 평면도와 단면도
도 3과 도 4는 본 발명의 실시예에 따른 액정표시장치의 평면도와 단면도
이하, 하기 실시예와 첨부된 도면을 참조하여 본 발명을 설명하면 다음과 같다.
도 3과 도 4는 본 발명의 실시예에 따른 액정표시장치를 설명하기 위한 도면들로, 온게이트(on gate) 방식의 축적캐패시터를 구비하는 액정표시장치의 평면와 단면도를 각각 나타낸 것이다.
기판(200) 상에 게이트라인(21L)과 데이터라인(25L)이 교차하여 화소를 정의한다. 데이터라인(25L)에는 소오스전극(21S)이 연결되어 있고, 드레인전극(21D)이 소오스전극(21S)에 대응되게 형성되어 있다. 게이트라인(21L)은 제 1 방향으로 돌출된 게이트전극(21G)이 연결되어 있는 제 1 영역(21a)과 제 1 방향과 반대인 제 2 방향으로 돌출되어 있는 형상인 제 2 영역(21b)을 구비한다. 그리고, 드레인전극(21D)에는 화소전극(27)이 형성되어 있다.
게이트라인의 제 2 영역(21b)에는 축적캐패시터가 형성되어 있다. 이 축적캐패시는 게이트라인의 제 2 영역(21b)을 축적캐패시터의 제 1 전극으로 사용하고, 화소전극(27)에 연결되되, 게이트라인의 제 2 영역(21b)에 중첩된 보조전극(28)을 축적캐패시터의 제 2 전극으로 사용한다. 게이트라인은 제 2 영역(21b)이 제 1 영역(21a)에 대하여 리씨드(recede)되어 있는 상태의 형상을 가진다. 그에 따라 보조전극(28)은 인접 화소와는 상대적으로 멀어지게 되므로, 게이트라인과의 중첩마진을 크게 할 수 있다. 따라서, 보조전극을 형성하는 과정에서 야기되는 공정편차에 의한 축적캐패시터의 축적용량의 변동정도를 줄일 수 있다. 또한, 게이트라인과의 중첩마진의 증가한 만큼 보조전극(28)을 크게 할 수 있으므로 축적캐패시터의 축적용량을 증가시킬 수 있다.
축적캐패시터 부분을 구조를 자세히 설명하면 다음과 같다.
기판(200) 상에 축적캐패시터의 제 1 전극으로 사용되는 게이트라인의 제 2 영역(21b)이 형성되어 있고, 게이트라인의 제 2 영역(21b)을 포함하는 기판의 노출된 면에 게이트절연막(22)이 형성되어 있다. 그리고, 게이트절연막(22) 상에는 소오스/드레인 형성용 금속층으로 형성된 캐패시터의 제 2 전극으로 사용되는 보조전극(28)이 형성되어 있다.
그리고, 보조전극(28)을 보호막(24)이 덮고 있으며, 보호막(24)에는 보조전극(28)의 일부를 노출시키는 콘택홀이 형성되어 있다. 그리고, 이 콘택홀을 통하여 화소전극(27)이 보조전극(28)과 연결되면서 보호막(24) 상에 형성되어 있다.
보조전극(28)은 언급한 바와 같이, 인접 화소와는 상대적으로 멀어지게 되므로, 게이트라인과의 중첩마진을 크게 할 수 있다. 따라서, 도면에 보인 바와 같이, 게이트라인의 제 2 영역(21b)과 거의 중첩되게 형성할 수 있다. 이 경우 축적캐패시터의 축적용량은 동일 형상의 보조전극(28)을 사용하는 경우 최대값을 가지게 된다.
한 편, 게이트의 제 2 영역(21b)이 게이트의 제 1 영역(21a)에 대하여 제 2 방향으로 리씨드되어 있는 형상이므로, 도면에 보인 바와 같이, 화소전극(27)을 게이트라인의 제 2 영역(21b)을 따라 제 2 방향으로 확장된 면적을 가질 수 있도록 형성할 수 있다. 따라서, 종래 기술에 비하여 본 발명은 화소전극의 면적증가로 개구율을 높일 수 있는 잇점이 있다.
상술한 바와 같이, 본 발명은 게이트라인의 패턴을 개선시켜 축적캐패시터 전극들의 중첩마진을 증가시킬 수 있다. 따라서, 따라서, 공정편차에 의한 축적캐패시터의 축적용량의 변동정도를 줄일 수 있다. 또한, 중첩마진을 증가시킨 만큼 축적캐패시터의 전극들의 중첩면적을 크게 할 수 있으므로 축적용량을 증가시킬 수 있다. 또한, 게이트라인의 개선된 패턴으로 화소전극의 면적을 넓힐 수 있어서 개구율을 향상시킬 수 있다.

Claims (6)

  1. 액정표시장치의 축적캐패시터에 있어서,
    기판과,
    상기 기판 상에 형성되되, 게이트전극이 연결된 부분인 제 1 영역과, 상기 제 1 영역에 일체로 연결되되, 상기 게이트전극에 반대방향으로 돌출되게 위치하는 제 2 영역을 구비하는 게이트라인과,
    상기 게이트라인을 덮는 게이트절연막과,
    상기 게이트절연막 상에 형성되되, 상기 게이트라인의 제 2 영역에 중첩되게 형성되는 축적캐패시터용 전극을 포함하는 액정표시장치의 축적캐패시터.
  2. 청구항 1에 있어서,
    상기 제 2 영역은 상기 제 1 영역에 대하여 소정의 길이 만큼 리씨드(recede)되어 있는 형상인 액정표시장치의 축적캐패시터.
  3. 청구항 2에 있어서,
    상기 축적캐패시터용 전극을 포함하는 기판의 노출된 전면을 덮는 보호막과,
    상기 보호막에 상기 축적캐패시터용 전극을 노출시키도록 형성된 콘택홀과,
    상기 노출된 축적캐패시터용 전극에 연결되는 화소전극을 포함하는 액정표시장치의 축적캐패시터.
  4. 기판과,
    상기 기판 상에 형성되되, 제 1 방향으로 돌출된 게이트전극, 상기 게이트전극이 연결되어 있는 제 1 영역 및 상기 제 1 영역에 일체로 연결되되, 상기 제 1 방향과 반대인 제 2 방향으로 돌출된 제 2 영역을 구비하는 게이트라인과,
    상기 게이트라인과 교차하되, 소오스전극을 구비하는 데이터라인과,
    상기 소오스전극에 대응되는 위치에 형성된 드레인전극과,
    상기 게이트라인의 제 2 영역에 중첩되게 형성되는 축적캐패시터용 전극과,
    상기 드레인전극에 연결되는 화소전극을 포함하는 액정표시장치.
  5. 청구항 4에 있어서,
    상기 제 2 영역은 상기 제 1 영역에 대하여 상기 제 2 방향으로 소정의 길이 만큼 리씨드(recede)되어 있는 형상을 가지는 액정표시장치.
  6. 청구항 5에 있어서,
    상기 화소전극은 상기 게이트라인의 제 2 영역을 따라 제 2 방향으로 확장된 면적을 가지는 가지는 액정표시장치.
KR10-1998-0056783A 1998-12-21 1998-12-21 액정표시장치및액정표시장치의축적캐패시터 KR100430232B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-1998-0056783A KR100430232B1 (ko) 1998-12-21 1998-12-21 액정표시장치및액정표시장치의축적캐패시터
US09/466,097 US6285418B1 (en) 1998-12-21 1999-12-17 Storage capacitor in a liquid crystal display in which the storage capacitor electrode is arranged to overlap an entire width of the recessed portion of the gate line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0056783A KR100430232B1 (ko) 1998-12-21 1998-12-21 액정표시장치및액정표시장치의축적캐패시터

Publications (2)

Publication Number Publication Date
KR20000041016A true KR20000041016A (ko) 2000-07-15
KR100430232B1 KR100430232B1 (ko) 2004-12-31

Family

ID=19564251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0056783A KR100430232B1 (ko) 1998-12-21 1998-12-21 액정표시장치및액정표시장치의축적캐패시터

Country Status (2)

Country Link
US (1) US6285418B1 (ko)
KR (1) KR100430232B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091688A (ko) * 2001-05-31 2002-12-06 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터 액정표시소자 및 그의 제조방법
KR100494702B1 (ko) * 2001-12-26 2005-06-13 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치
KR100807582B1 (ko) * 2001-07-30 2008-02-28 엘지.필립스 엘시디 주식회사 스토리지 커패시터 및 이를 구비한 액정 표시장치
KR100923674B1 (ko) * 2002-12-23 2009-10-28 엘지디스플레이 주식회사 충분한 축적용량의 확보가 가능한 액정표시소자

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411347B1 (en) * 1998-12-19 2002-06-25 Lg. Philips Lcd Co., Ltd. Storage capacitor in a liquid crystal display and a method of manufacturing thereof
JP4596101B2 (ja) * 2000-10-18 2010-12-08 日本電気株式会社 液晶表示装置
JP2003066488A (ja) * 2001-08-30 2003-03-05 Hitachi Ltd 液晶表示装置
US6773467B2 (en) * 2002-06-03 2004-08-10 Toppoly Optoelectronics Corp. Storage capacitor of planar display and process for fabricating same
KR100519372B1 (ko) * 2002-12-31 2005-10-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100532087B1 (ko) * 2003-06-20 2005-11-30 엘지.필립스 엘시디 주식회사 액정표시장치
KR20100035318A (ko) * 2008-09-26 2010-04-05 삼성전자주식회사 액정 표시 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106860A (ja) * 1981-12-18 1983-06-25 Seiko Epson Corp 液晶表示装置
JP2620240B2 (ja) * 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
JP2771820B2 (ja) * 1988-07-08 1998-07-02 株式会社日立製作所 アクティブマトリクスパネル及びその製造方法
JP2714993B2 (ja) * 1989-12-15 1998-02-16 セイコーエプソン株式会社 液晶表示装置
JPH0575057A (ja) * 1991-07-17 1993-03-26 Sharp Corp 半導体記憶装置
US5822026A (en) * 1994-02-17 1998-10-13 Seiko Epson Corporation Active matrix substrate and color liquid crystal display
JP2797972B2 (ja) * 1994-06-28 1998-09-17 日本電気株式会社 アクティブマトリクス型液晶表示装置
TW345654B (en) * 1995-02-15 1998-11-21 Handotai Energy Kenkyusho Kk Active matrix display device
US6372534B1 (en) * 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
JP3464570B2 (ja) * 1995-08-21 2003-11-10 株式会社 日立ディスプレイズ カラー液晶表示素子
KR0182014B1 (ko) * 1995-08-23 1999-05-01 김광호 액정 표시 장치용 박막트랜지스터 기판
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JPH09127551A (ja) * 1995-10-31 1997-05-16 Sharp Corp 半導体装置およびアクティブマトリクス基板
KR0158260B1 (ko) * 1995-11-25 1998-12-15 구자홍 엑티브 매트릭스 액정표시장치의 매트릭스 어레이 및 제조방법
TW409194B (en) * 1995-11-28 2000-10-21 Sharp Kk Active matrix substrate and liquid crystal display apparatus and method for producing the same
KR100205373B1 (ko) * 1996-06-11 1999-07-01 구자홍 액정표시소자의 제조방법
KR980003739A (ko) * 1996-06-14 1998-03-30 구자홍 박막트랜지스터 어레이 기판 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091688A (ko) * 2001-05-31 2002-12-06 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터 액정표시소자 및 그의 제조방법
KR100807582B1 (ko) * 2001-07-30 2008-02-28 엘지.필립스 엘시디 주식회사 스토리지 커패시터 및 이를 구비한 액정 표시장치
KR100494702B1 (ko) * 2001-12-26 2005-06-13 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치
KR100923674B1 (ko) * 2002-12-23 2009-10-28 엘지디스플레이 주식회사 충분한 축적용량의 확보가 가능한 액정표시소자

Also Published As

Publication number Publication date
US6285418B1 (en) 2001-09-04
KR100430232B1 (ko) 2004-12-31

Similar Documents

Publication Publication Date Title
US6664569B2 (en) Liquid crystal display device array substrate and method of manufacturing the same
US5877512A (en) Liquid crystal display device having uniform parasitic capacitance between pixels
US7576828B2 (en) Liquid crystal display device with spacer facing capacitance electrode
JP2008004957A (ja) トランジスタ及びそれを備える表示装置
US5796448A (en) Structure for a parasitic capacitor and a storage capacitor in a thin film transistor-liquid crystal display and a method for making the same
KR100816205B1 (ko) 액정표시장치와 그 제조방법
KR100887997B1 (ko) 기생 용량 편차가 최소화된 액정 표시 장치용 박막트랜지스터
US20060146246A1 (en) Liquid crystal display and fabricating method thereof
WO2011079533A1 (zh) 像素结构
JPH10221705A (ja) 液晶表示素子
KR100430232B1 (ko) 액정표시장치및액정표시장치의축적캐패시터
US7687835B2 (en) Liquid crystal display panel
KR100819331B1 (ko) 액정표시장치
US5886757A (en) Liquid crystal display device and method for fabricating the same
US6795134B2 (en) Liquid crystal display device and method of manufacturing the same
KR100308853B1 (ko) 액정표시장치의축적캐패시터구조및그제조방법
KR20050031478A (ko) Ｏｃｂ 모드 액정 표시 장치
US7932519B1 (en) Pixel structure
US7102160B1 (en) TFT LCD including a source line having an extension pattern in the channel layer
JPH05251700A (ja) 薄膜電界効果型トランジスタ
KR100701068B1 (ko) 에프에프에스 모드 액정표시소자의 픽셀구조
KR100336898B1 (ko) 액정표시소자의박막트랜지스터
JPH04358127A (ja) 薄膜トランジスタ型液晶表示装置
KR100315924B1 (ko) 액정표시장치용박막트랜지스터기판
KR19990056771A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010925

Effective date: 20030830

Free format text: TRIAL NUMBER: 2001101003167; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010925

Effective date: 20030830

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee