JPS58106860A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPS58106860A JPS58106860A JP20488281A JP20488281A JPS58106860A JP S58106860 A JPS58106860 A JP S58106860A JP 20488281 A JP20488281 A JP 20488281A JP 20488281 A JP20488281 A JP 20488281A JP S58106860 A JPS58106860 A JP S58106860A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- thin
- matrix substrate
- gate line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 title claims description 23
- 239000011159 matrix material Substances 0.000 title claims description 22
- 239000010408 film Substances 0.000 claims abstract description 22
- 239000003990 capacitor Substances 0.000 abstract description 26
- 239000004973 liquid crystal related substance Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- LFVLUOAHQIVABZ-UHFFFAOYSA-N Iodofenphos Chemical compound COP(=S)(OC)OC1=CC(Cl)=C(I)C=C1Cl LFVLUOAHQIVABZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、薄膜トランジスタマトリックス基板に関する
４のである。さらに本発明は薄膜トランジスタマトリッ
クス基板における構造に関するものである。
４のである。さらに本発明は薄膜トランジスタマトリッ
クス基板における構造に関するものである。
薄膜トランジスタに関する研究は、現在、大量生態され
ている単結晶シリコンを用い大半導体集積１路素子よ）
も歴史が古いにもかかわらず、その４１性Ｏ不安定性及
び信珈性が低い九めに今日においても企業化されていな
い。しかし、単結晶シリコンを用い大半導体集積回路素
子が単結晶シリコンの大きＩＩＫ制約されて大面積化が
難かしいのに対し、薄膜トランジスタは、ガラス等の絶
縁基板上に形成されるため、大面積化が容易であるため
に１平面ディスプレイのアクティブマトリックス基板と
して最近その開発がさかんに行なわれる＊になって来九
。薄膜トランジスタの半導体材料は、従来のＣｄ８−等
の化合物半導体から、ポリシリコンあるい祉アモルファ
スシリコン等に変わって来ており、シ九がうて薄膜トラ
ンジスタの特性の不安定性中信頼性の問題もかな〕改善
されて来ている。
ている単結晶シリコンを用い大半導体集積１路素子よ）
も歴史が古いにもかかわらず、その４１性Ｏ不安定性及
び信珈性が低い九めに今日においても企業化されていな
い。しかし、単結晶シリコンを用い大半導体集積回路素
子が単結晶シリコンの大きＩＩＫ制約されて大面積化が
難かしいのに対し、薄膜トランジスタは、ガラス等の絶
縁基板上に形成されるため、大面積化が容易であるため
に１平面ディスプレイのアクティブマトリックス基板と
して最近その開発がさかんに行なわれる＊になって来九
。薄膜トランジスタの半導体材料は、従来のＣｄ８−等
の化合物半導体から、ポリシリコンあるい祉アモルファ
スシリコン等に変わって来ており、シ九がうて薄膜トラ
ンジスタの特性の不安定性中信頼性の問題もかな〕改善
されて来ている。
一方液晶デイスプレイは、低電圧振動で低消費電力であ
ると共に、小ＷＯＷが容易であるために時針、電卓等の
ディスプレイとして定着している。
ると共に、小ＷＯＷが容易であるために時針、電卓等の
ディスプレイとして定着している。
前後は表示容量の大きな液晶ディスプレイの開発が望ま
れる。その丸めの一つの方法として、各画素にアクティ
ブ素子（例えばダイオード、バリスタ、トランジスタ）
を配置して液晶を駆動するいわゆるアクティブマトリッ
クス駆動方式がある。
れる。その丸めの一つの方法として、各画素にアクティ
ブ素子（例えばダイオード、バリスタ、トランジスタ）
を配置して液晶を駆動するいわゆるアクティブマトリッ
クス駆動方式がある。
アクティブ素子として薄膜トランジスタを用いたものは
、大面積化が容易であるため、大容量液晶本発明は、薄
膜トランジスタを用いた大容量液晶ディスプレイの基板
に関するものである。従来の大容量液晶ディスプレイ用
の薄膜トランジスタアクティブマトリックス基板の断面
構造、平面図及び絹路間を第１図に示す。第１図のｌａ
ｌは断面構造図である０ｇ＆Ｉは平面図であｐ、（ｅ）
は回路図である。国１＆１のムム１で結ばれ九２点鎖線
の断面が図１ａｌである０図中０１は、ソーダガラスあ
るいは石英等Ｏａ明ガラス基板である。２は薄膜トラン
ジスタのチャンネル部分、３及び４は薄膜トランジスタ
のソース拡散領域あるいはドレイン拡散領域である。２
〜４０領域はポリシリ；ンで構成してもよいし、またア
モルファスシリコンで構成してもよい、！ｉは電圧保持
用コンデンす−の一方の電極となる導電薄膜であ〉、例
えばドープドポリシリコン膜等で構成される。６は薄膜
トランジスタのダート酸化層、７はゲート電極である。
、大面積化が容易であるため、大容量液晶本発明は、薄
膜トランジスタを用いた大容量液晶ディスプレイの基板
に関するものである。従来の大容量液晶ディスプレイ用
の薄膜トランジスタアクティブマトリックス基板の断面
構造、平面図及び絹路間を第１図に示す。第１図のｌａ
ｌは断面構造図である０ｇ＆Ｉは平面図であｐ、（ｅ）
は回路図である。国１＆１のムム１で結ばれ九２点鎖線
の断面が図１ａｌである０図中０１は、ソーダガラスあ
るいは石英等Ｏａ明ガラス基板である。２は薄膜トラン
ジスタのチャンネル部分、３及び４は薄膜トランジスタ
のソース拡散領域あるいはドレイン拡散領域である。２
〜４０領域はポリシリ；ンで構成してもよいし、またア
モルファスシリコンで構成してもよい、！ｉは電圧保持
用コンデンす−の一方の電極となる導電薄膜であ〉、例
えばドープドポリシリコン膜等で構成される。６は薄膜
トランジスタのダート酸化層、７はゲート電極である。
８は絶縁膜、９紘アル（ニウム勢Ｏ金属配線であシ、ま
たｌＯはａ＠ｏ、、ｘｔｏ等の導電性透明膜である。
たｌＯはａ＠ｏ、、ｘｔｏ等の導電性透明膜である。
菖１図Ｌｋｌは、平面図であシ、図中の一点鎖＃にて囲
まれ九領域が一画素分に和尚する０図−ｍｌ及び１６１
から４明らかな如く、従来の薄膜トランジスタマトリッ
クス基板は、薄膜トランジスタとコンデンサーにて構成
され九画素回路が一画素を構成している。第１図１ｓｌ
は１ｉｉｉ嵩分の回路図である。 １１はソースライン
、臣はゲートライン、１３は薄膜トランジスタであり、
１４は電圧保持用コンデンサーである。１５Ｆｉ電圧保
持用コンデンサーの共通電極である。１６は液晶駆動電
極である。このような従来の薄膜トランジスタマトリッ
クス基板においては、電圧保持用コンデｙす−を画素領
域内に構成する九めに、このコンデンサーの一画素領域
において占める面積が大きい場合においては、次Ｏａｔ
点で大きな問題となる。すなわち、この種の薄膜トラン
ジスタマトリックス基板を液晶表示パネル用基板として
用いる場合、薄膜トランジスタマトリックス基板上では
、光を遮る部分を少なくすることが望ましい。もし光を
遮る部分が多いと、液晶表示パネルは受光型表示パネル
である九めに暗い表示となってしまう。従来の１ＩＩｌ
ＩＩトランジスタマトリツクス基板は、第１図（６１０
平面図においても明らかな如く、電圧保持用コンデンサ
ーが一画素領域のか１にルの部分を占る九めに１液晶表
示パネルに用い友場合、暗い表示となってしまう。コン
デンサー電極として透明導電機を用いれば良いが製造工
１ｉＩがかな）長くな〉コスト高となる。
まれ九領域が一画素分に和尚する０図−ｍｌ及び１６１
から４明らかな如く、従来の薄膜トランジスタマトリッ
クス基板は、薄膜トランジスタとコンデンサーにて構成
され九画素回路が一画素を構成している。第１図１ｓｌ
は１ｉｉｉ嵩分の回路図である。 １１はソースライン
、臣はゲートライン、１３は薄膜トランジスタであり、
１４は電圧保持用コンデンサーである。１５Ｆｉ電圧保
持用コンデンサーの共通電極である。１６は液晶駆動電
極である。このような従来の薄膜トランジスタマトリッ
クス基板においては、電圧保持用コンデｙす−を画素領
域内に構成する九めに、このコンデンサーの一画素領域
において占める面積が大きい場合においては、次Ｏａｔ
点で大きな問題となる。すなわち、この種の薄膜トラン
ジスタマトリックス基板を液晶表示パネル用基板として
用いる場合、薄膜トランジスタマトリックス基板上では
、光を遮る部分を少なくすることが望ましい。もし光を
遮る部分が多いと、液晶表示パネルは受光型表示パネル
である九めに暗い表示となってしまう。従来の１ＩＩｌ
ＩＩトランジスタマトリツクス基板は、第１図（６１０
平面図においても明らかな如く、電圧保持用コンデンサ
ーが一画素領域のか１にルの部分を占る九めに１液晶表
示パネルに用い友場合、暗い表示となってしまう。コン
デンサー電極として透明導電機を用いれば良いが製造工
１ｉＩがかな）長くな〉コスト高となる。
本発明社かかる従来の薄膜トランジスタマトリックス基
板Ｏ欠点を解決する九めに発明され九本のであ〉、その
異体的な実施例を第２図に示す。
板Ｏ欠点を解決する九めに発明され九本のであ〉、その
異体的な実施例を第２図に示す。
第３ｇ（ｔＸｌは本発明による薄膜トランジスタ！トリ
ツタス基板上〇一画素領域（一点鎖纏にて囲壕え九領域
）を示す平面図であ）、第２ＷＡ（６１は回路図であゐ
、ｌａから明らかな如く、本発明の薄膜トランジスタマ
トリックス基板においては、電圧保持用コンデンを−が
独立に作）込重れていない。すなわち電圧保持用コンデ
ンサーは、薄膜トランジスタＯドレイン電極パッドと、
−行手前のゲートフィンとＯ間Ｏ容量にて形成している
。図中の１７はゲートツイン、１８はソースフィンであ
る。１９はドレイン電極パッドであル、薄膜トランジス
タのドレイン電極と接続され九液晶駆動電極である。
ツタス基板上〇一画素領域（一点鎖纏にて囲壕え九領域
）を示す平面図であ）、第２ＷＡ（６１は回路図であゐ
、ｌａから明らかな如く、本発明の薄膜トランジスタマ
トリックス基板においては、電圧保持用コンデンを−が
独立に作）込重れていない。すなわち電圧保持用コンデ
ンサーは、薄膜トランジスタＯドレイン電極パッドと、
−行手前のゲートフィンとＯ間Ｏ容量にて形成している
。図中の１７はゲートツイン、１８はソースフィンであ
る。１９はドレイン電極パッドであル、薄膜トランジス
タのドレイン電極と接続され九液晶駆動電極である。
図から明らかな如く、ドレイン電極パッド１９と、−行
手前のゲートライン１７とはオーバー２ツブしてお）、
ζ０１ｓＩＫはさまれた絶縁膜がコンデンサーの誘電膜
として働く。第２ｇｔ＆＋は勢価回路である。図中の１
１〜１３及び１６は第１図＃＃１中の番号と対応してい
る。ｌｌＩ中の（至）は本発１１による電圧保持用コン
デンサーである。一般Ｋｍ像表示用のポケットタイプの
液晶表示パネルを考えた場合においては、一画素のサイ
ズは１００ｊｓ０から２００１ｓ０となる。このサイズ
は、画像０分解能として決められる値である。し良がう
てこの領域内に薄膜トランジスタを１ｌｌｊｉｌｉ威す
るｋしても出来るだけ薄膜トランジスタの占める面積を
小さくしないと、前述しえ如く、光が遮られて表示が暗
くなる。
手前のゲートライン１７とはオーバー２ツブしてお）、
ζ０１ｓＩＫはさまれた絶縁膜がコンデンサーの誘電膜
として働く。第２ｇｔ＆＋は勢価回路である。図中の１
１〜１３及び１６は第１図＃＃１中の番号と対応してい
る。ｌｌＩ中の（至）は本発１１による電圧保持用コン
デンサーである。一般Ｋｍ像表示用のポケットタイプの
液晶表示パネルを考えた場合においては、一画素のサイ
ズは１００ｊｓ０から２００１ｓ０となる。このサイズ
は、画像０分解能として決められる値である。し良がう
てこの領域内に薄膜トランジスタを１ｌｌｊｉｌｉ威す
るｋしても出来るだけ薄膜トランジスタの占める面積を
小さくしないと、前述しえ如く、光が遮られて表示が暗
くなる。
仁の様な理由からゲートツインにしろソースラインにし
ろ出来るだけ細いラインとして構成することＫなる０例
えばｌＯ〜２０ ｓ ｗの幅が適轟であろう。
ろ出来るだけ細いラインとして構成することＫなる０例
えばｌＯ〜２０ ｓ ｗの幅が適轟であろう。
しかし今、仮シにゲートラインの幅を１０ Ｊ ｓとす
ると、一つＯ画素サイズが２００１ｓｔｎ０の場合には
、ドレイン電極パッドとゲートラインのオーバーラツプ
面積は２０００Ｊ１ｍ”となシ、従来の８４０ｓｃ例え
ば気相成長法による）にてＩＪＩｍの絶縁膜を用い九場
合、電圧保持用コンデンサーの容量は約０．０６ＰＦと
なシ液晶を１６ ｍ 鱈の時間駆動するＫａ不十分とな
る。液晶を１６ｍｍｇ、（テＶ画像表示Ｏ場合において
はフレーム周期紘約１６１４ ｌ！１ｅである。）の開
駆動するのに必要な電圧保持用コンデンサーの容量は、
薄膜トランジスタ□ｏｙｙ時０９−り電流に依存するが
約１．０Ｐνは必要である。
ると、一つＯ画素サイズが２００１ｓｔｎ０の場合には
、ドレイン電極パッドとゲートラインのオーバーラツプ
面積は２０００Ｊ１ｍ”となシ、従来の８４０ｓｃ例え
ば気相成長法による）にてＩＪＩｍの絶縁膜を用い九場
合、電圧保持用コンデンサーの容量は約０．０６ＰＦと
なシ液晶を１６ ｍ 鱈の時間駆動するＫａ不十分とな
る。液晶を１６ｍｍｇ、（テＶ画像表示Ｏ場合において
はフレーム周期紘約１６１４ ｌ！１ｅである。）の開
駆動するのに必要な電圧保持用コンデンサーの容量は、
薄膜トランジスタ□ｏｙｙ時０９−り電流に依存するが
約１．０Ｐνは必要である。
本幾＄１０他０１！施例は、従来配線間の絶縁膜として
多く用いられていえ１ｉ（ＯｓＯ代ｎＫ４−ｐと誘電率
Ｏ高い絶縁膜を用いるととｋよ多電圧保持用コンデンサ
ーの容量を高めることＫある。例えば−電率が約１００
Ｙ冒０．を用いると、８（０，の誘電率０３僑Ｏ審量が
得られ、ま九誘電率がそれぞれ、２及び鉛の！ａｌ’ｉ
及び！（Ｏｓを用いた場合に紘、中紘）同じ膜厚及び同
じ面積で１０倍及び３０倍の容量が得られる。し九がっ
てゲートラインとドレイン電極パッドの間の絶縁膜を１
ｔ（ｏ■から、”１０１＠ ”ａｌ’ｌあるいは！（Ｏ
ｓＫ変えるだ１で、大きな容量をもつ電圧保持用コンデ
ンサーが構成出来る。仁の電圧保持用コンデンサーの容
量が大きいと、液晶表示パネルの一画素を駆動する実効
電圧が大きく表る九めに１コントラストが高く、シかも
階調表示も十分な表示品質をもつ液晶パネルが実現出来
るため、本発明は、画像表示用液晶ディスプレイの駆動
基板として、大変有望である。
多く用いられていえ１ｉ（ＯｓＯ代ｎＫ４−ｐと誘電率
Ｏ高い絶縁膜を用いるととｋよ多電圧保持用コンデンサ
ーの容量を高めることＫある。例えば−電率が約１００
Ｙ冒０．を用いると、８（０，の誘電率０３僑Ｏ審量が
得られ、ま九誘電率がそれぞれ、２及び鉛の！ａｌ’ｉ
及び！（Ｏｓを用いた場合に紘、中紘）同じ膜厚及び同
じ面積で１０倍及び３０倍の容量が得られる。し九がっ
てゲートラインとドレイン電極パッドの間の絶縁膜を１
ｔ（ｏ■から、”１０１＠ ”ａｌ’ｌあるいは！（Ｏ
ｓＫ変えるだ１で、大きな容量をもつ電圧保持用コンデ
ンサーが構成出来る。仁の電圧保持用コンデンサーの容
量が大きいと、液晶表示パネルの一画素を駆動する実効
電圧が大きく表る九めに１コントラストが高く、シかも
階調表示も十分な表示品質をもつ液晶パネルが実現出来
るため、本発明は、画像表示用液晶ディスプレイの駆動
基板として、大変有望である。
第３図は本発＃４による他の実施例を示す。前実施例に
おいては、電圧保持用コンデンサーの容量を大きくする
ために１絶縁ｙａｏ膜厚及び面積を変えずに１誘電率の
高い絶縁膜を用いることに特徴があり九が本実施例にお
いて祉、ホトプロセスを一工程導入することｋよ〉、絶
縁膜の膜厚を薄くして容量を大金くしているとζろに４
１黴がある。
おいては、電圧保持用コンデンサーの容量を大きくする
ために１絶縁ｙａｏ膜厚及び面積を変えずに１誘電率の
高い絶縁膜を用いることに特徴があり九が本実施例にお
いて祉、ホトプロセスを一工程導入することｋよ〉、絶
縁膜の膜厚を薄くして容量を大金くしているとζろに４
１黴がある。
第３図中の４が、ホトエツチングによりて局部的に薄く
し九容量部分である。例えば電圧保持用コンデンサーＯ
Ｓ積は２０００ｎｓ” として絶縁膜をＳ（Ｏ，とし、
膜厚を６００Ｘとすると容量は１．０１１となる。
し九容量部分である。例えば電圧保持用コンデンサーＯ
Ｓ積は２０００ｎｓ” として絶縁膜をＳ（Ｏ，とし、
膜厚を６００Ｘとすると容量は１．０１１となる。
本Ｉｌ明は以上の実施例において説明し九如く、薄膜ト
ツンジスータ！トリックス基板において、薄膜Ｆツンジ
スタＯドレイン電極パッドと、−行手前のゲートツイン
とが容量的に結合し、電圧保持用コンデンサーとしたこ
とを特徴とし、この電圧保持用コンデンサーの容量を大
きくするために１霞電率ｏＩ４い絶縁膜を用いることを
４１像とした薄膜トランジスタマトリックスに関するも
のであシ液晶表示用基板として大東有望である。
ツンジスータ！トリックス基板において、薄膜Ｆツンジ
スタＯドレイン電極パッドと、−行手前のゲートツイン
とが容量的に結合し、電圧保持用コンデンサーとしたこ
とを特徴とし、この電圧保持用コンデンサーの容量を大
きくするために１霞電率ｏＩ４い絶縁膜を用いることを
４１像とした薄膜トランジスタマトリックスに関するも
のであシ液晶表示用基板として大東有望である。
ｍ１ｌＩＯ簡単＊５ｉｖ４
菖ｌ閣は従来Ｏ薄膜トランジスタマトリックス基ｌｌｌ
０１１１１閣、第２図及び第３閣紘本発明による薄膜ト
ランジスタマトリックス基板の平面図及び−路■。
０１１１１閣、第２図及び第３閣紘本発明による薄膜ト
ランジスタマトリックス基板の平面図及び−路■。
１：＃ｊＸＩＮ
意：薄膜トランジスタのチャンネル部
３：薄膜トランジスタのソース拡散領域４：薄膜トラン
ジスタのドレイン拡散領域Ｓ：電圧保持用コンデンサー
電極 ６：ゲート酸化膜 ７：ゲート電極 ８：絶縁膜 ９：アルＺ二りム配線 ｌＯ：透明導電膜 １１：ソースツイン １２＝ゲートライン １３′：薄膜トランジスタ １４：電圧保持コンデンサー １５：電圧保持コンデンナー共通電極 １６；液晶駆動電極 １７：ゲートライン １８：ソースライン １９ ： ｉｌｋ晶駆動駆動電極レイン電極パッド）２
Ｄ：電圧保持用；ンデンサー□ 出願人 株式金社詭訪精工★ （″ 第１図 （ｂ） 第２図 ２／ 第３図
ジスタのドレイン拡散領域Ｓ：電圧保持用コンデンサー
電極 ６：ゲート酸化膜 ７：ゲート電極 ８：絶縁膜 ９：アルＺ二りム配線 ｌＯ：透明導電膜 １１：ソースツイン １２＝ゲートライン １３′：薄膜トランジスタ １４：電圧保持コンデンサー １５：電圧保持コンデンナー共通電極 １６；液晶駆動電極 １７：ゲートライン １８：ソースライン １９ ： ｉｌｋ晶駆動駆動電極レイン電極パッド）２
Ｄ：電圧保持用；ンデンサー□ 出願人 株式金社詭訪精工★ （″ 第１図 （ｂ） 第２図 ２／ 第３図
Claims (1)
- 【特許請求の範囲】 （１１絶縁基徐上に複数個の薄膜トランジスタがマトリ
ックス状に配置され、＃被数側の薄膜トランジスタのゲ
ート電極を共通にしてゲートラインを構成し、また皺複
数個の薄膜トランジスタのソース電極を共通にしてソー
スツインを構成し友薄膜トランジスタマトリックス基１
ｉにおいて、該薄膜トランジスタのドレイン電極パッド
祉、前後のゲートラインに容量的に結合されていること
を特徴とする薄膜トランジスタマトリックス基１１．。 （２） ドレインパッドとゲートツインの間の絶縁膜
は、誘電率が１０以上の高誘電薄膜にて構成されている
ことを特徴とする特許請求０１１１１第一項記載の薄膜
トランジスタマトリックス基板。 （３１誘電率が１０以上の高誘電薄膜は、Ｙ、Ｏ。 ” （’ ｌ ＯＩ ＃ティ０鵞のうちの１つであるこ
とを特徴とする特許請求の範囲第２項記載の薄膜トラン
ジスタマトリックス基板。 Ｃ４％ 薄膜トランジスタのドレイン電極パッドと、ゲ
ートラインの間の絶縁膜の少なくとも一部分は他の部分
と比べて膜厚が薄いことを特徴とする特許請求Ｏ範囲第
一項記載の薄膜トランジスタマトリックス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20488281A JPS58106860A (ja) | 1981-12-18 | 1981-12-18 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20488281A JPS58106860A (ja) | 1981-12-18 | 1981-12-18 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58106860A true JPS58106860A (ja) | 1983-06-25 |
| JPH0239103B2 JPH0239103B2 (ja) | 1990-09-04 |
Family
ID=16497954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20488281A Granted JPS58106860A (ja) | 1981-12-18 | 1981-12-18 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58106860A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281029A (ja) * | 1988-09-19 | 1990-03-22 | Sanyo Electric Co Ltd | 液晶表示装置の製造方法 |
| US5208690A (en) * | 1990-03-24 | 1993-05-04 | Sony Corporation | Liquid crystal display having a plurality of pixels with switching transistors |
| US5305128A (en) * | 1989-12-22 | 1994-04-19 | North American Philips Corporation | Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same |
| US6235546B1 (en) | 1989-12-22 | 2001-05-22 | North American Philips Corporation | Method of forming an active matrix electro-optic display device with storage capacitors |
| US6285418B1 (en) | 1998-12-21 | 2001-09-04 | Lg.Philips Lcd Co., Ltd. | Storage capacitor in a liquid crystal display in which the storage capacitor electrode is arranged to overlap an entire width of the recessed portion of the gate line |
| JP2006053267A (ja) * | 2004-08-10 | 2006-02-23 | Sony Corp | 表示装置およびその製造方法 |
| JPWO2013080260A1 (ja) * | 2011-11-30 | 2015-04-27 | パナソニック株式会社 | 半導体装置及び表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621193A (en) * | 1979-07-30 | 1981-02-27 | Sharp Kk | Drive method of liquid crystal display unit |
-
1981
- 1981-12-18 JP JP20488281A patent/JPS58106860A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621193A (en) * | 1979-07-30 | 1981-02-27 | Sharp Kk | Drive method of liquid crystal display unit |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281029A (ja) * | 1988-09-19 | 1990-03-22 | Sanyo Electric Co Ltd | 液晶表示装置の製造方法 |
| US5305128A (en) * | 1989-12-22 | 1994-04-19 | North American Philips Corporation | Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same |
| US5929463A (en) * | 1989-12-22 | 1999-07-27 | North American Philips Corporation | Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same |
| US6235546B1 (en) | 1989-12-22 | 2001-05-22 | North American Philips Corporation | Method of forming an active matrix electro-optic display device with storage capacitors |
| US5208690A (en) * | 1990-03-24 | 1993-05-04 | Sony Corporation | Liquid crystal display having a plurality of pixels with switching transistors |
| US6285418B1 (en) | 1998-12-21 | 2001-09-04 | Lg.Philips Lcd Co., Ltd. | Storage capacitor in a liquid crystal display in which the storage capacitor electrode is arranged to overlap an entire width of the recessed portion of the gate line |
| KR100430232B1 (ko) * | 1998-12-21 | 2004-12-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및액정표시장치의축적캐패시터 |
| JP2006053267A (ja) * | 2004-08-10 | 2006-02-23 | Sony Corp | 表示装置およびその製造方法 |
| JPWO2013080260A1 (ja) * | 2011-11-30 | 2015-04-27 | パナソニック株式会社 | 半導体装置及び表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0239103B2 (ja) | 1990-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3402400B2 (ja) | 半導体集積回路の作製方法 | |
| JP4700156B2 (ja) | 半導体装置 | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| JP2866730B2 (ja) | 半導体回路の形成方法 | |
| JPH0577303B2 (ja) | ||
| JP2001511317A (ja) | 薄膜トランジスタ及びこの薄膜トランジスタを具える電子デバイス | |
| JPH06295924A (ja) | 液晶表示素子の製造方法 | |
| JPS58106860A (ja) | 液晶表示装置 | |
| JPH08236780A (ja) | 製 品 | |
| JPS63296378A (ja) | 縦型薄膜トランジスタ | |
| JPH0431376B2 (ja) | ||
| JPH10142636A (ja) | アクティブマトリクス型表示回路 | |
| JPH0570156B2 (ja) | ||
| JPS6230379A (ja) | 薄膜トランジスタ | |
| JPH08213626A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH0637313A (ja) | 薄膜半導体装置とその製造方法 | |
| JPH05216067A (ja) | 薄膜トランジスタアレイ | |
| JPS6112271B2 (ja) | ||
| JPS5933877A (ja) | 薄膜トランジスタ | |
| JPH0385529A (ja) | 薄膜半導体表示装置 | |
| JP3457278B2 (ja) | アクティブマトリクス装置およびそれを用いた電子装置 | |
| US11631704B2 (en) | Active matrix substrate and display device | |
| JP2003077933A (ja) | 絶縁ゲート型トランジスタと液晶表示装置及び表示装置用半導体装置の製造方法 | |
| JPS6053082A (ja) | 薄膜トランジスタ | |
| JP3535301B2 (ja) | アクティブマトリクス表示装置 |