JPWO2013080260A1 - 半導体装置及び表示装置 - Google Patents

半導体装置及び表示装置 Download PDF

Info

Publication number
JPWO2013080260A1
JPWO2013080260A1 JP2013546842A JP2013546842A JPWO2013080260A1 JP WO2013080260 A1 JPWO2013080260 A1 JP WO2013080260A1 JP 2013546842 A JP2013546842 A JP 2013546842A JP 2013546842 A JP2013546842 A JP 2013546842A JP WO2013080260 A1 JPWO2013080260 A1 JP WO2013080260A1
Authority
JP
Japan
Prior art keywords
conductive layer
pattern
layer
semiconductor device
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013546842A
Other languages
English (en)
Other versions
JP5909746B2 (ja
Inventor
晋也 小野
晋也 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2013080260A1 publication Critical patent/JPWO2013080260A1/ja
Application granted granted Critical
Publication of JP5909746B2 publication Critical patent/JP5909746B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明の一形態に係る半導体装置は、チャネル領域（１２１）とコンタクト領域（１２２、１２３）とを有する半導体層（１２０Ａ）と、チャネル領域（１２２、１２３）に重畳する位置に配置される前記第１導電層のパターン（１４１）と、第２導電層及び第３導電層の一方で形成され、第１導電層のパターン（１４１）に接続されるゲート線（１８）と、第２導電層及び第３導電層の他方で形成され、コンタクト領域（１２２、１２３）に接続される前記ソース線（１７）とを備える。

Description

本発明は、半導体装置に関し、特に、多結晶シリコンを活性層とする薄膜トランジスタを形成した半導体装置に関するものである。
近年、液晶ディスプレイや有機材料のＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）を利用した有機ＥＬディスプレイに代表されるフラットパネルディスプレイに対し、大型化、高精細化、表示周波数の高速化といったように、さらなる高機能化が求められている。
特に、アクティブマトリクス方式の表示装置の駆動回路として優れた特性を有する薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）の開発が急がれている。薄膜トランジスタの高い電流駆動能力が要求される中、活性層に結晶化された半導体薄膜を用いたものが実用化されており、特にエキシマレーザー等のレーザー光の照射によって結晶化された半導体層を有するトップゲート構造の低温ポリシリコンＴＦＴは、高い電流能力のみならず、自己整合プロセスとＬＤＤ構造とによって、高いオン／オフ電流比と非常に小さい寄生容量とを並立させるデバイスとして、広く利用されている。
特開２００３−３３８５０９号公報
トップゲートＴＦＴの製造方法は、以下のものが開示されている（例えば、特許文献１）。
特許文献１では、まず、基板に非結晶シリコン薄膜を例えば４０〜５０ｎｍ程度の膜厚に形成し、脱水素化アニールを行う。その後、エキシマレーザー等のレーザー光の照射によるアニール工程で結晶化させた後、所定の形状にパターニングしてＴＦＴの活性層とする。
次に、活性層上にＳｉＯ２膜等の絶縁膜を形成してゲート絶縁膜を形成し、活性層上にはゲート絶縁膜を介してＣｒ、Ｗ、Ｍｏ等の金属またはそれらの複合材料からなるゲート電極層（以下、ゲート層）を形成する。そして、ゲート層上に、フォトレジストを選択的に残して、ゲート層を所定の形状に形成し、ゲート電極とする。
次いで、ゲート電極上のレジストをマスクとして、ゲート絶縁膜を通過させて活性層に不純物イオンを高濃度に注入し、ソース領域およびドレイン領域を形成する。ゲート電極の下方の領域は、ゲート電極上のレジストによってマスクされていたため、不純物イオンを注入していないチャネル領域が形成される。
さらに、ゲート電極上のレジストを除去した後、ゲート電極をマスクとして、低濃度の不純物イオンを、ゲート絶縁膜越しに露出した活性層に注入する。これにより、活性層のゲート電極直下に形成されたチャネル領域と、高濃度の不純物イオンが注入され形成されたソース領域およびドレイン領域との間に、低濃度の不純物イオンが注入された領域（ＬＤＤ）が形成される。
高濃度の不純物イオン、及び低濃度の不純物イオンの注入が完了した後、再度エキシマレーザーや基板加熱処理によって、活性層を加熱することにより、注入された不純物を活性化させる。
その後、全面にＳｉＮｘおよびＳｉＯ２膜を形成して層間絶縁膜を形成した後、ＴＦＴ特性を安定化させるため、加熱処理によってＳｉＮｘ層の水素を活性層に供給し、レーザーアニールにより結晶化された活性層の欠陥準位を水素で終端化する。
そして、ソース領域およびドレイン領域の上方のゲート絶縁膜および層間絶縁膜にコンタクトホールを開口させ、開口部上にＡｌ等の金属材料からなるソース・ドレイン層（以下ＳＤ層）をパターニングしてそれぞれ形成し、ソース領域およびドレイン領域に接続することでソース電極およびドレイン電極とする。
このように、ゲート層の材料は、ゲート電極形成後の基板加熱工程に対して、変形・変質しない高い耐熱性を有していなければならない。しかしながら、一般的な電極材料として用いられる金属は、耐熱性が高いものほど導電性が低下する傾向がある。従って、ゲート電極の材料として耐熱性の高いものを使用し、且つゲート電極と同じ層で同じ金属材料でゲート配線を形成した場合、ゲート配線の配線抵抗が高くなってしまう。高い配線抵抗は、配線時定数の増大による信号の遅延や、電圧降下によるディスプレイのムラの原因となる。すなわち、パネル面積が大型化して駆動周波数が増大化すると、配線抵抗の影響が大きくなる。
また、画素内の電圧保持容量をゲート層と層間絶縁膜とＳＤ層とで形成した場合、クロストークを防止し、且つ１フレーム内の輝度を安定させるためには、容量値が大きいほうが好ましい。すなわち、ゲート層上の層間絶縁膜の誘電率を高くするか、膜厚を薄くして単位面積当たりの容量値を大きくする必要がある。
一方で、例えばゲート配線をゲート層で形成し、ソース配線をＳＤ層で形成した場合、ゲート配線とソース配線との交差部で形成される配線寄生容量も、画素内の電圧保持容量と同じくゲート層と層間絶縁膜とＳＤ層とで形成され、配線時定数を低減させる観点からは容量値が小さいほうが好ましい。
つまり、画素内の保持容量を大きく保つために、ゲート層上の層間絶縁膜の単位面積当たりの容量値を大きくした場合、パネルを動作させるために配線時定数を規定値以下とするためには、制御線の抵抗を下げる必要がある。しかしながら、上記のＴＦＴ製造工程で説明したように、特にゲート電極は、高い耐熱性を有することが求められ、ゲート層で形成した制御線は抵抗の高い配線となり、画素内の保持容量を大きく保つほど配線時定数が増大してしまう。
本発明は、上記課題を解決するものであり、ゲート電極及びゲート配線をそれぞれに適した特性の材料で形成し、ゲート配線とソース配線との間の寄生容量を低減した半導体装置を提供することを目的とする。
本発明の一形態に係る半導体装置は、基板と、前記基板上に形成される半導体層と、前記半導体層上に形成される第１絶縁層と、前記第１絶縁層上に形成される第１導電層と、前記第１導電層上に形成される第２絶縁層と、前記第２絶縁層上に形成される第２導電層と、前記第２導電層上に形成される第３絶縁層と、前記第３絶縁層上に形成された第３導電層と、ゲート線と、前記ゲート線と交差するように配置されるソース線とを有する。前記半導体層は、少なくともチャネル領域とコンタクト領域とを有する。前記第１絶縁層は、前記コンタクト領域に重畳する位置に、前記第２導電層のパターンもしくは前記第３導電層のパターンと前記半導体層のコンタクト領域とを接続する第１コンタクトホールを有する。前記第１導電層のパターンは、少なくとも前記チャネル領域に重畳する位置に配置される。前記第２絶縁層は、前記第１コンタクトホールに連通するように形成され、前記第２導電層のパターンもしくは前記第３導電層のパターンと前記半導体層のコンタクト領域とを接続する第２コンタクトホールと、前記第１導電層のパターンに重畳する位置に、前記第２導電層のパターンもしくは前記第３導電層のパターンと前記第１導電層のパターンとを接続する第３コンタクトホールとを有する。前記第３絶縁層は、第４コンタクトホールを有する。前記ゲート線は、前記第２導電層及び前記第３導電層の一方で形成され、少なくとも前記第３コンタクトホールを通じて前記第１導電層のパターンに接続される。前記ソース線は、前記第２導電層及び前記第３導電層の他方で形成され、前記第１〜４コンタクトホールのいずれかを通じて前記コンタクト領域に接続される。
本発明によれば、第１導電層のパターン及びゲート配線をそれぞれに適した特性の材料で形成し、ゲート配線とソース配線との間の寄生容量を低減した半導体装置を得ることができる。
図１は、実施の形態１に係る有機ＥＬ表示装置の一部切り欠き斜視図である。 図２は、実施の形態１に係る画素回路の回路構成を示す図である。 図３は、実施の形態１に係る半導体装置の平面図である。 図４は、図３の線分ＩＶの断面を矢印の方向から見た図である。 図５Ａは、図３の線分Ｖの断面を矢印の方向から見た図である。 図５Ｂは、図５Ａから第２中継電極を省略した例を示す図である。 図５Ｃは、図５Ｂからソース電極を省略した例を示す図である。 図６Ａは、実施の形態１に係る薄膜半導体装置の製造方法の基板準備工程における図４に対応する断面図である。 図６Ｂは、実施の形態１に係る薄膜半導体装置の製造方法の半導体層形成工程における図４に対応する断面図である。 図６Ｃは、実施の形態１に係る薄膜半導体装置の製造方法のゲート絶縁膜／ゲート電極形成工程における図４に対応する断面図である。 図６Ｄは、実施の形態１に係る薄膜半導体装置の製造方法のチャネル領域／コンタクト領域形成工程における図４に対応する断面図である。 図６Ｅは、実施の形態１に係る薄膜半導体装置の製造方法の第２絶縁層形成工程における図４に対応する断面図である。 図６Ｆは、実施の形態１に係る薄膜半導体装置の製造方法のソース電極／ドレイン電極形成工程における図４に対応する断面図である。 図６Ｇは、実施の形態１に係る薄膜半導体装置の製造方法の第３絶縁層形成工程における図４に対応する断面図である。 図６Ｈは、実施の形態１に係る薄膜半導体装置の製造方法の中継電極形成工程における図４に対応する断面図である。 図７Ａは、実施の形態１に係る薄膜半導体装置の製造方法の基板準備工程における図５Ａに対応する断面図である。 図７Ｂは、実施の形態１に係る薄膜半導体装置の製造方法の半導体層形成工程における図５Ａに対応する断面図である。 図７Ｃは、実施の形態１に係る薄膜半導体装置の製造方法のゲート絶縁膜／ゲート電極形成工程における図５Ａに対応する断面図である。 図７Ｄは、実施の形態１に係る薄膜半導体装置の製造方法のチャネル領域／コンタクト領域形成工程における図５Ａに対応する断面図である。 図７Ｅは、実施の形態１に係る薄膜半導体装置の製造方法の第２絶縁層形成工程における図５Ａに対応する断面図である。 図７Ｆは、実施の形態１に係る薄膜半導体装置の製造方法のソース電極／ドレイン電極／第２容量電極形成工程における図５Ａに対応する断面図である。 図７Ｇは、実施の形態１に係る薄膜半導体装置の製造方法の第３絶縁層形成工程における図５Ａに対応する断面図である。 図７Ｈは、実施の形態１に係る薄膜半導体装置の製造方法の中継電極形成工程における図５Ａに対応する断面図である。 図７Ｉは、実施の形態１に係る薄膜半導体装置の製造方法の第４絶縁層形成工程における図５Ａに対応する断面図である。 図７Ｊは、実施の形態１に係る薄膜半導体装置の製造方法の陽極形成工程における図５Ａに対応する断面図である。 図８は、実施の形態１の変形例１に係る半導体装置の図４に対応する断面図である。 図９は、実施の形態１の変形例２に係る半導体装置の図８に対応する断面図である。 図１０は、実施の形態１の変形例３に係る半導体装置の図９に対応する断面図である。 図１１は、実施の形態１の変形例４に係る半導体装置の図５Ａに対応する断面図である。 図１２は、実施の形態１の変形例５に係る半導体装置の図５Ａに対応する断面図である。 図１３は、実施の形態１の変形例６に係る半導体装置の図３に対応する平面図である。 図１４は、実施の形態１の変形例７に係る半導体装置の図２に対応する回路構成図である。 図１５は、実施の形態１の変形例７に係る半導体装置の図３に対応する平面図である。 図１６は、実施の形態１の変形例８に係る半導体装置の図１５に対応する平面図である。 図１７は、液晶表示装置の画素回路の回路構成を示す図である。 図１８は、実施の形態２に係る半導体装置の平面図である。 図１９は、実施の形態２の変形例１に係る半導体装置の図１８に対応する平面図である。
本発明の一形態に係る半導体装置は、基板と、前記基板上に形成される半導体層と、前記半導体層上に形成される第１絶縁層と、前記第１絶縁層上に形成される第１導電層と、前記第１導電層上に形成される第２絶縁層と、前記第２絶縁層上に形成される第２導電層と、前記第２導電層上に形成される第３絶縁層と、前記第３絶縁層上に形成された第３導電層と、ゲート線と、前記ゲート線と交差するように配置されるソース線とを有する。前記半導体層は、少なくともチャネル領域とコンタクト領域とを有する。前記第１絶縁層は、前記コンタクト領域に重畳する位置に、前記第２導電層のパターンもしくは前記第３導電層のパターンと前記半導体層のコンタクト領域とを接続する第１コンタクトホールを有する。前記第１導電層のパターンは、少なくとも前記チャネル領域に重畳する位置に配置される。前記第２絶縁層は、前記第１コンタクトホールに連通するように形成され、前記第２導電層のパターンもしくは前記第３導電層のパターンと前記半導体層のコンタクト領域とを接続する第２コンタクトホールと、前記第１導電層のパターンに重畳する位置に、前記第２導電層のパターンもしくは前記第３導電層のパターンと前記第１導電層のパターンとを接続する第３コンタクトホールとを有する。前記第３絶縁層は、第４コンタクトホールを有する。前記ゲート線は、前記第２導電層及び前記第３導電層の一方で形成され、少なくとも前記第３コンタクトホールを通じて前記第１導電層のパターンに接続される。前記ソース線は、前記第２導電層及び前記第３導電層の他方で形成され、前記第１〜４コンタクトホールのいずれかを通じて前記コンタクト領域に接続される。
上記構成によれば、第１導電層のパターンと、第２導電層又は第３導電層に形成されるゲート配線とを、それぞれに適した材料で形成することができる。例えば、チャネル領域を結晶化する際に高温に晒される第１導電層のパターンは、耐熱性の高い金属を用いて形成すればよい。また、ゲート配線は、低抵抗な金属で形成すればよい。
また、ゲート配線を第２導電層及び第３導電層の一方に形成し、ソース配線を第２導電層及び第３導電層の他方に形成することにより、ゲート配線とソース配線とが第３絶縁層を介して交差する。第３絶縁層は、膜厚を比較的自由に設定することができるので、ゲート配線及びソース配線の交差部に生じる寄生容量を低減することができる。
なお、本実施の形態において、「パターン」とは、導電層を構成する金属膜をパターニングすることによって得られる物を指す。例えば、パターンの典型例は、例えば、電極や配線等であるが、これらには限定されない。また、本明細書中の「重畳する」とは、上下方向から見て互いに重なり合う位置関係にあることを指す。
さらに、該半導体装置は、前記第１導電層で形成される第１容量電極と、前記第２絶縁層の前記第１容量電極に重畳する位置に形成された誘電体と、前記第２導電層の前記誘電体に重畳する位置に形成された第２容量電極とで構成される容量部を備えてもよい。
上記構成のように、容量部を構成する電極を第１導電層と第２導電層とに形成することにより、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型の容量部を形成することができる。
また、前記第２絶縁層の単位面積あたりの静電容量は、前記第３絶縁層の単位面積あたりの静電容量よりも大きくしてもよい。
これにより、小さい面積で大容量の容量部を形成することができる。
また、前記ゲート線と前記ソース線とが交差する領域は、前記第３絶縁層で絶縁されてもよい。
また、前記第３コンタクトホールは、前記チャネル領域に重畳する位置に形成されてもよい。
また、前記ゲート線は、少なくとも第３コンタクトホールを通じて、前記チャネル領域に重畳する位置に配置された前記第１導電層のパターンに接続されてもよい。
一例として、前記ゲート線は、前記第３導電層で形成され、前記ソース線は、前記第２導電層で形成されてもよい。
また、前記第４コンタクトホールは、前記第３コンタクトホールに連通するように形成されてもよい。そして、前記第３導電層のパターンは、前記第３及び第４コンタクトホールを通じて、前記チャネル領域に重畳する位置に配置された前記第１導電層のパターンと直接接続されてもよい。
また、前記第４コンタクトホールは、前記第２導電層のパターンに重畳する位置に形成されてもよい。そして、前記第３導電層のパターンは、前記チャネル領域に重畳する位置に配置された前記第１導電層のパターンと、前記第２導電層のパターンを介して接続されてもよい。
他の例として、前記ゲート線は、前記第２導電層で形成され、前記ソース線は、前記第３導電層で形成されてもよい。
また、前記第３導電層のシート抵抗は、前記第２導電層のシート抵抗より小さくてもよい。
また、前記第３導電層の厚みは、前記第２導電層の厚みより厚くてもよい。
また、前記ゲート線は、前記第３導電層で形成されてもよい。
さらに、該半導体装置は、前記第３導電層上に形成される第４絶縁層と、前記第４絶縁層上に形成される第４導電層とを有してもよい。そして、前記第４絶縁層は、少なくとも前記第３導電層のパターンに重畳する位置に、第５コンタクトホールを有してもよい。
また、前記第５コンタクトホールは、前記第４コンタクトホールに連通するように形成されてもよい。さらに、前記第４コンタクトホールは、前記第２コンタクトホールに連通するように形成されてもよい。そして、前記第４導電層のパターンは、前記第１、第２、第４、及び第５コンタクトホールを通じて、前記半導体層の前記コンタクト領域に直接接続されてもよい。
また、前記第５コンタクトホールは、前記第３導電層のパターンに重畳する位置に形成されてもよい。そして、前記第４導電層のパターンは、前記第５コンタクトホールを通じて、前記第３導電層のパターンと直接接続されてもよい。
また、前記第４コンタクトホールは、前記第２コンタクトホールに連通するように形成されてもよい。そして、前記第４導電層のパターンは、前記第３導電層のパターンを介して、前記半導体層の前記コンタクト領域に接続されてもよい。
また、前記第４コンタクトホールは、前記第２導電層のパターンに重畳する位置に形成されてもよい。そして、前記第４導電層のパターンは、前記第３導電層のパターンを介して、前記第２導電層のパターンに接続されてもよい。
また、前記第２コンタクトホールは、前記第１コンタクトホールに連通するように形成されてもよい。さらに、前記第２導電層のパターンは、前記第２コンタクトホールに重畳する位置に形成されてもよい。そして、前記第４導電層のパターンは、前記第２導電層のパターンおよび前記第３導電層のパターンを介して、前記半導体層の前記コンタクト領域に接続されてもよい。
また、前記第５コンタクトホールは、前記第４コンタクトホールに連通するように形成されてもよい。さらに、前記第４コンタクトホールは、前記第２導電層のパターンに重畳する位置に形成されてもよい。そして、前記第４導電層のパターンは、前記第４及び第５コンタクトホールを通じて、前記第２導電層のパターンと直接接続されてもよい。
また、前記第３コンタクトホールは、前記第２導電層のパターンに重畳する位置に形成されてもよい。そして、前記第４導電層のパターンは、前記第２導電層のパターンを介して、前記第１導電層のパターンに接続されてもよい。
また、前記第２コンタクトホールは、前記第１コンタクトホールに連通するように形成されてもよい。さらに、前記第２導電層のパターンは、前記第２コンタクトホールに重畳する位置に形成されてもよい。そして、前記第４導電層のパターンは、前記第２導電層のパターンを介して、前記半導体層の前記コンタクト領域に接続されてもよい。
また、前記第１導電層又は前記半導体層は、前記第４コンタクトホールに重畳する位置に、高さ調整層を有してもよい。
また、前記第１導電層又は前記半導体層は、前記第５コンタクトホールに重畳する位置に、高さ調整層を有してもよい。
さらに、前記第２導電層は、前記第５コンタクトホールに重畳する位置に、高さ調整層を有してもよい。
上記構成のように、コンタクトホールに重畳する位置に高さ調整層を設けることにより、高さ調整層上に積層される絶縁層が選択的に押し上げられる。その結果、コンタクトホールの深さが浅くなるので、コンタクトホールの開口面積を小さくすることができる。これにより、上記構成によれば、発光層の面積を増大させることができる。
また、前記ゲート線及び前記ゲート線に平行に配置される線は、前記第３導電層に形成されてもよい。そして、前記ソース線に平行に配置される線は、第１導電層及び第２導電層の一方に形成されてもよい。
また、前記ゲート線は、第２導電層に形成されてもよい。さらに、前記ゲート線に平行に配置される線は、第１導電層及び第２導電層の一方に形成されてもよい。そして、前記ソース線に平行に配置される線は、前記第３導電層に形成されてもよい。
本発明の一形態に係る表示装置は、複数の画素をマトリクス状に配置して構成される。具体的には、表示装置は、各々が平行に配置される複数のゲート線と、各々が平行に配置され、且つ前記ゲート線と交差する複数のソース線と、前記複数のゲート線及び前記複数のソース線の交点毎に形成される前記画素を駆動する上記記載の複数の半導体装置とを備える。
さらに、前記半導体装置は、前記第３導電層上に形成される第４絶縁層と、前記第４絶縁層上に形成される第４導電層とを有してもよい。そして、前記第４導電層のパターンは、前記画素毎に孤立して配置されてもよい。
さらに、前記半導体装置は、前記第３導電層上に形成される第４絶縁層と、前記第４絶縁層上に形成される第４導電層とを有してもよい。そして、前記第４導電層のパターンは、複数の前記画素にわたって配置されてもよい。
以下、図面を参照して、本発明に係る半導体装置及びその製造方法を説明する。なお、本発明は、請求の範囲の記載に基づいて特定される。よって、以下の実施の形態における構成要素のうち、請求項に記載されていない構成要素は、本発明の課題を達成するのに必ずしも必要ではない。すなわち、以下の実施の形態は、本発明のより好ましい形態を説明するものである。また、各図は模式図であり、必ずしも厳密に図示したものではない。
（実施の形態１）
まず、図１を参照して、本発明の実施の形態１に係る半導体装置を有機ＥＬ表示装置に適用した例について説明する。図１は、実施の形態１に係る有機ＥＬ表示装置の一部切り欠き斜視図である。
図１に示すように、有機ＥＬ表示装置１０は、アクティブマトリクス基板（ＴＦＴアレイ基板）１１と、アクティブマトリクス基板１１においてマトリクス状に複数配置された画素１２と、画素１２に接続され、アクティブマトリクス基板１１上にアレイ状に複数配置された画素回路１３と、画素１２と画素回路１３の上に順次積層された画素電極１４、有機ＥＬ層１５及び共通電極１６と、各画素回路１３と制御回路（不図示）とを接続する複数本のソース配線１７及びゲート配線１８とを備える。有機ＥＬ層１５は、電子輸送層、発光層、正孔輸送層等の各層が積層されて構成されている。なお、本実施の形態１では、画素電極（アノード）１４を画素毎に別々に形成し、共通電極（カソード）１６を全画素共通に形成する例を説明するが、本発明はこれに限定されず、アノードを全画素共通に形成し、カソードを画素毎に別々に形成してもよい。
また、複数のソース配線１７は、マトリクス状に配置された複数の画素１２の各列に対応するように配置される。すなわち、複数のソース配線１７は、互いに平行に配置される。一方、複数のゲート配線１８は、マトリクス状に配置された複数の画素の各行に対応するように配置される。すなわち、複数のゲート配線１８は、互いに平行に配置される。その結果、ソース配線１７とゲート配線１８とは、互いに交差するように配置される。そして、画素回路１３は、ソース配線１７とゲート配線１８との交点毎に配置される。
次に、図２を参照して、上記有機ＥＬ表示装置１０の画素回路１３の構成を説明する。図２は、実施の形態１に係る画素回路１３の回路構成を示す図である。図２に示されるように、画素回路１３は、駆動トランジスタ２１と、スイッチングトランジスタ２２と、コンデンサ（容量部）２３とを備える。駆動トランジスタ２１は、有機ＥＬ素子を駆動するトランジスタであり、また、スイッチングトランジスタ２２は、画素を選択するためのトランジスタである。
スイッチングトランジスタ２２のソース電極１６１はソース配線１７に接続され、ゲート電極１４１はゲート配線１８に接続され、ドレイン電極１６２はコンデンサ２３及び駆動トランジスタ２１のゲート電極１４２に接続されている。また、駆動トランジスタ２１のドレイン電極１６３は電源配線１９に接続され、ソース電極１６４は画素電極１４に接続されている。
なお、本実施の形態１では、駆動トランジスタ２１及びスイッチングトランジスタ２２をＮ型トランジスタとして説明しているので、ソース電極及びドレイン電極は図２に示される配置になる。しかしながら、ソース電極及びドレイン電極は、薄膜トランジスタのタイプ（Ｐ型又はＮ型）と、各電極に印加される電圧の関係とによって決定されるものであり、上記の位置関係は一例に過ぎない。すなわち、図２のスイッチングトランジスタ２２において、参照番号“１６１”の側がドレイン電極で、参照番号“１６２”の側がソース電極となってもよい。同様に、図２の駆動トランジスタ２１において、参照番号“１６３”の側がソース電極で、参照番号“１６４”の側がドレイン電極となってもよい。
さらに、コンデンサ２３の一方側の電極は、画素回路１３内の一つのノードに接続される。図２の例では、ゲート電極１４２及びスイッチングトランジスタ２２のドレイン電極１６２に接続されている。また、コンデンサ２３の他方側の電極は、画素回路１３内の他のノードまたは共通配線２０に接続される。図２の例では、共通配線２０に接続される。
この構成において、ゲート配線１８にゲート信号が入力され、スイッチングトランジスタ２２をオン状態にすると、ソース配線１７に入力された信号電圧がスイッチングトランジスタ２２を介してコンデンサ２３に書き込まれる。また、コンデンサ２３の他方側の電極には、共通配線２０から一定の電位が常時印加されている。そして、コンデンサ２３に書き込まれた保持電圧は、１フレーム期間を通じて保持される。この保持電圧により、駆動トランジスタ２１のコンダクタンスがアナログ的に変化し、信号電圧に対応した駆動電流が、有機ＥＬ素子のアノードからカソードへと流れる。これにより、有機ＥＬ素子が発光し、所定の画像を表示することができる。 次に、図３〜図５Ｃを参照して、実施の形態１に係る半導体装置１００の構成を説明する。図３は、実施の形態１に係る半導体装置１００の平面図である。図４は、図３の線分ＩＶの断面を矢印の方向から見た図である。図５Ａは、図３の線分Ｖの断面を矢印の方向から見た図である。図５Ｂ及び図５Ｃは、図５Ａの他の例を示す図である。なお、図３〜図５Ｃに示される半導体装置１００は、図２の画素回路１３に相当する。
実施の形態１に係る半導体装置１００は、基板１１０と、チャネル領域１２１、１２４及びコンタクト領域１２２、１２３、１２５、１２６を含む半導体層１２０Ａ、１２０Ｂと、ゲート絶縁膜（第１絶縁膜）１３０と、ゲート電極１４１、１４２を含む第１導電層と、第２絶縁層１５０と、ソース電極１６１、１６４、ドレイン電極１６２、１６３、及び第２容量電極１６５を含む第２導電層と、第３絶縁層１７０と、第１中継電極１８１及び第２中継電極１８２と、第４絶縁層１９０とを、この順に積層して構成される。また、図５Ａには、第４絶縁層１９０上の第４導電層に形成される画素電極１４と、各画素の境界に配置されるバンクとを図示している。なお、コンタクトホール１５２、１７１をゲート配線１８の下に設け、ゲート電極１４１をコンタクトホール１５２、１７１の位置まで延伸してもよい。
基板１１０は、例えば、石英ガラス、無アルカリガラス、高耐熱性ガラス等のガラス材料からなるガラス基板である。または、プラスチック基板や金属フィルム上に絶縁体を形成したフレキシブル基板であってもよい。なお、ガラス基板の中に含まれるナトリウムやリン等の不純物が結晶シリコン層５４に侵入することを防止するために、基板１１０上にシリコン窒化膜（ＳｉＮｘ）、酸化シリコン（ＳｉＯｙ）又はシリコン酸窒化膜（ＳｉＯｙＮｘ）等からなるアンダーコート層を形成してもよい。また、アンダーコート層は、レーザアニールなどの高温熱処理プロセスにおいて、基板１１０への熱の影響を緩和させる役割を担うこともある。アンダーコート層の膜厚は、例えば１０ｎｍ〜１００ｎｍ程度とすることができる。
半導体層１２０Ａ、１２０Ｂは、基板１１０上にパターン形成され、それぞれがチャネル領域１２１、１２４と、一対のコンタクト領域１２２、１２３、１２５、１２６とを有する。半導体層１２０Ａ、１２０Ｂの膜厚は、例えば、３０ｎｍ〜１００ｎｍ程度とすることができる。
チャネル領域１２１、１２４は、ゲート電極１４１、１４２の電圧によってキャリアの数が制御される領域である。チャネル領域１２１、１２４は、結晶性の組織構造を有する結晶性シリコン薄膜であって、微結晶シリコン薄膜又は多結晶シリコン薄膜からなる。チャネル領域１２１、１２４は、例えば、非晶質シリコン（アモルファスシリコン）を結晶化することによって形成することができる。
コンタクト領域１２２、１２３、１２５、１２６は、不純物を高濃度に含む非晶質半導体膜であり、高濃度の不純物を含むｎ＋層である。より具体的には、Ｎ型の駆動トランジスタ２１及びスイッチングトランジスタ２２のコンタクト領域１２２、１２３、１２５、１２６は、アモルファスシリコンに不純物としてリン（Ｐ）をドーピングしたｎ型半導体膜によって構成することができる。一方、Ｐ型の駆動トランジスタ２１及びスイッチングトランジスタ２２をＰ型のトランジスタとした場合のコンタクト領域１２２、１２３、１２５、１２６は、アモルファスシリコンに不純物としてボロン（Ｂ）をドーピングしたｐ型半導体膜によって構成することができる。
なお、コンタクト領域１２２、１２３、１２５、１２６とチャネル領域１２１、１２４との間には、低濃度の不純物領域（ＬＤＤ）が構成されてもよい。低濃度の不純物領域には、リンがドーピングされている。上記２層は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置において連続的に形成することが可能である。
ゲート絶縁膜（第１絶縁層）１３０は、半導体層１２０Ａ、１２０Ｂを覆うように、基板１１０上の全域に形成される。また、ゲート絶縁膜１３０には、各コンタクト領域１２２、１２３、１２５、１２６に重畳する位置にコンタクトホール１３１、１３２、１３３、１３４が形成されている。
ゲート絶縁膜１３０は、例えば、酸化シリコン（ＳｉＯｙ）、窒化シリコン（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯｙＮｘ）、酸化アルミニウム（ＡｌＯｚ）又は酸化タンタル（ＴａＯｗ）などの酸化物および窒化物の単層膜又はこれらの積層膜によって構成することができる。なお、第２絶縁層１５０、第３絶縁層１７０、及び第４絶縁層１９０についても、上記の材料で構成することができる。
第１導電層のゲート電極１４１は、ゲート絶縁膜１３０下の半導体層１２０Ａのチャネル領域１２１に重畳する位置にパターン形成される。第１導電層のゲート電極１４２は、ゲート絶縁膜１３０下の半導体層１２０Ｂのチャネル領域１２４に重畳する位置にパターン形成される。
第１導電層（ゲート電極１４１、１４２）は、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、及びモリブデンタングステン（ＭｏＷ）等によって構成することができる。ゲート電極１４１、１４２の膜厚は、例えば２０〜５００ｎｍ程度とすることができる。また、ゲート電極１４２は、コンデンサ２３の第１容量電極としても機能する。
第２絶縁層１５０は、ゲート電極１４１、１４２を覆うように、ゲート絶縁膜１３０上に形成される。また、第２絶縁層１５０には、ゲート絶縁膜１３０のコンタクトホール１３１、１３２、１３３、１３４に連通するように、コンタクトホール１５１、１５３、１５４、１５５が形成されている。さらに、第２絶縁層１５０には、ゲート電極１４１及び半導体層１２０Ａのチャネル領域１２１に重畳する位置にコンタクトホール１５２が形成されている。
第２導電層のソース電極１６１、１６４、ドレイン電極１６２、１６３、及び第２容量電極１６５は、第２絶縁層１５０上にパターン形成される。また、図４及び図５Ａでは図示を省略するが、第２導電層には、ソース配線１７及び電源配線１９が互いに平行に配置される。
第２導電層は、導電性材料及びその合金等の単層構造又は多層構造とすることができる。例えば、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）及びクロム（Ｃｒ）等によって構成される。本実施の形態１では、第２導電層は、ＭｏＷ／Ａｌ／ＭｏＷの三層構造によって形成されている。第２導電層の膜厚は、例えば、１００ｎｍ〜１０００ｎｍ程度とすることができる。
ソース電極１６１は、コンタクトホール１３１、１５１に重畳する位置に形成され、コンタクトホール１３１、１５１を通じて半導体層１２０Ａのコンタクト領域１２２に接続される。また、ソース電極１６１は、ソース電極１６１と同層（すなわち、第２導電層）に形成されるソース配線１７（図４では図示省略）に接続される。
ドレイン電極１６２は、コンタクトホール１３２、１５３に重畳する位置に形成され、コンタクトホール１３２、１５３を通じて半導体層１２０Ａのコンタクト領域１２３に接続される。また、ドレイン電極１６２は、ゲート絶縁膜１３０に形成されたコンタクトホール（図示省略）を通じて、ゲート電極１４２に接続される。
ドレイン電極１６３は、コンタクトホール１３３、１５４に重畳する位置に形成され、コンタクトホール１３３、１５４を通じて半導体層１２０Ｂのコンタクト領域１２５に接続される。また、ドレイン電極１６３は、ドレイン電極１６３と同層（すなわち、第２導電層）に形成される電源配線１９（図５Ａでは図示省略）に接続される。
ソース電極１６４は、コンタクトホール１３４、１５５に重畳する位置に形成され、コンタクトホール１３４、１５５を通じて半導体層１２０Ｂのコンタクト領域１２６に接続される。また、ソース電極１６４は、第２中継電極１８２を介して第４導電層に形成される画素電極１４に接続される。
第２容量電極１６５は、第１容量電極として機能するゲート電極１４２に重畳する位置に形成され、コンタクトホール（図示省略）を通じて第３導電層に形成される共通配線２０（図５Ａでは図示省略）に接続される。また、第１導電層パターンと第２導電層パターンとをチャネル領域１２４の上方とは別の箇所に設けて互いに重なるように配置し、それぞれを第１容量電極および第２容量電極として機能させ、コンデンサ２３としてもよい。
第２絶縁層１５０の第１容量電極１４２と第２容量電極１６５とで挟まれた領域は、コンデンサ２３の誘電体として機能する。そこで、第２絶縁層１５０の単位面積あたりの静電容量は、第３絶縁層１７０の単位面積あたりの静電容量よりも大きく設定するのが望ましい。
すなわち、図２のスイッチングトランジスタ２２は、半導体層１２０Ａ、ゲート電極１４１、ソース電極１６１、及びドレイン電極１６２で構成されるトップゲート型の薄膜トランジスタである。また、図２の駆動トランジスタ２１は、半導体層１２０Ｂ、ゲート電極１４２、ソース電極１６４、及びドレイン電極１６３で構成されるトップゲート型の薄膜トランジスタである。さらに、図２のコンデンサ２３は、第１容量電極として機能するゲート電極１４２と第２容量電極１６５とで構成される。
第３絶縁層１７０は、ソース電極１６１、１６４、ドレイン電極１６２、１６３、及び第２容量電極１６５を覆うように、第２絶縁層１５０上に積層される。また、第３絶縁層１７０には、第２絶縁層１５０のコンタクトホール１５２に連通する位置に、コンタクトホール１７１が形成されている。さらに、第３絶縁層１７０には、ソース電極１６４に重畳する位置に、コンタクトホール１７２が形成されている。
第３導電層の第１中継電極１８１及び第２中継電極１８２は、第３絶縁層１７０上にパターン形成される。第３導電層は、例えば、第２導電層と同じ材料によって構成することができる。第３導電層の膜厚は、第２導電層の膜厚より厚いのが望ましく、例えば３００ｎｍ〜２０００ｎｍ程度とすることができる。また、第３導電層のシート抵抗（単位面積当たりの抵抗）は、第２導電層のシート抵抗より小さくするのが望ましい。
第１中継電極１８１は、コンタクトホール１５２、１７１に重畳する位置に形成され、コンタクトホール１５２、１７１を通じて、半導体層１２０Ａのチャネル領域１２１に重畳する位置でゲート電極１４１に接続される。また、第１中継電極１８１は、第１中継電極１８１と同層（すなわち、第３導電層）に形成されるゲート配線１８（図４では図示省略）に接続される。すなわち、第１中継電極１８１は、ゲート配線１８とゲート電極１４１とを電気的に接続する。
第２中継電極１８２は、コンタクトホール１７２に重畳する位置に形成され、ソース電極１６４に接続される。また、第２中継電極１８２は、第４導電層に形成される画素電極１４に接続される。すなわち、第２中継電極１８２は、画素電極１４とソース電極１６４とを電気的に接続する。
なお、図５Ｂに示されるように、コンタクトホール１７２、１９１を互いに連通するように形成し、連通するコンタクトホール１７２、１９１を通じて画素電極１４とソース電極１６４とを直接接続してもよい。この場合、図５Ａの第２中継電極１８２を省略することができる。さらに、図５Ｃに示されるように、コンタクトホール１３４、１５５、１７２、１９１を互いに連通するように形成し、連通するコンタクトホール１３４、１５５、１７２、１９１を通じて画素電極１４と半導体層１２０Ｂのコンタクト領域１２６とを直接接続してもよい。この場合、画素電極１４がソース電極としても機能するので、図５Ｂのソース電極１６４を省略することができる。
第４絶縁層１９０は、第１中継電極１８１及び第２中継電極１８２を覆うように、第３絶縁層１７０上に積層される。また、第４絶縁層１９０は、半導体装置１００の上面を平坦化する平坦化膜として機能させてもよい。第４絶縁層１９０を平坦化膜として機能させるためには、第４絶縁層１９０をポリイミド系、ポリアクリル系などの感光性樹脂を単体もしくは混合して積層させることによって形成することが望ましい。また前述の酸化膜や窒化膜などを第４絶縁層１９０の上方もしくは下方に積層させてもよい。さらには第４絶縁層１９０の平坦性を向上させるために、第４絶縁層１９０の膜厚は５００ｎｍ〜１００００ｎｍの膜厚であることが望ましい。さらに、第４絶縁層１９０には、第２中継電極１８２に重畳する位置に、コンタクトホール１９１が形成される。そして、画素電極１４は、コンタクトホール１９１を通じて、第２中継電極１８２に接続される。
第４導電層の画素電極１４は、第４絶縁層１９０上に半導体装置１００毎に独立したパターンとして形成される。そして、画素電極１４は、コンタクトホール１９１を通じて第２中継電極１８２に接続される。また、第４導電層には、さらに、複数の半導体装置１００（すなわち、複数の画素回路１３）にわたって形成されるバス配線が形成されてもよい。このバス配線は、共通電極１６もしくは共通配線２０に複数個所で接続されることにより、共通電極１６もしくは共通配線２０の中央領域と周辺領域との間の電位差を平準化することができる。
次に、図６Ａ〜図６Ｈ及び図７Ａ〜図７Ｊを参照して、本発明の実施の形態１に係る薄膜半導体装置の製造方法を説明する。図６Ａ〜図６Ｈは、本発明の実施の形態１に係る薄膜半導体装置の製造方法の各工程における図４の断面の構成を模式的に示した断面図である。図７Ａ〜図７Ｊは、本発明の実施の形態１に係る薄膜半導体装置の製造方法の各工程における図５Ａの断面の構成を模式的に示した断面図である。
まず、図６Ａ及び図７Ａに示されるように、基板１１０を準備する。なお、基板１１０の上面に、プラズマＣＶＤ等によってシリコン窒化膜、シリコン酸化膜、及びシリコン酸窒化膜などからなるアンダーコート層を形成してもよい。
次に、図６Ｂ及び図７Ｂに示されるように、基板１１０の上面全域に、半導体層１２０Ａ、１２０Ｂをパターン形成する。具体的には、まず、基板１１０上に、アモルファスシリコン（非晶質シリコン）をプラズマＣＶＤ等によって成膜し、エキシマレーザー等による熱アニールによって、半導体層１２０Ａ、１２０Ｂの温度をアモルファスシリコンの融点である１４１４℃以上の温度範囲に上昇させることにより、アモルファスシリコンを平均粒径が５０ｎｍ以上のｐ−Ｓｉ（多結晶シリコン）に結晶化させる。そして、多結晶シリコンをパターニングすることによって半導体層１２０Ａ、１２０Ｂを形成することができる。
次に、図６Ｃ及び図７Ｃに示されるように、半導体層１２０Ａ、１２０Ｂを覆うように、基板１１０の上面前記にゲート絶縁膜１３０を形成する。さらに、ゲート絶縁膜１３０上の半導体層１２０Ａ、１２０Ｂに重畳する位置にゲート電極１４１、１４２をパターン形成する。
ゲート絶縁膜１３０は、例えば、酸化シリコンをプラズマＣＶＤ等によって成膜する。酸化シリコンは、例えば、シランガス（ＳｉＨ４）と亜酸化窒素ガス（Ｎ２Ｏ）とを所定の濃度比で導入することで成膜することができる。ゲート電極１４１、１４２は、例えば、ゲート絶縁膜１３０上にＭｏＷからなるゲート金属膜をスパッタによって成膜し、フォトリソグラフィ法と、ウェットエッチング法もしくはドライエッチング法とを用いてゲート金属膜をパターニングすることにより、所定形状のゲート電極１４１、１４２を形成することができる。なお、この工程では、ゲート電極１４１、１４２上のレジスト１４１Ｒ、１４２Ｒを除去せずに残しておく。
次に、図６Ｄ及び図７Ｄに示されるように、半導体層１２０Ａ、１２０Ｂにチャネル領域１２１、１２４と、コンタクト領域１２２、１２３、１２５、１２６とを形成する。具体的には、半導体層１２０Ａ、１２０Ｂのコンタクト領域１２２、１２３、１２５、１２６となる領域に、リン等の５価元素もしくはボロン等の３価元素の不純物を高濃度ドープする。これにより、半導体層１２０Ａ、１２０Ｂのゲート電極１４１、１４２に重畳する位置がｐ−Ｓｉのチャネル領域１２１、１２４となり、チャネル領域１２１、１２４に隣接する領域がコンタクト領域１２２、１２３、１２５、１２６となる。
その後、レジスト１４１Ｒ、１４２Ｒを残した状態でゲート電極１４１、１４２をさらにエッチングすると、ゲート電極１４１、１４２のパターンは後退し、レジスト１４１Ｒ、１４２Ｒよりも小さいパターンとなる。その後、ゲート電極１４１、１４２上のレジスト１４１Ｒ、１４２Ｒを除去し、半導体層１２０Ａ、１２０Ｂに対してリン等の５価元素もしくはボロン等の３価元素の不純物を低濃度ドープする。
これにより、スイッチングトランジスタ２２および駆動トランジスタ２１のゲート電極１４１、１４２にオフ電圧が印加されている状態において、チャネル領域１２１、１２４とコンタクト領域１２２、１２３、１２５、１２６との間に電界が集中することを回避できるため、オフリーク電流を小さくすることが可能となる。
次に、図６Ｅ及び図７Ｅに示されるように、ゲート電極１４１、１４２を覆うように、基板１１０の上面全域に第２絶縁層１５０を形成する。具体的には、プラズマＣＶＤ法により、第２絶縁層１５０となる絶縁膜を堆積する。また、ゲート絶縁膜１３０および第２絶縁層１５０を一括してエッチングすることにより、ゲート絶縁膜１３０を厚み方向に貫通するコンタクトホール１３１、１３２、１３３、１３４と、第２絶縁層１５０を厚み方向に貫通するコンタクトホール１５１、１５３、１５４、１５５とを、それぞれが互いに連通するように同時に形成する。ここでゲート絶縁膜１３０および第２絶縁層１５０を一括してエッチングすることにより、コンタクトホール１３１、１３２、１３３、１３４の位置に対する、コンタクトホール１５１、１５３、１５４、１５５の位置の合わせ精度は極めて高くなる。その結果、より小さい領域でコンタクトホール１３１、１３２、１３３、１３４、１５１、１５３、１５４、１５５を形成することが可能である。
次に、図６Ｆ及び図７Ｆに示されるように、第２絶縁層１５０上にソース電極１６１、１６４、ドレイン電極１６２、１６３、及び第２容量電極１６５をパターン形成する。具体的には、ソース電極１６１、１６４、ドレイン電極１６２、１６３、及び第２容量電極１６５となる材料で構成されたソースドレイン金属膜をスパッタ等によって成膜し、ソースドレイン金属膜を所定形状にパターニングする。また、この工程において、ソース配線１７及び電源配線１９もパターン形成される。
これにより、コンタクトホール１３１、１５１に重畳する位置にソース電極１６１が、コンタクトホール１３２、１５３に重畳する位置にドレイン電極１６２が、コンタクトホール１３３、１５４に重畳する位置にドレイン電極１６３が、コンタクトホール１３４、１５５に重畳する位置にソース電極１６４が、第１容量電極として機能するゲート電極１４２に重畳する位置に第２容量電極１６５がそれぞれ形成される。
また、ソース電極１６１、１６４及びドレイン電極１６２、１６３のそれぞれは、コンタクトホール１３１、１３２、１３３、１３４、１５１、１５３、１５４、１５５を通じて、対応するコンタクト領域１２２、１２３、１２５、１２６に接続される。
次に、図６Ｇ及び図７Ｇに示されるように、ソース電極１６１、１６４、ドレイン電極１６２、１６３、及び第２容量電極１６５を覆うように、基板１１０の上面全域に第３絶縁層１７０を形成する。具体的には、プラズマＣＶＤ法により、第３絶縁層１７０となる絶縁膜を堆積する。また、第２絶縁層１５０および第３絶縁層１７０を一括してエッチングすることにより、図６Ｇに示されるように、第２絶縁層１５０を厚み方向に貫通するコンタクトホール１５２と第３絶縁層１７０を厚み方向に貫通するコンタクトホール１７１とを、互いに連通するように同時に形成する。また、これと同時に、図７Ｇに示されるように、第３絶縁層１７０のソース電極１６４に重畳する位置に、第３絶縁層１７０を厚み方向に貫通するコンタクトホール１７２を形成する。
次に、図６Ｈ及び図７Ｈに示されるように、第３絶縁層１７０上に第１中継電極１８１及び第２中継電極１８２をパターン形成する。具体的には、第１中継電極１８１及び第２中継電極１８２となる材料で構成された金属膜をスパッタ等によって成膜し、この金属膜を所定形状にパターニングする。また、この工程において、ゲート配線１８及び共通配線２０もパターン形成される。
これにより、コンタクトホール１５２、１７１に重畳する位置に第１中継電極１８１が、コンタクトホール１７２に重畳する位置に第２中継電極１８２が形成される。また、第１中継電極１８１は、コンタクトホール１５２、１７２を通じてゲート電極１４１に接続される。さらに、第２中継電極１８２は、コンタクトホール１７２を通じてソース電極１６４に接続される。
次に、図７Ｉに示されるように、第１中継電極１８１及び第２中継電極１８２を覆うように、基板１１０の画素領域全域に第４絶縁層１９０を形成する。具体的には、ポリイミド系、ポリアクリル系などの感光性樹脂を塗布した後、フォトマスク越しに露光し現像することによってパターンを形成し、加熱して安定化させる。これにより、堆積した層間絶縁膜の上面を平坦化し、第２中継電極１８２に重畳する位置に第４絶縁層１９０を厚み方向に貫通するコンタクトホール１９１を形成する。
次に、図７Ｊに示されるように、第４絶縁層１９０上に画素電極１４をパターン形成する。具体的には、画素電極１４となる材料で構成された金属膜をスパッタ等によって成膜し、この金属膜を所定形状にパターニングする。これにより、画素電極１４は、コンタクトホール１９１を通じて第２中継電極１８２に接続される。そして、画素電極１４上に所定の間隔毎にバンクを形成することにより、図３〜図５Ａに示される半導体装置１００を得ることができる。
上記構成のように、第１導電層にゲート電極１４１、１４２を形成し、第３導電層にゲート配線１８を形成することにより、ゲート電極１４１、１４２及びゲート配線１８をそれぞれに適した材料で構成することができる。例えば、チャネル領域１２１、１２２を熱アニールして結晶化する場合、第１導電層に形成されるゲート電極１４１、１４２は、１１００℃〜１４１４℃の高温に耐える高い耐熱性を有する材料で形成すればよい。一方、熱アニールの後に第３導電層に形成されるゲート配線１８には高い耐熱性が必要ないので、低抵抗の金属を用いて形成すればよい。また、第２導電層に形成されるソース配線１７及び電源配線１９、第３導電層に形成される共通配線２０についても、同様に低抵抗の金属を用いて形成すればよい。
また、第２導電層に形成されるソース配線１７と電源配線１９とは互いに平行に配置され、第３導電層に形成されるゲート配線１８と共通配線２０とは互いに平行に配置される。そして、ソース配線１７及び電源配線１９と、ゲート配線１８及び共通配線２０とは、互いに交差するように配置される。ここで、第２導電層と第３導電層との間には第３絶縁層１７０に介在しているので、上記の各配線の交差領域は、第３絶縁層１７０で絶縁されていることになる。したがって、上述したように、第３絶縁層１７０の単位面積あたりの静電容量を小さくすることにより、各配線の交差領域に生じる寄生容量を低減することができる。
さらに、コンデンサ２３の容量電極を第１導電層と第２導電層とに形成することにより、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型の容量部を形成することができる。このとき、第２絶縁層１５０の単位面積あたりの静電容量を大きくすることにより、小さい面積で大容量の容量部を形成することができる。
すなわち、第３絶縁層１７０の単位面積あたりの静電容量を小さくし、第２絶縁層１５０の単位面積あたりの静電容量を大きくすることにより、ゲート配線１８及びソース配線１７の配線時定数を低減させつつ、充分な容量のコンデンサ２３を限られた面積で実現させることが可能となる。よってフレーム周波数を高くして動画表示性能を向上させつつ、１フレームの画像表示品位を向上させることが可能となる。
次に、図８〜図１６を参照して、実施の形態１の変形例１〜８を説明する。なお、実施の形態１及び他の変形例と共通する構成要素には同一の参照番号を付し、詳しい説明を省略する。
（変形例１）
図８は、実施の形態１の変形例１に係る半導体装置１００Ａの図４に対応する断面図である。図４において、第１導電層に形成されているゲート電極１４１は、コンタクトホール１５２、１７１を通じて、第３導電層に形成されている第１中継電極１８１に接続されている。これに対して、図８に示される半導体装置１００Ａは、さらに、第２導電層のゲート電極１４１及び第１中継電極１８１に重畳する位置に第３中継電極１６６を備える。そして、第３中継電極１６６は、コンタクトホール１５２を通じて、半導体層１２０Ａのチャネル領域１２１に重畳する位置でゲート電極１４１に接続される。また、第１中継電極１８１は、コンタクトホール１７１を通じて、チャネル領域１２１及びゲート電極１４１に重畳する位置で第３中継電極１６６に接続される。これにより、ゲート配線１８とゲート電極１４１とが電気的に接続される。
なお、図８の例では、コンタクトホール１７１を第３中継電極１６６の中央領域に重畳する位置に形成し、第１中継電極１８１を第３中継電極１６６の中央領域に接続した例を示したが、これに限ることなく、コンタクトホール１７１を第３中継電極１６６の周辺領域に重畳する位置に形成し、第１中継電極１８１を第３中継電極１６６の周辺領域（すなわち、チャネル領域１２１及びゲート電極１４１に重畳しない位置）に接続してもよい。
（変形例２）
図９は、実施の形態１の変形例２に係る半導体装置１００Ｂの図８に対応する断面図である。図９に示される半導体装置１００Ｂにおいては、図８の第１中継電極１８１を省略し、第３中継電極１６６を第２導電層に形成されたゲート配線１８（図９では図示省略）に接続する。また、第３導電層に形成されたソース配線１７を、第３絶縁層１７０のソース電極１６１に重畳する位置に形成されたコンタクトホール１７３を通じて、ソース電極１６１に接続させる。
すなわち、図９の例では、ソース配線１７及びゲート配線１８の位置関係が実施の形態１と異なる。このように、本発明では、ソース配線１７及びゲート配線１８の一方が第２導電層に形成され、他方が第３導電層に形成されればよい。
より具体的には、例えば実施の形態１のようにゲート配線１８を第３導電層に形成する場合、ゲート配線１８と平行に配置される配線（例えば、共通配線２０）は第３導電層に形成し、ゲート配線１８と交差するように配置される配線（例えば、ソース配線１７及び電源配線１９）は第１導電層及び第２導電層の一方に形成する。
一方、例えば変形例２のようにゲート配線１８を第２導電層に形成する場合、ゲート配線１８と平行に配置される配線（例えば、共通配線２０）は第１導電層及び第２導電層の一方に形成し、ゲート配線と交差するように配置される配線（例えば、ソース配線１７及び電源配線１９）は第３導電層に形成する。
（変形例３）
図１０は、実施の形態１の変形例３に係る半導体装置１００Ｃの図９に対応する断面図である。図１０に示される半導体装置１００Ｃには、第３導電層にソース電極１８３（図９のソース電極１６１に対応する）及びドレイン電極１８４（図９のドレイン電極１６２に対応する）が形成され、第３絶縁層１７０のコンタクトホール１３１、１５１に連通する位置にコンタクトホール１７４が形成され、第３絶縁層１７０のコンタクトホール１３２、１５３に連通する位置にコンタクトホール１７５が形成されている。
そして、ソース電極１８３は、コンタクトホール１３１、１５１、１７４を通じてコンタクト領域１２２に接続されている。また、ドレイン電極１８４は、コンタクトホール１３２、１５３、１７５を通じてコンタクト領域１２３に接続されている。なお、コンタクトホール１３１、１５１、１７４及びコンタクトホール１３２、１５３、１７５は同時に形成されてもよい。
ソース電極及びドレイン電極は、実施の形態１のように第２導電層に形成されてもよいし、変形例３のように第３導電層に形成されてもよい。
（変形例４）
図１１は、実施の形態１の変形例４に係る半導体装置１００Ｄの図５Ａに対応する断面図である。図１１に示される半導体装置１００Ｄには、第３導電層にドレイン電極１８５（図５Ａのドレイン電極１６３に対応する）及びソース電極１８６（図５Ａのソース電極１６４に対応する）が形成され、第３絶縁層１７０のコンタクトホール１３３、１５４に連通する位置にコンタクトホール１７６が形成され、第３絶縁層１７０のコンタクトホール１３４、１５５に連通する位置にコンタクトホール１７７が形成されている。
そして、ドレイン電極１８５は、コンタクトホール１３３、１５４、１７６を通じてコンタクト領域１２５に接続されている。また、ソース電極１８６は、コンタクトホール１３４、１５５、１７７を通じてコンタクト領域１２６に接続されている。さらに、画素電極１４は、コンタクトホール１９１を通じてソース電極１８６に直接接続されている。なお、コンタクトホール１３４、１５５、１７７及びコンタクトホール１３３、１５４、１７６は同時に形成されてもよい。
（変形例５）
図１２は、実施の形態１の変形例５に係る半導体装置１００Ｅの図５Ａに対応する断面図である。図１２に示される半導体装置１００Ｄは、図５Ａの構成に加えて、第１導電層のコンタクトホール１９１に重畳する位置に高さ調整層１４３を備える。上記構成とすることにより、第２絶縁層１５０及び第３絶縁層１７０において、高さ調整層１４３に重畳する領域が他の領域より押し上げられる。その結果、コンタクトホール１９１の深さＤ２が、図５Ａと比較して浅くなる。
ここで、感光性樹脂の塗布・現像によって形成されるコンタクトホール１９１は、深さＤ２が浅くなるほど、上面の開口面積も小さくなる。このように、バンクに重畳する位置に形成されるコンタクトホール１９１の開口面積を小さくすることにより、画素電極１４の形状の不安定領域の面積を小さくし、結果として有効画素電極領域を大きくすることができる。有機ＥＬパネルでは、画素電極１４の形状の不安定領域はバンクで被覆され、隣接するバンクの間には発光層（図示省略）が設けられるので、上記構成によれば、発光層の面積を増大させることができる。
また、図１２の例では、第１導電層に高さ調整層１４３を設けた例を示したが、これに限ることなく、半導体層１２０Ｂと同層のコンタクトホール１９１に重畳する位置に高さ調整層を設けてもよい。例えば、図１２の例では、ソース電極１６４のコンタクトホール１９１に重畳する位置まで延在する部分が、ソース電極１６４としてだけでなく、高さ調整層としても機能する。なお、高さ調整層は１箇所に限定されず、半導体層１２０Ｂと同層及び第１導電層の一方または両方に高さ調整層を形成してもよい。
同様に、第３絶縁層１７０を感光性樹脂の塗布及び現像することによって第３絶縁層１７０上面を平坦化して形成する場合には、コンタクトホール１７２に重畳する位置に高さ調整層１４３を備える。上記構成とすることにより、高さ調整層１４３に重畳する領域が他の領域より押し上げられる。その結果、コンタクトホール１７２の深さが、図５Ａと比較して浅くなり、コンタクトホール１９１と同様に、上面の開口面積が小さくなる。コンタクトホール１７２の開口面積を小さくすることにより、第３配線層で形成される配線、例えばゲート配線１８を太く形成し、結果として配線抵抗を小さくすることができる。
（変形例６）
図１３は、実施の形態１の変形例６に係る半導体装置１００Ｆの図３に対応する平面図である。図１３に示される半導体装置１００Ｆは、ゲート配線１８をゲート電極１４１に重畳する位置に配置した点で、図３と相違する。これにより、図３の第１中継電極１８１を省略して、ゲート配線１８とゲート電極１４１とを、コンタクトホール１５２、１７１を通じて直接接続することができる。
（変形例７）
図１４及び図１５は、実施の形態１の変形例７に係る半導体装置１００Ｇの図２及び図３に対応する図である。図１４及び図１５に係る半導体装置１００Ｇは、共通配線２０を省略し、コンデンサ２３の第２容量電極１６５を電源配線１９に接続させた点で、図２及び図３と相違する。
また、図１５に示される半導体装置１００Ｇは、図３の第１中継電極１８１を省略する代わりに、ゲート電極１４１をゲート配線１８に重畳する位置にまで延在させ、ゲート配線１８とゲート電極１４１とを、両者が重畳する位置（半導体層１２０Ａと重畳しない位置）に形成されたコンタクトホール１５２、１７１を通じて接続させる。
（変形例８）
図１６は、実施の形態１の変形例８に係る半導体装置１００Ｈの図１５に対応する平面図である。図１６に示される半導体装置１００Ｈは、ゲート配線１８をゲート電極１４１に重畳する位置に配置した点で、図１５と相違する。
（実施の形態２）
次に、図１７及び図１８を参照して、本発明の実施の形態２に係る半導体装置を説明する。図１７は、液晶表示装置の画素回路の回路構成を示す図である。図１８は、実施の形態２に係る半導体装置２００の平面図である。
半導体装置２００は、図１７に示されるように、トランジスタ３１と、コンデンサ３２と、ゲート配線３３と、ソース配線３４と、共通配線３５とを備える。そして、ゲート電極２４１はゲート配線３３に接続され、ソース電極２６１はソース配線３４に接続され、ドレイン電極２６２はコンデンサ３２の一方の電極及び画素電極に接続され、共通配線３５はコンデンサ３２の他方側の電極に接続されている。
この構成において、ゲート配線３３にゲート信号が入力され、トランジスタ３１をオン状態にすると、ソース配線３４を介して供給された信号電圧がコンデンサ３２に書き込まれる。また、コンデンサ３２の他方側の電極には共通配線３５から一定の電位が常時印加されている。そして、コンデンサ３２に書き込まれた保持電圧は、１フレーム期間を通じて保持される。この保持電圧を画素電極に供給して液晶の配向を変化させることにより、画像を表示させることができる。
図１８の線分ＩＶ’の断面を矢印の方向から見た図は、図４と共通する。また、図１８の線分Ｖ’の断面を矢印の方向から見た図は、図５Ａのコンデンサ領域（中央領域）と共通する。すなわち、ゲート電極２４１は図４のゲート電極１４１に、ソース電極２６１は図４のソース電極１６１に、ドレイン電極２６２は図４のドレイン電極１６２に、第１容量電極２４２は図５Ａの第１容量電極として動作するゲート電極１４２に、第２容量電極２６５は図５Ａの第２容量電極１６５に、コンタクトホール２３１、２３２、２５１、２５２、２５３、２７１、２９１は、図４及び図５Ａの１３１、１３２、１５１、１５２、１５３、１７１、１９１にそれぞれ対応する。
（変形例１）
図１９は、実施の形態２の変形例１に係る半導体装置２００Ａの図１８に対応する平面図である。図１９に示される半導体装置２００Ａは、ゲート配線３３をゲート電極２４１に重畳する位置に配置した点で、図１８と相違する。
このように、本発明の半導体装置は、有機ＥＬ素子を用いた有機ＥＬ表示装置のみならず、液晶表示装置等、アクティブマトリクス基板が用いられる他の表示装置にも適用することができる。また、このように構成される表示装置については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話などのあらゆる表示パネルを有する電子機器に適用することができる。
以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示した実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。
本発明は、表示装置に画素回路等に用いられる薄膜半導体装置に有利に利用される。
１０ 有機ＥＬ表示装置
１１ アクティブマトリクス基板
１２ 画素
１３ 画素回路
１４ 陽極
１５ 有機ＥＬ層
１６ 陰極
１７，３４ ソース配線
１８，３３ ゲート配線
１９ 電源配線
２０，３５ 共通配線
２１ 駆動トランジスタ
２２ スイッチングトランジスタ
２３，３２ コンデンサ
３１ トランジスタ
１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ，１００Ｆ，１００Ｇ，１００Ｈ，２００，２００Ａ 半導体装置
１１０ 基板
１２０Ａ，１２０Ｂ，２２０Ａ 半導体層
１２１，１２４ チャネル領域
１２２，１２３，１２５，１２６ コンタクト領域
１３０ ゲート絶縁膜
１３１，１３２，１３３，１３４，１５１，１５２，１５３，１５４，１５５，１７１，１７２，１７３，１７４，１７５，１７６，１７７，１９１，２３１，２３２，２５１，２５２，２５３，２７１，２９１ コンタクトホール
１４１，１４２，２４１ ゲート電極
１４３ 高さ調整層
１５０ 第２絶縁層
１６１，１６４，１８３，１８６，２６１ ソース電極
１６２，１６３，１８４，１８５，２６２ ドレイン電極
１６５，２６５ 第２容量電極
１６６ 第３中継電極
１７０ 第３絶縁層
１８１ 第１中継電極
１８２ 第２中継電極
１９０ 第４絶縁層
２４２ 第１容量電極
【０００４】
それぞれに適した特性の材料で形成し、ゲート配線とソース配線との間の寄生容量を低減した半導体装置を提供することを目的とする。
課題を解決するための手段
［００１８］
本発明の一形態に係る半導体装置は、基板と、前記基板上に形成される半導体層と、前記半導体層上に形成される第１絶縁層と、前記第１絶縁層上に形成される第１導電層と、前記第１導電層上に形成される第２絶縁層と、前記第２絶縁層上に形成される第２導電層と、前記第２導電層上に形成される第３絶縁層と、前記第３絶縁層上に形成された第３導電層と、ゲート線と、前記ゲート線と交差するように配置されるソース線とを有する。前記半導体層は、少なくともチャネル領域とコンタクト領域とを有する。前記第１絶縁層は、前記コンタクト領域に重畳する位置に、前記第２導電層のパターンもしくは前記第３導電層のパターンと前記半導体層のコンタクト領域とを接続する第１コンタクトホールを有する。前記第１導電層のパターンは、少なくとも前記チャネル領域に重畳する位置に配置される。前記第２絶縁層は、前記第１コンタクトホールに連通するように形成され、前記第２導電層のパターンもしくは前記第３導電層のパターンと前記半導体層のコンタクト領域とを接続する第２コンタクトホールと、前記第１導電層のパターンに重畳する位置に、前記第２導電層のパターンもしくは前記第３導電層のパターンと前記第１導電層のパターンとを接続する第３コンタクトホールとを有する。前記第３絶縁層は、第４コンタクトホールを有する。前記ゲート線は、前記第２導電層及び前記第３導電層の一方で形成され、少なくとも前記第３コンタクトホールを通じて前記第１導電層のパターンに接続される。前記ソース線は、前記第２導電層及び前記第３導電層の他方で形成され、前記第１〜４コンタクトホールのいずれかを通じて前記コンタクト領域に接続される。前記半導体装置は、さらに、前記第１導電層で形成される第１容量電極と、前記第２絶縁層の前記第１容量電極に重畳する位置に形成された誘電体と、前記第２導電層の前記誘電体に重畳する位置に形成された第２容量電極とで構成される容量部を備える。前記ゲート線と前記ソース線とが交差する領域は、前記第３絶縁層で絶縁される。前記第２絶縁層の単位面積あたりの静電容量は、前記第３絶縁層の単位面積あたりの静電容量よりも大きい。
発明の効果
［００１９］
本発明によれば、第１導電層のパターン及びゲート配線をそれぞれに適した特性の材料で形成し、ゲート配線とソース配線との間の寄生容量を低減した半導体装置を得ることができる。
本発明の一形態に係る半導体装置は、基板と、前記基板上に形成される半導体層と、前記半導体層上に形成される第１絶縁層と、前記第１絶縁層上に形成される第１導電層と、前記第１導電層上に形成される第２絶縁層と、前記第２絶縁層上に形成される第２導電層と、前記第２導電層上に形成される第３絶縁層と、前記第３絶縁層上に形成された第３導電層と、ゲート線と、前記ゲート線と交差するように配置されるソース線とを有する。前記半導体層は、少なくともチャネル領域とコンタクト領域とを有する。前記第１絶縁層は、前記コンタクト領域に重畳する位置に、第１コンタクトホールを有する。前記第１導電層のパターンは、少なくとも前記チャネル領域に重畳する位置に配置される。前記第２絶縁層は、前記第１コンタクトホールに連通するように形成された第２コンタクトホールと、前記第１導電層のパターンに重畳する位置に形成された第３コンタクトホールとを有する。前記第３絶縁層は、第４コンタクトホールを有する。前記ゲート線は、前記第２導電層で形成され、少なくとも前記第３コンタクトホールを通じて前記第１導電層のパターンに接続される。前記ソース線は、前記第３導電層で形成され、前記第１コンタクトホール、前記第２コンタクトホール及び前記第４コンタクトホールを通じて前記コンタクト領域に接続される。

Claims (29)

  1. 基板と、
    前記基板上に形成される半導体層と、
    前記半導体層上に形成される第１絶縁層と、
    前記第１絶縁層上に形成される第１導電層と、
    前記第１導電層上に形成される第２絶縁層と、
    前記第２絶縁層上に形成される第２導電層と、
    前記第２導電層上に形成される第３絶縁層と、
    前記第３絶縁層上に形成される第３導電層と、
    ゲート線と、
    前記ゲート線と交差するように配置されるソース線と、
    を有する半導体装置であって、
    前記半導体層は、少なくともチャネル領域とコンタクト領域とを有し、
    前記第１絶縁層は、前記コンタクト領域に重畳する位置に、前記第２導電層のパターンもしくは前記第３導電層のパターンと前記半導体層のコンタクト領域とを接続する第１コンタクトホールを有し、
    前記第１導電層のパターンは、少なくとも前記チャネル領域に重畳する位置に配置され、
    前記第２絶縁層は、
    前記第１コンタクトホールに連通するように形成され、前記第２導電層のパターンもしくは前記第３導電層のパターンと前記半導体層のコンタクト領域とを接続する第２コンタクトホールと、
    前記第１導電層のパターンに重畳する位置に、前記第２導電層のパターンもしくは前記第３導電層のパターンと前記第１導電層のパターンとを接続する第３コンタクトホールとを有し、
    前記第３絶縁層は、第４コンタクトホールを有し、
    前記ゲート線は、前記第２導電層及び前記第３導電層の一方で形成され、少なくとも前記第３コンタクトホールを通じて前記第１導電層のパターンに接続され、
    前記ソース線は、前記第２導電層及び前記第３導電層の他方で形成され、前記第１〜４コンタクトホールのいずれかを通じて前記コンタクト領域に接続される、
    半導体装置。
  2. 該半導体装置は、さらに、前記第１導電層で形成される第１容量電極と、前記第２絶縁層の前記第１容量電極に重畳する位置に形成された誘電体と、前記第２導電層の前記誘電体に重畳する位置に形成された第２容量電極とで構成される容量部を備える、
    請求項１に記載の半導体装置。
  3. 前記第２絶縁層の単位面積あたりの静電容量は、前記第３絶縁層の単位面積あたりの静電容量よりも大きい、
    請求項２に記載の半導体装置。
  4. 前記ゲート線と前記ソース線とが交差する領域は、前記第３絶縁層で絶縁される、
    請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記第３コンタクトホールは、前記チャネル領域に重畳する位置に形成される、
    請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記ゲート線は、少なくとも第３コンタクトホールを通じて、前記チャネル領域に重畳する位置に配置された前記第１導電層のパターンに接続される、
    請求項５に記載の半導体装置。
  7. 前記ゲート線は、前記第３導電層で形成され、
    前記ソース線は、前記第２導電層で形成される、
    請求項１〜６のいずれか１項に記載の半導体装置。
  8. 前記第４コンタクトホールは、前記第３コンタクトホールに連通するように形成され、
    前記第３導電層のパターンは、前記第３及び第４コンタクトホールを通じて、前記チャネル領域に重畳する位置に配置された前記第１導電層のパターンと直接接続される、
    請求項７に記載の半導体装置。
  9. 前記第４コンタクトホールは、前記第２導電層のパターンに重畳する位置に形成され、
    前記第３導電層のパターンは、前記チャネル領域に重畳する位置に配置された前記第１導電層のパターンと、前記第２導電層のパターンを介して接続される、
    請求項７に記載の半導体装置。
  10. 前記ゲート線は、前記第２導電層で形成され、
    前記ソース線は、前記第３導電層で形成される、
    請求項１〜６のいずれか１項に記載の半導体装置。
  11. 前記第３導電層のシート抵抗は、前記第２導電層のシート抵抗より小さい、
    請求項１〜１０のいずれか１項に記載の半導体装置。
  12. 前記第３導電層の厚みは、前記第２導電層の厚みより厚い、
    請求項１〜１０のいずれか１項に記載の半導体装置。
  13. 前記ゲート線は、前記第３導電層で形成される、
    請求項１〜１２のいずれか１項に記載の半導体装置。
  14. 該半導体装置は、さらに、
    前記第３導電層上に形成される第４絶縁層と、
    前記第４絶縁層上に形成される第４導電層とを有し、
    前記第４絶縁層は、少なくとも前記第３導電層のパターンに重畳する位置に、第５コンタクトホールを有する、
    請求項１〜１３のいずれか１項に記載の半導体装置。
  15. 前記第５コンタクトホールは、前記第４コンタクトホールに連通するように形成され、
    前記第４コンタクトホールは、前記第２コンタクトホールに連通するように形成され、
    前記第４導電層のパターンは、前記第１、第２、第４、及び第５コンタクトホールを通じて、前記半導体層の前記コンタクト領域に直接接続される、
    請求項１４に記載の半導体装置。
  16. 前記第５コンタクトホールは、前記第３導電層のパターンに重畳する位置に形成され、
    前記第４導電層のパターンは、前記第５コンタクトホールを通じて、前記第３導電層のパターンと直接接続される、
    請求項１４に記載の半導体装置。
  17. 前記第４コンタクトホールは、前記第２コンタクトホールに連通するように形成され、
    前記第４導電層のパターンは、前記第３導電層のパターンを介して、前記半導体層の前記コンタクト領域に接続される、
    請求項１６に記載の半導体装置。
  18. 前記第４コンタクトホールは、前記第２導電層のパターンに重畳する位置に形成され、
    前記第４導電層のパターンは、前記第３導電層のパターンを介して、前記第２導電層のパターンに接続される、
    請求項１６に記載の半導体装置。
  19. 前記第２コンタクトホールは、前記第１コンタクトホールに連通するように形成され、
    前記第２導電層のパターンは、前記第２コンタクトホールに重畳する位置に形成され、
    前記第４導電層のパターンは、前記第２導電層のパターンおよび前記第３導電層のパターンを介して、前記半導体層の前記コンタクト領域に接続される、
    請求項１８に記載の半導体装置。
  20. 前記第５コンタクトホールは、前記第４コンタクトホールに連通するように形成され、
    前記第４コンタクトホールは、前記第２導電層のパターンに重畳する位置に形成され、
    前記第４導電層のパターンは、前記第４及び第５コンタクトホールを通じて、前記第２導電層のパターンと直接接続される、
    請求項１４に記載の半導体装置。
  21. 前記第２コンタクトホールは、前記第１コンタクトホールに連通するように形成され、
    前記第２導電層のパターンは、前記第２コンタクトホールに重畳する位置に形成され、
    前記第４導電層のパターンは、前記第２導電層のパターンを介して、前記半導体層の前記コンタクト領域に接続される、
    請求項２０に記載の半導体装置。
  22. 前記第１導電層又は前記半導体層は、前記第４コンタクトホールに重畳する位置に、高さ調整層を有する、
    請求項１〜２１のいずれか１項に記載の半導体装置。
  23. 前記第１導電層又は前記半導体層は、前記第５コンタクトホールに重畳する位置に、高さ調整層を有する、
    請求項１３〜２２のいずれか１項に記載の半導体装置。
  24. 前記第２導電層は、前記第５コンタクトホールに重畳する位置に、高さ調整層を有する、
    請求項２３に記載の半導体装置。
  25. 前記ゲート線及び前記ゲート線に平行に配置される線は、前記第３導電層に形成され、
    前記ソース線に平行に配置される線は、第１導電層及び第２導電層の一方に形成される、
    請求項１〜２４のいずれか１項に記載の半導体装置。
  26. 前記ゲート線は、第２導電層に形成され、
    前記ゲート線に平行に配置される線は、第１導電層及び第２導電層の一方に形成され、
    前記ソース線に平行に配置される線は、前記第３導電層に形成される、
    請求項１〜２４のいずれか１項に記載の半導体装置。
  27. 複数の画素をマトリクス状に配置して構成される表示装置であって、
    各々が平行に配置される複数のゲート線と、
    各々が平行に配置され、且つ前記ゲート線と交差する複数のソース線と、
    前記複数のゲート線及び前記複数のソース線の交点毎に形成される前記画素を駆動する請求項１〜２６のいずれか１項に記載の複数の半導体装置とを備える、
    表示装置。
  28. 前記半導体装置は、さらに、
    前記第３導電層上に形成される第４絶縁層と、
    前記第４絶縁層上に形成される第４導電層とを有し、
    前記第４導電層のパターンは、前記画素毎に孤立して配置される、
    請求項２７に記載の半導体装置。
  29. 前記半導体装置は、さらに、
    前記第３導電層上に形成される第４絶縁層と、
    前記第４絶縁層上に形成される第４導電層とを有し、
    前記第４導電層のパターンは、複数の前記画素にわたって配置される、
    請求項２７に記載の半導体装置。
JP2013546842A 2011-11-30 2011-11-30 半導体装置及び表示装置 Active JP5909746B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/006726 WO2013080260A1 (ja) 2011-11-30 2011-11-30 半導体装置及び表示装置

Publications (2)

Publication Number Publication Date
JPWO2013080260A1 true JPWO2013080260A1 (ja) 2015-04-27
JP5909746B2 JP5909746B2 (ja) 2016-05-11

Family

ID=48534792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013546842A Active JP5909746B2 (ja) 2011-11-30 2011-11-30 半導体装置及び表示装置

Country Status (4)

Country Link
US (1) US8878186B2 (ja)
JP (1) JP5909746B2 (ja)
CN (1) CN103582952B (ja)
WO (1) WO2013080260A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102079253B1 (ko) * 2013-06-26 2020-02-20 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법
KR102151235B1 (ko) 2013-10-14 2020-09-03 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
JP6164059B2 (ja) * 2013-11-15 2017-07-19 ソニー株式会社 表示装置、電子機器、及び表示装置の駆動方法
JP6546387B2 (ja) * 2014-10-28 2019-07-17 株式会社ジャパンディスプレイ 表示装置
KR20160063515A (ko) * 2014-11-26 2016-06-07 삼성디스플레이 주식회사 트랜지스터, 이를 구비한 유기발광 표시장치, 및 유기발광 표시장치 제조방법
JP2016201257A (ja) * 2015-04-10 2016-12-01 株式会社ジャパンディスプレイ 表示装置の製造方法
WO2017213175A1 (ja) * 2016-06-09 2017-12-14 シャープ株式会社 タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法
KR102465376B1 (ko) * 2017-06-16 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102638296B1 (ko) * 2018-03-19 2024-02-20 삼성디스플레이 주식회사 유기발광표시장치
WO2019190453A1 (en) * 2018-03-26 2019-10-03 Intel Corporation Selective etching and controlled atomic layer etching of transition metal oxide films for device fabrication
KR102591811B1 (ko) * 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR20200105565A (ko) * 2019-02-28 2020-09-08 삼성디스플레이 주식회사 표시 장치
KR20210009486A (ko) * 2019-07-16 2021-01-27 삼성디스플레이 주식회사 표시 장치
KR20210087612A (ko) * 2020-01-02 2021-07-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US11462608B2 (en) 2020-03-25 2022-10-04 Apple Inc. Large panel displays with reduced routing line resistance
CN111128080B (zh) * 2020-03-30 2020-08-04 京东方科技集团股份有限公司 显示基板及显示装置
CN114255703B (zh) 2020-09-21 2023-06-16 京东方科技集团股份有限公司 显示基板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106860A (ja) * 1981-12-18 1983-06-25 Seiko Epson Corp 液晶表示装置
JPH06167722A (ja) * 1992-11-30 1994-06-14 Sharp Corp アクティブマトリクス基板及びその製造方法
JP2003241687A (ja) * 2002-02-15 2003-08-29 Fujitsu Display Technologies Corp 薄膜トランジスタ装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2608745B2 (ja) 1988-01-20 1997-05-14 サンスター株式会社 美白化粧料
JP2926412B2 (ja) 1989-05-19 1999-07-28 株式会社林原生物化学研究所 α―グリコシル―Ｌ―アスコルビン酸とその製造方法並びに用途
JP2832848B2 (ja) 1989-10-21 1998-12-09 株式会社林原生物化学研究所 結晶２―Ｏ―α―Ｄ―グルコピラノシル―Ｌ―アスコルビン酸とその製造方法並びに用途
JP2001015758A (ja) 1999-06-29 2001-01-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4700156B2 (ja) 1999-09-27 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP2003338509A (ja) 2002-03-11 2003-11-28 Sanyo Electric Co Ltd トップゲート型薄膜トランジスタ
TW200304227A (en) 2002-03-11 2003-09-16 Sanyo Electric Co Top gate type thin film transistor
JP4627988B2 (ja) 2002-04-09 2011-02-09 大塚製薬株式会社 細胞増殖用組成物
JP4129574B2 (ja) 2002-08-06 2008-08-06 大塚製薬株式会社 老化防止剤
US7161184B2 (en) * 2003-06-16 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US20100280231A1 (en) 2007-04-09 2010-11-04 Masayuki Nakano Whitening agent comprising equol or its saccharide derivative as an effective ingredient
US8436353B2 (en) * 2008-09-16 2013-05-07 Sharp Kabushiki Kaisha Thin film transistor with recess
KR20100130850A (ko) * 2009-06-04 2010-12-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
WO2011045911A1 (ja) 2009-10-15 2011-04-21 パナソニック株式会社 表示パネル装置及びその製造方法
CN102474939B (zh) 2009-11-04 2015-03-04 松下电器产业株式会社 显示面板装置及其制造方法
JP5519537B2 (ja) 2010-05-07 2014-06-11 パナソニック株式会社 有機ｅｌ表示パネル及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106860A (ja) * 1981-12-18 1983-06-25 Seiko Epson Corp 液晶表示装置
JPH06167722A (ja) * 1992-11-30 1994-06-14 Sharp Corp アクティブマトリクス基板及びその製造方法
JP2003241687A (ja) * 2002-02-15 2003-08-29 Fujitsu Display Technologies Corp 薄膜トランジスタ装置及びその製造方法

Also Published As

Publication number Publication date
CN103582952B (zh) 2016-08-03
US8878186B2 (en) 2014-11-04
CN103582952A (zh) 2014-02-12
JP5909746B2 (ja) 2016-05-11
WO2013080260A1 (ja) 2013-06-06
US20140097455A1 (en) 2014-04-10

Similar Documents

Publication Publication Date Title
JP5909746B2 (ja) 半導体装置及び表示装置
US8482010B2 (en) EL display panel, EL display apparatus, and method of manufacturing EL display panel
US9252198B2 (en) Organic light emitting display device with reduced generation of parasitic capacitance and method for manufacturing the same
US8274207B2 (en) EL display panel, EL display apparatus, and method of manufacturing EL display panel
KR101671038B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
CN107464819B (zh) 发光面板
JP5576862B2 (ja) 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
JP5724105B2 (ja) 薄膜トランジスタアレイ装置、ｅｌ表示パネル、ｅｌ表示装置、薄膜トランジスタアレイ装置の製造方法、ｅｌ表示パネルの製造方法
JP5386643B2 (ja) 表示装置用薄膜半導体装置、表示装置用薄膜半導体装置の製造方法、ｅｌ表示パネル及びｅｌ表示装置
WO2013080261A1 (ja) 表示パネル及び表示パネルの製造方法
WO2012042564A1 (ja) 表示装置用薄膜半導体装置、表示装置用薄膜半導体装置の製造方法、ｅｌ表示パネル及びｅｌ表示装置
TWI495044B (zh) 有機發光二極體顯示器及製造其之方法
CN103959470A (zh) 薄膜晶体管阵列装置以及使用它的el显示装置
JP5498892B2 (ja) 薄膜トランジスタ、及びこれを備えた表示装置、並びにそれらの製造方法
WO2013008360A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
TW201423850A (zh) 製造薄膜電晶體陣列面板之方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160301

R150 Certificate of patent or registration of utility model

Ref document number: 5909746

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113