JP5724105B2 - 薄膜トランジスタアレイ装置、el表示パネル、el表示装置、薄膜トランジスタアレイ装置の製造方法、el表示パネルの製造方法 - Google Patents
薄膜トランジスタアレイ装置、el表示パネル、el表示装置、薄膜トランジスタアレイ装置の製造方法、el表示パネルの製造方法 Download PDFInfo
- Publication number
- JP5724105B2 JP5724105B2 JP2011548711A JP2011548711A JP5724105B2 JP 5724105 B2 JP5724105 B2 JP 5724105B2 JP 2011548711 A JP2011548711 A JP 2011548711A JP 2011548711 A JP2011548711 A JP 2011548711A JP 5724105 B2 JP5724105 B2 JP 5724105B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode
- film
- layer
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Description
図1〜図3を参照して、本発明の実施の形態1に係る有機EL(Electro Luminescence)ディスプレイ(有機EL表示パネル)10及び画像表示装置用の薄膜トランジスタアレイ装置(以下、単に「薄膜トランジスタアレイ装置」と表記する)20を説明する。なお、図1は、薄膜半導体アレイ基板1を示す図である。図2Aは、本発明の実施の形態1に係る表示装置の一例である有機ELディスプレイ10の斜視図である。図2Bは、図2Aの積層構造をより具体的に示す部分斜視図であって、ラインバンクの例を示す図である。図2Cは、図2Aの積層構造をより具体的に示す部分斜視図であって、ピクセルバンクの例を示す図である。図3は、画素100を駆動する画素回路30の回路構成を示す図である。
次に、図13、図14A、及び図14Bを参照して、本実施の形態1に係る薄膜トランジスタアレイ装置20の変形例を説明する。図13は、変形例に係る薄膜トランジスタアレイ装置の断面図であって、図6に対応する図である。図14A及び図14Bは、変形例に係る薄膜トランジスタアレイ装置の製造方法を示す図であって、図10A及び図10Bに対応する図である。
次に、本発明の実施の形態2に係る薄膜トランジスタアレイ装置20を説明する。なお、実施の形態1と実施の形態2とは、ゲート配線21と、ソース配線22及び電源配線23との位置関係が主に異なる。すなわち、実施の形態1では、ゲート配線21が第2の金属層140に配置され、ソース配線22及び電源配線23が第3の金属層170に配置されている。これに対して、実施の形態2では、ソース配線22及び電源配線23が第2の金属層140に配置され、ゲート配線21が第3の金属層170に配置されている。そこで、以降の説明では、実施の形態1と共通する構成要素には同一の参照番号を付すものとする。
次に、図27、図28A、及び図28Bを参照して、本実施の形態2に係る薄膜トランジスタアレイ装置20の変形例を説明する。図27は、変形例に係る薄膜トランジスタアレイ装置の断面図であって、図19に対応する図である。図28A及び図28Bは、変形例に係る薄膜トランジスタアレイ装置の製造方法を示す図であって、図24A及び図24Bに対応する図である。
10 有機ELディスプレイ
11 層間絶縁膜
12 陽極
13 有機EL層
14 透明陰極
15 バンク
20 薄膜トランジスタアレイ装置
21,1021 ゲート配線
22,1051 ソース配線
23 電源配線
30 画素回路
40 第1のトランジスタ
41,51,1022 ゲート電極
42,53,1052 ソース電極
43,52,1053 ドレイン電極
44,54,1040 半導体膜
50 第2のトランジスタ
55 中継電極
56 第2の中継電極
57 第3の中継電極
60 キャパシタ
70,80,80a,80b 端子部
71,75,81,81a,81b,85 端子
82,76 中継配線
82b 弾性体
72,77,78,83,84,86 孔部
90 補助配線
91 補助電極
100 画素
100R,100G,100B サブ画素
110,1010 基板
120,1020 第1の金属層
130,1030 ゲート絶縁膜
140,1050 第2の金属層
150,1060 パッシベーション膜
160 導電酸化物膜
170 第3の金属層
171,191 第1のコンタクトホール
172,192 第2のコンタクトホール
173,193 第3のコンタクトホール
173a,193a 第3の貫通孔
174,194 第4のコンタクトホール
175,195 第5のコンタクトホール
176,196 第6のコンタクトホール
177,197 第7のコンタクトホール
178 第8のコンタクトホール
179 第9のコンタクトホール
180 感光性レジスト膜
181 第1の感光性レジスト膜
182 第2の感光性レジスト膜
1000 薄膜トランジスタ
Claims (20)
- EL層と層間絶縁膜を介して積層された薄膜トランジスタアレイ装置であって、
前記薄膜トランジスタアレイ装置は、
基板と、
前記基板の上方に配置された第1配線と、
前記第1配線と交差する第2配線と、
前記基板上に形成されたゲート電極と第1及び第2電極とを含む第1トランジスタと、
前記基板上に形成された第2トランジスタと、
前記層間絶縁膜と前記第1トランジスタとの間、及び前記層間絶縁膜と前記第2トランジスタとの間に介在するパッシベーション膜と、
前記パッシベーション膜下に積層された導電酸化物膜と、
前記パッシベーション膜上に形成され、前記第1電極と同層に設けられた第1導電性部材と前記EL層に含まれる第2導電性部材とを中継する電極であって、前記パッシベーション膜に設けられた第1孔部を介して前記第1導電性部材と電気的に接続される中継電極とを含み、
前記第1トランジスタ及び前記第2トランジスタは、ボトムゲート型のトランジスタであり、
前記第1配線は、前記第1電極と同層である前記パッシベーション膜の下層に配置され、且つ前記ゲート電極に電気的に接続される配線、及び第1電極に電気的に接続される配線の一方であり、
前記第2配線は、前記第1電極と別層である前記パッシベーション膜の上層に配置され、且つ前記ゲート電極に電気的に接続される配線及び前記第1電極に電気的に接続される配線の他方であり、
前記第1電極と同層で且つ前記基板の周縁部には、前記薄膜トランジスタアレイ装置の前記第1配線もしくは前記第2配線を駆動する外部信号が入力される端子部が配置され、
前記導電酸化物膜は、前記端子部の上面を覆い、且つ少なくとも前記第1孔部の底面部において前記中継電極と前記第1導電性部材との間に介在し、前記中継電極と前記第1導電性部材とを電気的に接続させ、
前記中継電極は、前記パッシベーション膜上の前記第2配線と同層に形成され、前記第2配線と同一材料からなる
薄膜トランジスタアレイ装置。 - 前記第1配線は、前記ゲート電極に電気的に接続される配線であり、
前記第2配線は、前記第1電極に電気的に接続される配線である
請求項1に記載の薄膜トランジスタアレイ装置。 - 前記第1配線は、前記第1電極に電気的に接続される配線であり、
前記第2配線は、前記ゲート電極に電気的に接続される配線である
請求項1に記載の薄膜トランジスタアレイ装置。 - 前記第2導電性部材は、アルミニウムを主成分とする金属である
請求項1〜3のいずれか1項に記載の薄膜トランジスタアレイ装置。 - 前記中継電極の前記導電酸化物膜と接する面は、少なくとも、銅、モリブデン、チタン、またはタングステンのいずれかを含む金属により形成されている
請求項1〜4のいずれか1項に記載の薄膜トランジスタアレイ装置。 - 前記中継電極は、積層構造である
請求項1〜5のいずれか1項に記載の薄膜トランジスタアレイ装置。 - 前記層間絶縁膜は、有機膜と無機膜との二層からなり、
前記無機膜は、前記第2配線及び前記中継電極を覆っている
請求項1〜6のいずれか1項に記載の薄膜トランジスタアレイ装置。 - 前記第1トランジスタ及び前記第2トランジスタに各々含まれる半導体層は、結晶性半導体層であり、
前記第1及び第2トランジスタの各々に含まれるゲート電極は、前記第1及び第2配線のうちの前記ゲート電極に電気的に接続される配線に用いられる金属より高耐熱性の金属により形成されている
請求項1〜7のいずれか1項に記載の薄膜トランジスタアレイ装置。 - 前記ゲート電極に電気的に接続される配線に用いられる金属より高耐熱性の金属は、モリブデン、タングステン、チタン、タンタル、ニッケルのいずれかを含む金属である
請求項8に記載の薄膜トランジスタアレイ装置。 - 前記導電酸化物膜は、インジウムおよび錫を含む酸化物膜、あるいはインジウムおよび亜鉛を含む酸化物膜のいずれかである
請求項1〜9のいずれか1項に記載の薄膜トランジスタアレイ装置。 - 上部電極と、下部電極と、前記上部電極と下部電極との間に介在する発光機能層を含むEL発光素子を有するEL部と、前記EL発光素子を制御する薄膜トランジスタアレイ装置と、前記EL部と前記薄膜トランジスタアレイ装置との間に介在する層間絶縁膜とを含むEL表示パネルであって、
前記薄膜トランジスタアレイ装置は、
基板と、前記基板の上方に配置された第1配線と、前記第1配線と交差する第2配線と、前記基板上に形成されたゲート電極と第1及び第2電極とを含む第1トランジスタと、
前記基板上に形成された第2トランジスタと、
前記層間絶縁膜と前記第1トランジスタとの間、及び前記層間絶縁膜と前記第2トランジスタとの間に介在するパッシベーション膜と、
前記パッシベーション膜下に積層された導電酸化物膜と、
前記パッシベーション膜上に形成され、前記第1電極と同層に設けられた第1導電性部材と前記EL部に含まれる第2導電性部材とを中継する電極であって、前記パッシベーション膜に設けられた第1孔部を介して前記第1導電性部材と電気的に接続される中継電極とを含み、
前記第1トランジスタ及び前記第2トランジスタは、ボトムゲート型のトランジスタであり、
前記第1配線は、前記第1電極と同層である前記パッシベーション膜の下層に配置され、且つ前記ゲート電極に電気的に接続される配線、及び第1電極に電気的に接続される配線の一方であり、
前記第2配線は、前記第1電極と別層である前記パッシベーション膜の上層に配置され、且つ前記ゲート電極に電気的に接続される配線及び前記第1電極に電気的に接続される配線の他方であり、
前記第1電極と同層で且つ前記基板の周縁部には、前記薄膜トランジスタアレイ装置の前記第1配線もしくは前記第2配線を駆動する外部信号が入力される端子部が配置され、
前記導電酸化物膜は、前記端子部の上面端部を覆い、且つ少なくとも前記第1孔部の底面部において前記中継電極と前記第1導電性部材との間に介在し、前記中継電極と前記第1導電性部材とを電気的に接続させ、
前記中継電極は、前記パッシベーション膜上の前記第2配線と同層に形成され、前記第2配線と同一材料からなる
EL表示パネル。 - 前記第2導電性部材は、アルミニウムを主成分とする金属である
請求項11に記載のEL表示パネル。 - 前記第2導電性部材と前記中継電極とは、前記層間絶縁膜に設けられた孔部の上部周縁の平坦領域で接続されている
請求項11又は12に記載のEL表示パネル。 - 請求項11〜13のいずれか1項に記載のEL表示パネルを搭載した
EL表示装置。 - EL層と層間絶縁膜を介して積層された薄膜トランジスタアレイ装置の製造方法であって、
基板を準備する第1工程と、
前記基板上に、第1配線を形成する第2工程と、
前記基板上に、ゲート電極と第1及び第2電極を含む第1トランジスタと第2トランジスタとを形成すると共に、前記第1及び第2トランジスタ上に導電酸化物膜を形成する第3工程と、
前記導電酸化物膜上にパッシベーション膜を形成する第4工程と、
前記パッシベーション膜上に、前記第1配線と交差する第2配線と、前記第1電極と同層に設けられた第1導電性部材と前記EL層に設けられた第2導電性部材とを中継する電極であって、前記パッシベーション膜に設けられた第1孔部を介して前記第1導電性部材と電気的に接続される中継電極とを形成する第5工程と、を含み、
前記第1トランジスタ及び前記第2トランジスタは、ボトムゲート型のトランジスタであり、
前記第1配線は、前記第1電極と同層である前記パッシベーション膜の下層に配置され、且つ前記ゲート電極に電気的に接続される配線、及び第1電極に電気的に接続される配線の一方であり、
前記第2配線は、前記第1電極と別層である前記パッシベーション膜の上層に配置され、且つ前記ゲート電極に電気的に接続される配線及び前記第1電極に電気的に接続される配線の他方であり、
前記第3工程において、前記第1電極と同層に設けられ、前記第1配線もしくは前記第2配線を駆動する外部信号が入力される端子部の上面を覆うように、前記導電酸化物膜を形成し、
前記第4工程において、前記導電酸化物膜に覆われた前記端子部の上面を、前記パッシベーション膜に設けられた開口部から露出させ、
前記導電酸化物膜は、少なくとも前記第1孔部の底面部において前記中継電極と前記第1導電性部材との間に介在し、前記中継電極と前記第1導電性部材とを電気的に接続させ、
前記第5工程において、前記中継電極は、前記第2配線と同一材料を用いて、前記パッシベーション膜上の前記第2配線と同層に形成される
薄膜トランジスタアレイ装置の製造方法。 - 前記第2導電性部材は、アルミニウムを主成分とする金属である
請求項15に記載の薄膜トランジスタアレイ装置の製造方法。 - 前記中継電極の前記導電酸化物膜と接する面を、銅、モリブデン、チタン、又はタングステンのいずれかを含む金属により形成する
請求項15又は16に記載の薄膜トランジスタアレイ装置の製造方法。 - 前記第1トランジスタ及び前記第2トランジスタに各々含まれる半導体層は、結晶性半導体層であり、
前記第1及び第2トランジスタの各々に含まれるゲート電極を、前記第1及び第2配線のうちの前記ゲート電極に電気的に接続される配線に用いられる金属より高耐熱性の金属により形成する
請求項15〜17のいずれか1項に記載の薄膜トランジスタアレイ装置の製造方法。 - 前記導電酸化物膜を、インジウムおよび錫を含む酸化物膜、あるいはインジウムおよび亜鉛を含む酸化物膜で形成する
請求項15〜18のいずれか1項に記載の薄膜トランジスタアレイ装置の製造方法。 - 基板を準備する第1工程と、
前記基板上に、第1配線を形成する第2工程と、
前記基板上に、ゲート電極と第1及び第2電極とを含む第1トランジスタと第2トランジスタとを形成すると共に、前記第1及び第2トランジスタ上に導電酸化物膜を形成する第3工程と、
前記導電酸化物膜上に、パッシベーション膜を形成する第4工程と、
前記パッシベーション膜上に、前記第1配線と交差する第2配線と、前記パッシベーション膜に設けられた第1孔部を介して第1電極と同層に設けられた第1導電性部材と電気的に接続される中継電極とを形成する第5工程と、
前記パッシベーション膜上に、層間絶縁膜を形成する第6工程と、
前記層間絶縁膜上に下部電極を形成する第7工程と、
前記下部電極の上方に発光機能層を形成する第8工程と、
前記発光機能層の上方に上部電極を形成する第9工程と、を含み、
前記中継電極は、前記第1導電性部材と、前記層間絶縁膜より上に形成される第2導電性部材とを中継するものであり、
前記第1トランジスタ及び前記第2トランジスタは、ボトムゲート型のトランジスタであり、
前記第1配線は、前記第1電極と同層である前記パッシベーション膜の下層に配置され、且つ前記ゲート電極に電気的に接続される配線、及び第1電極に電気的に接続される配線の一方であり、
前記第2配線は、前記第1電極と別層である前記パッシベーション膜の上層に配置され、且つ前記ゲート電極に電気的に接続される配線及び前記第1電極に電気的に接続される配線の他方であり、
前記第3工程において、前記第1電極と同層に設けられ、前記第1配線もしくは前記第2配線を駆動する外部信号が入力される端子部の上面を覆うように、前記導電酸化物膜を形成し、
前記第4工程において、前記導電酸化物膜に覆われた前記端子部の上面を、前記パッシベーション膜に設けられた開口部から露出させ、
前記導電酸化物膜は、少なくとも前記第1孔部の底面部において前記中継電極と前記第1導電性部材との間に介在し、前記中継電極と前記第1導電性部材とを電気的に接続させ、
前記第5工程において、前記中継電極は、前記パッシベーション膜上に形成された前記第2配線と同一材料を用いて、前記パッシベーション膜上の前記第2配線と同層に形成される
EL表示パネルの製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/005534 WO2013046280A1 (ja) | 2011-09-30 | 2011-09-30 | 薄膜トランジスタアレイ装置、el表示パネル、el表示装置、薄膜トランジスタアレイ装置の製造方法、el表示パネルの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013046280A1 JPWO2013046280A1 (ja) | 2015-03-26 |
JP5724105B2 true JP5724105B2 (ja) | 2015-05-27 |
Family
ID=47991729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011548711A Active JP5724105B2 (ja) | 2011-09-30 | 2011-09-30 | 薄膜トランジスタアレイ装置、el表示パネル、el表示装置、薄膜トランジスタアレイ装置の製造方法、el表示パネルの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8664662B2 (ja) |
JP (1) | JP5724105B2 (ja) |
CN (1) | CN103155019B (ja) |
WO (1) | WO2013046280A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI523217B (zh) | 2013-09-12 | 2016-02-21 | 友達光電股份有限公司 | 畫素結構 |
TWI687143B (zh) * | 2014-04-25 | 2020-03-01 | 日商半導體能源研究所股份有限公司 | 顯示裝置及電子裝置 |
KR102540372B1 (ko) * | 2015-05-28 | 2023-06-05 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR102545253B1 (ko) * | 2015-05-28 | 2023-06-19 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
US20180373091A1 (en) * | 2015-08-03 | 2018-12-27 | Sharp Kabushiki Kaisha | Display panel |
US10121986B2 (en) * | 2016-06-16 | 2018-11-06 | Samsung Display Co., Ltd. | Display apparatus including overlapping conductive layers outside the display area |
KR20180062293A (ko) * | 2016-11-30 | 2018-06-08 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
US11107845B2 (en) * | 2017-03-29 | 2021-08-31 | Sharp Kabushiki Kaisha | TFT substrate, TFT substrate production method, and display device |
US20200073189A1 (en) * | 2018-08-30 | 2020-03-05 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, and method for manufacturing active matrix substrate |
JP7256622B2 (ja) * | 2018-09-26 | 2023-04-12 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3227980B2 (ja) | 1994-02-23 | 2001-11-12 | ソニー株式会社 | 多結晶シリコン薄膜形成方法およびmosトランジスタのチャネル形成方法 |
US5529951A (en) | 1993-11-02 | 1996-06-25 | Sony Corporation | Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation |
JP2000276078A (ja) * | 1999-03-23 | 2000-10-06 | Sanyo Electric Co Ltd | 有機エレクトロルミネッセンス表示装置 |
JP4530450B2 (ja) * | 1999-09-29 | 2010-08-25 | 三洋電機株式会社 | El表示装置 |
TW594637B (en) * | 2002-09-13 | 2004-06-21 | Sanyo Electric Co | Electroluminescence display device and method of pattern layout for the electroluminescence display device |
JP4278353B2 (ja) * | 2002-09-13 | 2009-06-10 | 三洋電機株式会社 | エレクトロルミネッセンス表示装置及びエレクトロルミネッセンス表示装置のパターンレイアウト方法 |
JP4700317B2 (ja) * | 2004-09-30 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
JP2009020199A (ja) * | 2007-07-10 | 2009-01-29 | Mitsubishi Electric Corp | 表示パネル及びその製造方法 |
JP5109542B2 (ja) * | 2007-09-18 | 2012-12-26 | カシオ計算機株式会社 | 表示装置の製造方法 |
US8436355B2 (en) | 2007-11-14 | 2013-05-07 | Panasonic Corporation | Thin-film transistor, manufacturing method therefor, and electronic device using a thin-film transistor |
JP2009128577A (ja) * | 2007-11-22 | 2009-06-11 | Hitachi Ltd | 有機発光表示装置 |
JP5318865B2 (ja) | 2008-05-29 | 2013-10-16 | パナソニック株式会社 | 薄膜トランジスタと、その製造方法と、薄膜トランジスタを用いた電子機器 |
WO2011141949A1 (ja) | 2010-05-10 | 2011-11-17 | パナソニック株式会社 | 結晶性半導体膜の製造方法、結晶性半導体膜付き基板、薄膜トランジスタ |
KR101671038B1 (ko) * | 2010-09-21 | 2016-10-31 | 가부시키가이샤 제이올레드 | 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법 |
WO2012038999A1 (ja) | 2010-09-21 | 2012-03-29 | パナソニック株式会社 | 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法 |
JP5891504B2 (ja) * | 2011-03-08 | 2016-03-23 | 株式会社Joled | 薄膜トランジスタアレイ装置の製造方法 |
-
2011
- 2011-09-30 JP JP2011548711A patent/JP5724105B2/ja active Active
- 2011-09-30 WO PCT/JP2011/005534 patent/WO2013046280A1/ja active Application Filing
- 2011-09-30 CN CN201180004126.0A patent/CN103155019B/zh active Active
-
2012
- 2012-06-04 US US13/487,788 patent/US8664662B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2013046280A1 (ja) | 2013-04-04 |
US20130082270A1 (en) | 2013-04-04 |
CN103155019B (zh) | 2016-01-20 |
CN103155019A (zh) | 2013-06-12 |
US8664662B2 (en) | 2014-03-04 |
JPWO2013046280A1 (ja) | 2015-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5724105B2 (ja) | 薄膜トランジスタアレイ装置、el表示パネル、el表示装置、薄膜トランジスタアレイ装置の製造方法、el表示パネルの製造方法 | |
JP5579173B2 (ja) | 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法 | |
US8482010B2 (en) | EL display panel, EL display apparatus, and method of manufacturing EL display panel | |
JP5595392B2 (ja) | El表示パネル、el表示装置及びel表示パネルの製造方法 | |
JP5576862B2 (ja) | 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法 | |
JP5386643B2 (ja) | 表示装置用薄膜半導体装置、表示装置用薄膜半導体装置の製造方法、el表示パネル及びel表示装置 | |
US8895989B2 (en) | Thin-film semiconductor device for display apparatus, method for manufacturing thin-film semiconductor device for display apparatus, EL display panel, and EL display apparatus | |
JP2010282060A (ja) | 表示駆動用基板、表示装置、及び表示駆動用基板の製造方法 | |
JP5778786B2 (ja) | 薄膜トランジスタアレイ装置及びそれを用いたel表示装置 | |
WO2011138818A1 (ja) | 薄膜トランジスタ装置、薄膜トランジスタアレイ装置、有機el表示装置、及び薄膜トランジスタ装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5724105 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |