JP2009128577A - 有機発光表示装置 - Google Patents

有機発光表示装置 Download PDF

Info

Publication number
JP2009128577A
JP2009128577A JP2007302757A JP2007302757A JP2009128577A JP 2009128577 A JP2009128577 A JP 2009128577A JP 2007302757 A JP2007302757 A JP 2007302757A JP 2007302757 A JP2007302757 A JP 2007302757A JP 2009128577 A JP2009128577 A JP 2009128577A
Authority
JP
Japan
Prior art keywords
organic light
light emitting
wiring
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007302757A
Other languages
English (en)
Inventor
Etsuko Nishimura
悦子 西村
Masatoshi Wakagi
政利 若木
Kenichi Kizawa
賢一 鬼沢
Mieko Matsumura
三江子 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007302757A priority Critical patent/JP2009128577A/ja
Priority to US12/275,414 priority patent/US8093585B2/en
Publication of JP2009128577A publication Critical patent/JP2009128577A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Abstract

【課題】良好な特性を有するスタガ型の多結晶Si-TFT構造と、ディスプレイの大型化に有利な低抵抗配線構造を両立でき、低コストで高画質の有機発光表示装置を提供する。
【解決手段】マトリックス状に配置された複数の画素を駆動するTFTをスタガ型の多結晶Si-TFTで構成し、該TFTのチャネルを形成する多結晶Si層112より下層に、多結晶Si形成時の高温に耐え得る高耐熱部材からなるゲート電極108を、多結晶Si層112より上層には、低抵抗な部材からなるゲート配線104を配置し、ゲート絶縁膜に開口したスルーホール123を介してゲート電極108とゲート配線104とを接続する。該配線形成に際しては、有機発光素子の各構成部材を一部兼用することで、工程やプロセス、構成部材の増加を抑制する。
【選択図】図1

Description

本発明は、有機発光表示装置に関し、良好な特性を有する多結晶Si-TFT構造を備えた有機発光表示装置に好適なものである。
本格的なマルチメディア時代の到来に伴い、従来の液晶表示装置に替わる次世代平面型表示装置として有機発光表示装置が注目されている。有機発光表示装置は、自発光で、広視野角、かつ高速応答特性といった優れた特性を有する。有機発光表示装置の一つの形式であるボトムエミッション型と称するものでは、ガラス基板で代表される絶縁基板(以下、ガラス基板)上にITO等の透明な下部電極、正孔輸送層、発光層、電子輸送層等からなる有機層、及び低仕事関数の上部電極(反射電極)がこの順で形成されて構成された多数の有機発光素子をマトリクス状に配列してなる。そして、下部電極と上部電極との間に数V程度の電圧を印加すると、各電極にそれぞれ正孔、電子が注入され、輸送層を経由して発光層で結合し、エキシトンが生成される。このエキシトンが基底状態に戻る際に発光するというものである。そして、この発光光は透明性を有せしめた下部電極を透過して基板側裏面から取出される。
また、有機発光表示装置の他の形式であるトップエミッション型と称するものでは、上記とは逆に、ガラス基板上に低仕事関数の下部電極(反射電極)、正孔輸送層、発光層、電子輸送層等からなる有機層、及びITO等の透明な上部電極がこの順で配置して構成された複数の有機発光素子をマトリクス状に配列してなる。有機層で生成した発光光はガラス基板とは反対側の上部電極を透過して取出される。
有機発光素子を画素に用いた有機発光表示装置には、画素の駆動方式により、単純マトリクス型とアクティブマトリクス型とに分けられる。単純マトリクス型の有機発光表示装置では、複数の陽極ラインと複数の陰極ラインが交差した位置に正孔輸送層、発光層、電子輸送層等の有機層が形成されており、各画素は1フレーム期間中、選択時間のみ点灯する。選択時間は、1フレーム期間を陽極ライン数で除した時間幅となる。単純マトリクス型の有機発光表示装置は構造が単純であるという利点を有する。しかし、画素数が多くなると選択時間が短くなるので、駆動電圧を高くして、選択時間中は瞬間輝度を高くし、1フレーム期間中の平均輝度を所定の値にする必要がある。そのため、有機発光素子の寿命が短くなる。また、有機発光素子は電流駆動であるため、特に大画面では、配線抵抗による電圧降下が生じ、各画素に均一に電圧を印加することは難しく、その結果表示装置内で輝度ばらつきが発生する。以上のことより、単純マトリクス有機発光表示装置では高精細,大画面化に限界がある。
一方、アクティブマトリクス型の有機発光表示装置では、各画素を構成する有機発光素子に、複数個の薄膜トランジスタ(TFT)からなるスイッチング素子及び容量から構成される駆動素子が接続されており、1フレーム期間中の全点灯が可能な構成である。そのため、輝度を高くする必要がなく、有機発光素子の寿命が長くなる。よって、高精細、大画面化においては、アクティブマトリクス型有機発光表示装置が有利であると考えられている。有機発光素子を駆動するTFTには、移動度が高く、閾値(Vth)シフトが少ない特性が求められる。通常、液晶表示装置等に用いられるスタガ型のアモルファスSi-TFTに替わって、特性の良好な多結晶Siを半導体層に適用したコプレナー型のTFTが用いられている。
J.Vac.Soc.Jpn.(真空)、Vol.47、No.9、p.702〜711(2004)) 特開2007−35963号公報 特開平10−189252号公報
多結晶Siに用いられるコプレナー型TFT構造の場合、スタガ型のTFTに較べると特性確保は容易なものの、構造が複雑になる分工程数が増加する。また、製造にはチャネル接合部分への不純物の選択ドーピング等の固有プロセス、固有製造設備が必要となるため、コスト的に大幅に不利となる。不純物の活性化工程等、プロセス温度も高い。スタガ型の多結晶SiTFT構造を実現できればコスト的に望ましいが、実用には下記のような解決すべき課題がある。
スタガ型のTFTでは、原理的にTFTのゲート電極、またはソース・ドレイン電極のうちのどちらか一方が、チャネルを形成する半導体層より下層に配置される構造になる。具体的には、逆スタガTFT構造であればゲート電極が、正スタガTFT構造であればソース・ドレイン電極が、半導体層より下層に配置される。多結晶Si膜の形成には、通常、原料ガスの熱分解温度以上、600℃程度の高温成膜、または高温熱処理工程を必要とする。従って、これら半導体より下層に配置された電極は、多結晶Si形成時の高温プロセスに晒されることになり、電極、配線への熱ダメージは不可避であった。
この明細書では、ガラス基板等の絶縁基板に対して遠い位置を上層、近い位置を下層と称して説明する。例えば、半導体層の上層は半導体に関して絶縁基板と反対側を、下層は絶縁基板側に位置することを意味する。なお、上層を上、下層を下と称する場合もある。
従って、下層に配置される電極あるいは配線には、熱処理に伴うヒロックやボイド発生による配線の短絡や断線、熱拡散によるコンタクト不良等についても耐性が必要となり、通常用いられるAlやCu等の低抵抗金属に替わって高融点金属材料を用いなければならない等、配線材料や構造に制限があった。配線を厚膜化することでも低抵抗化は図れるが、厚膜配線の順テーパー加工の制御は難しく、また、厚膜配線により生じる高段差部分では、上層に配置される層間絶縁膜のつきまわり確保が難しくなるため、配線交差部分での短絡や更に上層に配置される配線の断線不良の原因となり、厚膜化にも限界があった。そのため、配線抵抗による信号遅延を考慮する必要があり、特にディスプレイの大型化には限界があった。
低温で多結晶Si膜を形成する方法としては、例えば水素(H2)希釈したSiH4、SiF4等を原料ガスに用いたプラズマCVD法が提案されている。しかしながら、原料ガスがプラズマ気相中で活性化するために、結晶核形成の促進と同時に結晶核密度の増加を引き起こすため、結晶性の向上と結晶粒サイズの拡大の両立が原理的に困難であり、良好な多結晶膜が得られ難い。また、アモルファス組織を持つ初期層が堆積しやすく、薄膜ほど結晶性が低下してしまうために、基板側にチャネルを構成する逆スタガ型のTFT構造を用いる場合には、特に問題であった。
プラズマCVD法の抱える上記課題に対して、水素を含む化合物とハロゲンを含む化合物を用いる熱CVD(以下、反応熱CVDと呼ぶ)法が提案されている。反応熱CVD法では、例えばガス中のハロゲン化ゲルマニウム中のフッ素(F)による、シラン化合物からの水素引き抜き反応を用いることにより、熱分解温度以下の低温で多結晶Si膜の形成を促進することができる。また、原料ガスを気相中で活性化させることなく、基板表面でのみ効率的に活性化させることができるため、大面積に直接核形成することができる。そして、形成された核を結晶粒へと成長させることができるため、低温で良好な多結晶膜を得ることができる(非特許文献1参照)。しかしながら、上記の低温形成プロセスに拠っても、多結晶Siの形成には依然として450℃以上の高温を必要とするため、配線材料にアルミニウム(Al)や銅(Cu)等の低抵抗金属を用いることは耐熱的に困難であった。
低温で高品質の多結晶Si膜を形成する方法としてレーザアニールを適用し、配線部分を高耐熱金属からなる電極と低抵抗金属からなる主配線部分とのクラッド積層配線構造とし、主配線部分を避けてレーザを選択照射することにより、配線の熱ダメージを回避する方法が提案されている(特許文献1参照)。しかしながら、この場合、レーザ照射により一度に結晶化させることのできる面積には限りがあるため、大面積に均一な多結晶Si膜を形成することが困難であり、ディスプレイの大型化にはやはり限界がある。また、新たにレーザアニール工程を必要とし、積層配線形成にもホトリソグラフィーによるパターニング工程を通常よりも多く行う必要があるため、プロセスコストが高くなる。
一方で、発光光を基板裏側から取り出す従来の有機発光表示装置では、基板と有機発光素子の間に駆動部を設けてアクティブマトリクス駆動を行うと、TFTや配線部分によって開口率が制限される。特に、大型のディスプレイにおいては、電源線の電圧降下による画素間の輝度ばらつきを低減するために、電源線についても低抵抗化が必須であり、配線幅を広げて抵抗を確保しようとすると、その分開口率が小さくなる。
これに対して、下部電極側に反射膜を設け、上部電極を透明化して、発光光の取出しを上部電極側から行う、所謂トップエミッション型の有機発光表示装置を構成する試みがある。この型の有機発光表示装置では、TFT、容量、配線上に画素平坦化のための層間絶縁膜を設け、この上に有機発光素子部を形成することが可能となるため、その分開口部を拡げることができる(特許文献2参照)。但し、反射膜や平坦化のための層間絶縁膜等、新たな構成部材が必要となり、その分構造やプロセスが複雑化する。
本発明の目的は、工程やプロセスを増加させることなく、良好な特性を有するスタガ型の多結晶SiTFT構造と、ディスプレイの大型化に有利な低抵抗配線構造を両立でき、コスト的にも性能的にも有利な有機発光表示装置を提供することにある。
本発明は、上記の目的を実現するための手段として、以下の構成とした。すなわち、
本発明の有機発光表示装置は、マトリックス状に配置された複数の画素に、この画素を駆動するTFTと、有機発光層を上部電極及び下部電極で挟持する構造からなる有機発光素子を有する。そして、該TFTは、絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体層、ソース、ドレイン電極をこの順で配置した逆スタガ型のTFTで構成され、該TFTのチャネルを形成する半導体層より下層にゲート電極、該半導体層より上層に該ゲート電極とは異なる部材構成からなるゲート配線を配置し、絶縁膜に開口したスルーホールを介して該ゲート電極とゲート配線とを接続する構成とした。
また、本発明の有機発光表示装置は、正スタガ型のTFTで構成した場合には、TFTのチャネルを形成する半導体層より下層にソース、ドレイン電極、該半導体層より上層に該半導体層より上層に該ドレイン電極とは異なる部材構成からなるドレイン配線を配置して、絶縁膜に開口したスルーホールを介して該ドレイン電極とドレイン配線とを接続する構成とした。
上記の構成とすることにより、スタガ型TFTの半導体層に、高温形成が必要な多結晶Si膜を適用した場合においても、半導体層より下層に配置したTFT電極には多結晶Si膜形成時の高温に耐え得る高耐熱材料で形成した構成とすると共に、多結晶Si膜形成時の高温に晒されることのない、半導体より上層に配置した配線には低抵抗な材料を独立して用いることができる。
上記において、逆スタガ型のTFTでは、ソース・ドレイン電極、及びドレイン配線は、該半導体層より上層に配置され、該半導体より上層に配置したゲート配線は、該ソース・ドレイン電極、及びドレイン配線より更に上層に、層間絶縁膜を介して配置される。一方、正スタガ型のTFTでは、ゲート電極、及びゲート配線は、該半導体層より上層に配置され、該半導体より上層に配置したドレイン配線は、該ゲート電極及びゲート配線の更に上層に、層間絶縁膜を介して配置される。
本発明により、良好な特性を有するスタガ型の多結晶SiTFT構造と、ディスプレイの大型化に有利な低抵抗配線構造を両立でき、コスト的にも性能的にも有利な有機発光表示装置を提供可能となる。また、該半導体より上層に配置した配線、及び該配線の上層に設ける絶縁膜についても、有機発光素子の電極や配線、絶縁膜、等の各構成部材と一部兼用することで、工程やプロセス、構成部材の増加を抑制でき、コスト的に更に有利な有機発光表示装置を提供できる。
前記有機発光表示装置を実施するに際しては、以下の要素を付加することができる。前記半導体より上層に配置した配線(逆スタガ型TFTの場合はゲート配線、正スタガ型TFTの場合はドレイン配線を指す)上は、少なくとも外部回路との接続部分となる端子部分を除いて、該配線より更に上層に設けた絶縁膜で被覆する必要があるが、該絶縁膜が、有機発光素子の下部に設けられた画素平坦化のための層間絶縁膜、または、有機発光素子の発光部分を画素毎に分離するために設けられたバンク絶縁層を兼ねた構成とすることもできる。上記上層に設けた絶縁膜を有機発光素子の絶縁膜構成部材と兼用することで、工程やプロセス、構成部材の増加を抑制できる。
該半導体より上層に配置した配線(逆スタガ型TFTの場合はゲート配線、正スタガ型TFTの場合はドレイン配線を指す)については、該有機発光素子の下部電極と同層、同一部材で、または、該有機発光素子の下部電極下に設けられた反射膜と同層、同一部材で、または、該有機発光素子の上部電極に接続する上部電極の補助配線と同層、同一部材で構成することもできる。該上層に配置した配線を有機発光素子の電極、配線構成部材と兼用することで、工程やプロセス、構成部材の増加を抑制できる。
上記の構成において、前記半導体層より下層に配置した電極(逆スタガ型TFTの場合はソース・ドレイン電極、正スタガ型TFTの場合はゲート電極を指す)と該半導体層より上層に配置した配線(逆スタガ型TFTの場合はゲート配線、正スタガ型TFTの場合はドレイン配線を指す)との接続のためのスルーホールは、少なくともTFTのゲート絶縁膜と層間絶縁膜との積層膜に開口した構成となる。
また、上記半導体層より下層に配置した電極(逆スタガ型TFTの場合はソース・ドレイン電極、正スタガ型TFTの場合はゲート電極を指す)の膜厚については、該半導体層よりも上層に配置した配線の膜厚よりも薄くすることが可能となる。該下層に配置した電極については、ゲート配線やドレイン配線に要求されるマトリックス状の引き回しが不要となるため、厚膜化による低抵抗化が不要となる。従って、配線抵抗を考慮する必要が無くなる分、任意に薄膜化することができる。望ましくは、20nm以上100nm以下、より望ましくは20nm以上50nm以下とすることができる。
これにより、熱処理に伴うヒロックやボイド発生原因となる熱応力を低減でき、該半導体層より下層に配置した電極の耐熱性を向上することができる。また、該半導体層より下層に配置した電極パターンにより発生する段差を小さくできるため、該電極の上に形成する絶縁膜や配線、具体的にはTFTのゲート絶縁膜や半導体層、更にはゲート配線、ドレイン配線のつきまわりを確保でき、段差起因の短絡や断線を抑制することができる。薄膜化により、該下層に配置した電極パターン自身の順テーパー加工形状の確保も容易となる。これにより、該電極上に形成するゲート絶縁膜や半導体層についても付きまわりを考慮する必要がなくなる分薄膜化が可能となり、TFTの閾値電圧やオフ電流低減等の特性向上を図ることもできる。該ゲート絶縁膜の膜厚については、望ましくは100nm以上300nm以下、より望ましくは100nm以上200nm以下とすることができる。
前記半導体層より下層に配置する電極については、Mo、Ti、Ta、W、Nb、Cr等の高融点金属、またはその合金、またはこれらの積層膜を用いることができる。または、Si、Cu、Pd、Ni、Ta、Ti、Zr、Hf、Sc、Y、Ce、Ndのうちの少なくとも1つを含むAl合金を用いることができる。または、ITO、IZO、IGO、ITZO、IGZO、ZnO、AZO、GZO等の酸化物透明導電膜を用いることができる。これらの部材を電極材料に用いることにより、多結晶Si膜形成時の高温プロセスに対する耐性確保が容易となる。
該半導体層より上層に配置した配線については、耐熱性確保が不要となるため、低抵抗金属であるAl、Cu、Ag、またはその合金、またはこれらを含む積層膜を用いることができ、低抵抗ゲート配線、ドレイン配線の確保が容易となる。
該半導体層については、配線の熱ダメージを考慮する必要がなくなるため、高温形成が必要なSi、またはSiGeの多結晶膜を含む膜を用いることができる。これにより、有機発光素子を駆動に必要な、移動度が高く、閾値(Vth)シフトが少ない、良好な特性のスタガ型TFTを得ることができる。該半導体層として、例えば、水素を含む化合物とハロゲンを含む化合物を用いた熱CVD法で形成した多結晶膜を用いることができる。該スタガ型のTFTをガラス等の絶縁基板上に形成することで、コスト的にも性能的にも有利な有機発光表示装置を提供できる。また、該スタガ型のTFTを用いて有機発光表示装置に周辺回路を搭載することもできる。
本発明に係る有機発光表示装置とは、画素に駆動回路を有するアクティブマトリクス型の有機発光表示装置をさす。アクティブマトリクス型有機発光表示装置では、各画素を構成する有機発光素子に、2個ないし複数個の薄膜トランジスタ(TFT)からなるスイッチング素子及び容量から構成される駆動回路が接続されており、1フレーム期間中の全点灯が可能となる。
ここで言う画素とは、表示装置の画面の縦横に多数配置されて、表示領域において文字やグラフィックを表示する最小単位のものをいう。カラー表示を行う場合は、さらに緑、赤、青の3色のサブ画素に分割して画素を構成する。表示領域とは、表示装置において、画像が表示される領域をいう。画素部分となる有機発光素子の上に、必要に応じて保護層、カラーフィルタ層からなる色変換層等を形成後、パネル封止工程を経て有機発光表示装置を形成する。
以下、本発明において、有機発光素子とは、下記の構造をとるものをいう。すなわち、順次、基板/下部電極/第1注入層/第1輸送層/発光層/第2輸送層/第2注入層/上部電極/保護層又は封止基板(対向基板)から構成される。
下部電極と上部電極については2通りの組合せがある。まず、下部電極が陽極、上部電極が陰極の構成である。この場合、第1注入層、第1輸送層は、それぞれ、正孔注入層、正孔輸送層となる。また、第2輸送層、第2注入層は、それぞれ、電子輸送層、電子注入層となる。他の組合せは、下部電極が陰極、上部電極が陽極の構成である。この場合、第1注入層、第1輸送層は、それぞれ、電子注入層、電子輸送層となる。また、第2輸送層、第2注入層は、それぞれ、正孔輸送層、正孔注入層となる。上記構成において、第1注入層、或いは第2注入層を有さない構造も考えられる。また、第1輸送層、或いは第2輸送層が発光層に兼ねられる構造も考えられる。
上部電極と下部電極では、一方の電極が発光光の透過性を有し、他方の電極が発光光の反射性を有する組合せが望ましい。その場合、透過性を有する電極から光を取出すため、同電極を光取出し電極と称する。一方、反射性を有する電極を反射電極と称する。反射電極については、反射膜と透過性を有する電極との組合せで構成することも可能である。上部電極が光取出し電極となる場合、前記したトップエミッション構造である。一方、下部電極が光取出し電極となる場合、前記のボトムエミッション構造となる。
ここで言う陽極とは、正孔の注入効率を高める仕事関数の大きな導電膜が望ましい。具体的には、金,白金、が挙げられるが、これらの材料に限定されるわけではない。例えば、後述する正孔注入層を設けることにより、仕事関数の大きい材料を用いる必要がなくなり、通常の導電膜を使用することも可能となる。具体的には、アルミニウム、インジウム、モリブテン、ニッケル等の金属や、これら金属を用いた合金や、ポリシリコン、アモルファスシリコン、酸化スズ、酸化亜鉛、酸化インジウム、酸化インジウムスズ(ITO)等の無機材料を用いることができる。また、形成プロセスが簡便な塗布法を用いたポリアニリン、ポリチオフェン等の有機材料や、導電性インクを用いることもできる。
陽極を透明電極として用いる場合には、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)、酸化インジウムゲルマニウム(IGO)等の2元系、或いは酸化インジウムスズ亜鉛(ITZO)等の3元系からなる透明導電膜を用いることができる。ITOであれば、酸化インジウムに対して5〜10wt%の酸化スズを含む組成が良く用いられる。また、酸化インジウム以外にも酸化スズ、酸化亜鉛等を主成分とした組成であってもよい。透明導電膜の製造法としては、スパッタ法、EB蒸着法、イオンプレーティング法等が挙げられる。透過率は若干小さくなるが、透明電極として金属の極薄膜を用いることも可能である。陽極を反射電極として用いる場合には、金属からなる反射膜の上に透明導電膜を形成した積層膜構造を用いることもできる。各層は上記材料が望ましい。また、もちろんこれらの材料に限られるわけではなく、また、これらの材料を2種以上併用しても差し支えない。
ここで言う陰極とは、電子の注入効率を高める仕事関数の小さな導電膜が望ましい。具体的には、マグネシウム・銀合金、アルミニウム・リチウム合金、アルミニウム・カルシウム合金、アルミニウム・マグネシウム合金、金属カルシウムが挙げられるが、これらの材料に限定されるわけではない。後述する電子注入層を設ければ、陰極の条件として、仕事関数の小さな材料を用いる必要がなくなり、一般的な金属材料を用いることも可能となる。具体的には、アルミニウム、インジウム、モリブテン、ニッケル等の金属や、これら金属を用いた合金や、ポリシリコン、アモルファスシリコンを用いることができる。
ここで言う正孔注入層とは、陽極と正孔輸送層の注入障壁を下げるために適当なイオン化ポテンシャルを有する材料が望ましい。また、下地層の表面凹凸を埋める役割を果たすことが望ましい。具体的には、銅フタロシアニン、スターバーストアミン化合物、ポリアニリン、ポリチオフェン、酸化バナジウム、酸化モリブテン、酸化ルテニウム、酸化アルミニウム、等が挙げられるが、これらに限定されない。
ここで言う正孔輸送層とは、正孔を輸送し、発光層へ注入する役割を有する。そのため、正孔移動度が高い正孔輸送性材料からなることが望ましい。また、化学的に安定であることが望ましい。また、イオン化ポテンシャルが小さいことが望ましい。また、電子親和力が小さいことが望ましい。また、ガラス転移温度が高いことが望ましい。
具体的例な正孔輸送層の材料としては、N,N’−ビス(3−メチルフェニル)−N,N’−ジフェニル−[1,1’−ビフェニル]−4,4’ジアミン(TPD)、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(α−NPD)、4,4’,4’’−トリ(N−カルバゾリル)トリフェニルアミン(TCTA)、1,3,5−トリス[N−(4−ジフェニルアミノフェニル)フェニルアミノ]ベンゼン(p−DPA−TDAB)、4,4’,4’’−トリス(N−カルバゾール)トリフェニルアミン(TCTA)、1,3,5−トリス[N,N−ビス(2−メチルフェニル)−アミノ]−ベンゼン(o−MTDAB)、1,3,5−トリス[N,N−ビス(3−メチルフェニル)−アミノ]−ベンゼン(m−MTDAB)、1,3,5−トリス[N,N−ビス(4−メチルフェニル)−アミノ]−ベンゼン(p−MTDAB)、4,4’,4’’−トリス[1−ナフチル(フェニル)アミノ]トリフェニルアミン(1−TNATA)、4,4’,4’’−トリス[2−ナフチル(フェニル)アミノ]トリフェニルアミン(2−TNATA)、4,4’,4’’−トリス[ビフェニル−4−イル−(3−メチルフェニル)アミノ]トリフェニルアミン(p−PMTDATA)、4,4’,4’’−トリス[9,9−ジメチルフルオレン−2−イル(フェニル)アミノ]トリフェニルアミン(TFATA)、4,4’,4’’−トリス(N−カルバゾイル)トリフェニルアミン(TCTA)、1,3,5−トリス−[N−(4−ジフェニルアミノフェニル)フェニルアミノ]ベンゼン(p−DPA−TDAB)、1,3,5−トリス{4−[メチルフェニル(フェニル)アミノ]フェニル}ベンゼン(MTDAPB)、N,N’−ジ(ビフェニル−4−イル)−N,N’−ジフェニル[1,1’−ビフェニル]−4,4’−ジアミン(p−BPD)、N,N’−ビス(9,9−ジメチルフルオレン−2−イル)−N,N’−ジフェニルフルオレン−2,7−ジアミン(PFFA)、N,N,N’,N’−テトラキス(9,9−ジメチルフルオレン−2−イル)−[1,1−ビフェニル]−4,4’−ジアミン(FFD)、(NDA)PP、4−4’−ビス[N,N’−(3−トリル)アミノ]−3−3’−ジメチルビフェニル(HMTPD)が望ましい。もちろんこれらの材料に限られず、また、これらの材料を2種以上併用しても差し支えない。
ここで言う発光層とは、注入された正孔、電子が再結合し、材料固有の波長で発光する層をさす。発光層を形成するホスト材料自体が発光する場合とホストに微量添加したドーパント材料が発光する場合がある。具体的なホスト材料としては、ジスチリルアリーレン誘導体(DPVBi)、骨格にベンゼン環を有するシロール誘導体(2PSP)、トリフェニルアミン構造を両端に有するオキソジアゾール誘導体(EM2)、フェナンスレン基を有するペリノン誘導体(P1)、トリフェニルアミン構造を両端に有するオリゴチオフェン誘導体(BMA−3T)、ペリレン誘導体(tBu−PTC)、トリス(8−キノリノール)アルミニウム、ポリパラフェニレンビニレン誘導体、ポリチオフェン誘導体、ポリパラフェニレン誘導体、ポリシラン誘導体、ポリアセチレン誘導体が望ましい。また、もちろんこれらの材料に限られず、また、これらの材料を2種以上併用しても差し支えない。
具体的なドーパント材料としては、キナクリドン、クマリン6、ナイルレッド、ルブレン、4−(ジシアノメチレン)−2−メチル−6−(パラ−ジメチルアミノスチリル)−4H−ピラン(DCM)、ジカルバゾール誘導体、ポルフィリン白金錯体(PtOEP)、イリジウム錯体(Ir(ppy)3)が望ましい。また、もちろんこれらの材料に限られず、また、これらの材料を2種以上併用しても差し支えない。
ここで言う電子輸送層とは、電子を輸送し、発光層へ注入する役割を有する。そのため、電子移動度が高い電子輸送性材料からなることが望ましい。具体的には、トリス(8−キノリノール)アルミニウム、オキサジアゾール誘導体、シロール誘導体、亜鉛ベンゾチアゾール錯体、バソキュプロイン(BCP)が望ましい。また、もちろんこれらの材料に限られず、また、これらの材料を2種以上併用しても差し支えない。
ここで言う電子注入層とは、陰極から電子輸送層への電子注入効率を向上させるために用いる。具体的には、弗化リチウム、弗化マグネシウム、弗化カルシウム、弗化ストロンチウム、弗化バリウム、酸化マグネシウム、酸化アルミニウム等が望ましい。また、もちろんこれらの材料に限られず、また、これらの材料を2種以上併用しても差し支えない。
ここで言う保護層とは、上部電極上に形成され、大気内H2O、O2が上部電極、或いはその下の有機層に入りこむことを防ぐことを目的とする。具体的に、SiO2、SiNx、Al23等の無機材料やポリクロロピレン、ポリエチレンテレフタレート、ポリオキシメチレン、ポリビニルクロライド、ポリフッ化ビニリデン、シアノエチルプルラン、ポリメチルメタクリレート、ポリサルフォン、ポリカーボネート、ポリイミド等の有機材料が挙げられるが、これらの材料に限定されるわけではない。
ここで言う基板とは、絶縁性の材料であれば広い範囲から選択することが可能である。具体的には、ガラス、アルミナ焼結体等の無機材料、ポリイミド膜、ポリエステル膜、ポリエチレン膜、ポリフェニルレンスルフィド膜、ポリパラキシレン膜等の各種絶縁性プラスチック等が使用可能である。また、上記絶縁性の材料を表面上に形成すれば、金属材料でも問題ない。具体的には、ステンレス、アルミ、銅、上記金属が含まれた合金が挙げられるが、これらの材料に限定されるわけではない。
以下、本発明に係る有機発光表示装置の実施形態を図面を参照した実施例に基づいて説明する。
図14は、本発明に係る有機発光表示装置の1カラー画素の一例を説明する回路図である。この回路は、駆動素子として、第一トランジスタ101、第二トランジスタ102、容量103を備えた基本的な回路構成例である。第一トランジスタ101のゲート電極108は有機発光表示装置の走査線であるゲート配線104に接続されている。具体的なトランジスタでは、ソース・ドレイン電極は、それぞれソース電極、ドレイン電極として説明する。ソース電極117は有機発光表示装置の信号線であるドレイン配線105に接続され、ドレイン電極118は、第二トランジスタ102のゲート電極である109と容量103の下部電極110に接続される。第二トランジスタ102のドレイン電極120は、容量103の上部電極121と第一電流供給線(配線抵抗で示す)106に接続され、ソース電極119は、有機発光素子の下部電極2に接続される。電流供給線とは、有機発光表示装置において、有機発光素子と外部電源140とを接続する配線である。第一の電流供給線106は、第二トランジスタ素子102のソース電極119、ドレイン電極120を介して、電源140と有機発光素子の下部電極2とを接続する。次に、第二の電流供給線(配線抵抗で示す)107は、電源140と各画素の共通電極となる上部電極12とを接続するための補助配線である。上部電極12が十分な低抵抗を有する場合には、上部電極をそのまま第二の電流供給線とすることで、補助配線107を省略することもできる。
以下の実施例では、図14に示した回路構成例を元にした構成を基に説明するが、本発明はこの回路構成に限定されるものではなく、薄膜トランジスタ(TFT)を構成要素とする駆動回路であればいずれも適用可能である。
図1は、本発明の実施例1を説明する有機発光表示装置の1カラー画素の平面図である。ここでは、1カラー画素は3原色の副画素(サブ画素)で構成される。また、図2Aは、図1に示すA−A’線に沿う断面図、図2Bは、同じくB−B’線に沿う断面図、図2Cは、同じくC−C’線に沿う断面図、図2Dは、同じくD−D’線に沿う断面図、図2Eは、同じくE−E’線に沿う断面図、図2Fは、同じくF−F’線に沿う断面図である。
図1及び図2A〜図2Fにおいて、ガラス基板21上には、複数の走査線104が一定の間隔で配置されているとともに、各走査線に対して交差する方向に、画像情報を伝送するための信号線105が一定の間隔で配置されている。すなわち、各走査線104と各信号線は105が格子状に配置され、各走査線104と各信号線105で囲まれた領域が、1画素分或いは1サブ画素分の表示領域になる。さらに、ガラス基板21上には、電源に接続された複数の第1電流供給線106、及び複数の第二電流供給線となる上部電極12の補助配線107が、信号線105と平行に配置されている。
図1及び図2A〜図2Fに示すように、各配線層の上部側には、カラー画像の最小単位となる画素を構成する複数の有機発光素子が配置されている。各有機発光素子は、サブ画素として、正孔注入層5、正孔輸送層6と、R,G,B各色発光層7,8,9と、電子輸送層10と、電子注入層11を含む有機層と、有機層を挟む下部電極2,3,4、上部透明電極12を備えて構成されている。各サブ画素間は、第三の層間絶縁膜であるバンク絶縁膜126で分離されている。バンク絶縁膜の開口部14,15,16が画素開口部となる。各画素に属する有機発光素子の下部電極2〜4は、駆動素子としてのトランジスタを介して、第1電流供給線106に接続され、各画素に属する有機発光素子の上部透明電極12は、電源に接続された第2電流供給線107に接続されている。
また、図1、図2A、図2Bに示すように、各サブ画素には、各画素の有機層を駆動するための駆動素子として、第一トランジスタ101、第二トランジスタ102、容量103が形成されている。第一トランジスタ101、及び第二トランジスタ102は、具体的には、ガラス基板21上に形成したゲート電極108,109、ゲート絶縁膜111、半導体層112,113、ドープ層114,115、ソース、ドレイン電極117,118,119,120から構成されている。
本実施例では、第一トランジスタ101、及び第二トランジスタ102として、逆スタガ型のTFT構造を採用し、該TFTのチャネルを形成する半導体層より下層にゲート電極を、該半導体層より上層に該ゲート電極とは異なる部材構成からなるゲート配線を配置し、絶縁膜に開口したスルーホールを介して該ゲート電極とゲート配線とを接続する構成とした。具体的には、図2Cに示すように、チャネルを形成する半導体層112,113より下層に形成される第1トランジスタ101のゲート電極108を、ゲート絶縁膜111、及び第一層間絶縁膜122に開口したスルーホール123を介して、該半導体層112,113より上層に配置したゲート配線である走査線104に接続した。これにより、逆スタガ型TFTの半導体層に、高温形成が必要な多結晶Si膜を適用した場合においても、半導体層より下層に配置したゲート電極には多結晶Si膜形成時の高温に耐え得る高耐熱部材構成を、多結晶Si膜形成時の高温に晒されることがない、半導体より上層に配置したゲート配線には低抵抗な部材構成を、それぞれ独立して用いることが可能となる。
該半導体層112,113より下層に配置したゲート電極108,109については、例えばMo、Ti、Ta、W、Nb、Cr等の高融点金属、またはその合金、またはこれらの積層膜を用いることができる。または、Si、Cu、Pd、Ni、Ta、Ti、Zr、Hf、Sc、Y、Ce、Ndのうちの少なくとも1つを含むAl合金を用いることができる。または、ITO、IZO、IGO、ITZO、IGZO、ZnO、AZO、GZO等の酸化物透明導電膜を用いることができる。これらの部材を電極材料に用いることにより、多結晶Si膜形成時の高温プロセスに対する耐性確保が容易となる。該半導体層112,113より上層に配置したゲート配線104については、耐熱性確保が不要となるため、低抵抗金属であるAl、Cu、Ag、またはその合金、またはこれらを含む積層膜を用いることができ、低抵抗ゲート配線の確保が容易となる。
ゲート電極108,109については、ゲート配線104に要求されるマトリックス状の引き回しが不要となるため、厚膜化による低抵抗化が不要となる。従って、ゲート配線104の膜厚よりも薄くすることが可能となる。これにより、配線抵抗を考慮する必要が無くなる分、任意に薄膜化することができる。望ましくは、20nm以上100nm以下、より望ましくは20nm以上50nm以下とすることができる。薄膜化により、熱処理に伴うヒロックやボイド発生原因となる熱応力を低減できるようになり、その分、ゲート電極にAl合金を用いた場合においても耐熱性を向上することが可能となる。
また、最下層に位置するゲート電極パターン108,109により発生する段差を小さくできるため、該ゲート電極パターンの上に形成する絶縁膜や配線、具体的にはTFTのゲート絶縁膜111や半導体層112,113、ソース、ドレイン電極117,118,119,120、更にはゲート配線104のつきまわりを確保でき、段差起因の短絡や断線を抑制することができる。薄膜化により、ゲート電極パターン自身の順テーパー加工形状の確保も容易となる。また、ゲート電極108,109と同層、同一材料で形成している容量103の下部電極110についても同様の効果が期待できる。また、ゲート絶縁膜や半導体層についても付きまわりを考慮する必要がなくなる分薄膜化が可能となり、TFTの閾値電圧やオフ電流低減等の特性向上を図ることもできる。該ゲート絶縁膜111の膜厚については、望ましくは100nm以上300nm以下、より望ましくは100nm以上200nm以下とすることができる。
該半導体層112,113については、配線の熱ダメージを考慮する必要がなくなるため、高温形成が必要なSi、またはSiGeの多結晶膜を含む膜を用いることができる。これにより、有機発光素子を駆動に必要な、移動度が高く、閾値(Vth)シフトが少ない、良好な特性のスタガ型TFTを得ることができる。該半導体層として、例えば、水素を含む化合物とハロゲンを含む化合物を用いた熱CVD法で形成した多結晶膜を用いることができる。本発明の構成は、多結晶膜の形成方法として高温プロセスが必要な場合であればいずれも適用可能であり、熱CVD法以外にもプラズマCVD法を用いる場合にも適用可能である。また、レーザアニール法を用いる場合にも適用できる。本発明の構成を適用することで、レーザアニール法を用いた場合においても、主配線部分を避けてレーザを選択照射する必要がなくなる点で、従来技術に較べて有利となる。
上記の構成とすることにより、図2Dに示すように、該半導体層112,113より上層に配置したゲート配線である走査線104は、第一層間絶縁膜122を介して、ドレイン配線である信号線105、第1電流供給線106、第2電流供給線107の上層に配置され、第一層間絶縁膜122を介して、これらの配線と交差部分を形成する。ゲート配線104上は、外部回路との接続部分となる端子部分を除いて、有機発光素子の下部に設けた画素平坦化のための第二の層間絶縁膜125により全面被覆される。本実施例では、第二の層間絶縁膜125を有機発光素子の絶縁膜構成部材と兼用することで、工程やプロセス、構成部材の増加を抑制できる。また、ゲート配線104についても、上層膜のつきまわりに配慮する必要がなくなる分、任意に厚膜化による低抵抗化が可能となる。
一方で、図2A、図2Bに示すように、第一トランジスタ101のソース電極117は、その延長線上でドレイン配線である信号線105に接続され、ドレイン電極118は、第二トランジスタのゲート電極109と容量103の下部電極110に接続される。第二トランジスタ102のドレイン電極120は容量103の上部電極121と第1電流供給線106に接続され、ソース電極119は有機発光素子の下部電極2に接続される。
次に、上記構成による有機発光素子部分の製造方法について説明する。以下の製造方法の実施例では、下部電極を陽極、上部電極を陰極とした構成例を元に説明するが、本発明はこれに限定されるものではなく、下部電極を陰極、上部電極を陽極とした構成例についてももちろん適用可能である。
まず、図2A〜図2Fに示すように、ガラス基板116上に、本発明のゲート電極108,109、及び容量103の下部電極110を形成した。ゲート電極材料としては、上述したように高融点金属またはその合金、またはこれらの積層膜や、耐熱性を有するAl合金、酸化物透明導電膜を用いることができる。これらの膜はスパッタリング法で形成することができる。本実施例ではCrを用い、膜厚は80nmとした。次に、ホトリソグラフィーを用いて、ゲート電極パターン108、109、及び容量103の下部電極パターン110に加工した。
次に、このゲート電極108,109、及び容量103の下部電極110の上にゲート絶縁膜111を形成した。ゲート絶縁膜111の材料としては、SiO2やSiN等を用いることができる。これらの膜はプラズマCVD法またはスパッタリング法等で成膜できる。または、プラズマ酸化、光酸化などを併用しても良い。本実施例では、TEOSを用いたプラズマCVD法により形成したSiO2膜を用いた。膜厚は150nmとした。
次に、図2A、図2Bに示すように、ゲート絶縁膜111の上に、半導体層112,113として、400℃以上の高温で良好な結晶性が得られる熱CVD法で多結晶膜を形成した。具体的には、反応ガスとしてGeF4、F2、Si26、希釈ガスとしてHeを用い、GeF4:0.3sccm、Si26:3sccm、He:1slm、基板温度500℃、ガス圧力665Paの条件で多結晶SiGe膜を形成した。膜厚は200nmとした。本実施例では、反応ガスとしてGeF4とSi26の組合せを用いたが、例えばGeF4に替わってF2を用いることで、多結晶Si膜を形成することも可能である。
次に、コンタクト層であるドープ層114,115となるp+Si膜を、プラズマCVD法で形成した。膜厚は40nmとした。ちなみにドープ層114,115の極性についてはp+Si膜に限定されるものではなく、画素回路のTFT構成により任意にn+Si膜に変更することが可能である。この後、ホトリソグラフィーを用いて、p+Si膜114,115と、半導体層112,113の積層膜を島状に加工した。
次に、図2Aに示すように、第二トランジスタ102のゲート電極109上部のゲート絶縁膜111に、第一トランジスタ101のドレイン電極118と第二トランジスタ102のゲート電極109とを接続するためのスルーホール116を形成した。
次に、図2A、図2B、図2D、図2Eに示すように、この上に、ソース、ドレイン電極117,118,119,120、及びドレイン配線105、及び、容量103の上部電極121、及び第一電流供給線106、及び後述する有機発光素子の上部電極12の補助配線となる第二電流供給線107を形成した。ソース、ドレイン電極117,118,119,120、ドレイン配線105、容量上部電極121、第一電流供給線106、第二電流供給線107の材料としては、半導体層112,113の形成後でありプロセスの上限温度を低くできることから、低抵抗金属であるAl、Cu、Ag、またはその合金、またはこれらを含む積層膜を用いることができる。本実施例では、コンタクト特性との両立を考慮してMo/AlNd合金/Mo積層膜をスパッタリング法で形成した。膜厚は50/350/50nmとした。次いで、ホトリソグラフィー法を用いてソース、ドレイン電極パターン117,118,119,120、ドレイン配線パターン105、容量上部電極パターン121、第一電流供給線パターン106、第二電流供給線パターン107に加工した。
次に、図2A、図2Bに示すように、ソース、ドレイン電極117,118,119,120をマスクに、チャネル領域上のp+Si膜をエッチングして、コンタクト層114、115を形成した。
次に、ソース、ドレイン電極117,118,119,120、及びドレイン配線105上に、第一層間絶縁膜122としてSiN膜をプラズマCVD法で形成した。膜厚は500nmとした。
次に、図2C、図2Dに示すように、ゲート絶縁膜111と第一層間絶縁膜122との積層膜に、第一トランジスタ101のゲート電極109と、ゲート配線104を接続するためのスルーホール123を形成した。
次に、図2C、図2Dに示すように、この上に、本発明のゲート配線104を形成した。ゲート配線材料としては、上述したように耐熱性確保が不要となるため、低抵抗金属であるAl、Cu、Ag、またはその合金、またはこれらを含む積層膜を用いることができ、半導体層112,113を高温形成した場合においても低抵抗ゲート配線の確保が容易となる。本実施例では、コンタクト特性との両立を考慮してMoとAlNd合金との積層膜を用いた。Moの膜厚を50nm、AlNd合金の膜厚を400nmとした。次いで、ホトリソグラフィー法を用いてゲート配線パターン104に加工した。
次に、図2B、図2Fに示すように、第一層間絶縁膜122に、第二トランジスタ102のドレイン電極120と、有機発光素子の下部電極2とを接続するためのスルーホール124、及び第二電流供給線107と有機発光素子の上部電極12とを接続するためのスルーホール127を形成した。
次に、この上に、ゲート配線104上を被覆して有機発光素子部分とを絶縁するための層間絶縁膜と、有機発光素子を形成するための平坦化膜とを兼ねて、第二層間絶縁膜125を形成した。具体的には、膜厚2μmの感光性アクリル絶縁膜を用いた。図2(b)、図2(f)に示すように、第二トランジスタ102のドレイン電極120と、有機発光素子の下部電極2とを接続するためのスルーホール124、及び第二電流供給線107と有機発光素子の上部電極12とを接続するためのスルーホール127部分については、アクリル絶縁膜の感光性を利用したホトリソグラフィー法により開口部が重なるようにスルーホールを形成した。
次に、図2B、図2E、図2Fに示すように、その上に、スパッタリング法を用いて厚さ150nmのCr膜を形成し、ホトリソグラフィー法を用いて有機発光素子の下部電極2を形成した。図2Bに示すように、下部電極2は、スルーホール124を介して第二トランジスタ102のドレイン電極120と接続した。
次に、この上に、第三層間絶縁膜126として、膜厚2μmの感光性アクリル絶縁膜形成した。第三層間絶縁膜126は、有機発光素子の開口部を分離し、有機発光素子の下部電極2〜4と上部電極12が短絡するのを防止するためのバンク絶縁膜である。具体的には、図1、及び図2E、図2Fに示すように、アクリル樹脂の感光性を利用したホトリソグラフィー法により、画素開口部15〜17部分を除いて、下部電極2〜4のパターン端部から3μm内側の部分までを覆うように第三層間絶縁膜126を形成した。同時に、図2B、図2Fに示すように、第二トランジスタ102のドレイン電極120と、有機発光素子の下部電極2とを接続するためのスルーホール124、及び第二電流供給線107と有機発光素子の上部電極12とを接続するためのスルーホール127部分についても、開口部が重なるようにスルーホールを形成した。
なお、本実施例では、第二層間絶縁膜125、第三層間絶縁膜126として感光性のアクリル絶縁膜を用いたが、これに限定されず、ポリイミド、ポリクロロピレン、ポリエチレンテレフタレート、ポリオキシメチレン、ポリビニルクロライド、ポリフッ化ビニリデン、シアノエチルプルラン、ポリメチルメタクリレート、ポリサルフォン、ポリカーボネート等の有機絶縁材料が挙げられる。また、SiO2、SiNx、Al23等の無機材料を用いる事も可能である。また、有機絶縁膜上に無機絶縁膜を積層した構成も可能である。
次に、下部電極2〜4、バンク膜である第三層間絶縁膜126形成以降の、有機発光素子部分の形成方法を説明する。まず、図2E、図2Fに示すように、下部電極2上に、真空蒸着法により膜厚50nmの4,4−ビス〔N−(1−ナフチル)−N−フェニルアミノ〕ビフェニル(以下、α−NPDと称する。)膜を形成した。このα−NPD膜は、正孔輸送層6として機能する。
次に、図1、及び図2E、図2Fに示すように、サブ画素毎にR,G,B各発光層を形成した。下部電極2は、赤色(R)発光色のサブ画素として機能する。本実施例では、R発光層18として、正孔輸送層6上に、真空蒸着法により膜厚30nmのトリス(8−キノリノール)アルミニウム(以下「Alq3」という。)及びクマリンを共蒸着した膜を形成した。下部電極3は、緑色(G)発光色のサブ画素として機能する。本実施例では、G発光層19として、正孔輸送層6上に、真空蒸着法により膜厚30nmのAlq3及びキナクリドンを共蒸着した膜を形成した。下部電極4は、青色(B)発光色のサブ画素として機能する。本実施例では、B発光層20として、正孔輸送層6上に、真空蒸着法により膜厚30nmのAlq3及びスチリルアミン化合物1,4’−ビス[N−(3−メチルフェニル)−N’−フェニル−4−アミノフェニルビニレン]−2,5−ジメトキシベンゼン(以下「DSA」という。)を共蒸着した膜を形成した。上記R,G,Bの各発光層18〜20は、それぞれサブ画素と同等のサイズの開口パターンを有する精密マスクを用いて、マスク蒸着によりパターン化した。
次に、図2E、図2Fに示すように、各発光層18〜20の上に、真空蒸着法により膜厚30nmのAlq3を蒸着した。このAlq3膜は、電子輸送層10として機能する。
次に、図2E、図2Fに示すように、電子注入層11として、電子輸送層10の上に、二元同時真空蒸着法を用いて膜厚10nmのMgとAgの混合膜を形成した。
次に、図2A〜図2Fに示すように、スパッタリング法により、膜厚50nmのIZO膜を形成した。この膜はインジウム、亜鉛の非晶質酸化物からなる透明導電膜であり、有機発光素子の上部透明電極12として機能する。図1、及び図2(f)に示すように、上部電極10は、各画素領域内に設けられたスルーホール127,127’,127"を介して、補助配線である第二電流供給線107に接続される。
このようにして、ガラス基板21上に駆動回路、及び複数の有機発光素子が形成されたTFT基板13を作製できる。以降は、有機発光表示装置の組み立て方法を述べる。具体的には、図2E、図2Fに示すように、上記方法で形成したTFT基板13を大気に曝すことなく、乾燥窒素ガスを循環させて、高露点を保った封止室中にて、封止基板となるガラス基板14を用いて封止した。まず、封止用ガラス基板14のエッジ部分に、シールディスペンサ装置を用いて光硬化樹脂を描画し(図示省略)、この封止用ガラス基板14とTFT基板13とを対向して貼り合せ、圧着した。次に、発光素子形成部分にUV光が当たらないように、封止用ガラス基板14の外側に遮光板を置き、封止基板14側からUV光を照射させて光硬化樹脂を硬化し、封止した。
以上により、本発明の構成を有するトップエミッション型の有機発光表示装置を形成することができる。上記第一の実施形態において、図2Gに示すように、第二トランジスタ102のドレイン電極120と、有機発光素子の下部電極2との接続のためのスルーホール部分124に、ゲート配線104と同一材料、同一工程で形成したパッド電極128を設け、該パッド電極128を介してドレイン電極120と下部電極2とを接続した構造とすることも可能である。これにより、積層絶縁膜へのスルーホール124形成時に被るドレイン電極120の表面ダメージを、第二層間絶縁膜125への開口分だけ軽減できる。同様に、図2Hに示すように、第一トランジスタ101のゲート電極109と、ゲート配線104との接続のためのスルーホール部分123に、ドレイン配線105と同一材料、同一工程で形成したパッド電極129を設け、該パッド電極129を介してゲート電極108とゲート配線104とを接続した構造とすることも可能である。これにより、積層絶縁膜へのスルーホール123の形成工程を2回に分けることができ、開口時に被るゲート電極108の表面ダメージを、第一層間絶縁膜122への開口分だけ軽減できる。また、それぞれ単層絶縁膜111,122へのスルーホール形成となる分、スルーホール123端部の順テーパー形状の確保も容易になる。一回目の開口は、第一トランジスタ101のドレイン電極118と第二トランジスタ102のゲート電極109とを接続するためのスルーホール116形成と同時に行うことで、工程増加も回避できる。
また、上記第一の実施例において、図2I、図2Jに示すように、有機発光素子の下部電極2をITO等の酸化物透明導電膜で、上部電極12を反射性に優れるAl等の金属で構成することにより、下部電極2側から光を取り出す、ボトムエミッション型の有機発光表示装置を形成することももちろん可能である。上述したように、ITO、Al膜はスパッタリング法または真空蒸着法で形成可能である。
また、上記第一の実施例においては、第一トランジスタ101、第二トランジスタ102上の全面を、平坦化膜を兼ねる第二層間絶縁膜125で覆う構造とした。これにより、上部電極12側から光を取り出すトップエミッション型の有機発光表示装置を形成する際には、図3、及び図4A、図4Bに示すように、有機発光素子の下部電極2〜4を、第一トランジスタ101、第二トランジスタ102上に重畳して配置することが可能となる。その分有機発光素子からなる画素開口部15〜17を拡張でき、開口率を向上できる。更には、図示はしないが、第二層間絶縁膜125下に配置されるゲート配線104、ドレイン配線105、第一電流供給線106、第二電流供給線107上についても、有機発光表示素子の下部電極2〜4とのスルーホール接続部分124、及び上部電極12とのスルーホール接続部分127を除いた領域であれば、画素開口部15〜17を拡張して同様に重畳配置することが可能である。
図5は、第二の実施例を示す有機発光表示装置の1カラー画素の平面図、図6Aは、A−A’線に沿う断面図、図6Bは、B−B’線に沿う断面図、図6Cは、C−C’線に沿う断面図、図6Dは、D−D’線に沿う断面図、図6Eは、E−E’線に沿う断面図、図6Fは、F−F’線に沿う断面図である。前述した第一の実施例と異なる点は、該半導体層112,113より上層に配置した本発明のゲート配線104と、第二電流供給線である上部電極12の補助配線107とを同層、同一部材で構成した点である。これにより、本発明のゲート電極108,109の耐熱性と、該半導体層より上層に配置した本発明のゲート配線104の低抵抗性を確保しつつ、ゲート配線104を、有機発光素子の補助配線107の構成部材と兼用することで、配線形成工程に関するプロセス、構成部材の増加を抑制することができる。図5に示すように、同層配置した配線の交差を回避するために、ゲート配線104と補助配線107とは同一方向に引き回して配置する必要があるが、補助配線107をドレイン線105と同層に形成する第一の実施形態に較べて、ゲート配線104、及び第二電流供給線107と、ドレイン配線105、及び第一電流供給線106とを、第一層間絶縁膜122を介して別層に均等に分離配置することができるため、その分配線間の短絡不良による歩留まり低下を軽減できる。また、図6(f)に示すように、ドレイン線105と同層に形成する第一の実施形態に較べて、補助配線107と有機発光素子の上部電極10とを接続するためのスルーホール127の段差を軽減できる。
図7Aは、第三の実施例である有機発光表示装置の、図5に示すC−C’線に沿う断面図、図7BはD−D’線に沿う断面図、図7Cは、F−F’線に沿う断面図である。(画素の平面図、及びA−A’、B−B‘、C−C’、E−E’線に沿う断面図については、それぞれ図5、及び図6A、図6B、図6C、図6Eと同一となるため省略した。)前述した第一、第二の実施例と異なる点は、該半導体層112,113より上層に配置した本発明のゲート配線104を、第二の層間絶縁膜125上、第三の層間絶縁膜であるバンク絶縁膜126下に形成した点である。これにより、本発明のゲート電極108,109の耐熱性と、該半導体層より上層に配置した本発明のゲート配線104の低抵抗性を確保しつつ、ゲート配線104上を被覆して有機発光素子部分と絶縁するための層間絶縁膜をバンク絶縁膜と兼用することで、層間絶縁膜形成工程に関するプロセス、構成部材の増加を抑制することができる。また、ゲート配線104についても、外部回路との接続部分となる端子部分を除いてバンク絶縁膜126により全面被覆されるため、上層膜のつきまわりに配慮する必要がなくなる分、任意に厚膜化による低抵抗化が可能となる。
本実施例では、第二電流供給線である上部電極12の補助配線107についても、第二の実施形態同様に本発明のゲート配線104と同層、同一部材で構成しており、該補助配線107分についてもプロセス、構成部材の増加を抑制することができる。また、これにより、図7Cに示すように、有機発光素子の上部電極10とを接続するためのスルーホール127部分については、第三の層間絶縁膜126単層へのスルーホール形成となるため、スルーホール部分の段差が大幅に軽減される。
第一トランジスタ101のゲート電極109と、ゲート配線104を接続部分については、図7A、図7Bに示すように、ゲート絶縁膜111と第一層間絶縁膜122、第二層間絶縁膜126へのスルーホール123を重畳して開口した。スルーホール123については、ホトリソグラフィーを用いて、ゲート絶縁膜111、第一層間絶縁膜122、第二層間絶縁膜126をそれぞれ個別に開口することもできるが、感光性を有する第一層間絶縁膜へ開口したスルーホールパターンをマスクに、第一層間絶縁膜111と第二層間絶縁膜122との積層膜をドライエッチング法にて一括開口することも可能である。または、図7D、図7Eに示すように、スルーホール123部分のゲート絶縁膜111と第一層間絶縁膜122とをそれぞれ個別に開口する際に、ドレイン配線105と同一材料、同一工程で形成したパッド電極130を設け、該パッド電極130を介してゲート電極109とゲート配線104とを接続した構造とすることももちろん可能である。これにより、積層絶縁膜へのスルーホール123形成時に被るゲート電極108の表面ダメージを、第一層間絶縁膜122への開口分だけ軽減でき、単層絶縁膜111,122へのスルーホール形成となる分、スルーホール123端部の順テーパー形状の確保も容易になる。
図8は、第四の実施例である有機発光表示装置の1カラー画素の平面図、図9Aは、B−B’線に沿う断面図、図9Bは、E−E’線に沿う断面図、図9Cは、F−F’線に沿う断面図である。A−A‘、C−C’、D−D’線に沿う断面図については、それぞれ図6A、図6C、図6Dと同一となるため省略した。前述した第一、第二、第三の実施例と異なる点は、該半導体層112,113より上層に配置した本発明のゲート配線104を、有機発光素子の下部電極2〜4とを同層、同一部材で構成した点である。これにより、本発明のゲート電極108,109の耐熱性と、該半導体層より上層に配置した本発明のゲート配線104の低抵抗性を確保しつつ、ゲート配線104を下部電極2〜4の構成部材と兼用することで、配線形成工程に関するプロセス、構成部材の増加を抑制することができる。本実施例では、更に第二電流供給線である上部電極12の補助配線107についてもゲート配線104と部材を兼用しており、その分についてもプロセス、構成部材の増加を抑制することができる。本実施例では、有機発光素子の下部電極2〜4を低抵抗配線構成部材と兼用するため、光取り出しは下部電極2〜4側からではなく上部電極12側となり、トップエミッション型の有機発光表示装置への適用に限定される。また、下部電極材料2〜4の表面については低抵抗配線構成部材の少なくとも一部を用いて構成される。必要に応じて、陽極である下部電極2〜4から正孔輸送層6への正孔注入効率を向上させるための正孔注入層5を挿入することも可能である。本実施例では、ゲート配線104及び下部電極2〜4をMoとAlNd合金との積層膜で構成し、Moの膜厚を50nm、AlNd合金の膜厚を400nmとした。正孔注入層5として積層膜の極表面をプラズマ酸化して酸化Mo膜を形成した。
図10は、第五の実施例である有機発光表示装置の1カラー画素の平面図、図11Aは、E−E’線に沿う断面図、図11Bは、F−F’線に沿う断面図である。A−A’、B−B’、C−C’、D−D’線に沿う断面図については、それぞれ図6A、図6B、図6C、図6Dと同一となるため省略した。前述した第一、第二、第三、第四の実施例と異なる点は、該半導体層112,113より上層に配置した本発明のゲート配線104を、有機発光素子の下部電極2〜4下に設けた反射膜132と同層、同一部材で構成した点である。これにより、本発明のゲート電極108,109の耐熱性と、該半導体層より上層に配置した本発明のゲート配線104の低抵抗性を確保しつつ、ゲート配線104を、反射膜132の構成部材と兼用することで、配線形成工程に関するプロセス、構成部材の増加を抑制することができる。
本実施例では、ゲート配線材料に対して下部電極材料を任意に選定できるため、電極表面の仕事関数調整が容易となり、その分有機発光素子の正孔注入効率を向上できる。本実施例では、更に第二電流供給線である上部電極12の補助配線107についてもゲート配線104と部材を兼用しており、その分についてもプロセス、構成部材の増加を抑制できる。本実施例では、有機発光素子の下部電極2〜4側に反射膜132を設けた構成となるため、上述した第四の実施形態と同様に上部電極12側からの光取り出しとなり、トップエミッション型の有機発光表示装置への適用に限定される。本実施例では、ゲート配線104及び反射膜132をMoとAlNd合金との積層膜で構成し、Moの膜厚を50nm、AlNd合金の膜厚を400nmとした。陽極である下部電極2〜4については、仕事関数調整が容易なITO膜を用い、膜厚は130nmとした。ITO膜の仕事関数は4.6eV程度であるが、UVオゾン照射、酸素プラズマ処理、等により、5.2eV程度まで増大させることが可能である。上記いずれの膜もスパッタリング法で形成した。
上部電極12の補助配線である第二電流供給線107と有機発光素子の上部電極12との接続部分については、図11(c)に示すように、下部電極2〜4と同一材料、同一工程で形成したパッド電極133を設け、該パッド電極133を介して第二電流供給線107と上部電極12とを接続した構造とすることももちろん可能である。これにより、第二電力供給線107上において、下部電極2〜4構成材料の選択加工が不要となる。
本実施例のように、ゲート配線104と反射膜132、補助配線107とを部材兼用した場合には、ゲート配線104の低抵抗性と、反射膜132の反射特性、補助配線107と上部電極12とのコンタクト特性とを満足する必要がある。これについては、図11Dに示すように、第二電流供給線107と有機発光素子の上部電極12との接続部分に、ゲート電極108,109と同一材料、同一工程で形成したパッド電極134を設け、該パッド電極134上にスルーホール1271,1272を開口し、該パッド電極134を介して第二電流供給線107と上部電極12とを接続した構造とすることで、IZO等の透明導電膜からなる上部電極12と、ゲート配線材料からなる第二電流供給線107とのダイレクトコンタクトが不要になる分、ゲート配線104と反射膜132の特性を優先して構成部材を選定することが可能となる。具体的には、低抵抗性、反射特性に優れるAlやAg及びこれらの合金膜で構成することで、反射膜132の特性を向上することができる。
本発明のゲート電極108,109と部材を兼用するパッド電極134については、透明導電膜とのコンタクト特性に優れ、耐熱性との両立が可能なMo、Ti、Ta、W、Nb、Cr等の高融点金属を用いることができる。一例としてゲート配線104、反射膜132、補助配線107についてはAlSi合金膜で、ゲート電極108,109、パッド電極134についてはCrMo合金膜で形成した。ちなみに、パッド電極134については、透明導電膜とのコンタクト特性が確保できればよく、ゲート電極108,109に替わりドレイン配線105と同層、同一材料で構成することも可能である。
図12は、第六の実施例である有機発光表示装置の1カラー画素の平面図、図13AはA−A’線に沿う断面図、図13Bは、B−B’線に沿う断面図、図13Cは、C−C’線に沿う断面図、図13Dは、D−D’線に沿う断面図、図13Eは、E−E’線に沿う断面図、図13Fは、F−F’線に沿う断面図である。前述した第一から第五の実施例と異なる点は、第一トランジスタ101、及び第二トランジスタ102として、正スタガ型のTFT構造を採用し、該TFTのチャネルを形成する半導体層より下層にソース、ドレイン電極を、該半導体層より上層に該ソース、ドレイン電極とは異なる部材構成からなるドレイン配線を配置し、絶縁膜に開口したスルーホールを介して該ソース、ドレイン電極とドレイン配線とを接続する構成とした点である。具体的には、図13Aに示すように、チャネルを形成する半導体層112,113より下層に形成される第1トランジスタ101のソース電極117を、ゲート絶縁膜111、及び第一層間絶縁膜122に開口したスルーホール135を介して、該半導体層112,113より上層に配置したドレイン配線である信号線105に接続した。
これにより、正スタガ型TFT101,102の半導体層112,113に、高温形成が必要な多結晶Si膜を適用した場合においても、半導体層より下層に配置したソース電極117,119、ドレイン電極118,120には多結晶Si膜形成時の高温に耐え得る高耐熱部材構成を、多結晶Si膜形成時の高温に晒されることがない、半導体より上層に配置したドレイン配線105には低抵抗な部材構成を、それぞれ独立して用いることが可能となる。本発明の正スタガ型TFTにおけるソース電極117,119、及びドレイン電極118,120の構成材料としては、具体的には、第一の実施形態で上述した本発明の逆スタガ型TFT用のゲート電極構成材料を、ドレイン配線105の構成材料としては、同様に逆スタガ型TFT用のゲート配線構成材料を、それぞれ用いることができる。
一方で、図13A、図13Bに示すように、第一トランジスタ101のドレイン電極118は、第二トランジスタのゲート電極109と容量103の下部電極110に接続される。第二トランジスタ102のドレイン電極120は容量103の上部電極121と第1電流供給線106に接続され、ソース電極119は有機発光素子の下部電極2に接続される。図13(c)に示すように、第一トランジスタ101のゲート電極108は、その延長線上でゲート配線である走査線105に接続される。また、図13Dに示すように、ゲート配線104と、上層配置した本発明のドレイン配線105、及び第一電流供給線106とは、ゲート絶縁膜111を介してマトリックス状に交差する。
次に、上記構成による有機発光素子部分の製造方法について説明する。まず、図13A〜図13Fに示すように、ガラス基板116上に、本発明のソース電極117,119、ドレイン電極118,120用の電極膜を形成した。ソース、ドレイン電極材料としては、上述したように高融点金属またはその合金、またはこれらの積層膜や、耐熱性を有するAl合金、酸化物透明導電膜を用いることができる。これらの膜はスパッタリング法で形成することができる。本実施例ではCrを用い、膜厚は80nmとした。
次に、図13A、図13Bに示すように、このソース、ドレイン電極膜上に、コンタクト層であるドープ層114,115となるp+Si膜を、プラズマCVD法で形成した。膜厚は30nmとした。ちなみにドープ層114,115の極性についてはp+Si膜に限定されるものではなく、画素回路のTFT構成により任意にn+Si膜に変更することが可能である。この後、ホトリソグラフィーを用いて、上層のp+Si膜毎、ソース電極パターン117,119、及びドレイン電極パターン118、119を一括加工した。
次に、図13A、図13Bに示すように、ドープ層114,115上に、半導体層112,113として、反応ガスとしてGeF4とSi26の組合せを用いた熱CVD法で多結晶Si膜を、基板温度450℃の高温で形成した。膜厚は100nmとした。この後、ホトリソグラフィーを用いて、ドープ層であるp+Si膜114,115と半導体層112,113との積層膜を、島状に一括加工した。これにより、半導体層112,113とのコンタクト部分を除いた、ソース電極117,119、及びドレイン電極118,120上のp+Si膜を除去して、コンタクト層114,115を形成した。
次に、この半導体層112,113、及びソース電極117,119、ドレイン電極118、120上にゲート絶縁膜111を形成した。ゲート絶縁膜111の材料としては、SiO2やSiN等を用いることができる。これらの膜はプラズマCVD法またはスパッタリング法等で成膜できる。または、プラズマ酸化、光酸化などを併用しても良い。本実施例では、TEOSを用いたプラズマCVD法により形成したSiO2膜を用いた。膜厚は150nmとした。
次に、頭13Aに示すように、第一トランジスタ101のドレイン電極118上部のゲート絶縁膜111に、第一トランジスタ101のドレイン電極118と第二トランジスタ102のゲート電極109とを接続するためのスルーホール116を形成した。
次に、図13A〜図13Eに示すように、この上に、ゲート電極108,109、及びゲート配線104、及び容量103の下部電極121、有機発光素子の上部電極12の補助配線となる第二電流供給線107を形成した。これらについては、半導体層112,113の形成後でありプロセスの上限温度を低くできることから、低抵抗金属であるAl、Cu、Ag、またはその合金、またはこれらを含む積層膜を用いることができる。本実施例では、コンタクト特性との両立を考慮してMo/AlNd合金/Mo積層膜をスパッタリング法で形成した。膜厚は40/400/40nmとした。次いで、ホトリソグラフィー法を用いてゲート電極パターン108,109、及びゲート配線パターン104、及び容量103の下部電極パターン121、第二電流供給線パターン107に加工した。
次に、ゲート電極108,109、及びゲート配線104上に、第一層間絶縁膜122としてSiN膜をプラズマCVD法で形成した。膜厚は500nmとした。
次に、図13A、図13Bに示すように、ゲート絶縁膜111と第一層間絶縁膜122との積層膜に、第一トランジスタ101のソース電極117と、ドレイン配線105とを接続するためのスルーホール135、及び第二トランジスタ102のソース電極119と、容量103の上部電極121及び第1電流供給線106とを接続するためのスルーホール136を形成した。
次に、図13A、図13B、図13D、図13Eに示すように、この上に、本発明のドレイン配線105、及び第一電流供給線106を形成した。ドレイン配線材料としては、上述したように耐熱性確保が不要となるため、低抵抗金属であるAl、Cu、Ag、またはその合金、またはこれらを含む積層膜を用いることができ、半導体層112,113を高温形成した場合においても低抵抗ドレイン配線の確保が容易となる。本実施例では、コンタクト特性との両立を考慮してMoとAlNd合金との積層膜を用いた。Moの膜厚を50nm、AlNd合金の膜厚を400nmとした。次いで、ホトリソグラフィー法を用いてドレイン配線パターン105、第一電流供給線106に加工した。
次に、図13B、図13Fに示すように、ゲート絶縁膜111及び第一層間絶縁膜122に、第二トランジスタ102のドレイン電極120と、有機発光素子の下部電極2とを接続するためのスルーホール124、及び第二電流供給線107と有機発光素子の上部電極12とを接続するためのスルーホール127を形成した。
次に、この上に、ドレイン配線105、及び第一電流供給線106上を被覆して有機発光素子部分とを絶縁するための層間絶縁膜と、有機発光素子を形成するための平坦化膜とを兼ねて、膜厚2μmの感光性アクリル絶縁膜を用いて、第二層間絶縁膜125を形成した。図13B、図13Fに示すように、第二トランジスタ102のドレイン電極120と、有機発光素子の下部電極2とを接続するためのスルーホール124、及び第二電流供給線107と有機発光素子の上部電極12とを接続するためのスルーホール127部分については、アクリル絶縁膜の感光性を利用したホトリソグラフィー法により開口部が重なるようにスルーホールを形成した。
次に、図13B、図13E、図13Fに示すように、その上に、スパッタリング法を用いて厚さ150nmのCr膜を形成し、ホトリソグラフィー法を用いて有機発光素子の下部電極2を形成した。図13Bに示すように、下部電極2は、スルーホール124を介して第二トランジスタ102のドレイン電極120と接続した。
次に、図12、及び図13E、図13Fに示すように、この上に、バンク絶縁膜である第三層間絶縁膜126として、膜厚2μmの感光性アクリル絶縁膜形成した。アクリル樹脂の感光性を利用したホトリソグラフィー法により、画素開口部15〜17部分を除いて、下部電極2〜4のパターン端部から3μm内側の部分までを覆うように第三層間絶縁膜126を形成した。同時に、図13B、図13Fに示すように、第二トランジスタ102のドレイン電極120と、有機発光素子の下部電極2とを接続するためのスルーホール124、及び第二電流供給線107と有機発光素子の上部電極12とを接続するためのスルーホール127部分についても、開口部が重なるようにスルーホールを形成した。以降の有機発光素子部分の形成方法、有機発光表示装置の組み立て方法については、上記した第一の実施形態と同様のため省略する。
上記第六の実施例において、図13Gに示すように、第一トランジスタ101のソース電極117と、ドレイン配線105との接続のためのスルーホール部分135に、ゲート電極108,109、及びゲート配線104と同一材料、同一工程で形成したパッド電極136を設け、該パッド電極136を介してソース電極117とドレイン配線105とを接続した構造とすることも可能である。これにより、積層絶縁膜へのスルーホール135形成時に被るソース電極117の表面ダメージを、第二層間絶縁膜125への開口分だけ軽減できる。
同様に、図13Hに示すように、第二トランジスタ102のドレイン電極120と、有機発光素子の下部電極2との接続のためのスルーホール部分124に、ゲート電極108,109、及びゲート配線104と同一材料、同一工程で形成したパッド電極139、更にはドレイン配線105と同一材料、同一工程で形成したパッド電極140を設け、該パッド電極139,140を介して、ドレイン電極120と下部電極2とを接続した構造とすることも可能である。これにより、積層絶縁膜へのスルーホール124の形成工程を複数回に分けることができ、積層絶縁膜へのスルーホール124形成時に被るドレイン電極120の表面ダメージを、それぞれ第一層間絶縁膜122への開口分、第二層間絶縁膜125への開口分だけ軽減できる。また、ゲート絶縁膜122へのスルーホール開口部分において、ソース電極120構成材料と、ゲート電極108,109及びゲート配線104の構成材料、更にはソース電極120構成材料とドレイン配線105構成材料との選択加工が不要になる分、これらの構成材料の選択裕度を向上できる。
上記第六の実施例では、正スタガ型TFT構造への適用例を説明したが、第一から第五で上述した逆スタガ型TFT構造での実施例と同様に、該半導体112,113より上層に配置したドレイン配線105上を被覆する絶縁膜については、有機発光素子の下部に設けられた画素平坦化のための第二層間絶縁膜125以外にも、有機発光素子の発光部分を画素毎に分離するために設けられたバンク絶縁膜126で兼用した構成とすることもできる。該上層に設けた絶縁膜を有機発光素子の絶縁膜構成部材と兼用することで、絶縁膜工程に関するプロセス、構成部材の増加を抑制できる。
また、第一から第五で上述した実施例と同様に、該半導体112,113より上層に配置したドレイン配線105についても、該有機発光素子の下部電極2〜4と同層、同一部材で、または、該有機発光素子の下部電極2〜4下に設けられた反射膜と同層、同一部材で、または、該有機発光素子の上部電極12に接続する上部電極の補助配線107と同層、同一部材で構成することもできる。該上層に配置した配線を有機発光素子の電極、配線構成部材と兼用することで、配線工程に関するプロセス、構成部材の増加を抑制できる。
以上の各実施例では、画素駆動回路への適用例を説明したが、本発明はこれに限定されるものではなく、薄膜トランジスタ(TFT)を構成要素とする駆動回路であればいずれも適用可能であり、有機発光表示装置を構成する有機発光素子の絶縁基板の周辺回路に適用することもできる。いずれの場合も、本発明を適用することで、コスト的にも性能的にも有利な有機発光表示装置を提供可能となる。
本発明の実施例1に係る有機発光表示装置の1カラー画素の平面図である。 図1のA−A’線に沿う断面図である。 図1のB−B’線に沿う断面図である。 図1のC−C’線に沿う断面図である。 図1のD−D’線に沿う断面図である。 図1のE−E’線に沿う断面図である。 図1のF−F’線に沿う断面図である。 図1のG−G’線に沿う断面図である。 図1のH−H’線に沿う断面図である。 図1のI−I’線に沿う断面図である。 図1のJ−J’線に沿う断面図である。 本発明の実施例1に係る有機発光表示装置の応用例を示す1カラー画素の平面図である。 図3のA−A’線に沿う断面図である。 図3のB−B’線に沿う断面図である。 本発明の実施例2に係る有機発光表示装置の1カラー画素の平面図である。 図5のA−A’線に沿う断面図である。 図5のB−B’線に沿う断面図である。 図5のC−C’線に沿う断面図である。 図5のD−D’線に沿う断面図である。 図5のE−E’線に沿う断面図である。 図5のF−F’線に沿う断面図である。 本発明の実施例3に係る有機発光表示装置の図5のC−C’線に沿う断面図である。 本発明の実施例3に係る有機発光表示装置の図5のD−D’線に沿う断面図である。 本発明の実施例3に係る有機発光表示装置の図5のE−E’線に沿う断面図である。 本発明の実施例3に係る有機発光表示装置の応用例を説明する図5のC−C’線に沿う断面図である。 本発明の実施例3に係る有機発光表示装置の応用例を説明する図5のD−D’線に沿う断面図である。 本発明の実施例4に係る有機発光表示装置の1カラー画素の平面図である。 図8のB−B’線に沿う断面図である。 図8のE−E’線に沿う断面図である。 図8のF−F’線に沿う断面図である。 本発明の実施例5に係る有機発光表示装置の1カラー画素の平面図である。 図10のE−E’線に沿う断面図である。 図10のF−F’線に沿う断面図である。 本発明の実施例5の応用例を説明する図10のF−F’線に沿う断面図である。 本発明の実施例5のさらに他の応用例を説明する図10のF−F’線に沿う断面図である。 本発明の実施例6に係る有機発光表示装置の1カラー画素の平面図である。 図12のA−A’線に沿う断面図である。 図12のB−B’線に沿う断面図である。 図12のC−C’線に沿う断面図である。 図12のD−D’線に沿う断面図である。 図12のE−E’線に沿う断面図である。 図12のF−F’線に沿う断面図である。 本発明の実施例6の応用例を説明する図12のA−A’線に沿う断面図である。 本発明の実施例6の応用例を説明する図12のB−B’線に沿う断面図である。 本発明に係る有機発光表示装置の1カラー画素の一例を説明する回路図である。
符号の説明
2…R下部電極、3…G下部電極、4…B下部電極、5…正孔注入層、6…正孔輸送層、7…R発光層、8…G発光層、9…B発光層、10…電子輸送層、11…電子注入層、12…有機発光素子の上部電極、13…TFT基板、14…封止基板、15…R画素バンク開口部、16…G画素バンク開口部、17…B画素バンク開口部、18…R有機発光層パターン、19…G有機発光層パターン、20…B有機発光層パターン、21…絶縁基板、101…第一トランジスタ、102…第二トランジスタ、103…容量、104…ゲート配線、105…ドレイン配線、106…第一電流供給線、107…第二電流供給線(上部電極の補助配線)、108…第一トランジスタ101のゲート電極、109…第二トランジスタ102のゲート電極、110…容量103の下部電極、111…ゲート絶縁膜、112…第一トランジスタ101の半導体層、113…第二トランジスタ102の半導体層、114…第一トランジスタ101のドープ層、115…第二トランジスタ102のドープ層、116…第一トランジスタ101のドレイン電極118と第二トランジスタ102のゲート電極109とを接続するためのスルーホール、117,118…第一トランジスタ101のソース、ドレイン電極、119,120…第二トランジスタ102のソース、ドレイン電極、121…容量103の上部電極、122…第一層間絶縁膜、123…第一トランジスタ101のゲート電極108とゲート配線104を接続するためのスルーホール、124…第二トランジスタ102のドレイン電極120と有機発光素子の下部電極2とを接続するためのスルーホール、125…第二層間絶縁膜(平坦化膜)、126…第三層間絶縁膜(バンク膜)、127,1271,1272…第二電流供給線107と有機発光素子の上部電極12とを接続するためのスルーホール、132…反射膜パターン、135…第一トランジスタ101のソース電極117とドレイン配線105を接続するためのスルーホール、136…第二トランジスタ102のソース電極119と第一電流供給線106とを接続するためのスルーホール、128,129,130,131,133,134,137,138,139,140…スルーホール部に設けた接続のためのパッド電極、140…電源。

Claims (20)

  1. マトリックス状に配置された複数の画素と、この画素を駆動するTFTを有し、前記画素は有機発光層を上部電極及び下部電極で挟持する構造からなる有機発光素子で構成された有機発光表示装置であって、
    前記TFTは、絶縁基板上に、ゲート電極、絶縁膜、半導体層、ソース・ドレイン電極をこの順で配置した逆スタガ型のTFTであり、
    前記TFTは、前記ゲート電極に接続するゲート配線と、前記ソース・ドレイン電極に接続するドレイン配線を有し、
    前記TFTのチャネルを形成する前記半導体層よりも下層に前記ゲート電極が配置され、前記半導体層よりも上層に前記ゲート電極とは異なる材料からなるゲート配線が配置され、
    前記ゲート電極と前記ゲート配線とは、前記絶縁膜に開口したスルーホールを介して接続されていることを特徴とする有機発光表示装置。
  2. 請求項1において、
    前記TFTの前記ソース・ドレイン電極、及び前記ドレイン配線は、前記半導体層の上層に配置され、
    前記半導体の上層に配置した前記ゲート配線は、前記ソース・ドレイン電極、及び前記ソース・ドレイン配線より更に上層に層間絶縁膜を介して配置されており、
    前記ゲート配線の上は、少なくとも外部回路との接続部分となる端子部分を除いて、当該ゲート配線より更に上層に設けた絶縁膜で被覆されていることを特徴とする有機発光表示装置。
  3. 請求項1において、
    前期ゲート配線上に、前期有機発光素子の画素平坦化のための層間絶縁膜を有し、前記層間絶縁膜が前記ゲート配線上に設けた絶縁膜を兼ねることを特徴とする有機発光表示装置。
  4. 請求項1において、
    前期ゲート配線上に、前記有機発光素子の発光部分を画素毎に分離するためのバンク層を有し、前記バンク層が前記ゲート配線上に設けた絶縁膜を兼ねることを特徴とする有機発光表示装置。
  5. 請求項1において、
    前記ゲート配線が、前記有機発光素子の前記下部電極と同層に配置されており、
    前記ゲート配線が、前記下部電極を構成する部材の少なくとも一部と同一部材を用いて形成されていることを特徴とする有機発光表示装置。
  6. 請求項1において、
    前記有機発光素子の前記下部電極の下に反射膜を有し、前記ゲート配線が前記反射膜と同層に配置されており、
    前記ゲート配線が、前記反射電極を構成する部材の少なくとも一部と同一材料を用いて形成されていることを特徴とする有機発光表示装置。
  7. 請求1において、
    前記有機発光素子の前記上部電極に接続する補助配線を有し、前記ゲート配線が前記補助配線と同層に配置されており、
    前記ゲート配線が、前記上部電極の前記補助配線を構成する部材の少なくとも一部と同一材料を用いて形成されていることを特徴とする有機発光表示装置。
  8. マトリックス状に配置された複数の画素と、この画素を駆動するTFTを有し、前記画素は有機発光層を上部電極及び下部電極で挟持する構造からなる有機発光素子で構成された有機発光表示装置であって、
    前記TFTは、絶縁基板上に、ソース・ドレイン電極、半導体層、絶縁膜、ゲート電極をこの順で配置した正スタガ型のTFTであり、
    前記TFTは、前記ゲート電極に接続するゲート配線と、前記ソース・ドレイン電極に接続するドレイン配線を有し、
    前記TFTのチャネルを形成する半導体層の下層に前記ソース・ドレイン電極が配置され、前記半導体層の上層に該ソース・ドレイン電極とは異なる材料からなるドレイン配線が配置され、
    前記ソース・ドレイン電極と前記ドレイン配線とは、前記絶縁膜に開口したスルーホールを介して接続されていることを特徴とする有機発光表示装置。
  9. 請求項8において、
    前記TFTのゲート電極及びゲート配線は前記半導体層より上層に配置され、前記半導体より上層に配置した前記ドレイン配線は、前記ゲート電極及び前記ゲート配線の更に上層に層間絶縁膜を介して配置され、
    上層に配置した前記ドレイン配線上は、少なくとも外部回路との接続部分となる端子部分を除いて該ドレイン配線より更に上層に設けた絶縁膜で被覆されていることを特徴とする有機発光表示装置。
  10. 請求項8において、
    前期ドレイン配線上に、前期有機発光素子の画素平坦化のための層間絶縁膜を有し、前記層間絶縁膜が前期ドレイン配線上に設けた絶縁膜を兼ねることを特徴とする有機発光表示装置。
  11. 請求項8において、
    前記ドレイン配線上に、前記有機発光素子の発光部分を画素毎に分離するためのバンク層を有し、前期バンク層が前記ゲート配線上に設けた絶縁膜を兼ねることを特徴とする有機発光表示装置。
  12. 請求項8において、
    前記ドレイン配線が、前記有機EL素子の下部電極と同層に配置されており、
    前記ドレイン配線が、該下部電極を構成する部材の少なくとも一部と同一部材を用いて形成されていることを特徴とする有機発光表示装置。
  13. 請求項8において、
    前記ドレイン配線が、該有機発光素子の下部電極下に設けられた反射膜と同層に配置されており、
    前記ドレイン配線が、該反射電極を構成する部材の少なくとも一部と同一部材を用いて形成されていることを特徴とする有機発光表示装置。
  14. 請求項8において、
    前記有機発光素子の前記上部電極に接続する補助配線を有し、前記ドレイン配線が前記上部電極の前記補助配線と同層に配置されており、
    前記ドレイン配線が、前記上部電極の前記補助配線を構成する部材の少なくとも一部と同一材料を用いて形成されていることを特徴とする有機発光表示装置。
  15. 請求項1又は8において、
    前記半導体層よりも下層に配置した電極の膜厚は、該半導体層よりも上層に配置した配線の膜厚よりも薄いことを特徴とし、望ましくは20nm以上100nm以下、より望ましくは20nm以上50nm以下としたことを特徴とする有機発光表示装置。
  16. 請求項1又は8において、
    前記半導体層より下層に配置した電極は、Mo、Ti、Ta、W、Nb、Cr等の高融点金属、またはその合金、もしくはこれらの積層膜からなることを特徴とする有機発光表示装置。
  17. 請求項1又は8において、
    前記半導体層より下層に配置した電極は、Si、Cu、Pd、Ni、Ta、Ti、Zr、Hf、Sc、Y、Ce、Ndのうちの少なくとも1つを含むAl合金からなることを特徴とする有機発光表示装置。
  18. 請求項1又は8において、
    前記半導体層より下層に配置した電極は、ITO、IZO、IGO、ITZO、IGZO、ZnO、AZO、GZOに代表される酸化物透明導電膜からなることを特徴とする有機発光表示装置。
  19. 請求項1又は8において、
    前記半導体層より上層に配置した配線は、Al、Cu、Ag、またはその合金、またはこれらを含む積層膜からなることを特徴とする有機発光表示装置。
  20. 請求項1又は8において、
    前記半導体層は、少なくともその一部にSiまたはSiGeの多結晶膜を含むことを特徴とした有機発光表示装置。
JP2007302757A 2007-11-22 2007-11-22 有機発光表示装置 Pending JP2009128577A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007302757A JP2009128577A (ja) 2007-11-22 2007-11-22 有機発光表示装置
US12/275,414 US8093585B2 (en) 2007-11-22 2008-11-21 Organic electro-luminescent display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007302757A JP2009128577A (ja) 2007-11-22 2007-11-22 有機発光表示装置

Publications (1)

Publication Number Publication Date
JP2009128577A true JP2009128577A (ja) 2009-06-11

Family

ID=40721111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007302757A Pending JP2009128577A (ja) 2007-11-22 2007-11-22 有機発光表示装置

Country Status (2)

Country Link
US (1) US8093585B2 (ja)
JP (1) JP2009128577A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011028876A (ja) * 2009-07-22 2011-02-10 Seiko Epson Corp 有機el装置、有機el装置の製造方法、電子機器
JP2011100553A (ja) * 2009-11-04 2011-05-19 Seiko Epson Corp 有機el装置、有機el装置の製造方法、電子機器
WO2012039000A1 (ja) * 2010-09-21 2012-03-29 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
WO2012038999A1 (ja) * 2010-09-21 2012-03-29 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
JP2012068629A (ja) * 2010-08-27 2012-04-05 Semiconductor Energy Lab Co Ltd 発光表示装置の作製方法
WO2013046280A1 (ja) * 2011-09-30 2013-04-04 パナソニック株式会社 薄膜トランジスタアレイ装置、el表示パネル、el表示装置、薄膜トランジスタアレイ装置の製造方法、el表示パネルの製造方法
KR101314787B1 (ko) 2009-10-01 2013-10-08 엘지디스플레이 주식회사 어레이 기판
WO2014034815A1 (ja) 2012-08-31 2014-03-06 富士フイルム株式会社 分散組成物、これを用いた硬化性組成物、透明膜、マイクロレンズ、及び固体撮像素子
WO2014034814A1 (ja) 2012-08-31 2014-03-06 富士フイルム株式会社 分散組成物、これを用いた硬化性組成物、透明膜、マイクロレンズ、及び固体撮像素子
WO2014034813A1 (ja) 2012-08-31 2014-03-06 富士フイルム株式会社 分散組成物、これを用いた硬化性組成物、透明膜、マイクロレンズ、及び固体撮像素子、並びに高分子化合物
JPWO2013072963A1 (ja) * 2011-11-16 2015-04-02 パナソニック株式会社 表示パネルの製造方法および表示パネル
JP2015084123A (ja) * 2015-01-21 2015-04-30 株式会社ジャパンディスプレイ 表示装置
US9105864B2 (en) 2012-10-09 2015-08-11 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
WO2016047440A1 (ja) * 2014-09-22 2016-03-31 ソニー株式会社 表示装置およびその製造方法、ならびに電子機器
JP2018109771A (ja) * 2012-01-20 2018-07-12 株式会社半導体エネルギー研究所 発光装置
JP2020149983A (ja) * 2018-12-19 2020-09-17 セイコーエプソン株式会社 発光装置、発光装置の製造方法、電子機器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102334384B (zh) * 2010-02-22 2015-01-28 松下电器产业株式会社 发光装置及其制造方法
US9111810B2 (en) * 2010-04-30 2015-08-18 Sharp Kabushiki Kaisha Circuit board and display device including first and second channel layers made of different semiconductor materials
TWI440172B (zh) 2010-09-17 2014-06-01 E Ink Holdings Inc 有機發光顯示裝置及其製造方法
CN102456703B (zh) * 2010-10-25 2014-04-02 元太科技工业股份有限公司 有机发光显示设备及其制造方法
CN102651455B (zh) * 2012-02-28 2015-11-25 京东方科技集团股份有限公司 Oled器件、amoled器件及其制造方法
KR101987985B1 (ko) 2012-05-21 2019-10-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102010789B1 (ko) * 2012-12-27 2019-10-21 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 투명 유기 발광 표시 장치 제조 방법
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR20180076832A (ko) * 2016-12-28 2018-07-06 엘지디스플레이 주식회사 전계 발광 표시 장치 및 그 제조 방법
CN106847744B (zh) * 2017-02-20 2020-10-02 合肥京东方光电科技有限公司 阵列基板的制备方法、阵列基板及显示装置
US11462608B2 (en) 2020-03-25 2022-10-04 Apple Inc. Large panel displays with reduced routing line resistance

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320056A (ja) * 2000-05-10 2001-11-16 Sony Corp 薄膜トランジスタの製造方法及び薄膜半導体装置
JP2004139970A (ja) * 2002-09-25 2004-05-13 Seiko Epson Corp 電気光学装置、マトリクス基板、及び電子機器
JP2006080494A (ja) * 2004-08-03 2006-03-23 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法、並びにテレビジョン装置
JP2006285180A (ja) * 2005-03-30 2006-10-19 Samsung Sdi Co Ltd 平板表示装置および平板表示装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3463971B2 (ja) 1996-12-26 2003-11-05 出光興産株式会社 有機アクティブel発光装置
EP2284605A3 (en) * 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
JP3841198B2 (ja) * 2001-03-13 2006-11-01 日本電気株式会社 アクティブマトリクス基板及びその製造方法
KR100464864B1 (ko) * 2002-04-25 2005-01-06 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
US7314785B2 (en) * 2003-10-24 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4857639B2 (ja) 2005-07-27 2012-01-18 ソニー株式会社 表示装置及び表示装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320056A (ja) * 2000-05-10 2001-11-16 Sony Corp 薄膜トランジスタの製造方法及び薄膜半導体装置
JP2004139970A (ja) * 2002-09-25 2004-05-13 Seiko Epson Corp 電気光学装置、マトリクス基板、及び電子機器
JP2006080494A (ja) * 2004-08-03 2006-03-23 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法、並びにテレビジョン装置
JP2006285180A (ja) * 2005-03-30 2006-10-19 Samsung Sdi Co Ltd 平板表示装置および平板表示装置の製造方法

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011028876A (ja) * 2009-07-22 2011-02-10 Seiko Epson Corp 有機el装置、有機el装置の製造方法、電子機器
KR101314787B1 (ko) 2009-10-01 2013-10-08 엘지디스플레이 주식회사 어레이 기판
JP2011100553A (ja) * 2009-11-04 2011-05-19 Seiko Epson Corp 有機el装置、有機el装置の製造方法、電子機器
JP2018013792A (ja) * 2010-08-27 2018-01-25 株式会社半導体エネルギー研究所 発光表示装置の作製方法
JP2012068629A (ja) * 2010-08-27 2012-04-05 Semiconductor Energy Lab Co Ltd 発光表示装置の作製方法
JP5576862B2 (ja) * 2010-09-21 2014-08-20 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
WO2012038999A1 (ja) * 2010-09-21 2012-03-29 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
WO2012039000A1 (ja) * 2010-09-21 2012-03-29 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
US8426870B2 (en) 2010-09-21 2013-04-23 Panasonic Corporation Thin-film transistor array device, el display panel, el display device, thin-film transistor array device manufacturing method, el display panel manufacturing method
KR20130055489A (ko) * 2010-09-21 2013-05-28 파나소닉 주식회사 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
US8487395B2 (en) 2010-09-21 2013-07-16 Panasonic Corporation Thin-film transistor array device, el display panel, el display device, thin-film transistor array device manufacturing method, el display panel manufacturing method
CN102549636A (zh) * 2010-09-21 2012-07-04 松下电器产业株式会社 薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法
CN102576711A (zh) * 2010-09-21 2012-07-11 松下电器产业株式会社 薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法
KR101685716B1 (ko) * 2010-09-21 2016-12-12 가부시키가이샤 제이올레드 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
KR101671038B1 (ko) * 2010-09-21 2016-10-31 가부시키가이샤 제이올레드 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
JP5579173B2 (ja) * 2010-09-21 2014-08-27 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
US8664662B2 (en) 2011-09-30 2014-03-04 Panasonic Corporation Thin-film transistor array device, EL display panel, EL display device, thin-film transistor array device manufacturing method, EL display panel manufacturing method
JPWO2013046280A1 (ja) * 2011-09-30 2015-03-26 パナソニック株式会社 薄膜トランジスタアレイ装置、el表示パネル、el表示装置、薄膜トランジスタアレイ装置の製造方法、el表示パネルの製造方法
WO2013046280A1 (ja) * 2011-09-30 2013-04-04 パナソニック株式会社 薄膜トランジスタアレイ装置、el表示パネル、el表示装置、薄膜トランジスタアレイ装置の製造方法、el表示パネルの製造方法
US9190430B2 (en) 2011-11-16 2015-11-17 Joled Inc. Method of fabricating display panel
JPWO2013072963A1 (ja) * 2011-11-16 2015-04-02 パナソニック株式会社 表示パネルの製造方法および表示パネル
JP2018109771A (ja) * 2012-01-20 2018-07-12 株式会社半導体エネルギー研究所 発光装置
WO2014034815A1 (ja) 2012-08-31 2014-03-06 富士フイルム株式会社 分散組成物、これを用いた硬化性組成物、透明膜、マイクロレンズ、及び固体撮像素子
WO2014034814A1 (ja) 2012-08-31 2014-03-06 富士フイルム株式会社 分散組成物、これを用いた硬化性組成物、透明膜、マイクロレンズ、及び固体撮像素子
WO2014034813A1 (ja) 2012-08-31 2014-03-06 富士フイルム株式会社 分散組成物、これを用いた硬化性組成物、透明膜、マイクロレンズ、及び固体撮像素子、並びに高分子化合物
EP3124548A1 (en) 2012-08-31 2017-02-01 FUJIFILM Corporation Dispersion composition, curable composition using the same, transparent film, microlens, and solid-state imaging device
EP3135733A1 (en) 2012-08-31 2017-03-01 FUJIFILM Corporation Dispersion composition, and curable composition, transparent film, microlens and solid-state imaging element using same
US9105864B2 (en) 2012-10-09 2015-08-11 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
WO2016047440A1 (ja) * 2014-09-22 2016-03-31 ソニー株式会社 表示装置およびその製造方法、ならびに電子機器
US10186569B2 (en) 2014-09-22 2019-01-22 Sony Corporation Display device having an auxiliary electrode on the substrate with an end surface contacting an electrode of the organic light emitting element
US11476322B2 (en) 2014-09-22 2022-10-18 Sony Corporation Display device, method of manufacturing the display device, and electronic apparatus
JP2015084123A (ja) * 2015-01-21 2015-04-30 株式会社ジャパンディスプレイ 表示装置
JP2020149983A (ja) * 2018-12-19 2020-09-17 セイコーエプソン株式会社 発光装置、発光装置の製造方法、電子機器

Also Published As

Publication number Publication date
US20090146930A1 (en) 2009-06-11
US8093585B2 (en) 2012-01-10

Similar Documents

Publication Publication Date Title
JP2009128577A (ja) 有機発光表示装置
US10446613B2 (en) Method of manufacturing an organic light emitting diode display having an auxiliary member in contact with an upper surface of an auxiliary electrode
JP4058440B2 (ja) 有機電界発光表示装置およびその製造方法
TWI565047B (zh) 有機發光顯示裝置及其製造方法
JP5094477B2 (ja) 有機発光表示装置及びその製造方法
WO2019130480A1 (ja) 表示装置及びその製造方法
US7626330B2 (en) Organic electroluminescence display device
KR20170113867A (ko) 유기 발광 표시 장치
WO2020026417A1 (ja) 表示装置及びその製造方法
WO2020174612A1 (ja) 表示装置
WO2020065710A1 (ja) 表示装置
WO2019215863A1 (ja) 表示装置
WO2020039555A1 (ja) 表示装置
WO2020017014A1 (ja) 表示装置
WO2019224917A1 (ja) 表示装置
JP2008197614A (ja) 表示装置及びその製造方法
WO2019171581A1 (ja) 表示装置
WO2019187121A1 (ja) 表示装置
WO2019186812A1 (ja) 表示装置及びその製造方法
WO2019186819A1 (ja) 表示装置及びその製造方法
KR100825384B1 (ko) 백색 유기 전계 발광 표시 장치 및 그 제조 방법
WO2019186702A1 (ja) 表示装置
WO2020008588A1 (ja) 表示装置及びその製造方法
WO2019167270A1 (ja) 表示装置及びその製造方法
WO2023007582A1 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009