CN102576711A - 薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法 - Google Patents

薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法 Download PDF

Info

Publication number
CN102576711A
CN102576711A CN2010800028702A CN201080002870A CN102576711A CN 102576711 A CN102576711 A CN 102576711A CN 2010800028702 A CN2010800028702 A CN 2010800028702A CN 201080002870 A CN201080002870 A CN 201080002870A CN 102576711 A CN102576711 A CN 102576711A
Authority
CN
China
Prior art keywords
electrode
transistor
film
gate
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800028702A
Other languages
English (en)
Other versions
CN102576711B (zh
Inventor
钟之江有宣
河内玄士朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Publication of CN102576711A publication Critical patent/CN102576711A/zh
Application granted granted Critical
Publication of CN102576711B publication Critical patent/CN102576711B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Abstract

薄膜晶体管阵列装置，具备底栅型的第1以及第2晶体管，栅极配线(21)，配置在与第1晶体管所包含的第1栅极电极(41)不同层的钝化膜上，经由设置在钝化膜上的第2孔部与第1栅极电极(41)电连接，层叠在钝化膜上的导电氧化物膜覆盖从开口部露出的源极配线的端部，导电氧化物膜，介于钝化膜与栅极配线(21)以及中继电极(55)之间，在栅极配线(21)与中继电极(55)之间为非电连接，导电氧化物膜，介于中继电极(55)与源极电极(53)之间，使中继电极(55)与源极电极(53)电连接，中继电极(55)与钝化膜上的栅极配线(21)形成在同一层，由与栅极配线(21)相同的材料构成。

Description

薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法
技术领域
本发明涉及在基板上集成形成有以多晶硅、微晶硅等为活性层的薄膜晶体管的图像显示装置用的薄膜晶体管阵列装置、使用该薄膜晶体管阵列装置的EL显示面板以及EL显示装置。
背景技术
薄膜晶体管，用于有机EL显示器、液晶显示器等显示装置的驱动基板，现在，面向高性能化的开发正在积极进行。特别是，在伴随着显示器的大型化、高精细化，而要求薄膜晶体管的高电流驱动能力的进程中，活性层使用结晶化了的半导体薄膜(多晶硅、微晶硅)的薄膜晶体管受到瞩目。
作为半导体薄膜的结晶化工艺，代替已经确立的采用1000℃以上的处理温度的高温工艺技术，开发出了采用600℃以下的处理温度的低温工艺。在低温工艺中，不需要使用耐热性优异的石英等高价的基板，能够谋求制造成本的降低。
作为低温工艺的一环，使用激光束加热的激光退火受到瞩目。该激光退火是向形成在玻璃等低耐热性绝缘基板上的非晶硅、多晶硅等非单晶性的半导体薄膜，照射激光束、局部加热熔化，然后在其冷却过程中使半导体薄膜结晶。将该结晶化的半导体薄膜作为活性层(沟道区域)，集成形成薄膜晶体管。结晶化的半导体薄膜，其载流子的迁移率变高，所以能够使薄膜晶体管高性能化(例如，参照专利文献1)。
另外，作为薄膜晶体管的构造，栅极电极配置在半导体层之下的底栅型的构造是主流的构造。参照图17～图21，对底栅侧的薄膜晶体管1000的构造进行说明。
薄膜晶体管1000，如图17～图21所示，是基板1010、第1金属层1020、栅极绝缘膜1030、半导体膜1040、第2金属层1050以及钝化膜1060的层叠构造体。
在层叠在基板1010上的第1金属层1020，形成有栅极配线1021、和从栅极配线1021延伸设置的栅极电极1022。另外，栅极绝缘膜1030，以覆盖栅极配线1021以及栅极电极1022的方式，形成在基板1010以及第1金属层1020上。进而，半导体膜1040，以与栅极电极1022重叠的方式，层叠在栅极绝缘膜1030上。
在层叠在栅极绝缘膜1030以及半导体膜1040上的第2金属层1050，形成有源极配线1051、从源极配线1051延伸设置的源极电极1052和漏极电极1053。另外，源极电极1052以及漏极电极1053，被配置在互相相对的位置，并且分别与半导体膜1040的一部分重叠。另外，钝化膜1060，以覆盖源极配线1051、源极电极1052以及漏极电极1053的方式，层叠在栅极绝缘膜1030、半导体膜1040以及第2金属层1050上。
在上述那样的底栅型的薄膜晶体管1000中，栅极配线1021与栅极电极1022形成在比半导体膜1040更下层的第1金属层1020。即，在半导体膜1040的激光结晶化工序时，已经形成了栅极配线1021以及栅极电极1022。即，栅极配线1021以及栅极电极1022需要具有能够耐受激光结晶化工序中的温度(600℃左右)的高耐热性。
专利文献1：日本特开平07-235490号公报
发明内容
然而，一般的作为电极材料使用的金属具有耐热性越高则导电性越下降的倾向。因此，在作为栅极电极1022的材料使用耐热性高的材料、在与栅极电极1022同一层以相同金属材料形成栅极配线1021的情况下，栅极配线1021的配线电阻变高。高配线电阻会导致信号的延迟、电压下降引起的显示器的偏差。特别是，当面板面积大型化、驱动频率增大化时，配线电阻的影响变大。
另外，形成在第1金属层1020的栅极配线1021与形成在第2金属层1050的源极配线1051，如图21所示，隔着膜厚为200nm左右的栅极绝缘膜1030交叉。因此，还存在下述问题：当为了薄膜晶体管1000的高性能化而要将栅极绝缘膜1030薄膜化时，栅极配线1021与源极配线1051的间隔变得更窄，配线之间的寄生电容增加。
进而，构成薄膜晶体管1000的电极、配线中使用的金属，由于与空气中的水分或者构成薄膜晶体管1000的氧化物膜等接触，会氧化，使薄膜晶体管1000的功能劣化。
本发明用于解决上述课题，其目的在于提供一种薄膜晶体管阵列装置，将栅极电极以及栅极配线用具有适于其各自的特性的材料形成，降低栅极配线与源极配线之间的寄生电容，并且防止金属的氧化。
本发明的一个技术方案中的薄膜晶体管阵列装置，隔着层间绝缘膜而与包含EL发光元件的EL层层叠，所述EL发光元件具有下部电极。具体地说，所述薄膜晶体管阵列装置包含：基板；源极配线，其配置于所述基板的上方；栅极配线，其与所述源极配线交叉；第1晶体管，其包含在所述基板上形成的第1栅极电极；第2晶体管，其包含与所述下部电极电连接的电流供给用的电极；钝化膜，其介于所述层间绝缘膜与所述第1晶体管以及所述第2晶体管之间；和导电氧化物膜，其层叠在所述钝化膜上。所述电流供给用的电极，经由设置在所述钝化膜的第1孔部与所述下部电极电连接。所述薄膜晶体管阵列装置还包含中继电极，所述中继电极形成在所述钝化膜上的与所述第2晶体管所包含的所述电流供给用的电极重叠的区域，对所述电流供给用的电极与所述下部电极进行中继。所述第1晶体管以及所述第2晶体管为底栅型的晶体管。所述源极配线，与所述第1晶体管的源极电极电连接，配置于比所述钝化膜更下层。所述栅极配线，配置在与所述第1晶体管所包含的第1栅极电极不同层的所述钝化膜上，经由设置在所述钝化膜的第2孔部与所述第1栅极电极电连接。所述源极配线的端部，从设置在所述钝化膜的开口部露出，所述源极配线的端部的露出区域成为作为与装置外部的源极驱动电路连接的连接部的端子。层叠在所述钝化膜上的所述导电氧化物膜覆盖从所述开口部露出的所述源极配线的端部。所述导电氧化物膜，介于所述钝化膜与所述栅极配线以及所述中继电极之间，在所述栅极配线与所述中继电极之间为非电连接。所述导电氧化物膜，介于所述中继电极与所述电流供给用的电极之间，使所述中继电极与所述电流供给用的电极电连接。而且，所述中继电极，与所述钝化膜上的所述栅极配线形成在同一层，由与所述栅极配线相同的材料构成。
根据本发明，能够在维持栅极电极的耐热性的同时，实现栅极配线的低电阻化。另外，即使为了提高薄膜晶体管的特性而减薄栅极绝缘膜的厚度，栅极配线与源极配线之间的寄生电容也不会变大。即，能够抑制由寄生电容的增加引起的图像信号的延迟等。并且，防止各电极以及各配线中所使用的金属的氧化，由此能够防止薄膜晶体管阵列装置的功能降低。
附图说明
图1是表示薄膜半导体阵列基板的图。
图2A是实施方式的有机EL显示器的立体图。
图2B是更具体地表示图2A的层叠构造的局部立体图，是表示线堤岸的例子的图。
图2C是更具体地表示图2A的层叠构造的局部立体图，是表示像素堤岸的例子的图。
图3是表示像素电路的电路结构的图。
图4是表示像素的结构的主视图。
图5是图4的V-V剖面的剖视图。
图6是图4的VI-VI剖面的剖视图。
图7是图4的VII-VII剖面的剖视图。
图8是从图4的V-V剖面观察的主要部分的立体图。
图9A是表示与实施方式的薄膜晶体管阵列装置的制造工序(a)对应的图4的V-V剖面的构造的图。
图9B是表示与实施方式的薄膜晶体管阵列装置的制造工序(b)对应的图4的V-V剖面的构造的图。
图9C是表示与实施方式的薄膜晶体管阵列装置的制造工序(c)对应的图4的V-V剖面的构造的图。
图9D是表示与实施方式的薄膜晶体管阵列装置的制造工序(d)对应的图4的V-V剖面的构造的图。
图9E是表示与实施方式的薄膜晶体管阵列装置的制造工序(e)的一部分对应的图4的V-V剖面的构造的图。
图9F是表示与实施方式的薄膜晶体管阵列装置的制造工序(e)的另一部分对应的图4的V-V剖面的构造的图。
图9G是表示与实施方式的薄膜晶体管阵列装置的制造工序(f)对应的图4的V-V剖面的构造的图。
图10A是表示与形成端子、栅极配线以及中继电极的工序的一部分对应的图4的V-V剖面的构造的图。
图10B是表示与形成端子、栅极配线以及中继电极的工序的其他部分对应的图4的V-V剖面的构造的图。
图10C是表示与形成端子、栅极配线以及中继电极的工序的又一其他部分对应的图4的V-V剖面的构造的图。
图11A是表示与实施方式的薄膜晶体管阵列装置的制造工序(a)对应的图4的VII-VII剖面的构造的图。
图11B是表示与实施方式的薄膜晶体管阵列装置的制造工序(b)对应的图4的VII-VII剖面的构造的图。
图11C是表示与实施方式的薄膜晶体管阵列装置的制造工序(c)的一部分对应的图4的VII-VII剖面的构造的图。
图11D是表示与实施方式的薄膜晶体管阵列装置的制造工序(c)的其他部分对应的图4的VII-VII剖面的构造的图。
图11E是表示与实施方式的薄膜晶体管阵列装置的制造工序(c)的又一其他部分对应的图4的VII-VII剖面的构造的图。
图11F是表示与实施方式的薄膜晶体管阵列装置的制造工序(d)的对应的图4的VII-VII剖面的构造的图。
图11G是表示与实施方式的薄膜晶体管阵列装置的制造工序(e)对应的图4的VII-VII剖面的构造的图。
图11H是表示与实施方式的薄膜晶体管阵列装置的制造工序(f)对应的图4的VII-VII剖面的构造的图。
图12A是表示与形成端子、栅极配线以及中继电极的工序的一部分对应的图4的VII-VII剖面的构造的图。
图12B是表示与形成端子、栅极配线以及中继电极的工序的其他部分对应的图4的VII-VII剖面的构造的图。
图12C是表示与形成端子、栅极配线以及中继电极的工序的又一其他部分对应的图4的VII-VII剖面的构造的图。
图13是表示图5的变形例的图。
图14是表示图5的其他的变形例的图。
图15是表示图7的变形例的图。
图16是表示图7的其他的变形例的图。
图17是表示以往的像素的结构的主视图。
图18是图17的XVIII-XVIII剖面的剖视图。
图19是图17的XIX-XIX剖面的剖视图。
图20是图17的XX-XX剖面的剖视图。
图21是从图17的XVIII-XVIII剖面观察的主要部分的立体图。
附图标记说明
1：薄膜半导体阵列基板
10：有机EL显示器
11：层间绝缘膜
12：阳极
13：有机EL层
14：透明阴极
20：薄膜晶体管阵列装置
21、1021：栅极配线
22、1051：源极配线
23：电源配线
30：像素电路
40：第1晶体管
41、51、1022：栅极电极
42、53、1052：源极电极
43、52、1053：漏极电极
44、54、1040：半导体膜
50：第2晶体管
55：中继电极
60：电容器
70、70a、70b、80：端子部
71、71a、71b、81：端子
72：中继配线
72b：弹性体
73、74、82：孔部
100：像素
100R、100G、100B：子像素
110、1010：基板
120、1020：第1金属层
130、1030：栅极绝缘膜
140、1050：第2金属层
150、1060：钝化膜
160：导电氧化物膜
170：第3金属层
171：第1接触孔
172：第2接触孔
173：第3接触孔
174：第4接触孔
180：感光性抗蚀剂膜
181：第1感光性抗蚀剂膜
182：第2感光性抗蚀剂膜
1000：薄膜晶体管
具体实施方式
本发明的一个实施方式的薄膜晶体管阵列装置，隔着层间绝缘膜与包含EL发光元件的EL层层叠，所述EL发光元件具有下部电极。具体地说，所述薄膜晶体管阵列装置包含：基板；源极配线，其配置于所述基板的上方；栅极配线，其与所述源极配线交叉；第1晶体管，其包含在所述基板上形成的第1栅极电极；第2晶体管，其包含与所述下部电极电连接的电流供给用的电极；钝化膜，其介于所述层间绝缘膜与所述第1晶体管以及所述第2晶体管之间；和导电氧化物膜，其层叠在所述钝化膜上。所述电流供给用的电极，经由设置在所述钝化膜的第1孔部与所述下部电极电连接。所述薄膜晶体管阵列装置还包含中继电极，所述中继电极形成在所述钝化膜上的与所述第2晶体管所包含的所述电流供给用的电极重叠的区域，对所述电流供给用的电极与所述下部电极进行中继。所述第1晶体管以及所述第2晶体管为底栅型的晶体管。所述源极配线，与所述第1晶体管的源极电极电连接，配置于比所述钝化膜更下层。所述栅极配线，配置在与所述第1晶体管所包含的第1栅极电极不同层的所述钝化膜上，经由设置在所述钝化膜的第2孔部与所述第1栅极电极电连接。所述源极配线的端部，从设置在所述钝化膜的开口部露出，所述源极配线的端部的露出区域成为作为与装置外部的源极驱动电路连接的连接部的端子。层叠在所述钝化膜上的所述导电氧化物膜覆盖从所述开口部露出的所述源极配线的端部。所述导电氧化物膜，介于所述钝化膜与所述栅极配线以及所述中继电极之间，在所述栅极配线与所述中继电极之间为非电连接。所述导电氧化物膜，介于所述中继电极与所述电流供给用的电极之间，使所述中继电极与所述电流供给用的电极电连接。而且，所述中继电极，与所述钝化膜上的所述栅极配线形成在同一层，由与所述栅极配线相同的材料构成。
在所述的薄膜晶体管阵列装置中，将源极配线配置于比钝化膜更下层，将栅极配线配置在与在基板上形成的栅极电极不同层的钝化膜上。而且，设为使栅极电极与栅极配线经由设置在钝化膜上的孔部电连接的结构。因此，栅极配线与源极配线之间的间隔，不是与栅极电极与源极电极之间的间隔对应，而是与在源极电极上形成的钝化膜的膜厚对应。在这里，钝化膜是保护薄膜晶体管阵列装置的表面的膜，所以即使将其膜厚加厚也不会影响薄膜晶体管阵列装置的性能。其结果，通过调整钝化膜的膜厚、确保栅极配线与源极配线之间的距离，能够降低栅极配线与源极配线之间的寄生电容。
另外，源极配线的端部，从设置在钝化膜的开口部露出，源极配线的端部的露出区域能够用作作为与装置外部的源极驱动电路连接的连接部的端子。在该情况下，源极配线的端部的露出区域容易与空气或者空气中的水分接触、氧化。如果氧化，则被氧化的端子与外部的驱动电路的连接经由电阻高的氧化层电连接，所以存在端子与外部的驱动电路的连接电阻变高的问题。
在此，在上述结构的薄膜晶体管阵列装置中，在钝化膜上层叠导电氧化物膜，通过导电氧化物膜，覆盖源极配线的端部经由钝化膜的开口部露出的区域。通过这样，导电氧化物膜能够防止作为源极配线的端部的端子、即源极配线的端部的露出区域被氧化。其结果，使得端子与外部的驱动电路的连接电阻为低电阻的而进行连接。
如上所述，在钝化膜上层叠有导电氧化物膜(Indium Tin Oxide：ITO)的情况下，在第2晶体管所包含的电源供给用的电极与以铝为主成分的下部电极之间存在导电氧化物膜，产生下部电极由导电氧化物膜氧化的问题。与此相对，根据上述结构，在钝化膜上的与第2晶体管所包含的电流供给用的电极(指“源极电极或者漏极电极”。下同)重叠的区域形成中继电极，使中继电极对电流供给用的电极与下部电极进行中继。另外，导电氧化物膜存在于钝化膜与中继电极之间。导电氧化物膜，介于中继电极与电流供给用的电极之间。由此，在下部电极与导电氧化物膜之间存在中继电极，所以能够防止下部电极因导电氧化物膜氧化。
进而，中继电极，与钝化膜上的栅极配线形成在同一层，由与栅极配线相同材料构成。这样，通过将栅极配线配置在钝化膜上，能够在与栅极配线相同的层、且用与栅极配线相同的材料形成中继电极。因此，能够通过同一工序进行栅极配线的形成和中继电极的形成。其结果，能够通过简单的结构，既降低栅极配线与源极配线之间的寄生电容，又防止下部电极因导电氧化物膜氧化。
另外，所述下部电极可以为以铝为主成分的金属。在下部电极与导电氧化物膜之间存在中继电极，所以即便在下部电极采用以铝为主成分的金属的情况下，也能够隔着中继电极防止下部电极因导电氧化物膜氧化。
另外，所述栅极配线以及所述中继电极的与所述导电氧化物膜相接的面可以由包含铜、钼、钛和钨中的至少一种的金属形成。
另外，所述栅极配线以及所述中继电极可以为层叠构造。
另外，所述层间绝缘膜可以由有机膜和无机膜这两层构成。而且，所述无机膜可以覆盖所述栅极配线以及所述中继电极。
另外，所述第1晶体管以及所述第2晶体管各自所包含的半导体层可以为结晶性半导体层。而且，所述第1晶体管所包含的所述第1栅极电极以及所述第2晶体管所包含的第2栅极电极，可以由耐热性比所述栅极配线中所使用的金属高的金属形成。
根据上述结构，第1晶体管以及第2晶体管各自所包含的半导体层可以为结晶性半导体层。在该情况下，为了将半导体层形成为结晶性半导体层，需要向非结晶性半导体层进行激光照射、使非结晶性半导体层的温度上升到1100℃到1414℃的范围，将非结晶性半导体层结晶化。在底栅型的薄膜晶体管阵列装置中，首先在基板上形成栅极电极，然后形成半导体层，所以在通过上述那样的高热处理使非结晶性半导体层结晶化的情况下，要求构成栅极电极的金属的耐热性高。另一方面，耐热性高的金属其电阻也高，所以在通过相同材料形成栅极电极与栅极配线的情况下，栅极配线也通过高电阻的金属形成，产生栅极配线高电阻化的问题。
然而，根据上述结构的薄膜晶体管阵列装置，通过在不同层形成栅极电极与栅极配线，能够从不同材料中选择栅极电极与栅极配线。由此，能够提高构成栅极电极的金属的耐热性，同时能够从低电阻的金属中选择构成栅极配线的金属，将栅极配线低电阻化。
另外，耐热性比所述栅极配线中所使用的金属高的金属为包含钼、钨、钛、钽、镍中的任意一种的金属。
另外，所述导电氧化物膜为包含铟以及锡的氧化物膜或者包含铟以及锌的氧化物膜。
作为一个实施方式，所述栅极配线的端部可以经由所述导电氧化物膜与在所述栅极绝缘膜上形成的中继配线的一方的端部连接。另外，所述中继配线的另一方的端部可以从设置在所述钝化膜上的开口部露出，所述中继配线的端部的露出区域成为作为与装置外部的栅极驱动电路连接的连接部的端子，而且，层叠在所述钝化膜上的所述导电氧化物膜可以覆盖从所述开口部露出的所述中继配线的另一方的端部。
进而，所述中继配线可以与所述源极配线在同一层，并且由相同材料构成。
作为其他的实施方式，可以在所述栅极配线的端部，形成在所述栅极配线之下的所述导电氧化物膜露出、延伸。而且，所述导电氧化物膜露出的区域可以成为作为与装置外部的栅极驱动电路连接的连接部的端子。
另外，可以在所述栅极绝缘膜上、在所述导电氧化物膜露出的区域中至少与成为所述端子的区域重叠的位置形成有弹性体。
进而，所述弹性体可以与所述源极配线在同一层，并且由相同材料构成。
本发明的一个实施方式的EL显示面板，包括：EL部，其具有EL发光元件，所述EL发光元件包括上部电极、下部电极、和介于所述上部电极与所述下部电极之间的发光功能层；薄膜晶体管阵列装置，其控制所述EL发光元件；和层间绝缘膜，其介于所述EL部与所述薄膜晶体管阵列装置之间；所述下部电极经由所述层间绝缘膜的接触孔与所述薄膜晶体管阵列装置电连接。所述薄膜晶体管阵列装置包括：基板；源极配线，其配置于所述基板的上方；栅极配线，其与所述源极配线交叉；第1晶体管，其包括在所述基板上形成的第1栅极电极；第2晶体管，其包括与所述下部电极电连接的电流供给用的电极；钝化膜，其介于所述层间绝缘膜与所述第1晶体管以及所述第2晶体管之间；和导电氧化物膜，其层叠在所述钝化膜上。所述电流供给用的电极，经由设置在所述钝化膜的第1孔部以及设置在所述层间绝缘膜的接触孔与所述下部电极电连接。所述薄膜晶体管阵列装置还包括中继电极，所述中继电极形成在所述钝化膜上的与所述第2晶体管所包含的所述电流供给用的电极重叠的区域，对所述电流供给用的电极与所述下部电极进行中继。所述第1晶体管以及所述第2晶体管为底栅型的晶体管。所述源极配线，与所述第1晶体管的源极电极电连接，配置于比所述钝化膜更下层。所述栅极配线，配置在与所述第1晶体管所包含的第1栅极电极不同层的所述钝化膜上，经由设置在所述钝化膜的第2孔部与所述第1栅极电极电连接。所述源极配线的端部，从设置在所述钝化膜的开口部露出，所述源极配线的端部的露出区域成为作为与装置外部的源极驱动电路连接的连接部的端子。层叠在所述钝化膜上的所述导电氧化物膜覆盖从所述开口部露出的所述源极配线的端部。所述导电氧化物膜，介于所述钝化膜与所述栅极配线以及所述中继电极之间，在所述栅极配线与所述中继电极之间为非电连接。所述导电氧化物膜，介于所述中继电极与所述电流供给用的电极之间，将所述中继电极与所述电流供给用的电极电连接。并且，所述中继电极，与所述钝化膜上的所述栅极配线形成在同一层，由与所述栅极配线相同的材料构成。
EL显示面板，由于在对显示面板的EL元件部的发光进行控制的薄膜晶体管阵列装置形成的栅极信号的延迟，随着显示面板变为20英寸、30英寸、40英寸这样大型化，用于驱动显示面板的边缘部减少。
在此，如果采用上述结构的薄膜晶体管阵列装置，即使是大画面的EL显示面板，也能够降低源极配线与栅极配线之间的寄生电容，所以能够实现能够显示没有栅极信号的延迟、栅极信号波形不会变弱、不会使图像信号劣化的高画质的图像的EL显示装置。另外，薄膜晶体管阵列装置与EL元件的电连接为低电阻，所以能够实现EL元件的发光电流不减少、消耗功率低、发光辉度高并且长寿命的EL面板。进而，能够通过简易的结构，既降低源极配线与栅极配线之间的寄生电容，又防止下部电极因导电氧化物膜氧化，所以能够实现制造成品率(材料利用率)高的EL显示面板。
另外，所述下部电极可以为以铝为主成分的金属。
另外，所述下部电极和所述中继电极，可以在设置在所述钝化膜的孔部的上部周缘的平坦区域连接。
本发明的一个实施方式中的EL显示装置，搭载有上述的EL显示面板。
本发明的一个实施方式的薄膜晶体管阵列装置的制造方法，包括：第1工序，准备基板；第2工序，在所述基板的上方形成源极配线；第3工序，在所述基板上，形成包括第1栅极电极的第1晶体管；第4工序，在所述基板上，形成包括电流供给用的电极的第2晶体管；第5工序，在所述第1晶体管以及所述第2晶体管的上方形成钝化膜；第6工序，在所述钝化膜上层叠导电氧化物膜；和第7工序，在所述源极配线的上方形成与所述源极配线交叉的栅极配线，在所述钝化膜上的与所述第2晶体管所包含的所述电流供给用的电极重叠的区域，形成对所述电流供给用的电极与所述下部电极进行中继的中继电极。所述第1晶体管以及所述第2晶体管为底栅型的晶体管。所述源极配线，与所述第1晶体管的源极电极电连接，配置比所述钝化膜更下层。所述栅极配线，配置在与所述第1晶体管所包含的第1栅极电极不同层的所述钝化膜上，经由设置在所述钝化膜的孔部与所述第1栅极电极电连接。在所述第5工序与所述第6工序之间，使所述源极配线的端部从设置在所述钝化膜的开口部露出，将所述源极配线的端部的露出区域形成为作为与装置外部的源极驱动电路连接的连接部的端子。在所述第6工序中，形成为：层叠在所述钝化膜上的所述导电氧化物膜覆盖从所述开口部露出的所述源极配线的端部。所述导电氧化物膜，形成于所述钝化膜与所述栅极配线以及所述中继电极之间，并且形成为在所述栅极配线与所述中继电极之间断开。所述导电氧化物膜，介于所述中继电极与所述电流供给用的电极之间，使所述中继电极与所述电流供给用的电极电连接。并且，在所述第7工序中，所述中继电极，使用与所述栅极配线相同的材料，与所述钝化膜上的所述栅极配线形成在同一层。
导电氧化物膜，不但覆盖源极配线的端部的露出区域的附近，还介于钝化膜与所述栅极配线以及中继电极之间。即，在钝化膜上层叠导电氧化物膜时，将导电氧化物膜不仅层叠于源极配线的端部的露出区域附近，还层叠于整个钝化膜上。接下来，将成为栅极配线以及中继电极的金属膜层叠于整个导电氧化物膜上。接下来，在金属膜上配置预定的图形化(图形形成)掩模，使用预定的蚀刻液，图形化出栅极配线。通过半色调工艺对栅极配线与导电氧化物膜进行蚀刻，所以在栅极配线之下留下导电氧化物膜。最后，将预定的图形化掩模剥离。
因此，在栅极配线的下层，有导电氧化物膜留下。与此相对，还有下述方法：在将成为栅极配线以及中继电极的金属膜层叠于导电氧化物膜上之前、对导电氧化物膜进行蚀刻、然后、对成为栅极配线以及中继电极的金属膜进行图形化。但是，在该情况下，需要2次图形化工序，工序成本增大。另一方面，如果如本实施方式那样，将成为栅极配线以及中继电极的金属膜层叠于整个导电氧化物膜上，在其上接着使用半色调掩模，对金属膜以及导电氧化物膜进行蚀刻，则图形化工序变为1次，能够降低工序成本。
另外，所述下部电极可以为以铝为主成分的金属。
另外，可以由包含铜、钼、钛和钨中的任意一种的金属形成所述栅极配线以及所述中继电极的与所述导电氧化物膜相接的面。
另外，所述第1晶体管以及所述第2晶体管各自所包含的半导体层可以为结晶性半导体层。而且，可以用耐热性比所述栅极配线中所使用的金属高的金属，形成所述第1晶体管所包含的所述第1栅极电极以及所述第2晶体管所含的所述第2栅极电极。
根据上述的制造方法，通过在不同层形成栅极电极与栅极配线，能够从不同材料中选择栅极电极与栅极配线。由此，能够使构成栅极电极的金属的耐热性高，同时从低电阻的金属中选择构成栅极配线的金属，将栅极配线低电阻化。其结果，能够形成迁移率高的半导体层，并且能够形成低电阻的栅极配线。
另外，可以用包含铟以及锡的氧化物膜或者包含铟以及锌的氧化物膜，形成所述导电氧化物膜。
本发明的一个实施方式的EL显示面板的制造方法，包括：第1工序，准备基板；第2工序，在所述基板的上方形成源极配线；第3工序，在所述基板上，形成包括第1栅极电极的第1晶体管；第4工序，在所述基板上，形成包括电流供给用的电极的第2晶体管；第5工序，在所述第1晶体管以及所述第2晶体管的上方形成钝化膜；第6工序，在所述钝化膜上层叠导电氧化物膜；第7工序，在所述源极配线的上方，形成与所述源极配线交叉的栅极配线，在所述钝化膜上的与所述第2晶体管所包含的所述电流供给用的电极重叠的区域，形成对所述电流供给用的电极与所述下部电极进行中继的中继电极；第8工序，在所述钝化膜的上方形成层间绝缘膜；第9工序，在所述层间绝缘膜上形成下部电极；第10工序，在所述下部电极的上方形成发光功能层；和第11工序，在所述发光功能层的上方形成上部电极。所述第1晶体管以及所述第2晶体管为底栅型的晶体。所述源极配线，与所述第1晶体管的源极电极电连接，配置于比所述钝化膜更下层。所述栅极配线，配置在与所述第1晶体管所包含的第1栅极电极不同层的所述钝化膜上，经由设置在所述钝化膜的第1孔部与所述第1栅极电极电连接。所述下部电极，经由设置在所述钝化膜的第2孔部以及所述层间绝缘膜的接触孔与所述薄膜晶体管阵列装置电连接。在所述第5工序与所述第6工序之间，使所述源极配线的端部从设置在所述钝化膜的开口部露出，将所述源极配线的端部的露出区域形成为作为与装置外部的源极驱动电路连接的连接部的端子。在所述第6工序中，形成为：层叠在所述钝化膜上的所述导电氧化物膜覆盖从所述开口部露出的所述源极配线的端部。所述导电氧化物膜，形成于所述钝化膜与所述栅极配线以及所述中继电极之间，并且形成为在所述栅极配线与所述中继电极之间断开。所述导电氧化物膜，介于所述中继电极与所述电流供给用的电极之间，使所述中继电极与所述电流供给用的电极电连接。并且，在所述第7工序中，所述中继电极，使用与所述栅极配线相同的材料，与所述钝化膜上的所述栅极配线形成在同一层。
下面，参照附图对本发明的实施方式进行详细说明。
(实施方式)
参照图1～图3，对本发明的实施方式的有机EL(ElectroLuminescence，电致发光)显示器(有机EL显示装置)10以及图像显示装置用的薄膜晶体管阵列装置(下面，简称为“薄膜晶体管阵列装置”)20进行说明。另外，图1是表示薄膜半导体阵列基板1的图。图2A是作为本发明的实施方式的显示装置的一例的有机EL显示器10的立体图。图2B是更具体地表示图2A的层叠构造的局部立体图，是表示线堤岸的例子的图。图2C是更具体地表示图2A的层叠构造的局部立体图，是表示像素堤岸的例子的图。图3是表示驱动像素100的像素电路30的电路结构的图。
首先，薄膜半导体阵列基板1，如图1所示，由多个(在图1中为2个)有机EL显示器10构成。另外，有机EL显示器10，如图2A所示，为从下层起层叠着薄膜晶体管阵列装置20、层间绝缘膜(平坦化膜)11(在图2A中图示省略)、阳极(下部电极)12、有机EL层(有机发光层)13以及透明阴极(上部电极)14的层叠构造体。另外，在阳极12以及有机EL层13之间层叠有空穴输送层(图示省略)，在有机EL层13以及透明阴极14之间层叠有电子输送层(图示省略)。
在薄膜晶体管阵列装置20，行列状(矩阵状)配置有多个像素100。各像素100由分别设置于各像素100的像素电路30驱动。另外，薄膜晶体管阵列装置20具备：行状配置的多个栅极配线21，以与栅极配线21交叉的方式列状配置的多个源极配线(信号配线)22，和与源极配线22平行地延伸的多个电源配线23(在图2A中图示省略)。
所述栅极配线21，将包含于各像素电路30的作为开关元件而动作的薄膜晶体管的栅极电极41(在图2A中图示省略)按每行连接。源极配线22，将包含于各像素电路30的作为开关元件而动作的薄膜晶体管的源极电极42(在图2A中图示省略)按每列连接。电源配线23，将包含于各像素电路30的作为驱动元件而动作的薄膜晶体管的漏极电极52(在图2A中图示省略)按每列连接。
更具体地说，有机EL显示器10的各像素100，如图2B以及图2C所示，由3色(红色、绿色、蓝色)的子像素100R、100G、100B构成。子像素100R、100G、100B分别在图2B的进深方向排列多个(将其称为“子像素列”)。
图2B是表示线堤岸的例子的图，各子像素列通过堤岸15互相分离。图2B所示的堤岸15，为在互相相邻的子像素列之间沿与源极配线22平行的方向延伸的突条，形成在薄膜晶体管阵列装置20之上。换而言之，各子像素列分别形成在互相相邻的突条之间(即，堤岸15的开口部)。
阳极12，在薄膜晶体管阵列装置20上(更具体地说，是层间绝缘膜11上)并且堤岸15的开口部内，按各子像素100R、100G、100B形成。有机EL层13，在阳极12上并且堤岸15的开口部内，按每个子像素列(即，以覆盖各列的多个阳极12的方式)形成。透明阴极14，在多个有机EL层13以及堤岸15(多个突条)上，并且以覆盖所有的子像素100R、100G、100B的方式，连续地形成。
另一方面，图2C是表示像素堤岸的例子的图，各子像素100R、100G、100B通过堤岸15而相互分离。图2C所示的堤岸15，形成为与栅极配线21平行地延伸的突条和与源极配线22平行地延伸的突条互相交叉。而且，在由该突条包围的部分(即，堤岸15的开口部)形成有子像素100R、100G、100B。
阳极12，在薄膜晶体管阵列装置20上(更具体地说，是层间绝缘膜11上)并且堤岸15的开口部内，按每个子像素100R、100G、100B形成。同样，有机EL层13，在阳极12上并且堤岸15的开口部内，按每个子像素100R、100G、100B形成。透明阴极14，在多个有机EL层13以及堤岸15(多个突条)上，并且以覆盖所有的子像素100R、100G、100B的方式，连续地形成。
进而，在薄膜晶体管阵列装置20，在每个子像素100R、100G、100B形成有像素电路30(在图2B以及图2C中将图示省略)。而且，各子像素100R、100G、100B与对应的像素电路30，如图7所示，由第3以及第4接触孔173、174以及中继电极55电连接。
另外，子像素100R、100G、100B，除了有机EL层13的特性(发光颜色)不同之外，为相同的结构。因此，在以后的说明中，不区分子像素100R、100G、100B，都称为“像素100”。另外，本发明对于图2B所示的线堤岸和图2C所示的像素堤岸都能够同样应用。
像素电路30，如图3所示，由下述部件构成：作为开关元件而动作的第1晶体管40，作为驱动元件而动作的第2晶体管50，和存储显示于对应的像素的数据的电容器60。
第1晶体管40，由与栅极配线21连接的栅极电极41，与源极配线22连接的源极电极42，与电容器60以及第2晶体管50的栅极电极51连接的漏极电极43，和半导体膜44(在图3中图示省略)构成。该第1晶体管40，当电压施加于所连接的栅极配线21以及源极配线22时，将施加于该源极配线22的电压值作为显示数据而保存于电容器60。
第2晶体管50，由与第1晶体管40的漏极电极43连接的栅极电极51，与电源配线23以及电容器60连接的漏极电极52，与阳极12连接的源极电极53，和半导体膜54(在图3中图示省略)构成。该第2晶体管50，将与电容器60所保持的电压值对应的电流从电源配线23通过源极电极53向阳极12供给。
即，上述结构的有机EL显示器10，采用按位于栅极配线21与源极配线22的交点的每个像素100进行显示控制的有源矩阵方式。
接下来，参照图4～图8，对构成薄膜晶体管阵列装置20的像素100的构造(图5以及图6的断裂线的右侧的构造)进行说明。另外，图4是表示像素100的结构的主视图。图5是图4的V-V剖面的剖视图。图6是图4的VI-VI剖面的剖视图。图7是图4的VII-VII剖面的剖视图。图8是从图4的V-V剖面观察的主要部分的立体图。另外，在图7中，也图示了层间绝缘膜11以及阳极12。
如图4～图7所示，像素100是基板110、第1金属层(导电层)120、栅极绝缘膜130、半导体膜44、54、第2金属层(导电层)140、钝化膜150、导电氧化物膜(Indium Tin Oxide：ITO，铟锡氧化物)160以及第3金属层(导电层)170的层叠构造体。
在层叠在基板110上的第1金属层120，形成有第1晶体管40的栅极电极41、和第2晶体管50的栅极电极51。另外，在基板110以及第1金属层120上，以覆盖栅极电极41、51的方式，形成有栅极绝缘膜130。
半导体膜44，被配置在栅极绝缘膜130上(栅极绝缘膜130与第2金属层140之间)、并且与栅极电极41重叠的区域内。同样，半导体膜54，被配置在栅极绝缘膜130上(栅极绝缘膜130与第2金属层140之间)、并且与栅极电极51重叠的区域内。另外，本说明书中的“重叠”，指的是处于从上下方向观察互相重合的位置关系。
在层叠在栅极绝缘膜130以及半导体膜44、54上的第2金属层140，形成有源极配线22、电源配线23、第1晶体管40的源极电极42以及漏极电极43、第2晶体管50的漏极电极52以及源极电极53。即，第1以及第2晶体管40、50，是栅极电极41、51形成在比源极电极42、53以及漏极电极43、52更下层的底栅型的晶体管。
更具体地说，源极电极42以及漏极电极43，形成在互相相对的位置，并且分别与半导体膜44的一部分重叠。另外，源极电极42，从形成在相同层的源极配线22延伸设置。同样，漏极电极52以及源极电极53，形成在互相相对的位置，并且分别与半导体膜54的一部分重叠。另外，漏极电极52，从形成在相同层的电源配线23延伸设置。
另外，在栅极绝缘膜130，在与漏极电极43以及栅极电极51重叠的位置，形成有在厚度方向上贯通的第2接触孔(孔部)172。而且，漏极电极43，经由第2接触孔172，与形成在第1金属层120的栅极电极51电连接。
进而，在栅极绝缘膜130以及第2金属层140上，以覆盖源极电极42、53以及漏极电极43、52的方式，形成有钝化膜150。即，钝化膜150形成为介于层间绝缘膜11与第1以及第2晶体管40、50之间。
在钝化膜150上，层叠有导电氧化物膜160。进而，在导电氧化物膜160上，层叠有第3金属层170。在层叠在导电氧化物膜160上的第3金属层170，形成有栅极配线21以及中继电极55。导电氧化物膜160，有选择地形成在与栅极配线21以及中继电极55重叠的位置，与栅极配线21重叠的部分和与中继电极55重叠的部分成为非电连接的状态。
另外，在栅极绝缘膜130以及钝化膜150，在与栅极配线21以及栅极电极41重叠的位置，形成有在厚度方向上贯通的第1接触孔(孔部)171。而且，栅极配线21，经由第1接触孔171，与形成在第1金属层120的栅极电极41电连接。另外，栅极配线21与栅极电极41不直接接触，在两者之间介有导电氧化物膜160。
同样，在钝化膜150，在与第2晶体管50的源极电极53以及中继电极55重叠的位置，形成有在厚度方向上贯通的第3接触孔(孔部)173。而且，中继电极55，经由第3接触孔173，与形成在第2金属层140的源极电极53电连接。另外，源极电极53与中继电极55不直接接触，在两者之间介有导电氧化物膜160。
进而，在钝化膜150以及第3金属层170上，以覆盖栅极配线21以及中继电极55的方式，形成有层间绝缘膜11。在层间绝缘膜11上，在与相邻的像素100的边界部分形成有堤岸15。而且，在堤岸15的开口部，形成有以像素100为单位形成的阳极12，和以颜色(子像素列)为单位或者以子像素为单位形成的有机EL层13。进而，在有机EL层13以及堤岸15上，形成有透明阴极14。
进而，在与阳极12以及中继电极55重叠的位置，形成有在厚度方向上贯通层间绝缘膜11的第4接触孔(孔部)174。而且，阳极12，经由第4接触孔174，与形成在第3金属层170的中继电极55电连接。另外，图7所示的中继电极55，由填充在第3接触孔173中的中央区域和在第3接触孔173的上部周缘延伸的平坦区域构成。而且，阳极12在中继电极55的平坦区域电连接。
在上述结构的像素100中，如图8所示，源极配线22以及电源配线23，形成在与源极电极42、53以及漏极电极43、52同层的第2金属层140。另一方面，栅极配线21，形成在与源极配线22以及电源配线23不同层的第3金属层170。而且，栅极配线21与源极配线22、以及栅极配线21与电源配线23，夹着钝化膜150以及导电氧化物膜160互相交叉。
如上述结构那样，通过将各配线(栅极配线21、源极配线22以及电源配线23)设置在比形成有栅极电极41、51的第1金属层120更上方的金属层(第2金属层140以及第3金属层170)，能够将栅极电极41、51以及各配线用与各自合适的材料构成。另外，钝化膜150与栅极绝缘膜130相比较，能够自由设定膜厚。在此，通过将各配线配置在隔着该钝化膜150在层叠方向上相邻的第2以及第3金属层140、170，能够降低寄生电容。
接下来，参照图5以及图6，对形成在薄膜晶体管阵列装置20的端部的端子部70、80的构造(图5以及图6的断裂线的左侧的构造)进行说明。
图5所示的端子部(断裂线的左侧的部分)70，形成在沿行方向相连的多个像素100的两端的2个部位。该端子部70，由通过与导电氧化物膜160相同的材料形成的端子71，形成在第2金属层140的中继配线72，和在厚度方向上贯通钝化膜150的孔部73、74构成。孔部73，形成在与中继配线72的一方侧端部重叠的位置，将端子71与中继配线72的一方侧端部电连接。同样，孔部74，形成在与中继配线72的另一方侧端部重叠的位置，将栅极配线21的端部与中继配线72的另一方侧端部电连接。
即，端子部70，被设置在将配置成行列状的像素100按每行连接的栅极配线21的两端，作为连接栅极配线21与外部的驱动电路的连接部而起作用。在这里，端子71被配置成覆盖从孔部73露出的中继配线72的一方侧端部，所以能够防止中继配线72与空气中的水分等接触、氧化。
同样，图6所示的端子部(断裂线的左侧的部分)80，形成在沿列方向相连的多个像素100的两端的2个部位。该端子部80，由通过与导电氧化物膜160相同的材料形成的端子81，和在厚度方向上贯通钝化膜150的孔部82构成。孔部82，形成在与源极配线22的端部重叠的位置，将端子81与源极配线22的端部电连接。
即，端子部80，被设置在将配置成行列状的像素100按每列连接的源极配线22的两端，作为连接源极配线22与外部的驱动电路的连接部而起作用。在这里，端子81被配置成覆盖从孔部82露出的源极配线22的端部，所以能够防止源极配线22与空气中的水分等接触、氧化。
接下来，参照图9A～图12C，对制造本实施方式的薄膜晶体管阵列装置20的方法进行说明。另外，图9A～图9G是表示与制造工序(a)～(f)对应的图4的V-V剖面的构造的图。图10A～图10C是表示图9F与图9G之间的制造工序的详细情况的图。图11A～图11H是表示与制造工序(a)～(f)对应的图4的VII-VII剖面的构造的图。图12A～图12C是表示图11G与图11H之间的制造工序的详细情况的图。
首先，如图9A以及图11A的(a)工序所示，准备基板110。基板110，一般使用玻璃、石英等绝缘性的材料。为了防止杂质从基板110扩散，也可以在基板110的上面形成未图示的氧化硅膜或者氮化硅膜。膜厚为100nm左右。
接下来，如图9B以及图11B的(b)工序所示，在基板110上形成具有耐热性的第1金属层120，然后通过光刻法、蚀刻法等进行图形化，形成栅极电极41、51。作为材料，可以列举具有耐热性的Mo、W、Ta、Ti、Ni的任意一种或者它们的合金。在本实施方式中使用Mo。厚度优选为100nm左右。
接下来，如图9C以及图11C～图11E的(c)工序所示，在基板110以及第1金属层120上形成栅极绝缘膜130，在栅极绝缘膜130上形成半导体层。另外，栅极绝缘膜130以及半导体层，通过等离子体CVD法等，不破坏真空地连续地形成。作为栅极绝缘膜130，形成氧化硅膜、氮化硅膜或者两者的复合膜。厚度为200nm左右。另外，半导体层为50nm左右的非晶硅膜。
然后，例如如图11D的箭头所示，通过向半导体层上照射准分子激光等，将半导体层从非晶性半导体层改性成多晶性半导体层。作为结晶化的方法，例如在400℃～500℃的炉内进行脱氢，然后通过准分子激光使其结晶化，然后在真空中进行几秒～几十秒的氢等离子体处理。更具体地说，照射准分子激光等，使非晶性半导体层的温度上升到预定的温度范围，由此使其结晶化。在这里，预定的温度范围，例如为1100℃～1414℃。另外，多晶性半导体层内的平均结晶粒径为20nm～60nm。
在这里，构成栅极电极41、51的第1金属层120，在上述的工序中暴露于高温中，所以需要由熔点比上述的温度范围的上限值(1414℃)高的金属形成。另一方面，在以后的工序中层叠的第2以及第3金属层140、170，可以由熔点比上述的温度范围的下限值(1100℃)低的金属形成。
接下来，如图11E所示，通过光刻法、蚀刻法等，将半导体层加工成岛状的半导体膜44、54。进而，在栅极绝缘膜130，同样通过光刻法、蚀刻法等，形成第2贯通孔(图示省略)。该第2贯通孔在后来成为第2接触孔172。
然后，如图9D以及图11F的(d)工序所示，在栅极绝缘膜130以及半导体膜44、54上形成第2金属层140，通过图形化分别加工出源极配线22、电源配线23、源极电极42、53、漏极电极43、52以及中继配线72。此时，构成第2金属层140的材料也填充于第2贯通孔(图示省略)，形成第2接触孔172。通过该工序，栅极电极51与漏极电极43经由第2接触孔172电连接。
作为构成第2金属层140的材料，可以列举作为低电阻金属的Al、Cu、Ag的任意一种或者它们的合金。在本实施方式中使用Al。厚度为300nm左右。
另外，在源极电极42与半导体膜44之间、以及漏极电极43与半导体膜44之间，一般来说，形成有未图示的低电阻半导体层。该低电阻半导体层，一般使用掺杂有磷等n型掺杂剂的非晶硅层，或者掺杂有硼等p型掺杂剂的非晶硅层。作为厚度为20nm左右。在结晶化了的半导体膜44与经掺杂的非晶硅层之间也可以还具有非晶硅等半导体层。这些膜有时是为了提高设备特性而必须的。对于半导体膜54也同样。
然后，如图9E、图9F以及图11G的(e)工序所示，在栅极绝缘膜130、半导体膜44、54、以及第2金属层140上形成由氧化硅膜、氮化硅膜或者这些膜的层叠膜构成的钝化膜150。另外，在钝化膜150，通过光刻法、蚀刻法等，形成：连续地贯通栅极绝缘膜130以及钝化膜150的第1贯通孔171a，和在厚度方向上贯通钝化膜150的第3贯通孔173(图示省略)以及孔部73、74、82。该第1贯通孔171a后来成为第1接触孔171，第3贯通孔后来成为第3接触孔173。
在这里，以形成在由第2以及第3金属层140、170夹着的钝化膜150上的每单位面积的电容，比通过由第1以及第2金属层120、140夹着的栅极绝缘膜130形成的每单位面积的电容小的方式，确定栅极绝缘膜130以及钝化膜150的材料、膜厚。更具体地说，形成在钝化膜150的每单位面积的电容优选小于1.5×10-4(F/m2)。另一方面，形成在栅极绝缘膜130的每单位面积的电容优选为1.5×10-4(F/m2)以上。
进而，如图9G以及图11H的(f)工序所示，在钝化膜150上形成导电氧化物膜160，在导电氧化物膜160上形成第3金属层170。然后，第3金属层170通过图形化加工为栅极配线21以及中继电极55。形成栅极配线21以及中继电极55的工序，将在以后使用图10A～图10C以及图12A～图12C进行说明。
作为构成导电氧化物膜160的材料，为包含铟以及锡的氧化物膜，或者包含铟以及锌的氧化物膜。另一方面，作为构成第3金属层170的材料，由于要求为低电阻，所以可以为与第2金属层140相同的金属。但是，第3金属层170的与导电氧化物膜160相接的面由包含铜、钼、钛和钨中的至少一种的金属形成。例如，也可以将第2金属层140设为层叠构造，作为势垒金属形成50nm的Mo，然后形成300nm的Al。在要求更低电阻的情况下，有时代替Al而使用Cu(在该情况下，不需要势垒金属)。另外，通过使厚度增加也能够实现更低的电阻。
此时，构成导电氧化物膜160以及第3金属层170的材料也填充于第1以及第3贯通孔(图示省略)，形成第1以及第3接触孔171、173。由此，经由第1接触孔171，栅极配线21与栅极电极41电连接，经由第3接触孔173，源极电极53与中继电极55电连接。
接下来，参照图10A～图10C以及图12A～图12C，对形成栅极配线21以及中继电极55的工序进行详细说明。具体地说，对使用半色调掩模、同时加工导电氧化物膜160以及第3金属层170的例子进行说明。
首先，如图10A以及图12A所示，在钝化膜150上形成导电氧化物膜160以及第3金属层170。在该工序中，导电氧化物膜160以及第3金属层170形成在像素100的整个面上。
接下来，如图10B以及图12B所示，在第3金属层170上形成感光性抗蚀剂膜180。该感光性抗蚀剂膜180由厚度尺寸相对较小的第1感光性抗蚀剂膜181和厚度尺寸相对较大的第2感光性抗蚀剂膜182构成。
第1感光性抗蚀剂膜181形成在与在加工后成为端子71、81的部分重叠的位置。另一方面，第2感光性抗蚀剂膜182形成在与在加工后成为栅极配线21以及中继电极55的部分重叠的位置。另一方面，在其以外的区域，即，最终去除导电氧化物膜160以及第3金属层170的部分，不形成感光性抗蚀剂膜180。
接下来，如图10C以及图12C所示，通过蚀刻法，图形形成端子71、81、栅极配线21以及中继电极55。具体地说，在第1感光性抗蚀剂膜181的位置，将第3金属层170除去，仅留下导电氧化物膜160。在这里留下的导电氧化物膜160成为端子71、81。另一方面，在第2感光性抗蚀剂膜182的位置，导电氧化物膜160以及第3金属层170留下。在这里留下的导电氧化物膜160成为端子71、81。另一方面，在第2感光性抗蚀剂膜182的位置，留下导电氧化物膜160和第3金属层170。在此留下的导电氧化物膜160以及第3金属层170成为栅极配线21以及中继电极55。即，栅极配线21与中继电极55由相同的材料形成。
这样，通过使用半色调掩模对导电氧化物膜160以及第3金属层170进行加工，能够削减掩模，能够使制造工序简略化，削减制造成本。
接下来，对制造本实施方式的有机EL显示器10的方法进行说明(图示省略)。具体地说，对在上述的薄膜晶体管阵列装置20上顺次层叠层间绝缘膜11、堤岸15、阳极12、有机EL层13以及透明阴极14的方法进行说明。
首先，在第3金属层170上，形成层间绝缘膜11。然后，通过光刻法、蚀刻法等，形成贯通层间绝缘膜11的第4贯通孔(图示省略)。该第4贯通孔在后来成为第4接触孔174。
接下来，堤岸15，形成在层间绝缘膜11上的与各像素100的边界对应的位置。进而，阳极12，按每个像素100，形成在层间绝缘膜11上且堤岸15的开口部内。此时，构成阳极12的材料填充于第4贯通孔，形成第4接触孔174。经由该第4接触孔174，阳极12与中继电极55电连接。
阳极12的材料，例如，为下述的任意一种材料：钼、铝、金、银、铜等导电性金属或者这些金属的合金、PEDOT:PSS等有机导电性材料、氧化锌、和添加铅的氧化铟。通过真空蒸镀法、电子束蒸镀法、RF溅射法或者印刷法等制作由这些材料构成的膜，形成电极图形。
有机EL层13，按每个颜色(子像素列)或者每个子像素，形成在阳极12上且堤岸15的开口部内。该有机EL层13是空穴注入层、空穴输送层、发光层、电子输送层以及电子注入层等各层层叠而构成的。例如，作为空穴注入层可以使用酞菁铜，作为空穴输送层可以使用α-NPD(Bis[N-(1-Naphthyl)-N-Phenyl]benzidine)，作为发光层可以使用Alq3(tris(8-hydroxyquinoline)aluminum)，作为电子输送层可以使用噁唑衍生物，作为电子注入层可以使用Alq3。另外，这些材料只是一例，也可以使用其他的材料。
透明阴极14是连续形成在有机EL层13上的具有透射性的电极。透明阴极14的材料例如为ITO、SnO2、In2O3、ZnO或者它们的组合等。
(变形例)
接下来，参照图13以及图14，对图5所示的端子部70的变形例进行说明。图13所示的端子部70a，将与栅极配线21重叠的导电氧化物膜160的端部延长、形成端子71a。即，在图13所示的例子中，使形成在栅极配线21之下的导电氧化物膜160，从由第3金属层170形成的栅极配线21的端部延伸，将导电氧化物膜160的露出部分设为端子71a。由此，与图5的例子相比较，能够将中继配线72以及孔部73、74省略。
另外，图14所示的端子部70b，在图13的结构的基础上，在与第2金属层140的端子71b重叠的位置，配置有弹性体72b。该弹性体72b可以通过与第2金属层140相同的材料形成。配置于端子71b的紧下方的弹性体72b，成为在将端子71b与外部驱动电路例如通过ACF(AnisotropicConductive Film，各向异性导电性膜)或者引线接合法等电接合时的缓冲件。其结果，能够可靠地进行接合，提高电连接的可靠性。
接下来，参照图15以及图16，对图7的变形例进行说明。在图15中，表示了阳极12在中继电极55的中央区域电连接的例子。另外，在图16中，表示了层间绝缘膜11由有机膜11a和无机膜11b这两层构成的例子。在这里，有机膜11a被配置在与阳极12相接一侧(上层)，无机膜11b被配置在与栅极配线21以及中继电极55相接一侧(下层)。
另外，在本实施方式中，示出了构成像素100的TFT为2个的情况，但本发明的应用范围并不限定于此。在为了补偿像素100内的TFT的不均而由多个(3个以上)TFT构成的情况下也能够采用同样的结构。
另外，在本实施方式中，示出了用于驱动有机EL元件的像素结构，但并不限定于此。能够应用于液晶、无机EL等使用TFT构成的所有的薄膜晶体管阵列装置20。
另外，在本实施方式中，示出了下述例子：在沿层叠方向相互相邻的第1～第3金属层120、140、170中的第1金属层120形成栅极电极41、51，在第2金属层140形成源极配线22以及电源配线23，在第3金属层170形成栅极配线21，但本发明的应用范围并不限定于此。即，即便在第1以及第2金属层120、140之间、以及第2以及第3金属层140、170之间还形成有金属层，只要栅极配线21、源极配线22以及电源配线23位于比栅极电极41、51更上方的金属层，就能够得到本发明的效果。
上面，参照附图对本发明的实施方式进行了说明，但本发明并不限定于图示的实施方式。可以对于图示的实施方式，在与本发明相同的范围内或者等同的范围内，加以各种修正、变形。
产业上的利用可能性
本发明的图像显示装置用薄膜晶体管阵列装置，作为有机EL显示装置、液晶显示装置等中所使用的驱动用背板(back plate)而有用。

Claims (23)

1.一种薄膜晶体管阵列装置，隔着层间绝缘膜与包含EL发光元件的EL层层叠，所述EL发光元件具有下部电极；
所述薄膜晶体管阵列装置包括：
基板；
源极配线，其配置于所述基板的上方；
栅极配线，其与所述源极配线交叉；
第1晶体管，其包括在所述基板上形成的第1栅极电极；
第2晶体管，其包括与所述下部电极电连接的电流供给用的电极；
钝化膜，其介于所述层间绝缘膜与所述第1晶体管以及所述第2晶体管之间；和
导电氧化物膜，其层叠在所述钝化膜上；
所述电流供给用的电极，经由设置在所述钝化膜的第1孔部与所述下部电极电连接；
所述薄膜晶体管阵列装置还包括中继电极，所述中继电极形成在所述钝化膜上的与所述第2晶体管所包含的所述电流供给用的电极重叠的区域，对所述电流供给用的电极与所述下部电极进行中继；
所述第1晶体管以及所述第2晶体管为底栅型的晶体管；
所述源极配线，与所述第1晶体管的源极电极电连接，配置于比所述钝化膜更下层；
所述栅极配线，配置在与所述第1晶体管所包含的第1栅极电极不同层的所述钝化膜上，经由设置在所述钝化膜的第2孔部与所述第1栅极电极电连接；
所述源极配线的端部，从设置在所述钝化膜的开口部露出，所述源极配线的端部的露出区域成为作为与装置外部的源极驱动电路连接的连接部的端子；
层叠在所述钝化膜上的所述导电氧化物膜覆盖从所述开口部露出的所述源极配线的端部；
所述导电氧化物膜，介于所述钝化膜与所述栅极配线以及所述中继电极之间，在所述栅极配线与所述中继电极之间为非电连接；
所述导电氧化物膜，介于所述中继电极与所述电流供给用的电极之间，将所述中继电极与所述电流供给用的电极电连接；
所述中继电极，与所述钝化膜上的所述栅极配线形成在同一层，由与所述栅极配线相同的材料构成。
2.如权利要求1所述的薄膜晶体管阵列装置，所述下部电极为以铝为主成分的金属。
3.如权利要求1或2所述的薄膜晶体管阵列装置，所述栅极配线以及所述中继电极的与所述导电氧化物膜相接的面由包括铜、钼、钛和钨中的至少一种的金属形成。
4.如权利要求1至3中的任意一项所述的薄膜晶体管阵列装置，所述栅极配线以及所述中继电极为层叠构造。
5.如权利要求1至4中的任意一项所述的薄膜晶体管阵列装置，
所述层间绝缘膜由有机膜和无机膜这两层构成；
所述无机膜覆盖所述栅极配线以及所述中继电极。
6.如权利要求1至5中的任意一项所述的薄膜晶体管阵列装置，
所述第1晶体管以及所述第2晶体管各自所包含的半导体层为结晶性半导体层；
所述第1晶体管所包含的所述第1栅极电极以及所述第2晶体管所包含的第2栅极电极，由耐热性比所述栅极配线中所使用的金属高的金属形成。
7.如权利要求6所述的薄膜晶体管阵列装置，所述耐热性比所述栅极配线中所使用的金属高的金属为包括钼、钨、钛、钽、镍中的任意一种的金属。
8.如权利要求1至7中的任意一项所述的薄膜晶体管阵列装置，所述导电氧化物膜为包括铟以及锡的氧化物膜、或者包括铟以及锌的氧化物膜。
9.如权利要求1至8中的任意一项所述的薄膜晶体管阵列装置，
所述栅极配线的端部经由所述导电氧化物膜与在所述栅极绝缘膜上形成的中继配线的一方的端部连接；
所述中继配线的另一方的端部从设置在所述钝化膜的开口部露出，所述中继配线的端部的露出区域成为作为与装置外部的栅极驱动电路连接的连接部的端子；
层叠在所述钝化膜上的所述导电氧化物膜覆盖从所述开口部露出的所述中继配线的另一方的端部。
10.如权利要求9所述的薄膜晶体管阵列装置，所述中继配线与所述源极配线在同一层，并且由相同材料构成。
11.如权利要求1至8中的任意一项所述的薄膜晶体管阵列装置，
在所述栅极配线的端部，形成在所述栅极配线之下的所述导电氧化物膜露出、延伸；
所述导电氧化物膜露出的区域成为作为与装置外部的栅极驱动电路连接的连接部的端子。
12.如权利要求11所述的薄膜晶体管阵列装置，在所述栅极绝缘膜上、在所述导电氧化物膜露出的区域中至少与成为所述端子的区域重叠的位置形成有弹性体。
13.如权利要求12所述的薄膜晶体管阵列装置，所述弹性体与所述源极配线在同一层，并且由相同材料构成。
14.一种EL显示面板，包括：
EL部，其具有EL发光元件，所述EL发光元件包括上部电极、下部电极、和介于所述上部电极与所述下部电极之间的发光功能层；
薄膜晶体管阵列装置，其控制所述EL发光元件；和
层间绝缘膜，其介于所述EL部与所述薄膜晶体管阵列装置之间；
所述下部电极经由所述层间绝缘膜的接触孔与所述薄膜晶体管阵列装置电连接；
所述薄膜晶体管阵列装置包括：
基板；
源极配线，其配置于所述基板的上方；
栅极配线，其与所述源极配线交叉；
第1晶体管，其包括在所述基板上形成的第1栅极电极；
第2晶体管，其包括与所述下部电极电连接的电流供给用的电极；
钝化膜，其介于所述层间绝缘膜与所述第1晶体管以及所述第2晶体管之间；和
导电氧化物膜，其层叠在所述钝化膜上；
所述电流供给用的电极，经由设置在所述钝化膜的第1孔部以及设置在所述层间绝缘膜的接触孔与所述下部电极电连接；
所述薄膜晶体管阵列装置还包括中继电极，所述中继电极形成在所述钝化膜上的与所述第2晶体管所包含的所述电流供给用的电极重叠的区域，对所述电流供给用的电极与所述下部电极进行中继；
所述第1晶体管以及所述第2晶体管为底栅型的晶体管；
所述源极配线，与所述第1晶体管的源极电极电连接，配置于比所述钝化膜更下层；
所述栅极配线，配置在与所述第1晶体管所包含的第1栅极电极不同层的所述钝化膜上，经由设置在所述钝化膜的第2孔部与所述第1栅极电极电连接；
所述源极配线的端部，从设置在所述钝化膜的开口部露出，所述源极配线的端部的露出区域成为作为与装置外部的源极驱动电路连接的连接部的端子；
层叠在所述钝化膜上的所述导电氧化物膜覆盖从所述开口部露出的所述源极配线的端部；
所述导电氧化物膜，介于所述钝化膜与所述栅极配线以及所述中继电极之间，在所述栅极配线与所述中继电极之间为非电连接；
所述导电氧化物膜，介于所述中继电极与所述电流供给用的电极之间，使所述中继电极与所述电流供给用的电极电连接；
所述中继电极，与所述钝化膜上的所述栅极配线形成在同一层，由与所述栅极配线相同的材料构成。
15.如权利要求14所述的EL显示面板，所述下部电极为以铝为主成分的金属。
16.如权利要求14或15所述的EL显示面板，所述下部电极和所述中继电极，在设置在所述钝化膜的孔部的上部周缘的平坦区域连接。
17.一种EL显示装置，搭载有权利要求14至16中的任意一项所述的EL显示面板。
18.一种薄膜晶体管阵列装置的制造方法，包括：
第1工序，准备基板；
第2工序，在所述基板的上方形成源极配线；
第3工序，在所述基板上，形成包括第1栅极电极的第1晶体管；
第4工序，在所述基板上，形成包括电流供给用的电极的第2晶体管；
第5工序，在所述第1晶体管以及所述第2晶体管的上方形成钝化膜；
第6工序，在所述钝化膜上层叠导电氧化物膜；和
第7工序，形成在所述源极配线的上方与所述源极配线交叉的栅极配线，在所述钝化膜上的与所述第2晶体管所包含的所述电流供给用的电极重叠的区域，形成对所述电流供给用的电极与所述下部电极进行中继的中继电极；
所述第1晶体管以及所述第2晶体管为底栅型的晶体管；
所述源极配线，与所述第1晶体管的源极电极电连接，配置于比所述钝化膜更下层；
所述栅极配线，配置在与所述第1晶体管所包含的第1栅极电极不同层的所述钝化膜上，经由设置在所述钝化膜的孔部与所述第1栅极电极电连接；
在所述第5工序与所述第6工序之间，使所述源极配线的端部从设置在所述钝化膜的开口部露出，对所述源极配线的端部的露出区域作为与装置外部的源极驱动电路连接的连接部的端子而形成；
在所述第6工序中，使层叠在所述钝化膜上的所述导电氧化物膜将从所述开口部露出的所述源极配线的端部覆盖而形成；
所述导电氧化物膜，形成于所述钝化膜与所述栅极配线以及所述中继电极之间，并且在所述栅极配线与所述中继电极之间分开形成；
所述导电氧化物膜，介于所述中继电极与所述电流供给用的电极之间，使所述中继电极与所述电流供给用的电极电连接；
在所述第7工序中，所述中继电极，使用与所述栅极配线相同的材料，与所述钝化膜上的所述栅极配线形成在同一层。
19.如权利要求18所述的薄膜晶体管阵列装置的制造方法，所述下部电极为以铝为主成分的金属。
20.如权利要求18或19所述的薄膜晶体管阵列装置的制造方法，将所述栅极配线以及所述中继电极的与所述导电氧化物膜相接的面，由包括铜、钼、钛和钨中的任意一种的金属形成。
21.如权利要求18至20中的任意一项所述的薄膜晶体管阵列装置的制造方法，
所述第1晶体管以及所述第2晶体管各自所包含的半导体层为结晶性半导体层；
将所述第1晶体管所包含的所述第1栅极电极以及所述第2晶体管所包含的第2栅极电极，由耐热性比所述栅极配线中所使用的金属高的金属形成。
22.如权利要求18至21中的任意一项所述的薄膜晶体管阵列装置的制造方法，用包括铟以及锡的氧化物膜、或者包括铟以及锌的氧化物膜，形成所述导电氧化物膜。
23.一种EL显示面板的制造方法，包括：
第1工序，准备基板；
第2工序，在所述基板的上方形成源极配线；
第3工序，在所述基板上，形成包括第1栅极电极的第1晶体管；
第4工序，在所述基板上，形成包括电流供给用的电极的第2晶体管；
第5工序，在所述第1晶体管以及所述第2晶体管的上方形成钝化膜；
第6工序，在所述钝化膜上层叠导电氧化物膜；
第7工序，形成在所述源极配线的上方与所述源极配线交叉的栅极配线，在所述钝化膜上的与所述第2晶体管所包含的所述电流供给用的电极重叠的区域，形成对所述电流供给用的电极与所述下部电极进行中继的中继电极；
第8工序，在所述钝化膜的上方形成层间绝缘膜；
第9工序，在所述层间绝缘膜上形成下部电极；
第10工序，在所述下部电极的上方形成发光功能层；和
第11工序，在所述发光功能层的上方形成上部电极；
所述第1晶体管以及所述第2晶体管为底栅型的晶体管；
所述源极配线，与所述第1晶体管的源极电极电连接，配置于比所述钝化膜更下层；
所述栅极配线，配置在与所述第1晶体管所包含的第1栅极电极不同层的所述钝化膜上，经由设置在所述钝化膜的第1孔部与所述第1栅极电极电连接；
所述下部电极，经由设置在所述钝化膜的第2孔部以及所述层间绝缘膜的接触孔与所述薄膜晶体管阵列装置电连接；
在所述第5工序与所述第6工序之间，使所述源极配线的端部从设置在所述钝化膜的开口部露出，对所述源极配线的端部的露出区域作为与装置外部的源极驱动电路连接的连接部的端子而形成；
在所述第6工序中，使层叠在所述钝化膜上的所述导电氧化物膜将从所述开口部露出的所述源极配线的端部覆盖而形成；
所述导电氧化物膜，形成于所述钝化膜与所述栅极配线以及所述中继电极之间，并且在所述栅极配线与所述中继电极之间分开形成；
所述导电氧化物膜，介于所述中继电极与所述电流供给用的电极之间，使所述中继电极与所述电流供给用的电极电连接；
在所述第7工序中，所述中继电极，使用与所述栅极配线相同的材料，与所述钝化膜上的所述栅极配线形成在同一层。
CN201080002870.2A 2010-09-21 2010-09-21 薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法 Active CN102576711B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/005717 WO2012038999A1 (ja) 2010-09-21 2010-09-21 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法

Publications (2)

Publication Number Publication Date
CN102576711A true CN102576711A (zh) 2012-07-11
CN102576711B CN102576711B (zh) 2015-12-16

Family

ID=45869741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080002870.2A Active CN102576711B (zh) 2010-09-21 2010-09-21 薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法

Country Status (5)

Country Link
US (1) US8426870B2 (zh)
JP (1) JP5576862B2 (zh)
KR (1) KR101685716B1 (zh)
CN (1) CN102576711B (zh)
WO (1) WO2012038999A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336125A (zh) * 2018-04-20 2018-07-27 京东方科技集团股份有限公司 一种彩膜基板及其制备方法、显示面板、显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5502996B2 (ja) 2010-05-27 2014-05-28 パナソニック株式会社 薄膜半導体装置、表示装置及び薄膜半導体装置の製造方法
JP5386643B2 (ja) 2010-09-29 2014-01-15 パナソニック株式会社 表示装置用薄膜半導体装置、表示装置用薄膜半導体装置の製造方法、ｅｌ表示パネル及びｅｌ表示装置
WO2013018137A1 (ja) 2011-08-03 2013-02-07 パナソニック株式会社 表示パネル装置及びその製造方法
JP5724105B2 (ja) 2011-09-30 2015-05-27 株式会社Ｊｏｌｅｄ 薄膜トランジスタアレイ装置、ｅｌ表示パネル、ｅｌ表示装置、薄膜トランジスタアレイ装置の製造方法、ｅｌ表示パネルの製造方法
US9153628B2 (en) 2012-02-08 2015-10-06 Joled Inc. Display panel having an inter-layer insulation layer with planar and protruding regions
KR102446991B1 (ko) 2013-09-13 2022-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
TWI552322B (zh) * 2015-08-06 2016-10-01 友達光電股份有限公司 畫素結構
TWI665496B (zh) * 2018-07-05 2019-07-11 友達光電股份有限公司 畫素陣列基板
CN113096549B (zh) * 2021-03-31 2023-09-26 合肥鑫晟光电科技有限公司 一种驱动背板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009069735A (ja) * 2007-09-18 2009-04-02 Casio Comput Co Ltd 表示装置及び表示装置の製造方法
JP2009128577A (ja) * 2007-11-22 2009-06-11 Hitachi Ltd 有機発光表示装置
CN101630685A (zh) * 2008-07-19 2010-01-20 卡西欧计算机株式会社 薄膜晶体管阵列基板
JP2010056025A (ja) * 2008-08-29 2010-03-11 Casio Comput Co Ltd 発光パネル及び発光パネルの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3227980B2 (ja) 1994-02-23 2001-11-12 ソニー株式会社 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法
KR100299292B1 (ko) 1993-11-02 2001-12-01 이데이 노부유끼 다결정실리콘박막형성방법및그표면처리장치
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JP4278353B2 (ja) * 2002-09-13 2009-06-10 三洋電機株式会社 エレクトロルミネッセンス表示装置及びエレクトロルミネッセンス表示装置のパターンレイアウト方法
US6906349B2 (en) * 2003-01-08 2005-06-14 Samsung Electronics Co., Ltd. Polysilicon thin film transistor array panel and manufacturing method thereof
JP4850393B2 (ja) * 2003-03-25 2012-01-11 株式会社半導体エネルギー研究所 表示装置の作製方法
US7057208B2 (en) 2003-03-25 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR100686343B1 (ko) * 2003-11-29 2007-02-22 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP4205010B2 (ja) 2004-04-16 2009-01-07 三菱電機株式会社 表示装置とその製造方法
KR100659054B1 (ko) * 2004-06-23 2006-12-21 삼성에스디아이 주식회사 유기 박막 트랜지스터를 구비한 능동 구동형 유기전계발광 디스플레이 장치 및 그 제조방법
KR101102261B1 (ko) 2004-09-15 2012-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP4974500B2 (ja) 2004-09-15 2012-07-11 株式会社半導体エネルギー研究所 半導体装置、モジュール及び電子機器
JP4801407B2 (ja) 2004-09-30 2011-10-26 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5092306B2 (ja) * 2006-08-02 2012-12-05 ソニー株式会社 表示装置および画素回路のレイアウト方法
JP4168292B2 (ja) 2006-09-11 2008-10-22 ソニー株式会社 表示装置及び表示用薄膜半導体装置
KR101274706B1 (ko) * 2008-05-16 2013-06-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009069735A (ja) * 2007-09-18 2009-04-02 Casio Comput Co Ltd 表示装置及び表示装置の製造方法
JP2009128577A (ja) * 2007-11-22 2009-06-11 Hitachi Ltd 有機発光表示装置
CN101630685A (zh) * 2008-07-19 2010-01-20 卡西欧计算机株式会社 薄膜晶体管阵列基板
JP2010056025A (ja) * 2008-08-29 2010-03-11 Casio Comput Co Ltd 発光パネル及び発光パネルの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336125A (zh) * 2018-04-20 2018-07-27 京东方科技集团股份有限公司 一种彩膜基板及其制备方法、显示面板、显示装置
CN108336125B (zh) * 2018-04-20 2023-10-17 京东方科技集团股份有限公司 一种彩膜基板及其制备方法、显示面板、显示装置

Also Published As

Publication number Publication date
US8426870B2 (en) 2013-04-23
WO2012038999A1 (ja) 2012-03-29
KR20130055489A (ko) 2013-05-28
JPWO2012038999A1 (ja) 2014-02-03
CN102576711B (zh) 2015-12-16
US20120074421A1 (en) 2012-03-29
KR101685716B1 (ko) 2016-12-12
JP5576862B2 (ja) 2014-08-20

Similar Documents

Publication Publication Date Title
CN102549636A (zh) 薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法
CN102576711A (zh) 薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法
JP5595392B2 (ja) Ｅｌ表示パネル、ｅｌ表示装置及びｅｌ表示パネルの製造方法
US8482010B2 (en) EL display panel, EL display apparatus, and method of manufacturing EL display panel
CN103582952B (zh) 半导体器件和显示装置
CN103155019B (zh) 薄膜晶体管阵列装置、el显示面板、el显示装置、薄膜晶体管阵列装置的制造方法以及el显示面板的制造方法
US8791453B2 (en) Thin-film semiconductor device for display apparatus, method for manufacturing thin-film semiconductor device for display apparatus, EL display panel, and EL display apparatus
US9177971B2 (en) Thin film transistor array panel and method for manufacturing the same
KR101544663B1 (ko) 박막 트랜지스터 어레이 장치 및 그것을 이용한 el 표시 장치
JP2010282060A (ja) 表示駆動用基板、表示装置、及び表示駆動用基板の製造方法
JP5778786B2 (ja) 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置
WO2020208704A1 (ja) 表示装置および製造方法
US20140252349A1 (en) Thin film transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150427

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150427

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Applicant after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

Applicant before: Panasonic Liquid Crystal Display Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190619

Address after: Tokyo, Japan

Patentee after: JOLED Inc.

Address before: Tokyo, Japan

Co-patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee before: JOLED Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231206

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo, Japan

Patentee before: JOLED Inc.