JP5891504B2 - 薄膜トランジスタアレイ装置の製造方法 - Google Patents

薄膜トランジスタアレイ装置の製造方法 Download PDF

Info

Publication number
JP5891504B2
JP5891504B2 JP2012522314A JP2012522314A JP5891504B2 JP 5891504 B2 JP5891504 B2 JP 5891504B2 JP 2012522314 A JP2012522314 A JP 2012522314A JP 2012522314 A JP2012522314 A JP 2012522314A JP 5891504 B2 JP5891504 B2 JP 5891504B2
Authority
JP
Japan
Prior art keywords
semiconductor film
region
amorphous semiconductor
laser light
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012522314A
Other languages
English (en)
Other versions
JPWO2012120563A1 (ja
Inventor
齋藤　徹
徹 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of JPWO2012120563A1 publication Critical patent/JPWO2012120563A1/ja
Application granted granted Critical
Publication of JP5891504B2 publication Critical patent/JP5891504B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、薄膜トランジスタアレイ装置、有機ＥＬ表示装置、及び、薄膜トランジスタアレイ装置の製造方法に関する。
液晶表示装置又は有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等のアクティブマトリクス駆動型の表示装置では、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と呼ばれる薄膜トランジスタが用いられている。
この種の表示装置では、薄膜トランジスタがアレイ状に配置されて薄膜トランジスタアレイ装置を構成しており、各画素には、画素を駆動する駆動トランジスタ及び画素を選択するスイッチングトランジスタが形成されている。
中でも、有機ＥＬ素子を備える自発光型の有機ＥＬ表示装置では、駆動トランジスタとスイッチングトランジスタとに要求される性能が異なり、駆動トランジスタでは有機ＥＬ素子の駆動性能を向上させるために優れたオン特性が要求され、一方、スイッチングトランジスタでは優れたオフ特性が要求される。
このような技術として、例えば特許文献１には、１つの画素に異なる特性を有する２種類の薄膜トランジスタを備えてなる有機ＥＬ表示装置が開示されている。特許文献１では、駆動トランジスタとスイッチングトランジスタとでチャネル層における半導体膜の結晶性を異ならせることにより、同一画素内において異なる特性を有する２種類のトランジスタを形成している。
特開２００７−２１９５１７号公報
しかしながら、上記特許文献１では、駆動トランジスタとしてゲート絶縁膜上に結晶化した半導体膜（チャネル層）及びソースドレイン電極を形成した後に、スイッチングトランジスタにおける半導体膜（チャネル層）及びソースドレイン電極等を形成している。すなわち、駆動トランジスタを完成させた後に、チャネル層及びソースドレイン電極等を別途形成してスイッチングトランジスタを作製している。
このように、特許文献１では、駆動トランジスタとスイッチングトランジスタとが別々のプロセスによって作製されているので、薄膜トランジスタを作製する工程数が大幅に増大し、コスト及びタクトが増加するという問題がある。
本発明は、上記の問題点を鑑みてなされたものであり、工程数を増加させることなく異なる性能を有する薄膜トランジスタアレイ装置の製造方法を目的とする。
上記問題を解決するために、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様は、基材を準備する工程と、前記基材の上方に第１ゲート電極を形成する工程と、前記基材の上方に前記第１ゲート電極と並設して第２ゲート電極を形成する工程と、前記第１ゲート電極及び前記第２ゲート電極の上にゲート絶縁膜を形成する工程と、少なくとも、前記第１ゲート電極の上方であって前記ゲート絶縁膜上の第１領域と、前記第２ゲート電極の上方であって前記ゲート絶縁膜上の第２領域とに、非結晶性半導体膜を形成する工程と、短軸及び長軸の両方向において凸形状の連続的な光強度分布を有するレーザ光を、前記第１領域と前記第２領域とに形成された前記非結晶性半導体膜に照射する工程と、前記第１領域の上方に第１ソース電極及び第１ドレイン電極を、前記第２領域の上方に第２ソース電極及び第２ドレイン電極を形成する工程と、を具備し、前記レーザ光を前記非結晶半導体膜に照射する工程において、前記レーザ光の内部領域を前記第１領域に照射するときに、前記内部領域と連続する前記内部領域の外側の領域であって前記内部領域よりも前記光強度が低い領域である外部領域を前記第２領域に照射することを特徴とする。
本発明に係る薄膜トランジスタアレイ装置の製造方法によれば、所望の連続的な光強度分布を有する連続発振型のレーザを共通の非結晶性半導体膜に照射することによって、結晶組織が異なる半導体膜を同一工程により形成することができる。これにより、工程数を増大させることなくトランジスタ特性の異なる所望の２つの薄膜トランジスタを形成することができる。例えば、表示装置の各画素において、オン性能が要求される駆動トランジスタと、オフ性能が要求されるスイッチングトランジスタとを、一括して形成することができる。
図１は、本発明の実施形態におけるＣＷレーザ光結晶化装置の構成例を示す図である。 図２Ａは、本発明の実施形態におけるＣＷレーザ光の長軸プロファイルを示す図である。 図２Ｂは、本発明の実施形態におけるＣＷレーザ光の短軸プロファイルを示す図である。 図２Ｃは、本発明の実施形態におけるＣＷレーザ光の短軸プロファイルを示す図である（図２Ｂの拡大図）。 図３は、シリコンの結晶化に対する温度とエネルギーとの関係を示す図である。 図４は、Ｅｘ結晶組織の成長メカニズムを説明するための図である。 図５Ａは、ＣＷレーザ光のエネルギー密度とＴＦＴのオン電流（又はシリコン結晶組織）との関係を示す図である。 図５Ｂは、シリコン単位体積あたりの吸収エネルギーとオン電流（又はシリコン結晶組織）との関係を示す図である。 図６は、本実施形態におけるＣＷレーザ光の長軸プロファイルを示す図である。 図７は、本発明の実施形態に係る薄膜トランジスタアレイ装置を備える薄膜トランジスタアレイ基板を示す図である。 図８は、図７に示す薄膜トランジスタアレイ基板における画素の構成を示す平面図である。 図９は、本発明の実施形態に係る薄膜トランジスタアレイ装置の画素の回路構成図である。 図１０は、本発明の実施形態に係る薄膜トランジスタアレイ装置の構造を示す断面図である。 図１１は、本発明の実施形態に係る有機ＥＬ表示装置の一画素における断面図である。 図１２Ａは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法のフローチャートである。 図１２Ｂは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における結晶性半導体膜形成工程のフローチャートである。 図１３Ａは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における基材準備工程を模式的に示した平面図及び断面図である。 図１３Ｂは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるゲート金属膜形成工程を模式的に示した平面図及び断面図である。 図１３Ｃは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるゲート電極形成工程を模式的に示した平面図及び断面図である。 図１３Ｄは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるゲート絶縁膜形成工程を模式的に示した平面図及び断面図である。 図１３Ｅは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における非結晶性半導体膜形成工程を模式的に示した平面図及び断面図である。 図１３Ｆは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における結晶性半導体膜形成工程（レーザ照射工程）を模式的に示した平面図及び断面図である。 図１３Ｇは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における結晶性半導体膜形成工程（結晶化工程）を模式的に示した平面図及び断面図である。 図１３Ｈは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における非結晶性半導体膜形成工程を模式的に示した平面図及び断面図である。 図１３Ｉは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるチャネル層島化工程を模式的に示した平面図及び断面図である。 図１３Ｊは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における不純物ドープの非結晶性半導体膜形成工程を模式的に示した平面図及び断面図である。 図１３Ｋは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるソースドレイン金属膜形成工程を模式的に示した平面図及び断面図である。 図１３Ｌは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるソース電極及びドレイン電極形成工程を模式的に示した平面図及び断面図である。 図１３Ｍは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるチャネル層エッチング工程を模式的に示した平面図及び断面図である。 図１４は、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法において、表示部全体をビームスキャンする様子を模式的に示す図である。 図１５は、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるビームプロファイル及び画素内のレーザ照射位置を示す図である。 図１６は、本発明の実施形態に係る薄膜トランジスタアレイ装置における結晶粒径に対する電流特性を示す図である。 図１７Ａは、駆動用ＴＦＴのオン電流と有機ＥＬ表示装置の発光輝度との関係を示す図である。 図１７Ｂは、スイッチ用ＴＦＴのオフ電流と有機ＥＬ表示装置の階調変動との関係を示す図である。 図１８は、本発明の変形例１に係る薄膜トランジスタアレイ装置の製造方法におけるビームプロファイル及びレーザ照射位置を示す図である。 図１９は、本発明の変形例２に係る薄膜トランジスタアレイ装置の製造方法におけるビームプロファイル及びレーザ照射位置を示す図である。 図２０は、本発明の変形例３に係る薄膜トランジスタアレイ装置の製造方法におけるビームプロファイル及びレーザ照射位置を示す図である。 図２１は、本発明の変形例４に係る薄膜トランジスタアレイ装置の製造方法におけるビームプロファイル及びレーザ照射位置を示す図である。 図２２は、本発明の実施態様に係る表示パネル装置を内蔵した表示装置の外観図である。
本発明に係る薄膜トランジスタアレイ装置の一態様は、前記基材の上方に第１ゲート電極を形成する工程と、前記基材の上方に前記第１ゲート電極と並設して第２ゲート電極を形成する工程と、前記第１ゲート電極及び前記第２ゲート電極の上にゲート絶縁膜を形成する工程と、少なくとも、前記第１ゲート電極の上方であって前記ゲート絶縁膜上の第１領域と、前記第２ゲート電極の上方であって前記ゲート絶縁膜上の第２領域とに、非結晶性半導体膜を形成する工程と、短軸及び長軸の両方向において凸形状の連続的な光強度分布を有するレーザ光を、前記第１領域と前記第２領域とに形成された前記非結晶性半導体膜に照射する工程と、前記第１領域の上方に第１ソース電極及び第１ドレイン電極を、前記第２領域の上方に第２ソース電極及び第２ドレイン電極を形成する工程と、を具備し、前記レーザ光を前記非結晶半導体膜に照射する工程において、前記レーザ光の内部領域を前記第１領域に照射するときに、前記内部領域と連続する前記内部領域の外側の領域であって前記内部領域よりも前記光強度が低い領域である外部領域を前記第２領域に照射することを特徴とする。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様は、前記レーザ光を前記非結晶半導体膜に照射する工程において、前記レーザ光の前記内部領域を前記第１領域に照射して、前記非結晶性半導体膜の温度を、前記非結晶半導体膜が結晶化された結晶性半導体膜の融点以上に加熱し、前記レーザ光の前記外部領域を前記第２領域に照射して、前記第２領域における前記非結晶性半導体膜の温度を前記結晶性半導体膜の融点未満に加熱するものである。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様は、前記レーザ光を前記非結晶半導体膜に照射する工程において、前記レーザ光の前記外部領域を前記第２領域に照射して、前記第２領域における前記非結晶性半導体膜の温度を前記非結晶性半導体膜の融点以上に加熱するものである。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様は、前記レーザ光を前記非結晶半導体膜に照射する工程において、前記レーザ光の前記外部領域を前記第２領域に照射して、前記第２領域における前記非結晶性半導体膜の温度を、前記非結晶性半導体膜の融点未満であって前記非結晶半導体膜の結晶成長温度以上に加熱するものである。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様は、前記レーザ光を前記非結晶半導体膜に照射する工程において、前記レーザ光の前記外部領域を前記第２領域に照射して、前記第２領域における前記非結晶性半導体膜の温度を前記非結晶性半導体膜の結晶成長温度以下に加熱するものである。
また、本発明に係る薄膜トランジスタアレイ装置の一態様において、前記レーザ光を前記非結晶半導体膜に照射する工程は、前記第１領域における前記非結晶性半導体膜を加熱した後に当該非結晶性半導体膜を冷却し、前記非結晶性半導体膜を結晶化する工程を含むことが好ましい。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様は、前記レーザ光を前記非結晶半導体膜に照射する工程において、前記第１領域に形成された前記非結晶性半導体膜は、第１の平均結晶粒径の結晶粒を有する第１結晶半導体膜に結晶化され、前記第２領域に形成された前記非結晶性半導体膜は、前記第１の平均結晶粒径より小さい第２の平均結晶粒径の結晶粒を有する第２結晶半導体膜に結晶化されるものである。
また、本発明に係る薄膜トランジスタアレイ装置の一態様において、前記レーザ光の光強度分布における最大光強度を１００％としたときに、前記内部領域は、光強度が７７％から１００％の領域であることが好ましい。
また、本発明に係る薄膜トランジスタアレイ装置の一態様において、前記第１の平均結晶粒径は、６０ｎｍから１μｍであることが好ましい。
また、本発明に係る薄膜トランジスタアレイ装置の一態様において、前記レーザ光の光強度分布における最大光強度を１００％としたときに、前記外部領域は、光強度が６１％から７７％の領域であることが好ましい。
また、本発明に係る薄膜トランジスタアレイ装置の一態様は、前記レーザ光を前記非結晶半導体膜に照射する工程において、前記第２領域に形成された前記非結晶性半導体膜は、平均結晶粒径が４０ｎｍから６０ｎｍの結晶粒を有する第２結晶半導体膜に結晶化されるものである。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様は、前記レーザ光を前記非結晶半導体膜に照射する工程において、前記レーザ光の前記外部領域を前記第２領域に照射して前記非結晶性半導体膜の温度を１１００℃以上１４１４℃未満に加熱し、前記第２領域の前記非結晶性半導体膜を過冷却液体状態を経て結晶化させるものである。
また、本発明に係る薄膜トランジスタアレイ装置の一態様において、前記レーザ光の光強度分布における最大光強度を１００％としたときに、前記外部領域は、光強度が４４％から６１％の領域であることが好ましい。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様は、前記レーザ光を前記非結晶半導体膜に照射する工程において、前記第２領域に形成された前記非結晶性半導体膜は、平均結晶粒径が２５ｎｍから３５ｎｍの結晶粒を有する第２結晶半導体膜に結晶化されるものである。
また、本発明に係る薄膜トランジスタアレイ装置の一態様は、前記レーザ光を前記非結晶半導体膜に照射する工程において、前記レーザ光の前記外部領域を前記第２領域に照射して前記非結晶性半導体膜の温度を６００℃以上１１００℃未満に加熱し、前記第２領域の前記非結晶性半導体膜内に結晶を固相成長させるものである。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様において、前記第１結晶性半導体膜と前記第２結晶性半導体膜とを離間して形成することが好ましい。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様において、前記第１結晶性半導体膜と前記第２結晶性半導体膜との境界領域を、パターニングにより除去することが好ましい。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様はにおいて、前記凸形状の連続的な光強度分布は、ガウシアン分布であることが好ましい。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様は、前記第５工程において、前記非結晶性半導体膜にマイクロセカンドオーダにてレーザ照射するものである。
（実施形態）
以下、本発明に係る薄膜トランジスタアレイ装置、有機ＥＬ表示装置、及び薄膜トランジスタアレイ装置の製造方法の実施形態について、図面を参照しながら説明する。なお、各図は、説明のための模式図であり、膜厚及び各部の大きさの比などは、必ずしも厳密に表したものではない。
（ＣＷレーザ光結晶化装置）
まず、本発明の実施形態に係る薄膜トランジスタアレイ装置を製造する際に用いられるＣＷレーザ光結晶化装置５００について、図面を参照しながら説明する。
図１は、本実施形態におけるＣＷレーザ光結晶化装置の構成例を示す図である。図２Ａは、本実施形態におけるＣＷレーザ光の長軸プロファイルを示す図である。図２Ｂ及び図２Ｃは、本実施形態におけるＣＷレーザ光の短軸プロファイルを示す図であり、図２Ｃは、図２Ｂのポジション範囲を小さくした図（拡大図）である。
図１に示すように、本実施形態におけるＣＷレーザ光結晶化装置５００は、アモルファスシリコン膜等の非晶質性半導体膜（非結晶性半導体膜）がガラス基板上に形成された試料５０１に対して、連続的なレーザ光であるＣＷ（Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ）レーザ光を用いてマイクロセカンドオーダで照射する装置である。ＣＷレーザ光結晶化装置５００は、レーザ装置５１０と、長軸成形レンズ５２０と、ミラー５３０と、短軸成形レンズ５４０と、集光レンズ５５０と、ビームプロファイラー５６０と、石英ガラス５７０とを備える。
レーザ装置５１０は、連続発振型のレーザ光であるＣＷレーザ光を発振する。また、本実施形態において、レーザ装置５１０は、例えば、グリーンレーザ光又はブルーレーザ光を、１０〜１００ナノセカンドという短時間ではなく１０〜１００マイクロセカンドという比較的長い時間で基板に照射する。
ＣＷレーザ光結晶化装置５００において、レーザ装置５１０が発振したＣＷレーザ光は、長軸成形レンズ５２０を通過し、ミラー５３０によって照射方向が変更される。ミラー５３０で照射方向が変更されたＣＷレーザ光は、短軸成形レンズ５４０を通過し、集光レンズ５５０によって集光されて試料５０１に照射される。また、集光レンズ５５０で集光されたＣＷレーザ光の大半は、石英ガラス５７０を通過して試料５０１に照射されるが、集光レンズ５５０で集光されたＣＷレーザ光の一部は、ビームプロファイラー５６０に入射されて、ビームプロファイルが測定される。
ここで、集光レンズ５５０により集光されたＣＷレーザ光のビームプロファイル、すなわち、ＣＷレーザ光結晶化装置５００によって試料５０１に照射するＣＷレーザ光のビームプロファイルは、図２Ａ〜図２Ｃに示すように、長軸にも短軸にもガウシアン分布である凸形状の光強度分布となっている。但し、図２Ａ及び図２Ｂに示すように、長軸における光強度分布は、ポジションが０〜６０００μｍにおいて、短軸に対して広い範囲でガウシアン分布となっている。また、図２Ｂ及び図２Ｃに示すように、短軸における光強度分布は、ポジションが０〜６０μｍの狭い範囲においてガウシアン分布となっている。なお、図２Ａ〜図２Ｃにおいて、縦軸は、ＣＷレーザ光のプロファイルのレーザ光強度が最大となる位置でのレーザ光強度を１００％とした場合の相対強度を示している。
このように、本実施形態において、集光レンズ５５０により集光されたＣＷレーザ光のビームプロファイルは、短軸及び長軸において凸形状のガウシアン分布の光強度分布である。この光強度分布は、レーザ装置５１０が発振するＣＷレーザ光が短軸成形レンズ５４０及び長軸成形レンズ５２０を通過することによって成形される。また、ビームプロファイラー５６０によって測定したビームプロファイルに基づいて、ＣＷレーザ光のビームプロファイルが短軸及び長軸においてガウシアン分布の光強度分布となるように、長軸成形レンズ５２０及び短軸成形レンズ５４０を調整することができる。
なお、集光レンズ５５０により集光されて試料５０１に照射されるＣＷレーザ光のビームプロファイルは、典型的には、ガウシアン分布の光強度分布を有するが、これに限るものではない。試料５０１に照射されるＣＷレーザ光としては、つりがね型である上に凸の連続的な光強度分布であればよい。
ここで、集光レンズ５５０で集光されたＣＷレーザ光のビームプロファイルが短軸及び長軸ともにガウシアン型の光強度分布を有する場合が典型的である理由を説明する。ＣＷレーザ光を発振する装置が発振するＣＷレーザ光の光強度分布は、元来ガウシアン分布かそれに相当するものである。そのため、ＣＷレーザ光結晶化装置５００の光学系に特別な付加装置や部品を導入しなくてもよいので、ＣＷレーザ光結晶化装置５００は、ビームプロファイルが短軸及び長軸ともにガウシアン型の光強度分布であるＣＷレーザ光を比較的簡便に照射することができる。
（非結晶性半導体膜の結晶組織）
以上のように構成されたＣＷレーザ光結晶化装置５００を用いて、非結晶性半導体膜に対してＣＷレーザ光を照射することにより、異なる結晶組織を有する結晶性半導体膜を得ることができる。
例えば、非結晶性半導体膜として非晶質シリコン薄膜（アモルファスシリコン膜）を用いてＣＷレーザ光を照射してアニールすると、ＣＷレーザ光のビームプロファイルによって、ＳＰＣ範囲、Ｅｘ範囲又は溶融範囲によって結晶化した結晶組織を有するシリコン薄膜を得ることができる。
ＳＰＣ（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）範囲とは、アモルファスシリコンの融点以下の範囲、すなわち６００℃〜１１００℃の温度範囲において非結晶性シリコン薄膜が結晶化する温度範囲のことである。つまり、ＳＰＣは、アモルファスシリコンの融点以下の温度範囲、すなわち６００℃〜１１００℃の温度範囲で、固相成長で結晶化する現象である。ＳＰＣによるシリコンの結晶組織は、例えば、平均結晶粒径が２５ｎｍ〜３５ｎｍ程度である。
Ｅｘ（Ｅｘｐｌｏｓｉｖｅ Ｎｕｃｌｅａｔｉｏｎ）範囲とは、アモルファスシリコンの融点以上で、かつ、シリコンの融点以下すなわち１１００℃〜１４１４℃の温度範囲において非結晶性シリコン薄膜が結晶化する温度の範囲のことである。つまり、Ｅｘは、アモルファスシリコンの融点以上かつシリコンの融点以下の温度範囲、すなわち１１００℃〜１４１４℃の温度範囲で、過冷却液体状態を経て結晶化する現象である。Ｅｘによるシリコンの結晶組織は、例えば、平均結晶粒径が４０ｎｍ〜６０ｎｍ程度である。
溶融範囲とは、シリコンの融点以上の温度範囲、すなわち１４１４℃以上の温度範囲である。なお、アモルファスシリコンを溶融範囲で溶融して冷却することで結晶化した場合には、平均結晶粒径は６０ｎｍ〜１μｍ程度のｐ−Ｓｉ（多結晶シリコン）となる。
ここで、シリコンの結晶化メカニズムについて、図３を用いて説明する。図３は、シリコンの結晶化に対する温度とエネルギーとの関係を示す図である。なお、図３において、横軸は、温度を示しており、縦軸はエネルギー（熱）を示している。
図３に示すように、アモルファス状態のシリコンは、例えばレーザ光の照射などで熱せられ、ＳＰＣ範囲、すなわち６００℃〜１１００℃の温度範囲になるとする。この場合、アモルファス状態のシリコンは固相成長して微結晶化する。なお、このＳＰＣ範囲を経て結晶化したシリコンは、平均結晶粒径が２５ｎｍから３５ｎｍであるＳＰＣの結晶性シリコンとなる。
さらに、ＳＰＣ範囲のシリコンに熱が加えられることにより、Ｅｘ範囲、すなわち、シリコン内の温度が、アモルファス状態のシリコンにおける原子のネットワーク構造が変化する融点として考えられる温度である１１００℃を越え、かつ、シリコンの融点１４１４℃以下の範囲になるとする。この場合、シリコンの結晶粒径が、固相成長で得られる結晶（ＳＰＣの結晶性シリコン）からわずかに拡大する。これは、シリコンの温度が、アモルファスシリコンの融点以上の温度となることにより、シリコンが部分的に溶融することで粒径が大きくなると考えられる。なお、このＥｘ範囲を経て結晶化したシリコンは、平均結晶粒径が４０ｎｍ〜６０ｎｍであるＥｘ範囲の結晶性シリコンとなる。
そして、さらに、Ｅｘ範囲のシリコンに熱を加えて、溶融範囲、すなわちシリコンの融点である１４１４℃以上の温度範囲になるとする。そこで、Ｅｘ範囲で得られる結晶（Ｅｘの結晶性シリコン）は、シリコンの融点において熱エネルギーが潜熱として与えられ、溶融する（液相となる）。なお、溶融範囲を経て結晶化したシリコンは、溶融して体積が縮小した後に体積膨張を伴って結晶化し、平均結晶粒径は６０ｎｍ以上のｐ−Ｓｉ（多結晶シリコン）となる。
次に、Ｅｘ範囲のシリコンが溶融するメカニズムについて、図４を用いて説明する。図４は、Ｅｘ結晶組織の成長メカニズムを説明するための図である。
ＳＰＣ範囲にあるシリコンでは、確率的に原子が複数集まって、臨界粒径（〜１ｎｍ）を越えると結晶核となり、結晶成長する。
それに対し、Ｅｘ範囲にあるシリコンでは、アモルファスシリコンの融点以上の温度が加えられているため、原子の移動が促進され、図４（ａ）に示すように、結晶核の形成が促進される。そして、成長性の核が発生した核の周囲は、図４（ｂ）に示すように、潜熱により溶融して結晶化する。
以上のように、ＳＰＣ範囲で結晶化した場合と、ＳＰＣ範囲を超えてＥｘ範囲を経て結晶化した場合と、溶融範囲を経て結晶化した場合とでは、結晶化するメカニズムが異なり結晶化後の粒径等が異なることになる。
（非結晶性半導体膜の結晶組織とＣＷレーザ光との関係）
本願発明者らは、ＣＷレーザ光のエネルギー密度とシリコンの結晶組織との関係について鋭意検討した結果、ＣＷレーザ光の出力エネルギー密度に応じて上記のように粒径が異なる結晶組織を形成できることを見出した。以下、具体的に説明する。
本願発明者らは、ＣＷレーザ光によって非結晶性半導体膜を結晶化させて結晶性半導体膜を形成して、当該結晶性半導体膜をチャネル層とするＴＦＴを作製し、ＣＷレーザ光のエネルギー密度に対するＴＦＴのオン電流（Ｉｏｎ）の変化を調べた。その結果、図５Ａ及び図５Ｂに示すような関係を示す曲線を得ることができた。図５Ａは、ＣＷレーザ光のエネルギー密度とＴＦＴのオン電流（又はシリコン結晶組織）との関係を示す図である。また、図５Ｂは、シリコン単位体積あたりの吸収エネルギーとオン電流（又はシリコン結晶組織）との関係を示す図である。なお、本実験では、非結晶性半導体膜として、非晶質シリコン膜（アモルファスシリコン膜）を用いた。
図５Ａに示すように、ＣＷレーザ光のエネルギー密度を変化させると、エネルギー密度の上昇とともにＴＦＴのオン電流も上昇することが分かる。すなわち、エネルギー密度の上昇によってシリコンの結晶組織における粒径が拡大してキャリア移動度が大きくなっていることが分かる。また、図５Ａに示される曲線には複数の特異点が存在し、この特異点が、シリコンにおける結晶組織の境界、すなわち、アモルファス、ＳＰＣ範囲、Ｅｘ範囲及び溶融範囲の境界を表している。
そして、ＣＷレーザ光の出力エネルギー密度の上昇に伴って、シリコンの結晶組織が、アモルファス、ＳＰＣ範囲、Ｅｘ範囲及び溶融範囲のこの順に変化している。
具体的には、ＣＷレーザ光のエネルギー密度が４．３［Ｊ／ｃｍ２］未満の場合は、ＣＷレーザ光が照射されたアモルファスシリコン膜は、平均結晶粒径が２５ｎｍ未満のアモルファス状態の結晶組織となっている。すなわち、レーザ照射されたアモルファスシリコン膜は、アモルファスシリコンの結晶成長温度（６００℃）以下の温度範囲で加熱される。
また、ＣＷレーザ光のエネルギー密度が４．３［Ｊ／ｃｍ２］以上５．８［Ｊ／ｃｍ２］未満の場合は、ＳＰＣ範囲でアモルファスシリコン膜が結晶化され、平均結晶粒径が２５ｎｍ以上３５ｎｍ未満の結晶性シリコン膜が得られる。すなわち、レーザ照射されたアモルファスシリコン膜は、アモルファスシリコンの結晶成長温度以上かつアモルファスシリコンの融点以下の温度範囲（６００℃〜１１００℃）で加熱され、アモルファスシリコン膜内に結晶を固相成長させることにより結晶化する。
ＣＷレーザ光のエネルギー密度が５．８［Ｊ／ｃｍ２］以上７．４［Ｊ／ｃｍ２］未満の場合は、Ｅｘ範囲でアモルファスシリコン膜が結晶化され、平均結晶粒径が４０ｎｍ以上６０ｎｍ未満の結晶性シリコン膜が得られる。すなわち、レーザ照射されたアモルファスシリコン膜は、アモルファスシリコンの融点以上かつシリコンの融点以下の温度範囲（１１００℃〜１４１４℃）で加熱されて、過冷却液体状態を経て結晶化する。
ＣＷレーザ光のエネルギー密度が７．４［Ｊ／ｃｍ２］以上９．６［Ｊ／ｃｍ２］未満の場合は、溶融範囲でアモルファスシリコン膜が結晶化され、平均結晶粒径が６０ｎｍ以上１μｍ未満の結晶性シリコン膜が得られる。すなわち、レーザ照射されたアモルファスシリコン膜は、シリコンの融点（１４１４℃）以上の温度範囲で加熱されて溶融結晶化する。
なお、ＣＷレーザ光のエネルギー密度を９．６［Ｊ／ｃｍ２］以上にしてアモルファスシリコン膜をレーザ照射すると、当該シリコン膜はアブレーション状態となりＴＦＴのチャネル層として機能しなくなる。従って、本実施形態において、エネルギー密度の最大値は、９．６［Ｊ／ｃｍ２］である。
図５Ｂは、図５Ａをシリコンの一般式に換算したものであり、図５Ａに示すエネルギー密度（横軸）をシリコン単位体積あたりの吸収エネルギーとして表したものである。以下、この換算について説明する。
まず、レーザ照射パワー密度をＰ［ｋＷ／ｃｍ２］、レーザスキャン速度をｓｓ［ｍｍ／ｓ］、レーザ光におけるビームプロファイルの短軸幅をＳ［μｍ］とすると、エネルギー密度Ｅｉｒｒ［Ｊ／ｃｍ２］は、Ｅｉｒｒ＝Ｐ×Ｓ／ｓｓで表される。このとき、レーザ照射パワー密度Ｐ、レーザスキャン速度ｓｓ及びレーザ光におけるビームプロファイルの短軸幅Ｓの値を固定し、それぞれ、Ｐ＝７０［ｋＷ／ｃｍ２］、ｓｓ＝３００［ｍｍ／ｓ］、Ｓ＝３０［μｍ］とすると、Ｅｉｒｒ＝Ｐ×Ｓ／ｓｓ＝７．０［Ｊ／ｃｍ２］となる。
ここで、シリコンの吸収率をＡとすると、単位面積あたりのシリコンに吸収されるエネルギーＥａｂｓ［Ｊ／ｃｍ２］は、Ｅａｂｓ＝Ａ×Ｅｉｒｒで表される。また、アモルファスシリコンの膜厚をｄ［ｎｍ］とすると、単位体積あたりのシリコンに吸収されるエネルギーｅ＿ａｂｓ［Ｊ／ｃｍ３］は、ｅ＿ａｂｓ＝Ｅａｂｓ／ｄで表される。従って、ｅ＿ａｂｓ＝（Ａ／ｄ）×Ｅｉｒｒとなる。このとき、アモルファスシリコンの膜厚ｄを４５［ｎｍ］とし、シリコンの吸収率Ａを２５％とすると、ｅ＿ａｂｓ＝５．５×１０４×Ｅｉｒｒとなる。
この変換式を用いて、図５Ａの横軸のエネルギー密度Ｅｉｒｒを換算すると、図５Ｂになる。なお、他の膜厚構成（Ａ’、ｄ’）の場合における照射エネルギー密度Ｅｉｒｒ’は、上記のｅ＿ａｂｓから、Ｅｉｒｒ’＝（ｄ’／Ａ’）×ｅ＿ａｂｓの式から求めることができる。
そして、図５Ｂに示すように、シリコン単位体積あたりの吸収エネルギーが２．４×１０５［Ｊ／ｃｍ３］未満の場合は、平均結晶粒径が２５ｎｍ未満のアモルファス状態の結晶組織である。
また、シリコン単位体積あたりの吸収エネルギーが２．４×１０５［Ｊ／ｃｍ３］以上３．２×１０５［Ｊ／ｃｍ３］未満の場合は、ＳＰＣ範囲で結晶化された結晶組織であって、平均結晶粒径が２５ｎｍ以上３５ｎｍ未満である。
また、シリコン単位体積あたりの吸収エネルギーが３．２×１０５［Ｊ／ｃｍ３］以上４．１×１０５［Ｊ／ｃｍ３］未満の場合は、Ｅｘ範囲で結晶化された結晶組織であって、平均結晶粒径が４０ｎｍ以上６０ｎｍ未満である。
そして、シリコン単位体積あたりの吸収エネルギーが４．１×１０５［Ｊ／ｃｍ３］以上５．３×１０ ５ ［Ｊ／ｃｍ３］未満の場合は、溶融範囲で結晶化された結晶組織であって、平均結晶粒径が６０ｎｍ以上１μｍ未満である。
なお、シリコン単位体積あたりの吸収エネルギーを５．３×１０ ５ ［Ｊ／ｃｍ３］以上でアモルファスシリコン膜をレーザ照射すると、当該シリコン薄膜はアブレーション状態となりＴＦＴのチャネル層として機能しなくなる。
（ＣＷレーザ光を用いた非結晶性半導体膜の結晶化）
次に、ＣＷレーザ光結晶化装置５００を用いて非結晶性半導体膜にＣＷレーザ光を照射することにより、結晶組織が異なる２つの領域を有する半導体膜を同時に形成する方法について、図６を用いて説明する。図６は、本実施形態におけるＣＷレーザ光の長軸プロファイルを示したものであり、レーザ強度とシリコンの結晶組織との関係を表している。
凸形状の光強度分布を有するＣＷレーザ光として、図６に示されるように、長軸のビームプロファイルがガウシアン型であるＣＷレーザ光（以下、「長軸ガウシアン型ＣＷレーザ光」と記載する）を用いて非結晶性半導体膜を照射すると、非結晶性半導体膜はＣＷレーザ光の光強度に応じた結晶組織に結晶化される。すなわち、ＣＷレーザ光のビームプロファイルは、光強度がＣＷレーザ光の光強度分布の位置（領域）によって異なるように構成されているので、１回のレーザ照射によって非結晶性半導体膜に対して異なるレーザエネルギーを同時に与えることができる。これにより、レーザ照射された非結晶性半導体膜において、光強度分布の中の光強度の強い領域で照射された部分については相対的に高い温度となり、また、光強度分布の中の光強度の弱い領域で照射された部分については相対的に低い温度となる。
このように、ＣＷレーザ光の光強度分布の位置によってレーザ照射時における非結晶性半導体膜の加熱温度を異ならせることができるので、結晶組織の異なる半導体膜を同時に形成することができる。例えば、非結晶性シリコン薄膜に対して長軸ガウシアン型ＣＷレーザ光を用いてレーザ照射すると、光強度分布内の光強度に応じて、アモルファス、ＳＰＣ範囲、Ｅｘ範囲又は溶融範囲の結晶組織とすることができる。
これにより、ＣＷレーザ光のビームプロファイルを所望に設定することによって、アモルファス、ＳＰＣ範囲、Ｅｘ範囲又は溶融範囲の結晶組織のうち、複数の範囲の結晶組織を有する半導体膜、すなわち、結晶粒径が異なる所望の２つの領域を有する半導体膜を同時に得ることができる。このようなＣＷレーザ光のビームプロファイルについては、作製したい結晶組織に応じて、図５Ａ及び図５Ｂを用いて所望に設定することができる。
例えば、溶融範囲で結晶化させた結晶組織とＥｘ範囲で結晶化させた結晶組織とを同時に形成する場合、図６に示すように、長軸ガウシアン型ＣＷレーザ光の光強度分布における最大光強度を１００％としたときに、当該光強度分布における一定の幅の内部領域（レーザ光内部領域）ＷＩＮは、光強度が７７％〜１００％となるように設定するとともに、当該光強度分布における一定の幅の内部領域の外側である外部領域（レーザ光外部領域）ＷＯＵＴは、光強度が６１％〜７７％となるように設定する。なお、レーザ光外部領域も、レーザ光内部領域の一定の幅とは異なる一定の幅を有する。
この場合、ＣＷレーザ光の出力エネルギー密度は、図５Ａに示すように、光強度分布におけるエネルギー密度の最大値が９．６［Ｊ／ｃｍ２］である場合、光強度分布における内部領域（レーザ光内部領域）ＷＩＮについてはエネルギー密度が７．４［Ｊ／ｃｍ２］から９．６ｍ［Ｊ／ｃｍ２］の範囲の領域となるように設定すればよく、また、光強度分布における外部領域ＷＯＵＴについては、エネルギー密度が５．８［Ｊ／ｃｍ２］から７．４ｍ［Ｊ／ｃｍ２］の範囲の領域となるように設定すればよい。
長軸ガウシアン型ＣＷレーザ光の出力エネルギー密度をこのように設定してアモルファスシリコン膜に対して所定のビームスキャン方向に連続して照射すると、長軸ガウシアン型ＣＷレーザ光の光強度分布における一定の幅の内部領域ＷＩＮによってレーザ照射された部分は、溶融範囲（１４１４℃以上）の温度分布を示し、溶融範囲で溶融して冷却されて結晶化した第１結晶性半導体膜を得ることができる。また、これと同時に、長軸ガウシアン型ＣＷレーザ光の光強度分布における外部領域ＷＯＵＴによってレーザ照射された部分は、Ｅｘ範囲（１１００℃〜１４１４℃）の温度分布を示し、Ｅｘ範囲で過冷却液体状態を経て結晶化された第２結晶性半導体膜を得ることができる。
これにより、共通の非結晶性半導体膜を用いて、溶融範囲で結晶化させた結晶組織の第１結晶性半導体膜とＥｘ範囲で結晶化させた結晶組織の第２結晶性半導体膜とを同時に形成することができる。このとき、溶融範囲で結晶化された領域における結晶性シリコン膜（第１結晶性半導体膜）の結晶粒は、面内均一性を保ちつつ、その平均結晶粒径は、６０ｎｍ〜１μｍとなる。また、Ｅｘ範囲で結晶化された領域における結晶性シリコン膜（第２結晶性半導体膜）の結晶粒は、面内均一性を保ちつつ、その平均結晶粒径は、４０ｎｍ〜６０ｎｍとなる。
このように、本実施形態よれば、結晶組織（結晶粒径）の異なる２つの領域を有する結晶性半導体膜を一括形成することができる。なお、図６に示すビームプロファイルは一例であって、ビームプロファイルを所望に設定することにより、結晶組織の異なる２つの領域を有する所望の半導体膜を得ることができる。
また、非結晶性半導体膜に対しては、１０〜１００マイクロセカンドなどのマイクロセカンドオーダでレーザ照射することが好ましい。具体的には、長軸ガウシアン型ＣＷレーザ光を、１０〜１００マイクロセカンドなどのマイクロセカンドオーダにてレーザ照射することが好ましい。
このように、長軸ガウシアン型ＣＷレーザ光をナノセカンドオーダではなくマイクロセカンドオーダでレーザ照射することにより、長軸ガウシアン型ＣＷレーザ光の照射時間を長くとることができる。これにより、アモルファスシリコン膜における原子の構造がアモルファスの状態から原子が再配列して結晶化するまでの十分な時間を確保することができるので、面内均一性に優れた結晶組織を有する結晶性半導体膜を形成することができる。
（薄膜トランジスタアレイ装置の構成）
次に、本発明の実施形態に係る薄膜トランジスタアレイ装置について、図面を参照しながら説明する。
図７は、本発明の実施形態に係る薄膜トランジスタアレイ装置を備える薄膜トランジスタアレイ基板（ＴＦＴアレイ基板）２００を示す図である。また、図８は、図７のＴＦＴアレイ基板における画素の構成を示す平面図である。
図７に示すように、ＴＦＴアレイ基板２００は、アクティブマトリクス基板であって、マトリクス状に配置された複数の画素２０で構成される表示部２２０を備える。なお、図７においては、２つの表示部２２０が形成されたＴＦＴアレイ基板２００を示しており、このＴＦＴアレイ基板２００を切断することによって、２つのＴＦＴアレイ基板を得ることができる。また、図７においては、画素２０は表示部２２０の４隅の一部にしか図示されておらず、実際には、画素２０は表示部２２０内にマトリクス状に配列されている。
画素２０は、図８に示すように、ソース配線２１、電源配線２２及びゲート配線２３によって区画されており、１つの画素２０（単位画素）には、第１薄膜トランジスタである駆動用ＴＦＴ１０ａと、第２薄膜トランジスタであるスイッチ用ＴＦＴ１０ｂとが形成されている。
駆動用ＴＦＴ（第１薄膜トランジスタ）１０ａは、有機ＥＬ素子（不図示）を駆動するための駆動トランジスタであり、第１ゲート電極３ａと、第１ゲート電極３ａ上に島状に形成された第１チャネル層５０ａと、第１チャネル層５０ａ上に形成された第１ソース電極８ａ及び第１ドレイン電極９ａとを備える。
スイッチ用ＴＦＴ（第２薄膜トランジスタ）１０ｂは、映像信号を当該画素に供給することを選択するためのスイッチングトランジスタであり、第２ゲート電極３ｂと、第２ゲート電極３ｂ上に島状に形成された第２チャネル層５０ｂと、第２チャネル層５０ｂ上に形成された第２ソース電極８ｂ及び第２ドレイン電極９ｂとを備える。
また、図８に示すように、駆動用ＴＦＴ１０ａにおいて、第１ドレイン電極９ａは、コンタクト２４を介して電源配線２２と電気的に接続されており、第１ゲート電極３ａは、コンタクト２５を介してスイッチ用ＴＦＴ１０ｂの第２ドレイン電極９ｂと電気的に接続されている。なお、図示しないが、駆動用ＴＦＴ１０ａの第１ソース電極８ａは、有機ＥＬ素子の下部電極に電気的に接続される。
また、スイッチ用ＴＦＴ１０ｂにおいて、第２ソース電極８ｂは、コンタクト２６を介してソース配線２１と電気的に接続され、第２ゲート電極３ｂは、コンタクト２７を介してゲート配線２３と電気的に接続される。スイッチ用ＴＦＴ１０ｂの第２ドレイン電極９ｂは、上述のように、駆動用ＴＦＴ１０ａの第１ゲート電極３ａと電気的に接続される。
なお、駆動用ＴＦＴ１０ａの第１ゲート電極３ａと電源配線２２とは、基板垂直方向において絶縁膜を介して重なるように構成されており、コンデンサ２９（不図示）を形成している。
本発明の実施形態に係る薄膜トランジスタアレイ装置においては、第２ドレイン電極９ｂと第１ゲート電極３ａとが電気的に接続されている。これにより、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとを最短の配線長さで接続することができる。この結果、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとの間の電気抵抗を最小にすることができる。従って、高速動作ができ、電力損失も小さい、薄膜トランジスタアレイ装置を実現することができる。なお、第２ドレイン電極９ｂではなく、第２ソース電極８ｂと第１ゲート電極３ａとを電気的に接続するように構成しても構わない。
次に、このように構成される画素の等価回路構成について、図９を用いて説明する。図９は、本発明の実施形態に係る薄膜トランジスタアレイ装置の画素の回路構成図である。
図９に示すように、画素２０は、駆動用ＴＦＴ１０ａと、スイッチ用ＴＦＴ１０ｂと、コンデンサ２９と、有機ＥＬ素子３０とを備える。上述のとおり、駆動用ＴＦＴ１０ａの第１ドレイン電極９ａは電源配線２２に接続され、第１ソース電極８ａは有機ＥＬ素子３０のアノードに接続されている。また、スイッチ用ＴＦＴ１０ｂの第２ソース電極８ｂはソース配線２１に接続され、第２ゲート電極３ｂはゲート配線２３に接続され、第２ドレイン電極９ｂはコンデンサ２９及び駆動用ＴＦＴ１０ａの第１ゲート電極３ａに接続されている。
この構成において、ゲート配線２３にゲート信号が入力され、スイッチ用ＴＦＴ１０ｂをオン状態にすると、ソース配線２１を介して供給された信号電圧がコンデンサ２９に書き込まれる。そして、コンデンサ２９に書き込まれた保持電圧は、１フレーム期間を通じて保持される。この保持電圧により、駆動用ＴＦＴ１０ａのコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が、有機ＥＬ素子３０のアノードからカソードへと流れる。これにより、有機ＥＬ素子３０が発光し、画像として表示される。
次に、本発明の実施形態に係る薄膜トランジスタアレイ装置の構造について、図１０を用いて説明する。図１０は、本発明の実施形態に係る薄膜トランジスタアレイ装置の構造を示す断面図である。なお、図１０は、図８のＹ−Ｙ’線に沿って切断した断面図である。
図１０に示すように、本発明の実施形態に係る薄膜トランジスタアレイ装置１００は、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとによって構成される。
駆動用ＴＦＴ１０ａは、ボトムゲート型の薄膜トランジスタ装置であって、基板１上に順次形成された、アンダーコート層２、第１ゲート電極３ａ、ゲート絶縁膜４、第１結晶性半導体膜５ａ、第１非結晶性半導体膜６ａ、一対の第１コンタクト層７ａ、第１ソース電極８ａ及び第１ドレイン電極９ａを備える。なお、駆動用ＴＦＴ１０ａの第１チャネル層５０ａは、第１結晶性半導体膜５ａと第１非結晶性半導体膜６ａとで構成されている。
また、スイッチ用ＴＦＴ１０ｂは、ボトムゲート型の薄膜トランジスタ装置であって、基板１上に順次形成された、アンダーコート層２、第２ゲート電極３ｂ、ゲート絶縁膜４、第２結晶性半導体膜５ｂ、第２非結晶性半導体膜６ｂ、一対の第２コンタクト層７ｂ、第２ソース電極８ｂ及び第２ドレイン電極９ｂを備える。なお、スイッチ用ＴＦＴの第２チャネル層５０ｂは、第２結晶性半導体膜５ｂと第２非結晶性半導体膜６ｂとで構成されている。
以下、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとの各構成について、さらに詳しく説明する。
基板１は、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとに共通し、例えば、石英ガラス、無アルカリガラス、高耐熱性ガラス等のガラス材料からなるガラス基板である。
アンダーコート層２は、基板１の中に含まれる不純物が上層の半導体膜に侵入することを防止したり、レーザアニールなどの高温熱処理プロセスにおいて基板１への熱の影響を緩和させたりするために、基板１上に形成される。アンダーコート層２としては、例えば、シリコン窒化膜、酸化シリコン又はシリコン酸窒化膜を用いることができる。
第１ゲート電極３ａ及び第２ゲート電極３ｂは、アンダーコート層２上に所定形状でパターン形成される。第１ゲート電極３ａ及び第２ゲート電極３ｂとしては、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）及びクロム（Ｃｒ）の単層構造又は多層構造からなり、例えばモリブデンタングステン（ＭｏＷ）を用いることができる。
ゲート絶縁膜４は、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとに共通する絶縁膜であって、第１ゲート電極３ａ及び第２ゲート電極３ｂ上に、第１ゲート電極３ａ及び第２ゲート電極３ｂを覆うようにして全面に形成される。ゲート絶縁膜４としては、例えば、酸化シリコン、窒化シリコン、シリコン酸窒化膜、酸化アルミニウム、酸化タンタル又はその積層膜を用いることができる。
駆動用ＴＦＴ１０ａの第１結晶性半導体膜５ａは、ゲート絶縁膜４上に形成されており、ＣＷレーザ光によって非結晶性半導体膜を結晶化することにより形成される。第１結晶性半導体膜５ａの平均結晶粒径（第１の平均結晶粒径）は６０ｎｍ〜１μｍである。本実施形態において、第１結晶性半導体膜５ａは、非結晶構造のアモルファスシリコンと結晶性シリコンの結晶構造との混晶を含むシリコン薄膜であっても構わない。
スイッチ用ＴＦＴ１０ｂの第２結晶性半導体膜５ｂもゲート絶縁膜４上に形成されており、ＣＷレーザ光によって非結晶性半導体膜を結晶化することにより形成される。第２結晶性半導体膜５ｂの平均結晶粒径（第２の平均結晶粒径）は、第１結晶性半導体膜５ａの平均結晶粒径よりも小さく、４０ｎｍ〜６０ｎｍである。本実施形態において、第２結晶性半導体膜５ｂも、非結晶構造のアモルファスシリコンと結晶性シリコンの結晶構造との混晶を含むシリコン薄膜であっても構わない。
なお、上記の結晶粒径の異なる第１結晶性半導体膜５ａと第２結晶性半導体膜５ｂとは、後述するように同一製造工程における同一レーザ照射によって同時に形成される。
駆動用ＴＦＴ１０ａの第１非結晶性半導体膜６ａとスイッチ用ＴＦＴの第２非結晶性半導体膜６ｂとは、それぞれ第１結晶性半導体膜５ａ上と第２結晶性半導体膜５ｂ上とに形成されており、いずれも、例えば、アモルファスシリコン膜（非晶質シリコン膜）等で構成されている。
一対の第１コンタクト層７ａ及び一対の第２コンタクト層７ｂは、それぞれ第１非結晶性半導体膜６ａ上及び第２非結晶性半導体膜６ｂ上に形成される。一対の第１コンタクト層７ａ及び一対の第２コンタクト層７ｂは、不純物を高濃度に含む非晶質性半導体膜で構成することができ、例えば、アモルファスシリコン膜に不純物としてリン（Ｐ）をドーピングしたｎ型半導体層とすることができる。また、一対の第１コンタクト層７ａ及び一対の第２コンタクト層７ｂは、１×１０１９（ａｔｍ／ｃｍ３）以上の高濃度の不純物を含むように構成することが好ましい。
駆動用ＴＦＴ１０ａにおいて、第１ソース電極８ａ及び第１ドレイン電極９ａは、第１コンタクト層７ａ上に形成されている。また、スイッチ用ＴＦＴ１０ｂにおいて、第２ソース電極８ｂ及び第２ドレイン電極９ｂは、第２コンタクト層７ｂ上に形成されている。第１ソース電極８ａ、第１ドレイン電極９ａ、第２ソース電極８ｂ及び第２ドレイン電極９ｂは、それぞれ導電性材料又はその合金で構成された単層構造又は多層構造であり、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）及びクロム（Ｃｒ）等の材料で構成される。
以上、本発明の実施形態に係る薄膜トランジスタアレイ装置１００によれば、平均結晶粒径が相対的に大きい結晶粒の第１結晶性半導体膜５ａをチャネル層とする駆動用ＴＦＴ１０ａと、平均結晶粒径が相対的に小さい結晶粒の第２結晶性半導体膜５ｂをチャネル層とするスイッチ用ＴＦＴ１０ｂとを形成することができる。
これにより、駆動用ＴＦＴ１０ａについては、大きい結晶粒の第１結晶性半導体膜５ａによってオン電流を増加させることができる。従って、また、スイッチ用ＴＦＴ１０ｂについては、アモルファス構造の半導体膜をチャネル層とするＴＦＴに比べてオン電流を高くすることができるとともに、結晶粒径が大きい半導体膜をチャネル層とするＴＦＴに比べてオフ電流を抑制することができる。従って、オン特性に優れた駆動用ＴＦＴ１０ａと、オフ特性及びオン特性に優れたスイッチ用ＴＦＴとを有する薄膜トランジスタアレイ装置を実現することができる。
なお、本実施形態において、第１結晶性半導体膜５ａと第２結晶性半導体膜５ｂとは離間されている。これにより、第１結晶性半導体膜５ａと第２結晶性半導体膜５ｂとの間において、電子又はホールのキャリアの流入が生じない。この結果、第１結晶性半導体膜５ａをチャネル層とする駆動用ＴＦＴ１０ａと、第２結晶性半導体膜５ｂをチャネル層とするスイッチ用ＴＦＴ１０ｂとにおいて、相互に影響を受けることなく動作させることができる。
（有機ＥＬ表示装置の構成）
次に、本発明の実施形態に係る有機ＥＬ表示装置３００について、図１１を用いて説明する。図１１は、本発明の実施形態に係る有機ＥＬ表示装置の一画素における断面図である。
本発明の実施形態に係る有機ＥＬ表示装置３００は、上述の駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとからなる薄膜トランジスタアレイ装置１００を備えるものであり、上述の図７に示すＴＦＴアレイ基板２００における複数の画素２０において、薄膜トランジスタアレイ装置１００が画素単位で配置されている。
図１１に示すように、本実施形態に係る有機ＥＬ表示装置３００は、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂ（不図示）とが形成されたＴＦＴアレイ基板２００上に、第１層間絶縁膜３１０、第２層間絶縁膜３２０、第１コンタクト部３３０、第２コンタクト部３４０、バンク３５０、下部電極３６０、有機ＥＬ層３７０及び上部電極３８０を備える。なお、図１１においては、駆動用ＴＦＴ１０ａが図示されており、スイッチ用ＴＦＴ１０ｂは図示されていない。
図１１に示すように、駆動用ＴＦＴ１０ａ及びスイッチ用ＴＦＴ１０ｂを覆うようにして、第１層間絶縁膜３１０が形成されている。第１層間絶縁膜３１０上にはソース配線２１及び電源配線２２が形成されており、電源配線２２と駆動用ＴＦＴ１０ａの第１ドレイン電極９ａとは、第１層間絶縁膜３１０を貫通する第１コンタクト部３３０を介して電気的に接続されている。また、ソース配線２１と電源配線２２とを覆うようにして、第２層間絶縁膜３２０が形成されている。
第２層間絶縁膜３２０上には、隣接する画素との境界部分にバンク３５０が形成されている。従って、バンク３５０はＴＦＴアレイ基板２００上に複数個形成されており、隣接するバンク３５０によって開口部が形成される。バンク３５０の開口部には、下部電極３６０と有機ＥＬ層３７０と上部電極３８０とで構成される有機ＥＬ素子３０が形成されている。
下部電極３６０は、画素単位で配置された陽極（アノード）であり、第２層間絶縁膜３２０上に形成されている。下部電極３６０と駆動用ＴＦＴ１０ａの第１ソース電極８ａとは、第１層間絶縁膜３１０と第２層間絶縁膜３２０とを貫通する第２コンタクト部３４０を介して電気的に接続されている。
有機ＥＬ層（有機発光層）３７０は、色（サブ画素列）単位又はサブ画素単位で形成されており、所定の有機発光材料で構成されている。
上部電極３８０は、有機ＥＬ層３７０の上方に配置され、複数の画素を跨ぐように形成された陰極（カソード）であり、ＩＴＯ等の透明電極によって構成される。
以上、本発明の実施形態に係る有機ＥＬ表示装置３００によれば、駆動用ＴＦＴ１０ａにおける第１結晶性半導体膜５ａの平均結晶粒径が６０ｎｍから１μｍであるので、駆動用ＴＦＴ１０ａの第１チャネル層５０ａに流れる電流を大きくすることができる。その結果、画素２０の発光電流を大きくすることができるので、有機ＥＬ表示装置３００の発光輝度を大きくすることができる。
また、スイッチ用ＴＦＴ１０ｂにおける第２結晶性半導体膜５ｂの平均結晶粒径が４０ｎｍから６０ｎｍであるので、アモルファス構造の半導体膜をチャネル層とするスイッチ用ＴＦＴに比べて高速動作のＴＦＴを構成することができるとともに、結晶粒径が大きい半導体膜をチャネル層とするＴＦＴに比べてオフ電流を抑制することができる。その結果、動画特性に優れた有機ＥＬ表示装置を実現することができる。従って、発光輝度が大きく、かつ、高速表示をすることができる有機ＥＬ表示装置を実現することができる。
（薄膜トランジスタアレイ装置の製造方法）
次に、本発明の実施形態に係る薄膜トランジスタアレイ装置１００の製造方法について、図面を参照しながら説明する。
図１２Ａは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法のフローチャートである。また、図１２Ｂは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における結晶性半導体膜形成工程のフローチャートである。
図１２Ａに示すように、本発明の実施形態に係る薄膜トランジスタアレイ装置１００の製造方法は、第１工程である基材準備工程（Ｓ１０）と、第２工程である第１ゲート電極形成工程（Ｓ２０）と、第３工程である第２ゲート電極形成工程（Ｓ３０）と、第４工程であるゲート絶縁膜形成工程（Ｓ４０）と、第５工程である結晶性半導体膜形成工程（Ｓ５０）と、第６工程であるソースドレイン電極形成工程（Ｓ６０）とを、この順に含む。さらに、図１２Ｂに示すように、第５工程である結晶性半導体膜形成工程（Ｓ５０）は、第５−１工程である非結晶性半導体膜へのレーザ照射工程（Ｓ５１）と、第５−２工程である非結晶性半導体膜の結晶化工程（Ｓ５２）とを含む。
次に、本発明の実施形態に係る薄膜トランジスタアレイ装置１００の具体的な製造方法について、図１３Ａ〜図１３Ｍを用いて説明する。図１３Ａ〜図１３Ｍは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における各工程を模式的に示した平面図及び断面図である。なお、各図において左側の図が平面図を表し、右側の図は当該平面図におけるＹ−Ｙ’線に沿って切断した断面図を表している。
まず、図１３Ａに示すように、基材として、ガラス基板からなる基板１を準備する（Ｓ１０）。その後、基板１上に、シリコン窒化膜等の絶縁膜からなるアンダーコート層２をプラズマＣＶＤ等によって形成する。
次に、純水等で洗浄した後に、図１３Ｂに示すように、アンダーコート層２上にゲート金属膜３Ｍを例えば５０ｎｍ程度の膜厚で成膜する。本実施形態では、モリブデンタングステン（ＭｏＷ）からなるゲート金属膜３Ｍをスパッタによって成膜した。
次に、ゲート金属膜３Ｍに対してフォトリソグラフィ及びウェットエッチングを施すことにより、ゲート金属膜３Ｍをパターニングして、図１３Ｃに示すように、所定形状の第１ゲート電極３ａと第２ゲート電極３ｂとを形成する（Ｓ２０、Ｓ３０）。
次に、図１３Ｄに示すように、第１ゲート電極３ａ及び第２ゲート電極３ｂを覆うようにして、第１ゲート電極３ａと第２ゲート電極３ｂの上に、二酸化シリコンからなるゲート絶縁膜４を例えば１００ｎｍ程度の膜厚で成膜する（Ｓ４０）。なお、ゲート絶縁膜４は、プラズマＣＶＤ等によって成膜することができる。
次に、図１３Ｅに示すように、ゲート絶縁膜４上に、非結晶性半導体膜５αとしてアモルファスシリコン膜を例えば５０ｎｍ程度の膜厚で成膜する。なお、非結晶性半導体膜５αも、プラズマＣＶＤ等によって成膜することができる。
その後、非結晶性半導体膜５αに長軸ガウシアン型ＣＷレーザ光を照射する前準備として、脱水素処理を行う。具体的には、例えば４００℃〜５００℃で３０分間のアニールを行う。これは、アモルファスシリコン膜からなる非結晶性半導体膜５αには、通常、５％〜１５％の水素がＳｉＨとして含有されており、水素を含有したままの非結晶性半導体膜５αを結晶化すると、水素がシリコンの手を塞いでしまい結晶化を阻害してしまうだけでなく、突沸のような現象が起こりやすくなるからである。
次に、図１３Ｆに示すように、図１に示したＣＷレーザ光結晶化装置を用いて、図２Ａに示す形状の光強度分布を有する長軸ガウシアン型ＣＷレーザ光を非結晶性半導体膜５αに照射して、非結晶性半導体膜５αを結晶化する（Ｓ５０）。
具体的には、図６に示すようなビームプロファイルに設定された長軸ガウシアン型のＣＷレーザ光を非結晶性半導体膜５αに照射する（Ｓ５１）。なお、長軸ガウシアン型のＣＷレーザ光は、マイクロセカンドオーダにて照射する。
このとき、本実施形態では、第１ゲート電極３ａの上方に位置する非結晶性半導体膜５αに対しては、長軸ガウシアン型ＣＷレーザ光の光強度分布における一定の幅の内部領域ＷＩＮによって照射されるようにレーザ照射を行う。また、第２ゲート電極３ｂの上方に位置する非結晶性半導体膜５αに対しては、当該長軸ガウシアン型ＣＷレーザ光の光強度分布における外部領域ＷＯＵＴによって照射されるようにレーザ照射を行う。
これにより、図１３Ｇに示すように、上記内部領域ＷＩＮによって照射された非結晶性半導体膜５αの領域は、１４１４℃以上の温度範囲（溶融範囲）で加熱されて溶融する。その後、溶融させた非結晶性半導体膜５αを冷却することによって結晶化させて、溶融範囲で結晶化した結晶構造の結晶性半導体膜５Ｍｅを形成することができる（Ｓ５２）。
また、同図に示すように、上記外部領域ＷＯＵＴによって照射された非結晶性半導体膜５αの領域は、１１００℃〜１４１４℃の温度範囲（Ｅｘ範囲）で結晶化した結晶構造の結晶性半導体膜５Ｅｘとなる。
その後、水素プラズマを用いた水素プラズマ処理を行う。水素プラズマ処理を行うことにより、レーザ未照射の非結晶性半導体膜５αを含めて、レーザ光が照射された非結晶性半導体膜５α（結晶性半導体膜５Ｍｅ及び結晶性半導体膜５Ｅｘ）の水素終端化処理を行う。水素プラズマ処理は、例えばＨ２、Ｈ２／アルゴン（Ａｒ）等の水素ガスを含むガスを原料として高周波電力により水素プラズマを発生させることにより行われる。
次に、図１３Ｈに示すように、非結晶性半導体膜６αを例えば１００ｎｍ程度の膜厚で成膜する。具体的には、プラズマＣＶＤ法により、レーザ未照射の非結晶性半導体膜５αを含めて、結晶性半導体膜５Ｍｅ（第１結晶性半導体膜５ａ）及び結晶性半導体膜５Ｅｘ（第２結晶性半導体膜５ｂ）の上に、アモルファスシリコン膜からなる非結晶性半導体膜６αを成膜する。
次に、図１３Ｉに示すように、フォトリソグラフィ及びウェットエッチングを施すことにより、積層された結晶性半導体膜５Ｍｅ及び非結晶性半導体膜６αを選択的にパターニングすることにより、第１結晶性半導体膜５ａ及び第１非結晶性半導体膜６ａを島状に形成する。また、これと同時に、積層された結晶性半導体膜５Ｅｘと非結晶性半導体膜６αも選択的にパターニングして、第２結晶性半導体膜５ｂ及び第２非結晶性半導体膜６ｂについても島状に形成する。
このように、第１結晶性半導体膜５ａ（第１非結晶性半導体膜６ａ）と第２結晶性半導体膜５ｂ（第２非結晶性半導体膜６ｂ）との境界領域をパターニング除去することによって、第１結晶性半導体膜５ａ（第１非結晶性半導体膜６ａ）と第２結晶性半導体膜５ｂ（第２非結晶性半導体膜６ｂ）とを離間させて分離形成することができる。
これにより、第１結晶性半導体膜５ａと第１非結晶性半導体膜６ａとが積層された第１チャネル層５０ａと、第２結晶性半導体膜５ｂと第２非結晶性半導体膜６ｂとが積層された第２チャネル層５０ｂとを形成することができる。
次に、図１３Ｊに示すように、プラズマＣＶＤ等によってアモルファスシリコン膜からなる非晶質性半導体膜を成膜し、当該非晶質性半導体膜に不純物をドーピングして、第１コンタクト層７ａ及び第２コンタクト層７ｂとなる不純物ドープの非晶質性半導体膜７αＤを形成する。不純物としては、例えば、リン等の５価元素を用いることができる。また、不純物濃度が高濃度となるようにドーピングする。
次に、図１３Ｋに示すように、不純物ドープの非晶質性半導体膜７αＤ上に、ソースドレイン金属膜８Ｍを成膜する。ソースドレイン金属膜８Ｍの材料は、第１ソース電極８ａ、第１ドレイン電極９ａ、第２ソース電極８ｂ及び第２ドレイン電極９ｂを構成する材料である。本実施形態では、ＭｏＷ／Ａｌ／ＭｏＷの三層構造のソースドレイン金属膜８Ｍをスパッタ法によって成膜した。
次に、図１３Ｌに示すように、フォトリソグラフィ及びウェットエッチングを施すことにより、ソースドレイン金属膜８Ｍと不純物ドープの非晶質性半導体膜７αＤとをパターニングする。これにより、第１ソース電極８ａ及び第１ドレイン電極９ａと、第２ソース電極８ｂ及び第２ドレイン電極９ｂとを形成する（Ｓ６０）。
その後、ソースドレイン金属膜８Ｍをパターニングするときのレジスト（不図示）を残したまま、ドライエッチングを施すことにより、図１３Ｍに示すように、第１非結晶性半導体膜６ａ及び第２非結晶性半導体膜６ｂの上層一部をエッチングする。これにより、不純物ドープの非晶質性半導体膜７αＤを分離して、ｎ＋層である一対の第１コンタクト層７ａ及び一対の第２コンタクト層７ｂを形成することができる。また、非晶質性半導体膜７αＤの上層をエッチングすることにより、所望の膜厚の第１チャネル層５０ａ及び第２チャネル層５０ｂを形成することができる。
これにより、本発明の実施形態に係る薄膜トランジスタアレイ装置１００を製造することができる。
なお、製造方法は図示しないが、その後、図１１に示すように、第１層間絶縁膜３１０、第２層間絶縁膜３２０、第１コンタクト部３３０、第２コンタクト部３４０、バンク３５０、下部電極３６０、有機ＥＬ層３７０及び上部電極３８０、並びに、ソース配線２１、電源配線２２及びゲート配線２３を形成することにより、有機ＥＬ表示装置を製造することができる。
また、以上の説明では一つの画素について説明したが、他の画素の薄膜トランジスタアレイ装置についても同様に形成することができる。以下、複数の画素を含む表示部全体におけるＣＷレーザのビームスキャン方法について、図１４を用いて説明する。図１４は、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法に関し、表示部全体をビームスキャンする様子を模式的に示す図である。
図１４に示すように、上述した本実施形態における長軸ガウシアン型ＣＷレーザ光のビームスキャン方法は、複数行及び複数列のマトリクス状に配置された複数の画素２０に対して、一行（１ライン）単位でレーザ照射を行うものである。このとき、図１３Ｇで説明したように、駆動用ＴＦＴ１０ａの第１結晶性半導体膜５ａとなる部分における非結晶性半導体膜５αについては、ＣＷレーザ光の光強度分布における内部領域ＷＩＮによって照射されるように、また、スイッチ用ＴＦＴ１０ｂの第２結晶性半導体膜５ｂとなる部分における非結晶性半導体膜５αについては、ＣＷレーザ光の光強度分布のうちレーザ光外部領域ＷＯＵＴによってレーザ照射されるようにしてビームスキャンを行う。
図１５は、このときのレーザ照射の様子を拡大して示した図である。図１５に示すように、本実施形態において、レーザ照射は、行方向に配列された複数の画素２０に対して連続してスキャンすることにより行単位で行う。なお、図１５では、レーザ光の光強度分布に対する駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとの位置関係が分かるように、レーザ照射時には存在しないトランジスタの電極等の構成要素も図示している。
また、本実施形態では、左側から右側に向かう一方向で順次ビームスキャンしたが、１ライン目は左側から右側に向かう方向に、次の２ライン目は、右側から左側に向かう方向に、１ラインごとに交互に折り返すようにしてビームスキャンしても構わない。
次に、本実施形態に製造方法によって製造した薄膜トランジスタアレイ装置１００の電流特性について図１６を用いて説明する。図１６は、本発明の実施形態に係る薄膜トランジスタアレイ装置における結晶粒径に対する電流特性を示す図である。
図１６に示すように、本実施形態に係る薄膜トランジスタアレイ装置１００において、駆動用ＴＦＴ１０ａの第１チャネル層５０ａにおける第１結晶性半導体膜５ａの平均結晶粒径が６０ｎｍ〜１μｍと比較的に大きくすることができるので、駆動用ＴＦＴ１０ａのオン電流を大きくすることができる。また、スイッチ用ＴＦＴ１０ｂの第２チャネル層５０ｂにおける第２結晶性半導体膜５ｂの平均結晶粒径が４０ｎｍ〜６０ｎｍと比較的に小さくすることができるので、スイッチ用ＴＦＴ１０ｂのオフ電流を小さくすることができる。
以上、本実施形態に係る薄膜トランジスタアレイ装置１００の製造方法によれば、オン電流が高くオン特性に優れた駆動用ＴＦＴ１０ａと、オフ電流が低くオフ特性に優れたスイッチ用ＴＦＴ１０ｂとを同時に形成することができる。
次に、駆動用ＴＦＴ１０ａのオン電流とスイッチ用ＴＦＴ１０ｂのオフ電流に対する有機ＥＬ表示装置の表示性能の関係について、図１７Ａ及び図１７Ｂを用いて説明する。図１７Ａは、駆動用ＴＦＴのオン電流と有機ＥＬ表示装置の発光輝度との関係を示す図である。また、図１７Ｂは、スイッチ用ＴＦＴのオフ電流と有機ＥＬ表示装置の階調変動との関係を示す図である。
図１７Ａに示すように、駆動用ＴＦＴ１０ａのオン電流が増加するに従って、有機ＥＬ表示装置の発光輝度は増加する。また、図１７Ｂに示すように、スイッチ用ＴＦＴ１０ｂのオフ電流が低減するに従って、有機ＥＬ表示装置における階調変動が減少する。階調変動が減少するのは、スイッチ用ＴＦＴ１０ｂのオフ電流が小さくなることにより、駆動用ＴＦＴ１０ａのゲート電圧の変動が小さくなるからである。
従って、本実施形態に係る薄膜トランジスタアレイ装置１００を備える有機ＥＬ表示装置３００によれば、上述のとおり、駆動用ＴＦＴ１０ａのオン電流を大きくすることができるので、有機ＥＬ表示装置３００の発光輝度を増加させることができる。また、スイッチ用ＴＦＴ１０ｂのオフ電流を小さくすることができるので、有機ＥＬ表示装置３００における階調変動を小さくすることができる。これにより、高画質の画像を表示することのできる有機ＥＬ表示装置３００を得ることができる。
（変形例）
上記の実施形態では、図６に示すようなビームプロファイルの長軸ガウシアン型ＣＷレーザ光によってレーザ照射したが、これに限らない。長軸ガウシアン型ＣＷレーザ光のビームプロファイルパターンについては、形成すべき結晶組織に応じて、図５Ａ及び図５Ｂを用いて所望に設定することができる。以下、長軸ガウシアン型ＣＷレーザ光の他のビームプロファイルパターンについて、図１８〜図２１を用いて説明する。
なお、以下の変形例において、ＣＷレーザ光結晶化装置としては上記の実施形態と同じものを用いることができる。すなわち、各ビームプロファイルは、図１に示されるＣＷレーザ光結晶化装置を用いて変更することができる。また、以下の変形例は、第１結晶性半導体膜５ａ及び第２結晶性半導体膜５ｂの結晶組織以外の構成については、上記の実施形態と同様である。さらに、レーザのビームスキャン方法も上記の実施形態と同様の方法によって行うことができる。
（変形例１）
図１８は、本発明の変形例１に係る薄膜トランジスタアレイ装置の製造方法おけるビームプロファイル及びレーザ照射位置を示す図である。
図１８に示すように、本変形例では、駆動用ＴＦＴ１０ａのチャネル層としては、非結晶性半導体膜が溶融範囲で結晶化した第１結晶性半導体膜５ａとなるように、かつ、スイッチ用ＴＦＴ１０ｂのチャネル層としては、非結晶性半導体膜がＳＰＣ範囲で結晶化した第２結晶性半導体膜５ｂとなるように、長軸ガウシアン型ＣＷレーザ光のビームプロファイルが設定されている。
本変形例は、溶融範囲で結晶化させた結晶組織とＳＰＣ範囲で結晶化させた結晶組織とを同時に形成する場合であって、図１８に示すように、長軸ガウシアン型ＣＷレーザ光の光強度分布における最大光強度を１００％としたときに、当該光強度分布における一定の幅の内部領域ＷＩＮについては、光強度が７７％〜１００％となるように設定するとともに、当該光強度分布における外部領域ＷＯＵＴについては、光強度が４４％〜６１％となるように設定する。
この場合、ＣＷレーザ光の出力エネルギー密度は、図５Ａに示すように、光強度分布におけるエネルギー密度の最大値が９．６［Ｊ／ｃｍ２］である場合、光強度分布における内部領域（レーザ光内部領域）ＷＩＮについては、エネルギー密度が７．４［Ｊ／ｃｍ２］から９．６ｍ［Ｊ／ｃｍ２］の範囲の領域となるように設定すればよく、また、光強度分布における外部領域ＷＯＵＴについては、エネルギー密度が４．３［Ｊ／ｃｍ２］から５．８ｍ［Ｊ／ｃｍ２］の範囲の領域となるように設定すればよい。
なお、シリコン単位体積あたりの吸収エネルギーに換算すると、図５Ｂに示すように、光強度分布における単位体積あたりの吸収エネルギーの最大値が５．３×１０５［Ｊ／ｃｍ３］である場合、光強度分布における内部領域ＷＩＮについては、単位体積あたりの吸収エネルギーが４．１×１０５［Ｊ／ｃｍ３］から５．３×１０５［Ｊ／ｃｍ３］の範囲の領域となるように設定すればよく、また、光強度分布における外部領域ＷＩＮについては、単位あたりの吸収エネルギーが２．４×１０５［Ｊ／ｃｍ３］から３．２×１０５［Ｊ／ｃｍ３］の範囲の領域となるように設定すればよい。
長軸ガウシアン型ＣＷレーザ光の出力エネルギー密度をこのように設定してアモルファスシリコン膜に対して所定のビームスキャン方向に連続して照射すると、長軸ガウシアン型ＣＷレーザ光の光強度分布における一定の幅の内部領域ＷＩＮによってレーザ照射された部分は、溶融範囲（１４１４℃以上）で加熱溶融し、その後、冷却されることによって結晶化されて第１結晶性半導体膜となる。また、これと同時に、長軸ガウシアン型ＣＷレーザ光の光強度分布における外部領域ＷＯＵＴによってレーザ照射された部分は、ＳＰＣ範囲（６００℃〜１１００℃）でアモルファスシリコン膜内に結晶を固相成長させることによって結晶化されて第２結晶性半導体膜となる。
これにより、共通の非結晶性半導体膜を用いて、溶融範囲で結晶化させた結晶組織の第１結晶性半導体膜とＳＰＣ範囲で結晶化させた結晶組織の第２結晶性半導体膜とを同時に形成することができる。このとき、溶融範囲で結晶化された領域における結晶性シリコン膜（第１結晶性半導体膜）の結晶粒は、面内均一性を保ちつつ、その平均結晶粒径は、６０ｎｍ〜１μｍとなる。また、ＳＰＣ範囲で結晶化された領域における結晶性シリコン膜（第２結晶性半導体膜）の結晶粒は、面内均一性を保ちつつ、その平均結晶粒径は、２５ｎｍ〜３５ｎｍとなる。
（変形例２）
図１９は、本発明の変形例２に係る薄膜トランジスタアレイ装置の製造方法おけるビームプロファイル及びレーザ照射位置を示す図である。
図１９に示すように、本変形例では、駆動用ＴＦＴ１０ａのチャネル層としては、非結晶性半導体膜が溶融範囲で結晶化した第１結晶性半導体膜５ａとなるように、かつ、スイッチ用ＴＦＴ１０ｂのチャネル層としては、非結晶性半導体膜が当該非結晶性半導体膜の結晶成長温度以下の温度範囲でレーザ照射されたとなるように、長軸ガウシアン型ＣＷレーザ光のビームプロファイルが設定されている。すなわち、本変形例では、スイッチ用ＴＦＴ１０ｂのチャネル層が、上記の実施形態のような結晶性半導体膜（第２結晶性半導体膜５ｂ）ではなく、非結晶性半導体膜のままの状態である。
本変形例は、溶融範囲で結晶化させた結晶組織と非結晶性の結晶組織とを同時に形成する場合であって、図１９に示すように、長軸ガウシアン型ＣＷレーザ光の光強度分布における最大光強度を１００％としたときに、当該光強度分布における一定の幅の内部領域ＷＩＮについては、光強度が７７％〜１００％となるように設定するとともに、当該光強度分布における外部領域ＷＯＵＴについては、光強度が４４％以下となるように設定する。
この場合、ＣＷレーザ光の出力エネルギー密度は、図５Ａに示すように、光強度分布におけるエネルギー密度の最大値が９．６［Ｊ／ｃｍ２］である場合、光強度分布における内部領域（レーザ光内部領域）ＷＩＮについては、エネルギー密度が７．４［Ｊ／ｃｍ２］から９．６ｍ［Ｊ／ｃｍ２］の範囲の領域となるように設定すればよく、また、光強度分布における外部領域ＷＯＵＴについては、エネルギー密度が４．３［Ｊ／ｃｍ２］以下の範囲の領域となるように設定すればよい。
なお、シリコン単位体積あたりの吸収エネルギーに換算すると、図５Ｂに示すように、光強度分布における単位体積あたりの吸収エネルギーの最大値が５．３×１０５［Ｊ／ｃｍ３］である場合、光強度分布における内部領域ＷＩＮについては、単位体積あたりの吸収エネルギーが４．１×１０５［Ｊ／ｃｍ３］から５．３×１０５［Ｊ／ｃｍ３］の範囲の領域となるように設定すればよく、また、光強度分布における外部領域ＷＩＮについては、単位あたりの吸収エネルギーが２．４×１０５［Ｊ／ｃｍ３］以下の範囲の領域となるように設定すればよい。
長軸ガウシアン型ＣＷレーザ光の出力エネルギー密度をこのように設定してアモルファスシリコン膜に対して所定のビームスキャン方向に連続して照射すると、長軸ガウシアン型ＣＷレーザ光の光強度分布における一定の幅の内部領域ＷＩＮによってレーザ照射された部分は、溶融範囲（１４１４℃以上）で加熱溶融し、その後、冷却されることによって結晶化されて結晶性半導体膜となる。また、これと同時に、長軸ガウシアン型ＣＷレーザ光の光強度分布における外部領域ＷＯＵＴによってレーザ照射された部分は、非結晶性半導体膜の結晶成長温度以下の温度範囲となりアモルファス状態のままとなる。
これにより、共通の非結晶性半導体膜を用いて、溶融範囲で結晶化させた結晶組織の結晶性半導体膜とアモルファス状態の非結晶性半導体膜とを同時に形成することができる。このとき、溶融範囲で結晶化された領域における結晶性シリコン膜（第１結晶性半導体膜）の結晶粒は、面内均一性を保ちつつ、その平均結晶粒径は、６０ｎｍ〜１μｍとなる。また、非結晶性半導体膜の結晶成長温度以下の温度範囲でレーザ照射され、アモルファス状態のままの非結晶性半導体膜の結晶粒は、面内均一性を保ちつつ、その平均結晶粒径は、２５ｎｍ以下となる。
（変形例３）
図２０は、本発明の変形例３に係る薄膜トランジスタアレイ装置の製造方法おけるビームプロファイル及びレーザ照射位置を示す図である。
図２０に示すように、本変形例では、駆動用ＴＦＴ１０ａのチャネル層としては、非結晶性半導体膜がＳＰＣ範囲で結晶化した第２結晶性半導体膜５ｂとなるように、かつ、スイッチ用ＴＦＴ１０ｂのチャネル層としては、非結晶性半導体膜が溶融範囲で結晶化した第１結晶性半導体膜５ａとなるように、長軸ガウシアン型ＣＷレーザ光のビームプロファイルが設定されている。
本変形例は、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとにおけるチャネル層の結晶性半導体膜が変形例１と入れ替わった構成となっている。従って、本変形例と変形例１とは、長軸ガウシアン型ＣＷレーザ光のビームプロファイルは同じであるが、ＣＷレーザ光のビームスキャン位置が異なっている。
すなわち、図２０に示すように、ＣＷレーザ光に光強度分布における一定の幅の内部領域ＷＩＮは、スイッチ用ＴＦＴ１０ｂの第２結晶性半導体膜５ｂを形成するために用いられ、当該光強度分布における外部領域ＷＯＵＴは、駆動用ＴＦＴ１０ａの第１結晶性半導体膜５ａを形成するために用いられる。
（変形例４）
図２１は、本発明の変形例３に係る薄膜トランジスタアレイ装置の製造方法おけるビームプロファイル及びレーザ照射位置を示す図である。
図２１に示すように、本変形例では、駆動用ＴＦＴ１０ａのチャネル層としては、非結晶性半導体膜がＳＰＣ範囲で結晶化した第２結晶性半導体膜５ｂとなるように、かつ、スイッチ用ＴＦＴ１０ｂのチャネル層としては、非結晶性半導体膜が溶融範囲で結晶化した第１結晶性半導体膜５ａとなるように、長軸ガウシアン型ＣＷレーザ光のビームプロファイルが設定されている。
本変形例は、ＴＦＴのレイアウトが変形例１と異なり、長軸ガウシアン型ＣＷレーザ光のビームプロファイル及びビームスキャン位置は変形例１と同様である。
すなわち、図２１に示すように、ＣＷレーザ光に光強度分布における一定の幅の内部領域ＷＩＮは、スイッチ用ＴＦＴ１０ｂの第２結晶性半導体膜５ｂを形成するために用いられ、当該光強度分布における外部領域ＷＯＵＴは、駆動用ＴＦＴ１０ａの第１結晶性半導体膜５ａを形成するために用いられる。
以上、本発明の変形例について説明したが、これらの変形例に係る薄膜トランジスタアレイ装置は、上述の有機ＥＬ表示装置３００に適用することができる。
また、本発明の実施形態及び変形例に係る有機ＥＬ表示装置３００は、フラットパネルディスプレイ等として利用することができる。例えば、図２２に示すようなテレビジョンセット４００、又は、携帯電話機やパーソナルコンピュータなどのあらゆる表示装置に適用することができる。
以上、本発明に係る薄膜トランジスタアレイ装置、有機ＥＬ表示装置及び薄膜トランジスタアレイ装置の製造方法について、実施形態及び変形例に基づいて説明したが、本発明は上記の実施形態及び変形例に限定されるものではない。
例えば、上記の実施形態では、駆動用ＴＦＴ１０ａの第１チャネル層５０ａ及びスイッチ用ＴＦＴ１０ｂの第２チャネル層５０ｂは、いずれも結晶性半導体膜と非結晶性半導体膜との２層構造としたが、これに限らない。例えば、第１チャネル層５０ａ及び第２チャネル層５０ｂとしては、所定の結晶組織を有する半導体膜の単層構造としても構わない。
その他、各実施形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
本発明に係る薄膜トランジスタアレイ装置及び有機ＥＬ表示装置は、テレビジョンセット、パーソナルコンピュータ、携帯電話などの表示装置等の電気機器において広く利用することができる。
１ 基板
２ アンダーコート層
３ａ、３ｂ ゲート電極
３Ｍ ゲート金属膜
４ ゲート絶縁膜
５ａ 第１結晶性半導体膜
５ｂ 第２結晶性半導体膜
５α、６α 非結晶性半導体膜
５Ｍｅ、５Ｅｘ 結晶性半導体膜
６ａ 第１非結晶性半導体膜
６ｂ 第２非結晶性半導体膜
７ａ 第１コンタクト層
７ｂ 第２コンタクト層
７α 非晶質性半導体膜
８ａ 第１ソース電極
８ｂ 第２ソース電極
８Ｍ ソースドレイン金属膜
９ａ 第１ドレイン電極
９ｂ 第２ドレイン電極
１０ａ 駆動用ＴＦＴ
１０ｂ スイッチ用ＴＦＴ
２０ 画素
２１ ソース配線
２２ 電源配線
２３ ゲート配線
２４、２５、２６、２７ コンタクト
２９ コンデンサ
３０ 有機ＥＬ素子
５０ａ 第１チャネル層
５０ｂ 第２チャネル層
１００ 薄膜トランジスタアレイ装置
２００ ＴＦＴアレイ基板
２２０ 表示部
３００ 有機ＥＬ表示装置
３１０ 第１層間絶縁膜
３２０ 第２層間絶縁膜
３３０、３４０ コンタクト部
３５０ バンク
３６０ 下部電極
３７０ 有機ＥＬ層
３８０ 上部電極
４００ テレビジョンセット
５００ ＣＷレーザ光結晶化装置
５０１ 試料
５１０ レーザ装置
５２０ 長軸成形レンズ
５３０ ミラー
５４０ 短軸成形レンズ
５５０ 集光レンズ
５６０ ビームプロファイラー
５７０ 石英ガラス

Claims (17)

  1. 基材を準備する工程と、
    前記基材の上方に第１ゲート電極を形成する工程と、
    前記基材の上方に前記第１ゲート電極と並設して第２ゲート電極を形成する工程と、
    前記第１ゲート電極及び前記第２ゲート電極の上にゲート絶縁膜を形成する工程と、
    少なくとも、前記第１ゲート電極の上方であって前記ゲート絶縁膜上の第１領域と、前記第２ゲート電極の上方であって前記ゲート絶縁膜上の第２領域とに、非結晶性半導体膜を形成する工程と、
    短軸及び長軸の両方向において凸形状の連続的な光強度分布を有するレーザ光を、前記第１領域と前記第２領域とに形成された前記非結晶性半導体膜に照射する工程と、
    前記第１領域の上方に第１ソース電極及び第１ドレイン電極を、前記第２領域の上方に第２ソース電極及び第２ドレイン電極を形成する工程と、を具備し、
    前記レーザ光を前記非結晶半導体膜に照射する工程において、前記レーザ光の内部領域を前記第１領域に照射するときに、前記内部領域と連続する前記内部領域の外側の領域であって前記内部領域よりも前記光強度が低い領域である外部領域を前記第２領域に照射し、
    前記レーザ光を前記非結晶半導体膜に照射する工程では、
    前記レーザ光の前記内部領域を前記第１領域に照射して、前記非結晶性半導体膜の温度を、前記非結晶半導体膜が結晶化された結晶性半導体膜の融点以上に加熱し、
    前記レーザ光の前記外部領域を前記第２領域に照射して、前記第２領域における前記非結晶性半導体膜の温度を前記結晶性半導体膜の融点未満に加熱する、
    薄膜トランジスタアレイ装置の製造方法。
  2. 前記レーザ光を前記非結晶半導体膜に照射する工程において、
    前記レーザ光の前記外部領域を前記第２領域に照射して、前記第２領域における前記非結晶性半導体膜の温度を前記非結晶性半導体膜の融点以上に加熱する、
    請求項１に記載の薄膜トランジスタアレイ装置の製造方法。
  3. 前記レーザ光を前記非結晶半導体膜に照射する工程において、
    前記レーザ光の前記外部領域を前記第２領域に照射して、前記第２領域における前記非結晶性半導体膜の温度を、前記非結晶性半導体膜の融点未満であって前記非結晶半導体膜の結晶成長温度以上に加熱する、
    請求項１に記載の薄膜トランジスタアレイ装置の製造方法。
  4. 前記レーザ光を前記非結晶半導体膜に照射する工程において、
    前記レーザ光の前記外部領域を前記第２領域に照射して、前記第２領域における前記非結晶性半導体膜の温度を前記非結晶性半導体膜の結晶成長温度以下に加熱する、
    請求項１に記載の薄膜トランジスタアレイ装置の製造方法。
  5. 前記レーザ光を前記非結晶半導体膜に照射する工程は、
    前記第１領域における前記非結晶性半導体膜を加熱した後に当該非結晶性半導体膜を冷却し、前記非結晶性半導体膜を結晶化する工程を含む、
    請求項１に記載の薄膜トランジスタアレイ装置の製造方法。
  6. 前記レーザ光の光強度分布における最大光強度を１００％としたときに、
    前記内部領域は、光強度が７７％から１００％の領域である、
    請求項１に記載の薄膜トランジスタアレイ装置の製造方法。
  7. 基材を準備する工程と、
    前記基材の上方に第１ゲート電極を形成する工程と、
    前記基材の上方に前記第１ゲート電極と並設して第２ゲート電極を形成する工程と、
    前記第１ゲート電極及び前記第２ゲート電極の上にゲート絶縁膜を形成する工程と、
    少なくとも、前記第１ゲート電極の上方であって前記ゲート絶縁膜上の第１領域と、前記第２ゲート電極の上方であって前記ゲート絶縁膜上の第２領域とに、非結晶性半導体膜を形成する工程と、
    短軸及び長軸の両方向において凸形状の連続的な光強度分布を有するレーザ光を、前記第１領域と前記第２領域とに形成された前記非結晶性半導体膜に照射する工程と、
    前記第１領域の上方に第１ソース電極及び第１ドレイン電極を、前記第２領域の上方に第２ソース電極及び第２ドレイン電極を形成する工程と、を具備し、
    前記レーザ光を前記非結晶半導体膜に照射する工程において、前記レーザ光の内部領域を前記第１領域に照射するときに、前記内部領域と連続する前記内部領域の外側の領域であって前記内部領域よりも前記光強度が低い領域である外部領域を前記第２領域に照射し、
    前記レーザ光を前記非結晶半導体膜に照射する工程において、
    前記第１領域に形成された前記非結晶性半導体膜は、第１の平均結晶粒径の結晶粒を有する第１結晶半導体膜に結晶化され、
    前記第２領域に形成された前記非結晶性半導体膜は、前記第１の平均結晶粒径より小さい第２の平均結晶粒径の結晶粒を有する第２結晶半導体膜に結晶化され、
    前記第１の平均結晶粒径は、６０ｎｍから１μｍである、
    薄膜トランジスタアレイ装置の製造方法。
  8. 前記レーザ光の光強度分布における最大光強度を１００％としたときに、
    前記外部領域は、光強度が６１％から７７％の領域である、
    請求項２に記載の薄膜トランジスタアレイ装置の製造方法。
  9. 前記レーザ光を前記非結晶半導体膜に照射する工程において、
    前記第２領域に形成された前記非結晶性半導体膜は、平均結晶粒径が４０ｎｍから６０ｎｍの結晶粒を有する第２結晶半導体膜に結晶化される、
    請求項２に記載の薄膜トランジスタアレイ装置の製造方法。
  10. 前記レーザ光を前記非結晶半導体膜に照射する工程において、
    前記レーザ光の前記外部領域を前記第２領域に照射して前記非結晶性半導体膜の温度を１１００℃以上１４１４℃未満に加熱し、前記第２領域の前記非結晶性半導体膜を過冷却液体状態を経て結晶化させる、
    請求項２に記載の薄膜トランジスタアレイ装置の製造方法。
  11. 前記レーザ光の光強度分布における最大光強度を１００％としたときに、
    前記外部領域は、光強度が４４％から６１％の領域である、
    請求項３に記載の薄膜トランジスタアレイ装置の製造方法。
  12. 前記レーザ光を前記非結晶半導体膜に照射する工程において、
    前記第２領域に形成された前記非結晶性半導体膜は、平均結晶粒径が２５ｎｍから３５ｎｍの結晶粒を有する第２結晶半導体膜に結晶化される、
    請求項３に記載の薄膜トランジスタアレイ装置の製造方法。
  13. 前記レーザ光を前記非結晶半導体膜に照射する工程において、
    前記レーザ光の前記外部領域を前記第２領域に照射して前記非結晶性半導体膜の温度を６００℃以上１１００℃未満に加熱し、前記第２領域の前記非結晶性半導体膜内に結晶を固相成長させる、
    請求項３に記載の薄膜トランジスタアレイ装置の製造方法。
  14. 前記第１結晶性半導体膜と前記第２結晶性半導体膜とを離間して形成する、
    請求項７に記載の薄膜トランジスタアレイ装置の製造方法。
  15. 前記第１結晶性半導体膜と前記第２結晶性半導体膜との境界領域を、パターニングにより除去する、
    請求項１４に記載の薄膜トランジスタアレイ装置の製造方法。
  16. 前記凸形状の連続的な光強度分布は、ガウシアン分布である、
    請求項１に記載の薄膜トランジスタアレイ装置の製造方法。
  17. 前記非結晶性半導体膜にマイクロセカンドオーダにてレーザ照射する、
    請求項１に記載の薄膜トランジスタアレイ装置の製造方法。
JP2012522314A 2011-03-08 2011-03-08 薄膜トランジスタアレイ装置の製造方法 Active JP5891504B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/001358 WO2012120563A1 (ja) 2011-03-08 2011-03-08 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2012120563A1 JPWO2012120563A1 (ja) 2014-07-07
JP5891504B2 true JP5891504B2 (ja) 2016-03-23

Family

ID=46795944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012522314A Active JP5891504B2 (ja) 2011-03-08 2011-03-08 薄膜トランジスタアレイ装置の製造方法

Country Status (3)

Country Link
US (1) US8535994B2 (ja)
JP (1) JP5891504B2 (ja)
WO (1) WO2012120563A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145149A1 (ja) 2010-05-20 2011-11-24 パナソニック株式会社 表示用薄膜半導体装置の製造方法
JP5724105B2 (ja) * 2011-09-30 2015-05-27 株式会社Ｊｏｌｅｄ 薄膜トランジスタアレイ装置、ｅｌ表示パネル、ｅｌ表示装置、薄膜トランジスタアレイ装置の製造方法、ｅｌ表示パネルの製造方法
WO2013069056A1 (ja) 2011-11-09 2013-05-16 パナソニック株式会社 薄膜形成基板及び薄膜形成方法
CN110739316A (zh) * 2019-10-29 2020-01-31 合肥维信诺科技有限公司 阵列基板、显示面板及阵列基板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297055A (ja) * 2003-03-07 2004-10-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法およびレーザ照射方法、並びにレーザ照射装置。
JP2005277406A (ja) * 2004-02-25 2005-10-06 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2007088364A (ja) * 2005-09-26 2007-04-05 Hitachi Displays Ltd 表示装置
JP2009246235A (ja) * 2008-03-31 2009-10-22 Sharp Corp 半導体基板の製造方法、半導体基板及び表示装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9406900D0 (en) * 1994-04-07 1994-06-01 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin -film transistors
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4465065B2 (ja) * 1998-10-30 2010-05-19 シャープ株式会社 配線の断線修復方法
TW445545B (en) * 1999-03-10 2001-07-11 Mitsubishi Electric Corp Laser heat treatment method, laser heat treatment apparatus and semiconductor device
JP3562389B2 (ja) * 1999-06-25 2004-09-08 三菱電機株式会社 レーザ熱処理装置
US6451631B1 (en) * 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
JP2002231955A (ja) 2001-02-01 2002-08-16 Hitachi Ltd 表示装置およびその製造方法
US20040097103A1 (en) * 2001-11-12 2004-05-20 Yutaka Imai Laser annealing device and thin-film transistor manufacturing method
US7113527B2 (en) * 2001-12-21 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for laser irradiation and manufacturing method of semiconductor device
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
JP2004146782A (ja) * 2002-08-29 2004-05-20 Advanced Lcd Technologies Development Center Co Ltd 結晶化状態のｉｎ−ｓｉｔｕモニタリング方法
JP5046464B2 (ja) * 2002-12-18 2012-10-10 株式会社半導体エネルギー研究所 半導体記憶素子の作製方法
JP4408667B2 (ja) * 2003-08-22 2010-02-03 三菱電機株式会社 薄膜半導体の製造方法
DE112005003207B4 (de) * 2004-12-22 2014-10-16 Carl Zeiss Laser Optics Gmbh Optisches Beleuchtungssystem zum Erzeugen eines Linienstrahls
TWI390734B (zh) 2005-04-06 2013-03-21 Samsung Display Co Ltd 製造多晶矽薄膜之方法及製造具有多晶矽薄膜之薄膜電晶體之方法
US8221544B2 (en) * 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
JP5172079B2 (ja) * 2005-05-26 2013-03-27 株式会社ジャパンディスプレイイースト 画像表示装置の製造方法
KR20070014528A (ko) 2005-07-29 2007-02-01 삼성전자주식회사 어레이 기판, 이의 제조방법 및 실리콘 결정화 방법
US7914971B2 (en) * 2005-08-12 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20070081829A (ko) 2006-02-14 2007-08-20 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2007324425A (ja) * 2006-06-02 2007-12-13 Sony Corp 薄膜半導体装置及びその製造方法と表示装置
US7433372B2 (en) * 2006-06-05 2008-10-07 Cymer, Inc. Device and method to stabilize beam shape and symmetry for high energy pulsed laser applications
US20080090396A1 (en) * 2006-10-06 2008-04-17 Semiconductor Energy Laboratory Co., Ltd. Light exposure apparatus and method for making semiconductor device formed using the same
JP5188718B2 (ja) * 2007-01-31 2013-04-24 株式会社ジャパンディスプレイイースト 表示装置の製造方法
JP5126471B2 (ja) * 2007-03-07 2013-01-23 株式会社ジャパンディスプレイイースト 平面表示装置の製造方法
US20110006297A1 (en) * 2007-12-12 2011-01-13 Idemitsu Kosan Co., Ltd. Patterned crystalline semiconductor thin film, method for producing thin film transistor and field effect transistor
CN102513701B (zh) * 2008-01-07 2015-08-19 株式会社Ihi 激光退火方法以及装置
WO2009091013A1 (ja) * 2008-01-17 2009-07-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ、半導体装置及びその製造方法
JP2009277478A (ja) 2008-05-14 2009-11-26 Toshiba Mobile Display Co Ltd 表示装置
JP2010140934A (ja) 2008-12-09 2010-06-24 Seiko Epson Corp 薄膜トランジスタの製造方法
KR20130044124A (ko) 2010-05-10 2013-05-02 파나소닉 액정 디스플레이 주식회사 결정성 반도체막의 제조 방법, 결정성 반도체막을 갖는 기판, 박막 트랜지스터
JPWO2011161715A1 (ja) * 2010-06-21 2013-08-19 パナソニック株式会社 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法
KR20130023021A (ko) 2010-06-21 2013-03-07 파나소닉 주식회사 실리콘 박막의 결정화 방법 및 실리콘 ｔｆｔ 장치의 제조 방법
WO2012008103A1 (ja) 2010-07-16 2012-01-19 パナソニック株式会社 結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297055A (ja) * 2003-03-07 2004-10-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法およびレーザ照射方法、並びにレーザ照射装置。
JP2005277406A (ja) * 2004-02-25 2005-10-06 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2007088364A (ja) * 2005-09-26 2007-04-05 Hitachi Displays Ltd 表示装置
JP2009246235A (ja) * 2008-03-31 2009-10-22 Sharp Corp 半導体基板の製造方法、半導体基板及び表示装置

Also Published As

Publication number Publication date
US8535994B2 (en) 2013-09-17
US20120231589A1 (en) 2012-09-13
WO2012120563A1 (ja) 2012-09-13
JPWO2012120563A1 (ja) 2014-07-07

Similar Documents

Publication Publication Date Title
WO2011161715A1 (ja) 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法
US7691545B2 (en) Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor
JP5820402B2 (ja) 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
WO2013051221A1 (ja) 薄膜素子、薄膜素子アレイ及び薄膜素子の製造方法
JP2006237270A (ja) 薄膜半導体装置及びその製造方法と表示装置
WO2012164626A1 (ja) 薄膜半導体装置の製造方法、薄膜半導体アレイ基板の製造方法、結晶性シリコン薄膜の形成方法、及び結晶性シリコン薄膜の形成装置
US9236487B2 (en) Method of manufacturing substrate having thin film thereabove, method of manufacturing thin-film-device substrate, thin-film substrate, and thin-film-device substrate
JP2020004860A (ja) 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
JP5891504B2 (ja) 薄膜トランジスタアレイ装置の製造方法
JP2007281420A (ja) 半導体薄膜の結晶化方法
JP4169071B2 (ja) 表示装置
KR101317002B1 (ko) 결정성 반도체막의 제조 방법 및 결정성 반도체막의 제조 장치
TW575866B (en) Display device with active-matrix transistor and method for manufacturing the same
WO2013030885A1 (ja) 薄膜形成基板の製造方法及び薄膜基板
JP2009016667A (ja) 薄膜半導体装置及びその製造方法と表示装置
KR20100032224A (ko) 박막 트랜지스터의 제조방법
US8884304B2 (en) Thin film transistor array substrate having polysilicon
JP2013016779A (ja) 薄膜トランジスタ、これを備えた表示装置、およびその製造方法
JP2011216665A (ja) 結晶性半導体膜の形成方法、および、半導体デバイスの製造方法
JP3845569B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
JP2004165598A (ja) アクティブ・マトリクス型表示装置とその製造方法
KR101043788B1 (ko) 다결정 실리콘막의 제조방법 및 이를 포함하는 박막트랜지스터의 제조방법
KR20100028952A (ko) 박막 트랜지스터의 제조방법
JP2009194348A (ja) 半導体製造方法
JPH10242050A (ja) 半導体薄膜、半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160115

R150 Certificate of patent or registration of utility model

Ref document number: 5891504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113