JPWO2011161715A1 - 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法 - Google Patents

薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法 Download PDF

Info

Publication number
JPWO2011161715A1
JPWO2011161715A1 JP2011514946A JP2011514946A JPWO2011161715A1 JP WO2011161715 A1 JPWO2011161715 A1 JP WO2011161715A1 JP 2011514946 A JP2011514946 A JP 2011514946A JP 2011514946 A JP2011514946 A JP 2011514946A JP WO2011161715 A1 JPWO2011161715 A1 JP WO2011161715A1
Authority
JP
Japan
Prior art keywords
semiconductor film
crystalline semiconductor
thin film
transistor array
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011514946A
Other languages
English (en)
Inventor
齋藤　徹
徹 齋藤
加藤　智也
智也 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Liquid Crystal Display Co Ltd
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Panasonic Liquid Crystal Display Co Ltd
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Panasonic Liquid Crystal Display Co Ltd, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2011161715A1 publication Critical patent/JPWO2011161715A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]

Abstract

薄膜トランジスタアレイ装置（１００）は、第１の平均結晶粒径の結晶粒によって構成された第１結晶性半導体膜（５ａ）を有する駆動用ＴＦＴ（１０ａ）と、第１の平均結晶粒径より平均結晶粒径が小さい第２の平均結晶粒径である結晶粒によって構成された第２結晶性半導体膜（５ｂ）を有するスイッチ用ＴＦＴ（１０ｂ）とを備える。第１結晶性半導体膜（５ａ）と第２結晶性半導体膜（５ｂ）は、ガウシアン分布の光強度分布を有するレーザを用いて非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるよう非結晶性半導体膜をレーザ照射することによって形成され、第１結晶性半導体膜（５ａ）は、レーザ照射による潜熱によって１１００℃から１４１４℃の温度範囲になるようにして形成される。第２結晶性半導体膜（５ｂ）は、第１結晶性半導体膜（５ａ）の形成と同時に形成される。

Description

本発明は、薄膜トランジスタアレイ装置、有機ＥＬ表示装置、及び、薄膜トランジスタアレイ装置に関する。
液晶表示装置又は有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等のアクティブマトリクス駆動型の表示装置では、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と呼ばれる薄膜トランジスタが用いられている。このような表示装置において、アレイ状に配置された薄膜トランジスタが薄膜トランジスタアレイ装置を構成している。
薄膜トランジスタにおいて、チャネル部となるシリコン等からなる半導体層は、一般的に、非晶質性（アモルファス）半導体膜又は結晶性半導体膜で形成されるが、チャネル部となる半導体層としては、非晶質性半導体膜に比べて高い移動度を有する結晶性半導体膜を用いることが好ましい。一般的に、結晶性半導体膜は、非晶質性半導体膜を形成した後に、当該非晶質性半導体膜を結晶化することにより形成される。
非晶質性半導体膜を結晶化して結晶性半導体膜を形成する方法としては、エキシマレーザ結晶化（ＥＬＡ）法、Ｎｉ触媒等を用いた熱アニール結晶化法、赤外半導体レーザ光と光吸収層を有する試料構造との組み合わせを使った結晶化法等がある。
しかし、一般的なＥＬＡ法による結晶化では、微結晶又は多結晶からなる結晶性半導体膜が形成されるため、結晶粒（結晶組織）の大きさや分布によりその電気特性がばらついてしまう。このような結晶性半導体膜をＴＦＴに用いた場合、ＴＦＴの特性にばらつきが発生してしまう。
一方、熱アニール結晶化法では、均一に結晶化できるものの、触媒金属の処理が難しい。また、赤外半導体レーザ光と光吸収層を有する試料構造との組み合わせを使う結晶化方法では、光吸収層とバッファ層とを試料に成膜して除去するというプロセスが必要で、タクトの点で問題がある。さらに、これらの固相成長法で結晶化した膜を使ってＴＦＴを作製しても、膜の平均粒径が小さいために、目標とする電気特性に達しないという問題がある。
そこで、従来、ＥＬＡ法において、ＴＦＴの結晶性半導体膜における結晶粒の幅を制御することができる技術が提案されている（特許文献１）。また、ＥＬＡ法において、ＴＦＴの結晶性半導体膜における結晶粒界の方向や結晶粒の幅を制御することができる技術も提案されている（特許文献２）。
特許文献１及び特許文献２に開示される技術を用いると、半導体膜に対してレーザ照射を行うことにより、所定の方向に結晶成長させて、粒径が０．５〜１０μｍの大粒径結晶を有する結晶性半導体膜を形成することができる。また、そのように形成された膜を用いて半導体素子を形成することにより、隣接素子のばらつきが少ない優れた半導体装置を作製することができる。
特開２００８−８５３１７号公報 特開２００８−８５３１８号公報
しかしながら、上記の特許文献１及び特許文献２には、大粒径結晶を有する結晶性半導体膜を形成する方法が開示されているに過ぎない。
すなわち、ＥＬＡ法では、パルス発振のレーザ光（例えば、波長λ＝３０８ｎｍのＸｅＣｌエキシマレーザ光）を用いて、非結晶性半導体膜を結晶化する。その際、パルス発振のエキシマレーザ光を非結晶性半導体膜に照射することで瞬間的に（ナノ秒オーダの照射時間で）温度を上昇させ溶融させた後に結晶化する。しかしながら、このように、パルス発振のエキシマレーザ光の照射時間は数十から数百ナノ秒（ナノセカンド）オーダという短い照射時間である。非結晶性半導体膜は、その温度を半導体膜（シリコン）の融点以上（１４１４℃以上）にしていったん融解させてからでないと結晶化しないが、結晶粒径は、条件により変化してしまう。さらに、非結晶性半導体膜を結晶化する際の体積膨張、すなわち液体（溶融時）から固体（結晶化時）になる際の体積膨張により、結晶化後の結晶性半導体膜には表面突起が生じて平坦性が失われる。つまり、結晶性半導体膜の粒径に面内ばらつきが生じる。このため、エッチングプロセス等の薄膜トランジスタ製造プロセスにおいて問題となる。また、結晶化後の結晶性半導体膜の面内ばらつきの対策として多数回ショットが不可欠で、コスト及びタクトの点で問題がある。
また、このような結晶性半導体膜を有する薄膜トランジスタでは、例えばゲート電極に電圧を印加する際、ソース電極とドレイン電極との間に流れる電流量がばらつく。例えば、有機ＥＬ表示装置のような電流駆動の表示デバイスが上記の薄膜トランジスタを備える場合、有機ＥＬは電流により階調制御されるため、電流量のばらつきは表示画像のばらつきに直結する。つまり、高精度な画像が得られない。また、上記の薄膜トランジスタでは、結晶性半導体膜に生じた突起がソース電極とドレイン電極との間に生じるリーク電流の原因となり、ＴＦＴ特性が劣化する。
なお、上記特許文献１及び特許文献２では、上記のＥＬＡ法についての課題のうち、結晶粒径の制御については開示されているものの、表面突起についての課題を解決するものではなく、その示唆もない。
本発明は、上記の問題点を鑑みてなされたものであり、面内均一性の良い結晶組織を有するとともに結晶粒径の異なる結晶性半導体膜を備える薄膜トランジスタアレイ装置、有機ＥＬ表示装置及び薄膜トランジスタアレイ装置の製造方法を提供することを目的とする。
上記問題を解決するために、本発明に係る薄膜トランジスタアレイ装置の一態様は、基材と、前記基材の上方に配置された第１ゲート電極と、前記基材の上方であって前記第１ゲート電極と並設して配置された第２ゲート電極と、前記第１ゲート電極と前記第２ゲート電極との上に配置されたゲート絶縁膜と、前記第１ゲート電極の上方であって、前記ゲート絶縁膜上に配置された、第１の平均結晶粒径の結晶粒によって構成された第１結晶性半導体膜と、前記第１結晶性半導体膜上に形成された第１ソース電極及び第１ドレイン電極と、前記第２ゲート電極の上方であって、前記ゲート絶縁膜上に配置された、前記第１の平均結晶粒径より平均結晶粒径が小さい第２の平均結晶粒径の結晶粒によって構成された第２結晶性半導体膜と、前記第２結晶性半導体膜上に形成された第２ソース電極及び第２ドレイン電極と、を具備し、前記第１結晶性半導体膜の結晶粒は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザを用いて非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるよう前記非結晶性半導体膜をレーザ照射する第１工程と、前記６００℃から１１００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第２工程と、前記レーザ照射により非結晶性半導体膜が結晶化する際に生じる潜熱により前記非結晶性半導体膜の温度が１１００℃から１４１４℃になり、この１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、により形成され、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸において上に凸の連続的な光強度分布が規定されており、さらに、前記第１結晶性半導体膜の結晶粒は、前記第３工程において、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における一定の幅の内部領域を用いて形成され、前記第２結晶性半導体膜の結晶粒は、前記第１工程及び前記第２工程と同一工程により、前記第１工程及び前記第２工程において用いられるレーザ照射によって形成され、さらに、前記第２結晶性半導体膜の結晶粒は、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における前記一定の幅の外部領域を用いて形成される。
本発明に係る薄膜トランジスタアレイ装置によれば、表面に突起がなく面内均一性が良好でかつ結晶粒径が相対的に大きい結晶組織を有する第１結晶性半導体膜と、表面に突起がなく面内均一性が良好でかつ結晶粒径が第１結晶性半導体膜よりも小さい結晶組織を有する第２の結晶性半導体膜とを備える。これにより、第１結晶性半導体膜を駆動用ＴＦＴのチャネル部として適用し、第２結晶性半導体膜をスイッチ用ＴＦＴのチャネル部として適用することにより、駆動用ＴＦＴのオン電流を増加させることができるとともに、スイッチ用ＴＦＴのオフ電流を抑制することができる。
また、本発明に係る薄膜トランジスタアレイ装置の製造方法によれば、上記の温度範囲によるレーザ照射によって、結晶粒径が相対的に大きい結晶粒によって構成された第１結晶性半導体膜と、結晶粒径が相対的に小さい結晶粒によって構成された第２結晶性半導体膜とを、表面に突起がなく高い面内均一性で、なおかつ、一括して形成することができる。これにより、駆動用ＴＦＴのチャネル部に適した第１の結晶性半導体膜と、スイッチ用ＴＦＴのチャネル部に適した第２の結晶性半導体膜とを、少ない工程数で形成することができる。
図１は、本発明の実施形態におけるＣＷレーザ光結晶化装置の構成例を示す図である。 図２Ａは、本発明の実施形態におけるＣＷレーザ光の長軸プロファイルを示す図である。 図２Ｂは、本発明の実施形態におけるＣＷレーザ光の短軸プロファイルを示す図である。 図２Ｃは、本発明の実施形態におけるＣＷレーザ光の短軸プロファイルを示す図である（図２Ｂの拡大図）。 図３Ａは、従来のＣＷレーザ光の長軸プロファイルを示す図である。 図３Ｂは、従来のＣＷレーザ光の短軸プロファイルを示す図である。 図４は、従来のＣＷレーザ光を用いた結晶化について説明するための模式図である。 図５は、シリコンの結晶化に対する温度とエネルギーとの関係を示す図である。 図６は、Ｅｘ結晶組織の成長メカニズムを説明するための図である。 図７は、本実施形態におけるＣＷレーザ光を用いた結晶化について説明するための模式図である。 図８は、本発明の実施形態に係る薄膜トランジスタアレイ装置を備える薄膜トランジスタアレイ基板である。 図９は、図８の薄膜トランジスタアレイ基板における画素の構成を示す平面図である。 図１０は、本発明の実施形態に係る薄膜トランジスタアレイ装置の画素の回路構成図である。 図１１は、本発明の実施形態に係る薄膜トランジスタアレイ装置の構造を示す断面図である。 図１２は、本発明の実施形態に係る有機ＥＬ表示装置の一画素における断面図である。 図１３Ａは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法のフローチャートである。 図１３Ｂは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における結晶性半導体膜形成工程のフローチャートである。 図１４Ａは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における基板準備工程を模式的に示した平面図及び断面図である。 図１４Ｂは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるゲート金属膜形成工程を模式的に示した平面図及び断面図である。 図１４Ｃは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるゲート電極形成工程を模式的に示した平面図及び断面図である。 図１４Ｄは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるゲート絶縁膜形成工程を模式的に示した平面図及び断面図である。 図１４Ｅは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における非結晶性半導体膜形成工程を模式的に示した平面図及び断面図である。 図１４Ｆは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における結晶性半導体膜形成工程（レーザ照射工程）を模式的に示した平面図及び断面図である。 図１４Ｇは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における結晶性半導体膜形成工程（結晶化工程、結晶粒径拡大工程）を模式的に示した平面図及び断面図である。 図１４Ｈは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における非結晶性半導体膜形成工程を模式的に示した平面図及び断面図である。 図１４Ｉは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるチャネル部島化工程を模式的に示した平面図及び断面図である。 図１４Ｊは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における不純物ドープの非結晶性半導体膜形成工程を模式的に示した平面図及び断面図である。 図１４Ｋは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるソースドレイン電極形成工程を模式的に示した平面図及び断面図である。 図１４Ｌは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるソース電極及びドレイン電極形成工程を模式的に示した平面図及び断面図である。 図１４Ｍは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるチャネル部エッチング工程を模式的に示した平面図及び断面図である。 図１５は、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法に関し、表示部全体をビームスキャンする様子を模式的に示す図である。 図１６は、本発明の実施形態に係る薄膜トランジスタアレイ装置における結晶粒径に対する電流特性を示す図である。 図１７Ａは、駆動用ＴＦＴのオン電流と有機ＥＬ表示装置の発光輝度との関係を示す図である。 図１７Ｂは、スイッチ用ＴＦＴのオフ電流と有機ＥＬ表示装置の階調変動との関係を示す図である。 図１８は、本発明の実施態様に係る表示パネル装置を内蔵した表示装置の外観図である。
本発明に係る薄膜トランジスタアレイ装置の一態様は、基材と、前記基材の上方に配置された第１ゲート電極と、前記基材の上方であって前記第１ゲート電極と並設して配置された第２ゲート電極と、前記第１ゲート電極と前記第２ゲート電極との上に配置されたゲート絶縁膜と、前記第１ゲート電極の上方であって、前記ゲート絶縁膜上に配置された、第１の平均結晶粒径の結晶粒によって構成された第１結晶性半導体膜と、前記第１結晶性半導体膜上に形成された第１ソース電極及び第１ドレイン電極と、前記第２ゲート電極の上方であって、前記ゲート絶縁膜上に配置された、前記第１の平均結晶粒径より平均結晶粒径が小さい第２の平均結晶粒径の結晶粒によって構成された第２結晶性半導体膜と、前記第２結晶性半導体膜上に形成された第２ソース電極及び第２ドレイン電極と、を具備し、前記第１結晶性半導体膜の結晶粒は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザを用いて非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるよう前記非結晶性半導体膜をレーザ照射する第１工程と、前記６００℃から１１００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第２工程と、前記レーザ照射により非結晶性半導体膜が結晶化する際に生じる潜熱により前記非結晶性半導体膜の温度が１１００℃から１４１４℃になり、この１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、により形成され、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸において上に凸の連続的な光強度分布が規定されており、さらに、前記第１結晶性半導体膜の結晶粒は、前記第３工程において、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における一定の幅の内部領域を用いて形成され、前記第２結晶性半導体膜の結晶粒は、前記第１工程及び前記第２工程と同一工程により、前記第１工程及び前記第２工程において用いられるレーザ照射によって形成され、さらに、前記第２結晶性半導体膜の結晶粒は、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における前記一定の幅の外部領域を用いて形成される、ものである。
本態様において、第１薄膜トランジスタにおける第１結晶性半導体膜と、第１薄膜トランジスタとは別体の第２薄膜トランジスタにおける第２結晶性半導体膜とは、上に凸の連続的な光強度分布を有する連続発振型のレーザを用いて一括形成されるものである。
第１薄膜トランジスタにおける第１結晶性半導体膜は、当該光強度分布の一定の幅の内部領域を用いて非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるような出力密度で非結晶性半導体膜をレーザ照射することにより形成される。すなわち、レーザ光における光強度分布の一定の幅の内部領域を用いて瞬間的に６００℃から１１００℃の温度となるように照射された非結晶性半導体膜のレーザ照射領域は、当該レーザ照射による非結晶性半導体膜の結晶化の際に生ずる潜熱によって温度が上昇する。このとき、非結晶性半導体膜がアモルファスシリコンである場合は、アモルファスシリコンにおける原子のネットワーク構造によって変化するアモルファスシリコンの融点として考えられる温度（１１００℃）を越え、かつ、結晶性シリコンの融点１４１４℃以下となる温度範囲を経て、固相成長で得られる結晶からわずかに粒径拡大した結晶組織を有し、かつ、表面に突起がなく平坦性が保たれた多結晶性半導体膜である第１結晶性半導体膜を形成することができる。
また、第２薄膜トランジスタにおける第２結晶性半導体膜は、当該光強度分布の一定の幅の外部領域を用いて非結晶性半導体膜をレーザ照射することにより形成される。すなわち、上記の光強度分布の一定の幅の内部領域を用いて非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるように非結晶性半導体膜の所定領域をレーザ照射したときに、当該光強度分布の一定の幅の外側領域によってレーザ照射された非結晶性半導体膜の領域の温度は、６００℃から１１００℃の温度範囲となって結晶化する。これにより、平均結晶粒径が第１結晶性半導体膜よりも小さく、表面の平坦性が保たれた多結晶性半導体膜である第２結晶性半導体膜を形成することができる。
これにより、第１結晶性半導体膜を駆動用ＴＦＴのチャネル部として適用し、第２結晶性半導体膜をスイッチ用ＴＦＴのチャネル部として適用することにより、駆動用ＴＦＴのオン電流を増加させることができるとともに、スイッチ用ＴＦＴのオフ電流を抑制することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様において、前記光強度分布における最大光強度を１００％としたときに、前記光強度分布における前記一定の幅の前記内部領域は、光強度が８０％以上の領域であり、前記光強度分布における前記一定の幅の前記外部領域は、光強度が５０％以上８０％未満の領域であることが好ましい。
これにより、第１の平均結晶粒径の結晶粒で構成された第１結晶性半導体膜と、第１の平均結晶粒径よりも小さい粒径である第２平均結晶粒径の結晶粒で構成された第２結晶性半導体膜とを、それぞれ所望の平均結晶粒径で形成することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様において、前記第１の平均結晶粒径は、４０ｎｍから６０ｎｍであることが好ましい。
本態様は、第１結晶性半導体膜における第１の平均結晶粒径を４０ｎｍから６０ｎｍの範囲とするものである。これにより、第１結晶性半導体膜をチャネル部とするＴＦＴにおいて、高いオン電流を実現することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様において、前記第２の平均結晶粒径は、２５ｎｍから３５ｎｍであることが好ましい。
本態様は、第２結晶性半導体膜における第２の平均結晶粒径を２５ｎｍから３５ｎｍの範囲とするものである。これにより、第２結晶性半導体膜をチャネル部とするＴＦＴは、アモルファスシリコン膜等の非結晶半導体膜をチャネル部とするＴＦＴに比べて、高いオン電流を得ることができるとともに、第２の平均結晶粒径よりも大きい粒径の半導体膜をチャネル部とするＴＦＴに比べて、低いオフ電流とすることができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様において、前記第１結晶性半導体膜は、非結晶性構造と結晶構造との混晶を含むことが好ましい。
本態様は、第１結晶性半導体膜が、非結晶性構造と結晶構造との混晶を含む結晶性半導体であり、例えば、平均結晶粒径が４０ｎｍから６０ｎｍの結晶粒の領域と、当該結晶粒の周囲に存在するアモルファス構造の領域とを含んでいる。これにより、表面ラフネスを低減することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様において、前記第２結晶性半導体膜は、非結晶性構造と結晶構造との混晶を含むことが好ましい。
これにより、第２結晶性半導体膜が、非結晶性構造と結晶構造との混晶を含む結晶性半導体であり、例えば、平均結晶粒径が２５ｎｍから３５ｎｍの結晶粒の領域と、当該結晶粒の周囲に存在するアモルファス構造の領域とを含んでいる。これにより、表面ラフネスを低減することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様において、前記第２ソース電極又は第２ドレイン電極は、前記第１ゲート電極と電気的に接続されていることが好ましい。
これにより、第１結晶性半導体膜をチャネル部とする第１薄膜トランジスタと、第２結晶性半導体膜をチャネル部とする別体の第２薄膜トランジスタとを最短の配線長さで接続することができる。この結果、第１薄膜トランジスタと第２薄膜トランジスタとの間の電気抵抗を最小にすることができる。従って、高速動作ができ、電力損失も小さい、薄膜トランジスタアレイ装置を実現することができる。
また、本発明に係る有機ＥＬ表示装置の一態様は、上記薄膜トランジスタアレイ装置の一態様を備える有機ＥＬ表示装置であって、前記薄膜トランジスタアレイ装置が複数の画素の画素単位に配置された薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板の上方に配置された層間絶縁膜と、前記層間絶縁膜の上方に、前記画素単位に配置された下部電極と、前記薄膜トランジスタアレイ装置と前記下部電極とを接続させるコンタクトと、前記層間絶縁膜の上方に配置され、開口部を有するバンクと、前記バンクの開口部内に形成された有機発光層と、前記有機発光層の上方に配置された上部電極と、を具備し、前記薄膜トランジスタアレイ装置に含まれる前記第１結晶性半導体膜は、前記画素の発光を制御する駆動回路における駆動トランジスタのチャネル層を構成し、前記薄膜トランジスタアレイ装置に含まれる前記第２結晶性半導体膜は、前記駆動回路におけるスイッチトランジスタのチャネル層を構成する、ものである。
本態様において、画素の発光を制御する駆動回路において、第１結晶性半導体膜が駆動用ＴＦＴのチャネル部を構成し、第２結晶性半導体膜がスイッチ用ＴＦＴのチャネル部を構成する。
これにより、駆動用ＴＦＴにおける第１結晶性半導体膜の平均結晶粒径を、例えば４０ｎｍから６０ｎｍ程度に大きくすることができるので、駆動用ＴＦＴにおけるチャネル部に流れる電流を大きくすることができる。その結果、画素の発光電流を大きくすることができるので、有機ＥＬ表装置の発光輝度を大きくすることができる。
また、スイッチ用ＴＦＴにおける第２結晶性半導体膜の平均結晶粒径を、例えば２５ｎｍから３５ｎｍ程度にすることができるので、アモルファスシリコン膜等の非結晶半導体膜をチャネル部とするＴＦＴに比べて、高いオン電流を得ることができるとともに、第２の平均結晶粒径よりも大きい粒径の半導体膜をチャネル部とするＴＦＴに比べて、低いオフ電流とすることができる。その結果、動画特性に優れた有機ＥＬ表示装置を実現することができる。従って、発光輝度が大きく、かつ、高速表示をすることができる有機ＥＬ表示装置を実現することができる。
また、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様は、基材を準備する第１工程と、前記基材の上方に第１ゲート電極を形成する第２工程と、前記基材の上方であって前記第１ゲート電極に並設して第２ゲート電極を形成する第３工程と、前記第１ゲート電極と前記第２ゲート電極との上にゲート絶縁膜を形成する第４工程と、前記第１ゲート電極の上方であって、前記ゲート絶縁膜上に、第１の平均結晶粒径の結晶粒によって構成された第１結晶性半導体膜と、前記第２ゲート電極の上方であって、前記ゲート絶縁膜上に、前記第１の平均結晶粒径より平均結晶粒径が小さい第２の平均結晶粒径の結晶粒によって構成された第２結晶性半導体膜とを、同時に形成する第５工程と、前記第１結晶性半導体膜上に第１ソース電極及び第１ドレイン電極と、前記第２結晶性半導体膜上に第２ソース電極及び第２ドレイン電極とを形成する第６工程と、を具備し、前記第５工程において、前記第１結晶性半導体膜の結晶粒は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザを用いて非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるよう前記非結晶性半導体膜をレーザ照射する第５−１工程と、前記６００℃から１１００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第５−２工程と、前記レーザ照射により非結晶性半導体膜が結晶化する際に生じる潜熱により前記非結晶性半導体膜の温度が１１００℃から１４１４℃になり、この１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第５−３工程と、により形成され、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸において上に凸の連続的な光強度分布が規定されており、さらに、前記第１結晶性半導体膜の結晶粒は、前記第５−３工程において、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における一定の幅の内部領域を用いて形成され、前記第２結晶性半導体膜の結晶粒は、前記第５−１工程及び前記第５−２工程と同一工程により、前記第５−１工程及び前記第５−２工程において用いられるレーザ照射によって形成され、さらに、前記第２結晶性半導体膜の結晶粒は、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における前記一定の幅の外部領域を用いて形成される、ものである。
従来、エキシマレーザ等のパルス発振型のレーザを用いてアモルファスシリコン等の非結晶性半導体膜を結晶化する場合は、非結晶性半導体膜の温度を１４１４℃以上としなければ結晶化しない。従って、非結晶性半導体膜を溶解して結晶化させることになるので、平均結晶粒径は７０ｎｍ〜１０００ｎｍとなる。このように溶解して結晶化することによって形成された半導体膜は、表面に突起が生じ、表面の平坦性が失われる。この結果、ＴＦＴを構成する各半導体膜にバラツキが生じ、ＴＦＴ間における電流量等の電気特性がばらつく。有機ＥＬ表示装置のような電流駆動の表示装置は、電流により階調制御を行うので、電流量のバラツキは画像のバラツキに直結し、高精度な画像が得られない。また、半導体膜に生じた突起は、ゲートオフ時におけるソース電極とドレイン電極と間のリーク電流の原因となって、ＴＦＴの特性が劣化する。
なお、パルス発振型のレーザをナノセカンドオーダで照射すれば、非結晶性半導体膜の温度は瞬間的には１４１４℃以下とすることも可能ではあるが、照射時間が極めて短くなる。照射時間が短いと、非結晶性半導体膜において、アモルファスの状態から結晶化の状態に移行しない。また、パルス発振型のレーザをナノセカンドオーダにて照射しても、非結晶性半導体膜の温度が１４１４℃以上の領域と非結晶性半導体膜の温度が１４１４℃以下の領域ができてしまう。すなわち、非結晶性半導体膜内の上側領域では非結晶性半導体膜が溶解して結晶化し、非結晶性半導体膜内の下側領域では非結晶性半導体膜が溶解せずに結晶化することになる。この際、非結晶性半導体膜の上側領域では、非結晶性半導体膜を溶解させて結晶化するので、平均粒径が５０ｎｍ以下の結晶組織ができるため、結晶性半導体膜の表面に突起ができてしまう。この場合、結晶粒径は小さくなったものの、結晶性半導体膜に生じた突起によって生じる上記リーク電流によって、ＴＦＴの特性が劣化する。
そこで、本態様では、第１薄膜トランジスタにおける第１結晶性半導体膜と、第１薄膜トランジスタとは別体の第２薄膜トランジスタにおける第２結晶性半導体膜とを、上に凸の連続的な光強度分布を有する連続発振型のレーザを用いて一括して形成する。
このとき、第１薄膜トランジスタにおける第１結晶性半導体膜は、当該光強度分布の一定の幅の内部領域を用いて非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるような出力密度で非結晶性半導体膜をレーザ照射することにより形成される。すなわち、レーザ光における光強度分布の一定の幅の内部領域を用いて瞬間的に６００℃から１１００℃の温度となるように照射された非結晶性半導体膜のレーザ照射領域は、当該レーザ照射による非結晶性半導体膜の結晶化の際に生ずる潜熱によって温度が上昇する。このとき、非結晶性半導体膜がアモルファスシリコンである場合は、アモルファスシリコンにおける原子のネットワーク構造によって変化するアモルファスシリコンの融点として考えられる温度（１１００℃）を越え、かつ、結晶性シリコンの融点１４１４℃以下となる温度範囲を経て、固相成長で得られる結晶からわずかに粒径拡大した結晶組織を有し、かつ、表面に突起がなく平坦性が保たれた多結晶性半導体膜である第１結晶性半導体膜を形成することができる。
また、第２薄膜トランジスタにおける第２結晶性半導体膜は、当該光強度分布の一定の幅の外部領域を用いて非結晶性半導体膜をレーザ照射することにより形成される。すなわち、上記の光強度分布の一定の幅の内部領域を用いて非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるように非結晶性半導体膜の所定領域をレーザ照射したときに、当該光強度分布の一定の幅の外側領域によってレーザ照射された非結晶性半導体膜の領域の温度は、６００℃から１１００℃の温度範囲となって結晶化する。これにより、平均結晶粒径が第１結晶性半導体膜よりも小さく、表面の平坦性が保たれた多結晶性半導体膜である第２結晶性半導体膜を形成することができる。
これにより、優れたオン電流である駆動用ＴＦＴのチャネル部に適した第１結晶性半導体膜と、オフ電流を抑制することができるスイッチ用ＴＦＴのチャネル部に適した第２結晶性半導体膜とを備える薄膜トランジスタアレイ装置を製造することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様において、前記光強度分布における最大光強度を１００％としたときに、前記光強度分布における前記一定の幅の前記内部領域は、光強度が８０％以上の領域であり、前記光強度分布における前記一定の幅の前記外部領域は、光強度が５０％以上８０％未満の領域であることが好ましい。
これにより、第１の平均結晶粒径の結晶粒で構成された第１結晶性半導体膜と、第１の平均結晶粒径よりも小さい粒径である第２平均結晶粒径の結晶粒で構成された第２結晶性半導体膜とを、それぞれ所望の平均結晶粒径で形成することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様において、前記第５−３工程と、前記第６工程との間において、前記第１結晶性半導体膜と前記第２結晶性半導体膜とを離間させる工程を含むことが好ましい。
これにより、第１結晶性半導体膜と第２結晶性半導体膜との間において、電子又はホールのキャリアの流入が生じない。この結果、第１結晶性半導体膜をチャネル部とする第１薄膜トランジスタと、第２結晶性半導体膜をチャネル部とする第２薄膜トランジスタとが相互に影響を受けることなく動作させることができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様において、前記第１結晶性半導体膜と前記第２結晶性半導体膜とを離間させる工程において、前記第１結晶性半導体膜と前記第２結晶性半導体膜との境界領域を、パターニングにより除去する、ことが好ましい。
本態様は、第１結晶性半導体膜と第２結晶性半導体膜との境界領域をパターニングにより除去することにより、第１結晶性半導体膜と第２結晶性半導体膜とを離間させるものである。
さらに、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様において、前記第１の平均結晶粒径は、４０ｎｍから６０ｎｍである、ことが好ましい。
本態様は、第１結晶性半導体膜における第１の平均結晶粒径を４０ｎｍから６０ｎｍの範囲とするものである。これにより、第１結晶性半導体膜をチャネル部とするＴＦＴにおいて、高いオン電流を実現することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様において、前記第２の平均結晶粒径は、２５ｎｍから３５ｎｍである、ことが好ましい。
本態様は、第２結晶性半導体膜における第２の平均結晶粒径を２５ｎｍから３５ｎｍの範囲とするものである。これにより、第２結晶性半導体膜をチャネル部とするＴＦＴは、アモルファスシリコン膜等の非結晶半導体膜をチャネル部とするＴＦＴに比べて、高いオン電流を得ることができるとともに、第２の平均結晶粒径よりも大きい粒径の半導体膜をチャネル部とするＴＦＴに比べて、低いオフ電流とすることができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様において、前記凸の連続的な光強度分布は、ガウシアン分布である、ことが好ましい。
これにより、ガウシアン分布の光強度分布における一定の幅の内部領域と外部領域とによって所望のレーザ照射を行うことができる。従って、第１の平均結晶粒径の結晶粒で構成された第１結晶性半導体膜と、第１の平均結晶粒径よりも小さい粒径である第２平均結晶粒径の結晶粒で構成された第２結晶性半導体膜とを、それぞれ所望の平均結晶粒径で形成することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様において、前記第５−１工程において、前記非結晶性半導体膜の温度範囲が６００℃から８００℃の範囲になるように、前記非結晶性半導体膜にレーザ照射する、ことが好ましい。
このように、第１工程での非結晶性半導体膜の温度範囲を、６００℃から８００℃の範囲としても、６００℃から１１００℃の温度範囲と行った場合と同等の効果を奏することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様において、前記第５−１工程において、前記非結晶性半導体膜にマイクロセカンドオーダにてレーザ照射する、ことが好ましい。
これにより、連続発振型のレーザ光を非結晶性半導体膜に照射する照射時間を長くすることができるので、非結晶性半導体膜において、原子の構造がアモルファスの状態から結晶化し、さらにアモルファスの状態から原子が再配列するのに十分な時間を確保することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様において、前記第５−１工程において、前記非結晶性半導体膜上にレーザ照射する時間が１０〜１００マイクロセカンドである、ことが好ましい。
これにより、連続発振型のレーザ光を非結晶性半導体膜に対して照射する照射時間を長くすることができるので、非結晶性半導体膜において、原子の構造がアモルファスの状態から再配列して結晶化するのに十分な時間を確保することができる。
（実施形態）
以下、本発明に係る薄膜トランジスタアレイ装置、有機ＥＬ表装置、及び薄膜トランジスタアレイ装置の製造方法の実施形態について、図面を参照しながら説明する。なお、各図は、説明のための模式図であり、膜厚及び各部の大きさの比などは、必ずしも厳密に表したものではない。
（ＣＷレーザ光結晶化装置）
まず、本発明の実施形態に係る薄膜トランジスタアレイ装置を製造する際に用いられるＣＷレーザ光結晶化装置５００について、図面を参照しながら説明する。
図１は、本実施形態におけるＣＷレーザ光結晶化装置の構成例を示す図である。図２Ａは、本実施形態におけるＣＷレーザ光の短軸プロファイルを示す図である。図２Ｂ及び図２Ｃは、本実施形態におけるＣＷレーザ光の長軸プロファイルを示す図であり、図２Ｃは、図２Ｂのポジション範囲を小さくした図（拡大図）である。
図１に示すように、本実施形態におけるＣＷレーザ光結晶化装置５００は、アモルファスシリコン膜等の非晶質性半導体膜（非結晶性半導体膜）がガラス基板上に形成された試料５０１に対して、連続的なレーザ光であるＣＷ（Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ）レーザ光を用いてマイクロセカンドオーダで照射する装置である。ＣＷレーザ光結晶化装置５００は、レーザ装置５１０と、長軸成形レンズ５２０と、ミラー５３０と、短軸成形レンズ５４０と、集光レンズ５５０と、ビームプロファイラー５６０と、石英ガラス５７０とを備える。
レーザ装置５１０は、連続発振型のレーザ光であるＣＷレーザ光を発振する。また、本実施形態において、レーザ装置５１０は、例えば、グリーンレーザ光又はブルーレーザ光を、１０〜１００ナノセンカンドという短時間ではなく１０〜１００マイクロセカンドという比較的長い時間で発振する。
ＣＷレーザ光結晶化装置５００において、レーザ装置５１０が発振したＣＷレーザ光は、長軸成形レンズ５２０を通過し、ミラー５３０によって照射方向が変更される。ミラー５３０で照射方向が変更されたＣＷレーザ光は、短軸成形レンズ５４０を通過し、集光レンズ５５０によって集光されて試料５０１に照射される。また、集光レンズ５５０で集光されたＣＷレーザ光の大半は、石英ガラス５７０を通過して試料５０１に照射されるが、集光レンズ５５０で集光されたＣＷレーザ光の一部は、ビームプロファイラー５６０に入射されて、ビームプロファイルが測定される。
ここで、集光レンズ５５０により集光されたＣＷレーザ光のビームプロファイル、すなわち、ＣＷレーザ光結晶化装置５００によって試料５０１に照射するＣＷレーザ光のビームプロファイルは、図２Ａ〜図２Ｃに示すように、長軸にも短軸にもガウシアン分布の光強度分布を有する。但し、図２Ａ及び図２Ｂに示すように、長軸における光強度分布は、ポジションが０〜６０００μｍにおいて、短軸に対して広い範囲でガウシアン分布となっている。また、図２Ｂ及び図２Ｃに示すように、短軸における光強度分布は、ポジションが０〜６０μｍの狭い範囲においてガウシアン分布となっている。なお、図２Ａ〜図２Ｃにおいて、縦軸は、ＣＷレーザ光のプロファイルのレーザ光強度が最大となる位置でのレーザ光強度を１００％とした場合の相対強度を示している。
このように、本実施形態において、集光レンズ５５０により集光されたＣＷレーザ光のビームプロファイルは、短軸及び長軸においてガウシアン分布の光強度分布を有する。この光強度分布は、レーザ装置５１０が発振するＣＷレーザ光が短軸成形レンズ５４０及び長軸成形レンズ５２０を通過することによって成形される。また、ビームプロファイラー５６０によって測定したビームプロファイルに基づいて、ＣＷレーザ光のビームプロファイルが短軸及び長軸においてガウシアン分布の光強度分布となるように、長軸成形レンズ５２０及び短軸成形レンズ５４０を調整することができる。
なお、集光レンズ５５０により集光されて試料５０１に照射されるＣＷレーザ光のビームプロファイルは、典型的には、ガウシアン分布の光強度分布を有するが、これに限るものではない。試料５０１に照射されるＣＷレーザ光としては、つりがね型の上に凸の連続的な光強度分布であればよい。
ここで、集光レンズ５５０で集光されたＣＷレーザ光のビームプロファイルが短軸及び長軸ともにガウシアン型の光強度分布を有する場合が典型的である理由を説明する。ＣＷレーザ光を発振する装置が発振するＣＷレーザ光の強度分布は、元来ガウシアン分布かそれに相当するものである。そのため、ＣＷレーザ光結晶化装置５００の光学系に特別な付加装置や部品を導入しなくてもよいので、ＣＷレーザ光結晶化装置５００は、ビームプロファイルが短軸及び長軸ともにガウシアン型の光強度分布であるＣＷレーザ光を比較的簡便に照射することができる。
（ＣＷレーザ光を用いた非結晶性半導体膜の結晶化）
次に、以上のように構成されたＣＷレーザ光結晶化装置５００を用いて、ＣＷレーザ光を非晶質性半導体膜にレーザ照射することにより、表面突起がなく、結晶粒径の異なる２つの領域を有する結晶性半導体膜を得る方法について説明する。なお、比較のため、従来のＣＷレーザ光を用いて非晶質性半導体を結晶性半導体にする場合についても合わせて説明する。
最初に、従来のＣＷレーザ光を用いて非晶質性半導体を結晶性半導体にする場合について、図３Ａ、図３Ｂ及び図４を用いて説明する。
図３Ａは、従来のＣＷレーザ光の長軸プロファイルを示す図である。図３Ｂは、従来のＣＷレーザ光の短軸プロファイルを示す図である。図４は、従来のＣＷレーザ光を用いた結晶化について説明するための模式図であり、図４（ａ）は、従来のＣＷレーザ光の長軸方向のビームプロファイルの断面図である。また、図４（ｂ）は、レーザ照射された非晶質性半導体膜の断面（図４（ｃ）のＸ−Ｘ’断面）における温度分布を表した図である。また、図４（ｃ）は、レーザ照射された時の非晶質性半導体膜の表面状態を模式的に表した図である。なお、図４（ｂ）において、縦軸はエネルギー（熱）を示しており、図４（ｃ）において、横軸ｔは、時間の経過を示している。
ここで、ＳＰＣ（Ｓｏｌｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）範囲とは、アモルファスシリコンの融点以下の範囲、すなわち６００℃〜１１００℃の温度範囲において非結晶性半導体膜が結晶化する温度範囲のことである。すなわち、ＳＰＣは、アモルファスシリコンの融点以下の範囲すなわち６００℃〜１１００℃の温度範囲で、固相成長で結晶化する現象である。ＳＰＣによるシリコンの結晶組織は、例えば、平均粒径３０ｎｍ程度で平坦な表面を有する。
また、Ｅｘ（Ｅｘｐｌｏｓｉｖｅ Ｎｕｃｌｅａｔｉｏｎ）範囲とは、アモルファスシリコンの融点以上で、かつ、シリコンの融点以下すなわち１１００℃〜１４１４℃の温度範囲において非結晶性半導体膜が結晶化する温度の範囲のことである。すなわち、Ｅｘは、アモルファスシリコンの融点以上、シリコンの融点以下すなわち１１００℃〜１４１４℃の温度範囲で、過冷却液体状態を経て結晶化する現象である。Ｅｘによるシリコンの結晶組織は、例えば、平均粒径４０〜６０ｎｍ程度で平坦な表面を有する。
また、溶融範囲とは、シリコンの融点すなわち、１４１４℃以上の温度範囲である。なお、アモルファスシリコンを溶融範囲で結晶化した場合には、平均粒径は５００ｎｍ程度のｐ−Ｓｉ（多結晶シリコン）であり、表面に突起が存在することになる。
従来のＣＷレーザ光は、図３Ａ及び図３Ｂに示すように、短軸においてはガウシアン型の光強度分布を有するが、長軸においては、トップフラット型の光強度分布を有する。
この従来のＣＷレーザ光（以下、「長軸トップフラット型ＣＷレーザ光」と記載する）を非晶質性半導体膜にレーザ照射する場合について、図４を用いて説明する。
まず、時間ｔ１において、図４（ｃ）に示すように、非晶質性半導体膜、具体的にはアモルファスシリコン（α−Ｓｉ）膜６００が成膜された基板を準備する。
次に、時間ｔ２において、図４（ａ）に示す長軸トップフラット型ＣＷレーザ光を、アモルファスシリコン膜６００にレーザ照射する。ここで、長軸トップフラット型ＣＷレーザ光は、図４（ｃ）に示すビームスキャン方向に連続的に照射される。すると、長軸トップフラット型ＣＷレーザ光が照射されたアモルファスシリコン膜６００の領域は、図４（ｂ）に示すように、ＳＰＣ範囲の温度分布を示し、ＳＰＣ結晶性半導体膜６０１となる。なお、図４（ａ）に示す長軸トップフラット型ＣＷレーザ光は、長軸のトップフラット部分において、光強度の揺らぎが発生する。それを、図４（ａ）において、長軸のトップフラット部分の突起で表現している。
次に、時間ｔ３において、アモルファスシリコン膜６００の平面に対して長軸トップフラット型ＣＷレーザ光のスキャンが完了、すなわちアモルファスシリコン膜６００の平面全ての照射が完了する。この場合、アモルファスシリコン膜６００は、図４（ｂ）に示すように、結晶化の際に発生する潜熱によりさらに温度が上昇するが、ほぼＳＰＣ範囲内に収まっており、ＳＰＣ結晶性半導体膜６０１となる。
しかし、長軸のトップフラット部分の突起部分、すなわち光強度の揺らぎ部分が照射されたアモルファスシリコン膜６００の領域は、ＳＰＣ範囲を超えてＥｘ範囲にまで温度が上がってしまっている。ＳＰＣ範囲で結晶化した場合とＳＰＣ範囲を超えてＥｘ範囲を経て結晶化した場合とでは、結晶化するメカニズムが異なり結晶化後の粒径等が異なることになる。そのため、ＳＰＣ範囲を超えてＥｘ範囲を経て結晶化した部分は、結晶粒の粒径のムラ（以下、Ｅｘムラ、と称する）となってしまう。
このように、従来の長軸トップフラット型ＣＷレーザ光を用いて非晶質性半導体膜を結晶性半導体膜に結晶化する場合、ＳＰＣ結晶性半導体膜６０１の中にＥｘ範囲の半導体膜が形成され、Ｅｘムラが発生してしまうという問題がある。つまり、表面に突起が発生するなど、結晶性半導体膜の表面の平坦性が失われるだけなく、結晶性半導体膜の面内で粒径のばらつきが発生してしまう。そして、この結晶性半導体膜を有する薄膜トランジスタの特性に悪影響を及ぼしてしまうという問題がある。
なお、従来の長軸トップフラット型ＣＷレーザ光を用いて非晶質性半導体膜を結晶性半導体膜に結晶化する場合、図４（ｃ）に示すように、Ｅｘムラが発生する領域以外はＳＰＣ結晶性半導体膜６０１となっており、ＳＰＣ範囲内におけるシリコンの結晶組織の粒径は一律に小さくなる。
ここで、シリコンの結晶化メカニズムについて、図５を用いて説明する。図５は、シリコンの結晶化に対する温度とエネルギーとの関係を示す図である。なお、図５において、横軸は、温度を示しており、縦軸はエネルギー（熱）を示している。
図５に示すように、アモルファス状態のシリコンは、例えばレーザ光の照射などで熱せられ、ＳＰＣ範囲、すなわち６００℃〜１１００℃の温度範囲になるとする。すると、アモルファス状態のシリコンは、固相成長して微結晶化する。なお、このＳＰＣ範囲を経て結晶化したシリコンは、平均結晶粒径が２５ｎｍから３５ｎｍであるＳＰＣの結晶性シリコンとなる。
さらに、ＳＰＣ範囲のシリコンに熱が加えられることにより、Ｅｘ範囲、すなわち、シリコン内の温度が、アモルファス状態のシリコンにおける原子のネットワーク構造が変化する融点として考えられる温度である１１００℃を越え、かつ、シリコンの融点１４１４℃以下の範囲になるとする。すると、シリコンの結晶粒径が、固相成長で得られる結晶（ＳＰＣの結晶性シリコン）からわずかに拡大する。これは、シリコンの温度が、アモルファスシリコンの融点以上の温度となることにより、シリコンが部分的に溶融することで粒径が大きくなると考えられる。なお、このＥｘ範囲を経て結晶化したシリコンは、平均結晶粒径が４０ｎｍから６０ｎｍであるＥｘ範囲の結晶性シリコンとなる。
そして、さらに、Ｅｘ範囲のシリコンに熱を加えて、溶融範囲、すなわちシリコンの融点である１４１４℃以上の温度範囲になるとする。そこで、Ｅｘ範囲で得られる結晶（Ｅｘの結晶性シリコン）は、シリコンの融点において熱エネルギーが潜熱として与えられ、溶融する（液相となる）。なお、溶融範囲を経て結晶化したシリコンは、溶融して体積が縮小した後に体積膨張を伴って結晶化し、平均粒径は５０ｎｍ以上のｐ−Ｓｉ（多結晶シリコン）となる。
次に、Ｅｘ範囲のシリコンが溶融するメカニズムについて、図６を用いて説明する。図６は、Ｅｘ結晶組織の成長メカニズムを説明するための図である。
ＳＰＣ範囲にあるシリコンでは、確率的に原子が複数集まって、臨界粒径（〜１ｎｍ）を越えると結晶核となり、結晶成長する。
それに対し、Ｅｘ範囲にあるシリコンでは、アモルファスシリコンの融点以上の温度が加えられているため、原子の移動が促進され、図６（ａ）に示すように、結晶核の形成が促進される。そして、成長性の核が発生した核の周囲は、図６（ｂ）に示すように、潜熱により溶融して結晶化する。
以上のように、ＳＰＣ範囲で結晶化した場合と、ＳＰＣ範囲を超えてＥｘ範囲を経て結晶化した場合と、溶融範囲を経て結晶化した場合とでは、結晶化するメカニズムが異なり結晶化後の粒径等が異なることになる。
次に、本実施形態に係るＣＷレーザ光結晶化装置５００を用いてＣＷレーザ光を非晶質性半導体にレーザ照射する場合におけるシリコンの結晶化メカニズムについて、図７を用いて説明する。図７は、本実施形態におけるＣＷレーザ光を用いた結晶化について説明するための模式図であり、図７（ａ）は、本実施形態におけるＣＷレーザ光の長軸方向のビームプロファイルの断面図である。また、図７（ｂ）は、レーザ照射された非晶質性半導体膜の断面（図７（ｃ）のＸ−Ｘ’断面）における温度分布を表した図である。また、図７（ｃ）は、レーザ照射された時の非晶質性半導体膜の表面状態を模式的に表した図である。なお、図７（ｂ）において、縦軸はエネルギー（熱）を示しており、図７（ｃ）において、横軸ｔは、時間の経過を示している。
まず、非晶質性半導体膜であるアモルファスシリコン（α−Ｓｉ）膜６００が成膜された基板を準備し、時間ｔ１０において、図７（ａ）に示す長軸のビームプロファイルがガウシアン型である本実施形態に係るＣＷレーザ光（以下、「長軸ガウシアン型ＣＷレーザ光」と記載する）によってアモルファスシリコン膜６００にレーザ照射する。
ここで、長軸ガウシアン型ＣＷレーザ光は、レーザ照射されたアモルファスシリコン膜６００の温度が６００℃から１１００℃の範囲になるような出力密度で、かつ、図７（ｃ）に示すビームスキャン方向に連続して照射される。すると、アモルファスシリコン膜６００において、長軸ガウシアン型ＣＷレーザ光の光強度分布における一定の幅の内部領域（レーザ光内部領域）ＷＩＮがレーザ照射された部分（レーザ光内部領域照射部分）は、図７（ｂ）に示すＳＰＣ範囲の温度分布を示し、ＳＰＣ結晶性半導体膜６１０となる。なお、７（ａ）に示す長軸ガウシアン型ＣＷレーザ光では、図４（ａ）に示す長軸トップフラット型ＣＷレーザ光のような、光強度の揺らぎはない。
次に、アモルファスシリコン膜６００に対して長軸ガウシアン型ＣＷレーザ光のレーザ照射が続けて行われ、時間ｔ１１において、長軸ガウシアン型ＣＷレーザ光のレーザ照射はアモルファスシリコン膜６００の端にまでに到達している。これにより、時間ｔ１０以降にレーザ照射されたレーザ光内部領域照射部分についても、ＳＰＣ範囲の温度分布を示し、ＳＰＣ結晶性半導体膜６１０ａとなる。
このとき、時間ｔ１１における図７（ｂ）に示すように、レーザ光内部領域照射部分におけるＳＰＣ結晶性半導体膜６１０ａは、アモルファスシリコン膜６００の結晶化の際に発生する潜熱によりさらに温度が上昇し、図７（ｃ）に示すように、Ｅｘ範囲の温度分布を示すＥｘ結晶性半導体膜６２０となる。なお、Ｅｘ範囲とは、上述したが、アモルファスシリコン膜６００における原子のネットワーク構造によって変化する融点として考えられる温度（１１００℃）を越え、かつ、シリコンの融点１４１４℃以下の範囲である。
さらに、長軸ガウシアン型ＣＷレーザ光の光強度分布における一定の幅の内部領域の外側である外部領域（レーザ光外部領域）ＷＯＵＴがレーザ照射された部分（レーザ光外部領域照射部分）、すなわち、レーザ光内部領域照射部分のビームスキャン方向からみた外側の近接領域は、レーザ光内部領域照射部分に発生した熱が伝導されて、ＳＰＣ範囲の温度分布を示すＳＰＣ結晶性半導体膜６１０ｂとなる。
その後、レーザ光内部領域照射部分の潜熱による温度上昇はスキャン方向に従って進行し、時間ｔ１２において、レーザ光内部領域照射部分におけるＳＰＣ結晶性半導体膜６１０ａの全てがＥｘ範囲の温度分布を示すＥｘ結晶性半導体膜６２０となる。それとともに、レーザ光外部領域照射部分も時間経過とともにＳＰＣ範囲の温度分布を示すＳＰＣ結晶性半導体膜６１０ｂとなり、時間ｔ１２において、レーザ光外部領域照射部分の全てがＳＰＣ範囲の温度分布を示すＳＰＣ結晶性半導体膜６１０ｂとなる。
このように、本実施形態に係るＣＷレーザ光の光強度分布は、レーザ光内部領域照射部分が６００℃〜１１００℃の温度範囲となるように非結晶性半導体膜をレーザ照射したときに、当該レーザ光内部領域照射部分の非結晶性半導体膜が結晶化の際の潜熱によって１１００℃〜１４１４℃の温度範囲に対応して結晶化してＥｘ結晶性半導体膜６２０となるように構成されている。さらに、本実施形態に係るＣＷレーザ光の光強度分布は、レーザ光外部領域照射部分における非結晶性半導体膜が６００℃〜１１００℃の温度範囲に対応して結晶化してＳＰＣ結晶性半導体膜６１０ｂとなるように構成されている。
これにより、１１００℃〜１４１４℃の温度範囲に対応するＥｘ範囲におけるＥｘの結晶性のシリコン膜と、６００℃〜１１００℃の温度範囲に対応するＳＰＣ範囲におけるＳＰＣの結晶性のシリコン膜とを同時に形成することができる。このとき、Ｅｘの結晶性シリコン膜は、面内均一性を保ちつつ、その平均結晶粒径は、４０ｎｍ〜６０ｎｍとなる。また、ＳＰＣの結晶性シリコン膜の平均結晶粒径は、２５ｎｍ〜３５ｎｍとなる。なお、このように結晶化されたＥｘの結晶性シリコン膜、すなわちＥｘの結晶組織からなる結晶性シリコン膜は、固相成長で得られる結晶からわずかに粒径拡大して、かつ均一性を失うことなく、表面突起は形成されない。また、ＳＰＣの結晶性シリコン膜にも表面突起は形成されない。
このように、本実施形態よれば、表面突起がなく面内均一性が良い結晶組織であって、結晶粒径の異なる２つの領域を有する結晶性半導体膜を得ることができる。
なお、本実施形態では、時間ｔ１０において、長軸ガウシアン型ＣＷレーザ光を、照射されたアモルファスシリコン膜６００の温度が６００℃から１１００℃の範囲になるような出力密度で非結晶性半導体膜に照射されるとしたが、これに限らない。照射されたアモルファスシリコン膜６００の温度が６００℃から８００℃の範囲になるような出力密度で非結晶性半導体膜に照射するとしてもよく、効果は同じである。
また、本実施形態において、光強度分布における一定の幅の内部領域ＷＩＮは、当該光強度分布における最大光強度を１００％としたときに、光強度が８０％以上の領域であることが好ましい。一方、光強度分布における一定の幅の外部領域ＷＯＵＴは、光強度が８０％未満５０％以上の領域であることが好ましい。このような光強度で内部領域ＷＩＮと外部領域ＷＯＵＴとを設定することにより、平均結晶粒径が４０ｎｍ〜６０ｎｍの結晶粒で構成された第１結晶性半導体膜と、平均結晶粒径が２５ｎｍ〜３５ｎｍの結晶粒で構成された第２結晶性半導体膜とを同時に形成することができる。また、表面に突起がなく平坦性に優れた半導体膜とすることができる。
また、長軸ガウシアン型ＣＷレーザ光は、１０〜１００マイクロセカンドなどのマイクロセカンドオーダでレーザ照射することが好ましい。具体的には、長軸ガウシアン型ＣＷレーザ光を、非結晶性半導体膜の温度が６００℃から１１００℃の範囲（ＳＰＣ範囲）になるよう非結晶性半導体膜に対して、１０〜１００マイクロセカンドなどのマイクロセカンドオーダにてレーザ照射する。これにより、面内均一性に優れた結晶組織を有する結晶性半導体膜を形成することができる。
このようにマイクロセカンドオーダでレーザ照射するのは、長軸ガウシアン型ＣＷレーザ光を非結晶性半導体膜の温度が６００℃から１１００℃の範囲（ＳＰＣ範囲）になるようにレーザ照射して、レーザ照射された非結晶性半導体膜が結晶化の際に生ずる潜熱によって当該非結晶性半導体膜の温度が１１００℃から１４１４℃の範囲に収まるようにするためである。これにより、レーザ照射された非結晶性半導体膜は、１４１４℃以上の温度範囲を経て結晶化されることはなく、１１００℃から１４１４℃の温度範囲を経て結晶化されるので、表面突起の発生を抑えることができ、表面の平坦性を保つことができる。この結果、このように形成された結晶性半導体膜を有する薄膜トランジスタについては、その特性を向上させることができる。
さらに、長軸ガウシアン型ＣＷレーザ光をナノセカンドオーダではなくマイクロセカンドオーダでレーザ照射することにより、長軸ガウシアン型ＣＷレーザ光の照射時間を長くとることができる。これにより、アモルファスシリコン膜における原子の構造がアモルファスの状態から原子が再配列して結晶化するまでの十分な時間を確保することができる。
（薄膜トランジスタアレイ装置の構成）
次に、本発明の実施形態に係る薄膜トランジスタアレイ装置について、図面を参照しながら説明する。
図８は、本発明の実施形態に係る薄膜トランジスタアレイ装置を備える薄膜トランジスタアレイ基板（ＴＦＴアレイ基板）２００である。また、図９は、図８のＴＦＴアレイ基板における画素の構成を示す平面図である。
図８に示すように、ＴＦＴアレイ基板２００は、アクティブマトリクス基板であって、マトリクス状に配置された複数の画素２０で構成される表示部２２０を備える。なお、図８においては、２つの表示部２２０が形成されたＴＦＴアレイ基板２００を示しており、このＴＦＴアレイ基板２００を切断することによって、２つのＴＦＴアレイ基板を得ることができる。また、図８においては、画素２０は表示部２２０の４隅の一部にしか図示されておらず、実際には、画素２０は表示部２２０内にマトリクス状に配列されている。
画素２０は、図９に示すように、ソース配線２１、電源配線２２及びゲート配線２３によって区画されており、１つの画素２０（単位画素）には、第１の薄膜トランジスタである駆動用ＴＦＴ１０ａと、第２の薄膜トランジスタであるスイッチ用ＴＦＴ１０ｂとが形成されている。
駆動用ＴＦＴ（第１薄膜トランジスタ）１０ａは、有機ＥＬ素子（不図示）を駆動するための駆動用薄膜トランジスタであり、第１ゲート電極３ａと、第１ゲート電極３ａ上に島状に形成された第１チャネル部５０ａと、第１チャネル部５０ａ上に形成された第１ソース電極８ａ及び第１ドレイン電極９ａとを備える。
スイッチ用ＴＦＴ（第２薄膜トランジスタ）１０ｂは、映像信号を当該画素に供給することを選択するためのスイッチ用（選択用）薄膜トランジスタであり、第２ゲート電極３ｂと、第２ゲート電極３ｂ上に島状に形成された第２チャネル部５０ｂと、第２チャネル部５０ｂ上に形成された第２ソース電極８ｂ及び第２ドレイン電極９ｂとを備える。
また、図９に示すように、駆動用ＴＦＴ１０ａにおいて、第１ドレイン電極９ａは、コンタクト２４を介して電源配線２２と電気的に接続されており、第１ゲート電極３ｂは、コンタクト２５を介してスイッチ用ＴＦＴ１０ｂの第２ドレイン電極９ｂと電気的に接続されている。なお、図示しないが、駆動用ＴＦＴ１０ａの第１ソース電極８ａは、有機ＥＬ素子の下部電極に電気的に接続される。
また、スイッチ用ＴＦＴ１０ｂにおいて、第２ソース電極８ｂは、コンタクト２６を介してソース配線２１と電気的に接続され、第２ゲート電極３ｂは、コンタクト２７を介してゲート配線２３と電気的に接続される。スイッチ用ＴＦＴ１０ｂの第２ドレイン電極９ｂは、上述のように、駆動用ＴＦＴ１０ａの第１ゲート電極３ａと電気的に接続される。
なお、駆動用ＴＦＴ１０ａの第１ゲート電極３ａと電源配線２２とは、基板垂直方向において絶縁膜を介して重なるように構成されており、コンデンサ２９（不図示）を形成している。
本発明の実施形態に係る薄膜トランジスタアレイ装置においては、第２ドレイン電極９ｂと第１ゲート電極３ｂとが電気的に接続されている。これにより、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとを最短の配線長さで接続することができる。この結果、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとの間の電気抵抗を最小にすることができる。従って、高速動作ができ、電力損失も小さい、薄膜トランジスタアレイ装置を実現することができる。なお、第２ドレイン電極９ｂではなく、第２ソース電極８ｂと第１ゲート電極３ａとを電気的に接続するように構成しても構わない。
次に、このように構成される画素の等価回路構成について、図１０を用いて説明する。図１０は、本発明の実施形態に係る薄膜トランジスタアレイ装置の画素の回路構成図である。
図１０に示すように、画素２０は、駆動用ＴＦＴ１０ａと、スイッチ用ＴＦＴ１０ｂと、コンデンサ２９と、有機ＥＬ素子３０とを備える。上述のとおり、駆動用ＴＦＴ１０ａの第１ドレイン電極９ａは電源配線２２に接続され、第１ソース電極８ａは有機ＥＬ素子３０のアノードに接続されている。また、スイッチ用ＴＦＴ１０ｂの第２ソース電極８ｂはソース配線２１に接続され、第２ゲート電極３ｂはゲート配線２３に接続され、第２ドレイン電極９ｂはコンデンサ２９及び駆動用ＴＦＴ１０ａの第１ゲート電極３ａに接続されている。
この構成において、ゲート配線２３にゲート信号が入力され、スイッチ用ＴＦＴ１０ｂをオン状態にすると、ソース配線２１を介して供給された信号電圧がコンデンサ２９に書き込まれる。そして、コンデンサ２９に書き込まれた保持電圧は、１フレーム期間を通じて保持される。この保持電圧により、駆動用ＴＦＴ１０ａのコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が、有機ＥＬ素子３０のアノードからカソードへと流れる。これにより、有機ＥＬ素子３０が発光し、画像として表示される。
次に、本発明の実施形態に係る薄膜トランジスタアレイ装置の構造について、図１１を用いて説明する。図１１は、本発明の実施形態に係る薄膜トランジスタアレイ装置の構造を示す断面図である。なお、図１１は、図９のＹ−Ｙ’線に沿って切断した断面図である。
図１１に示すように、本発明の実施形態に係る薄膜トランジスタアレイ装置１００は、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとによって構成される。
駆動用ＴＦＴ１０ａは、ボトムゲート型の薄膜トランジスタ装置であって、基板１上に順次形成された、アンダーコート層２、第１ゲート電極３ａ、ゲート絶縁膜４、第１結晶性半導体膜５ａ、第１非結晶性半導体膜６ａ、一対の第１コンタクト層７ａ、第１ソース電極８ａ及び第１ドレイン電極９ａを備える。なお、駆動用ＴＦＴ１０ａの第１チャネル部５０ａは、第１結晶性半導体膜５ａと第１非結晶性半導体膜６ａとで構成されている。
また、スイッチ用ＴＦＴ１０ｂは、ボトムゲート型の薄膜トランジスタ装置であって、基板１上に順次形成された、アンダーコート層２、第２ゲート電極３ｂ、ゲート絶縁膜４、第２結晶性半導体膜５ｂ、第２非結晶性半導体膜６ｂ、一対の第２コンタクト層７ｂ、第２ソース電極８ｂ及び第２ドレイン電極９ｂを備える。なお、スイッチ用ＴＦＴの第２チャネル部５０ｂは、第２結晶性半導体膜５ｂと第２非結晶性半導体膜６ｂとで構成されている。
以下、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとの各構成について、さらに詳しく説明する。
基板１は、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとに共通し、例えば、石英ガラス等のガラス材料によって構成されている。
アンダーコート層２は、基板１の中に含まれる不純物が上層の半導体膜に侵入することを防止するために基板１上に形成され、例えば、シリコン窒化膜（ＳｉＮ）等の窒化膜で構成されている。
第１ゲート電極３ａ及び第２ゲート電極３ｂは、アンダーコート層２上に形成され、例えば、モリブデンタングステン（ＭｏＷ）等で構成されている。
ゲート絶縁膜４は、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとに共通し、第１ゲート電極３ａ及び第２ゲート電極３ｂを覆うようにして形成され、例えば、二酸化シリコン（ＳｉＯ２）又は窒化シリコン（ＳｉＮ）等で構成されている。
駆動用ＴＦＴ１０ａの第１結晶性半導体膜５ａは、ゲート絶縁膜４上に形成されており、非結晶性半導体膜を結晶化することにより形成される。第１結晶性半導体膜５ａの平均結晶粒径（第１の平均結晶粒径）は４０ｎｍ〜６０ｎｍである。本実施形態において、第１結晶性半導体膜５ａは、アモルファスシリコン膜を結晶化することにより形成されたマイクロクリスタルと呼ばれる微結晶構造を有する。なお、第１結晶性半導体膜５ａは、非結晶性構造と結晶構造との混晶であっても構わない。
スイッチ用ＴＦＴ１０ｂの第２結晶性半導体膜５ｂもゲート絶縁膜４上に形成されており、非結晶性半導体膜を結晶化することにより形成される。但し、第２結晶性半導体膜５ｂの平均結晶粒径（第２の平均結晶粒径）は、第１結晶性半導体膜５ａの平均結晶粒径よりも小さく、２５ｎｍ〜３５ｎｍである。本実施形態において、第２結晶性半導体膜５ｂも、アモルファスシリコン膜を結晶化することにより形成されたマイクロクリスタルと呼ばれる微結晶構造を有する。なお、第２結晶性半導体膜５ｂも、非結晶性構造と結晶構造との混晶であっても構わない。
なお、本実施形態において、平均結晶粒径の異なる第１結晶性半導体膜５ａと第２結晶性半導体膜５ｂとは、後述するように同一製造工程におけるレーザ照射によって同時に形成される。
駆動用ＴＦＴ１０ａの第１非結晶性半導体膜６ａとスイッチ用ＴＦＴの第２非結晶性半導体膜６ｂとは、それぞれ第１結晶性半導体膜５ａ上と第２結晶性半導体膜５ｂと上に形成されており、いずれも、例えば、アモルファスシリコン膜（非晶質シリコン膜）等で構成されている。
一対の第１コンタクト層７ａ及び一対の第２コンタクト層７ｂは、それぞれ第１非結晶性半導体膜６ａ及び第２非結晶性半導体膜６ｂ上に形成され、不純物を高濃度に含む非晶質性導体膜で構成されている。本実施形態において、第１コンタクト層７ａ及び第２コンタクト層７ｂは、アモルファスシリコン膜に不純物としてリン（Ｐ）をドーピングしたｎ型半導体層であって、１×１０１９（ａｔｍ／ｃｍ３）以上の高濃度の不純物を含む。
駆動用ＴＦＴ１０ａにおいて、第１ソース電極８ａ及び第１ドレイン電極９ａは、第１コンタクト層７ａ上に形成されている。また、スイッチ用ＴＦＴ１０ｂにおいて、第２ソース電極８ｂ及び第２ドレイン電極９ｂは、第２コンタクト層７ｂ上に形成されている。第１ソース電極８ａ、第１ドレイン電極９ａ、第２ソース電極８ｂ及び第２ドレイン電極９ｂは、それぞれ導電性材料及び合金等の単層構造又は多層構造であり、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）及びクロム（Ｃｒ）等の材料で構成される。
以上、本発明の実施形態に係る薄膜トランジスタアレイ装置１００によれば、表面突起がなく優れた面内均一性を有する結晶組織であって平均結晶粒径が相対的に大きい結晶粒で構成された第１結晶性半導体膜５ａを含む。また、表面突起がなく優れた面内均一性を有する結晶組織であって平均結晶粒径が相対的に小さい結晶粒で構成された第２結晶性半導体膜５ｂを含む。これにより、第１結晶性半導体膜５ａをチャネル層とする駆動用ＴＦＴ１０ａを構成するとともに、第２結晶性半導体膜５ｂをＴＦＴのチャネル層とするスイッチ用ＴＦＴ１０ａを構成することができる。従って、駆動用ＴＦＴ１０ａについては、大きい結晶粒の第１結晶性半導体膜５ａによってオン電流を増加させることができる。また、スイッチ用ＴＦＴ１０ｂについては、アモルファス構造の半導体膜をチャネル層とするＴＦＴに比べてオン電流を高くすることができるとともに、結晶粒径が大きい半導体膜をチャネル層とするＴＦＴに比べてオフ電流を抑制することができる。
なお、本実施形態において、第１結晶性半導体膜５ａと第２結晶性半導体膜５ｂとは離間されている。これにより、第１結晶性半導体膜５ａと第２結晶性半導体膜５ｂとの間において、電子又はホールのキャリアの流入が生じない。この結果、第１結晶性半導体膜５ａをチャネル層とする駆動用ＴＦＴ１０ａと、第２結晶性半導体膜５ｂをチャネル層とするスイッチ用ＴＦＴ１０ｂとにおいて、相互に影響を受けることなく動作させることができる。
（有機ＥＬ表示装置の構成）
次に、本発明の実施形態に係る有機ＥＬ表示装置３００について、図１２を用いて説明する。図１２は、本発明の実施形態に係る有機ＥＬ表示装置の一画素における断面図である。
本発明の実施形態に係る有機ＥＬ表示装置３００は、上述の駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとからなる薄膜トランジスタアレイ装置１００を備えるものであり、上述の図８に示すＴＦＴアレイ基板２００における複数の画素２０において、薄膜トランジスタアレイ装置１００が画素単位で配置されている。
図１２に示すように、本実施形態に係る有機ＥＬ表示装置３００は、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂ（不図示）とが形成されたＴＦＴアレイ基板２００上に、第１層間絶縁膜３１０、第２層間絶縁膜３２０、第１コンタクト部３３０、第２コンタクト部３４０、バンク３５０、下部電極３６０、有機ＥＬ層３７０及び上部電極３８０を備える。なお、図１２においては、駆動用ＴＦＴ１０ａが図示されており、スイッチ用ＴＦＴ１０ｂは図示されていない。
図１２に示すように、駆動用ＴＦＴ１０ａ及びスイッチ用ＴＦＴ１０ｂを覆うようにして、第１層間絶縁膜３１０が形成されている。第１層間絶縁膜３１０上にはソース配線２１及び電源配線２２が形成されており、電源配線２２と駆動用ＴＦＴ１０ａの第１ドレイン電極９ａとは、第１層間絶縁膜３１０を貫通する第１コンタクト部３３０を介して電気的に接続されている。また、ソース配線２１と電源配線２２とを覆うようにして、第２層間絶縁膜３２０が形成されている。
第２層間絶縁膜３２０上には、隣接する画素との境界部分にバンク３５０が形成されている。従って、バンク３５０はＴＦＴアレイ基板２００上に複数個形成されており、隣接するバンク３５０によって開口部３５１が形成される。バンク３５０の開口部３５１には、下部電極３６０と有機ＥＬ層３７０と上部電極３８０とで構成される有機ＥＬ素子３０が形成されている。
下部電極３６０は、画素単位で配置された陽極（アノード）であり、第２層間絶縁膜３２０上に形成されている。下部電極３６０と駆動用ＴＦＴ１０ａの第１ソース電極８ａとは、第１層間絶縁膜３１０と第２層間絶縁膜３２０とを貫通する第２コンタクト部３４０を介して電気的に接続されている。
有機ＥＬ層（有機発光層）３７０は、色（サブ画素列）単位又はサブ画素単位で形成されており、所定の有機発光材料で構成されている。
上部電極３８０は、有機ＥＬ層３７０の上方に配置され、複数の画素を跨ぐように形成された陰極（カソード）であり、ＩＴＯ等の透明電極によって構成される。
以上、本発明の実施形態に係る有機ＥＬ表示装置３００によれば、駆動用ＴＦＴ１０ａにおける第１結晶性半導体膜５ａの平均結晶粒径が４０ｎｍから６０ｎｍであるので、駆動用ＴＦＴ１０ａの第１チャネル部５０ａに流れる電流を大きくすることができる。その結果、画素２０の発光電流を大きくすることができるので、有機ＥＬ表示装置３００の発光輝度を大きくすることができる。
また、スイッチ用ＴＦＴ１０ｂにおける第２結晶性半導体膜５ｂの平均結晶粒径が２５ｎｍから３５ｎｍであるので、アモルファス構造の半導体膜をチャネル層とするスイッチ用ＴＦＴに比べて高速動作のＴＦＴを構成することができるとともに、結晶粒径が大きい半導体膜をチャネル層とするＴＦＴに比べてオフ電流を抑制することができる。その結果、動画特性に優れた有機ＥＬ表示装置を実現することができる。従って、発光輝度が大きく、かつ、高速表示をすることができる有機ＥＬ表示装置を実現することができる。
（薄膜トランジスタアレイ装置の製造方法）
次に、本発明の実施形態に係る薄膜トランジスタアレイ装置１００の製造方法について、図面を参照しながら説明する。
図１３Ａは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法のフローチャートである。また、図１３Ｂは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における結晶性半導体膜形成工程のフローチャートである。
図１３Ａに示すように、本発明の実施形態に係る薄膜トランジスタアレイ装置１００の製造方法は、第１工程である基材準備工程（Ｓ１０）と、第２工程である第１ゲート電極形成工程（Ｓ２０）と、第３工程である第２ゲート電極形成工程（Ｓ３０）と、第４工程であるゲート絶縁膜形成工程（Ｓ４０）と、第５工程である結晶性半導体膜形成工程（Ｓ５０）と、第６工程であるソースドレイン電極形成工程（Ｓ６０）とを、この順に含む。さらに、図１３Ｂに示すように、第５工程である結晶性半導体膜形成工程（Ｓ５０）は、第５−１工程である非結晶性半導体膜へのレーザ照射工程（Ｓ５１）と、第５−２工程である非結晶性半導体膜の結晶化工程（Ｓ５２）と、第５−３工程である結晶性半導体膜の結晶粒径拡大工程（Ｓ５３）とを含む。
次に、本発明の実施形態に係る薄膜トランジスタアレイ装置１００の具体的な製造方法について、図１４Ａ〜図１４Ｍを用いて説明する。図１４Ａ〜図１４Ｍは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における各工程を模式的に示した平面図及び断面図である。なお、各図において左側の図が平面図を表し、右側の図は当該平面図におけるＹ−Ｙ’線に沿って切断した断面図を表している。
まず、図１４Ａに示すように、石英ガラス等のガラス材料によって構成された基板１を準備する（Ｓ１０）。その後、基板１上に、シリコン窒化膜等の絶縁膜からなるアンダーコート層２をプラズマＣＶＤ等によって形成する。
次に、純水等で洗浄した後に、図１４Ｂに示すように、アンダーコート層２上にゲート金属膜３Ｍを５０ｎｍ程度の膜厚で成膜する。本実施形態では、モリブデンタングステン（ＭｏＷ）からなるゲート金属膜３Ｍをスパッタによって成膜した。
次に、ゲート金属膜３Ｍに対してフォトリソグラフィ及びウェットエッチングを施すことにより、ゲート金属膜３Ｍをパターニングして、図１４Ｃに示すように、所定形状の第１ゲート電極３ａと第２ゲート電極３ｂとを形成する（Ｓ２０、Ｓ３０）。
次に、図１４Ｄに示すように、第１ゲート電極３ａ及び第２ゲート電極３ｂを覆うようにして、第１ゲート電極３ａと第２ゲート電極３ｂの上に、二酸化シリコンからなるゲート絶縁膜４を１００ｎｍ程度の膜厚で成膜する（Ｓ４０）。なお、ゲート絶縁膜４は、プラズマＣＶＤ等によって成膜することができる。
次に、図１４Ｅに示すように、ゲート絶縁膜４上に、アモルファスシリコン膜からなる非結晶性半導体膜５αを５０ｎｍ程度の膜厚で成膜する。なお。非結晶性半導体膜５αも、プラズマＣＶＤ等によって成膜することができる。
その後、非結晶性半導体膜５αに長軸ガウシアン型ＣＷレーザ光を照射する前準備として、脱水素処理を行う。具体的には、例えば４００℃〜５００℃で３０分間のアニールを行う。これは、アモルファスシリコン膜からなる非結晶性半導体膜５αには、通常、５％〜１５％の水素がＳｉＨとして含有されており、水素を含有したままの非結晶性半導体膜５αを結晶化すると、水素がシリコンの手を塞いでしまい結晶化を阻害してしまうだけでなく、突沸のような現象が起こりやすくなるからである。
次に、図１４Ｆに示すように、図１に示したＣＷレーザ光結晶化装置を用いて、図２に示す形状の光強度分布を有する長軸ガウシアン型ＣＷレーザ光を非結晶性半導体膜５αに照射して、非結晶性半導体膜５αを結晶化する（Ｓ５０）。
具体的には、非結晶性半導体膜５αの温度が６００℃から１１００℃の範囲（ＳＰＣ範囲）になるように、長軸ガウシアン型のＣＷレーザ光を非結晶性半導体膜５αに照射する（Ｓ５１）。なお、長軸ガウシアン型のＣＷレーザ光は、マイクロセカンドオーダにて照射する。
このとき、本実施形態では、第１ゲート電極３ａの上方に位置する非結晶性半導体膜５αに対しては、長軸ガウシアン型ＣＷレーザ光の光強度分布における一定の幅の内部領域（レーザ光内部領域）ＷＩＮが照射されるようにレーザ照射を行う。また、同時に、第２ゲート電極３ｂの上方に位置する非結晶性半導体膜５αに対しては、長軸ガウシアン型ＣＷレーザ光の光強度分布における一定の幅の内部領域の外側である外部領域（レーザ光外部領域）ＷＯＵＴが照射されるようにレーザ照射を行う。
これにより、上述した図７の場合と同様に、図１４Ｇに示すように、レーザ光内部領域ＷＩＮによって照射された非結晶性半導体膜５αの領域は、６００℃〜１１００℃の温度範囲（ＳＰＣ範囲）で固相成長によって結晶化した結晶組織（結晶粒）で構成されるＳＰＣ結晶性半導体膜となり（Ｓ５２）、一定時間経過すると、当該ＳＰＣ結晶性半導体膜は、結晶化の際に発生する潜熱によりさらに１１００℃〜１４１４℃の温度範囲（Ｅｘ範囲）の温度に上昇して結晶粒径を拡大させて、Ｅｘ結晶性半導体膜５Ｅとなる。このＥｘ結晶性半導体膜５Ｅは、平均結晶粒径が４０ｎｍ〜６０ｎｍの結晶粒で構成される第１結晶性半導体膜５ａとなる（Ｓ５３）。
また、レーザ光外部領域ＷＯＵＴによって照射された非結晶性半導体膜５αの領域は、６００℃〜１１００℃の温度範囲（ＳＰＣ範囲）で結晶化した結晶組織（結晶粒）で構成されるＳＰＣ結晶性半導体膜５Ｓとなる。このＳＰＣ結晶性半導体膜５Ｓは、平均結晶粒径が２５ｎｍ〜３５ｎｍの結晶粒で構成される第２結晶性半導体膜５ｂとなる。
その後、水素プラズマ処理による水素プラズマ処理を行う。水素プラズマ処理を行うことにより、長軸ガウシアン型ＣＷレーザ光が照射された非結晶性半導体膜５α、すなわち、レーザ未照射の非結晶性半導体膜５αを含めて、Ｅｘ結晶性半導体膜５Ｅ（第１結晶性半導体膜５ａ）及びＳＰＣ結晶性半導体膜５Ｓ（第２結晶性半導体膜５ｂ）の水素終端化処理を行う。
次に、図１４Ｈに示すように、非結晶性半導体膜６αを１００ｎｍ程度の膜厚で成膜する。具体的には、プラズマＣＶＤ法により、レーザ未照射の非結晶性半導体膜５αを含めて、Ｅｘ結晶性半導体膜５Ｅ（第１結晶性半導体膜５ａ）及びＳＰＣ結晶性半導体膜５Ｓ（第２結晶性半導体膜５ｂ）の上に、アモルファスシリコン膜からなる非結晶性半導体膜６αを成膜する。
次に、図１４Ｉに示すように、フォトリソグラフィ及びウェットエッチングを施すことにより、積層されたＥｘ結晶性半導体膜５Ｅ及び非結晶性半導体膜６αを選択的にパターニングにして、第１結晶性半導体膜５ａ及び第１非結晶性半導体膜６ａを島状に形成する。また、これと同時に、積層されたＳＰＣ結晶性半導体膜５Ｓと非結晶性半導体膜６αも選択的にパターニングして、第２結晶性半導体膜５ｂ及び第２非結晶性半導体膜６ｂについても島状に形成する。これにより、第１結晶性半導体膜５ａと第１非結晶性半導体膜６ａとが積層された第１チャネル部５０ａと、第２結晶性半導体膜５ｂと第２非結晶性半導体膜６ｂとが積層された第２チャネル部５０ｂとを形成することができる。
次に、図１４Ｊに示すように、プラズマＣＶＤ等によってアモルファスシリコン膜からなる非晶質性半導体膜を成膜し、当該非晶質性半導体膜に不純物をドーピングして、第１のコンタクト層７ａ及び第２のコンタクト層７ｂとなる不純物ドープの非晶質性半導体膜７αＤを形成する。不純物としては、例えば、リン等の５価元素を用いることができる。また、不純物濃度が高濃度となるようにドーピングする。
次に、図１４Ｋに示すように、不純物ドープの非晶質性半導体膜７αＤ上に、ソースドレイン金属膜８Ｍを成膜する。ソースドレイン金属膜８Ｍの材料は、第１ソース電極８ａ、第１ドレイン電極９ａ、第２ソース電極８ｂ及び第２ドレイン電極９ｂを構成する材料である。本実施形態では、ＭｏＷ／Ａｌ／ＭｏＷの三層構造のソースドレイン金属膜８Ｍをスパッタ法によって成膜した。
次に、図１４Ｌに示すように、フォトリソグラフィ及びウェットエッチングを施すことにより、ソースドレイン金属膜８Ｍと不純物ドープの非晶質性半導体膜７αＤとをパターニングする。これにより、第１ソース電極８ａ及び第１ドレイン電極９ａと、第２ソース電極８ｂ及び第２ドレイン電極９ｂとを形成する（Ｓ６０）。
その後、ソースドレイン金属膜８Ｍをパターニングするときのレジスト（図示）を残したまま、ドライエッチングを施すことにより、図１４Ｌに示すように、第１非結晶性半導体膜６ａ及び第２非結晶性半導体膜６ｂの上層一部をエッチングする。これにより、不純物ドープの非晶質性半導体膜７αＤを分離して、ｎ＋層である一対の第１コンタクト層７ａ及び一対の第２コンタクト層７ｂを形成することができる。また、非晶質性半導体膜７αＤの上層をエッチングすることにより、所望の膜厚の第１チャネル部５０ａ及び第２チャネル部５０ｂを形成することができる。
これにより、本発明の実施形態に係る薄膜トランジスタアレイ装置１００を製造することができる。
なお、図示しないが、その後、図１２に示すように、第１層間絶縁膜３１０、第２層間絶縁膜３２０、第１コンタクト部３３０、第２コンタクト部３４０、バンク３５０、下部電極３６０、有機ＥＬ層３７０及び上部電極３８０、並びに、ソース配線２１、電源配線２２及びゲート配線２３を形成することにより、有機ＥＬ表示装置を製造することができる。
以上の説明では一つの画素について説明したが、他の画素の薄膜トランジスタアレイ装置についても同様に形成することができる。以下、複数の画素を含む表示部全体におけるＣＷレーザのビームスキャン方法について、図１５を用いて説明する。図１５は、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法に関し、表示部全体をビームスキャンする様子を模式的に示す図である。
図１５に示すように、上述した本実施形態における長軸ガウシアン型ＣＷレーザ光のビームスキャン方法は、複数行及び複数列のマトリクス状に配置された複数の画素２０に対して、一行（１ライン）単位でレーザ照射を行うものである。このとき、図１４Ｇで説明したように、ＣＷレーザ光の光強度分布のうちのレーザ光内部領域ＷＩＮが、駆動用ＴＦＴ１０ａの第１結晶性半導体膜５ａとなる部分における非結晶性半導体膜５αを照射するようにしてレーザ照射を行う。また、ＣＷレーザ光の光強度分布のうちレーザ光外部領域ＷＯＵＴが、スイッチ用ＴＦＴ１０ｂの第２結晶性半導体膜５ｂとなる部分における非結晶性半導体膜５αを照射するようにしてレーザ照射を行う。
なお、本実施形態では、左側から右側に向かう一方向で順次ビームスキャンしたが、１ライン目は左側から右側に向かう方向に、次の２ライン目は、右側から左側に向かう方向に、１ラインごとに折り返すようにしてビームスキャンしても構わない。但し、ＣＷレーザ光の光強度分布が駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂに対して上記のような結晶化となるように調整する必要がある。
次に、本実施形態に製造方法によって製造した薄膜トランジスタアレイ装置１００の電流特性について図１６を用いて説明する。図１６は、本発明の実施形態に係る薄膜トランジスタアレイ装置における結晶粒径に対する電流特性を示す図である。
図１６に示すように、本実施形態に係る薄膜トランジスタアレイ装置１００において、駆動用ＴＦＴ１０ａの第１チャネル部５０ａにおける第１結晶性半導体膜５ａの平均結晶粒径が４０〜６０μｍと比較的に大きくすることができるので、駆動用ＴＦＴのオン電流を大きくすることができる。また、スイッチ用ＴＦＴ１０ｂの第２チャネル部５０ｂにおける第２結晶性半導体膜５ｂの平均結晶粒径が２５〜３５μｍと比較的に小さくすることができるので、スイッチ用ＴＦＴ１０ｂのオフ電流を小さくすることができる。
以上、本実施形態に係る薄膜トランジスタアレイ装置１００の製造方法によれば、オン電流が高い駆動用ＴＦＴ１０ａとオフ電流が低いスイッチ用ＴＦＴ１０ｂとを同時に形成することができる。
次に、駆動用ＴＦＴ１０ａのオン電流とスイッチ用ＴＦＴ１０ｂのオフ電流に対する有機ＥＬ表示装置の表示性能の関係について、図１７Ａ及び図１７Ｂを用いて説明する。図１７Ａは、駆動用ＴＦＴのオン電流と有機ＥＬ表示装置の発光輝度との関係を示す図である。また、図１７Ｂは、スイッチ用ＴＦＴのオフ電流と有機ＥＬ表示装置の階調変動との関係を示す図である。
図１７Ａに示すように、駆動用ＴＦＴ１０ａのオン電流が増加するに従って、有機ＥＬ表示装置の発光輝度は増加する。また、図１７Ｂに示すように、スイッチ用ＴＦＴ１０ｂのオフ電流が低減するに従って、有機ＥＬ表示装置における階調変動が減少する。階調変動が減少するのは、スイッチ用ＴＦＴ１０ｂのオフ電流が小さくなることにより、駆動用ＴＦＴ１０ａのゲート電圧の変動が小さくなるからである。
従って、本実施形態に係る薄膜トランジスタアレイ装置１００を備える有機ＥＬ表示装置３００によれば、上述のとおり、駆動用ＴＦＴ１０ａのオン電流を大きくすることができるので、有機ＥＬ表示装置３００の発光輝度を増加させることができる。また、スイッチ用ＴＦＴ１０ｂのオフ電流を小さくすることができるので、有機ＥＬ表示装置３００における階調変動を小さくすることができる。これにより、高画質の画像を表示することのできる有機ＥＬ表示装置３００を得ることができる。
以上、本発明の実施形態に係る有機ＥＬ表示装置３００は、フラットパネルディスプレイ等として利用することができる。例えば、図１８に示すようなテレビジョンセット４００、又は、携帯電話機やパーソナルコンピュータなどのあらゆる表示装置に適用することができる。
以上、本発明に係る薄膜トランジスタアレイ装置、有機ＥＬ表示装置及び薄膜トランジスタアレイ装置の製造方法について、実施形態に基づいて説明したが、本発明は実施形態に限定されるものではない。例えば、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
本発明に係る薄膜トランジスタアレイ装置及び有機ＥＬ表示装置は、テレビジョンセット、パーソナルコンピュータ、携帯電話などの表示装置等の電気機器において広く利用することができる。
１ 基板
２ アンダーコート層
３ａ、３ｂ ゲート電極
３Ｍ ゲート金属膜
４ ゲート絶縁膜
５ａ 第１結晶性半導体膜
５ｂ 第２結晶性半導体膜
５α、６ａ 非結晶性半導体膜
５Ｅ、６２０ Ｅｘ結晶性半導体膜
５Ｓ、６０１、６１０、６１０ａ、６１０ｂ ＳＰＣ結晶性半導体膜
６ａ 第１非結晶性半導体膜
６ｂ 第２非結晶性半導体膜
７ａ 第１コンタクト層
７ｂ 第２コンタクト層
７αＤ 非晶質性半導体膜
８ａ 第１ソース電極
８ｂ 第２ソース電極
８Ｍ ソースドレイン金属膜
９ａ 第１ドレイン電極
９ｂ 第２ドレイン電極
１０ａ 駆動用ＴＦＴ
１０ｂ スイッチ用ＴＦＴ
２０ 画素
２１ ソース配線
２２ 電源配線
２３ ゲート配線
２４、２５、２６、２７ コンタクト
２９ コンデンサ
３０ 有機ＥＬ素子
５０ａ 第１チャネル部
５０ｂ 第２チャネル部
１００ 薄膜トランジスタアレイ装置
２００ ＴＦＴアレイ基板
２２０ 表示部
３００ 有機ＥＬ表示装置
３１０ 第１層間絶縁膜
３２０ 第２層間絶縁膜
３３０、３４０ コンタクト部
３５０ バンク
３５１ 開口部
３６０ 下部電極
３７０ 有機ＥＬ層
３８０ 上部電極
４００ テレビジョンセット
５００ ＣＷレーザ光結晶化装置
５０１ 試料
５１０ レーザ装置
５２０ 長軸成形レンズ
５３０ ミラー
５４０ 短軸成形レンズ
５５０ 集光レンズ
５６０ ビームプロファイラー
５７０ 石英ガラス
６００ アモルファスシリコン膜
本発明は、薄膜トランジスタアレイ装置、有機ＥＬ表示装置、及び、薄膜トランジスタアレイ装置に関する。
液晶表示装置又は有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等のアクティブマトリクス駆動型の表示装置では、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と呼ばれる薄膜トランジスタが用いられている。このような表示装置において、アレイ状に配置された薄膜トランジスタが薄膜トランジスタアレイ装置を構成している。
薄膜トランジスタにおいて、チャネル部となるシリコン等からなる半導体層は、一般的に、非晶質性（アモルファス）半導体膜又は結晶性半導体膜で形成されるが、チャネル部となる半導体層としては、非晶質性半導体膜に比べて高い移動度を有する結晶性半導体膜を用いることが好ましい。一般的に、結晶性半導体膜は、非晶質性半導体膜を形成した後に、当該非晶質性半導体膜を結晶化することにより形成される。
非晶質性半導体膜を結晶化して結晶性半導体膜を形成する方法としては、エキシマレーザ結晶化（ＥＬＡ）法、Ｎｉ触媒等を用いた熱アニール結晶化法、赤外半導体レーザ光と光吸収層を有する試料構造との組み合わせを使った結晶化法等がある。
しかし、一般的なＥＬＡ法による結晶化では、微結晶又は多結晶からなる結晶性半導体膜が形成されるため、結晶粒（結晶組織）の大きさや分布によりその電気特性がばらついてしまう。このような結晶性半導体膜をＴＦＴに用いた場合、ＴＦＴの特性にばらつきが発生してしまう。
一方、熱アニール結晶化法では、均一に結晶化できるものの、触媒金属の処理が難しい。また、赤外半導体レーザ光と光吸収層を有する試料構造との組み合わせを使う結晶化方法では、光吸収層とバッファ層とを試料に成膜して除去するというプロセスが必要で、タクトの点で問題がある。さらに、これらの固相成長法で結晶化した膜を使ってＴＦＴを作製しても、膜の平均粒径が小さいために、目標とする電気特性に達しないという問題がある。
そこで、従来、ＥＬＡ法において、ＴＦＴの結晶性半導体膜における結晶粒の幅を制御することができる技術が提案されている（特許文献１）。また、ＥＬＡ法において、ＴＦＴの結晶性半導体膜における結晶粒界の方向や結晶粒の幅を制御することができる技術も提案されている（特許文献２）。
特許文献１及び特許文献２に開示される技術を用いると、半導体膜に対してレーザ照射を行うことにより、所定の方向に結晶成長させて、粒径が０．５〜１０μｍの大粒径結晶を有する結晶性半導体膜を形成することができる。また、そのように形成された膜を用いて半導体素子を形成することにより、隣接素子のばらつきが少ない優れた半導体装置を作製することができる。
特開２００８−８５３１７号公報 特開２００８−８５３１８号公報
しかしながら、上記の特許文献１及び特許文献２には、大粒径結晶を有する結晶性半導体膜を形成する方法が開示されているに過ぎない。
すなわち、ＥＬＡ法では、パルス発振のレーザ光（例えば、波長λ＝３０８ｎｍのＸｅＣｌエキシマレーザ光）を用いて、非結晶性半導体膜を結晶化する。その際、パルス発振のエキシマレーザ光を非結晶性半導体膜に照射することで瞬間的に（ナノ秒オーダの照射時間で）温度を上昇させ溶融させた後に結晶化する。しかしながら、このように、パルス発振のエキシマレーザ光の照射時間は数十から数百ナノ秒（ナノセカンド）オーダという短い照射時間である。非結晶性半導体膜は、その温度を半導体膜（シリコン）の融点以上（１４１４℃以上）にしていったん融解させてからでないと結晶化しないが、結晶粒径は、条件により変化してしまう。さらに、非結晶性半導体膜を結晶化する際の体積膨張、すなわち液体（溶融時）から固体（結晶化時）になる際の体積膨張により、結晶化後の結晶性半導体膜には表面突起が生じて平坦性が失われる。つまり、結晶性半導体膜の粒径に面内ばらつきが生じる。このため、エッチングプロセス等の薄膜トランジスタ製造プロセスにおいて問題となる。また、結晶化後の結晶性半導体膜の面内ばらつきの対策として多数回ショットが不可欠で、コスト及びタクトの点で問題がある。
また、このような結晶性半導体膜を有する薄膜トランジスタでは、例えばゲート電極に電圧を印加する際、ソース電極とドレイン電極との間に流れる電流量がばらつく。例えば、有機ＥＬ表示装置のような電流駆動の表示デバイスが上記の薄膜トランジスタを備える場合、有機ＥＬは電流により階調制御されるため、電流量のばらつきは表示画像のばらつきに直結する。つまり、高精度な画像が得られない。また、上記の薄膜トランジスタでは、結晶性半導体膜に生じた突起がソース電極とドレイン電極との間に生じるリーク電流の原因となり、ＴＦＴ特性が劣化する。
なお、上記特許文献１及び特許文献２では、上記のＥＬＡ法についての課題のうち、結晶粒径の制御については開示されているものの、表面突起についての課題を解決するものではなく、その示唆もない。
本発明は、上記の問題点を鑑みてなされたものであり、面内均一性の良い結晶組織を有するとともに結晶粒径の異なる結晶性半導体膜を備える薄膜トランジスタアレイ装置、有機ＥＬ表示装置及び薄膜トランジスタアレイ装置の製造方法を提供することを目的とする。
上記問題を解決するために、本発明に係る薄膜トランジスタアレイ装置の一態様は、基材と、前記基材の上方に配置された第１ゲート電極と、前記基材の上方であって前記第１ゲート電極と並設して配置された第２ゲート電極と、前記第１ゲート電極と前記第２ゲート電極との上に配置されたゲート絶縁膜と、前記第１ゲート電極の上方であって、前記ゲート絶縁膜上に配置された、第１の平均結晶粒径の結晶粒によって構成されたシリコンからなる第１結晶性半導体膜と、前記第１結晶性半導体膜上に形成された第１ソース電極及び第１ドレイン電極と、前記第２ゲート電極の上方であって、前記ゲート絶縁膜上に配置された、前記第１の平均結晶粒径より平均結晶粒径が小さい第２の平均結晶粒径の結晶粒によって構成されたシリコンからなる第２結晶性半導体膜と、前記第２結晶性半導体膜上に形成された第２ソース電極及び第２ドレイン電極と、を具備し、前記第１結晶性半導体膜の結晶粒は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザを用いて、シリコンからなる非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるよう前記非結晶性半導体膜をレーザ照射する第１工程と、前記６００℃から１１００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第２工程と、前記レーザ照射により非結晶性半導体膜が結晶化する際に生じる潜熱により前記非結晶性半導体膜の温度が１１００℃から１４１４℃になり、この１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、により形成され、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸において上に凸の連続的な光強度分布が規定されており、さらに、前記第１結晶性半導体膜の結晶粒は、前記第３工程において、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における一定の幅の内部領域を用いて形成され、前記第２結晶性半導体膜の結晶粒は、前記第１工程及び前記第２工程と同一工程により、前記第１工程及び前記第２工程において用いられるレーザ照射によって形成され、さらに、前記第２結晶性半導体膜の結晶粒は、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における前記一定の幅の外部領域を用いて形成される。
本発明に係る薄膜トランジスタアレイ装置によれば、表面に突起がなく面内均一性が良好でかつ結晶粒径が相対的に大きい結晶組織を有する第１結晶性半導体膜と、表面に突起がなく面内均一性が良好でかつ結晶粒径が第１結晶性半導体膜よりも小さい結晶組織を有する第２の結晶性半導体膜とを備える。これにより、第１結晶性半導体膜を駆動用ＴＦＴのチャネル部として適用し、第２結晶性半導体膜をスイッチ用ＴＦＴのチャネル部として適用することにより、駆動用ＴＦＴのオン電流を増加させることができるとともに、スイッチ用ＴＦＴのオフ電流を抑制することができる。
また、本発明に係る薄膜トランジスタアレイ装置の製造方法によれば、上記の温度範囲によるレーザ照射によって、結晶粒径が相対的に大きい結晶粒によって構成された第１結晶性半導体膜と、結晶粒径が相対的に小さい結晶粒によって構成された第２結晶性半導体膜とを、表面に突起がなく高い面内均一性で、なおかつ、一括して形成することができる。これにより、駆動用ＴＦＴのチャネル部に適した第１の結晶性半導体膜と、スイッチ用ＴＦＴのチャネル部に適した第２の結晶性半導体膜とを、少ない工程数で形成することができる。
図１は、本発明の実施形態におけるＣＷレーザ光結晶化装置の構成例を示す図である。 図２Ａは、本発明の実施形態におけるＣＷレーザ光の長軸プロファイルを示す図である。 図２Ｂは、本発明の実施形態におけるＣＷレーザ光の短軸プロファイルを示す図である。 図２Ｃは、本発明の実施形態におけるＣＷレーザ光の短軸プロファイルを示す図である（図２Ｂの拡大図）。 図３Ａは、従来のＣＷレーザ光の長軸プロファイルを示す図である。 図３Ｂは、従来のＣＷレーザ光の短軸プロファイルを示す図である。 図４は、従来のＣＷレーザ光を用いた結晶化について説明するための模式図である。 図５は、シリコンの結晶化に対する温度とエネルギーとの関係を示す図である。 図６は、Ｅｘ結晶組織の成長メカニズムを説明するための図である。 図７は、本実施形態におけるＣＷレーザ光を用いた結晶化について説明するための模式図である。 図８は、本発明の実施形態に係る薄膜トランジスタアレイ装置を備える薄膜トランジスタアレイ基板である。 図９は、図８の薄膜トランジスタアレイ基板における画素の構成を示す平面図である。 図１０は、本発明の実施形態に係る薄膜トランジスタアレイ装置の画素の回路構成図である。 図１１は、本発明の実施形態に係る薄膜トランジスタアレイ装置の構造を示す断面図である。 図１２は、本発明の実施形態に係る有機ＥＬ表示装置の一画素における断面図である。 図１３Ａは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法のフローチャートである。 図１３Ｂは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における結晶性半導体膜形成工程のフローチャートである。 図１４Ａは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における基板準備工程を模式的に示した平面図及び断面図である。 図１４Ｂは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるゲート金属膜形成工程を模式的に示した平面図及び断面図である。 図１４Ｃは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるゲート電極形成工程を模式的に示した平面図及び断面図である。 図１４Ｄは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるゲート絶縁膜形成工程を模式的に示した平面図及び断面図である。 図１４Ｅは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における非結晶性半導体膜形成工程を模式的に示した平面図及び断面図である。 図１４Ｆは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における結晶性半導体膜形成工程（レーザ照射工程）を模式的に示した平面図及び断面図である。 図１４Ｇは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における結晶性半導体膜形成工程（結晶化工程、結晶粒径拡大工程）を模式的に示した平面図及び断面図である。 図１４Ｈは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における非結晶性半導体膜形成工程を模式的に示した平面図及び断面図である。 図１４Ｉは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるチャネル部島化工程を模式的に示した平面図及び断面図である。 図１４Ｊは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における不純物ドープの非結晶性半導体膜形成工程を模式的に示した平面図及び断面図である。 図１４Ｋは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるソースドレイン電極形成工程を模式的に示した平面図及び断面図である。 図１４Ｌは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるソース電極及びドレイン電極形成工程を模式的に示した平面図及び断面図である。 図１４Ｍは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法におけるチャネル部エッチング工程を模式的に示した平面図及び断面図である。 図１５は、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法に関し、表示部全体をビームスキャンする様子を模式的に示す図である。 図１６は、本発明の実施形態に係る薄膜トランジスタアレイ装置における結晶粒径に対する電流特性を示す図である。 図１７Ａは、駆動用ＴＦＴのオン電流と有機ＥＬ表示装置の発光輝度との関係を示す図である。 図１７Ｂは、スイッチ用ＴＦＴのオフ電流と有機ＥＬ表示装置の階調変動との関係を示す図である。 図１８は、本発明の実施態様に係る表示パネル装置を内蔵した表示装置の外観図である。
本発明に係る薄膜トランジスタアレイ装置の一態様は、基材と、前記基材の上方に配置された第１ゲート電極と、前記基材の上方であって前記第１ゲート電極と並設して配置された第２ゲート電極と、前記第１ゲート電極と前記第２ゲート電極との上に配置されたゲート絶縁膜と、前記第１ゲート電極の上方であって、前記ゲート絶縁膜上に配置された、第１の平均結晶粒径の結晶粒によって構成されたシリコンからなる第１結晶性半導体膜と、前記第１結晶性半導体膜上に形成された第１ソース電極及び第１ドレイン電極と、前記第２ゲート電極の上方であって、前記ゲート絶縁膜上に配置された、前記第１の平均結晶粒径より平均結晶粒径が小さい第２の平均結晶粒径の結晶粒によって構成されたシリコンからなる第２結晶性半導体膜と、前記第２結晶性半導体膜上に形成された第２ソース電極及び第２ドレイン電極と、を具備し、前記第１結晶性半導体膜の結晶粒は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザを用いて、シリコンからなる非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるよう前記非結晶性半導体膜をレーザ照射する第１工程と、前記６００℃から１１００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第２工程と、前記レーザ照射により非結晶性半導体膜が結晶化する際に生じる潜熱により前記非結晶性半導体膜の温度が１１００℃から１４１４℃になり、この１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、により形成され、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸において上に凸の連続的な光強度分布が規定されており、さらに、前記第１結晶性半導体膜の結晶粒は、前記第３工程において、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における一定の幅の内部領域を用いて形成され、前記第２結晶性半導体膜の結晶粒は、前記第１工程及び前記第２工程と同一工程により、前記第１工程及び前記第２工程において用いられるレーザ照射によって形成され、さらに、前記第２結晶性半導体膜の結晶粒は、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における前記一定の幅の外部領域を用いて形成される、ものである。
本態様において、第１薄膜トランジスタにおける第１結晶性半導体膜と、第１薄膜トランジスタとは別体の第２薄膜トランジスタにおける第２結晶性半導体膜とは、上に凸の連続的な光強度分布を有する連続発振型のレーザを用いて一括形成されるものである。
第１薄膜トランジスタにおける第１結晶性半導体膜は、当該光強度分布の一定の幅の内部領域を用いて非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるような出力密度で非結晶性半導体膜をレーザ照射することにより形成される。すなわち、レーザ光における光強度分布の一定の幅の内部領域を用いて瞬間的に６００℃から１１００℃の温度となるように照射された非結晶性半導体膜のレーザ照射領域は、当該レーザ照射による非結晶性半導体膜の結晶化の際に生ずる潜熱によって温度が上昇する。このとき、非結晶性半導体膜がアモルファスシリコンである場合は、アモルファスシリコンにおける原子のネットワーク構造によって変化するアモルファスシリコンの融点として考えられる温度（１１００℃）を越え、かつ、結晶性シリコンの融点１４１４℃以下となる温度範囲を経て、固相成長で得られる結晶からわずかに粒径拡大した結晶組織を有し、かつ、表面に突起がなく平坦性が保たれた多結晶性半導体膜である第１結晶性半導体膜を形成することができる。
また、第２薄膜トランジスタにおける第２結晶性半導体膜は、当該光強度分布の一定の幅の外部領域を用いて非結晶性半導体膜をレーザ照射することにより形成される。すなわち、上記の光強度分布の一定の幅の内部領域を用いて非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるように非結晶性半導体膜の所定領域をレーザ照射したときに、当該光強度分布の一定の幅の外側領域によってレーザ照射された非結晶性半導体膜の領域の温度は、６００℃から１１００℃の温度範囲となって結晶化する。これにより、平均結晶粒径が第１結晶性半導体膜よりも小さく、表面の平坦性が保たれた多結晶性半導体膜である第２結晶性半導体膜を形成することができる。
これにより、第１結晶性半導体膜を駆動用ＴＦＴのチャネル部として適用し、第２結晶性半導体膜をスイッチ用ＴＦＴのチャネル部として適用することにより、駆動用ＴＦＴのオン電流を増加させることができるとともに、スイッチ用ＴＦＴのオフ電流を抑制することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様において、前記光強度分布における最大光強度を１００％としたときに、前記光強度分布における前記一定の幅の前記内部領域は、光強度が８０％以上の領域であり、前記光強度分布における前記一定の幅の前記外部領域は、光強度が５０％以上８０％未満の領域であることが好ましい。
これにより、第１の平均結晶粒径の結晶粒で構成された第１結晶性半導体膜と、第１の平均結晶粒径よりも小さい粒径である第２平均結晶粒径の結晶粒で構成された第２結晶性半導体膜とを、それぞれ所望の平均結晶粒径で形成することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様において、前記第１の平均結晶粒径は、４０ｎｍから６０ｎｍであることが好ましい。
本態様は、第１結晶性半導体膜における第１の平均結晶粒径を４０ｎｍから６０ｎｍの範囲とするものである。これにより、第１結晶性半導体膜をチャネル部とするＴＦＴにおいて、高いオン電流を実現することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様において、前記第２の平均結晶粒径は、２５ｎｍから３５ｎｍであることが好ましい。
本態様は、第２結晶性半導体膜における第２の平均結晶粒径を２５ｎｍから３５ｎｍの範囲とするものである。これにより、第２結晶性半導体膜をチャネル部とするＴＦＴは、アモルファスシリコン膜等の非結晶半導体膜をチャネル部とするＴＦＴに比べて、高いオン電流を得ることができるとともに、第２の平均結晶粒径よりも大きい粒径の半導体膜をチャネル部とするＴＦＴに比べて、低いオフ電流とすることができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様において、前記第１結晶性半導体膜は、非結晶性構造と結晶構造との混晶を含むことが好ましい。
本態様は、第１結晶性半導体膜が、非結晶性構造と結晶構造との混晶を含む結晶性半導体であり、例えば、平均結晶粒径が４０ｎｍから６０ｎｍの結晶粒の領域と、当該結晶粒の周囲に存在するアモルファス構造の領域とを含んでいる。これにより、表面ラフネスを低減することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様において、前記第２結晶性半導体膜は、非結晶性構造と結晶構造との混晶を含むことが好ましい。
これにより、第２結晶性半導体膜が、非結晶性構造と結晶構造との混晶を含む結晶性半導体であり、例えば、平均結晶粒径が２５ｎｍから３５ｎｍの結晶粒の領域と、当該結晶粒の周囲に存在するアモルファス構造の領域とを含んでいる。これにより、表面ラフネスを低減することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の一態様において、前記第２ソース電極又は第２ドレイン電極は、前記第１ゲート電極と電気的に接続されていることが好ましい。
これにより、第１結晶性半導体膜をチャネル部とする第１薄膜トランジスタと、第２結晶性半導体膜をチャネル部とする別体の第２薄膜トランジスタとを最短の配線長さで接続することができる。この結果、第１薄膜トランジスタと第２薄膜トランジスタとの間の電気抵抗を最小にすることができる。従って、高速動作ができ、電力損失も小さい、薄膜トランジスタアレイ装置を実現することができる。
また、本発明に係る有機ＥＬ表示装置の一態様は、上記薄膜トランジスタアレイ装置の一態様を備える有機ＥＬ表示装置であって、前記薄膜トランジスタアレイ装置が複数の画素の画素単位に配置された薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板の上方に配置された層間絶縁膜と、前記層間絶縁膜の上方に、前記画素単位に配置された下部電極と、前記薄膜トランジスタアレイ装置と前記下部電極とを接続させるコンタクトと、前記層間絶縁膜の上方に配置され、開口部を有するバンクと、前記バンクの開口部内に形成された有機発光層と、前記有機発光層の上方に配置された上部電極と、を具備し、前記薄膜トランジスタアレイ装置に含まれる前記第１結晶性半導体膜は、前記画素の発光を制御する駆動回路における駆動トランジスタのチャネル層を構成し、前記薄膜トランジスタアレイ装置に含まれる前記第２結晶性半導体膜は、前記駆動回路におけるスイッチトランジスタのチャネル層を構成する、ものである。
本態様において、画素の発光を制御する駆動回路において、第１結晶性半導体膜が駆動用ＴＦＴのチャネル部を構成し、第２結晶性半導体膜がスイッチ用ＴＦＴのチャネル部を構成する。
これにより、駆動用ＴＦＴにおける第１結晶性半導体膜の平均結晶粒径を、例えば４０ｎｍから６０ｎｍ程度に大きくすることができるので、駆動用ＴＦＴにおけるチャネル部に流れる電流を大きくすることができる。その結果、画素の発光電流を大きくすることができるので、有機ＥＬ表装置の発光輝度を大きくすることができる。
また、スイッチ用ＴＦＴにおける第２結晶性半導体膜の平均結晶粒径を、例えば２５ｎｍから３５ｎｍ程度にすることができるので、アモルファスシリコン膜等の非結晶半導体膜をチャネル部とするＴＦＴに比べて、高いオン電流を得ることができるとともに、第２の平均結晶粒径よりも大きい粒径の半導体膜をチャネル部とするＴＦＴに比べて、低いオフ電流とすることができる。その結果、動画特性に優れた有機ＥＬ表示装置を実現することができる。従って、発光輝度が大きく、かつ、高速表示をすることができる有機ＥＬ表示装置を実現することができる。
また、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様は、基材を準備する第１工程と、前記基材の上方に第１ゲート電極を形成する第２工程と、前記基材の上方であって前記第１ゲート電極に並設して第２ゲート電極を形成する第３工程と、前記第１ゲート電極と前記第２ゲート電極との上にゲート絶縁膜を形成する第４工程と、前記第１ゲート電極の上方であって、前記ゲート絶縁膜上に、第１の平均結晶粒径の結晶粒によって構成されたシリコンからなる第１結晶性半導体膜と、前記第２ゲート電極の上方であって、前記ゲート絶縁膜上に、前記第１の平均結晶粒径より平均結晶粒径が小さい第２の平均結晶粒径の結晶粒によって構成されたシリコンからなる第２結晶性半導体膜とを、同時に形成する第５工程と、前記第１結晶性半導体膜上に第１ソース電極及び第１ドレイン電極と、前記第２結晶性半導体膜上に第２ソース電極及び第２ドレイン電極とを形成する第６工程と、を具備し、前記第５工程において、前記第１結晶性半導体膜の結晶粒は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザを用いて、シリコンからなる非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるよう前記非結晶性半導体膜をレーザ照射する第５−１工程と、前記６００℃から１１００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第５−２工程と、前記レーザ照射により非結晶性半導体膜が結晶化する際に生じる潜熱により前記非結晶性半導体膜の温度が１１００℃から１４１４℃になり、この１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第５−３工程と、により形成され、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸において上に凸の連続的な光強度分布が規定されており、さらに、前記第１結晶性半導体膜の結晶粒は、前記第５−３工程において、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における一定の幅の内部領域を用いて形成され、前記第２結晶性半導体膜の結晶粒は、前記第５−１工程及び前記第５−２工程と同一工程により、前記第５−１工程及び前記第５−２工程において用いられるレーザ照射によって形成され、さらに、前記第２結晶性半導体膜の結晶粒は、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における前記一定の幅の外部領域を用いて形成される、ものである。
従来、エキシマレーザ等のパルス発振型のレーザを用いてアモルファスシリコン等の非結晶性半導体膜を結晶化する場合は、非結晶性半導体膜の温度を１４１４℃以上としなければ結晶化しない。従って、非結晶性半導体膜を溶解して結晶化させることになるので、平均結晶粒径は７０ｎｍ〜１０００ｎｍとなる。このように溶解して結晶化することによって形成された半導体膜は、表面に突起が生じ、表面の平坦性が失われる。この結果、ＴＦＴを構成する各半導体膜にバラツキが生じ、ＴＦＴ間における電流量等の電気特性がばらつく。有機ＥＬ表示装置のような電流駆動の表示装置は、電流により階調制御を行うので、電流量のバラツキは画像のバラツキに直結し、高精度な画像が得られない。また、半導体膜に生じた突起は、ゲートオフ時におけるソース電極とドレイン電極と間のリーク電流の原因となって、ＴＦＴの特性が劣化する。
なお、パルス発振型のレーザをナノセカンドオーダで照射すれば、非結晶性半導体膜の温度は瞬間的には１４１４℃以下とすることも可能ではあるが、照射時間が極めて短くなる。照射時間が短いと、非結晶性半導体膜において、アモルファスの状態から結晶化の状態に移行しない。また、パルス発振型のレーザをナノセカンドオーダにて照射しても、非結晶性半導体膜の温度が１４１４℃以上の領域と非結晶性半導体膜の温度が１４１４℃以下の領域ができてしまう。すなわち、非結晶性半導体膜内の上側領域では非結晶性半導体膜が溶解して結晶化し、非結晶性半導体膜内の下側領域では非結晶性半導体膜が溶解せずに結晶化することになる。この際、非結晶性半導体膜の上側領域では、非結晶性半導体膜を溶解させて結晶化するので、平均粒径が５０ｎｍ以下の結晶組織ができるため、結晶性半導体膜の表面に突起ができてしまう。この場合、結晶粒径は小さくなったものの、結晶性半導体膜に生じた突起によって生じる上記リーク電流によって、ＴＦＴの特性が劣化する。
そこで、本態様では、第１薄膜トランジスタにおける第１結晶性半導体膜と、第１薄膜トランジスタとは別体の第２薄膜トランジスタにおける第２結晶性半導体膜とを、上に凸の連続的な光強度分布を有する連続発振型のレーザを用いて一括して形成する。
このとき、第１薄膜トランジスタにおける第１結晶性半導体膜は、当該光強度分布の一定の幅の内部領域を用いて非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるような出力密度で非結晶性半導体膜をレーザ照射することにより形成される。すなわち、レーザ光における光強度分布の一定の幅の内部領域を用いて瞬間的に６００℃から１１００℃の温度となるように照射された非結晶性半導体膜のレーザ照射領域は、当該レーザ照射による非結晶性半導体膜の結晶化の際に生ずる潜熱によって温度が上昇する。このとき、非結晶性半導体膜がアモルファスシリコンである場合は、アモルファスシリコンにおける原子のネットワーク構造によって変化するアモルファスシリコンの融点として考えられる温度（１１００℃）を越え、かつ、結晶性シリコンの融点１４１４℃以下となる温度範囲を経て、固相成長で得られる結晶からわずかに粒径拡大した結晶組織を有し、かつ、表面に突起がなく平坦性が保たれた多結晶性半導体膜である第１結晶性半導体膜を形成することができる。
また、第２薄膜トランジスタにおける第２結晶性半導体膜は、当該光強度分布の一定の幅の外部領域を用いて非結晶性半導体膜をレーザ照射することにより形成される。すなわち、上記の光強度分布の一定の幅の内部領域を用いて非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるように非結晶性半導体膜の所定領域をレーザ照射したときに、当該光強度分布の一定の幅の外側領域によってレーザ照射された非結晶性半導体膜の領域の温度は、６００℃から１１００℃の温度範囲となって結晶化する。これにより、平均結晶粒径が第１結晶性半導体膜よりも小さく、表面の平坦性が保たれた多結晶性半導体膜である第２結晶性半導体膜を形成することができる。
これにより、優れたオン電流である駆動用ＴＦＴのチャネル部に適した第１結晶性半導体膜と、オフ電流を抑制することができるスイッチ用ＴＦＴのチャネル部に適した第２結晶性半導体膜とを備える薄膜トランジスタアレイ装置を製造することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様において、前記光強度分布における最大光強度を１００％としたときに、前記光強度分布における前記一定の幅の前記内部領域は、光強度が８０％以上の領域であり、前記光強度分布における前記一定の幅の前記外部領域は、光強度が５０％以上８０％未満の領域であることが好ましい。
これにより、第１の平均結晶粒径の結晶粒で構成された第１結晶性半導体膜と、第１の平均結晶粒径よりも小さい粒径である第２平均結晶粒径の結晶粒で構成された第２結晶性半導体膜とを、それぞれ所望の平均結晶粒径で形成することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様において、前記第５−３工程と、前記第６工程との間において、前記第１結晶性半導体膜と前記第２結晶性半導体膜とを離間させる工程を含むことが好ましい。
これにより、第１結晶性半導体膜と第２結晶性半導体膜との間において、電子又はホールのキャリアの流入が生じない。この結果、第１結晶性半導体膜をチャネル部とする第１薄膜トランジスタと、第２結晶性半導体膜をチャネル部とする第２薄膜トランジスタとが相互に影響を受けることなく動作させることができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様において、前記第１結晶性半導体膜と前記第２結晶性半導体膜とを離間させる工程において、前記第１結晶性半導体膜と前記第２結晶性半導体膜との境界領域を、パターニングにより除去する、ことが好ましい。
本態様は、第１結晶性半導体膜と第２結晶性半導体膜との境界領域をパターニングにより除去することにより、第１結晶性半導体膜と第２結晶性半導体膜とを離間させるものである。
さらに、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様において、前記第１の平均結晶粒径は、４０ｎｍから６０ｎｍである、ことが好ましい。
本態様は、第１結晶性半導体膜における第１の平均結晶粒径を４０ｎｍから６０ｎｍの範囲とするものである。これにより、第１結晶性半導体膜をチャネル部とするＴＦＴにおいて、高いオン電流を実現することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様において、前記第２の平均結晶粒径は、２５ｎｍから３５ｎｍである、ことが好ましい。
本態様は、第２結晶性半導体膜における第２の平均結晶粒径を２５ｎｍから３５ｎｍの範囲とするものである。これにより、第２結晶性半導体膜をチャネル部とするＴＦＴは、アモルファスシリコン膜等の非結晶半導体膜をチャネル部とするＴＦＴに比べて、高いオン電流を得ることができるとともに、第２の平均結晶粒径よりも大きい粒径の半導体膜をチャネル部とするＴＦＴに比べて、低いオフ電流とすることができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様において、前記凸の連続的な光強度分布は、ガウシアン分布である、ことが好ましい。
これにより、ガウシアン分布の光強度分布における一定の幅の内部領域と外部領域とによって所望のレーザ照射を行うことができる。従って、第１の平均結晶粒径の結晶粒で構成された第１結晶性半導体膜と、第１の平均結晶粒径よりも小さい粒径である第２平均結晶粒径の結晶粒で構成された第２結晶性半導体膜とを、それぞれ所望の平均結晶粒径で形成することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様において、前記第５−１工程において、前記非結晶性半導体膜の温度範囲が６００℃から８００℃の範囲になるように、前記非結晶性半導体膜にレーザ照射する、ことが好ましい。
このように、第１工程での非結晶性半導体膜の温度範囲を、６００℃から８００℃の範囲としても、６００℃から１１００℃の温度範囲と行った場合と同等の効果を奏することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様において、前記第５−１工程において、前記非結晶性半導体膜にマイクロセカンドオーダにてレーザ照射する、ことが好ましい。
これにより、連続発振型のレーザ光を非結晶性半導体膜に照射する照射時間を長くすることができるので、非結晶性半導体膜において、原子の構造がアモルファスの状態から結晶化し、さらにアモルファスの状態から原子が再配列するのに十分な時間を確保することができる。
さらに、本発明に係る薄膜トランジスタアレイ装置の製造方法の一態様において、前記第５−１工程において、前記非結晶性半導体膜上にレーザ照射する時間が１０〜１００マイクロセカンドである、ことが好ましい。
これにより、連続発振型のレーザ光を非結晶性半導体膜に対して照射する照射時間を長くすることができるので、非結晶性半導体膜において、原子の構造がアモルファスの状態から再配列して結晶化するのに十分な時間を確保することができる。
また、本発明に係る薄膜トランジスタ装置の他の一態様は、基材と、前記基材の上方に配置された第１ゲート電極と、前記基材の上方であって前記第１ゲート電極と並設して配置された第２ゲート電極と、前記第１ゲート電極と前記第２ゲート電極との上に配置されたゲート絶縁膜と、前記第１ゲート電極の上方であって、前記ゲート絶縁膜上に配置された、第１の平均結晶粒径の結晶粒によって構成された第１結晶性半導体膜と、前記第１結晶性半導体膜上に形成された第１ソース電極及び第１ドレイン電極と、前記第２ゲート電極の上方であって、前記ゲート絶縁膜上に配置された、前記第１の平均結晶粒径より平均結晶粒径が小さい第２の平均結晶粒径の結晶粒によって構成された第２結晶性半導体膜と、前記第２結晶性半導体膜上に形成された第２ソース電極及び第２ドレイン電極と、を具備し、前記第１結晶性半導体膜の結晶粒は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザを用いて非結晶性半導体膜の温度が、非結晶性半導体の融点以下の温度であって前記非結晶性半導体が固相成長により結晶化する第１の温度範囲になるよう前記非結晶性半導体膜をレーザ照射する第１工程と、前記第１の温度範囲に対応して前記非結晶性半導体膜を結晶化する第２工程と、前記レーザ照射により非結晶性半導体膜が結晶化する際に生じる潜熱により前記非結晶性半導体膜の温度が、非結晶性半導体の融点以上であって結晶性半導体膜の融点以下の温度である第２の温度範囲になり、この第２の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、により形成され、前記潜熱により前記第２の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸において上に凸の連続的な光強度分布が規定されており、さらに、前記第１結晶性半導体膜の結晶粒は、前記第３工程において、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における一定の幅の内部領域を用いて形成され、前記第２結晶性半導体膜の結晶粒は、前記第１工程及び前記第２工程と同一工程により、前記第１工程及び前記第２工程において用いられるレーザ照射によって形成され、さらに、前記第２結晶性半導体膜の結晶粒は、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における前記一定の幅の外部領域を用いて形成される、ものである。
また、本発明に係る薄膜トランジスタ装置の製造方法の他の一態様は、基材を準備する第１工程と、前記基材の上方に第１ゲート電極を形成する第２工程と、前記基材の上方であって前記第１ゲート電極に並設して第２ゲート電極を形成する第３工程と、前記第１ゲート電極と前記第２ゲート電極との上にゲート絶縁膜を形成する第４工程と、前記第１ゲート電極の上方であって、前記ゲート絶縁膜上に、第１の平均結晶粒径の結晶粒によって構成された第１結晶性半導体膜と、前記第２ゲート電極の上方であって、前記ゲート絶縁膜上に、前記第１の平均結晶粒径より平均結晶粒径が小さい第２の平均結晶粒径の結晶粒によって構成された第２結晶性半導体膜とを、同時に形成する第５工程と、前記第１結晶性半導体膜上に第１ソース電極及び第１ドレイン電極と、前記第２結晶性半導体膜上に第２ソース電極及び第２ドレイン電極とを形成する第６工程と、を具備し、前記第５工程において、前記第１結晶性半導体膜の結晶粒は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザを用いて非結晶性半導体膜の温度が、非結晶性半導体の融点以下の温度であって前記非結晶性半導体が固相成長により結晶化する第１の温度範囲になるよう前記非結晶性半導体膜をレーザ照射する第５−１工程と、前記第１の温度範囲に対応して前記非結晶性半導体膜を結晶化する第５−２工程と、前記レーザ照射により非結晶性半導体膜が結晶化する際に生じる潜熱により前記非結晶性半導体膜の温度が、非結晶性半導体の融点以上であって結晶性半導体膜の融点以下の温度である第２の温度範囲になり、この第２の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第５−３工程と、により形成され、前記潜熱により前記第２の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸において上に凸の連続的な光強度分布が規定されており、さらに、前記第１結晶性半導体膜の結晶粒は、前記第５−３工程において、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における一定の幅の内部領域を用いて形成され、前記第２結晶性半導体膜の結晶粒は、前記第５−１工程及び前記第５−２工程と同一工程により、前記第５−１工程及び前記第５−２工程において用いられるレーザ照射によって形成され、さらに、前記第２結晶性半導体膜の結晶粒は、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における前記一定の幅の外部領域を用いて形成される、ものである。
（実施形態）
以下、本発明に係る薄膜トランジスタアレイ装置、有機ＥＬ表装置、及び薄膜トランジスタアレイ装置の製造方法の実施形態について、図面を参照しながら説明する。なお、各図は、説明のための模式図であり、膜厚及び各部の大きさの比などは、必ずしも厳密に表したものではない。
（ＣＷレーザ光結晶化装置）
まず、本発明の実施形態に係る薄膜トランジスタアレイ装置を製造する際に用いられるＣＷレーザ光結晶化装置５００について、図面を参照しながら説明する。
図１は、本実施形態におけるＣＷレーザ光結晶化装置の構成例を示す図である。図２Ａは、本実施形態におけるＣＷレーザ光の短軸プロファイルを示す図である。図２Ｂ及び図２Ｃは、本実施形態におけるＣＷレーザ光の長軸プロファイルを示す図であり、図２Ｃは、図２Ｂのポジション範囲を小さくした図（拡大図）である。
図１に示すように、本実施形態におけるＣＷレーザ光結晶化装置５００は、アモルファスシリコン膜等の非晶質性半導体膜（非結晶性半導体膜）がガラス基板上に形成された試料５０１に対して、連続的なレーザ光であるＣＷ（Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ）レーザ光を用いてマイクロセカンドオーダで照射する装置である。ＣＷレーザ光結晶化装置５００は、レーザ装置５１０と、長軸成形レンズ５２０と、ミラー５３０と、短軸成形レンズ５４０と、集光レンズ５５０と、ビームプロファイラー５６０と、石英ガラス５７０とを備える。
レーザ装置５１０は、連続発振型のレーザ光であるＣＷレーザ光を発振する。また、本実施形態において、レーザ装置５１０は、例えば、グリーンレーザ光又はブルーレーザ光を、１０〜１００ナノセンカンドという短時間ではなく１０〜１００マイクロセカンドという比較的長い時間で発振する。
ＣＷレーザ光結晶化装置５００において、レーザ装置５１０が発振したＣＷレーザ光は、長軸成形レンズ５２０を通過し、ミラー５３０によって照射方向が変更される。ミラー５３０で照射方向が変更されたＣＷレーザ光は、短軸成形レンズ５４０を通過し、集光レンズ５５０によって集光されて試料５０１に照射される。また、集光レンズ５５０で集光されたＣＷレーザ光の大半は、石英ガラス５７０を通過して試料５０１に照射されるが、集光レンズ５５０で集光されたＣＷレーザ光の一部は、ビームプロファイラー５６０に入射されて、ビームプロファイルが測定される。
ここで、集光レンズ５５０により集光されたＣＷレーザ光のビームプロファイル、すなわち、ＣＷレーザ光結晶化装置５００によって試料５０１に照射するＣＷレーザ光のビームプロファイルは、図２Ａ〜図２Ｃに示すように、長軸にも短軸にもガウシアン分布の光強度分布を有する。但し、図２Ａ及び図２Ｂに示すように、長軸における光強度分布は、ポジションが０〜６０００μｍにおいて、短軸に対して広い範囲でガウシアン分布となっている。また、図２Ｂ及び図２Ｃに示すように、短軸における光強度分布は、ポジションが０〜６０μｍの狭い範囲においてガウシアン分布となっている。なお、図２Ａ〜図２Ｃにおいて、縦軸は、ＣＷレーザ光のプロファイルのレーザ光強度が最大となる位置でのレーザ光強度を１００％とした場合の相対強度を示している。
このように、本実施形態において、集光レンズ５５０により集光されたＣＷレーザ光のビームプロファイルは、短軸及び長軸においてガウシアン分布の光強度分布を有する。この光強度分布は、レーザ装置５１０が発振するＣＷレーザ光が短軸成形レンズ５４０及び長軸成形レンズ５２０を通過することによって成形される。また、ビームプロファイラー５６０によって測定したビームプロファイルに基づいて、ＣＷレーザ光のビームプロファイルが短軸及び長軸においてガウシアン分布の光強度分布となるように、長軸成形レンズ５２０及び短軸成形レンズ５４０を調整することができる。
なお、集光レンズ５５０により集光されて試料５０１に照射されるＣＷレーザ光のビームプロファイルは、典型的には、ガウシアン分布の光強度分布を有するが、これに限るものではない。試料５０１に照射されるＣＷレーザ光としては、つりがね型の上に凸の連続的な光強度分布であればよい。
ここで、集光レンズ５５０で集光されたＣＷレーザ光のビームプロファイルが短軸及び長軸ともにガウシアン型の光強度分布を有する場合が典型的である理由を説明する。ＣＷレーザ光を発振する装置が発振するＣＷレーザ光の強度分布は、元来ガウシアン分布かそれに相当するものである。そのため、ＣＷレーザ光結晶化装置５００の光学系に特別な付加装置や部品を導入しなくてもよいので、ＣＷレーザ光結晶化装置５００は、ビームプロファイルが短軸及び長軸ともにガウシアン型の光強度分布であるＣＷレーザ光を比較的簡便に照射することができる。
（ＣＷレーザ光を用いた非結晶性半導体膜の結晶化）
次に、以上のように構成されたＣＷレーザ光結晶化装置５００を用いて、ＣＷレーザ光を非晶質性半導体膜にレーザ照射することにより、表面突起がなく、結晶粒径の異なる２つの領域を有する結晶性半導体膜を得る方法について説明する。なお、比較のため、従来のＣＷレーザ光を用いて非晶質性半導体を結晶性半導体にする場合についても合わせて説明する。
最初に、従来のＣＷレーザ光を用いて非晶質性半導体を結晶性半導体にする場合について、図３Ａ、図３Ｂ及び図４を用いて説明する。
図３Ａは、従来のＣＷレーザ光の長軸プロファイルを示す図である。図３Ｂは、従来のＣＷレーザ光の短軸プロファイルを示す図である。図４は、従来のＣＷレーザ光を用いた結晶化について説明するための模式図であり、図４（ａ）は、従来のＣＷレーザ光の長軸方向のビームプロファイルの断面図である。また、図４（ｂ）は、レーザ照射された非晶質性半導体膜の断面（図４（ｃ）のＸ−Ｘ’断面）における温度分布を表した図である。また、図４（ｃ）は、レーザ照射された時の非晶質性半導体膜の表面状態を模式的に表した図である。なお、図４（ｂ）において、縦軸はエネルギー（熱）を示しており、図４（ｃ）において、横軸ｔは、時間の経過を示している。
ここで、ＳＰＣ（Ｓｏｌｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）範囲とは、アモルファスシリコンの融点以下の範囲、すなわち６００℃〜１１００℃の温度範囲において非結晶性半導体膜が結晶化する温度範囲のことである。すなわち、ＳＰＣは、アモルファスシリコンの融点以下の範囲すなわち６００℃〜１１００℃の温度範囲で、固相成長で結晶化する現象である。ＳＰＣによるシリコンの結晶組織は、例えば、平均粒径３０ｎｍ程度で平坦な表面を有する。
また、Ｅｘ（Ｅｘｐｌｏｓｉｖｅ Ｎｕｃｌｅａｔｉｏｎ）範囲とは、アモルファスシリコンの融点以上で、かつ、シリコンの融点以下すなわち１１００℃〜１４１４℃の温度範囲において非結晶性半導体膜が結晶化する温度の範囲のことである。すなわち、Ｅｘは、アモルファスシリコンの融点以上、シリコンの融点以下すなわち１１００℃〜１４１４℃の温度範囲で、過冷却液体状態を経て結晶化する現象である。Ｅｘによるシリコンの結晶組織は、例えば、平均粒径４０〜６０ｎｍ程度で平坦な表面を有する。
また、溶融範囲とは、シリコンの融点すなわち、１４１４℃以上の温度範囲である。なお、アモルファスシリコンを溶融範囲で結晶化した場合には、平均粒径は５００ｎｍ程度のｐ−Ｓｉ（多結晶シリコン）であり、表面に突起が存在することになる。
従来のＣＷレーザ光は、図３Ａ及び図３Ｂに示すように、短軸においてはガウシアン型の光強度分布を有するが、長軸においては、トップフラット型の光強度分布を有する。
この従来のＣＷレーザ光（以下、「長軸トップフラット型ＣＷレーザ光」と記載する）を非晶質性半導体膜にレーザ照射する場合について、図４を用いて説明する。
まず、時間ｔ１において、図４（ｃ）に示すように、非晶質性半導体膜、具体的にはアモルファスシリコン（α−Ｓｉ）膜６００が成膜された基板を準備する。
次に、時間ｔ２において、図４（ａ）に示す長軸トップフラット型ＣＷレーザ光を、アモルファスシリコン膜６００にレーザ照射する。ここで、長軸トップフラット型ＣＷレーザ光は、図４（ｃ）に示すビームスキャン方向に連続的に照射される。すると、長軸トップフラット型ＣＷレーザ光が照射されたアモルファスシリコン膜６００の領域は、図４（ｂ）に示すように、ＳＰＣ範囲の温度分布を示し、ＳＰＣ結晶性半導体膜６０１となる。なお、図４（ａ）に示す長軸トップフラット型ＣＷレーザ光は、長軸のトップフラット部分において、光強度の揺らぎが発生する。それを、図４（ａ）において、長軸のトップフラット部分の突起で表現している。
次に、時間ｔ３において、アモルファスシリコン膜６００の平面に対して長軸トップフラット型ＣＷレーザ光のスキャンが完了、すなわちアモルファスシリコン膜６００の平面全ての照射が完了する。この場合、アモルファスシリコン膜６００は、図４（ｂ）に示すように、結晶化の際に発生する潜熱によりさらに温度が上昇するが、ほぼＳＰＣ範囲内に収まっており、ＳＰＣ結晶性半導体膜６０１となる。
しかし、長軸のトップフラット部分の突起部分、すなわち光強度の揺らぎ部分が照射されたアモルファスシリコン膜６００の領域は、ＳＰＣ範囲を超えてＥｘ範囲にまで温度が上がってしまっている。ＳＰＣ範囲で結晶化した場合とＳＰＣ範囲を超えてＥｘ範囲を経て結晶化した場合とでは、結晶化するメカニズムが異なり結晶化後の粒径等が異なることになる。そのため、ＳＰＣ範囲を超えてＥｘ範囲を経て結晶化した部分は、結晶粒の粒径のムラ（以下、Ｅｘムラ、と称する）となってしまう。
このように、従来の長軸トップフラット型ＣＷレーザ光を用いて非晶質性半導体膜を結晶性半導体膜に結晶化する場合、ＳＰＣ結晶性半導体膜６０１の中にＥｘ範囲の半導体膜が形成され、Ｅｘムラが発生してしまうという問題がある。つまり、表面に突起が発生するなど、結晶性半導体膜の表面の平坦性が失われるだけなく、結晶性半導体膜の面内で粒径のばらつきが発生してしまう。そして、この結晶性半導体膜を有する薄膜トランジスタの特性に悪影響を及ぼしてしまうという問題がある。
なお、従来の長軸トップフラット型ＣＷレーザ光を用いて非晶質性半導体膜を結晶性半導体膜に結晶化する場合、図４（ｃ）に示すように、Ｅｘムラが発生する領域以外はＳＰＣ結晶性半導体膜６０１となっており、ＳＰＣ範囲内におけるシリコンの結晶組織の粒径は一律に小さくなる。
ここで、シリコンの結晶化メカニズムについて、図５を用いて説明する。図５は、シリコンの結晶化に対する温度とエネルギーとの関係を示す図である。なお、図５において、横軸は、温度を示しており、縦軸はエネルギー（熱）を示している。
図５に示すように、アモルファス状態のシリコンは、例えばレーザ光の照射などで熱せられ、ＳＰＣ範囲、すなわち６００℃〜１１００℃の温度範囲になるとする。すると、アモルファス状態のシリコンは、固相成長して微結晶化する。なお、このＳＰＣ範囲を経て結晶化したシリコンは、平均結晶粒径が２５ｎｍから３５ｎｍであるＳＰＣの結晶性シリコンとなる。
さらに、ＳＰＣ範囲のシリコンに熱が加えられることにより、Ｅｘ範囲、すなわち、シリコン内の温度が、アモルファス状態のシリコンにおける原子のネットワーク構造が変化する融点として考えられる温度である１１００℃を越え、かつ、シリコンの融点１４１４℃以下の範囲になるとする。すると、シリコンの結晶粒径が、固相成長で得られる結晶（ＳＰＣの結晶性シリコン）からわずかに拡大する。これは、シリコンの温度が、アモルファスシリコンの融点以上の温度となることにより、シリコンが部分的に溶融することで粒径が大きくなると考えられる。なお、このＥｘ範囲を経て結晶化したシリコンは、平均結晶粒径が４０ｎｍから６０ｎｍであるＥｘ範囲の結晶性シリコンとなる。
そして、さらに、Ｅｘ範囲のシリコンに熱を加えて、溶融範囲、すなわちシリコンの融点である１４１４℃以上の温度範囲になるとする。そこで、Ｅｘ範囲で得られる結晶（Ｅｘの結晶性シリコン）は、シリコンの融点において熱エネルギーが潜熱として与えられ、溶融する（液相となる）。なお、溶融範囲を経て結晶化したシリコンは、溶融して体積が縮小した後に体積膨張を伴って結晶化し、平均粒径は５０ｎｍ以上のｐ−Ｓｉ（多結晶シリコン）となる。
次に、Ｅｘ範囲のシリコンが溶融するメカニズムについて、図６を用いて説明する。図６は、Ｅｘ結晶組織の成長メカニズムを説明するための図である。
ＳＰＣ範囲にあるシリコンでは、確率的に原子が複数集まって、臨界粒径（〜１ｎｍ）を越えると結晶核となり、結晶成長する。
それに対し、Ｅｘ範囲にあるシリコンでは、アモルファスシリコンの融点以上の温度が加えられているため、原子の移動が促進され、図６（ａ）に示すように、結晶核の形成が促進される。そして、成長性の核が発生した核の周囲は、図６（ｂ）に示すように、潜熱により溶融して結晶化する。
以上のように、ＳＰＣ範囲で結晶化した場合と、ＳＰＣ範囲を超えてＥｘ範囲を経て結晶化した場合と、溶融範囲を経て結晶化した場合とでは、結晶化するメカニズムが異なり結晶化後の粒径等が異なることになる。
次に、本実施形態に係るＣＷレーザ光結晶化装置５００を用いてＣＷレーザ光を非晶質性半導体にレーザ照射する場合におけるシリコンの結晶化メカニズムについて、図７を用いて説明する。図７は、本実施形態におけるＣＷレーザ光を用いた結晶化について説明するための模式図であり、図７（ａ）は、本実施形態におけるＣＷレーザ光の長軸方向のビームプロファイルの断面図である。また、図７（ｂ）は、レーザ照射された非晶質性半導体膜の断面（図７（ｃ）のＸ−Ｘ’断面）における温度分布を表した図である。また、図７（ｃ）は、レーザ照射された時の非晶質性半導体膜の表面状態を模式的に表した図である。なお、図７（ｂ）において、縦軸はエネルギー（熱）を示しており、図７（ｃ）において、横軸ｔは、時間の経過を示している。
まず、非晶質性半導体膜であるアモルファスシリコン（α−Ｓｉ）膜６００が成膜された基板を準備し、時間ｔ１０において、図７（ａ）に示す長軸のビームプロファイルがガウシアン型である本実施形態に係るＣＷレーザ光（以下、「長軸ガウシアン型ＣＷレーザ光」と記載する）によってアモルファスシリコン膜６００にレーザ照射する。
ここで、長軸ガウシアン型ＣＷレーザ光は、レーザ照射されたアモルファスシリコン膜６００の温度が６００℃から１１００℃の範囲になるような出力密度で、かつ、図７（ｃ）に示すビームスキャン方向に連続して照射される。すると、アモルファスシリコン膜６００において、長軸ガウシアン型ＣＷレーザ光の光強度分布における一定の幅の内部領域（レーザ光内部領域）ＷＩＮがレーザ照射された部分（レーザ光内部領域照射部分）は、図７（ｂ）に示すＳＰＣ範囲の温度分布を示し、ＳＰＣ結晶性半導体膜６１０となる。なお、７（ａ）に示す長軸ガウシアン型ＣＷレーザ光では、図４（ａ）に示す長軸トップフラット型ＣＷレーザ光のような、光強度の揺らぎはない。
次に、アモルファスシリコン膜６００に対して長軸ガウシアン型ＣＷレーザ光のレーザ照射が続けて行われ、時間ｔ１１において、長軸ガウシアン型ＣＷレーザ光のレーザ照射はアモルファスシリコン膜６００の端にまでに到達している。これにより、時間ｔ１０以降にレーザ照射されたレーザ光内部領域照射部分についても、ＳＰＣ範囲の温度分布を示し、ＳＰＣ結晶性半導体膜６１０ａとなる。
このとき、時間ｔ１１における図７（ｂ）に示すように、レーザ光内部領域照射部分におけるＳＰＣ結晶性半導体膜６１０ａは、アモルファスシリコン膜６００の結晶化の際に発生する潜熱によりさらに温度が上昇し、図７（ｃ）に示すように、Ｅｘ範囲の温度分布を示すＥｘ結晶性半導体膜６２０となる。なお、Ｅｘ範囲とは、上述したが、アモルファスシリコン膜６００における原子のネットワーク構造によって変化する融点として考えられる温度（１１００℃）を越え、かつ、シリコンの融点１４１４℃以下の範囲である。
さらに、長軸ガウシアン型ＣＷレーザ光の光強度分布における一定の幅の内部領域の外側である外部領域（レーザ光外部領域）ＷＯＵＴがレーザ照射された部分（レーザ光外部領域照射部分）、すなわち、レーザ光内部領域照射部分のビームスキャン方向からみた外側の近接領域は、レーザ光内部領域照射部分に発生した熱が伝導されて、ＳＰＣ範囲の温度分布を示すＳＰＣ結晶性半導体膜６１０ｂとなる。
その後、レーザ光内部領域照射部分の潜熱による温度上昇はスキャン方向に従って進行し、時間ｔ１２において、レーザ光内部領域照射部分におけるＳＰＣ結晶性半導体膜６１０ａの全てがＥｘ範囲の温度分布を示すＥｘ結晶性半導体膜６２０となる。それとともに、レーザ光外部領域照射部分も時間経過とともにＳＰＣ範囲の温度分布を示すＳＰＣ結晶性半導体膜６１０ｂとなり、時間ｔ１２において、レーザ光外部領域照射部分の全てがＳＰＣ範囲の温度分布を示すＳＰＣ結晶性半導体膜６１０ｂとなる。
このように、本実施形態に係るＣＷレーザ光の光強度分布は、レーザ光内部領域照射部分が６００℃〜１１００℃の温度範囲となるように非結晶性半導体膜をレーザ照射したときに、当該レーザ光内部領域照射部分の非結晶性半導体膜が結晶化の際の潜熱によって１１００℃〜１４１４℃の温度範囲に対応して結晶化してＥｘ結晶性半導体膜６２０となるように構成されている。さらに、本実施形態に係るＣＷレーザ光の光強度分布は、レーザ光外部領域照射部分における非結晶性半導体膜が６００℃〜１１００℃の温度範囲に対応して結晶化してＳＰＣ結晶性半導体膜６１０ｂとなるように構成されている。
これにより、１１００℃〜１４１４℃の温度範囲に対応するＥｘ範囲におけるＥｘの結晶性のシリコン膜と、６００℃〜１１００℃の温度範囲に対応するＳＰＣ範囲におけるＳＰＣの結晶性のシリコン膜とを同時に形成することができる。このとき、Ｅｘの結晶性シリコン膜は、面内均一性を保ちつつ、その平均結晶粒径は、４０ｎｍ〜６０ｎｍとなる。また、ＳＰＣの結晶性シリコン膜の平均結晶粒径は、２５ｎｍ〜３５ｎｍとなる。なお、このように結晶化されたＥｘの結晶性シリコン膜、すなわちＥｘの結晶組織からなる結晶性シリコン膜は、固相成長で得られる結晶からわずかに粒径拡大して、かつ均一性を失うことなく、表面突起は形成されない。また、ＳＰＣの結晶性シリコン膜にも表面突起は形成されない。
このように、本実施形態よれば、表面突起がなく面内均一性が良い結晶組織であって、結晶粒径の異なる２つの領域を有する結晶性半導体膜を得ることができる。
なお、本実施形態では、時間ｔ１０において、長軸ガウシアン型ＣＷレーザ光を、照射されたアモルファスシリコン膜６００の温度が６００℃から１１００℃の範囲になるような出力密度で非結晶性半導体膜に照射されるとしたが、これに限らない。照射されたアモルファスシリコン膜６００の温度が６００℃から８００℃の範囲になるような出力密度で非結晶性半導体膜に照射するとしてもよく、効果は同じである。
また、本実施形態において、光強度分布における一定の幅の内部領域ＷＩＮは、当該光強度分布における最大光強度を１００％としたときに、光強度が８０％以上の領域であることが好ましい。一方、光強度分布における一定の幅の外部領域ＷＯＵＴは、光強度が８０％未満５０％以上の領域であることが好ましい。このような光強度で内部領域ＷＩＮと外部領域ＷＯＵＴとを設定することにより、平均結晶粒径が４０ｎｍ〜６０ｎｍの結晶粒で構成された第１結晶性半導体膜と、平均結晶粒径が２５ｎｍ〜３５ｎｍの結晶粒で構成された第２結晶性半導体膜とを同時に形成することができる。また、表面に突起がなく平坦性に優れた半導体膜とすることができる。
また、長軸ガウシアン型ＣＷレーザ光は、１０〜１００マイクロセカンドなどのマイクロセカンドオーダでレーザ照射することが好ましい。具体的には、長軸ガウシアン型ＣＷレーザ光を、非結晶性半導体膜の温度が６００℃から１１００℃の範囲（ＳＰＣ範囲）になるよう非結晶性半導体膜に対して、１０〜１００マイクロセカンドなどのマイクロセカンドオーダにてレーザ照射する。これにより、面内均一性に優れた結晶組織を有する結晶性半導体膜を形成することができる。
このようにマイクロセカンドオーダでレーザ照射するのは、長軸ガウシアン型ＣＷレーザ光を非結晶性半導体膜の温度が６００℃から１１００℃の範囲（ＳＰＣ範囲）になるようにレーザ照射して、レーザ照射された非結晶性半導体膜が結晶化の際に生ずる潜熱によって当該非結晶性半導体膜の温度が１１００℃から１４１４℃の範囲に収まるようにするためである。これにより、レーザ照射された非結晶性半導体膜は、１４１４℃以上の温度範囲を経て結晶化されることはなく、１１００℃から１４１４℃の温度範囲を経て結晶化されるので、表面突起の発生を抑えることができ、表面の平坦性を保つことができる。この結果、このように形成された結晶性半導体膜を有する薄膜トランジスタについては、その特性を向上させることができる。
さらに、長軸ガウシアン型ＣＷレーザ光をナノセカンドオーダではなくマイクロセカンドオーダでレーザ照射することにより、長軸ガウシアン型ＣＷレーザ光の照射時間を長くとることができる。これにより、アモルファスシリコン膜における原子の構造がアモルファスの状態から原子が再配列して結晶化するまでの十分な時間を確保することができる。
（薄膜トランジスタアレイ装置の構成）
次に、本発明の実施形態に係る薄膜トランジスタアレイ装置について、図面を参照しながら説明する。
図８は、本発明の実施形態に係る薄膜トランジスタアレイ装置を備える薄膜トランジスタアレイ基板（ＴＦＴアレイ基板）２００である。また、図９は、図８のＴＦＴアレイ基板における画素の構成を示す平面図である。
図８に示すように、ＴＦＴアレイ基板２００は、アクティブマトリクス基板であって、マトリクス状に配置された複数の画素２０で構成される表示部２２０を備える。なお、図８においては、２つの表示部２２０が形成されたＴＦＴアレイ基板２００を示しており、このＴＦＴアレイ基板２００を切断することによって、２つのＴＦＴアレイ基板を得ることができる。また、図８においては、画素２０は表示部２２０の４隅の一部にしか図示されておらず、実際には、画素２０は表示部２２０内にマトリクス状に配列されている。
画素２０は、図９に示すように、ソース配線２１、電源配線２２及びゲート配線２３によって区画されており、１つの画素２０（単位画素）には、第１の薄膜トランジスタである駆動用ＴＦＴ１０ａと、第２の薄膜トランジスタであるスイッチ用ＴＦＴ１０ｂとが形成されている。
駆動用ＴＦＴ（第１薄膜トランジスタ）１０ａは、有機ＥＬ素子（不図示）を駆動するための駆動用薄膜トランジスタであり、第１ゲート電極３ａと、第１ゲート電極３ａ上に島状に形成された第１チャネル部５０ａと、第１チャネル部５０ａ上に形成された第１ソース電極８ａ及び第１ドレイン電極９ａとを備える。
スイッチ用ＴＦＴ（第２薄膜トランジスタ）１０ｂは、映像信号を当該画素に供給することを選択するためのスイッチ用（選択用）薄膜トランジスタであり、第２ゲート電極３ｂと、第２ゲート電極３ｂ上に島状に形成された第２チャネル部５０ｂと、第２チャネル部５０ｂ上に形成された第２ソース電極８ｂ及び第２ドレイン電極９ｂとを備える。
また、図９に示すように、駆動用ＴＦＴ１０ａにおいて、第１ドレイン電極９ａは、コンタクト２４を介して電源配線２２と電気的に接続されており、第１ゲート電極３ｂは、コンタクト２５を介してスイッチ用ＴＦＴ１０ｂの第２ドレイン電極９ｂと電気的に接続されている。なお、図示しないが、駆動用ＴＦＴ１０ａの第１ソース電極８ａは、有機ＥＬ素子の下部電極に電気的に接続される。
また、スイッチ用ＴＦＴ１０ｂにおいて、第２ソース電極８ｂは、コンタクト２６を介してソース配線２１と電気的に接続され、第２ゲート電極３ｂは、コンタクト２７を介してゲート配線２３と電気的に接続される。スイッチ用ＴＦＴ１０ｂの第２ドレイン電極９ｂは、上述のように、駆動用ＴＦＴ１０ａの第１ゲート電極３ａと電気的に接続される。
なお、駆動用ＴＦＴ１０ａの第１ゲート電極３ａと電源配線２２とは、基板垂直方向において絶縁膜を介して重なるように構成されており、コンデンサ２９（不図示）を形成している。
本発明の実施形態に係る薄膜トランジスタアレイ装置においては、第２ドレイン電極９ｂと第１ゲート電極３ｂとが電気的に接続されている。これにより、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとを最短の配線長さで接続することができる。この結果、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとの間の電気抵抗を最小にすることができる。従って、高速動作ができ、電力損失も小さい、薄膜トランジスタアレイ装置を実現することができる。なお、第２ドレイン電極９ｂではなく、第２ソース電極８ｂと第１ゲート電極３ａとを電気的に接続するように構成しても構わない。
次に、このように構成される画素の等価回路構成について、図１０を用いて説明する。図１０は、本発明の実施形態に係る薄膜トランジスタアレイ装置の画素の回路構成図である。
図１０に示すように、画素２０は、駆動用ＴＦＴ１０ａと、スイッチ用ＴＦＴ１０ｂと、コンデンサ２９と、有機ＥＬ素子３０とを備える。上述のとおり、駆動用ＴＦＴ１０ａの第１ドレイン電極９ａは電源配線２２に接続され、第１ソース電極８ａは有機ＥＬ素子３０のアノードに接続されている。また、スイッチ用ＴＦＴ１０ｂの第２ソース電極８ｂはソース配線２１に接続され、第２ゲート電極３ｂはゲート配線２３に接続され、第２ドレイン電極９ｂはコンデンサ２９及び駆動用ＴＦＴ１０ａの第１ゲート電極３ａに接続されている。
この構成において、ゲート配線２３にゲート信号が入力され、スイッチ用ＴＦＴ１０ｂをオン状態にすると、ソース配線２１を介して供給された信号電圧がコンデンサ２９に書き込まれる。そして、コンデンサ２９に書き込まれた保持電圧は、１フレーム期間を通じて保持される。この保持電圧により、駆動用ＴＦＴ１０ａのコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が、有機ＥＬ素子３０のアノードからカソードへと流れる。これにより、有機ＥＬ素子３０が発光し、画像として表示される。
次に、本発明の実施形態に係る薄膜トランジスタアレイ装置の構造について、図１１を用いて説明する。図１１は、本発明の実施形態に係る薄膜トランジスタアレイ装置の構造を示す断面図である。なお、図１１は、図９のＹ−Ｙ’線に沿って切断した断面図である。
図１１に示すように、本発明の実施形態に係る薄膜トランジスタアレイ装置１００は、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとによって構成される。
駆動用ＴＦＴ１０ａは、ボトムゲート型の薄膜トランジスタ装置であって、基板１上に順次形成された、アンダーコート層２、第１ゲート電極３ａ、ゲート絶縁膜４、第１結晶性半導体膜５ａ、第１非結晶性半導体膜６ａ、一対の第１コンタクト層７ａ、第１ソース電極８ａ及び第１ドレイン電極９ａを備える。なお、駆動用ＴＦＴ１０ａの第１チャネル部５０ａは、第１結晶性半導体膜５ａと第１非結晶性半導体膜６ａとで構成されている。
また、スイッチ用ＴＦＴ１０ｂは、ボトムゲート型の薄膜トランジスタ装置であって、基板１上に順次形成された、アンダーコート層２、第２ゲート電極３ｂ、ゲート絶縁膜４、第２結晶性半導体膜５ｂ、第２非結晶性半導体膜６ｂ、一対の第２コンタクト層７ｂ、第２ソース電極８ｂ及び第２ドレイン電極９ｂを備える。なお、スイッチ用ＴＦＴの第２チャネル部５０ｂは、第２結晶性半導体膜５ｂと第２非結晶性半導体膜６ｂとで構成されている。
以下、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとの各構成について、さらに詳しく説明する。
基板１は、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとに共通し、例えば、石英ガラス等のガラス材料によって構成されている。
アンダーコート層２は、基板１の中に含まれる不純物が上層の半導体膜に侵入することを防止するために基板１上に形成され、例えば、シリコン窒化膜（ＳｉＮ）等の窒化膜で構成されている。
第１ゲート電極３ａ及び第２ゲート電極３ｂは、アンダーコート層２上に形成され、例えば、モリブデンタングステン（ＭｏＷ）等で構成されている。
ゲート絶縁膜４は、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとに共通し、第１ゲート電極３ａ及び第２ゲート電極３ｂを覆うようにして形成され、例えば、二酸化シリコン（ＳｉＯ２）又は窒化シリコン（ＳｉＮ）等で構成されている。
駆動用ＴＦＴ１０ａの第１結晶性半導体膜５ａは、ゲート絶縁膜４上に形成されており、非結晶性半導体膜を結晶化することにより形成される。第１結晶性半導体膜５ａの平均結晶粒径（第１の平均結晶粒径）は４０ｎｍ〜６０ｎｍである。本実施形態において、第１結晶性半導体膜５ａは、アモルファスシリコン膜を結晶化することにより形成されたマイクロクリスタルと呼ばれる微結晶構造を有する。なお、第１結晶性半導体膜５ａは、非結晶性構造と結晶構造との混晶であっても構わない。
スイッチ用ＴＦＴ１０ｂの第２結晶性半導体膜５ｂもゲート絶縁膜４上に形成されており、非結晶性半導体膜を結晶化することにより形成される。但し、第２結晶性半導体膜５ｂの平均結晶粒径（第２の平均結晶粒径）は、第１結晶性半導体膜５ａの平均結晶粒径よりも小さく、２５ｎｍ〜３５ｎｍである。本実施形態において、第２結晶性半導体膜５ｂも、アモルファスシリコン膜を結晶化することにより形成されたマイクロクリスタルと呼ばれる微結晶構造を有する。なお、第２結晶性半導体膜５ｂも、非結晶性構造と結晶構造との混晶であっても構わない。
なお、本実施形態において、平均結晶粒径の異なる第１結晶性半導体膜５ａと第２結晶性半導体膜５ｂとは、後述するように同一製造工程におけるレーザ照射によって同時に形成される。
駆動用ＴＦＴ１０ａの第１非結晶性半導体膜６ａとスイッチ用ＴＦＴの第２非結晶性半導体膜６ｂとは、それぞれ第１結晶性半導体膜５ａ上と第２結晶性半導体膜５ｂと上に形成されており、いずれも、例えば、アモルファスシリコン膜（非晶質シリコン膜）等で構成されている。
一対の第１コンタクト層７ａ及び一対の第２コンタクト層７ｂは、それぞれ第１非結晶性半導体膜６ａ及び第２非結晶性半導体膜６ｂ上に形成され、不純物を高濃度に含む非晶質性導体膜で構成されている。本実施形態において、第１コンタクト層７ａ及び第２コンタクト層７ｂは、アモルファスシリコン膜に不純物としてリン（Ｐ）をドーピングしたｎ型半導体層であって、１×１０１９（ａｔｍ／ｃｍ３）以上の高濃度の不純物を含む。
駆動用ＴＦＴ１０ａにおいて、第１ソース電極８ａ及び第１ドレイン電極９ａは、第１コンタクト層７ａ上に形成されている。また、スイッチ用ＴＦＴ１０ｂにおいて、第２ソース電極８ｂ及び第２ドレイン電極９ｂは、第２コンタクト層７ｂ上に形成されている。第１ソース電極８ａ、第１ドレイン電極９ａ、第２ソース電極８ｂ及び第２ドレイン電極９ｂは、それぞれ導電性材料及び合金等の単層構造又は多層構造であり、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）及びクロム（Ｃｒ）等の材料で構成される。
以上、本発明の実施形態に係る薄膜トランジスタアレイ装置１００によれば、表面突起がなく優れた面内均一性を有する結晶組織であって平均結晶粒径が相対的に大きい結晶粒で構成された第１結晶性半導体膜５ａを含む。また、表面突起がなく優れた面内均一性を有する結晶組織であって平均結晶粒径が相対的に小さい結晶粒で構成された第２結晶性半導体膜５ｂを含む。これにより、第１結晶性半導体膜５ａをチャネル層とする駆動用ＴＦＴ１０ａを構成するとともに、第２結晶性半導体膜５ｂをＴＦＴのチャネル層とするスイッチ用ＴＦＴ１０ａを構成することができる。従って、駆動用ＴＦＴ１０ａについては、大きい結晶粒の第１結晶性半導体膜５ａによってオン電流を増加させることができる。また、スイッチ用ＴＦＴ１０ｂについては、アモルファス構造の半導体膜をチャネル層とするＴＦＴに比べてオン電流を高くすることができるとともに、結晶粒径が大きい半導体膜をチャネル層とするＴＦＴに比べてオフ電流を抑制することができる。
なお、本実施形態において、第１結晶性半導体膜５ａと第２結晶性半導体膜５ｂとは離間されている。これにより、第１結晶性半導体膜５ａと第２結晶性半導体膜５ｂとの間において、電子又はホールのキャリアの流入が生じない。この結果、第１結晶性半導体膜５ａをチャネル層とする駆動用ＴＦＴ１０ａと、第２結晶性半導体膜５ｂをチャネル層とするスイッチ用ＴＦＴ１０ｂとにおいて、相互に影響を受けることなく動作させることができる。
（有機ＥＬ表示装置の構成）
次に、本発明の実施形態に係る有機ＥＬ表示装置３００について、図１２を用いて説明する。図１２は、本発明の実施形態に係る有機ＥＬ表示装置の一画素における断面図である。
本発明の実施形態に係る有機ＥＬ表示装置３００は、上述の駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂとからなる薄膜トランジスタアレイ装置１００を備えるものであり、上述の図８に示すＴＦＴアレイ基板２００における複数の画素２０において、薄膜トランジスタアレイ装置１００が画素単位で配置されている。
図１２に示すように、本実施形態に係る有機ＥＬ表示装置３００は、駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂ（不図示）とが形成されたＴＦＴアレイ基板２００上に、第１層間絶縁膜３１０、第２層間絶縁膜３２０、第１コンタクト部３３０、第２コンタクト部３４０、バンク３５０、下部電極３６０、有機ＥＬ層３７０及び上部電極３８０を備える。なお、図１２においては、駆動用ＴＦＴ１０ａが図示されており、スイッチ用ＴＦＴ１０ｂは図示されていない。
図１２に示すように、駆動用ＴＦＴ１０ａ及びスイッチ用ＴＦＴ１０ｂを覆うようにして、第１層間絶縁膜３１０が形成されている。第１層間絶縁膜３１０上にはソース配線２１及び電源配線２２が形成されており、電源配線２２と駆動用ＴＦＴ１０ａの第１ドレイン電極９ａとは、第１層間絶縁膜３１０を貫通する第１コンタクト部３３０を介して電気的に接続されている。また、ソース配線２１と電源配線２２とを覆うようにして、第２層間絶縁膜３２０が形成されている。
第２層間絶縁膜３２０上には、隣接する画素との境界部分にバンク３５０が形成されている。従って、バンク３５０はＴＦＴアレイ基板２００上に複数個形成されており、隣接するバンク３５０によって開口部３５１が形成される。バンク３５０の開口部３５１には、下部電極３６０と有機ＥＬ層３７０と上部電極３８０とで構成される有機ＥＬ素子３０が形成されている。
下部電極３６０は、画素単位で配置された陽極（アノード）であり、第２層間絶縁膜３２０上に形成されている。下部電極３６０と駆動用ＴＦＴ１０ａの第１ソース電極８ａとは、第１層間絶縁膜３１０と第２層間絶縁膜３２０とを貫通する第２コンタクト部３４０を介して電気的に接続されている。
有機ＥＬ層（有機発光層）３７０は、色（サブ画素列）単位又はサブ画素単位で形成されており、所定の有機発光材料で構成されている。
上部電極３８０は、有機ＥＬ層３７０の上方に配置され、複数の画素を跨ぐように形成された陰極（カソード）であり、ＩＴＯ等の透明電極によって構成される。
以上、本発明の実施形態に係る有機ＥＬ表示装置３００によれば、駆動用ＴＦＴ１０ａにおける第１結晶性半導体膜５ａの平均結晶粒径が４０ｎｍから６０ｎｍであるので、駆動用ＴＦＴ１０ａの第１チャネル部５０ａに流れる電流を大きくすることができる。その結果、画素２０の発光電流を大きくすることができるので、有機ＥＬ表示装置３００の発光輝度を大きくすることができる。
また、スイッチ用ＴＦＴ１０ｂにおける第２結晶性半導体膜５ｂの平均結晶粒径が２５ｎｍから３５ｎｍであるので、アモルファス構造の半導体膜をチャネル層とするスイッチ用ＴＦＴに比べて高速動作のＴＦＴを構成することができるとともに、結晶粒径が大きい半導体膜をチャネル層とするＴＦＴに比べてオフ電流を抑制することができる。その結果、動画特性に優れた有機ＥＬ表示装置を実現することができる。従って、発光輝度が大きく、かつ、高速表示をすることができる有機ＥＬ表示装置を実現することができる。
（薄膜トランジスタアレイ装置の製造方法）
次に、本発明の実施形態に係る薄膜トランジスタアレイ装置１００の製造方法について、図面を参照しながら説明する。
図１３Ａは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法のフローチャートである。また、図１３Ｂは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における結晶性半導体膜形成工程のフローチャートである。
図１３Ａに示すように、本発明の実施形態に係る薄膜トランジスタアレイ装置１００の製造方法は、第１工程である基材準備工程（Ｓ１０）と、第２工程である第１ゲート電極形成工程（Ｓ２０）と、第３工程である第２ゲート電極形成工程（Ｓ３０）と、第４工程であるゲート絶縁膜形成工程（Ｓ４０）と、第５工程である結晶性半導体膜形成工程（Ｓ５０）と、第６工程であるソースドレイン電極形成工程（Ｓ６０）とを、この順に含む。さらに、図１３Ｂに示すように、第５工程である結晶性半導体膜形成工程（Ｓ５０）は、第５−１工程である非結晶性半導体膜へのレーザ照射工程（Ｓ５１）と、第５−２工程である非結晶性半導体膜の結晶化工程（Ｓ５２）と、第５−３工程である結晶性半導体膜の結晶粒径拡大工程（Ｓ５３）とを含む。
次に、本発明の実施形態に係る薄膜トランジスタアレイ装置１００の具体的な製造方法について、図１４Ａ〜図１４Ｍを用いて説明する。図１４Ａ〜図１４Ｍは、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法における各工程を模式的に示した平面図及び断面図である。なお、各図において左側の図が平面図を表し、右側の図は当該平面図におけるＹ−Ｙ’線に沿って切断した断面図を表している。
まず、図１４Ａに示すように、石英ガラス等のガラス材料によって構成された基板１を準備する（Ｓ１０）。その後、基板１上に、シリコン窒化膜等の絶縁膜からなるアンダーコート層２をプラズマＣＶＤ等によって形成する。
次に、純水等で洗浄した後に、図１４Ｂに示すように、アンダーコート層２上にゲート金属膜３Ｍを５０ｎｍ程度の膜厚で成膜する。本実施形態では、モリブデンタングステン（ＭｏＷ）からなるゲート金属膜３Ｍをスパッタによって成膜した。
次に、ゲート金属膜３Ｍに対してフォトリソグラフィ及びウェットエッチングを施すことにより、ゲート金属膜３Ｍをパターニングして、図１４Ｃに示すように、所定形状の第１ゲート電極３ａと第２ゲート電極３ｂとを形成する（Ｓ２０、Ｓ３０）。
次に、図１４Ｄに示すように、第１ゲート電極３ａ及び第２ゲート電極３ｂを覆うようにして、第１ゲート電極３ａと第２ゲート電極３ｂの上に、二酸化シリコンからなるゲート絶縁膜４を１００ｎｍ程度の膜厚で成膜する（Ｓ４０）。なお、ゲート絶縁膜４は、プラズマＣＶＤ等によって成膜することができる。
次に、図１４Ｅに示すように、ゲート絶縁膜４上に、アモルファスシリコン膜からなる非結晶性半導体膜５αを５０ｎｍ程度の膜厚で成膜する。なお。非結晶性半導体膜５αも、プラズマＣＶＤ等によって成膜することができる。
その後、非結晶性半導体膜５αに長軸ガウシアン型ＣＷレーザ光を照射する前準備として、脱水素処理を行う。具体的には、例えば４００℃〜５００℃で３０分間のアニールを行う。これは、アモルファスシリコン膜からなる非結晶性半導体膜５αには、通常、５％〜１５％の水素がＳｉＨとして含有されており、水素を含有したままの非結晶性半導体膜５αを結晶化すると、水素がシリコンの手を塞いでしまい結晶化を阻害してしまうだけでなく、突沸のような現象が起こりやすくなるからである。
次に、図１４Ｆに示すように、図１に示したＣＷレーザ光結晶化装置を用いて、図２に示す形状の光強度分布を有する長軸ガウシアン型ＣＷレーザ光を非結晶性半導体膜５αに照射して、非結晶性半導体膜５αを結晶化する（Ｓ５０）。
具体的には、非結晶性半導体膜５αの温度が６００℃から１１００℃の範囲（ＳＰＣ範囲）になるように、長軸ガウシアン型のＣＷレーザ光を非結晶性半導体膜５αに照射する（Ｓ５１）。なお、長軸ガウシアン型のＣＷレーザ光は、マイクロセカンドオーダにて照射する。
このとき、本実施形態では、第１ゲート電極３ａの上方に位置する非結晶性半導体膜５αに対しては、長軸ガウシアン型ＣＷレーザ光の光強度分布における一定の幅の内部領域（レーザ光内部領域）ＷＩＮが照射されるようにレーザ照射を行う。また、同時に、第２ゲート電極３ｂの上方に位置する非結晶性半導体膜５αに対しては、長軸ガウシアン型ＣＷレーザ光の光強度分布における一定の幅の内部領域の外側である外部領域（レーザ光外部領域）ＷＯＵＴが照射されるようにレーザ照射を行う。
これにより、上述した図７の場合と同様に、図１４Ｇに示すように、レーザ光内部領域ＷＩＮによって照射された非結晶性半導体膜５αの領域は、６００℃〜１１００℃の温度範囲（ＳＰＣ範囲）で固相成長によって結晶化した結晶組織（結晶粒）で構成されるＳＰＣ結晶性半導体膜となり（Ｓ５２）、一定時間経過すると、当該ＳＰＣ結晶性半導体膜は、結晶化の際に発生する潜熱によりさらに１１００℃〜１４１４℃の温度範囲（Ｅｘ範囲）の温度に上昇して結晶粒径を拡大させて、Ｅｘ結晶性半導体膜５Ｅとなる。このＥｘ結晶性半導体膜５Ｅは、平均結晶粒径が４０ｎｍ〜６０ｎｍの結晶粒で構成される第１結晶性半導体膜５ａとなる（Ｓ５３）。
また、レーザ光外部領域ＷＯＵＴによって照射された非結晶性半導体膜５αの領域は、６００℃〜１１００℃の温度範囲（ＳＰＣ範囲）で結晶化した結晶組織（結晶粒）で構成されるＳＰＣ結晶性半導体膜５Ｓとなる。このＳＰＣ結晶性半導体膜５Ｓは、平均結晶粒径が２５ｎｍ〜３５ｎｍの結晶粒で構成される第２結晶性半導体膜５ｂとなる。
その後、水素プラズマ処理による水素プラズマ処理を行う。水素プラズマ処理を行うことにより、長軸ガウシアン型ＣＷレーザ光が照射された非結晶性半導体膜５α、すなわち、レーザ未照射の非結晶性半導体膜５αを含めて、Ｅｘ結晶性半導体膜５Ｅ（第１結晶性半導体膜５ａ）及びＳＰＣ結晶性半導体膜５Ｓ（第２結晶性半導体膜５ｂ）の水素終端化処理を行う。
次に、図１４Ｈに示すように、非結晶性半導体膜６αを１００ｎｍ程度の膜厚で成膜する。具体的には、プラズマＣＶＤ法により、レーザ未照射の非結晶性半導体膜５αを含めて、Ｅｘ結晶性半導体膜５Ｅ（第１結晶性半導体膜５ａ）及びＳＰＣ結晶性半導体膜５Ｓ（第２結晶性半導体膜５ｂ）の上に、アモルファスシリコン膜からなる非結晶性半導体膜６αを成膜する。
次に、図１４Ｉに示すように、フォトリソグラフィ及びウェットエッチングを施すことにより、積層されたＥｘ結晶性半導体膜５Ｅ及び非結晶性半導体膜６αを選択的にパターニングにして、第１結晶性半導体膜５ａ及び第１非結晶性半導体膜６ａを島状に形成する。また、これと同時に、積層されたＳＰＣ結晶性半導体膜５Ｓと非結晶性半導体膜６αも選択的にパターニングして、第２結晶性半導体膜５ｂ及び第２非結晶性半導体膜６ｂについても島状に形成する。これにより、第１結晶性半導体膜５ａと第１非結晶性半導体膜６ａとが積層された第１チャネル部５０ａと、第２結晶性半導体膜５ｂと第２非結晶性半導体膜６ｂとが積層された第２チャネル部５０ｂとを形成することができる。
次に、図１４Ｊに示すように、プラズマＣＶＤ等によってアモルファスシリコン膜からなる非晶質性半導体膜を成膜し、当該非晶質性半導体膜に不純物をドーピングして、第１のコンタクト層７ａ及び第２のコンタクト層７ｂとなる不純物ドープの非晶質性半導体膜７αＤを形成する。不純物としては、例えば、リン等の５価元素を用いることができる。また、不純物濃度が高濃度となるようにドーピングする。
次に、図１４Ｋに示すように、不純物ドープの非晶質性半導体膜７αＤ上に、ソースドレイン金属膜８Ｍを成膜する。ソースドレイン金属膜８Ｍの材料は、第１ソース電極８ａ、第１ドレイン電極９ａ、第２ソース電極８ｂ及び第２ドレイン電極９ｂを構成する材料である。本実施形態では、ＭｏＷ／Ａｌ／ＭｏＷの三層構造のソースドレイン金属膜８Ｍをスパッタ法によって成膜した。
次に、図１４Ｌに示すように、フォトリソグラフィ及びウェットエッチングを施すことにより、ソースドレイン金属膜８Ｍと不純物ドープの非晶質性半導体膜７αＤとをパターニングする。これにより、第１ソース電極８ａ及び第１ドレイン電極９ａと、第２ソース電極８ｂ及び第２ドレイン電極９ｂとを形成する（Ｓ６０）。
その後、ソースドレイン金属膜８Ｍをパターニングするときのレジスト（図示）を残したまま、ドライエッチングを施すことにより、図１４Ｌに示すように、第１非結晶性半導体膜６ａ及び第２非結晶性半導体膜６ｂの上層一部をエッチングする。これにより、不純物ドープの非晶質性半導体膜７αＤを分離して、ｎ＋層である一対の第１コンタクト層７ａ及び一対の第２コンタクト層７ｂを形成することができる。また、非晶質性半導体膜７αＤの上層をエッチングすることにより、所望の膜厚の第１チャネル部５０ａ及び第２チャネル部５０ｂを形成することができる。
これにより、本発明の実施形態に係る薄膜トランジスタアレイ装置１００を製造することができる。
なお、図示しないが、その後、図１２に示すように、第１層間絶縁膜３１０、第２層間絶縁膜３２０、第１コンタクト部３３０、第２コンタクト部３４０、バンク３５０、下部電極３６０、有機ＥＬ層３７０及び上部電極３８０、並びに、ソース配線２１、電源配線２２及びゲート配線２３を形成することにより、有機ＥＬ表示装置を製造することができる。
以上の説明では一つの画素について説明したが、他の画素の薄膜トランジスタアレイ装置についても同様に形成することができる。以下、複数の画素を含む表示部全体におけるＣＷレーザのビームスキャン方法について、図１５を用いて説明する。図１５は、本発明の実施形態に係る薄膜トランジスタアレイ装置の製造方法に関し、表示部全体をビームスキャンする様子を模式的に示す図である。
図１５に示すように、上述した本実施形態における長軸ガウシアン型ＣＷレーザ光のビームスキャン方法は、複数行及び複数列のマトリクス状に配置された複数の画素２０に対して、一行（１ライン）単位でレーザ照射を行うものである。このとき、図１４Ｇで説明したように、ＣＷレーザ光の光強度分布のうちのレーザ光内部領域ＷＩＮが、駆動用ＴＦＴ１０ａの第１結晶性半導体膜５ａとなる部分における非結晶性半導体膜５αを照射するようにしてレーザ照射を行う。また、ＣＷレーザ光の光強度分布のうちレーザ光外部領域ＷＯＵＴが、スイッチ用ＴＦＴ１０ｂの第２結晶性半導体膜５ｂとなる部分における非結晶性半導体膜５αを照射するようにしてレーザ照射を行う。
なお、本実施形態では、左側から右側に向かう一方向で順次ビームスキャンしたが、１ライン目は左側から右側に向かう方向に、次の２ライン目は、右側から左側に向かう方向に、１ラインごとに折り返すようにしてビームスキャンしても構わない。但し、ＣＷレーザ光の光強度分布が駆動用ＴＦＴ１０ａとスイッチ用ＴＦＴ１０ｂに対して上記のような結晶化となるように調整する必要がある。
次に、本実施形態に製造方法によって製造した薄膜トランジスタアレイ装置１００の電流特性について図１６を用いて説明する。図１６は、本発明の実施形態に係る薄膜トランジスタアレイ装置における結晶粒径に対する電流特性を示す図である。
図１６に示すように、本実施形態に係る薄膜トランジスタアレイ装置１００において、駆動用ＴＦＴ１０ａの第１チャネル部５０ａにおける第１結晶性半導体膜５ａの平均結晶粒径が４０〜６０μｍと比較的に大きくすることができるので、駆動用ＴＦＴのオン電流を大きくすることができる。また、スイッチ用ＴＦＴ１０ｂの第２チャネル部５０ｂにおける第２結晶性半導体膜５ｂの平均結晶粒径が２５〜３５μｍと比較的に小さくすることができるので、スイッチ用ＴＦＴ１０ｂのオフ電流を小さくすることができる。
以上、本実施形態に係る薄膜トランジスタアレイ装置１００の製造方法によれば、オン電流が高い駆動用ＴＦＴ１０ａとオフ電流が低いスイッチ用ＴＦＴ１０ｂとを同時に形成することができる。
次に、駆動用ＴＦＴ１０ａのオン電流とスイッチ用ＴＦＴ１０ｂのオフ電流に対する有機ＥＬ表示装置の表示性能の関係について、図１７Ａ及び図１７Ｂを用いて説明する。図１７Ａは、駆動用ＴＦＴのオン電流と有機ＥＬ表示装置の発光輝度との関係を示す図である。また、図１７Ｂは、スイッチ用ＴＦＴのオフ電流と有機ＥＬ表示装置の階調変動との関係を示す図である。
図１７Ａに示すように、駆動用ＴＦＴ１０ａのオン電流が増加するに従って、有機ＥＬ表示装置の発光輝度は増加する。また、図１７Ｂに示すように、スイッチ用ＴＦＴ１０ｂのオフ電流が低減するに従って、有機ＥＬ表示装置における階調変動が減少する。階調変動が減少するのは、スイッチ用ＴＦＴ１０ｂのオフ電流が小さくなることにより、駆動用ＴＦＴ１０ａのゲート電圧の変動が小さくなるからである。
従って、本実施形態に係る薄膜トランジスタアレイ装置１００を備える有機ＥＬ表示装置３００によれば、上述のとおり、駆動用ＴＦＴ１０ａのオン電流を大きくすることができるので、有機ＥＬ表示装置３００の発光輝度を増加させることができる。また、スイッチ用ＴＦＴ１０ｂのオフ電流を小さくすることができるので、有機ＥＬ表示装置３００における階調変動を小さくすることができる。これにより、高画質の画像を表示することのできる有機ＥＬ表示装置３００を得ることができる。
以上、本発明の実施形態に係る有機ＥＬ表示装置３００は、フラットパネルディスプレイ等として利用することができる。例えば、図１８に示すようなテレビジョンセット４００、又は、携帯電話機やパーソナルコンピュータなどのあらゆる表示装置に適用することができる。
以上、本発明に係る薄膜トランジスタアレイ装置、有機ＥＬ表示装置及び薄膜トランジスタアレイ装置の製造方法について、実施形態に基づいて説明したが、本発明は実施形態に限定されるものではない。例えば、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
本発明に係る薄膜トランジスタアレイ装置及び有機ＥＬ表示装置は、テレビジョンセット、パーソナルコンピュータ、携帯電話などの表示装置等の電気機器において広く利用することができる。
１ 基板
２ アンダーコート層
３ａ、３ｂ ゲート電極
３Ｍ ゲート金属膜
４ ゲート絶縁膜
５ａ 第１結晶性半導体膜
５ｂ 第２結晶性半導体膜
５α、６ａ 非結晶性半導体膜
５Ｅ、６２０ Ｅｘ結晶性半導体膜
５Ｓ、６０１、６１０、６１０ａ、６１０ｂ ＳＰＣ結晶性半導体膜
６ａ 第１非結晶性半導体膜
６ｂ 第２非結晶性半導体膜
７ａ 第１コンタクト層
７ｂ 第２コンタクト層
７αＤ 非晶質性半導体膜
８ａ 第１ソース電極
８ｂ 第２ソース電極
８Ｍ ソースドレイン金属膜
９ａ 第１ドレイン電極
９ｂ 第２ドレイン電極
１０ａ 駆動用ＴＦＴ
１０ｂ スイッチ用ＴＦＴ
２０ 画素
２１ ソース配線
２２ 電源配線
２３ ゲート配線
２４、２５、２６、２７ コンタクト
２９ コンデンサ
３０ 有機ＥＬ素子
５０ａ 第１チャネル部
５０ｂ 第２チャネル部
１００ 薄膜トランジスタアレイ装置
２００ ＴＦＴアレイ基板
２２０ 表示部
３００ 有機ＥＬ表示装置
３１０ 第１層間絶縁膜
３２０ 第２層間絶縁膜
３３０、３４０ コンタクト部
３５０ バンク
３５１ 開口部
３６０ 下部電極
３７０ 有機ＥＬ層
３８０ 上部電極
４００ テレビジョンセット
５００ ＣＷレーザ光結晶化装置
５０１ 試料
５１０ レーザ装置
５２０ 長軸成形レンズ
５３０ ミラー
５４０ 短軸成形レンズ
５５０ 集光レンズ
５６０ ビームプロファイラー
５７０ 石英ガラス
６００ アモルファスシリコン膜

Claims (18)

  1. 基材と、
    前記基材の上方に配置された第１ゲート電極と、
    前記基材の上方であって前記第１ゲート電極と並設して配置された第２ゲート電極と、
    前記第１ゲート電極と前記第２ゲート電極との上に配置されたゲート絶縁膜と、
    前記第１ゲート電極の上方であって、前記ゲート絶縁膜上に配置された、第１の平均結晶粒径の結晶粒によって構成された第１結晶性半導体膜と、
    前記第１結晶性半導体膜上に形成された第１ソース電極及び第１ドレイン電極と、
    前記第２ゲート電極の上方であって、前記ゲート絶縁膜上に配置された、前記第１の平均結晶粒径より平均結晶粒径が小さい第２の平均結晶粒径の結晶粒によって構成された第２結晶性半導体膜と、
    前記第２結晶性半導体膜上に形成された第２ソース電極及び第２ドレイン電極と、
    を具備し、
    前記第１結晶性半導体膜の結晶粒は、
    短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザを用いて非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるよう前記非結晶性半導体膜をレーザ照射する第１工程と、
    前記６００℃から１１００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第２工程と、
    前記レーザ照射により非結晶性半導体膜が結晶化する際に生じる潜熱により前記非結晶性半導体膜の温度が１１００℃から１４１４℃になり、この１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、により形成され、
    前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸において上に凸の連続的な光強度分布が規定されており、
    さらに、前記第１結晶性半導体膜の結晶粒は、
    前記第３工程において、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における一定の幅の内部領域を用いて形成され、
    前記第２結晶性半導体膜の結晶粒は、
    前記第１工程及び前記第２工程と同一工程により、前記第１工程及び前記第２工程において用いられるレーザ照射によって形成され、
    さらに、前記第２結晶性半導体膜の結晶粒は、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における前記一定の幅の外部領域を用いて形成される、
    薄膜トランジスタアレイ装置。
  2. 前記光強度分布における最大光強度を１００％としたときに、
    前記光強度分布における前記一定の幅の前記内部領域は、光強度が８０％以上の領域であり、
    前記光強度分布における前記一定の幅の前記外部領域は、光強度が５０％以上８０％未満の領域である、
    請求項１に記載の薄膜トランジスタアレイ装置。
  3. 前記第１の平均結晶粒径は、４０ｎｍから６０ｎｍである、
    請求項１又は請求項２に記載の薄膜トランジスタアレイ装置。
  4. 前記第２の平均結晶粒径は、２５ｎｍから３５ｎｍである、
    請求項１ないし請求項３のいずれか１項に記載の薄膜トランジスタアレイ装置。
  5. 前記第１結晶性半導体膜は、非結晶性構造と結晶構造との混晶を含む、
    請求項１ないし請求項４のいずれか１項に記載の薄膜トランジスタアレイ装置。
  6. 前記第２結晶性半導体膜は、非結晶性構造と結晶構造との混晶を含む、
    請求項１ないし請求項５のいずれか１項に記載の薄膜トランジスタアレイ装置。
  7. 前記第２ソース電極又は第２ドレイン電極は、前記第１ゲート電極と電気的に接続されている、
    請求項１ないし請求項６のいずれか１項に記載の薄膜トランジスタアレイ装置。
  8. 請求項１ないし請求項７のいずれか１項に記載の薄膜トランジスタアレイ装置を備える有機ＥＬ表示装置であって、
    前記薄膜トランジスタアレイ装置が複数の画素の画素単位に配置された薄膜トランジスタアレイ基板と、
    前記薄膜トランジスタアレイ基板の上方に配置された層間絶縁膜と、
    前記層間絶縁膜の上方に、前記画素単位に配置された下部電極と、
    前記薄膜トランジスタアレイ装置と前記下部電極とを接続させるコンタクトと、
    前記層間絶縁膜の上方に配置され、開口部を有するバンクと、
    前記バンクの開口部内に形成された有機発光層と、
    前記有機発光層の上方に配置された上部電極と、を具備し、
    前記薄膜トランジスタアレイ装置に含まれる前記第１結晶性半導体膜は、前記画素の発光を制御する駆動回路における駆動トランジスタのチャネル層を構成し、
    前記薄膜トランジスタアレイ装置に含まれる前記第２結晶性半導体膜は、前記駆動回路におけるスイッチトランジスタのチャネル層を構成する、
    有機ＥＬ表示装置。
  9. 基材を準備する第１工程と、
    前記基材の上方に第１ゲート電極を形成する第２工程と、
    前記基材の上方であって前記第１ゲート電極に並設して第２ゲート電極を形成する第３工程と、
    前記第１ゲート電極と前記第２ゲート電極との上にゲート絶縁膜を形成する第４工程と、
    前記第１ゲート電極の上方であって、前記ゲート絶縁膜上に、第１の平均結晶粒径の結晶粒によって構成された第１結晶性半導体膜と、前記第２ゲート電極の上方であって、前記ゲート絶縁膜上に、前記第１の平均結晶粒径より平均結晶粒径が小さい第２の平均結晶粒径の結晶粒によって構成された第２結晶性半導体膜とを、同時に形成する第５工程と、
    前記第１結晶性半導体膜上に第１ソース電極及び第１ドレイン電極と、前記第２結晶性半導体膜上に第２ソース電極及び第２ドレイン電極とを形成する第６工程と、
    を具備し、
    前記第５工程において、
    前記第１結晶性半導体膜の結晶粒は、
    短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザを用いて非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるよう前記非結晶性半導体膜をレーザ照射する第５−１工程と、
    前記６００℃から１１００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第５−２工程と、
    前記レーザ照射により非結晶性半導体膜が結晶化する際に生じる潜熱により前記非結晶性半導体膜の温度が１１００℃から１４１４℃になり、この１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第５−３工程と、により形成され、
    前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸において上に凸の連続的な光強度分布が規定されており、
    さらに、前記第１結晶性半導体膜の結晶粒は、
    前記第５−３工程において、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における一定の幅の内部領域を用いて形成され、
    前記第２結晶性半導体膜の結晶粒は、
    前記第５−１工程及び前記第５−２工程と同一工程により、前記第５−１工程及び前記第５−２工程において用いられるレーザ照射によって形成され、
    さらに、前記第２結晶性半導体膜の結晶粒は、前記一定の幅を持つように規定された前記長軸において上に凸の連続的な光強度分布における前記一定の幅の外部領域を用いて形成される、
    薄膜トランジスタアレイ装置の製造方法。
  10. 前記光強度分布における最大光強度を１００％としたときに、
    前記光強度分布における前記一定の幅の前記内部領域は、光強度が８０％以上の領域であり、
    前記光強度分布における前記一定の幅の前記外部領域は、光強度が５０％以上８０％未満の領域である、
    請求項９に記載の薄膜トランジスタアレイ装置の製造方法。
  11. 前記第５−３工程と、前記第６工程との間において、
    前記第１結晶性半導体膜と前記第２結晶性半導体膜とを離間させる工程を含む
    請求項９又は請求項１０に記載の薄膜トランジスタアレイ装置の製造方法。
  12. 前記第１結晶性半導体膜と前記第２結晶性半導体膜とを離間させる工程において、
    前記第１結晶性半導体膜と前記第２結晶性半導体膜との境界領域を、パターニングにより除去する、
    請求項１１に記載の薄膜トランジスタアレイ装置の製造方法。
  13. 前記第１の平均結晶粒径は、４０ｎｍから６０ｎｍである、
    請求項９ないし請求項１２のいずれか１項に記載の薄膜トランジスタアレイ装置の製造方法。
  14. 前記第２の平均結晶粒径は、２５ｎｍから３５ｎｍである、
    請求項９ないし請求項１３のいずれか１項に記載の薄膜トランジスタアレイ装置の製造方法。
  15. 前記凸の連続的な光強度分布は、ガウシアン分布である、
    請求項９ないし請求項１４のいずれか１項に記載の薄膜トランジスタアレイ装置の製造方法。
  16. 前記第５−１工程において、前記非結晶性半導体膜の温度範囲が６００℃から８００℃の範囲になるように、前記非結晶性半導体膜にレーザ照射する、
    請求項９ないし請求項１５のいずれか１項に記載の薄膜トランジスタアレイ装置の製造方法。
  17. 前記第５−１工程において、
    前記非結晶性半導体膜にマイクロセカンドオーダにてレーザ照射する、
    請求項９ないし請求項１６のいずれか１項に記載の薄膜トランジスタアレイ装置の製造方法。
  18. 前記第５−１工程において、
    前記非結晶性半導体膜上にレーザ照射する時間が１０〜１００マイクロセカンドである、
    請求項１７に記載の薄膜トランジスタアレイ装置の製造方法。
JP2011514946A 2010-06-21 2010-06-21 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法 Pending JPWO2011161715A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/004119 WO2011161715A1 (ja) 2010-06-21 2010-06-21 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法

Publications (1)

Publication Number Publication Date
JPWO2011161715A1 true JPWO2011161715A1 (ja) 2013-08-19

Family

ID=45370933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011514946A Pending JPWO2011161715A1 (ja) 2010-06-21 2010-06-21 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法

Country Status (5)

Country Link
US (1) US8421080B2 (ja)
JP (1) JPWO2011161715A1 (ja)
KR (1) KR20130045136A (ja)
CN (1) CN102379041A (ja)
WO (1) WO2011161715A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145149A1 (ja) 2010-05-20 2011-11-24 パナソニック株式会社 表示用薄膜半導体装置の製造方法
WO2012120775A1 (ja) 2011-03-04 2012-09-13 パナソニック株式会社 結晶性評価方法、結晶性評価装置、及びそのコンピュータソフト
JP5891504B2 (ja) * 2011-03-08 2016-03-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタアレイ装置の製造方法
KR20140018081A (ko) 2011-06-02 2014-02-12 파나소닉 주식회사 박막 반도체 장치의 제조 방법, 박막 반도체 어레이 기판의 제조 방법, 결정성 실리콘 박막의 형성 방법, 및 결정성 실리콘 박막의 형성 장치
WO2013031198A1 (ja) 2011-08-30 2013-03-07 パナソニック株式会社 薄膜形成基板の製造方法、薄膜素子基板の製造方法、薄膜基板及び薄膜素子基板
JP5998397B2 (ja) 2011-10-25 2016-09-28 株式会社Ｊｏｌｅｄ 薄膜半導体装置及びその製造方法
CN104362157B (zh) * 2014-12-02 2017-05-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104752489A (zh) * 2015-04-10 2015-07-01 深圳市华星光电技术有限公司 阵列基板、显示装置及用于制备阵列基板的方法
JP6623078B2 (ja) 2016-02-23 2019-12-18 株式会社ブイ・テクノロジー レーザアニール方法及びレーザアニール装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065180A (ja) * 1996-03-29 1998-03-06 A G Technol Kk 多結晶半導体薄膜、その形成方法、多結晶半導体ｔｆｔ、およびｔｆｔ基板
JP2000147368A (ja) * 1998-11-13 2000-05-26 Olympus Optical Co Ltd カメラ
JP2007088364A (ja) * 2005-09-26 2007-04-05 Hitachi Displays Ltd 表示装置
JP2008040192A (ja) * 2006-08-08 2008-02-21 Sony Corp 表示装置および表示装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808318A (en) 1996-03-03 1998-09-15 Ag Technology Co., Ltd. Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction
US6013930A (en) * 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
US6984573B2 (en) * 2002-06-14 2006-01-10 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and apparatus
KR100631013B1 (ko) * 2003-12-29 2006-10-04 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
KR20070081829A (ko) 2006-02-14 2007-08-20 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI438823B (zh) 2006-08-31 2014-05-21 Semiconductor Energy Lab 晶體半導體膜的製造方法和半導體裝置
US7662703B2 (en) 2006-08-31 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and semiconductor device
JP5448315B2 (ja) * 2006-08-31 2014-03-19 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP2008085317A (ja) 2006-08-31 2008-04-10 Semiconductor Energy Lab Co Ltd 結晶性半導体膜、及び半導体装置の作製方法
US8575614B2 (en) * 2007-04-25 2013-11-05 Sharp Kabushiki Kaisha Display device
CN101355090B (zh) * 2008-09-19 2012-08-29 友达光电股份有限公司 薄膜晶体管阵列基板及其制作方法
JP5515287B2 (ja) * 2008-12-22 2014-06-11 セイコーエプソン株式会社 表示装置、電子機器および表示装置の製造方法
CN102754187A (zh) 2010-05-10 2012-10-24 松下电器产业株式会社 结晶性半导体膜的制造方法、带结晶性半导体膜的基板、薄膜晶体管
JPWO2011161714A1 (ja) 2010-06-21 2013-08-19 パナソニック株式会社 シリコン薄膜の結晶化方法およびシリコンｔｆｔ装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065180A (ja) * 1996-03-29 1998-03-06 A G Technol Kk 多結晶半導体薄膜、その形成方法、多結晶半導体ｔｆｔ、およびｔｆｔ基板
JP2000147368A (ja) * 1998-11-13 2000-05-26 Olympus Optical Co Ltd カメラ
JP2007088364A (ja) * 2005-09-26 2007-04-05 Hitachi Displays Ltd 表示装置
JP2008040192A (ja) * 2006-08-08 2008-02-21 Sony Corp 表示装置および表示装置の製造方法

Also Published As

Publication number Publication date
CN102379041A (zh) 2012-03-14
US8421080B2 (en) 2013-04-16
US20120032179A1 (en) 2012-02-09
KR20130045136A (ko) 2013-05-03
WO2011161715A1 (ja) 2011-12-29

Similar Documents

Publication Publication Date Title
JPWO2011161715A1 (ja) 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法
WO2013051221A1 (ja) 薄膜素子、薄膜素子アレイ及び薄膜素子の製造方法
JPWO2011141949A1 (ja) 結晶性半導体膜の製造方法、結晶性半導体膜付き基板、薄膜トランジスタ
WO2012164626A1 (ja) 薄膜半導体装置の製造方法、薄膜半導体アレイ基板の製造方法、結晶性シリコン薄膜の形成方法、及び結晶性シリコン薄膜の形成装置
JP2020004860A (ja) 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
US20140167049A1 (en) Method of manufacturing substrate having thin film thereabove, method of manufacturing thin-film-device substrate, thin-film substrate, and thin-film-device substrate
JP2020004859A (ja) 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
US7291862B2 (en) Thin film transistor substrate and production method thereof
JP5891504B2 (ja) 薄膜トランジスタアレイ装置の製造方法
JP2007281421A (ja) 半導体薄膜の結晶化方法
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
US20070212860A1 (en) Method for crystallizing a semiconductor thin film
US7541615B2 (en) Display device including thin film transistors
US7723167B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
KR101923190B1 (ko) 정전기 보호 회로를 구비한 표시장치 및 그의 제조방법
JP2005259780A (ja) 半導体装置及びその製造方法、並びに、それを備えた電子機器
US8884304B2 (en) Thin film transistor array substrate having polysilicon
JP2013016779A (ja) 薄膜トランジスタ、これを備えた表示装置、およびその製造方法
JP2011216665A (ja) 結晶性半導体膜の形成方法、および、半導体デバイスの製造方法
JPH10107291A (ja) 半導体装置およびその製造方法
JP3845569B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
KR20070095043A (ko) 표시 장치의 제조 방법
JPH0566422A (ja) 液晶表示装置の製造方法及びセンサの製造方法
JP2006049862A (ja) 液晶表示装置の入出力保護に好適なトランジスタ構造および回路
JP2008243843A (ja) 結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140617