CN102754187A - 结晶性半导体膜的制造方法、带结晶性半导体膜的基板、薄膜晶体管 - Google Patents

结晶性半导体膜的制造方法、带结晶性半导体膜的基板、薄膜晶体管 Download PDF

Info

Publication number
CN102754187A
CN102754187A CN2010800087344A CN201080008734A CN102754187A CN 102754187 A CN102754187 A CN 102754187A CN 2010800087344 A CN2010800087344 A CN 2010800087344A CN 201080008734 A CN201080008734 A CN 201080008734A CN 102754187 A CN102754187 A CN 102754187A
Authority
CN
China
Prior art keywords
semiconductor film
amorphism
crystallinity
crystallization
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800087344A
Other languages
English (en)
Inventor
加藤智也
尾田智彦
大高盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Panasonic Holdings Corp
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Publication of CN102754187A publication Critical patent/CN102754187A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Abstract

本发明提供一种结晶性半导体膜的制造方法、带结晶性半导体膜的基板、以及薄膜晶体管。结晶性半导体膜的制造方法，包括：第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得非结晶性半导体膜的温度成为600℃～1100℃的范围；第2工序，使该非结晶性半导体膜对应于所述600℃～1100℃的温度范围结晶化；以及第3工序，利用通过照射连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使非结晶性半导体膜的面内的预定的温度成为1100℃～1414℃，与1100℃～1414℃的温度范围对应，使结晶化了的非结晶性半导体膜的结晶粒径扩大，所述向上凸的连续的光强度分布具有在所述长轴方向上为预定的强度以上的区域范围，所述区域范围与利用潜热而成为1100℃～1414℃的温度范围的非结晶性半导体膜上的区域对应。由此制造具有面内均匀性良好的结晶组织的结晶性半导体膜。

Description

结晶性半导体膜的制造方法、带结晶性半导体膜的基板、薄膜晶体管
技术领域
本发明涉及结晶性半导体膜的制造方法、带结晶性半导体膜的基板的制造方法、以及薄膜晶体管。
背景技术
例如，具有构成显示装置用的液晶面板或者有机EL(电致发光)面板的薄膜晶体管(TFT：Thin Film Transistor)。对于成为该薄膜晶体管的沟道部的例如由硅形成的半导体层，一般由非晶性(amorphous)半导体膜或者结晶性半导体膜形成。成为薄膜晶体管的沟道部的半导体膜优选由迁移率比非晶硅的迁移率高的结晶性半导体膜形成。一般，对于结晶性半导体膜，在形成非晶性半导体膜之后通过使非晶性半导体膜结晶化来进行形成。
作为由非晶性半导体膜形成结晶性半导体膜的方法，有准分子激光结晶化(ELA)法、使用Ni催化剂等的热退火(anneal)结晶化法、使用红外半导体激光和具有光吸收层的试料构造的组合的结晶化法等。
但是，在通过ELA法进行的结晶化中，由于形成由微晶或多晶形成的结晶性半导体膜，因此根据晶粒(结晶组织)的大小和/或分布，其电气特性会产生不匀。因此，当将结晶性半导体膜用于薄膜晶体管时，特性会产生不匀。
另一方面，在热退火结晶化法中，虽然能进行均匀的结晶化，但难以处理催化剂金属。另外，在使用红外半导体激光和具有光吸收层的试料构造的组合的结晶化法中，需要在试料上成膜光吸收层和缓冲层、除去光吸收层和缓冲层的工序，在生产节拍(tact)方面存在问题。还存在如下问题：即使使用通过这些固相生长法而结晶化得到的膜来制作薄膜晶体管，由于膜的平均粒径较小，因此也无法达到作为目标的电气特性。
对此，公开了能够在ELA法中对薄膜晶体管的结晶性半导体膜的晶粒的宽度进行控制的技术(专利文献1)。另外，公开了能够在ELA法中对薄膜晶体管的结晶性半导体膜中的结晶粒界的方向和/或晶粒的宽度进行控制的技术(专利文献2)。
当使用专利文献1和专利文献2所公开的技术时，则能够通过激光照射，在预定的方向上使结晶生长，形成具有宽度为0.5～10μm的大粒径结晶的结晶性半导体膜。另外，通过使用这样形成的膜来形成半导体元件，能够制作相邻不匀少的优异的半导体器件。
在先专利文献
专利文献1：日本特开2008-85317号公报
专利文献2：日本特开2008-85318号公报
发明内容
但是，上述专利文献1和专利文献2中不过是公开了形成具有大粒径结晶的结晶性半导体膜的方法。
即，在ELA法中，使用脉冲振荡的激光(例如，波长λ＝308nm的XeCI准分子激光)，使非结晶性半导体膜结晶化。此时，通过对非结晶性半导体膜照射脉冲振荡的准分子激光，在使温度瞬间(在纳秒级的照射时间内)上升而使之溶融之后进行结晶化。但是，脉冲振荡的准分子激光的照射时间是纳秒级的短照射时间。对于非结晶性半导体膜，如果不是使其温度达到半导体膜(硅)的熔点以上(1414℃以上)而使其暂时融解就不会结晶化，但结晶粒径会根据条件而发生变化。进一步，由于使非结晶性半导体膜结晶化时的体积膨胀、即从液体(溶融时)变成固体(结晶化时)时的体积膨胀，在结晶化后的结晶性半导体膜会产生表面突起而失去平坦性。即，结晶性半导体膜的粒径会产生面内不匀。因此，在蚀刻工序等薄膜晶体管制造工序中会成为问题。另外，作为结晶化后的结晶性半导体膜的面内不匀的对策，必须进行多次冲击(shot)，在成本和生产节拍方面存在问题。
另外，在具有这样的结晶性半导体膜的薄膜晶体管中，例如在对栅电极施加电压时，在源极、漏极之间流动的电流量会产生不匀。例如，在如有机EL显示装置的电流驱动的显示器件具备上述的薄膜晶体管的情况下，有机EL通过电流进行灰度等级控制，因此电流量的不匀直接关系到显示图像的不匀。也即，无法得到高精度的图像。另外，在上述的薄膜晶体管中，在结晶性半导体膜上产生的突起会导致在源极、漏极之间产生泄漏电流，特性会发生劣化。
对此，在上述专利文献1和专利文献2中，对上述ELA法的课题中，虽然揭示了结晶粒径的控制，然而却不是解决关于表面突起的问题的，也没有给出相关的启示。
本发明是鉴于上述的问题而完成的发明，目的在于提供一种具有面内均匀性良好的结晶组织的结晶性半导体膜的制造方法、带结晶性半导体膜的基板的制造方法、以及薄膜晶体管。
为了达成上述目的，本发明的结晶性半导体膜的制造方法包括：第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得所述非结晶性半导体膜的温度成为600℃～1100℃的范围；第2工序，使在所述第1工序中照射了所述连续振荡型激光的非结晶性半导体膜对应于所述600℃～1100℃的温度范围结晶化；以及第3工序，利用通过照射所述连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使所述非结晶性半导体膜的面内的预定的温度成为1100℃～1414℃，与所述1100℃～1414℃的温度范围对应，使所述结晶化了的非结晶性半导体膜的结晶粒径扩大，所述向上凸的连续的光强度分布具有在所述长轴方向上为预定的强度以上的区域范围，所述区域范围与利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域对应。
根据本发明，能够实现具有面内均匀性良好的结晶组织的结晶性半导体膜的制造方法、带结晶性半导体膜的基板的制造方法、以及薄膜晶体管。
附图说明
图1是表示本实施方式的CW激光结晶化装置的结构例的图。
图2A是表示本实施方式的CW激光的短轴轮廓的图。
图2B是表示本实施方式的CW激光的长轴轮廓的图。
图3A是表示CW振荡激光的短轴轮廓的图。
图3B是表示CW振荡激光的长轴轮廓的图。
图4是用于说明使用了长轴平顶光束(top flat beam)的结晶化的问题的图。
图5A是表示SPC结晶组织的例子的图。
图5B是表示进行了使用本实施方式的CW激光的结晶化时的结晶组织的图。
图5C是为了比较而示出通过炉退火等形成的多晶硅的结晶组织的图。
图6是表示对于硅的结晶化的温度和能量的关系的图。
图7是用于说明Ex结晶组织的生长机理(mechanism)的图。
图8是用于说明使用了本实施方式的CW激光的结晶化的图。
图9是用于说明本实施方式的带结晶性半导体膜的基板的应用例的图。
图10是用于说明本实施方式的底栅型薄膜晶体管的制造方法的图。
图11是用于说明本实施方式的底栅型薄膜晶体管的制造方法的流程图。
图12是表示具有本实施方式的结晶性半导体膜的底栅型薄膜晶体管的结构的图。
图13是用于说明同时制造多个底栅型薄膜晶体管的情况的图。
图14是用于说明本实施方式的顶栅型薄膜晶体管的制造方法的图。
图15是表示本实施方式3的顶栅型薄膜晶体管的结构的图。
图16是表示本实施方式3的顶栅型薄膜晶体管的其他的结构的图。
图17是用于说明本实施方式的顶栅型薄膜晶体管的制造方法的流程图。
标号说明
1、10  非晶硅膜
11  SPC
12  Ex区域
20  激光装置
30  长轴成形透镜
40  镜部
50  短轴成形透镜
60  聚光透镜
70  光束分析仪
80  石英玻璃
100  CW激光结晶化装置
200、300  基材
210、240、320  非晶性半导体膜
211、241、321  SPC结晶性半导体膜
212、242、322  Ex结晶性半导体膜
220、350  栅电极
230、340  栅极绝缘膜
250  半导体膜
270、310  漏电极
460  保护膜
具体实施方式
本发明的一种方式的结晶性半导体膜的制造方法包括：第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得所述非结晶性半导体膜的温度成为600℃～1100℃的范围；第2工序，使在所述第1工序中照射了所述连续振荡型激光的非结晶性半导体膜对应于所述600℃～1100℃的温度范围结晶化；以及第3工序，利用通过照射所述连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使所述非结晶性半导体膜的面内的预定的温度成为1100℃～1414℃，与所述1100℃～1414℃的温度范围对应，使所述结晶化了的非结晶性半导体膜的结晶粒径扩大，所述向上凸的连续的光强度分布具有在所述长轴方向上为预定的强度以上的区域范围，所述区域范围与利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域对应。
例如，不是10～100纳秒的短时间而是10～100微秒的比较长的时间地照射绿色激光和/或蓝色激光等连续振荡型激光。根据本方式，在使非结晶性半导体膜的温度成为600℃～1100℃的范围的输出密度下照射到非结晶性半导体膜上。并且，对于非结晶性半导体膜，当照射使得非结晶性半导体膜的温度瞬间成为600℃～1100℃的范围时，非结晶性半导体膜的温度会因结晶化时产生的潜热而进一步上升。此时，非结晶性半导体膜经由超过被认为是根据非晶硅中的原子网络构造而变化的非晶硅的熔点的温度、且小于等于结晶硅的熔点1414℃的温度范围，其粒径从通过固相生长而得到的结晶的粒径稍稍扩大，变成不会失去均匀性、不形成表面突起、例如在制作薄膜晶体管方面品质良好的结晶性半导体膜。并且，能够抑制表面突起的产生、保持所述半导体膜的表面的平坦性、提高包括所述半导体膜的薄膜晶体管装置的特性。
这样，能够实现具有面内均匀性良好的结晶组织的结晶性半导体膜的制造方法。
在此，所述凸的连续的光强度分布为高斯分布。
另外，在所述第1工序，对所述非结晶性半导体膜照射所述连续振荡型激光，使得所述非结晶性半导体膜的温度范围成为600℃～800℃的范围。
根据本方式，即使使第1工序中的非结晶性半导体膜的温度范围成为600℃～800℃的范围，也具有与600℃～1100℃的范围同等的效果。
另外，在所述第1工序中，对所述非结晶性半导体膜照射微秒级的所述连续振荡型激光。
根据本方式，由于能够延长对非结晶性半导体膜照射连续振荡型激光的照射时间，因此能够在非结晶性半导体膜中确保原子的构造从非晶状态进行结晶化、进而原子从非晶状态进行再排列所需的足够的时间。
另外，在所述第1工序中，将所述连续振荡型激光照射到所述非结晶性半导体膜上的时间为10～100微秒。
根据本方式，由于将连续振荡型的激光照射到非结晶性半导体膜上的照射时间变长，因此能够在非结晶性半导体膜中确保原子的构造从非晶状态再排列而结晶化所需的足够的时间。
另外，在所述第1工序之前，包括：第4工序，准备基材；第5工序，在所述基材上按预定间隔而配置多个栅电极；第6工序，在所述按预定间隔而配置的多个栅电极上形成绝缘膜；以及第7工序，在所述绝缘膜上形成所述非结晶性半导体膜，对所述向上凸的连续的光强度分布的所述长轴方向上的一定的幅宽进行规定，使得与所述按预定间隔而配置的多个栅电极对应的所述非结晶性半导体膜上的区域的温度利用所述潜热而成为1100℃～1414℃。
如本方式，通过使连续振荡型激光的长轴方向的高斯分布的宽度与按预定间隔而配置的多个栅电极所对应的非结晶性半导体膜上的区域对应，从而能够选择性地照射非结晶性半导体膜上的与栅电极对应的区域，选择性地使作为薄膜晶体管的沟道部而形成的结晶性半导体膜的区域进行微结晶化。另外，其结果，作为沟道部能够形成表面平坦的结晶性半导体膜。
另外，本发明的其他的一种方式的带结晶性半导体膜的基板中，与所述按预定间隔而配置的多个栅电极对应的所述非结晶性半导体膜上的区域可以是将所述按预定间隔而配置的多个栅电极的宽度覆盖的区域。
另外，具备：基材；多个栅电极，其配置于所述基材的上方；绝缘膜，其形成于所述栅电极上；以及结晶性半导体膜，其形成为将配置于所述基材的上方的多个栅电极上的绝缘膜覆盖，所述结晶性半导体膜具有：所述结晶性半导体膜内的第1区域，其由平均结晶粒径为40nm～60nm的晶粒构成，跨越配置了所述多个栅电极的区域而连续地形成；和所述结晶性半导体膜内的第2区域，其由平均结晶粒径为25nm～35nm的晶粒构成，邻接所述第1区域而形成。
根据本方式，结晶性半导体膜内的由平均结晶粒径为40nm～60nm的晶粒构成的第1区域，跨越配置了多个栅电极的区域而连续地形成。并且，当使用这样的结晶性半导体膜来形成薄膜晶体管时，则能够确保作为用于有机EL显示的薄膜晶体管而能够得到足够的导通特性的迁移率。
另外，所述结晶性半导体膜可以包括非晶和结晶的混晶。
例如，结晶性半导体膜包括非晶和结晶的混晶，即，包括平均结晶粒径为40nm～60nm的晶粒、和存在于平均结晶粒径为40nm～60nm的晶粒的周围的非晶构造的区域。通过该构造能够降低表面粗糙度。
另外，所述多个栅电极可以呈列状配置在所述基材的上方，所述由平均结晶粒径为40nm～60nm的晶粒构成的结晶性半导体膜内的第1区域可以跨越呈列状配置了所述多个栅电极的区域而呈带状连续地形成。
根据本方式，结晶性半导体膜内的由平均结晶粒径为40nm～60nm的晶粒构成的第1区域，跨越呈列状配置了多个栅电极的区域而呈带状连续地形成。本方式的带结晶性半导体膜的基板，在从带结晶性半导体膜的基板通过切割(dicing)等分割成多片时，能够沿着上述带状的区域进行切割，因此能够实现能通过切割等容易地分割成多片的带结晶性半导体膜的基板。
另外，所述由平均结晶粒径为40nm～60nm的晶粒构成的结晶性半导体膜内的第1区域通过以下工序形成：第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得所述非结晶性半导体膜的温度成为600℃～800℃的范围；第2工序，使在所述第1工序中照射了所述连续振荡型激光的非结晶性半导体膜对应于所述600℃～800℃的温度范围结晶化；以及第3工序，利用通过照射所述连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使所述非结晶性半导体膜的面内的预定的温度成为1100℃～1414℃，与所述1100℃～1414℃的温度范围对应，使所述结晶化了的非结晶性半导体膜的结晶粒径扩大，对在所述长轴上向上凸的连续的光强度分布进行规定，使得利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域具有一定的宽度，利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域与所述第1区域对应。
根据本方式，第1工序例如不是以纳秒级而是以微秒级对非结晶性半导体膜照射绿色激光和/或蓝色激光等连续振荡型激光，使得非结晶性半导体膜的温度成为600℃～800℃的范围。在第1工序中，对于非结晶性半导体膜的整个面，即使照射非结晶性半导体膜使得非结晶性半导体膜的温度成为600℃～800℃的范围，由于也能利用此时在非结晶性半导体膜产生的潜热而在1414℃以下进行结晶化，因此结晶粒径也比较小，不形成表面突起，不存在问题。
另外，在第2工序中，不是对非结晶性半导体膜照射该激光使得非结晶性半导体膜的温度成为1100℃～1414℃的范围，而是对非结晶性半导体膜照射该激光使得非结晶性半导体膜的温度成为600℃～800℃的范围。通过这样进行照射，非结晶性半导体膜利用此时在非结晶性半导体膜产生的潜热而使非结晶性半导体膜的温度成为1100℃～1414℃的范围。
在接着第2工序的第3工序中，在非结晶性半导体膜的温度为1414℃以下的状态下，非结晶性半导体膜溶融而进行结晶化，因此其平均结晶粒径比较小地为40nm～60nm。另外，在这样结晶化而形成的结晶性半导体膜的表面，不会产生突起，能保持结晶性半导体膜的表面的平坦性。因此，能够提高使用了该结晶性半导体膜的薄膜晶体管装置的特性。
对于非结晶性半导体膜，当对于非结晶性半导体膜的整个面进行照射使得非结晶性半导体膜的温度成为1100℃～1414℃的范围时，会由于在非结晶性半导体膜内产生的潜热而在非结晶性半导体膜内形成1414℃以上的区域。当经由该1414℃以上的区域而结晶化时，例如对于膜厚50nm，会形成与该膜厚相同宽度的表面突起为50nm。
这样，根据本方式，对非结晶性半导体膜照射激光，使得通过照射激光使非结晶性半导体膜的温度成为600℃～800℃的范围。此时，非结晶性半导体膜利用在非结晶性半导体膜内产生的潜热使非结晶性半导体膜的温度成为1100℃～1414℃的范围而进行结晶化。由此，在非结晶性半导体膜内不存在经由1414℃以上而结晶化的区域，因此能够形成抑制表面突起的产生、保持了表面的平坦性的结晶性半导体膜，能够实现具有该结晶性半导体膜的带结晶性半导体膜的基板。
另外，本发明的一种方式的薄膜晶体管是底栅型薄膜晶体管，具备：栅电极；绝缘膜，其形成于所述栅电极上；结晶性半导体膜，其形成于所述绝缘膜上；以及源、漏电极，其形成于所述结晶性半导体膜上，所述结晶性半导体膜由所述结晶性半导体膜内的平均结晶粒径为40nm～60nm的晶粒构成，所述晶粒通过以下工序形成：第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得所述非结晶性半导体膜的温度成为600℃～800℃的范围；第2工序，使在所述第1工序中照射了所述连续振荡型激光的非结晶性半导体膜对应于所述600℃～800℃的温度范围结晶化；以及第3工序，利用通过照射所述连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使所述非结晶性半导体膜的面内的预定的温度成为1100℃～1414℃，与所述1100℃～1414℃的温度范围对应，使所述结晶化了的非结晶性半导体膜的结晶粒径扩大，对在所述长轴上向上凸的连续的光强度分布进行规定，使得利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域具有一定的宽度。
根据本方式，对非结晶性半导体膜照射激光，使得通过照射激光使非结晶性半导体膜的温度成为600℃～800℃的范围。此时，非结晶性半导体膜利用在非结晶性半导体膜内产生的潜热而使非结晶性半导体膜的温度成为1100℃～1414℃的范围而进行结晶化。由此，在非结晶性半导体膜内不存在经由1414℃以上而结晶化的区域，因此能够形成抑制表面突起的产生、保持了表面的平坦性的结晶性半导体膜，能够实现具有该结晶性半导体膜的薄膜晶体管。
另外，本发明的一种方式的带结晶性半导体膜的基板具备：基材；多个源、漏电极，其配置于所述基材的上方；绝缘膜，其形成于所述源、漏电极上；以及结晶性半导体膜，其形成为将在配置于所述基材的上方的多个源、漏电极上形成的绝缘膜覆盖，所述结晶性半导体膜具有：所述结晶性半导体膜膜内的第1区域，其由所述结晶性半导体膜内的平均结晶粒径为40nm～60nm的晶粒构成，跨越配置了所述多个源、漏电极的区域而连续地形成；和所述结晶性半导体膜内的第2区域，其由平均结晶粒径为25nm～35nm的晶粒构成，邻接所述第1区域而形成。
根据本方式，结晶性半导体膜内的由平均结晶粒径为40nm～60nm的晶粒构成的第1区域，跨越配置了所述多个源、漏电极的区域而连续地形成。因此，当使用这样的结晶性半导体膜来形成薄膜晶体管时，则能够确保作为用于有机EL显示的薄膜晶体管能得到足够的导通特性的迁移率。
另外，所述结晶性半导体膜可以包括非晶和结晶的混晶。
根据本方式，结晶性半导体膜包括非晶和结晶的混晶，即，包括平均结晶粒径为40nm～60nm的晶粒、和存在于所述平均结晶粒径为40nm～60nm的晶粒的周围的非晶构造的区域。通过该构造能够降低表面粗糙度。
另外，所述多个栅电极可以呈列状配置在所述基材的上方，所述由平均结晶粒径为40nm～60nm的晶粒构成的结晶性半导体膜内的第1区域可以跨越呈列状配置了所述多个栅电极的区域而呈带状连续地形成。
根据本发明，结晶性半导体膜内的由平均结晶粒径为40nm～60nm的晶粒构成的结晶性半导体膜内的第1区域，跨越呈列状配置了所述多个栅电极的区域而呈带状连续地形成。本方式的带结晶性半导体膜的基板，在从带结晶性半导体膜的基板通过切割等分割成多片时，能够沿着上述带状的区域进行切割，因此能够实现能通过切割等容易地分割成多片的带结晶性半导体膜的基板。
另外，所述由平均结晶粒径为40nm～60nm的晶粒构成的结晶性半导体膜内的第1区域通过以下工序形成：第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得所述非结晶性半导体膜的温度成为600℃～800℃的范围；第2工序，使在所述第1工序中照射了所述连续振荡型激光的非结晶性半导体膜对应于所述600℃～800℃的温度范围结晶化；以及第3工序，利用通过照射所述连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使所述非结晶性半导体膜的面内的预定的温度成为1100℃～1414℃，与所述1100℃～1414℃的温度范围对应，使所述结晶化了的非结晶性半导体膜的结晶粒径扩大，对在所述长轴上向上凸的连续的光强度分布进行规定，使得利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域具有一定的宽度，利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域与所述第1区域对应。
根据本方式，对非结晶性半导体膜照射激光，使得通过照射激光使非结晶性半导体膜的温度成为600℃～800℃的范围。此时，非结晶性半导体膜利用在非结晶性半导体膜内产生的潜热而使非结晶性半导体膜的温度成为1100℃～1414℃的范围而进行结晶化。由此，在非结晶性半导体膜内不存在经由1414℃以上而结晶化的区域，因此能够形成抑制表面突起的产生、保持了表面的平坦性的结晶性半导体膜，能够实现具有该结晶性半导体膜的带结晶性半导体膜的基板。
另外，本发明的一种方式的薄膜晶体管为顶栅型薄膜晶体管，具备：源、漏电极；结晶性半导体膜，其形成于所述源、漏电极上；绝缘膜，其形成于所述结晶性半导体膜上；以及栅电极，其形成于所述绝缘膜上，所述结晶性半导体膜由所述结晶性半导体膜内的平均结晶粒径为40nm～60nm的晶粒构成，所述晶粒通过以下工序形成：第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得所述非结晶性半导体膜的温度成为600℃～800℃的范围；第2工序，使在所述第1工序中照射了所述连续振荡型激光的非结晶性半导体膜对应于所述600℃～800℃的温度范围结晶化；以及第3工序，利用通过照射所述连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使所述非结晶性半导体膜的面内的预定的温度成为1100℃～1414℃，与所述1100℃～1414℃的温度范围对应，使所述结晶化了的非结晶性半导体膜的结晶粒径扩大，对在所述长轴上向上凸的连续的光强度分布进行规定，使得利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域具有一定的宽度。
根据本方式，对非结晶性半导体膜照射激光，使得通过照射激光使非结晶性半导体膜的温度成为600℃～800℃的范围。此时，非结晶性半导体膜利用在非结晶性半导体膜内产生的潜热而使非结晶性半导体膜的温度成为1100℃～1414℃的范围而进行结晶化。由此，在非结晶性半导体膜内不存在经由1414℃以上而结晶化的区域，因此能够形成抑制表面突起的产生、保持了表面的平坦性的结晶性半导体膜，能够实现具有该结晶性半导体膜的薄膜晶体管。
以下，参照附图详细说明本发明的实施方式。
(实施方式1)
图1是表示本实施方式的CW激光结晶化装置的结构例的图。图2A是表示本实施方式的CW激光的短轴轮廓(profile)的图。图2B是表示本实施方式的CW激光的长轴轮廓的图。
图1示出的CW激光结晶化装置100是对于例如在玻璃基板上形成了非晶硅层等非晶性半导体膜的试料9使用连续性激光的CW激光(Continuous Wave laser，连续(波)激光)进行微秒级的照射的装置。CW激光结晶化装置100具备：激光装置(激光器)20、长轴成形透镜30、镜部40、短轴成形透镜50、聚光透镜60、光束分析仪(beam profiler)70、石英玻璃80
激光装置20振荡产生连续振荡型激光。即，激光装置20振荡产生CW激光。激光装置20例如不是在10～100纳秒的短时间内而是在10～100微秒的比较长的时间内振荡产生绿色激光或蓝色激光。
在CW激光结晶化装置100中，激光装置20振荡产生的CW激光通过长轴成形透镜30，由镜部40改变照射方向。由镜部40改变了照射方向的CW激光通过短轴成形透镜50，由聚光透镜60进行聚光而照射至试料9。另外，通过聚光透镜60聚光后的CW激光的大部分通过石英玻璃80而照射至试料9，通过聚光透镜60聚光后的CW激光的一部分入射至光束分析仪70，对光束轮廓进行测定。
在此，通过聚光透镜60聚光后的CW激光、即CW激光结晶化装置100照射的CW激光的光束轮廓如图2A和图2B所示，具有高斯分布的光强度分布。在此，图2A和图2B的纵轴是将图2A和图2B示出的激光的轮廓的激光强度最大的位置处的激光强度作为100％的相对强度。
通过聚光透镜60聚光后的CW激光的光束轮廓在短轴和长轴上具有高斯分布的光强度分布。该激光装置20振荡产生的CW激光通过短轴成形透镜50和长轴成形透镜30，由此形成上述光强度分布。由聚光透镜60进行聚光而照射至试料9的CW激光的光束轮廓典型性地具有高斯分布的光强度分布，但不限于此。只要是向上凸的连续的光强度分布即可。
在此，对通过聚光透镜60聚光后的CW激光的光束轮廓在短轴和长轴上都具有高斯型光强度分布的情况是典型性的理由进行说明。振荡产生CW激光的装置所振荡产生的CW激光的强度分布本来就是高斯分布或与高斯分布相当的分布。因此，在CW激光结晶化装置100的光学系统中可以不导入特别的附加装置、部件，因此CW激光结晶化装置100能够比较简便地照射光束轮廓在短轴和长轴上都为高斯型光强度分布的CW激光。
接着，对使非晶半导体变为结晶性半导体的方法进行说明，该方法是通过使用如上所述构成的CW激光结晶化装置100，对非晶性半导体照射微秒级的CW激光，从而使非晶半导体变为结晶性半导体。为了进行比较，对于使用以往的CW激光使非晶性半导体变为结晶性半导体的情况也一并进行说明。
最初，对在使用以往的CW激光使非晶性半导体变为结晶性半导体的情况下存在问题进行说明。
图3A是表示以往的CW激光的短轴轮廓的图。图3B是表示以往的CW激光的长轴轮廓的图。图4是用于对使用了以往的CW激光的结晶化进行说明的示意图。横轴t表示时间的经过。图4(a)表示以往的CW激光的长轴方向的光束轮廓的剖面图。图4(b)表示试料9的非晶性半导体膜的剖面图的温度分布。图4(c)表示试料9的非晶性半导体膜的状态表面图。
在此，SPC(Solid Phase Crystallization：固相晶化)范围是指在非晶硅的熔点以下的范围、即600℃～1100℃的温度范围内非结晶性半导体膜发生结晶化的温度范围。即，SPC是在非晶硅的熔点以下的范围、即600℃～1100℃的温度范围内通过固相生长而结晶化的现象。图5A示出通过SPC形成的硅的结晶组织的例子。通过SPC形成的硅的结晶组织例如如图5A所示，平均粒径为30nm左右，具有平坦的表面。
另外，Ex(Explosive Nucleation：爆发成核)范围是指在非晶硅的熔点以上且硅的熔点以下、即1100℃～1414℃的温度范围内非结晶性半导体膜发生结晶化的温度范围。即，Ex是在非晶硅的熔点以上且硅的熔点以下、即1100℃～1414℃的温度范围内经由过冷却液体状态而结晶化的现象。图5B示出通过Ex形成的硅的结晶组织的例子。通过Ex形成的硅的结晶组织例如如图5B所示，平均粒径为40～50nm左右，具有平坦的表面。
另外，溶融范围是指硅的熔点即1414℃以上的温度范围。图5C示出在溶融后发生了结晶化后的结晶组织的例子。如图5C所示，在使非晶硅在溶融范围内进行了结晶化的情况下，会变成平均粒径为500nm左右的P-Si(多晶硅)，且在表面存在突起。
以往的CW激光如图3A和图3B所示，在短轴上具有高斯型光强度分布，而在长轴上具有平顶型强度分布。
使用图4说明对试料9的非晶性半导体膜照射该以往的CW激光(以下，记为“长轴平顶型CW激光”)的情况。
首先，在时间t1，如图4(c)所示，准备非晶性半导体膜、具体是非晶硅(α-Si)膜1。
接着，在时间t2，向非晶硅膜1照射图4(a)所示的长轴平顶型CW激光。在此，长轴平顶型CW激光在图4(c)所示的光束扫描(beam scan)方向上进行连续的照射。于是，非晶硅膜1的照射了长轴平顶型CW激光的区域如图4(b)所示，呈现SPC范围的温度分布。图4(a)所示的长轴平顶型CW激光在长轴的平顶部分会发生光强度的波动。在图4(a)中，用长轴的平顶部分的突起来表现所述光强度的波动。
接着，在时间t3，完成用长轴平顶型CW激光对非晶硅膜1的平面的扫描，即完成对非晶硅膜1的整个平面的照射。此时，非晶硅膜1如图4(b)所示，温度会因结晶化时产生的潜热而进一步上升，但大体上控制在SPC范围内。但是，照射了长轴的平顶部分的突起部分、即照射了光强度的波动部分的非晶硅膜1的区域的温度会超过SPC范围而上升到Ex范围。对于在SPC范围内进行了结晶化的情况、和超过SPC范围而经由Ex范围进行了结晶化的情况而言，其结晶化的机理不同，结晶化后的粒径等会变得不同。因此，超过SPC范围而经由Ex范围进行了结晶化的部分会成为晶粒的粒径不匀(以下，称为Ex不匀)。
这样，在使用以往的长轴平顶型CW激光使非晶性半导体变为结晶性半导体膜的情况下，存在会在SPC半导体膜中具有Ex半导体膜、即会产生Ex不匀的问题。也即是，不仅是会在表面产生突起等而失去结晶性半导体膜的表面的平坦性，还会在结晶性半导体膜的面内产生粒径不匀。并且，存在会对具有该结晶性半导体膜的薄膜晶体管的特性造成不良影响的问题。
在此，使用附图对硅的结晶化机理进行说明。图6是表示对于硅的结晶化的温度和能量的关系的图。在图6中，横轴表示温度，纵轴表示能量(热)。
如图6所示，对于非晶状态的硅，例如通过激光照射等而使其变热，成为SPC范围、即600℃～1100℃的温度范围。于是，非晶状态的硅会发生固相生长而进行微结晶化。经由该SPC范围而结晶化了的硅成为平均结晶粒径为25nm～35nm的SPC结晶性硅。
进一步，对SPC范围的硅加热，使其成为Ex范围、即超过被认为是非晶硅中的原子网络构造会发生变化的熔点的温度即1100℃且小于等于硅的熔点1414℃的范围。于是，粒径从通过固相生长而得到的结晶(SPC结晶性硅)稍稍扩大。这认为是由于变为非晶硅的熔点以上的温度，所以会部分地发生溶融，从而粒径会变大。经由该Ex范围而结晶化了的硅成为平均结晶粒径为40nm～60nm的Ex结晶性硅。
然后，进一步对Ex范围的硅加热，成为溶融范围即作为硅的熔点的1414℃以上的温度范围。因此，在Ex范围得到的结晶(Ex结晶性硅)会在硅的熔点处作为潜热而被提供热能，发生溶融(变成液相)。经由溶融范围而结晶化了的硅在溶融而体积缩小之后，伴随着体积膨胀而进行结晶化，变为平均粒径50nm以上的P-Si(多晶硅)。
接着，对Ex范围的硅发生溶融的机理进行说明。图7是用于说明Ex结晶组织的生长机理的图。
在处于SPC范围的硅中，多个原子概率性发生聚集，当超越临界粒径(～1nm)时会变成晶核，进行结晶生长。
与此相对，在处于Ex范围的硅中，由于提供非晶硅的熔点以上的温度，因此原子的移动得到促进，如图7(a)所示，能促进晶核的形成。并且，生长性核所产生的核的周围由于潜热而发生溶融(图7(b))，发生结晶化。
如上所述，对于在SPC范围进行了结晶化的情况、超过SPC范围而经由Ex范围进行了结晶化的情况、以及经由溶融范围而进行了结晶化的情况而言，其结晶化的机理不同，结晶化后的粒径等变得不同。
与此相对，图8是用于对使用了本实施方式的CW激光的结晶化进行说明的示意图。横轴t表示时间的经过。图8(a)表示CW激光的长轴方向的光束轮廓的剖面图。图8(b)表示试料9的非晶性半导体膜的剖面图的温度分布。图8(c)表示试料9的非晶性半导体膜的状态表面图。
首先，在时间t10，对试料9的非晶性半导体膜、具体地是非晶硅(a-Si)膜10照射图8(a)所示的长轴的光束轮廓为高斯型的CW激光(以下，记为“长轴高斯型CW激光”)。在此，在使进行了照射的非晶硅膜10的温度成为600℃～1100℃的范围的输出密度下，且在图8(c)所示的光束扫描方向上连续地照射长轴高斯型CW激光。于是，非晶硅膜10的被照射了长轴高斯型CW激光的区域(图中，记为“SPC11”)，呈现图8(b)所示的SPC范围的温度分布。在图8(a)所示的长轴高斯型CW激光中，没有如长轴平顶型CW激光的光强度的波动。
接着，在时间t11，对于非晶硅膜10持续进行长轴高斯型CW激光的照射，长轴高斯型CW激光的照射到达非晶硅膜10的端部。
于是，在时间t11照射了长轴高斯型CW激光的区域如上所述变成SPC11。另外，如图8(b)所示，在时间t10照射了长轴高斯型CW激光的SPC11，由于结晶化时产生的潜热，其温度会进一步上升，变成呈现Ex范围的温度分布的Ex区域12。并且，从Ex区域12的光束扫描方向来看的侧面即Ex区域12的侧面的接近区域，Ex区域12的热发生传递，成为SPC范围的区域即SPC11。Ex范围如上所述是超过被认为是根据非晶硅膜10中的原子网络构造而变化的熔点的温度(1100℃)、且小于等于硅的熔点1414℃的范围。
之后，在时间t12，完成用长轴高斯型CW激光对非晶硅膜10的扫描，即完成非晶硅膜10的整个平面的照射。于是，在时间t11照射了长轴高斯型CW激光的SPC范围的区域即SPC11如图8(c)所示，与上述同样地，由于结晶化时产生的潜热而其温度会进一步上升，成为呈现Ex范围的温度分布的Ex区域12。并且，在时间t11成为了Ex区域12的非晶硅膜10的从光束扫描方向来看的侧面的接近区域，Ex区域12的热发生传递，成为SPC范围的区域即SPC11。
在此，Ex区域12的与光束扫描方向垂直的方向的宽度即Ex区域12的侧面方向的宽度，与长轴高斯型CW激光的长轴方向上为预定的强度以上的区域范围的宽度对应。即，长轴高斯型CW激光的长轴方向上为预定的强度以上的区域范围是指如下区域范围：在该区域范围进行了照射的情况下，长轴高斯型CW激光的输出密度会使非晶硅膜10的温度变为600℃～1100℃的范围(SPC范围)。
这样，在使用长轴高斯型CW激光使非晶硅膜10变为结晶性硅膜的情况下，在以长轴高斯型CW激光为预定的强度以上的区域范围的宽度进行了照射的非晶硅膜10的区域中，结晶化为Ex结晶性硅膜。另外，在照射了长轴高斯型CW激光的非晶硅膜10的区域的光束方向上的侧面的接近区域，结晶化为SPC结晶性硅膜。这样结晶化得到的Ex结晶性硅膜即由Ex结晶组织形成的结晶性硅膜，其粒径从通过固相生长而得到的结晶的粒径稍稍扩大，并且不会失去均匀性，不会形成表面突起。另外，Ex结晶性硅膜的平均结晶粒径保持面内均匀性，并且为40nm～60nm。另一方面，SPC结晶性硅膜的平均结晶粒径为25nm～35nm。
换言之，在使非结晶性半导体膜的温度变成600℃～1100℃的范围的输出密度下，对非结晶性半导体膜照射长轴高斯型CW激光，由此使非结晶性半导体膜变为结晶性半导体膜。照射了该长轴高斯型CW激光的非晶性半导体膜，由于结晶化时产生的潜热，其温度会进一步上升，在超过被认为是会使非晶硅的原子网络构造变化的非晶硅的熔点的温度、且成为了结晶性硅的熔点1414℃以下之后进行结晶化，成为Ex结晶性半导体膜。这样，照射了长轴高斯型CW激光的非结晶性半导体膜发生结晶化，其粒径从通过固相生长而得到的结晶的粒径稍稍扩大，并且不会失去均匀性，不会形成表面突起。另外，此时，结晶性半导体膜的平均结晶粒径保持面内均匀性，并且为40nm～60nm。
在时间t10，在使进行了照射的非晶硅膜10的温度变成600℃～1100℃的范围的输出密度下，对非结晶性半导体膜照射长轴高斯型CW激光，但不限于此。也可以在使进行了照射的非晶硅膜10的温度变成600℃～800℃的范围的输出密度下，对非结晶性半导体膜进行照射，效果是相同的。
以上，根据实施方式1，能够实现制造Ex结晶性硅膜、即具有面内均匀性良好的结晶组织的结晶性半导体膜。
具体而言，对非结晶性半导体膜进行例如10～100微秒等微秒级的长轴高斯型CW激光照射，使得非结晶性半导体膜的温度成为600℃～1100℃的范围(SPC范围)，由此能够形成具有面内均匀性良好的结晶组织的结晶性半导体膜。这是因为对非结晶性半导体膜照射长轴高斯型CW激光以使非结晶性半导体膜的温度成为600℃～1100℃的范围(SPC范围)，从而利用进行了照射的非结晶性半导体膜结晶化时产生的潜热，使该非结晶性半导体膜的温度控制在1100℃～1414℃的范围。由此，进行了照射的非结晶性半导体膜不会经由1414℃以上的温度范围而结晶化，而是经由1100℃～1414℃的温度范围而结晶化，因此能够抑制表面突起的产生，能够保持表面的平坦性。因此，能够使具有这样形成的结晶性半导体膜的薄膜晶体管的特性提高。
另外，长轴高斯型CW激光对非结晶性半导体膜不是进行纳秒级的照射而是进行微秒级的照射。由此，能够延长长轴高斯型CW激光的照射时间，因此能够确保从非结晶性半导体膜中的原子的构造为非晶状态到原子重新排列而结晶化为止的足够的时间。
还可以考虑如下情况：从一开始就通过在使进行了照射的非结晶性半导体膜的温度瞬间变成1100℃～1414℃的范围的输出密度下，照射长轴高斯型CW激光，从而使非结晶性半导体膜变为结晶性半导体膜。但是，这因为下述的理由是不合适的。即，由于进行了照射的非结晶性半导体膜的区域内产生的潜热，非结晶性半导体膜的区域在成为1414℃以上而发生了熔融之后产生结晶化。在非结晶性半导体膜经由1414℃以上的温度区域而发生结晶化的情况下，非结晶性半导体膜由于在溶融而体积缩小之后伴随着体积膨胀而进行结晶化，因此不仅会产生例如高度与膜厚大致相同的表面突起，粒径的面内不均也会变大。因此，从一开始就通过在使进行了照射的非晶硅膜10的温度瞬间变成1100℃～1414℃的范围的输出密度下照射长轴高斯型CW激光来使非结晶性半导体膜变为结晶性半导体膜的方法，无法实现具有面内均匀性良好的结晶组织的结晶性半导体膜的制造，该方法不合适。
(实施方式2)
在实施方式2中，对通过实施方式1的方法而形成的具有面内均匀性良好的结晶组织的结晶性半导体膜的应用例进行说明。
图9是用于说明本实施方式的带结晶性半导体膜的基板的应用例的图。
首先，准备在基材200上形成了非结晶性半导体膜210的带非晶半导体膜的基板、和长轴高斯型CW激光。在此，长轴高斯型CW激光的光束轮廓如图9(a)所示，呈现高斯光强度分布。
接着，对非结晶性半导体膜210照射微秒级的长轴高斯型CW激光。具体而言，对非结晶性半导体膜210照射长轴高斯型CW激光，使得非结晶性半导体膜210的温度变成600℃～800℃的范围(SPC范围)。
于是，如图9(b)所示，照射了长轴高斯型CW激光的区域变成SPC结晶性半导体膜211。在此，SPC结晶性半导体膜211是如上所述具有在600℃～1100℃的温度范围(SPC范围)内通过固相生长而结晶化了的结晶组织(晶粒)的结晶性半导体膜。
并且，当结束长轴高斯型CW激光的照射而经过一定时间后，照射了长轴高斯型CW激光的SPC结晶性半导体膜211的一部分的区域，由于结晶化时产生的潜热而进一步上升到Ex范围的温度，使结晶粒径扩大，如图9(c)所示，成为Ex结晶性半导体膜212。
在此，在SPC结晶性半导体膜211中，成为Ex结晶性半导体膜212的一部分的区域的宽度与长轴高斯型CW激光的长轴方向上为预定的强度以上的区域范围的宽度对应。
这样，能够实现一种带结晶性半导体膜的基板，其具有结晶性半导体膜，该结晶性半导体膜具有使用了长轴高斯型CW激光的面内均匀性良好的结晶组织。
具有使用了长轴高斯型CW激光的面内均匀性良好的结晶组织的结晶性半导体膜不限于上述的情况。也可以适用于底栅型薄膜晶体管。
图10是用于说明本实施方式的底栅型薄膜晶体管的制造方法的图，图11是用于说明本实施方式的底栅型薄膜晶体管的制造方法的流程图。图12是表示具备本实施方式的结晶性半导体膜的底栅型薄膜晶体管的结构的图。
首先，准备例如玻璃或者绝缘基板等的基材200。接着，进行基材200的清洗(S201)，在基材200形成防止污染膜(S202)。
接着，如图10(a)所示，在基材200上形成栅电极220(S203)。具体而言，通过溅射法在基材200上堆积成为栅电极220的金属，通过光刻和蚀刻对栅电极220进行图案化。在此，栅电极220由钼(Mo)或者Mo合金等金属、钛(Ti)、铝(Al)或者Al合金等金属、铜(Cu)或者Cu合金等金属、或者、银(Ag)、铬(Cr)、钽(Ta)或钨(W)等金属的材料形成。
接着，如图10(b)和图10(c)所示，在栅电极220上形成栅极绝缘膜230，在栅极绝缘膜230上形成例如非晶硅膜等的非结晶性半导体膜240(S204)。具体而言，通过等离子体CVD法，在栅电极220上形成栅极绝缘膜230，即形成栅极绝缘膜230以覆盖基材200和栅电极220(图10(b))，在成膜后的栅极绝缘膜230上连续地形成非结晶性半导体膜240(图10(c))。
接着，作为对非结晶性半导体膜240照射长轴高斯型CW激光的前期准备，进行脱氢处理(S205)。具体而言，例如在400℃～500℃下进行30分钟的退火(anneal)。在非结晶性半导体膜240中，通常作为SiH而含有5％～15％的氢。在使含有5％～15％的氢的状态的非结晶性半导体膜240进行结晶化的情况下，不仅是氢会占据硅键、妨碍结晶化，还容易引起突沸的现象。即，由于在工序控制上是不合适的，因此进行脱氢处理。
接着，如图10(d)和图10(e)所示，对非结晶性半导体膜240照射长轴高斯型CW激光，使非结晶性半导体膜240进行结晶化(S206)。具体而言，通过长轴高斯型CW激光的长轴方向上为预定的强度以上的区域范围进行了照射的非结晶性半导体膜240的区域，变成Ex结晶性半导体膜242，与Ex结晶性半导体膜242接近的区域变成SPC结晶性半导体膜241。另一方面，几乎没有照射长轴高斯型CW激光的非结晶性半导体膜240的区域，仍然还是原来的非结晶性半导体膜240。在此，长轴高斯型CW激光的长轴方向上为预定的强度以上的区域范围的宽度，至少比栅电极220的宽度(与CW激光的长轴方向垂直的方向的宽度)宽。对于长轴高斯型CW激光的照射方法的详细说明，在以前的记载中已经进行了说明，因此省略该详细说明。
接着，进行氢等离子体处理(S207)。具体而言，通过进行氢等离子体处理，进行氢封端化处理，该氢封端化处理是照射了长轴高斯型CW激光的非结晶性半导体膜240、即非结晶性半导体膜240、SPC结晶性半导体膜241以及Ex结晶性半导体膜242的处理。
接着，形成半导体膜250(S208)。具体而言，通过等离子体CVD法，在非结晶性半导体膜240、SPC结晶性半导体膜241以及Ex结晶性半导体膜242上形成半导体膜250。并且，进行图案化以残留Ex结晶性半导体膜242的区域，通过蚀刻除去半导体膜250、非结晶性半导体膜240以及SPC结晶性半导体膜241。由此，能够只将具有面内均匀性良好的结晶组织的结晶性半导体膜作成底栅型薄膜晶体管的沟道部。
接着，形成源、漏电极270(S210)。具体而言，在半导体膜250上，通过溅射法堆积成为源、漏电极270的金属。接着，进行源、漏电极270的图案化。在此，半导体膜250成为连接Ex结晶性半导体膜242和源、漏电极270的欧姆接触层。
这样，能制造图12所示的底栅型薄膜晶体管。
以上，为了便于说明，对制造一个底栅型薄膜晶体管的方法进行了说明，但不限于此。也可以同时制造多个底栅型薄膜晶体管。
图13是用于说明同时制造多个底栅型薄膜晶体管的情况的图。
在同时制造多个底栅型薄膜晶体管的情况下，在上述的S201～S205中，在基材200上形成按预定的间隔而排列的多个栅电极220，在栅电极220上形成栅极绝缘膜230即可。在此，多个栅电极220也可以按预定的间隔而排列成一列，进一步，也可以使该列按一定的间隔而进行配置。图13示出后者的例子。
并且，在S206中，如图13所示，对与按预定的间隔而排列成一列的栅电极220对应的非结晶性半导体膜240的区域(带状的区域)连续地照射长轴高斯型CW激光，使非结晶性半导体膜240的区域结晶化即可。在此，长轴高斯型CW激光的长轴方向上为预定的强度以上的区域范围的宽度，比该非结晶性半导体膜240的区域(带状的区域)的宽度宽。非结晶性半导体膜240的区域(带状的区域)的宽度是与长轴高斯型CW激光的扫描方向垂直的方向的宽度。
换言之，长轴高斯型CW激光对与按预定间隔而配置的多个栅电极220对应的非结晶性半导体膜240上的区域、将与按预定间隔而配置的多个栅电极的配置方向垂直的方向的宽度覆盖的非结晶性半导体膜240的区域(图中，带状的区域)连续地进行照射。由此，能够使与栅电极220对应的非结晶性半导体膜240的区域成为Ex结晶性半导体膜242。Ex结晶性半导体膜242的与长轴高斯型CW激光的扫描方向垂直的接近区域与上述同样地，成为SPC结晶性半导体膜241
这样，使连续振荡型激光的长轴方向的高斯分布的宽度与按预定间隔而配置的多个栅电极所对应的非结晶性半导体膜上的区域(的宽度)对应，由此能够选择性地对与非结晶性半导体膜上的栅电极对应的区域进行照射。由此，能够选择性地使薄膜晶体管中作为沟道部形成的结晶性半导体膜的区域进行微结晶化，并且能够形成表面平坦的结晶性半导体膜。
Ex结晶性半导体膜242的区域，由平均结晶粒径为40nm～60nm的晶粒构成，跨越呈列状配置了多个栅电极220的(按预定的间隔而排列成一列的)区域呈带状而连续地形成。另外，SPC结晶性半导体膜241与Ex结晶性半导体膜242接近地形成。对于具有这样的结晶性半导体膜的基材200，在通过切割(dicing)等分割成多片时，由于能够沿着上述带状的区域进行切割，因此能得到能够容易地进行分割的效果。
以上，根据本实施方式2，能够实现应用了具有面内均匀性良好的结晶组织的结晶性半导体膜的底栅型薄膜晶体管、以及带结晶性半导体膜的基板。
(实施方式3)
在实施方式2中，对底栅型薄膜晶体管、以及带结晶性半导体膜的基板的应用例进行了说明。实施方式3对顶栅型薄膜晶体管的应用例进行说明。
图14是用于说明本实施方式的顶栅型薄膜晶体管的制造方法的图。图15是表示本实施方式3的顶栅型薄膜晶体管的结构的图。
图14是抽出了顶栅型薄膜晶体管的制造工序的一部分的图。
即，如图14(b)所示，示出如下制造工序：在基材300上形成源、漏电极310，在源、漏电极310上形成非结晶性半导体膜320。并且，示出如下工序：对非结晶性半导体膜320照射图14(a)所示的长轴高斯型CW激光，如图14(c)所示发生结晶化。
具体而言，对成为非结晶性半导体膜320的栅极的区域照射长轴高斯型CW激光的长轴方向上为预定的强度以上的区域范围。
于是，照射了长轴高斯型CW激光的长轴方向上为预定的强度以上的区域范围的非结晶性半导体膜320的区域，成为Ex结晶性半导体膜322，与Ex结晶性半导体膜322接近的区域成为SPC结晶性半导体膜321。另一方面，几乎没有照射长轴高斯型CW激光的非结晶性半导体膜320的区域，仍然还是原来的非结晶性半导体膜320。对于长轴高斯型CW激光的照射方法的详细说明，由于与上述是同样的，因此省略该说明。
这样，形成具有Ex结晶性半导体膜322的例如图15所示的顶栅型薄膜晶体管。在此，图15所示的顶栅型薄膜晶体管具备：基材300、源、漏电极310、Ex结晶性半导体膜322、形成于Ex结晶性半导体膜上的栅极绝缘膜340、以及形成于栅极绝缘膜340上的栅电极350。
作为顶栅型薄膜晶体管的结构，不限于图15，还有例如图16所示的结构。在此，图16是表示本实施方式3的顶栅型薄膜晶体管的其他的结构的图。对与图15同样的部分标记相同的标号。在图15所示的顶栅型薄膜晶体管中，图示了形成于栅电极350上的保护膜460。
图17是用于说明本实施方式的顶栅型薄膜晶体管的制造方法的流程图。
S301～S311的工序中，除了形成源、漏电极310和栅电极350的顺序以外，与S201～S209的工序是同样的，因此省略说明。另外，对于S305，与在图14中所说明的是同样的，因此省略其说明。在S312中，在栅电极350上形成保护膜(例如保护膜460)。
另外，对于图16或者图17所示的本实施方式的顶栅型薄膜晶体管，当然也可以与实施方式2同样地同时制造多个该顶栅型薄膜晶体管。在该情况下，在S301～S303中，只要在基材300上形成按预定间隔而排列的多个源、漏电极310，在栅电极220上形成栅极绝缘膜340即可。在此，多个源、漏电极310也可以按预定的间隔而排列成一列，进一步，也可以是该列按一定的间隔而进行配置。
并且，长轴高斯型CW激光对与形成有按预定间隔而配置的多个源、漏电极310之间的栅电极350的区域对应的非结晶性半导体膜上的区域(带状的区域)连续地进行照射。由此，能够使与形成有栅电极350的区域对应的非结晶性半导体膜的区域成为Ex结晶性半导体膜322。
Ex结晶性半导体膜322的区域，由平均结晶粒径为40nm～60nm的晶粒构成，跨越呈列状而配置有多个栅电极350的区域，呈带状而连接地形成。另外，SPC结晶性半导体膜与Ex结晶性半导体膜322接近地形成。对于具有这样的结晶性半导体膜的基材300，在通过分割等分割为多片时，由于能够沿着上述的带状区域进行切割，因此能得到能够容易地进行分割的效果。
以上，根据本实施方式3，能够实现应用了具有面内均匀性良好的结晶组织的结晶性半导体膜的顶栅型薄膜晶体管。
如上所述，通过对非结晶性半导体膜照射短轴和长轴为高斯分布的连续振荡型激光，使得非结晶性半导体膜的温度范围成为600℃～800℃的范围(SPC范围)，从而利用此时在非结晶性半导体膜产生的潜热，使非结晶性半导体膜的温度经由1100℃～1414℃的范围(Ex范围)，使非结晶性半导体膜结晶化。在该方法中，不会在非结晶性半导体膜内形成经由1414℃以上(溶融范围)而结晶化了的区域，因此能够形成能抑制表面突起的产生、能保持表面的平坦性的结晶性半导体膜。因此，不仅能够实现能抑制表面突起的产生、能保持表面的平坦性的结晶性半导体膜，还能够实现具有该结晶性半导体膜的薄膜晶体管。
以上，根据本发明，以微秒级的照射时间照射高斯分布等在长轴方向上具有光强度梯度的CW激光，由此使非晶性半导体膜结晶化。此时，利用潜热的效果，在非晶的熔点以上、且结晶的熔点以下的温度范围内使非晶性半导体膜结晶化。由此，对于结晶化了的结晶性半导体膜，能抑制面内的粒径不均，并且能形成粒径比通过固相生长而结晶化了的情况下的粒径扩大了的结晶组织。由此，能够实现具有面内均匀性良好的结晶组织的结晶性半导体膜的制造方法、带结晶性半导体膜的基板的制造方法、以及薄膜晶体管。
另外，通过这样地形成由电气特性比SPC结晶组织的电气特性优异、并且具有面内均匀性良好的微结晶组织的Ex结晶组织形成的结晶化半导体膜，从而能够实现特性不均少的薄膜晶体管、以及使用了该薄膜晶体管的显示装置。
Ex结晶性半导体膜由平均结晶粒径为40nm～60nm的晶粒构成。因此，例如使用Ex结晶性半导体膜而形成的顶栅型薄膜晶体管能得到能够确保迁移率的效果，该迁移率使得能够作为用于有机EL显示器的薄膜晶体管而得到足够的导通特性。
结晶性半导体膜可以只由Ex结晶性半导体膜形成，也可以由非晶和Ex结晶的混晶构成。在该情况下，结晶性半导体膜包括非晶和结晶的混晶、即包括平均结晶粒径为40nm～60nm的晶粒和存在于所述平均结晶粒径为40nm～60nm的晶粒的周围的非晶构造的区域。通过该构造，结晶性半导体膜能够通过非晶构造来缓和相邻的晶粒的界面的结晶学上的不整合。
以上，基于实施方式对本发明的结晶性半导体膜的制造方法、带结晶性半导体膜的基板的制造方法、以及薄膜晶体管进行了说明，但本发明不限于该实施方式。在不脱离本发明的主旨的范围内，对该实施方式实施本领域的技术人员能想到的各种变形而得到的方式、组合不同的实施方式中的构成要素而实现的方式也包括在本发明中。
产业上的可利用性
本发明能够应用于结晶性半导体膜的制造方法、带结晶性半导体膜的基板的制造方法、以及薄膜晶体管，特别是能够应用于作为电视等的FPD显示装置而使用的有机EL显示装置的薄膜晶体管的沟道部。
权利要求书(按照条约第19条的修改)
1.一种结晶性半导体膜的制造方法，包括：
第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得所述非结晶性半导体膜的温度成为600℃～1100℃的范围；
第2工序，使在所述第1工序中照射了所述连续振荡型激光的非结晶性半导体膜对应于所述600℃～1100℃的温度范围结晶化；以及
第3工序，利用通过照射所述连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使所述非结晶性半导体膜的面内的预定的温度成为1100℃～1414℃，与所述1100℃～1414℃的温度范围对应，使所述结晶化了的非结晶性半导体膜的结晶粒径扩大，
所述向上凸的连续的光强度分布具有在所述长轴方向上为预定的强度以上的区域范围，
所述区域范围与利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域对应。
2.根据权利要求1所述的结晶性半导体膜的制造方法，
所述凸的连续的光强度分布为高斯分布。
3.根据权利要求1所述的结晶性半导体膜的制造方法，
在所述第1工序中，对所述非结晶性半导体膜照射所述连续振荡型激光，使得所述非结晶性半导体膜的温度范围成为600℃～800℃的范围。
4.根据权利要求1所述的结晶性半导体膜的制造方法，
在所述第1工序中，对所述非结晶性半导体膜照射微秒级的所述连续振荡型激光。
5.根据权利要求4所述的结晶性半导体膜的制造方法，
在所述第1工序中，在所述非结晶性半导体膜上照射所述连续振荡型激光的时间为10～100微秒。
6.根据权利要求1所述的结晶性半导体膜的制造方法，
在所述第1工序之前，包括：
第4工序，准备基材；
第5工序，在所述基材上按预定间隔而配置多个栅电极；
第6工序，在所述按预定间隔而配置的多个栅电极上形成绝缘膜；以及
第7工序，在所述绝缘膜上形成所述非结晶性半导体膜，
对所述向上凸的连续的光强度分布的所述长轴方向上的一定的宽度进行规定，使得与所述按预定间隔而配置的多个栅电极对应的所述非结晶性半导体膜上的区域的温度利用所述潜热而成为1100℃～1414℃。
7.根据权利要求6所述的结晶性半导体膜的制造方法，
与所述按预定间隔而配置的多个栅电极对应的所述非结晶性半导体膜上的区域为将所述按预定间隔而配置的多个栅电极的宽度覆盖的区域。
8.一种带结晶性半导体膜的基板，具备：
基材；
多个栅电极，其配置于所述基材的上方；
绝缘膜，其形成于所述栅电极上；以及
结晶性半导体膜，其形成为将配置于所述基材的上方的多个栅电极上的绝缘膜覆盖，
所述结晶性半导体膜具有：
所述结晶性半导体膜内的第1区域，其由平均结晶粒径为40nm～60nm的晶粒构成，跨越配置了所述多个栅电极的区域而连续地形成；和
所述结晶性半导体膜内的第2区域，其由平均结晶粒径为25nm～35nm的晶粒构成，邻接所述第1区域而形成。
9.根据权利要求8所述的带结晶性半导体膜的基板，
所述结晶性半导体膜包括非晶和结晶的混晶。
10.根据权利要求8或9所述的带结晶性半导体膜的基板，
所述多个栅电极呈列状配置于所述基材的上方，
所述由平均结晶粒径为40nm～60nm的晶粒构成的结晶性半导体膜内的第1区域，跨越呈列状配置了所述多个栅电极的区域而呈带状连续地形成。
11.根据权利要求8～10中的任一项所述的带结晶性半导体膜的基板，
所述由平均结晶粒径为40nm～60nm的晶粒构成的结晶性半导体膜内的第1区域通过以下工序形成：
第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得所述非结晶性半导体膜的温度成为600℃～800℃的范围；
第2工序，使在所述第1工序中照射了所述连续振荡型激光的非结晶性半导体膜对应于所述600℃～800℃的温度范围结晶化；以及
第3工序，利用通过照射所述连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使所述非结晶性半导体膜的面内的预定的温度成为1100℃～1414℃，与所述1100℃～1414℃的温度范围对应，使所述结晶化了的非结晶性半导体膜的结晶粒径扩大，
对在所述长轴上向上凸的连续的光强度分布进行规定，使得利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域具有一定的宽度，
利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域与所述第1区域对应。
12.一种底栅型薄膜晶体管，具备：
栅电极；
绝缘膜，其形成于所述栅电极上；
结晶性半导体膜，其形成于所述绝缘膜上；以及
源、漏电极，其形成于所述结晶性半导体膜上，
所述结晶性半导体膜由所述结晶性半导体膜内的平均结晶粒径为40nm～60nm的晶粒构成，
所述晶粒通过以下工序形成：
第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得所述非结晶性半导体膜的温度成为600℃～800℃的范围；
第2工序，使在所述第1工序中照射了所述连续振荡型激光的非结晶性半导体膜对应于所述600℃～800℃的温度范围结晶化；以及
第3工序，利用通过照射所述连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使所述非结晶性半导体膜的面内的预定的温度成为1100℃～1414℃，与所述1100℃～1414℃的温度范围对应，使所述结晶化了的非结晶性半导体膜的结晶粒径扩大，
对在所述长轴上向上凸的连续的光强度分布进行规定，使得利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域具有一定的宽度。
13.一种带结晶性半导体膜的基板，具备：
基材；
多个源、漏电极，其配置于所述基材的上方；
绝缘膜，其形成于所述源、漏电极上；以及
结晶性半导体膜，其形成为将在配置于所述基材的上方的多个源、漏电极上形成的绝缘膜覆盖，
所述结晶性半导体膜具有：
所述结晶性半导体膜膜内的第1区域，其由所述结晶性半导体膜内的平均结晶粒径为40nm～60nm的晶粒构成，跨越配置了所述多个源、漏电极的区域而连续地形成；和
所述结晶性半导体膜内的第2区域，其由平均结晶粒径为25nm～35nm的晶粒构成，邻接所述第1区域而形成。
14.根据权利要求13所述的带结晶性半导体膜的基板，
所述结晶性半导体膜包括非晶和结晶的混晶
15.根据权利要求13或14所述的带结晶性半导体膜的基板，
所述多个栅电极呈列状配置在所述基材的上方，
所述由平均结晶粒径为40nm～60nm的晶粒构成的结晶性半导体膜内的第1区域跨越呈列状配置了所述多个栅电极的区域而呈带状连续地形成。
16.根据权利要求13～15中的任一项所述的带结晶性半导体膜的基板，
所述由平均结晶粒径为40nm～60nm的晶粒构成的结晶性半导体膜内的第1区域通过以下工序形成：
第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得所述非结晶性半导体膜的温度成为600℃～800℃的范围；
第2工序，使在所述第1工序中照射了所述连续振荡型激光的非结晶性半导体膜对应于所述600℃～800℃的温度范围结晶化；以及
第3工序，利用通过照射所述连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使所述非结晶性半导体膜的面内的预定的温度成为1100℃～1414℃，与所述1100℃～1414℃的温度范围对应，使所述结晶化了的非结晶性半导体膜的结晶粒径扩大，
对在所述长轴上向上凸的连续的光强度分布进行规定，使得利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域具有一定的宽度，
利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域与所述第1区域对应。
17.一种顶栅型薄膜晶体管，具备：
源、漏电极；
结晶性半导体膜，其形成于所述源、漏电极上；
绝缘膜，其形成于所述结晶性半导体膜上；以及
栅电极，其形成于所述绝缘膜上，
所述结晶性半导体膜由所述结晶性半导体膜内的平均结晶粒径为40nm～60nm的晶粒构成，
所述晶粒通过以下工序形成：
第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得所述非结晶性半导体膜的温度成为600℃～800℃的范围；
第2工序，使在所述第1工序中照射了所述连续振荡型激光的非结晶性半导体膜对应于所述600℃～800℃的温度范围结晶化；以及
第3工序，利用通过照射所述连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使所述非结晶性半导体膜的面内的预定的温度成为1100℃～1414℃，与所述1100℃～1414℃的温度范围对应，使所述结晶化了的非结晶性半导体膜的结晶粒径扩大，
对在所述长轴上向上凸的连续的光强度分布进行规定，使得利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域具有一定的宽度。
18.一种结晶性半导体膜的制造方法，包括：
第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得所述非结晶性半导体膜的温度成为第1温度范围，所述第1温度范围是非结晶性半导体的熔点以下的温度、且所述非结晶性半导体膜通过固相生长而结晶化的温度范围；
第2工序，使在所述第1工序中照射了所述连续振荡型激光的非结晶性半导体膜对应于所述第1温度范围结晶化；以及
第3工序，利用通过照射所述连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使所述非结晶性半导体膜的面内的预定的温度成为第2温度范围，所述第2温度范围是非结晶性半导体的熔点以上、且结晶性半导体膜的熔点以下的温度，与所述第2温度范围对应，使所述结晶化了的非结晶性半导体膜的结晶粒径扩大，
所述向上凸的连续的光强度分布具有在所述长轴方向上为预定的强度以上的区域范围，
所述区域范围与利用所述潜热而成为所述第2温度范围的所述非结晶性半导体膜上的区域对应。
19.一种底栅型薄膜晶体管，具备：
栅电极；
绝缘膜，其形成于所述栅电极上；
结晶性半导体膜，其形成于所述绝缘膜上；以及
源、漏电极，其形成于所述结晶性半导体膜上，
所述结晶性半导体膜由所述结晶性半导体膜内的平均结晶粒径为40nm～60nm的晶粒构成，
所述晶粒通过以下工序形成：
第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得所述非结晶性半导体膜的温度成为第1温度范围，所述第1温度范围是非结晶性半导体的熔点以下的温度、且所述非结晶性半导体通过固定生长而结晶化的温度范围；
第2工序，使在所述第1工序中照射了所述连续振荡型激光的非结晶性半导体膜对应于所述第1温度范围对应结晶化；以及
第3工序，利用通过照射所述连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使所述非结晶性半导体膜的面内的预定的温度成为第2温度范围，所述第2温度范围是非结晶性半导体的熔点以上、且结晶性半导体膜的熔点以下的温度，与所述第2温度范围对应，使所述结晶化了的非结晶性半导体膜的结晶粒径扩大，
对在所述长轴上向上凸的连续的光强度分布进行规定，使得利用所述潜热而成为所述第2温度范围的所述非结晶性半导体膜上的区域具有一定的宽度。
20.一种顶栅型薄膜晶体管，具备：
源、漏电极；
结晶性半导体膜，其形成于所述源、漏电极上；
绝缘膜，其形成于所述结晶性半导体膜上；以及
栅电极，其形成于所述绝缘膜上，
所述结晶性半导体膜由所述结晶性半导体膜内的平均结晶粒径为40nm～60nm的晶粒构成，
所述晶粒通过以下工序形成：
第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得所述非结晶性半导体膜的温度成为第1温度范围，所述第1温度范围是非结晶性半导体的熔点以下的温度、且所述非结晶性半导体通过固相生长而结晶化的温度范围；
第2工序，使在所述第1工序中照射了所述连续振荡型激光的非结晶性半导体膜对应于所述第1温度范围结晶化；以及
第3工序，利用通过照射所述连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使所述非结晶性半导体膜的面内的预定的温度成为第2温度范围，所述第2温度范围是非结晶性半导体的熔点以上、且结晶性半导体膜的熔点以下的温度，与所述第2温度范围对应，使所述结晶化了的非结晶性半导体膜的结晶粒径扩大，
对在所述长轴上向上凸的连续的光强度分布进行规定，使得利用所述潜热而成为所述第2温度范围的所述非结晶性半导体膜上的区域具有一定的宽度。

Claims (17)

1.一种结晶性半导体膜的制造方法，包括：
第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得所述非结晶性半导体膜的温度成为600℃～1100℃的范围；
第2工序，使在所述第1工序中照射了所述连续振荡型激光的非结晶性半导体膜对应于所述600℃～1100℃的温度范围结晶化；以及
第3工序，利用通过照射所述连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使所述非结晶性半导体膜的面内的预定的温度成为1100℃～1414℃，与所述1100℃～1414℃的温度范围对应，使所述结晶化了的非结晶性半导体膜的结晶粒径扩大，
所述向上凸的连续的光强度分布具有在所述长轴方向上为预定的强度以上的区域范围，
所述区域范围与利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域对应。
2.根据权利要求1所述的结晶性半导体膜的制造方法，
所述凸的连续的光强度分布为高斯分布。
3.根据权利要求1所述的结晶性半导体膜的制造方法，
在所述第1工序中，对所述非结晶性半导体膜照射所述连续振荡型激光，使得所述非结晶性半导体膜的温度范围成为600℃～800℃的范围。
4.根据权利要求1所述的结晶性半导体膜的制造方法，
在所述第1工序中，对所述非结晶性半导体膜照射微秒级的所述连续振荡型激光。
5.根据权利要求4所述的结晶性半导体膜的制造方法，
在所述第1工序中，在所述非结晶性半导体膜上照射所述连续振荡型激光的时间为10～100微秒。
6.根据权利要求1所述的结晶性半导体膜的制造方法，
在所述第1工序之前，包括：
第4工序，准备基材；
第5工序，在所述基材上按预定间隔而配置多个栅电极；
第6工序，在所述按预定间隔而配置的多个栅电极上形成绝缘膜；以及
第7工序，在所述绝缘膜上形成所述非结晶性半导体膜，
对所述向上凸的连续的光强度分布的所述长轴方向上的一定的宽度进行规定，使得与所述按预定间隔而配置的多个栅电极对应的所述非结晶性半导体膜上的区域的温度利用所述潜热而成为1100℃～1414℃。
7.根据权利要求6所述的结晶性半导体膜的制造方法，
与所述按预定间隔而配置的多个栅电极对应的所述非结晶性半导体膜上的区域为将所述按预定间隔而配置的多个栅电极的宽度覆盖的区域。
8.一种带结晶性半导体膜的基板，具备：
基材；
多个栅电极，其配置于所述基材的上方；
绝缘膜，其形成于所述栅电极上；以及
结晶性半导体膜，其形成为将配置于所述基材的上方的多个栅电极上的绝缘膜覆盖，
所述结晶性半导体膜具有：
所述结晶性半导体膜内的第1区域，其由平均结晶粒径为40nm～60nm的晶粒构成，跨越配置了所述多个栅电极的区域而连续地形成；和
所述结晶性半导体膜内的第2区域，其由平均结晶粒径为25nm～35nm的晶粒构成，邻接所述第1区域而形成。
9.根据权利要求8所述的带结晶性半导体膜的基板，
所述结晶性半导体膜包括非晶和结晶的混晶。
10.根据权利要求8或9所述的带结晶性半导体膜的基板，
所述多个栅电极呈列状配置于所述基材的上方，
所述由平均结晶粒径为40nm～60nm的晶粒构成的结晶性半导体膜内的第1区域，跨越呈列状配置了所述多个栅电极的区域而呈带状连续地形成。
11.根据权利要求8～10中的任一项所述的带结晶性半导体膜的基板，
所述由平均结晶粒径为40nm～60nm的晶粒构成的结晶性半导体膜内的第1区域通过以下工序形成：
第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得所述非结晶性半导体膜的温度成为600℃～800℃的范围；
第2工序，使在所述第1工序中照射了所述连续振荡型激光的非结晶性半导体膜对应于所述600℃～800℃的温度范围结晶化；以及
第3工序，利用通过照射所述连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使所述非结晶性半导体膜的面内的预定的温度成为1100℃～1414℃，与所述1100℃～1414℃的温度范围对应，使所述结晶化了的非结晶性半导体膜的结晶粒径扩大，
对在所述长轴上向上凸的连续的光强度分布进行规定，使得利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域具有一定的宽度，
利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域与所述第1区域对应。
12.一种底栅型薄膜晶体管，具备：
栅电极；
绝缘膜，其形成于所述栅电极上；
结晶性半导体膜，其形成于所述绝缘膜上；以及
源、漏电极，其形成于所述结晶性半导体膜上，
所述结晶性半导体膜由所述结晶性半导体膜内的平均结晶粒径为40nm～60nm的晶粒构成，
所述晶粒通过以下工序形成：
第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得所述非结晶性半导体膜的温度成为600℃～800℃的范围；
第2工序，使在所述第1工序中照射了所述连续振荡型激光的非结晶性半导体膜对应于所述600℃～800℃的温度范围结晶化；以及
第3工序，利用通过照射所述连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使所述非结晶性半导体膜的面内的预定的温度成为1100℃～1414℃，与所述1100℃～1414℃的温度范围对应，使所述结晶化了的非结晶性半导体膜的结晶粒径扩大，
对在所述长轴上向上凸的连续的光强度分布进行规定，使得利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域具有一定的宽度。
13.一种带结晶性半导体膜的基板，具备：
基材；
多个源、漏电极，其配置于所述基材的上方；
绝缘膜，其形成于所述源、漏电极上；以及
结晶性半导体膜，其形成为将在配置于所述基材的上方的多个源、漏电极上形成的绝缘膜覆盖，
所述结晶性半导体膜具有：
所述结晶性半导体膜膜内的第1区域，其由所述结晶性半导体膜内的平均结晶粒径为40nm～60nm的晶粒构成，跨越配置了所述多个源、漏电极的区域而连续地形成；和
所述结晶性半导体膜内的第2区域，其由平均结晶粒径为25nm～35nm的晶粒构成，邻接所述第1区域而形成。
14.根据权利要求13所述的带结晶性半导体膜的基板，
所述结晶性半导体膜包括非晶和结晶的混晶
15.根据权利要求13或14所述的带结晶性半导体膜的基板，
所述多个栅电极呈列状配置在所述基材的上方，
所述由平均结晶粒径为40nm～60nm的晶粒构成的结晶性半导体膜内的第1区域跨越呈列状配置了所述多个栅电极的区域而呈带状连续地形成。
16.根据权利要求13～15中的任一项所述的带结晶性半导体膜的基板，
所述由平均结晶粒径为40nm～60nm的晶粒构成的结晶性半导体膜内的第1区域通过以下工序形成：
第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得所述非结晶性半导体膜的温度成为600℃～800℃的范围；
第2工序，使在所述第1工序中照射了所述连续振荡型激光的非结晶性半导体膜对应于所述600℃～800℃的温度范围结晶化；以及
第3工序，利用通过照射所述连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使所述非结晶性半导体膜的面内的预定的温度成为1100℃～1414℃，与所述1100℃～1414℃的温度范围对应，使所述结晶化了的非结晶性半导体膜的结晶粒径扩大，
对在所述长轴上向上凸的连续的光强度分布进行规定，使得利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域具有一定的宽度，
利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域与所述第1区域对应。
17.一种顶栅型薄膜晶体管，具备：
源、漏电极；
结晶性半导体膜，其形成于所述源、漏电极上；
绝缘膜，其形成于所述结晶性半导体膜上；以及
栅电极，其形成于所述绝缘膜上，
所述结晶性半导体膜由所述结晶性半导体膜内的平均结晶粒径为40nm～60nm的晶粒构成，
所述晶粒通过以下工序形成：
第1工序，对非结晶性半导体膜照射在短轴和长轴上具有向上凸的连续的光强度分布的连续振荡型激光，使得所述非结晶性半导体膜的温度成为600℃～800℃的范围；
第2工序，使在所述第1工序中照射了所述连续振荡型激光的非结晶性半导体膜对应于所述600℃～800℃的温度范围结晶化；以及
第3工序，利用通过照射所述连续振荡型激光而使非结晶性半导体膜结晶化时产生的潜热，使所述非结晶性半导体膜的面内的预定的温度成为1100℃～1414℃，与所述1100℃～1414℃的温度范围对应，使所述结晶化了的非结晶性半导体膜的结晶粒径扩大，
对在所述长轴上向上凸的连续的光强度分布进行规定，使得利用所述潜热而成为1100℃～1414℃的温度范围的所述非结晶性半导体膜上的区域具有一定的宽度。
CN2010800087344A 2010-05-10 2010-05-10 结晶性半导体膜的制造方法、带结晶性半导体膜的基板、薄膜晶体管 Pending CN102754187A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/003157 WO2011141949A1 (ja) 2010-05-10 2010-05-10 結晶性半導体膜の製造方法、結晶性半導体膜付き基板、薄膜トランジスタ

Publications (1)

Publication Number Publication Date
CN102754187A true CN102754187A (zh) 2012-10-24

Family

ID=44914029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800087344A Pending CN102754187A (zh) 2010-05-10 2010-05-10 结晶性半导体膜的制造方法、带结晶性半导体膜的基板、薄膜晶体管

Country Status (5)

Country Link
US (1) US20110297950A1 (zh)
JP (1) JPWO2011141949A1 (zh)
KR (1) KR20130044124A (zh)
CN (1) CN102754187A (zh)
WO (1) WO2011141949A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130045136A (ko) 2010-06-21 2013-05-03 파나소닉 액정 디스플레이 주식회사 박막 트랜지스터 어레이 장치, 유기 ｅｌ 표시 장치, 및, 박막 트랜지스터 어레이 장치의 제조 방법
JP5891504B2 (ja) 2011-03-08 2016-03-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタアレイ装置の製造方法
KR20140018081A (ko) 2011-06-02 2014-02-12 파나소닉 주식회사 박막 반도체 장치의 제조 방법, 박막 반도체 어레이 기판의 제조 방법, 결정성 실리콘 박막의 형성 방법, 및 결정성 실리콘 박막의 형성 장치
WO2013031198A1 (ja) 2011-08-30 2013-03-07 パナソニック株式会社 薄膜形成基板の製造方法、薄膜素子基板の製造方法、薄膜基板及び薄膜素子基板
KR101888089B1 (ko) * 2011-09-29 2018-08-16 엘지디스플레이 주식회사 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
WO2013046280A1 (ja) 2011-09-30 2013-04-04 パナソニック株式会社 薄膜トランジスタアレイ装置、ｅｌ表示パネル、ｅｌ表示装置、薄膜トランジスタアレイ装置の製造方法、ｅｌ表示パネルの製造方法
JP5998397B2 (ja) * 2011-10-25 2016-09-28 株式会社Ｊｏｌｅｄ 薄膜半導体装置及びその製造方法
KR20230082837A (ko) 2021-12-02 2023-06-09 인하대학교 산학협력단 실리콘계 물질의 단결정 성장방법
WO2024039688A2 (en) * 2022-08-15 2024-02-22 Cellino Biotech, Inc. Systems and methods for cell manufacturing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1555506A (zh) * 2002-05-27 2004-12-15 三星电子株式会社 用于液晶显示器的薄膜晶体管面板
US20090321737A1 (en) * 2008-06-27 2009-12-31 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP2010056542A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4397439B2 (ja) * 1997-09-30 2010-01-13 株式会社半導体エネルギー研究所 半導体装置
JP2003229359A (ja) * 2001-11-29 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005136138A (ja) * 2003-10-30 2005-05-26 Sony Corp 薄膜半導体装置の製造方法、薄膜半導体装置、表示装置の製造方法、および表示装置
JP5388433B2 (ja) * 2006-10-03 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1555506A (zh) * 2002-05-27 2004-12-15 三星电子株式会社 用于液晶显示器的薄膜晶体管面板
US20090321737A1 (en) * 2008-06-27 2009-12-31 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP2010056542A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Also Published As

Publication number Publication date
US20110297950A1 (en) 2011-12-08
KR20130044124A (ko) 2013-05-02
WO2011141949A1 (ja) 2011-11-17
JPWO2011141949A1 (ja) 2013-07-22

Similar Documents

Publication Publication Date Title
CN102754187A (zh) 结晶性半导体膜的制造方法、带结晶性半导体膜的基板、薄膜晶体管
US6741621B2 (en) Laser irradiation apparatus and method of treating semiconductor thin film
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
JP4403599B2 (ja) 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
KR100971951B1 (ko) 엑시머 레이저를 이용한 비정질 실리콘 박막 결정화 방법
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
CN102379041A (zh) 薄膜晶体管阵列器件、有机el显示装置以及薄膜晶体管阵列器件的制造方法
US8853590B2 (en) Device for irradiating a laser beam
CN103700695A (zh) 低温多晶硅薄膜及其制备方法、晶体管
KR101309491B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20040062084A (ko) 실리콘 결정화방법
GB2410125A (en) Mask for four-shot sequential lateral solidification
JP4296762B2 (ja) レーザ照射装置および半導体薄膜の処理方法
KR100660814B1 (ko) 박막트랜지스터의 반도체층 형성방법
JP2003133253A (ja) レーザー処理装置並びに半導体装置の作製方法
KR101886862B1 (ko) 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
KR100803867B1 (ko) 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법
JP4593073B2 (ja) レーザ照射装置
KR100833956B1 (ko) 비정질 실리콘 결정화용 광학 마스크
JP2005197657A (ja) 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法
JPH09260286A (ja) 半導体装置の製造方法
JPH0566422A (ja) 液晶表示装置の製造方法及びセンサの製造方法
JP4730514B2 (ja) レーザ処理方法およびレーザ照射装置
JP2008243843A (ja) 結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置
KR20040032631A (ko) 레이저 어닐링 장비 및 이를 이용한 박막트랜지스터의제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121024