JPWO2011141949A1 - 結晶性半導体膜の製造方法、結晶性半導体膜付き基板、薄膜トランジスタ - Google Patents

結晶性半導体膜の製造方法、結晶性半導体膜付き基板、薄膜トランジスタ Download PDF

Info

Publication number
JPWO2011141949A1
JPWO2011141949A1 JP2011533465A JP2011533465A JPWO2011141949A1 JP WO2011141949 A1 JPWO2011141949 A1 JP WO2011141949A1 JP 2011533465 A JP2011533465 A JP 2011533465A JP 2011533465 A JP2011533465 A JP 2011533465A JP WO2011141949 A1 JPWO2011141949 A1 JP WO2011141949A1
Authority
JP
Japan
Prior art keywords
semiconductor film
crystalline semiconductor
region
laser beam
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011533465A
Other languages
English (en)
Inventor
加藤　智也
智也 加藤
尾田　智彦
智彦 尾田
盛 大高
盛 大高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Liquid Crystal Display Co Ltd
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Panasonic Liquid Crystal Display Co Ltd
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Panasonic Liquid Crystal Display Co Ltd, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2011141949A1 publication Critical patent/JPWO2011141949A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Abstract

面内均一性の良い結晶組織を有する結晶性半導体膜の製造方法を提供する。短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるよう非結晶性半導体膜に照射する第１工程と、その非結晶性半導体膜が、前記６００℃から１１００℃の温度範囲に対応して結晶化する第２工程と、非結晶性半導体膜の面内における所定の温度が、連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により１１００℃から１４１４℃になり、１１００℃から１４１４℃の温度範囲に対応して結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、を含み、前記上に凸の連続的な光強度分布は、長軸方向で所定の強度以上となる領域範囲を有し、前記領域範囲は、潜熱により１１００℃から１４１４℃の温度範囲になる非結晶性半導体膜上の領域に対応している。

Description

本発明は、結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタに関する。
例えば、表示装置用の液晶パネルまたは有機ＥＬパネルを構成する薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）がある。その薄膜トランジスタのチャネル部となる例えばシリコンからなる半導体層は、一般的に、非晶質性（アモルファス）半導体膜または結晶性半導体膜で形成される。薄膜トランジスタのチャネル部となる半導体膜は、アモルファルシリコンと比較して高い移動度を有する結晶性半導体膜で形成されることが好ましい。一般的に、結晶性半導体膜は、非晶質性半導体膜の形成後に非晶質性半導体膜を結晶化することにより形成される。
非晶質性半導体膜から結晶性半導体膜を形成する方法としては、エキシマレーザ結晶化（ＥＬＡ）法、Ｎｉ触媒等を用いた熱アニール結晶化法、赤外半導体レーザ光と光吸収層を有する試料構造の組合せを使った結晶化法等がある。
しかし、ＥＬＡ法による結晶化では、微結晶または多結晶からなる結晶性半導体膜が形成されるため、結晶粒（結晶組織）の大きさや分布によりその電気特性がばらついてしまう。そのため、結晶性半導体膜を薄膜トランジスタに用いた場合、特性にばらつきが発生してしまう。
一方、熱アニール結晶化法では、均一な結晶化ができるものの、触媒金属の処理が難しい。また、赤外半導体レーザ光と光吸収層を有する試料構造の組合せを使う結晶化方法では、光吸収層とバッファ層とを試料に成膜して除去するというプロセスが必要で、タクトの点で問題がある。さらに、これらの固相成長法で結晶化した膜を使って薄膜トランジスタを作製しても、膜の平均粒径が小さいために、目標とする電気特性に達しないという問題がある。
それに対して、ＥＬＡ法において、薄膜トランジスタの結晶性半導体膜の結晶粒の幅を制御することができる技術が開示されている（特許文献１）。また、ＥＬＡ法において、薄膜トランジスタの結晶性半導体膜の結晶粒界の方向や結晶粒の幅を制御することができる技術が開示されている（特許文献２）。
特許文献１及び特許文献２に開示される技術を用いると、レーザ光照射により、所定の方向に結晶成長させて、幅が０．５〜１０μｍ以下の大粒径結晶を有する結晶性半導体膜を形成することができる。また、そのように形成された膜を用いて半導体素子を形成することにより、隣接ばらつきが少ない優れた半導体装置を作製できる。
特開２００８−８５３１７号公報 特開２００８−８５３１８号公報
しかしながら、上記特許文献１及び特許文献２では、大粒径結晶を有する結晶性半導体膜を形成する方法が開示されているに過ぎない。
すなわち、ＥＬＡ法では、パルス発振のレーザ光（例えば、波長λ ＝ ３０８ ｎｍのＸｅＣｌエキシマレーザ光）を用い、非結晶性半導体膜を結晶化する。その際、パルス発振のエキシマレーザ光を非結晶性半導体膜に照射することで瞬間的に（ナノ秒オーダの照射時間で）温度を上昇させ溶融させた後に結晶化する。しかし、パルス発振のエキシマレーザ光の照射時間は、ナノ秒オーダという短い照射時間である。非結晶性半導体膜は、その温度を半導体膜（シリコン）の融点以上（１４１４℃以上）にしていったん融解させてからでないと結晶化しないが、結晶粒径は、条件により変化してしまう。さらに、非結晶性半導体膜を結晶化する際の体積膨張、すなわち液体（溶融時）から固体（結晶化時）になる際の体積膨張により、結晶化後の結晶性半導体膜には表面突起が生じて平坦性が失われる。すなわち、結晶性半導体膜の粒径に面内ばらつきが生じる。そのため、エッチングプロセス等の薄膜トランジスタ製造プロセスにおいて問題となる。また、結晶化後の結晶性半導体膜の面内ばらつきの対策として多数回ショットが不可欠で、コスト及びタクトの点で問題がある。
また、このような結晶性半導体膜を有する薄膜トランジスタでは、例えばゲート電極に電圧を印加する際、ソース・ドレイン間に流れる電流量がばらつく。例えば、有機ＥＬ表示装置のような電流駆動の表示デバイスが上記の薄膜トランジスタを備える場合、有機ＥＬは電流により階調制御されるため、電流量のばらつきは表示画像のばらつきに直結する。つまり、高精度な画像が得られない。また、上記の薄膜トランジスタでは、結晶性半導体膜に生じた突起がソース・ドレイン電極間のリーク電流の原因となり、特性が劣化する。
それに対して、上記特許文献１及び特許文献２では、上記のＥＬＡ法についての課題のうち、結晶粒径の制御については開示されているものの、表面突起についての課題を解決するものではなく、その示唆もない。
本発明は、上記の問題点を鑑みてなされたもので、面内均一性の良い結晶組織を有する結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタを提供することを目的とする。
上記目的を達成するために、本発明に係る結晶性半導体膜の製造方法は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるよう前記非結晶性半導体膜に照射する第１工程と、前記第１工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜は、前記６００℃から１１００℃の温度範囲に対応して結晶化する第２工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により１１００℃から１４１４ ℃になり、前記１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、を含み、前記上に凸の連続的な光強度分布は、前記長軸方向に所定の強度以上となる領域範囲を有し、前記領域範囲は、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域に対応している。
本発明によれば、面内均一性の良い結晶組織を有する結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタを実現することができる。
図１は、本実施の形態におけるＣＷレーザ光結晶化装置の構成例を示す図である。 図２Ａは、本実施の形態におけるＣＷレーザ光の短軸プロファイルを示す図である。 図２Ｂは、本実施の形態におけるＣＷレーザ光の長軸プロファイルを示す図である。 図３Ａは、ＣＷ発振のレーザ光の短軸プロファイルを示す図である。 図３Ｂは、ＣＷ発振のレーザ光の長軸プロファイルを示す図である。 図４は、長軸トップフラットビームを用いた結晶化の問題点を説明するための図である。 図５Ａは、ＳＰＣの結晶組織の例を示す図である。 図５Ｂは、本実施の形態におけるＣＷレーザ光を用いた結晶化したときの結晶組織を示す図である。 図５Ｃは、比較のため、炉アニール等で形成した多結晶シリコンの結晶組織を示す図である。 図６は、シリコンの結晶化に対する温度とエネルギーの関係を示す図である。 図７は、Ｅｘ結晶組織の成長メカニズムを説明するための図である。 図８は、本実施の形態におけるＣＷレーザ光を用いた結晶化について説明するための図である。 図９は、本実施の形態における結晶性半導体膜付き基板への適用例について説明するための図である。 図１０は、本実施の形態におけるボトムゲート型薄膜トランジスタの製造方法を説明するための図である。 図１１は、本実施の形態におけるボトムゲート型薄膜トランジスタの製造方法を説明するためのフロー図である。 図１２は、本実施の形態の結晶性半導体膜を備えるボトムゲート型薄膜トランジスタの構成を示す図である。 図１３は、複数のゲートボトム型薄膜トランジスタを同時に製造する場合について説明するための図である。 図１４は、本実施の形態におけるトップゲート型薄膜トランジスタの製造方法を説明するための図である。 図１５は、本実施の形態３におけるトップゲート型薄膜トランジスタの構成を示す図である。 図１６は、本実施の形態３におけるトップゲート型薄膜トランジスタの別の構成を示す図である。 図１７は、本実施の形態におけるトップゲート型薄膜トランジスタの製造方法を説明するためのフロー図である。
本発明の一態様に係る結晶性半導体膜の製造方法は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるよう前記非結晶性半導体膜に照射する第１工程と、前記第１工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜は、前記６００℃から１１００℃の温度範囲に対応して結晶化する第２工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により１１００℃から１４１４ ℃になり、前記１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、を含み、前記上に凸の連続的な光強度分布は、前記長軸方向に所定の強度以上となる領域範囲を有し、前記領域範囲は、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域に対応している。
例えば、グリーンレーザ光やブルーレーザ光など連続発振型のレーザ光を、１０〜１００ナノセンカンドという短時間ではなく１０〜１００マイクロセカンドという比較的長い時間、照射する。本態様によれば、非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるような出力密度で非結晶性半導体膜上に照射する。そして非結晶性半導体膜は、非結晶性半導体膜の温度が瞬間的に６００℃から１１００℃の範囲になるよう照射されると、非結晶性半導体膜の温度は、結晶化の際に発生する潜熱によりさら上がる。このときに非結晶性半導体膜は、アモルファスシリコンにおける原子のネットワーク構造によって変化するアモルファスシリコンの融点として考えられる温度を越え、かつ、結晶性シリコンの融点１４１４℃以下となる温度範囲を経て、固相成長で得られる結晶からわずかに粒径拡大して、かつ均一性を失うことなく、表面突起は形成されず、例えば薄膜トランジスタを作製する上で品質の良い結晶性半導体膜となる。そして、表面突起の発生を抑え、前記半導体膜の表面の平坦性を保ち、前記半導体膜を含む薄膜トランジスタ装置の特性を向上させることができる。
このように、面内均一性の良い結晶組織を有する結晶性半導体膜の製造方法を実現できる。
ここで、前記凸の連続的な光強度分布は、ガウシアン分布である。
また、前記第１工程において、前記連続発振型のレーザ光を、前記非結晶性半導体膜の温度範囲が６００℃から８００℃の範囲になるよう前記非結晶性半導体膜に照射する。
本態様によれば、第１工程での非結晶性半導体膜の温度範囲を、６００℃から８００℃の範囲としても、６００℃から１１００℃の範囲と同等の効果を有する。
また、記第１工程において、前記連続発振型のレーザ光を、前記非結晶性半導体膜にマイクロセカンドオーダにて照射する。
本態様によれば、連続発振型のレーザ光を非結晶性半導体膜に照射する照射時間を長くとることができるため、非結晶性半導体膜において、原子の構造がアモルファスの状態から結晶化し、さらにアモルファスの状態から原子が再配列するのに十分な時間を確保できる。
また、前記第１工程において、前記連続発振型のレーザ光を前記非結晶性半導体膜上に照射する時間は、１０〜１００マイクロセカンドである。
本態様によれば、連続発振型のレーザ光を非結晶性半導体膜上に照射する照射時間が長くなるため、非結晶性半導体膜において、原子の構造がアモルファスの状態から再配列して結晶化するのに十分な時間を確保できる。
また、前記第１工程の前に、基材を準備する第４工程と、前記基材の上にゲート電極を所定間隔ごとに複数配置する第５工程と、前記所定間隔ごとに配置された複数のゲート電極上に前記絶縁膜を成膜する第６工程と、前記絶縁膜上に前記非結晶性半導体膜を成膜する第７工程と、を含み、前記所定間隔ごとに配置された複数のゲート電極に対応する前記非結晶性半導体膜上の領域の温度が前記潜熱により１１００℃から１４１４ ℃になるように、前記上に凸の連続的な光強度分布の前記長軸の方向における一定の幅が規定されている。
本態様のように、連続発振型のレーザの長軸方向のガウシアン分布の幅を、複数所定間隔ごとに配置されたゲート電極に対応する非結晶性半導体膜上の領域に対応させることにより、非結晶性半導体膜上のゲート電極に対応する領域を選択的に照射して、薄膜トランジスタのチャネル部として形成される結晶性半導体膜の領域を選択的に微結晶化できる。また、その結果、チャネル部として、表面が平坦な結晶性半導体膜を形成できる。
また、本発明の別の一態様に係る結晶性半導体膜付き基板は、前記所定間隔ごとに配置された複数のゲート電極に対応する前記非結晶性半導体膜上の領域は、前記所定間隔ごとに配置された複数のゲート電極の幅を覆う領域であるとしてもよい。
また、基材と、前記基材の上方に配置された複数のゲート電極と、前記ゲート電極上に形成された絶縁膜と、前記基材の上方に配置された複数のゲート電極上の絶縁膜を覆って形成された結晶性半導体膜とを具備し、前記結晶性半導体膜は、平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成されており、前記複数のゲート電極が配置された領域にまたがって連続して形成される前記結晶性半導体膜内の第１領域と、平均結晶粒径が２５ｎｍから３５ｎｍによって構成されており、前記第１領域に隣接して形成されている、前記結晶性半導体膜内の第２領域とを有する。
本態様によれば、結晶性半導体膜内の平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される第１領域が、複数のゲート電極が配置された領域にまたがって連続して形成される。そして、このような結晶性半導体膜を用いて薄膜トランジスタを形成すれば、有機ＥＬディスプレイに用いる薄膜トランジスタとして十分なオン特性が得られる移動度を確保できる。
また、前記結晶性半導体膜は、アモルファスと結晶の混晶を含むとしてもよい。
例えば、結晶性半導体膜は、アモルファスと結晶との混晶を含む、すなわち、平均結晶粒径が４０ｎｍから６０ｎｍの結晶粒と、平均結晶粒径が４０ｎｍから６０ｎｍの結晶粒の周囲にアモルファス構造の領域とを含んでいる。この構造により、表面ラフネスを低減することができる。
また、前記複数のゲート電極は、前記基材の上方に列状に配置され、前記平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される結晶性半導体膜内の第１領域は、前記複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されているとしてもよい。
本態様によれば、結晶性半導体膜内の平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される第１領域は、複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されている。本態様の結晶性半導体膜付き基板は、結晶性半導体膜付き基板から、多数の個片にダイシング等により分割される際、上記の帯状の領域に沿ってダイシングを行うことができるので、ダイシング等により容易に多数の個片に分割することができる結晶性半導体膜付き基板を実現できる。
また、前記平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される結晶性半導体膜内の第１領域は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるよう前記非結晶性半導体膜に照射する第１工程と、前記第１工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記６００℃から８００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第２工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により１１００℃から１４１４℃になり、前記１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、により形成され、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定され、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域は、前記第１領域に対応するとしてもよい。
本態様によれば、第１工程は、例えば、グリーンレーザ光やブルーレーザ光などの連続発振型のレーザ光を、ナノセンカンドオーダではなくマイクロセカンドオーダで、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるよう非結晶性半導体膜に照射する。第１工程では、非結晶性半導体膜の全面について、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるよう非結晶性半導体膜を照射しても、その際に非結晶性半導体膜に生ずる潜熱によっても１４１４℃以下で結晶化されるため、結晶粒径も比較的小さく、表面突起は形成されず、問題がない。
また、第２工程では、このレーザ光を、非結晶性半導体膜の温度が１１００℃から１４１４℃の範囲になるよう性半導体膜に照射するのではなく、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるよう非結晶性半導体膜に照射する。このように照射することで、非結晶性半導体膜は、その際に非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が１１００℃から１４１４℃の範囲となる。
第２工程に続く第３工程では、非結晶性半導体膜の温度は１４１４℃以下の状態で、非結晶性半導体膜が溶融して結晶化するため、その平均結晶粒径は４０ｎｍから６０ｎｍ と比較的小さい。また、このように結晶化して形成された結晶性半導体膜の表面には、突起が生ぜず、結晶性半導体膜の表面の平坦性を保つことになる。したがって、この結晶性半導体膜を用いた薄膜トランジスタ装置の特性を向上させることができる。
なお、非結晶性半導体膜は、非結晶性半導体膜の全面について、非結晶性半導体膜の温度が１１００℃から１４１４℃の範囲になるように照射されると、非結晶性半導体膜内に生ずる潜熱により、非結晶性半導体膜内に１４１４℃以上の領域ができてしまう。この１４１４℃以上の領域を経て結晶化されると、例えば、膜厚５０ｎｍに対してこの膜厚と同一幅の表面突起５０ｎｍができてしまう。
このように、本態様によれば、レーザ光の照射によって、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるように、レーザ光を非結晶性半導体膜に照射する。その際、非結晶性半導体膜は、非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が１１００℃から１４１４℃の範囲になって結晶化する。こうすることで、非結晶性半導体膜内に１４１４℃以上を経て結晶化される領域がないので、表面突起の発生を抑え、表面の平坦性を保った、結晶性半導体膜を形成でき、これを有する結晶性半導体膜付き基板を実現できる。
また、本発明の一態様に係る薄膜トランジスタは、ボトムゲート型の薄膜トランジスタであって、ゲート電極と、前記ゲート電極上に形成された絶縁膜と、前記絶縁膜上に形成された結晶性半導体膜と、前記結晶性半導体膜上に形成されたソース／ドレイン電極と、を具備し、前記結晶性半導体膜は、前記結晶性半導体膜内の平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成され、前記結晶粒は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるよう前記非結晶性半導体膜に照射する第１工程と、前記第１工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記６００℃から８００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第２工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により１１００℃から１４１４℃になり、前記１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、により形成され、前記潜熱により１１００℃から１４１４℃ の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定されている。
本態様によれば、レーザ光の照射によって、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるように、レーザ光を非結晶性半導体膜に照射する。その際、非結晶性半導体膜は、非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が１１００℃から１４１４℃の範囲になって結晶化する。こうすることで、非結晶性半導体膜内に１４１４℃以上を経て結晶化される領域がないので、表面突起の発生を抑え、表面の平坦性を保った、結晶性半導体膜を形成でき、これを有する薄膜トランジスタを実現できる。
また、本発明の一態様に係る結晶性半導体膜付き基板は、基材と、前記基材の上方に配置された複数のソース／ドレイン電極と、前記ソース／ドレイン電極上に形成された絶縁膜と、前記基材の上方に配置された複数のソース／ドレイン電極上に形成された絶縁膜を覆って形成された結晶性半導体膜と、を具備し、前記結晶性半導体膜は、前記結晶性半導体膜内の平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成されており、前記複数のソース／ドレイン電極が配置された領域にまたがって連続して形成される前記結晶性半導体膜内の第１領域と、平均結晶粒径が２５ｎｍから３５ｎｍによって構成されており、前記第１領域に隣接して形成されている前記結晶性半導体膜内の第２領域とを有する。
本態様によれば、結晶性半導体膜内の平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される第１領域が、複数のゲート電極が配置された領域にまたがって連続して形成されている。そのため、このような結晶性半導体膜を用いて薄膜トランジスタを形成すれば、有機ＥＬディスプレイに用いる薄膜トランジスタとして十分オン特性が得られる移動度を確保できる。
また、前記結晶性半導体膜は、アモルファスと結晶の混晶を含むとしてもよい。
本態様によれば、結晶性半導体膜は、アモルファスと結晶との混晶を含む、すなわち、平均結晶粒径が４０ｎｍから６０ｎｍの結晶粒と、前記平均結晶粒径が４０ｎｍから６０ｎｍの結晶粒の周囲にアモルファス構造の領域とを含んでいる。この構造により、表面ラフネスを低減することができる。
また、前記複数のゲート電極は、前記基材の上方に列状に配置され、前記平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される結晶性半導体膜内の第１領域は、前記複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されているとしてもよい。
本態様によれば、結晶性半導体膜内の平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される第１領域は、前記複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されている。本態様の結晶性半導体膜付き基板は、結晶性半導体膜付き基板から、多数の個片にダイシング等により分割される際、上記の帯状の領域に沿ってダイシングを行うことができるので、ダイシング等により容易に多数の個片に分割することができる結晶性半導体膜付き基板を実現できる。
また、前記平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される結晶性半導体膜内の第１領域は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるよう前記非結晶性半導体膜に照射する第１工程と、前記第１工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記６００℃から８００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第２工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により１１００℃から１４１４ ℃になり、前記１１００ ℃から１４１４ ℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、により形成され、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域は、一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定され、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域は、前記第１領域に対応する。
本態様によると、レーザ光の照射によって、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるように、レーザ光を非結晶性半導体膜に照射する。その際、非結晶性半導体膜は、非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が１１００℃から１４１４℃の範囲になって結晶化す。こうすることで、非結晶性半導体膜内に１４１４℃以上を経て結晶化される領域がないので、表面突起の発生を抑え、表面の平坦性を保った、結晶性半導体膜を形成でき、これを有する前記結晶性半導体膜付き基板を実現できる。
また、本発明の一態様に係る薄膜トランジスタは、トップゲート型の薄膜トランジスタであって、ソース／ドレイン電極と、前記ソース／ドレイン電極上に形成された結晶性半導体膜と、前記結晶性半導体膜上に形成された絶縁膜と、前記絶縁膜上に形成されたゲート電極と、を具備し、前記結晶性半導体膜は、前記結晶性半導体膜内の平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成され、前記結晶粒は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるよう前記非結晶性半導体膜に照射する第１工程と、前記第１工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記６００℃から８００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第２工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により１１００℃から１４１４℃になり、前記１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、により形成され、前記潜熱により１１００℃から１４１４℃ の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定されている。
本態様によれば、レーザ光の照射によって、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるように、レーザ光を非結晶性半導体膜に照射する。その際、非結晶性半導体膜は、非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が１１００℃から１４１４℃の範囲になって結晶化する。こうすることで、非結晶性半導体膜内に１４１４℃以上を経て結晶化される領域がないので、表面突起の発生を抑え、表面の平坦性を保った、結晶性半導体膜を形成でき、これを有する薄膜トランジスタを実現できる。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
（実施の形態１）
図１は、本実施の形態におけるＣＷレーザ光結晶化装置の構成例を示す図である。図２Ａは、本実施の形態におけるＣＷレーザ光の短軸プロファイルを示す図である。図２Ｂは、本実施の形態におけるＣＷレーザ光の長軸プロファイルを示す図である。
図１に示すＣＷレーザ光結晶化装置１００は、アモルファスシリコン層等の非晶質性半導体が例えばガラス基板上に形成された試料９に対して、連続的なレーザ光のＣＷ（Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ ｌａｓｅｒ）レーザ光を用いてマイクロセカンドオーダで照射する装置である。ＣＷレーザ光結晶化装置１００は、レーザ装置２０と、長軸成形レンズ３０と、ミラー４０と、短軸成形レンズ５０と、集光レンズ６０と、ビームプロファーラー７０と、石英ガラス８０とを備える。
レーザ装置２０は、連続発振型のレーザを発振する。すなわち、レーザ装置２０は、ＣＷレーザ光を発振する。レーザ装置２０は、例えば、グリーンレーザ光またはブルーレーザ光を、１０〜１００ナノセンカンドという短時間ではなく１０〜１００マイクロセカンドという比較的長い時間で発振する。
ＣＷレーザ光結晶化装置１００において、レーザ装置２０が発振するＣＷレーザ光は、長軸成形レンズ３０を通過し、ミラー４０で照射方向を変更する。ミラー４０で照射方向を変更したＣＷレーザ光は、短軸成形レンズ５０を通過し、集光レンズ６０で集光されて試料９に照射される。また、集光レンズ６０で集光されたＣＷレーザ光の大半は、石英ガラス８０を通過して試料９に照射されるが、集光レンズ６０で集光されたＣＷレーザ光の一部は、ビームプロファーラー７０に入射されて、ビームプロファイルが測定される。
ここで、集光レンズ６０により集光されたＣＷレーザ光、すなわち、ＣＷレーザ光結晶化装置１００が照射するＣＷレーザ光のビームプロファイルは、図２Ａ及び図２Ｂに示すように、ガウシアン分布の光強度分布を有する。ここで、図２Ａ及び図２Ｂの縦軸は、図２Ａ及び図２Ｂに示すレーザ光のプロファイルのレーザ光強度が最大となる位置でのレーザ光強度を１００％とした、相対強度である。
なお、集光レンズ６０により集光されたＣＷレーザ光のビームプロファイルは、短軸及び長軸においてガウシアン分布の光強度分布を有する。この光強度分布は、レーザ装置２０が発振するＣＷレーザ光が短軸成形レンズ５０及び長軸成形レンズ３０を通過することに成形される。なお、集光レンズ６０により集光されて試料９に照射されるＣＷレーザ光のビームプロファイルは、典型的には、ガウシアン分布の光強度分布を有するが、それに限らない。上に凸の連続的な光強度分布であればよい。
ここで、集光レンズ６０で集光されたＣＷレーザ光のビームプロファイルが短軸及び長軸ともにガウシアン型の光強度分布を有する場合が典型的である理由を説明する。ＣＷレーザ光を発振する装置が発振するＣＷレーザ光の強度分布は、元来ガウシアン分布かそれに相当するものである。そのため、ＣＷレーザ光結晶化装置１００の光学系に特別な付加装置、または部品を導入しなくてもよいので、ＣＷレーザ光結晶化装置１００は、ビームプロファイルが短軸及び長軸ともにガウシアン型の光強度分布であるＣＷレーザ光を比較的簡便に照射することができる。
続いて、以上のように構成されたＣＷレーザ光結晶化装置１００を用いてマイクロセカンドオーダにてＣＷレーザ光を、非晶質性半導体に照射することで非晶質性半導体を結晶性半導体にする方法について説明する。なお、比較のため、従来のＣＷレーザ光を用いて非晶質性半導体を結晶性半導体にする場合についても合わせて説明する。
最初に、従来のＣＷレーザ光を用いて非晶質性半導体を結晶性半導体にする場合では、問題があることを説明する。
図３Ａは、従来のＣＷレーザ光の短軸プロファイルを示す図である。図３Ｂは、従来のＣＷレーザ光の長軸プロファイルを示す図である。図４は、従来のＣＷレーザ光を用いた結晶化について説明するための模式図である。横軸ｔは、時間の経過を示している。図４（ａ）は、従来のＣＷレーザ光の長軸方向のビームプロファイルの断面図を示している。図４（ｂ）は、試料９の非晶質性半導体膜の断面図の温度分布を示している。図４（ｃ）は、試料９の非晶質性半導体膜の状態表面図を示している。
ここで、ＳＰＣ（Ｓｏｌｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）範囲とは、アモルファスシリコンの融点以下の範囲すなわち６００℃〜１１００℃の温度範囲において非結晶性半導体膜が結晶化する温度範囲のことである。すなわち、ＳＰＣは、アモルファスシリコンの融点以下の範囲すなわち６００℃〜１１００℃の温度範囲で、固相成長で結晶化する現象である。なお、図５Ａは、ＳＰＣによるシリコンの結晶組織の例を示している。ＳＰＣによるシリコンの結晶組織は、例えば図５Ａに示すように、平均粒径３０ｎｍ程度で、平坦な表面を有する。
また、Ｅｘ（Ｅｘｐｌｏｓｉｖｅ Ｎｕｃｌｅａｔｉｏｎ）範囲とは、アモルファスシリコンの融点以上で、かつ、シリコンの融点以下すなわち１１００℃〜１４１４℃の温度範囲において非結晶性半導体膜が結晶化する温度の範囲のことである。すなわち、Ｅｘは、アモルファスシリコンの融点以上、シリコンの融点以下すなわち１１００℃〜１４１４℃の温度範囲で、過冷却液体状態を経て結晶化する現象である。なお、図５Ｂは、Ｅｘによるシリコンの結晶組織の例を示している。Ｅｘによるシリコンの結晶組織は、例えば図５Ｂに示すように、平均粒径４０〜５０ｎｍ程度で、平坦な表面を有する。
また、溶融範囲とは、シリコンの融点すなわち、１４１４℃以上の温度範囲である。なお、図５Ｃは、溶融後に結晶化した結晶組織の例を示している。図５Ｃに示すように、アモルファスシリコンを溶融範囲で結晶化した場合には、平均粒径は５００ｎｍ程度のＰ−Ｓｉ（多結晶シリコン）であり、表面に突起が存在することになる。
従来のＣＷレーザ光は、図３Ａ及び図３Ｂに示すように、短軸においてガウシアン型の光強度分布を有するが、長軸において、トップフラット型の強度分布を有する。
この従来のＣＷレーザ光（以下、長軸トップフラット型ＣＷレーザ光と記載）を、試料９の非晶質性半導体膜に照射する場合について、図４を用いて説明する。
まず、時間ｔ１において、図４（ｃ）に示すように、非晶質性半導体膜、具体的にはアモルファスシリコン（ａ−Ｓｉ）膜１が用意されている。
次に、時間ｔ２において、図４（ａ）に示す長軸トップフラット型ＣＷレーザ光を、アモルファスシリコン膜１に照射する。ここで、長軸トップフラット型ＣＷレーザ光は、図４（ｃ）に示すビームスキャン方向で連続的に照射される。すると、アモルファスシリコン膜１は、長軸トップフラット型ＣＷレーザ光が照射された領域では、図４（ｂ）に示すように、ＳＰＣ範囲の温度分布を示す。なお、図４（ａ）に示す長軸トップフラット型ＣＷレーザ光は、長軸のトップフラット部分において、光強度の揺らぎが発生する。それを、図４（ａ）において、長軸のトップフラット部分の突起で表現している。
次に、時間ｔ３において、アモルファスシリコン膜１の平面に対して長軸トップフラット型ＣＷレーザ光でのスキャンすなわちアモルファスシリコン膜１の平面すべての照射が完了する。その際、アモルファスシリコン膜１は、図４（ｂ）に示すように、結晶化の際に発生する潜熱によりさらに温度が上昇するが、ほぼＳＰＣ範囲内に収まっている。しかし、長軸のトップフラット部分の突起部分すなわち光強度の揺らぎ部分が照射されたアモルファスシリコン膜１の領域は、ＳＰＣ範囲を超えてＥｘ範囲にまで温度が上がってしまっている。ＳＰＣ範囲で結晶化した場合とＳＰＣ範囲を超えてＥｘ範囲を経て結晶化した場合とでは、結晶化するメカニズムが異なり結晶化後の粒径等が異なることになる。そのため、ＳＰＣ範囲を超えてＥｘ範囲を経て結晶化した部分は結晶粒の粒径のムラ（以下、Ｅｘムラ、と称する）となってしまう。
このように、従来の長軸トップフラット型ＣＷレーザ光を用いて非晶質性半導体を結晶性半導体膜にする場合では、ＳＰＣの半導体膜中にＥｘの半導体膜があるすなわちＥｘムラが発生してしまうという問題がある。つまり、表面に突起が発生するなど、結晶性半導体膜の表面の平坦性が失われるだけなく、結晶性半導体膜の面内で粒径のばらつきが発生してしまう。そして、この結晶性半導体膜を有する薄膜トランジスタの特性に悪影響を及ぼしてしまうという問題がある。
ここで、図を用いて、シリコンの結晶化メカニズムについて説明する。図６は、シリコンの結晶化に対する温度とエネルギーの関係を示す図である。なお、図６において、横軸は、温度を示しており、縦軸はエネルギー（熱）を示している。
図６に示すように、アモルファス状態のシリコンは、例えばレーザ光の照射などで熱せられ、ＳＰＣ範囲すなわち、６００℃〜１１００℃の温度範囲になるとする。すると、アモルファス状態のシリコンは、固相成長して微結晶化する。なお、このＳＰＣ範囲を経て結晶化したシリコンは、平均結晶粒径が２５ｎｍから３５ｎｍであるＳＰＣの結晶性シリコンとなる。
さらに、ＳＰＣ範囲のシリコンに熱を加えて、Ｅｘ範囲、すなわち、アモルファスシリコンにおける原子のネットワーク構造が変化する融点として考えられる温度である１１００℃を越え、かつ、シリコンの融点１４１４℃以下の範囲になるとする。すると、固相成長で得られる結晶（ＳＰＣの結晶性シリコン）からわずかに粒径拡大する。これは、アモルファスシリコンの融点以上の温度となるため、部分的に溶融がすることで粒径が大きくなるためと考えられる。なお、このＥｘ範囲を経て結晶化したシリコンは、平均結晶粒径が４０ｎｍから６０ｎｍであるＥｘの結晶性シリコンとなる。
そして、さらに、Ｅｘ範囲のシリコンに熱を加えて、溶融範囲すなわちシリコンの融点である１４１４℃以上の温度範囲になるとする。そこで、Ｅｘ範囲で得られる結晶（Ｅｘの結晶性シリコン）は、シリコンの融点において熱エネルギーが潜熱として与えられ、溶融する（液相となる）。なお、溶融範囲を経て結晶化したシリコンは、溶融して体積が縮小した後に体積膨張を伴って結晶化し、平均粒径は５０ｎｍ以上のＰ−Ｓｉ（多結晶シリコン）となる。
次に、Ｅｘ範囲のシリコンが溶融するメカニズムについて説明する。図７は、Ｅｘ結晶組織の成長メカニズムを説明するための図である。
ＳＰＣ範囲にあるシリコンでは、確率的に原子が複数集まって、臨界粒径（〜１ｎｍ）を越えると結晶核となり、結晶成長する。
それに対し、Ｅｘ範囲にあるシリコンでは、アモルファスシリコンの融点以上の温度が加えられているため、原子の移動が促進され、図７（ａ）に示すように、結晶核の形成が促進される。そして、成長性の核が発生した核の周囲は、潜熱により溶融して（図７（ｂ））、結晶化する。
以上のように、ＳＰＣ範囲で結晶化した場合と、ＳＰＣ範囲を超えてＥｘ範囲を経て結晶化した場合と、溶融範囲を経て結晶化した場合とでは、結晶化するメカニズムが異なり結晶化後の粒径等が異なることになる。
それに対して、図８は、本実施の形態におけるＣＷレーザ光を用いた結晶化について説明するための模式図である。横軸ｔは、時間の経過を示している。図８（ａ）は、ＣＷレーザ光の長軸方向のビームプロファイルの断面図を示している。図８（ｂ）は、試料９の非晶質性半導体膜の断面図の温度分布を示している。図８（ｃ）は、試料９の非晶質性半導体膜の状態表面図を示している。
まず、時間ｔ１０において、図８（ａ）に示す長軸のビームプロファイルがガウシアン型であるＣＷレーザ光（以下、長軸ガウシアン型ＣＷレーザ光と記載）を、試料９の非晶質性半導体膜、具体的にはアモルファスシリコン（ａ−Ｓｉ）膜１０に照射する。ここで、長軸ガウシアン型ＣＷレーザ光は、照射されたアモルファスシリコン膜１０の温度が６００℃から１１００℃の範囲になるような出力密度で、かつ、図８（ｃ）に示すビームスキャン方向に連続して照射される。すると、アモルファスシリコン膜１０は、長軸ガウシアン型ＣＷレーザ光が照射された領域（図中、ＳＰＣ１１と記載）では、図８（ｂ）に示すＳＰＣ範囲の温度分布を示す。なお、図８（ａ）に示す長軸ガウシアン型ＣＷレーザ光では、長軸のトップフラット型ＣＷレーザ光のような、光強度の揺らぎはない。
次に、時間ｔ１１において、アモルファスシリコン膜１０に対して長軸ガウシアン型ＣＷレーザ光の照射は続けて行われており、長軸ガウシアン型ＣＷレーザ光の照射はアモルファスシリコン膜１０の端までに達している。
すると、時間ｔ１１で長軸ガウシアン型ＣＷレーザ光が照射された領域は、上述のようにＳＰＣ１１となる。また、図８（ｂ）に示すように、時間ｔ１０で長軸ガウシアン型ＣＷレーザ光が照射されたＳＰＣ１１は、結晶化の際に発生する潜熱によりさらに温度が上昇し、Ｅｘ範囲の温度分布を示すＥｘ領域１２となる。それとともに、Ｅｘ領域１２のビームスキャン方向からみた側面すなわちＥｘ領域１２の側面の近接領域は、Ｅｘ領域１２の熱が伝導されて、ＳＰＣ範囲の領域すなわちＳＰＣ１１となっている。なお、Ｅｘ範囲とは、上述したが、アモルファスシリコン膜１０における原子のネットワーク構造によって変化する融点として考えられる温度（１１００℃）を越え、かつ、シリコンの融点１４１４℃以下の範囲である。
その後、時間ｔ１２において、アモルファスシリコン膜１０に対して長軸ガウシアン型ＣＷレーザ光でのスキャンすなわちアモルファスシリコン膜１０の平面すべての照射が完了する。すると、時間ｔ１１で長軸ガウシアン型ＣＷレーザ光が照射されたＳＰＣ範囲の領域であるＳＰＣ１１は、図８（ｃ）に示すように、上記同様に、結晶化の際に発生する潜熱によりさらに温度が上昇し、Ｅｘ範囲の温度分布を示すＥｘ領域１２となる。それとともに、時間ｔ１１でＥｘ領域１２となったアモルファスシリコン膜１０のビームスキャン方向からみた側面の近接領域は、Ｅｘ領域１２の熱が伝導されて、ＳＰＣ範囲の領域であるＳＰＣ１１となる。
ここで、Ｅｘ領域１２のビームスキャン方向に垂直方向の幅すなわちＥｘ領域１２の側面方向の幅は、長軸ガウシアン型ＣＷレーザ光の長軸方向で所定の強度以上となる領域範囲の幅に対応している。つまり、長軸ガウシアン型ＣＷレーザ光の長軸方向で所定の強度以上となる領域範囲とは、この領域範囲で照射された場合に、アモルファスシリコン膜１０の温度が６００℃から１１００℃の範囲（ＳＰＣ範囲）になる長軸ガウシアン型ＣＷレーザ光の出力密度となる領域範囲を意味する。
このように、長軸ガウシアン型ＣＷレーザ光を用いてアモルファスシリコン膜１０を結晶性シリコン膜にする場合には、長軸ガウシアン型ＣＷレーザ光が所定の強度以上となる領域範囲の幅で照射されたアモルファスシリコン膜１０の領域では、Ｅｘの結晶性シリコン膜に結晶化される。また、長軸ガウシアン型ＣＷレーザ光が照射されたアモルファスシリコン膜１０の領域のビームスキャン方向で側面の近接領域は、ＳＰＣの結晶性シリコン膜に結晶化される。なお、このように結晶化されたＥｘの結晶性シリコン膜すなわちＥｘの結晶組織からなる結晶性シリコン膜は、固相成長で得られる結晶からわずかに粒径拡大して、かつ均一性を失うことなく、表面突起は形成されていない。また、Ｅｘの結晶性シリコン膜の平均結晶粒径は、面内均一性を保ちつつ、４０ｎｍから６０ｎｍとなる。一方、ＳＰＣの結晶性シリコン膜の平均結晶粒径は、２５ｎｍから３５ｎｍとなる。
言い換えると、非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるような出力密度で長軸ガウシアン型ＣＷレーザ光を非結晶性半導体膜に照射することで非結晶性半導体膜を結晶性半導体膜にする。この長軸ガウシアン型ＣＷレーザ光が照射された非結晶性半導体膜は、結晶化する際に発生する潜熱によりさらに温度が上がり、アモルファスシリコンの原子のネットワーク構造を変化させるアモルファスシリコンの融点として考えられる温度を越え、かつ結晶性シリコンの融点１４１４℃以下となった後に結晶化して、ＥＸの結晶性半導体膜となる。このようにして、長軸ガウシアン型ＣＷレーザ光が照射された非結晶性半導体膜は、固相成長で得られる結晶からわずかに粒径拡大して、かつ均一性を失うことなく、表面突起は形成されないで結晶化される。また、その際、結晶性半導体膜の平均結晶粒径は、面内均一性を保ちつつ４０ｎｍから６０ｎｍとなる。
なお、時間ｔ１０において、長軸ガウシアン型ＣＷレーザ光を、照射されたアモルファスシリコン膜１０の温度が６００℃から１１００℃の範囲になるような出力密度で非結晶性半導体膜に照射されるとしたが、これに限らない。照射されたアモルファスシリコン膜１０の温度が６００℃から８００℃の範囲になるような出力密度で非結晶性半導体膜に照射するとしてもよく、効果は同じである。
以上、実施の形態１によれば、Ｅｘの結晶性シリコン膜すなわち面内均一性の良い結晶組織を有する結晶性半導体膜の製造を実現することができる。
具体的には、長軸ガウシアン型ＣＷレーザ光を、非結晶性半導体膜の温度が６００℃から１１００℃の範囲（ＳＰＣ範囲）になるよう非結晶性半導体膜に例えば１０〜１００マイクロセカンドなどのマイクロセカンドオーダにて照射することで、面内均一性の良い結晶組織を有する結晶性半導体膜の形成することができる。これは、長軸ガウシアン型ＣＷレーザ光を、非結晶性半導体膜の温度が６００℃から１１００℃の範囲（ＳＰＣ範囲）になるよう非結晶性半導体膜に照射することで、照射された非結晶性半導体膜が結晶化の際に生ずる潜熱によってその非結晶性半導体膜の温度が１１００℃から１４１４℃の範囲に収まるようにしているからである。これにより、照射された非結晶性半導体膜は、１４１４℃以上の温度範囲を経て結晶化されることはなく、１１００℃から１４１４℃の温度範囲を経て結晶化されるので、表面突起の発生を抑えることができ、表面の平坦性を保つことができる。そのため、このように形成された結晶性半導体膜を有する薄膜トランジスタは、特性を向上させることができる。
また、長軸ガウシアン型ＣＷレーザ光は、ナノセカンドオーダではなくマイクロセカンドオーダで非結晶性半導体膜に照射される。それにより、長軸ガウシアン型ＣＷレーザ光の照射時間を長くとることができるため、非結晶性半導体膜における原子の構造がアモルファスの状態から原子が再配列して結晶化するまでの十分な時間を確保することができる。
なお、最初から、長軸ガウシアン型ＣＷレーザ光を、照射された非結晶性半導体膜の温度が瞬間的に１１００℃から１４１４℃の範囲になるような出力密度で照射することで非結晶性半導体膜を結晶性半導体膜にする場合も考えられる。しかし、それは、以下の理由で不適である。すなわち、照射された非結晶性半導体膜の領域内に生ずる潜熱により、非結晶性半導体膜の領域は、１４１４℃以上となって溶融してしまった後に、結晶化することになる。非結晶性半導体膜が１４１４℃以上の温度領域を経て結晶化される場合、非結晶性半導体膜は、溶融して体積が縮小した後に体積膨張を伴って結晶化するため、例えば膜厚とほぼ同じ高さの表面突起が発生してしまうだけでなく、粒径の面内ばらつきも大きくなってしまう。したがって、最初から、長軸ガウシアン型ＣＷレーザ光を、照射されたアモルファスシリコン膜１０の温度が瞬間的に１１００℃から１４１４℃の範囲になるような出力密度で照射することで非結晶性半導体膜を結晶性半導体膜にする方法は、面内均一性の良い結晶組織を有する結晶性半導体膜の製造を実現することができず、不適である。
（実施の形態２）
実施の形態２では、実施の形態１の方法で形成した面内均一性の良い結晶組織を有する結晶性半導体膜の適用例について説明する。
図９は、本実施の形態における結晶性半導体膜付き基板への適用例について説明するための図である。
まず、基材２００上に非結晶性半導体膜２１０が形成された非結晶質半導体膜付き基板と、長軸ガウシアン型ＣＷレーザ光とを準備する。ここで、長軸ガウシアン型ＣＷレーザ光のビームプロファイルは、図９（ａ）に示すように、ガウシアンの光強度分布を示している。
次に、長軸ガウシアン型のＣＷレーザ光を非結晶性半導体膜２１０にマイクロセカンドオーダにて照射する。具体的には、非結晶性半導体膜２１０の温度が６００℃から８００℃の範囲（ＳＰＣ範囲）になるように、長軸ガウシアン型のＣＷレーザ光を非結晶性半導体膜２１０に照射する。
すると、図９（ｂ）に示すように、 長軸ガウシアン型ＣＷレーザ光が照射された領域は、ＳＰＣ結晶性半導体膜２１１となる。ここで、ＳＰＣ結晶性半導体膜２１１は、上述したように、６００℃〜１１００℃の温度範囲（ＳＰＣ範囲）で、固相成長で結晶化した結晶組織（結晶粒）を有する結晶性半導体膜である。
そして、長軸ガウシアン型のＣＷレーザ光の照射が終了して、一定時間経過すると、長軸ガウシアン型ＣＷレーザ光が照射されたＳＰＣ結晶性半導体膜２１１の一部の領域は、結晶化の際に発生する潜熱によりさらにＥｘ範囲の温度に上昇して結晶粒径を拡大させて、図９（ｂ）に示すように、Ｅｘ結晶性半導体膜２１２となる。
ここで、ＳＰＣ結晶性半導体膜２１１のうち、Ｅｘ結晶性半導体膜２１２となる一部の領域の幅は、長軸ガウシアン型ＣＷレーザ光の長軸方向で所定の強度以上となる領域範囲の幅に対応している。
このようにして、長軸ガウシアン型ＣＷレーザ光を用いた面内均一性の良い結晶組織を有する結晶性半導体膜を有する結晶性半導体膜付き基板を実現できる。
なお、長軸ガウシアン型ＣＷレーザ光を用いた面内均一性の良い結晶組織を有する結晶性半導体膜は、上記の場合に限られない。ボトムゲート型薄膜トランジスタに適用してよい。
図１０は、本実施の形態におけるボトムゲート型薄膜トランジスタの製造方法を説明するため図であり、図１１は、本実施の形態におけるボトムゲート型薄膜トランジスタの製造方法を説明するためのフロー図である。図１２は、本実施の形態の結晶性半導体膜を備えるボトムゲート型薄膜トランジスタの構成を示す図である。
まず、例えばガラスまたは絶縁基板などの基材２００を準備する。次いで、基材２００の洗浄を行い（Ｓ２０１）、基材２００に汚染防止膜を成膜する（Ｓ２０２）。
次に、図１０（ａ）に示すように、基材２００上に、ゲート電極２２０を形成する（Ｓ２０３）。具体的には、スパッタ法により基材２００上にゲート電極２２０となる金属を堆積し、フォトリソグラフィ及びエッチングによりゲート電極２２０をパターニングする。ここで、ゲート電極２２０は、モリブデン（Ｍｏ）若しくはＭｏ合金などの金属、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）若しくはＡｌ合金などの金属、銅（Ｃｕ）若しくはＣｕ合金などの金属、または、銀（Ａｇ）、クロム（Ｃｒ）、タンタル（Ｔａ）若しくはタングステン（Ｗ）等の金属の材料で形成される。
次に、図１０（ｂ）及び図１０（ｃ）に示すように、ゲート電極２２０上にゲート絶縁膜２３０を成膜し、ゲート絶縁膜２３０上に例えばアモルファルシリコン膜などの非結晶性半導体膜２４０を成膜する（Ｓ２０４）。具体的には、プラズマＣＶＤ法により、ゲート電極２２０上にすなわち基材２００とゲート電極２２０とを覆うようにゲート絶縁膜２３０を成膜し（図１０（ｂ））、成膜したゲート絶縁膜２３０上に非結晶性半導体膜２４０を連続的に成膜する（図１０（ｃ））。
次に、非結晶性半導体膜２４０に長軸ガウシアン型ＣＷレーザ光を照射する前準備として、脱水素処理を行う（Ｓ２０５）。具体的には、例えば４００℃〜５００℃で３０分間のアニールを行う。非結晶性半導体膜２４０には、通常、５％〜１５％の水素がＳｉＨとして含有されている。５％〜１５％の水素を含有したままの非結晶性半導体膜２４０を結晶化する場合、水素がシリコンの手を塞いでしまい結晶化を阻害してしまうだけでなく、突沸のような現象が起こりやすくなる。つまり、プロセス制御上好ましくないため、脱水素処理を行う。
次に、図１０（ｄ）及び図１０（ｅ）に示すように、長軸ガウシアン型ＣＷレーザ光を非結晶性半導体膜２４０に照射し、非結晶性半導体膜２４０を結晶化する（Ｓ２０６）。具体的には、長軸ガウシアン型ＣＷレーザ光の長軸方向で所定の強度以上となる領域範囲で照射された非結晶性半導体膜２４０の領域は、Ｅｘ結晶性半導体膜２４２になり、Ｅｘ結晶性半導体膜２４２に近接する領域では、ＳＰＣ結晶性半導体膜２４１となる。一方、長軸ガウシアン型ＣＷレーザ光がほとんど照射されていない非結晶性半導体膜２４０の領域は、非結晶性半導体膜２４０のままである。ここで、長軸ガウシアン型ＣＷレーザ光の長軸方向で所定の強度以上となる領域範囲の幅は、少なくともゲート電極２２０の幅（ＣＷレーザ光の長軸方向に垂直方向の幅）より広い。なお、長軸ガウシアン型ＣＷレーザ光の照射方法の詳細は、上述したので説明を省略する。
次に、水素プラズマ処理を行う（Ｓ２０７）。具体的には、水素プラズマ処理を行うことで、長軸ガウシアン型ＣＷレーザ光が照射された非結晶性半導体膜２４０すなわち、非結晶性半導体膜２４０、ＳＰＣ結晶性半導体膜２４１及びＥｘ結晶性半導体膜２４２の水素終端化処理を行う。
次に、半導体膜２５０を形成する（Ｓ２０８）。具体的には、プラズマＣＶＤ法により、非結晶性半導体膜２４０、ＳＰＣ結晶性半導体膜２４１及びＥｘ結晶性半導体膜２４２上に、半導体膜２５０を成膜する。そして、Ｅｘ結晶性半導体膜２４２の領域が残るようにパターニングし、半導体膜２５０と非結晶性半導体膜２４０とＳＰＣ結晶性半導体膜２４１とをエッチングにより除去する。それにより、面内均一性の良い結晶組織を有する結晶性半導体膜のみをボトムゲート型薄膜トランジスタのチャネル部とすることができる。
次に、ソース・ドレイン電極２７０を形成する（Ｓ２１０）。具体的には、半導体膜２５０上に、スパッタ法によりソース・ドレイン電極２７０となる金属が堆積される。続いて、ソース・ドレイン電極２７０のパターニングを行う。ここで、半導体膜２５０は、Ｅｘ結晶性半導体膜２４２とソース・ドレイン電極２７０とを接続するオーミックコンタクト層となっている。
このようにして、図１２に示すゲートボトム型薄膜トランジスタが製造される。
なお、上記では、説明の便宜のため１つのゲートボトム型薄膜トランジスタを製造する方法について説明したが、それに限らない。複数のゲートボトム型薄膜トランジスタを同時に製造するとしてもよい。
図１３は、複数のゲートボトム型薄膜トランジスタを同時に製造する場合について説明するための図である。
複数のゲートボトム型薄膜トランジスタを同時に製造する場合には、上述したＳ２０１〜Ｓ２０５において、所定の間隔で並んだ複数のゲート電極２２０を基材２００上に形成し、ゲート電極２２０上にゲート絶縁膜２３０を成膜すればよい。ここで、複数のゲート電極２２０は、所定の間隔で一列に並んでいるとしてもよいし、さらに、この列が一定の間隔で配置されているとしてもよい。なお、図１３は後者の例を示している。
そして、Ｓ２０６において、図１３に示すように、長軸ガウシアン型ＣＷレーザ光を所定の間隔で一列に並んでいるゲート電極２２０に対応する非結晶性半導体膜２４０の領域（帯状の領域）を連続的に照射して、非結晶性半導体膜２４０の領域を結晶化すればよい。ここで、長軸ガウシアン型ＣＷレーザ光の長軸方向で所定の強度以上となる領域範囲の幅は、この非結晶性半導体膜２４０の領域（帯状の領域）の幅よりも広い。なお、非結晶性半導体膜２４０の領域（帯状の領域）の幅は、長軸ガウシアン型ＣＷレーザ光のスキャン方向に垂直の幅である。
言い換えると、長軸ガウシアン型ＣＷレーザ光は、所定間隔ごとに配置された複数のゲート電極２２０に対応する非結晶性半導体膜２４０上の領域であって、所定間隔ごとに配置された複数のゲート電極の配置方向と垂直な方向の幅を覆う非結晶性半導体膜２４０の領域（図中、帯状の領域）に連続的に照射される。それにより、ゲート電極２２０に対応する非結晶性半導体膜２４０の領域をＥｘ結晶性半導体膜２４２にすることができる。なお、Ｅｘ結晶性半導体膜２４２の長軸ガウシアン型ＣＷレーザ光のスキャン方向に垂直な近接領域は、上述と同様に、ＳＰＣ結晶性半導体膜２４１となっている。
このように、連続発振型のレーザの長軸方向のガウシアン分布の幅を、所定間隔ごとに配置された複数のゲート電極に対応する非結晶性半導体膜上の領域（の幅）に対応させることにより、非結晶性半導体膜上のゲート電極に対応する領域を選択的に照射することができる。それにより、薄膜トランジスタにおいてチャネル部として形成される結晶性半導体膜の領域を選択的に微結晶化でき、加えて表面が平坦な結晶性半導体膜を形成できる。
なお、Ｅｘ結晶性半導体膜２４２の領域は、平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成され、複数のゲート電極２２０が列状に配置された（所定の間隔で一列に並んでいる）領域にまたがって帯状に連続して形成されている。また、ＳＰＣ結晶性半導体膜２４１は、Ｅｘ結晶性半導体膜２４２に近接して形成されている。このような結晶性半導体膜を有する基材２００は、多数の個片にダイシング等により分割する際、上記の帯状の領域に沿ってダイシングを行うことができるので容易に分割することができるという効果を奏する。
以上、本実施の形態２によれば、面内均一性の良い結晶組織を有する結晶性半導体膜が適用されたボトムゲート型薄膜トランジスタ、及び、結晶性半導体膜付き基板を実現することができる。
（実施の形態３）
実施の形態２では、ボトムゲート型薄膜トランジスタ、及び、結晶性半導体膜付き基板への適用例について説明した。実施の形態３は、トップゲート型薄膜トランジスタへの適用例について説明する。
図１４は、本実施の形態におけるトップゲート型薄膜トランジスタの製造方法を説明するための図である。図１５は、本実施の形態３におけるトップゲート型薄膜トランジスタの構成を示す図である。
図１４は、トップゲート型薄膜トランジスタの製造工程の一部を抜き出したものである。
すなわち、図１４（ｂ）に示すように、基材３００上にソース・ドレイン電極３１０が形成され、ソース・ドレイン電極３１０上に、非結晶性半導体膜３２０が形成される製造工程を示している。そして、図１４（ａ）に示す長軸ガウシアン型ＣＷレーザ光を非結晶性半導体膜３２０に照射し、図１４（ｃ）に示すように結晶化するという製造工程を示している。
具体的には、長軸ガウシアン型ＣＷレーザ光の長軸方向で所定の強度以上となる領域範囲を、非結晶性半導体膜３２０のゲートとなる領域に照射する。
すると、長軸ガウシアン型ＣＷレーザ光の長軸方向で所定の強度以上となる領域範囲が照射された非結晶性半導体膜３２０の領域は、Ｅｘ結晶性半導体膜３２２になり、Ｅｘ結晶性半導体膜３２２に近接する領域では、ＳＰＣ結晶性半導体膜３２１となる。一方、長軸ガウシアン型ＣＷレーザ光がほとんど照射されていない非結晶性半導体膜３２０の領域は、非結晶性半導体膜３２０のままである。なお、長軸ガウシアン型ＣＷレーザ光の照射方法の詳細は、上述と同様のため省略する。
このようにして、Ｅｘ結晶性半導体膜３２２を有する例えば図１５に示すトップゲート型薄膜トランジスタが形成される。ここで、図１５に示すトップゲート型薄膜トランジスタは、基材３００と、ソース・ドレイン電極３１０と、Ｅｘ結晶性半導体膜３２２と、Ｅｘ結晶性半導体膜上に形成されたゲート絶縁膜３４０と、ゲート絶縁膜３４０上に形成されたゲート電極３５０とを備える。
なお、トップゲート型薄膜トランジスタの構成としては、図１５に限らず、例えば図１６に示すようなものもある。ここで、図１６は、本実施の形態３におけるトップゲート型薄膜トランジスタの別の構成を示す図である。図１５と同様の要素には同一の符号を付している。なお、図１５に示すトップゲート型薄膜トランジスタでは、ゲート電極３５０上に形成された保護膜４６０が図示されている。
図１７は、本実施の形態におけるトップゲート型薄膜トランジスタの製造方法を説明するためのフロー図である。
Ｓ３０１〜Ｓ３１１の工程は、ソース・ドレイン電極３１０とゲート電極３５０とを形成する順番以外は、Ｓ２０１〜Ｓ２０９の工程と同様のため説明を省略する。また、Ｓ３０５については、図１４で説明したとおりであるので説明を省略する。なお、Ｓ３１２では、ゲート電極３５０上に、保護膜（例えば保護膜４６０）を形成している。
また、図１６または図１７に示す本実施の形態のトップゲート型薄膜トランジスタは、実施の形態２と同様に、同時に複数製造されるとしてももちろん構わない。その場合には、Ｓ３０１〜Ｓ３０３において、所定の間隔で並んだ複数のソース・ドレイン電極３１０を基材３００上に形成し、ゲート電極２２０上にゲート絶縁膜３４０を成膜すればよい。ここで、複数のソース・ドレイン電極３１０は、所定の間隔で一列に並んでいるとしてもよいし、さらに、この列が一定の間隔で配置されているとしてもよい。
そして、長軸ガウシアン型ＣＷレーザ光は、所定間隔ごとに配置された複数のソース・ドレイン電極３１０間のゲート電極３５０が形成される領域に対応する非結晶性半導体膜上の領域（帯状の領域）に連続的に照射される。それにより、ゲート電極３５０が形成される領域に対応する非結晶性半導体膜の領域をＥｘ結晶性半導体膜３２２にすることができる。
なお、Ｅｘ結晶性半導体膜３２２の領域は、平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成され、複数のゲート電極３５０が列状に配置される領域にまたがって帯状に連続して形成されている。また、ＳＰＣ結晶性半導体膜は、Ｅｘ結晶性半導体膜３２２に近接して形成される。このような結晶性半導体膜を有する基材３００は、多数の個片にダイシング等により分割される際、上記の帯状の領域に沿ってダイシングを行うことができるので容易に分割することができるという効果を奏する。
以上、本実施の形態３によれば、面内均一性の良い結晶組織を有する結晶性半導体膜が適用されたトップゲート型薄膜トランジスタを実現することができる。
以上のように、非結晶性半導体膜の温度が６００℃から８００℃の範囲（ＳＰＣ範囲）になるよう、短軸及び長軸がガウシアン分布である連続発振型のレーザ光を、非結晶性半導体膜に照射することで、その際に非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が１１００℃から１４１４℃の範囲（Ｅｘ範囲）を経て非結晶性半導体膜を結晶化させる。この方法では、非結晶性半導体膜内に１４１４℃以上（溶融範囲）を経て結晶化された領域が形成されることはないので、表面突起の発生を抑え、表面の平坦性を保つことができる結晶性半導体膜を形成できる。したがって、表面突起の発生を抑え、表面の平坦性を保つことができる結晶性半導体膜を実現できるだけでなく、これを有する薄膜トランジスタを実現できる。
以上、本発明によれば、ガウシアン分布等、長軸方向に光強度勾配を有するＣＷレーザをマイクロ秒オーダの照射時間で照射することで、非晶質性半導体膜を結晶化する。その際、潜熱の効果を利用して、非晶質の融点以上で、かつ、結晶の融点以下の温度範囲で非晶質性半導体膜を結晶化している。それにより、結晶化された結晶性半導体膜は、面内の粒径ばらつきが抑制されると同時に、固相成長により結晶化された場合よりも粒径が拡大した結晶組織が形成される。それにより、面内均一性の良い結晶組織を有する結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタを実現することができる。
また、このように、ＳＰＣ結晶組織よりも電気特性に優れ、かつ面内均一性が良い微結晶組織を有するＥｘ結晶組織からなる結晶化半導体膜を形成することで、特性ばらつきが少ない薄膜トランジスタ、及び、その薄膜トランジスタを用いた表示装置を実現することができる。
Ｅｘの結晶性半導体膜は、平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成されている。そのため、例えば、Ｅｘ結晶性半導体膜を用いて形成されたトップゲート型の薄膜トランジスタは、有機ＥＬディスプレイに用いる薄膜トランジスタとして十分なオン特性が得られる移動度を確保できるという効果を奏する。
なお、結晶性半導体膜は、Ｅｘの結晶性半導体膜のみからなるとしてもよいし、アモルファスとＥｘの結晶の混晶で構成されているとしてもよい。その場合、結晶性半導体膜は、アモルファスと結晶の混晶を含む、すなわち、平均結晶粒径が４０ｎｍから６０ｎｍの結晶粒と、前記平均結晶粒径が４０ｎｍから６０ｎｍの結晶粒の周囲にアモルファス構造の領域とを含んでいる。この構造により、結晶性半導体膜は、隣接する結晶粒の界面の結晶学的不整合を、アモルファス構造で緩和することができる。
以上、本発明の結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタについて、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
本発明は、結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタに利用でき、特に、テレビなどのＦＰＤ表示装置として用いられる有機ＥＬ表示装置の薄膜トランジスタのチャネル部に利用することができる。
１、１０ アモルファスシリコン膜
１１ ＳＰＣ
１２ Ｅｘ領域
２０ レーザ装置
３０ 長軸成形レンズ
４０ ミラー
５０ 短軸成形レンズ
６０ 集光レンズ
７０ ビームプロファーラー
８０ 石英ガラス
１００ ＣＷレーザ光結晶化装置
２００、３００ 基材
２１０、２４０、３２０ 非結晶性半導体膜
２１１、２４１、３２１ ＳＰＣ結晶性半導体膜
２１２、２４２、３２２ Ｅｘ結晶性半導体膜
２２０、３５０ ゲート電極
２３０、３４０ ゲート絶縁膜
２５０ 半導体膜
２７０、３１０ ドレイン電極
４６０ 保護膜
本発明は、結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタに関する。
例えば、表示装置用の液晶パネルまたは有機ＥＬパネルを構成する薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）がある。その薄膜トランジスタのチャネル部となる例えばシリコンからなる半導体層は、一般的に、非晶質性（アモルファス）半導体膜または結晶性半導体膜で形成される。薄膜トランジスタのチャネル部となる半導体膜は、アモルファルシリコンと比較して高い移動度を有する結晶性半導体膜で形成されることが好ましい。一般的に、結晶性半導体膜は、非晶質性半導体膜の形成後に非晶質性半導体膜を結晶化することにより形成される。
非晶質性半導体膜から結晶性半導体膜を形成する方法としては、エキシマレーザ結晶化（ＥＬＡ）法、Ｎｉ触媒等を用いた熱アニール結晶化法、赤外半導体レーザ光と光吸収層を有する試料構造の組合せを使った結晶化法等がある。
しかし、ＥＬＡ法による結晶化では、微結晶または多結晶からなる結晶性半導体膜が形成されるため、結晶粒（結晶組織）の大きさや分布によりその電気特性がばらついてしまう。そのため、結晶性半導体膜を薄膜トランジスタに用いた場合、特性にばらつきが発生してしまう。
一方、熱アニール結晶化法では、均一な結晶化ができるものの、触媒金属の処理が難しい。また、赤外半導体レーザ光と光吸収層を有する試料構造の組合せを使う結晶化方法で
は、光吸収層とバッファ層とを試料に成膜して除去するというプロセスが必要で、タクトの点で問題がある。さらに、これらの固相成長法で結晶化した膜を使って薄膜トランジスタを作製しても、膜の平均粒径が小さいために、目標とする電気特性に達しないという問題がある。
それに対して、ＥＬＡ法において、薄膜トランジスタの結晶性半導体膜の結晶粒の幅を制御することができる技術が開示されている（特許文献１）。また、ＥＬＡ法において、薄膜トランジスタの結晶性半導体膜の結晶粒界の方向や結晶粒の幅を制御することができる技術が開示されている（特許文献２）。
特許文献１及び特許文献２に開示される技術を用いると、レーザ光照射により、所定の方向に結晶成長させて、幅が０．５〜１０μｍ以下の大粒径結晶を有する結晶性半導体膜を形成することができる。また、そのように形成された膜を用いて半導体素子を形成することにより、隣接ばらつきが少ない優れた半導体装置を作製できる。
特開２００８−８５３１７号公報 特開２００８−８５３１８号公報
しかしながら、上記特許文献１及び特許文献２では、大粒径結晶を有する結晶性半導体膜を形成する方法が開示されているに過ぎない。
すなわち、ＥＬＡ法では、パルス発振のレーザ光（例えば、波長λ ＝ ３０８ ｎｍのＸｅＣｌエキシマレーザ光）を用い、非結晶性半導体膜を結晶化する。その際、パルス発振のエキシマレーザ光を非結晶性半導体膜に照射することで瞬間的に（ナノ秒オーダの照射時間で）温度を上昇させ溶融させた後に結晶化する。しかし、パルス発振のエキシマレーザ光の照射時間は、ナノ秒オーダという短い照射時間である。非結晶性半導体膜は、その温度を半導体膜（シリコン）の融点以上（１４１４℃以上）にしていったん融解させてからでないと結晶化しないが、結晶粒径は、条件により変化してしまう。さらに、非結晶性半導体膜を結晶化する際の体積膨張、すなわち液体（溶融時）から固体（結晶化時）になる際の体積膨張により、結晶化後の結晶性半導体膜には表面突起が生じて平坦性が失われる。すなわち、結晶性半導体膜の粒径に面内ばらつきが生じる。そのため、エッチングプロセス等の薄膜トランジスタ製造プロセスにおいて問題となる。また、結晶化後の結晶性半導体膜の面内ばらつきの対策として多数回ショットが不可欠で、コスト及びタクトの点で問題がある。
また、このような結晶性半導体膜を有する薄膜トランジスタでは、例えばゲート電極に電圧を印加する際、ソース・ドレイン間に流れる電流量がばらつく。例えば、有機ＥＬ表示装置のような電流駆動の表示デバイスが上記の薄膜トランジスタを備える場合、有機ＥＬは電流により階調制御されるため、電流量のばらつきは表示画像のばらつきに直結する。つまり、高精度な画像が得られない。また、上記の薄膜トランジスタでは、結晶性半導体膜に生じた突起がソース・ドレイン電極間のリーク電流の原因となり、特性が劣化する。
それに対して、上記特許文献１及び特許文献２では、上記のＥＬＡ法についての課題のうち、結晶粒径の制御については開示されているものの、表面突起についての課題を解決するものではなく、その示唆もない。
本発明は、上記の問題点を鑑みてなされたもので、面内均一性の良い結晶組織を有する結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタを提供することを目的とする。
上記目的を達成するために、本発明に係る結晶性半導体膜の製造方法は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるよう前記非結晶性半導体膜に照射する第１工程と、前記第１工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜は、前記６００℃から１１００℃の温度範囲に対応して結晶化する第２工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により１１００℃から１４１４℃になり、前記１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、を含み、前記上に凸の連続的な光強度分布は、前記長軸方向に所定の強度以上となる領域範囲を有し、前記領域範囲は、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域に対応している。
本発明によれば、面内均一性の良い結晶組織を有する結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタを実現することができる。
図１は、本実施の形態におけるＣＷレーザ光結晶化装置の構成例を示す図である。 図２Ａは、本実施の形態におけるＣＷレーザ光の短軸プロファイルを示す図である。 図２Ｂは、本実施の形態におけるＣＷレーザ光の長軸プロファイルを示す図である。 図３Ａは、ＣＷ発振のレーザ光の短軸プロファイルを示す図である。 図３Ｂは、ＣＷ発振のレーザ光の長軸プロファイルを示す図である。 図４は、長軸トップフラットビームを用いた結晶化の問題点を説明するための図である。 図５Ａは、ＳＰＣの結晶組織の例を示す図である。 図５Ｂは、本実施の形態におけるＣＷレーザ光を用いた結晶化したときの結晶組織を示す図である。 図５Ｃは、比較のため、炉アニール等で形成した多結晶シリコンの結晶組織を示す図である。 図６は、シリコンの結晶化に対する温度とエネルギーの関係を示す図である。 図７は、Ｅｘ結晶組織の成長メカニズムを説明するための図である。 図８は、本実施の形態におけるＣＷレーザ光を用いた結晶化について説明するための図である。 図９は、本実施の形態における結晶性半導体膜付き基板への適用例について説明するための図である。 図１０は、本実施の形態におけるボトムゲート型薄膜トランジスタの製造方法を説明するための図である。 図１１は、本実施の形態におけるボトムゲート型薄膜トランジスタの製造方法を説明するためのフロー図である。 図１２は、本実施の形態の結晶性半導体膜を備えるボトムゲート型薄膜トランジスタの構成を示す図である。 図１３は、複数のゲートボトム型薄膜トランジスタを同時に製造する場合について説明するための図である。 図１４は、本実施の形態におけるトップゲート型薄膜トランジスタの製造方法を説明するための図である。 図１５は、本実施の形態３におけるトップゲート型薄膜トランジスタの構成を示す図である。 図１６は、本実施の形態３におけるトップゲート型薄膜トランジスタの別の構成を示す図である。 図１７は、本実施の形態におけるトップゲート型薄膜トランジスタの製造方法を説明するためのフロー図である。
本発明の一態様に係る結晶性半導体膜の製造方法は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるよう前記非結晶性半導体膜に照射する第１工程と、前記第１工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜は、前記６００℃から１１００℃の温度範囲に対応して結晶化する第２工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により１１００℃から１４１４℃になり、前記１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、を含み、前記上に凸の連続的な光強度分布は、前記長軸方向に所定の強度以上となる領域範囲を有し、前記領域範囲は、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域に対応している。
例えば、グリーンレーザ光やブルーレーザ光など連続発振型のレーザ光を、１０〜１００ナノセンカンドという短時間ではなく１０〜１００マイクロセカンドという比較的長い時間、照射する。本態様によれば、非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるような出力密度で非結晶性半導体膜上に照射する。そして非結晶性半導体膜は、非結晶性半導体膜の温度が瞬間的に６００℃から１１００℃の範囲になるよう照射されると、非結晶性半導体膜の温度は、結晶化の際に発生する潜熱によりさら上がる。このときに非結晶性半導体膜は、アモルファスシリコンにおける原子のネットワーク構造によって変化するアモルファスシリコンの融点として考えられる温度を越え、かつ、結晶性シリコンの融点１４１４℃以下となる温度範囲を経て、固相成長で得られる結晶からわずかに粒径拡大して、かつ均一性を失うことなく、表面突起は形成されず、例えば薄膜トランジスタを作製する上で品質の良い結晶性半導体膜となる。そして、表面突起の発生を抑え、前記半導体膜の表面の平坦性を保ち、前記半導体膜を含む薄膜トランジスタ装置の特性を向上させることができる。
このように、面内均一性の良い結晶組織を有する結晶性半導体膜の製造方法を実現できる。
ここで、前記凸の連続的な光強度分布は、ガウシアン分布である。
また、前記第１工程において、前記連続発振型のレーザ光を、前記非結晶性半導体膜の温度範囲が６００℃から８００℃の範囲になるよう前記非結晶性半導体膜に照射する。
本態様によれば、第１工程での非結晶性半導体膜の温度範囲を、６００℃から８００℃の範囲としても、６００℃から１１００℃の範囲と同等の効果を有する。
また、記第１工程において、前記連続発振型のレーザ光を、前記非結晶性半導体膜にマ
イクロセカンドオーダにて照射する。
本態様によれば、連続発振型のレーザ光を非結晶性半導体膜に照射する照射時間を長くとることができるため、非結晶性半導体膜において、原子の構造がアモルファスの状態から結晶化し、さらにアモルファスの状態から原子が再配列するのに十分な時間を確保できる。
また、前記第１工程において、前記連続発振型のレーザ光を前記非結晶性半導体膜上に照射する時間は、１０〜１００マイクロセカンドである。
本態様によれば、連続発振型のレーザ光を非結晶性半導体膜上に照射する照射時間が長くなるため、非結晶性半導体膜において、原子の構造がアモルファスの状態から再配列して結晶化するのに十分な時間を確保できる。
また、前記第１工程の前に、基材を準備する第４工程と、前記基材の上にゲート電極を所定間隔ごとに複数配置する第５工程と、前記所定間隔ごとに配置された複数のゲート電極上に前記絶縁膜を成膜する第６工程と、前記絶縁膜上に前記非結晶性半導体膜を成膜する第７工程と、を含み、前記所定間隔ごとに配置された複数のゲート電極に対応する前記非結晶性半導体膜上の領域の温度が前記潜熱により１１００℃から１４１４℃になるように、前記上に凸の連続的な光強度分布の前記長軸の方向における一定の幅が規定されている。
本態様のように、連続発振型のレーザの長軸方向のガウシアン分布の幅を、複数所定間隔ごとに配置されたゲート電極に対応する非結晶性半導体膜上の領域に対応させることにより、非結晶性半導体膜上のゲート電極に対応する領域を選択的に照射して、薄膜トランジスタのチャネル部として形成される結晶性半導体膜の領域を選択的に微結晶化できる。また、その結果、チャネル部として、表面が平坦な結晶性半導体膜を形成できる。
また、本発明の別の一態様に係る結晶性半導体膜付き基板は、前記所定間隔ごとに配置された複数のゲート電極に対応する前記非結晶性半導体膜上の領域は、前記所定間隔ごとに配置された複数のゲート電極の幅を覆う領域であるとしてもよい。
また、基材と、前記基材の上方に配置された複数のゲート電極と、前記ゲート電極上に形成された絶縁膜と、前記基材の上方に配置された複数のゲート電極上の絶縁膜を覆って形成された結晶性半導体膜とを具備し、前記結晶性半導体膜は、平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成されており、前記複数のゲート電極が配置された領域にまたがって連続して形成される前記結晶性半導体膜内の第１領域と、平均結晶粒径が２５ｎｍから３５ｎｍによって構成されており、前記第１領域に隣接して形成されている、前記結晶性半導体膜内の第２領域とを有する。
本態様によれば、結晶性半導体膜内の平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される第１領域が、複数のゲート電極が配置された領域にまたがって連続して形成される。そして、このような結晶性半導体膜を用いて薄膜トランジスタを形成すれば、有機ＥＬディスプレイに用いる薄膜トランジスタとして十分なオン特性が得られる移動度を確保できる。
また、前記結晶性半導体膜は、アモルファスと結晶の混晶を含むとしてもよい。
例えば、結晶性半導体膜は、アモルファスと結晶との混晶を含む、すなわち、平均結晶粒径が４０ｎｍから６０ｎｍの結晶粒と、平均結晶粒径が４０ｎｍから６０ｎｍの結晶粒
の周囲にアモルファス構造の領域とを含んでいる。この構造により、表面ラフネスを低減することができる。
また、前記複数のゲート電極は、前記基材の上方に列状に配置され、前記平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される結晶性半導体膜内の第１領域は、前記複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されているとしてもよい。
本態様によれば、結晶性半導体膜内の平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される第１領域は、複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されている。本態様の結晶性半導体膜付き基板は、結晶性半導体膜付き基板から、多数の個片にダイシング等により分割される際、上記の帯状の領域に沿ってダイシングを行うことができるので、ダイシング等により容易に多数の個片に分割することができる結晶性半導体膜付き基板を実現できる。
また、前記平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される結晶性半導体膜内の第１領域は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるよう前記非結晶性半導体膜に照射する第１工程と、前記第１工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記６００℃から８００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第２工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により１１００℃から１４１４℃になり、前記１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、により形成され、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定され、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域は、前記第１領域に対応するとしてもよい。
本態様によれば、第１工程は、例えば、グリーンレーザ光やブルーレーザ光などの連続発振型のレーザ光を、ナノセンカンドオーダではなくマイクロセカンドオーダで、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるよう非結晶性半導体膜に照射する。第１工程では、非結晶性半導体膜の全面について、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるよう非結晶性半導体膜を照射しても、その際に非結晶性半導体膜に生ずる潜熱によっても１４１４℃以下で結晶化されるため、結晶粒径も比較的小さく、表面突起は形成されず、問題がない。
また、第２工程では、このレーザ光を、非結晶性半導体膜の温度が１１００℃から１４１４℃の範囲になるよう性半導体膜に照射するのではなく、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるよう非結晶性半導体膜に照射する。このように照射することで、非結晶性半導体膜は、その際に非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が１１００℃から１４１４℃の範囲となる。
第２工程に続く第３工程では、非結晶性半導体膜の温度は１４１４℃以下の状態で、非結晶性半導体膜が溶融して結晶化するため、その平均結晶粒径は４０ｎｍから６０ｎｍと比較的小さい。また、このように結晶化して形成された結晶性半導体膜の表面には、突起が生ぜず、結晶性半導体膜の表面の平坦性を保つことになる。したがって、この結晶性半導体膜を用いた薄膜トランジスタ装置の特性を向上させることができる。
なお、非結晶性半導体膜は、非結晶性半導体膜の全面について、非結晶性半導体膜の温
度が１１００℃から１４１４℃の範囲になるように照射されると、非結晶性半導体膜内に生ずる潜熱により、非結晶性半導体膜内に１４１４℃以上の領域ができてしまう。この１４１４℃以上の領域を経て結晶化されると、例えば、膜厚５０ｎｍに対してこの膜厚と同一幅の表面突起５０ｎｍができてしまう。
このように、本態様によれば、レーザ光の照射によって、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるように、レーザ光を非結晶性半導体膜に照射する。その際、非結晶性半導体膜は、非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が１１００℃から１４１４℃の範囲になって結晶化する。こうすることで、非結晶性半導体膜内に１４１４℃以上を経て結晶化される領域がないので、表面突起の発生を抑え、表面の平坦性を保った、結晶性半導体膜を形成でき、これを有する結晶性半導体膜付き基板を実現できる。
また、本発明の一態様に係る薄膜トランジスタは、ボトムゲート型の薄膜トランジスタであって、ゲート電極と、前記ゲート電極上に形成された絶縁膜と、前記絶縁膜上に形成された結晶性半導体膜と、前記結晶性半導体膜上に形成されたソース／ドレイン電極と、を具備し、前記結晶性半導体膜は、前記結晶性半導体膜内の平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成され、前記結晶粒は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるよう前記非結晶性半導体膜に照射する第１工程と、前記第１工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記６００℃から８００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第２工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により１１００℃から１４１４℃になり、前記１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、により形成され、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定されている。
本態様によれば、レーザ光の照射によって、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるように、レーザ光を非結晶性半導体膜に照射する。その際、非結晶性半導体膜は、非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が１１００℃から１４１４℃の範囲になって結晶化する。こうすることで、非結晶性半導体膜内に１４１４℃以上を経て結晶化される領域がないので、表面突起の発生を抑え、表面の平坦性を保った、結晶性半導体膜を形成でき、これを有する薄膜トランジスタを実現できる。
また、本発明の一態様に係る結晶性半導体膜付き基板は、基材と、前記基材の上方に配置された複数のソース／ドレイン電極と、前記ソース／ドレイン電極上に形成された絶縁膜と、前記基材の上方に配置された複数のソース／ドレイン電極上に形成された絶縁膜を覆って形成された結晶性半導体膜と、を具備し、前記結晶性半導体膜は、前記結晶性半導体膜内の平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成されており、前記複数のソース／ドレイン電極が配置された領域にまたがって連続して形成される前記結晶性半導体膜内の第１領域と、平均結晶粒径が２５ｎｍから３５ｎｍによって構成されており、前記第１領域に隣接して形成されている前記結晶性半導体膜内の第２領域とを有する。
本態様によれば、結晶性半導体膜内の平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される第１領域が、複数のゲート電極が配置された領域にまたがって連続して形成されている。そのため、このような結晶性半導体膜を用いて薄膜トランジスタを形成すれば、有機ＥＬディスプレイに用いる薄膜トランジスタとして十分オン特性が得ら
れる移動度を確保できる。
また、前記結晶性半導体膜は、アモルファスと結晶の混晶を含むとしてもよい。
本態様によれば、結晶性半導体膜は、アモルファスと結晶との混晶を含む、すなわち、平均結晶粒径が４０ｎｍから６０ｎｍの結晶粒と、前記平均結晶粒径が４０ｎｍから６０ｎｍの結晶粒の周囲にアモルファス構造の領域とを含んでいる。この構造により、表面ラフネスを低減することができる。
また、前記複数のゲート電極は、前記基材の上方に列状に配置され、前記平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される結晶性半導体膜内の第１領域は、前記複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されているとしてもよい。
本態様によれば、結晶性半導体膜内の平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される第１領域は、前記複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されている。本態様の結晶性半導体膜付き基板は、結晶性半導体膜付き基板から、多数の個片にダイシング等により分割される際、上記の帯状の領域に沿ってダイシングを行うことができるので、ダイシング等により容易に多数の個片に分割することができる結晶性半導体膜付き基板を実現できる。
また、前記平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される結晶性半導体膜内の第１領域は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるよう前記非結晶性半導体膜に照射する第１工程と、前記第１工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記６００℃から８００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第２工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により１１００℃から１４１４℃になり、前記１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、により形成され、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域は、一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定され、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域は、前記第１領域に対応する。
本態様によると、レーザ光の照射によって、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるように、レーザ光を非結晶性半導体膜に照射する。その際、非結晶性半導体膜は、非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が１１００℃から１４１４℃の範囲になって結晶化す。こうすることで、非結晶性半導体膜内に１４１４℃以上を経て結晶化される領域がないので、表面突起の発生を抑え、表面の平坦性を保った、結晶性半導体膜を形成でき、これを有する前記結晶性半導体膜付き基板を実現できる。
また、本発明の一態様に係る薄膜トランジスタは、トップゲート型の薄膜トランジスタであって、ソース／ドレイン電極と、前記ソース／ドレイン電極上に形成された結晶性半導体膜と、前記結晶性半導体膜上に形成された絶縁膜と、前記絶縁膜上に形成されたゲート電極と、を具備し、前記結晶性半導体膜は、前記結晶性半導体膜内の平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成され、前記結晶粒は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるよう前記非結晶性半導体膜に照射する第１工程と、前記第１工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記６００℃から８００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第２工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により１１００℃から１４１４℃になり、前記１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、により形成され、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定されている。
本態様によれば、レーザ光の照射によって、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるように、レーザ光を非結晶性半導体膜に照射する。その際、非結晶性半導体膜は、非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が１１００℃から１４１４℃の範囲になって結晶化する。こうすることで、非結晶性半導体膜内に１４１４℃以上を経て結晶化される領域がないので、表面突起の発生を抑え、表面の平坦性を保った、結晶性半導体膜を形成でき、これを有する薄膜トランジスタを実現できる。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
（実施の形態１）
図１は、本実施の形態におけるＣＷレーザ光結晶化装置の構成例を示す図である。図２Ａは、本実施の形態におけるＣＷレーザ光の短軸プロファイルを示す図である。図２Ｂは、本実施の形態におけるＣＷレーザ光の長軸プロファイルを示す図である。
図１に示すＣＷレーザ光結晶化装置１００は、アモルファスシリコン層等の非晶質性半導体が例えばガラス基板上に形成された試料９に対して、連続的なレーザ光のＣＷ（Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ ｌａｓｅｒ）レーザ光を用いてマイクロセカンドオーダで照射する装置である。ＣＷレーザ光結晶化装置１００は、レーザ装置２０と、長軸成形レンズ３０と、ミラー４０と、短軸成形レンズ５０と、集光レンズ６０と、ビームプロファーラー７０と、石英ガラス８０とを備える。
レーザ装置２０は、連続発振型のレーザを発振する。すなわち、レーザ装置２０は、ＣＷレーザ光を発振する。レーザ装置２０は、例えば、グリーンレーザ光またはブルーレーザ光を、１０〜１００ナノセンカンドという短時間ではなく１０〜１００マイクロセカンドという比較的長い時間で発振する。
ＣＷレーザ光結晶化装置１００において、レーザ装置２０が発振するＣＷレーザ光は、長軸成形レンズ３０を通過し、ミラー４０で照射方向を変更する。ミラー４０で照射方向を変更したＣＷレーザ光は、短軸成形レンズ５０を通過し、集光レンズ６０で集光されて試料９に照射される。また、集光レンズ６０で集光されたＣＷレーザ光の大半は、石英ガラス８０を通過して試料９に照射されるが、集光レンズ６０で集光されたＣＷレーザ光の一部は、ビームプロファーラー７０に入射されて、ビームプロファイルが測定される。
ここで、集光レンズ６０により集光されたＣＷレーザ光、すなわち、ＣＷレーザ光結晶化装置１００が照射するＣＷレーザ光のビームプロファイルは、図２Ａ及び図２Ｂに示すように、ガウシアン分布の光強度分布を有する。ここで、図２Ａ及び図２Ｂの縦軸は、図２Ａ及び図２Ｂに示すレーザ光のプロファイルのレーザ光強度が最大となる位置でのレーザ光強度を１００％とした、相対強度である。
なお、集光レンズ６０により集光されたＣＷレーザ光のビームプロファイルは、短軸及び長軸においてガウシアン分布の光強度分布を有する。この光強度分布は、レーザ装置２
０が発振するＣＷレーザ光が短軸成形レンズ５０及び長軸成形レンズ３０を通過することに成形される。なお、集光レンズ６０により集光されて試料９に照射されるＣＷレーザ光のビームプロファイルは、典型的には、ガウシアン分布の光強度分布を有するが、それに限らない。上に凸の連続的な光強度分布であればよい。
ここで、集光レンズ６０で集光されたＣＷレーザ光のビームプロファイルが短軸及び長軸ともにガウシアン型の光強度分布を有する場合が典型的である理由を説明する。ＣＷレーザ光を発振する装置が発振するＣＷレーザ光の強度分布は、元来ガウシアン分布かそれに相当するものである。そのため、ＣＷレーザ光結晶化装置１００の光学系に特別な付加装置、または部品を導入しなくてもよいので、ＣＷレーザ光結晶化装置１００は、ビームプロファイルが短軸及び長軸ともにガウシアン型の光強度分布であるＣＷレーザ光を比較的簡便に照射することができる。
続いて、以上のように構成されたＣＷレーザ光結晶化装置１００を用いてマイクロセカンドオーダにてＣＷレーザ光を、非晶質性半導体に照射することで非晶質性半導体を結晶性半導体にする方法について説明する。なお、比較のため、従来のＣＷレーザ光を用いて非晶質性半導体を結晶性半導体にする場合についても合わせて説明する。
最初に、従来のＣＷレーザ光を用いて非晶質性半導体を結晶性半導体にする場合では、問題があることを説明する。
図３Ａは、従来のＣＷレーザ光の短軸プロファイルを示す図である。図３Ｂは、従来のＣＷレーザ光の長軸プロファイルを示す図である。図４は、従来のＣＷレーザ光を用いた結晶化について説明するための模式図である。横軸ｔは、時間の経過を示している。図４（ａ）は、従来のＣＷレーザ光の長軸方向のビームプロファイルの断面図を示している。図４（ｂ）は、試料９の非晶質性半導体膜の断面図の温度分布を示している。図４（ｃ）は、試料９の非晶質性半導体膜の状態表面図を示している。
ここで、ＳＰＣ（Ｓｏｌｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）範囲とは、アモルファスシリコンの融点以下の範囲すなわち６００℃〜１１００℃の温度範囲において非結晶性半導体膜が結晶化する温度範囲のことである。すなわち、ＳＰＣは、アモルファスシリコンの融点以下の範囲すなわち６００℃〜１１００℃の温度範囲で、固相成長で結晶化する現象である。なお、図５Ａは、ＳＰＣによるシリコンの結晶組織の例を示している。ＳＰＣによるシリコンの結晶組織は、例えば図５Ａに示すように、平均粒径３０ｎｍ程度で、平坦な表面を有する。
また、Ｅｘ（Ｅｘｐｌｏｓｉｖｅ Ｎｕｃｌｅａｔｉｏｎ）範囲とは、アモルファスシリコンの融点以上で、かつ、シリコンの融点以下すなわち１１００℃〜１４１４℃の温度範囲において非結晶性半導体膜が結晶化する温度の範囲のことである。すなわち、Ｅｘは、アモルファスシリコンの融点以上、シリコンの融点以下すなわち１１００℃〜１４１４℃の温度範囲で、過冷却液体状態を経て結晶化する現象である。なお、図５Ｂは、Ｅｘによるシリコンの結晶組織の例を示している。Ｅｘによるシリコンの結晶組織は、例えば図５Ｂに示すように、平均粒径４０〜５０ｎｍ程度で、平坦な表面を有する。
また、溶融範囲とは、シリコンの融点すなわち、１４１４℃以上の温度範囲である。なお、図５Ｃは、溶融後に結晶化した結晶組織の例を示している。図５Ｃに示すように、アモルファスシリコンを溶融範囲で結晶化した場合には、平均粒径は５００ｎｍ程度のＰ−Ｓｉ（多結晶シリコン）であり、表面に突起が存在することになる。
従来のＣＷレーザ光は、図３Ａ及び図３Ｂに示すように、短軸においてガウシアン型の
光強度分布を有するが、長軸において、トップフラット型の強度分布を有する。
この従来のＣＷレーザ光（以下、長軸トップフラット型ＣＷレーザ光と記載）を、試料９の非晶質性半導体膜に照射する場合について、図４を用いて説明する。
まず、時間ｔ１において、図４（ｃ）に示すように、非晶質性半導体膜、具体的にはアモルファスシリコン（ａ−Ｓｉ）膜１が用意されている。
次に、時間ｔ２において、図４（ａ）に示す長軸トップフラット型ＣＷレーザ光を、アモルファスシリコン膜１に照射する。ここで、長軸トップフラット型ＣＷレーザ光は、図４（ｃ）に示すビームスキャン方向で連続的に照射される。すると、アモルファスシリコン膜１は、長軸トップフラット型ＣＷレーザ光が照射された領域では、図４（ｂ）に示すように、ＳＰＣ範囲の温度分布を示す。なお、図４（ａ）に示す長軸トップフラット型ＣＷレーザ光は、長軸のトップフラット部分において、光強度の揺らぎが発生する。それを、図４（ａ）において、長軸のトップフラット部分の突起で表現している。
次に、時間ｔ３において、アモルファスシリコン膜１の平面に対して長軸トップフラット型ＣＷレーザ光でのスキャンすなわちアモルファスシリコン膜１の平面すべての照射が完了する。その際、アモルファスシリコン膜１は、図４（ｂ）に示すように、結晶化の際に発生する潜熱によりさらに温度が上昇するが、ほぼＳＰＣ範囲内に収まっている。しかし、長軸のトップフラット部分の突起部分すなわち光強度の揺らぎ部分が照射されたアモルファスシリコン膜１の領域は、ＳＰＣ範囲を超えてＥｘ範囲にまで温度が上がってしまっている。ＳＰＣ範囲で結晶化した場合とＳＰＣ範囲を超えてＥｘ範囲を経て結晶化した場合とでは、結晶化するメカニズムが異なり結晶化後の粒径等が異なることになる。そのため、ＳＰＣ範囲を超えてＥｘ範囲を経て結晶化した部分は結晶粒の粒径のムラ（以下、Ｅｘムラ、と称する）となってしまう。
このように、従来の長軸トップフラット型ＣＷレーザ光を用いて非晶質性半導体を結晶性半導体膜にする場合では、ＳＰＣの半導体膜中にＥｘの半導体膜があるすなわちＥｘムラが発生してしまうという問題がある。つまり、表面に突起が発生するなど、結晶性半導体膜の表面の平坦性が失われるだけなく、結晶性半導体膜の面内で粒径のばらつきが発生してしまう。そして、この結晶性半導体膜を有する薄膜トランジスタの特性に悪影響を及ぼしてしまうという問題がある。
ここで、図を用いて、シリコンの結晶化メカニズムについて説明する。図６は、シリコンの結晶化に対する温度とエネルギーの関係を示す図である。なお、図６において、横軸は、温度を示しており、縦軸はエネルギー（熱）を示している。
図６に示すように、アモルファス状態のシリコンは、例えばレーザ光の照射などで熱せられ、ＳＰＣ範囲すなわち、６００℃〜１１００℃の温度範囲になるとする。すると、アモルファス状態のシリコンは、固相成長して微結晶化する。なお、このＳＰＣ範囲を経て結晶化したシリコンは、平均結晶粒径が２５ｎｍから３５ｎｍであるＳＰＣの結晶性シリコンとなる。
さらに、ＳＰＣ範囲のシリコンに熱を加えて、Ｅｘ範囲、すなわち、アモルファスシリコンにおける原子のネットワーク構造が変化する融点として考えられる温度である１１００℃を越え、かつ、シリコンの融点１４１４℃以下の範囲になるとする。すると、固相成長で得られる結晶（ＳＰＣの結晶性シリコン）からわずかに粒径拡大する。これは、アモルファスシリコンの融点以上の温度となるため、部分的に溶融がすることで粒径が大きくなるためと考えられる。なお、このＥｘ範囲を経て結晶化したシリコンは、平均結晶粒径
が４０ｎｍから６０ｎｍであるＥｘの結晶性シリコンとなる。
そして、さらに、Ｅｘ範囲のシリコンに熱を加えて、溶融範囲すなわちシリコンの融点である１４１４℃以上の温度範囲になるとする。そこで、Ｅｘ範囲で得られる結晶（Ｅｘの結晶性シリコン）は、シリコンの融点において熱エネルギーが潜熱として与えられ、溶融する（液相となる）。なお、溶融範囲を経て結晶化したシリコンは、溶融して体積が縮小した後に体積膨張を伴って結晶化し、平均粒径は５０ｎｍ以上のＰ−Ｓｉ（多結晶シリコン）となる。
次に、Ｅｘ範囲のシリコンが溶融するメカニズムについて説明する。図７は、Ｅｘ結晶組織の成長メカニズムを説明するための図である。
ＳＰＣ範囲にあるシリコンでは、確率的に原子が複数集まって、臨界粒径（〜１ｎｍ）を越えると結晶核となり、結晶成長する。
それに対し、Ｅｘ範囲にあるシリコンでは、アモルファスシリコンの融点以上の温度が加えられているため、原子の移動が促進され、図７（ａ）に示すように、結晶核の形成が促進される。そして、成長性の核が発生した核の周囲は、潜熱により溶融して（図７（ｂ））、結晶化する。
以上のように、ＳＰＣ範囲で結晶化した場合と、ＳＰＣ範囲を超えてＥｘ範囲を経て結晶化した場合と、溶融範囲を経て結晶化した場合とでは、結晶化するメカニズムが異なり結晶化後の粒径等が異なることになる。
それに対して、図８は、本実施の形態におけるＣＷレーザ光を用いた結晶化について説明するための模式図である。横軸ｔは、時間の経過を示している。図８（ａ）は、ＣＷレーザ光の長軸方向のビームプロファイルの断面図を示している。図８（ｂ）は、試料９の非晶質性半導体膜の断面図の温度分布を示している。図８（ｃ）は、試料９の非晶質性半導体膜の状態表面図を示している。
まず、時間ｔ１０において、図８（ａ）に示す長軸のビームプロファイルがガウシアン型であるＣＷレーザ光（以下、長軸ガウシアン型ＣＷレーザ光と記載）を、試料９の非晶質性半導体膜、具体的にはアモルファスシリコン（ａ−Ｓｉ）膜１０に照射する。ここで、長軸ガウシアン型ＣＷレーザ光は、照射されたアモルファスシリコン膜１０の温度が６００℃から１１００℃の範囲になるような出力密度で、かつ、図８（ｃ）に示すビームスキャン方向に連続して照射される。すると、アモルファスシリコン膜１０は、長軸ガウシアン型ＣＷレーザ光が照射された領域（図中、ＳＰＣ１１と記載）では、図８（ｂ）に示すＳＰＣ範囲の温度分布を示す。なお、図８（ａ）に示す長軸ガウシアン型ＣＷレーザ光では、長軸のトップフラット型ＣＷレーザ光のような、光強度の揺らぎはない。
次に、時間ｔ１１において、アモルファスシリコン膜１０に対して長軸ガウシアン型ＣＷレーザ光の照射は続けて行われており、長軸ガウシアン型ＣＷレーザ光の照射はアモルファスシリコン膜１０の端までに達している。
すると、時間ｔ１１で長軸ガウシアン型ＣＷレーザ光が照射された領域は、上述のようにＳＰＣ１１となる。また、図８（ｂ）に示すように、時間ｔ１０で長軸ガウシアン型ＣＷレーザ光が照射されたＳＰＣ１１は、結晶化の際に発生する潜熱によりさらに温度が上昇し、Ｅｘ範囲の温度分布を示すＥｘ領域１２となる。それとともに、Ｅｘ領域１２のビームスキャン方向からみた側面すなわちＥｘ領域１２の側面の近接領域は、Ｅｘ領域１２の熱が伝導されて、ＳＰＣ範囲の領域すなわちＳＰＣ１１となっている。なお、Ｅｘ範囲
とは、上述したが、アモルファスシリコン膜１０における原子のネットワーク構造によって変化する融点として考えられる温度（１１００℃）を越え、かつ、シリコンの融点１４１４℃以下の範囲である。
その後、時間ｔ１２において、アモルファスシリコン膜１０に対して長軸ガウシアン型ＣＷレーザ光でのスキャンすなわちアモルファスシリコン膜１０の平面すべての照射が完了する。すると、時間ｔ１１で長軸ガウシアン型ＣＷレーザ光が照射されたＳＰＣ範囲の領域であるＳＰＣ１１は、図８（ｃ）に示すように、上記同様に、結晶化の際に発生する潜熱によりさらに温度が上昇し、Ｅｘ範囲の温度分布を示すＥｘ領域１２となる。それとともに、時間ｔ１１でＥｘ領域１２となったアモルファスシリコン膜１０のビームスキャン方向からみた側面の近接領域は、Ｅｘ領域１２の熱が伝導されて、ＳＰＣ範囲の領域であるＳＰＣ１１となる。
ここで、Ｅｘ領域１２のビームスキャン方向に垂直方向の幅すなわちＥｘ領域１２の側面方向の幅は、長軸ガウシアン型ＣＷレーザ光の長軸方向で所定の強度以上となる領域範囲の幅に対応している。つまり、長軸ガウシアン型ＣＷレーザ光の長軸方向で所定の強度以上となる領域範囲とは、この領域範囲で照射された場合に、アモルファスシリコン膜１０の温度が６００℃から１１００℃の範囲（ＳＰＣ範囲）になる長軸ガウシアン型ＣＷレーザ光の出力密度となる領域範囲を意味する。
このように、長軸ガウシアン型ＣＷレーザ光を用いてアモルファスシリコン膜１０を結晶性シリコン膜にする場合には、長軸ガウシアン型ＣＷレーザ光が所定の強度以上となる領域範囲の幅で照射されたアモルファスシリコン膜１０の領域では、Ｅｘの結晶性シリコン膜に結晶化される。また、長軸ガウシアン型ＣＷレーザ光が照射されたアモルファスシリコン膜１０の領域のビームスキャン方向で側面の近接領域は、ＳＰＣの結晶性シリコン膜に結晶化される。なお、このように結晶化されたＥｘの結晶性シリコン膜すなわちＥｘの結晶組織からなる結晶性シリコン膜は、固相成長で得られる結晶からわずかに粒径拡大して、かつ均一性を失うことなく、表面突起は形成されていない。また、Ｅｘの結晶性シリコン膜の平均結晶粒径は、面内均一性を保ちつつ、４０ｎｍから６０ｎｍとなる。一方、ＳＰＣの結晶性シリコン膜の平均結晶粒径は、２５ｎｍから３５ｎｍとなる。
言い換えると、非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるような出力密度で長軸ガウシアン型ＣＷレーザ光を非結晶性半導体膜に照射することで非結晶性半導体膜を結晶性半導体膜にする。この長軸ガウシアン型ＣＷレーザ光が照射された非結晶性半導体膜は、結晶化する際に発生する潜熱によりさらに温度が上がり、アモルファスシリコンの原子のネットワーク構造を変化させるアモルファスシリコンの融点として考えられる温度を越え、かつ結晶性シリコンの融点１４１４℃以下となった後に結晶化して、ＥＸの結晶性半導体膜となる。このようにして、長軸ガウシアン型ＣＷレーザ光が照射された非結晶性半導体膜は、固相成長で得られる結晶からわずかに粒径拡大して、かつ均一性を失うことなく、表面突起は形成されないで結晶化される。また、その際、結晶性半導体膜の平均結晶粒径は、面内均一性を保ちつつ４０ｎｍから６０ｎｍとなる。
なお、時間ｔ１０において、長軸ガウシアン型ＣＷレーザ光を、照射されたアモルファスシリコン膜１０の温度が６００℃から１１００℃の範囲になるような出力密度で非結晶性半導体膜に照射されるとしたが、これに限らない。照射されたアモルファスシリコン膜１０の温度が６００℃から８００℃の範囲になるような出力密度で非結晶性半導体膜に照射するとしてもよく、効果は同じである。
以上、実施の形態１によれば、Ｅｘの結晶性シリコン膜すなわち面内均一性の良い結晶組織を有する結晶性半導体膜の製造を実現することができる。
具体的には、長軸ガウシアン型ＣＷレーザ光を、非結晶性半導体膜の温度が６００℃から１１００℃の範囲（ＳＰＣ範囲）になるよう非結晶性半導体膜に例えば１０〜１００マイクロセカンドなどのマイクロセカンドオーダにて照射することで、面内均一性の良い結晶組織を有する結晶性半導体膜の形成することができる。これは、長軸ガウシアン型ＣＷレーザ光を、非結晶性半導体膜の温度が６００℃から１１００℃の範囲（ＳＰＣ範囲）になるよう非結晶性半導体膜に照射することで、照射された非結晶性半導体膜が結晶化の際に生ずる潜熱によってその非結晶性半導体膜の温度が１１００℃から１４１４℃の範囲に収まるようにしているからである。これにより、照射された非結晶性半導体膜は、１４１４℃以上の温度範囲を経て結晶化されることはなく、１１００℃から１４１４℃の温度範囲を経て結晶化されるので、表面突起の発生を抑えることができ、表面の平坦性を保つことができる。そのため、このように形成された結晶性半導体膜を有する薄膜トランジスタは、特性を向上させることができる。
また、長軸ガウシアン型ＣＷレーザ光は、ナノセカンドオーダではなくマイクロセカンドオーダで非結晶性半導体膜に照射される。それにより、長軸ガウシアン型ＣＷレーザ光の照射時間を長くとることができるため、非結晶性半導体膜における原子の構造がアモルファスの状態から原子が再配列して結晶化するまでの十分な時間を確保することができる。
なお、最初から、長軸ガウシアン型ＣＷレーザ光を、照射された非結晶性半導体膜の温度が瞬間的に１１００℃から１４１４℃の範囲になるような出力密度で照射することで非結晶性半導体膜を結晶性半導体膜にする場合も考えられる。しかし、それは、以下の理由で不適である。すなわち、照射された非結晶性半導体膜の領域内に生ずる潜熱により、非結晶性半導体膜の領域は、１４１４℃以上となって溶融してしまった後に、結晶化することになる。非結晶性半導体膜が１４１４℃以上の温度領域を経て結晶化される場合、非結晶性半導体膜は、溶融して体積が縮小した後に体積膨張を伴って結晶化するため、例えば膜厚とほぼ同じ高さの表面突起が発生してしまうだけでなく、粒径の面内ばらつきも大きくなってしまう。したがって、最初から、長軸ガウシアン型ＣＷレーザ光を、照射されたアモルファスシリコン膜１０の温度が瞬間的に１１００℃から１４１４℃の範囲になるような出力密度で照射することで非結晶性半導体膜を結晶性半導体膜にする方法は、面内均一性の良い結晶組織を有する結晶性半導体膜の製造を実現することができず、不適である。
（実施の形態２）
実施の形態２では、実施の形態１の方法で形成した面内均一性の良い結晶組織を有する結晶性半導体膜の適用例について説明する。
図９は、本実施の形態における結晶性半導体膜付き基板への適用例について説明するための図である。
まず、基材２００上に非結晶性半導体膜２１０が形成された非結晶質半導体膜付き基板と、長軸ガウシアン型ＣＷレーザ光とを準備する。ここで、長軸ガウシアン型ＣＷレーザ光のビームプロファイルは、図９（ａ）に示すように、ガウシアンの光強度分布を示している。
次に、長軸ガウシアン型のＣＷレーザ光を非結晶性半導体膜２１０にマイクロセカンドオーダにて照射する。具体的には、非結晶性半導体膜２１０の温度が６００℃から８００℃の範囲（ＳＰＣ範囲）になるように、長軸ガウシアン型のＣＷレーザ光を非結晶性半導体膜２１０に照射する。
すると、図９（ｂ）に示すように、 長軸ガウシアン型ＣＷレーザ光が照射された領域は、ＳＰＣ結晶性半導体膜２１１となる。ここで、ＳＰＣ結晶性半導体膜２１１は、上述したように、６００℃〜１１００℃の温度範囲（ＳＰＣ範囲）で、固相成長で結晶化した結晶組織（結晶粒）を有する結晶性半導体膜である。
そして、長軸ガウシアン型のＣＷレーザ光の照射が終了して、一定時間経過すると、長軸ガウシアン型ＣＷレーザ光が照射されたＳＰＣ結晶性半導体膜２１１の一部の領域は、結晶化の際に発生する潜熱によりさらにＥｘ範囲の温度に上昇して結晶粒径を拡大させて、図９（ｂ）に示すように、Ｅｘ結晶性半導体膜２１２となる。
ここで、ＳＰＣ結晶性半導体膜２１１のうち、Ｅｘ結晶性半導体膜２１２となる一部の領域の幅は、長軸ガウシアン型ＣＷレーザ光の長軸方向で所定の強度以上となる領域範囲の幅に対応している。
このようにして、長軸ガウシアン型ＣＷレーザ光を用いた面内均一性の良い結晶組織を有する結晶性半導体膜を有する結晶性半導体膜付き基板を実現できる。
なお、長軸ガウシアン型ＣＷレーザ光を用いた面内均一性の良い結晶組織を有する結晶性半導体膜は、上記の場合に限られない。ボトムゲート型薄膜トランジスタに適用してよい。
図１０は、本実施の形態におけるボトムゲート型薄膜トランジスタの製造方法を説明するため図であり、図１１は、本実施の形態におけるボトムゲート型薄膜トランジスタの製造方法を説明するためのフロー図である。図１２は、本実施の形態の結晶性半導体膜を備えるボトムゲート型薄膜トランジスタの構成を示す図である。
まず、例えばガラスまたは絶縁基板などの基材２００を準備する。次いで、基材２００の洗浄を行い（Ｓ２０１）、基材２００に汚染防止膜を成膜する（Ｓ２０２）。
次に、図１０（ａ）に示すように、基材２００上に、ゲート電極２２０を形成する（Ｓ２０３）。具体的には、スパッタ法により基材２００上にゲート電極２２０となる金属を堆積し、フォトリソグラフィ及びエッチングによりゲート電極２２０をパターニングする。ここで、ゲート電極２２０は、モリブデン（Ｍｏ）若しくはＭｏ合金などの金属、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）若しくはＡｌ合金などの金属、銅（Ｃｕ）若しくはＣｕ合金などの金属、または、銀（Ａｇ）、クロム（Ｃｒ）、タンタル（Ｔａ）若しくはタングステン（Ｗ）等の金属の材料で形成される。
次に、図１０（ｂ）及び図１０（ｃ）に示すように、ゲート電極２２０上にゲート絶縁膜２３０を成膜し、ゲート絶縁膜２３０上に例えばアモルファルシリコン膜などの非結晶性半導体膜２４０を成膜する（Ｓ２０４）。具体的には、プラズマＣＶＤ法により、ゲート電極２２０上にすなわち基材２００とゲート電極２２０とを覆うようにゲート絶縁膜２３０を成膜し（図１０（ｂ））、成膜したゲート絶縁膜２３０上に非結晶性半導体膜２４０を連続的に成膜する（図１０（ｃ））。
次に、非結晶性半導体膜２４０に長軸ガウシアン型ＣＷレーザ光を照射する前準備として、脱水素処理を行う（Ｓ２０５）。具体的には、例えば４００℃〜５００℃で３０分間のアニールを行う。非結晶性半導体膜２４０には、通常、５％〜１５％の水素がＳｉＨとして含有されている。５％〜１５％の水素を含有したままの非結晶性半導体膜２４０を結晶化する場合、水素がシリコンの手を塞いでしまい結晶化を阻害してしまうだけでなく、
突沸のような現象が起こりやすくなる。つまり、プロセス制御上好ましくないため、脱水素処理を行う。
次に、図１０（ｄ）及び図１０（ｅ）に示すように、長軸ガウシアン型ＣＷレーザ光を非結晶性半導体膜２４０に照射し、非結晶性半導体膜２４０を結晶化する（Ｓ２０６）。具体的には、長軸ガウシアン型ＣＷレーザ光の長軸方向で所定の強度以上となる領域範囲で照射された非結晶性半導体膜２４０の領域は、Ｅｘ結晶性半導体膜２４２になり、Ｅｘ結晶性半導体膜２４２に近接する領域では、ＳＰＣ結晶性半導体膜２４１となる。一方、長軸ガウシアン型ＣＷレーザ光がほとんど照射されていない非結晶性半導体膜２４０の領域は、非結晶性半導体膜２４０のままである。ここで、長軸ガウシアン型ＣＷレーザ光の長軸方向で所定の強度以上となる領域範囲の幅は、少なくともゲート電極２２０の幅（ＣＷレーザ光の長軸方向に垂直方向の幅）より広い。なお、長軸ガウシアン型ＣＷレーザ光の照射方法の詳細は、上述したので説明を省略する。
次に、水素プラズマ処理を行う（Ｓ２０７）。具体的には、水素プラズマ処理を行うことで、長軸ガウシアン型ＣＷレーザ光が照射された非結晶性半導体膜２４０すなわち、非結晶性半導体膜２４０、ＳＰＣ結晶性半導体膜２４１及びＥｘ結晶性半導体膜２４２の水素終端化処理を行う。
次に、半導体膜２５０を形成する（Ｓ２０８）。具体的には、プラズマＣＶＤ法により、非結晶性半導体膜２４０、ＳＰＣ結晶性半導体膜２４１及びＥｘ結晶性半導体膜２４２上に、半導体膜２５０を成膜する。そして、Ｅｘ結晶性半導体膜２４２の領域が残るようにパターニングし、半導体膜２５０と非結晶性半導体膜２４０とＳＰＣ結晶性半導体膜２４１とをエッチングにより除去する。それにより、面内均一性の良い結晶組織を有する結晶性半導体膜のみをボトムゲート型薄膜トランジスタのチャネル部とすることができる。
次に、ソース・ドレイン電極２７０を形成する（Ｓ２１０）。具体的には、半導体膜２５０上に、スパッタ法によりソース・ドレイン電極２７０となる金属が堆積される。続いて、ソース・ドレイン電極２７０のパターニングを行う。ここで、半導体膜２５０は、Ｅｘ結晶性半導体膜２４２とソース・ドレイン電極２７０とを接続するオーミックコンタクト層となっている。
このようにして、図１２に示すゲートボトム型薄膜トランジスタが製造される。
なお、上記では、説明の便宜のため１つのゲートボトム型薄膜トランジスタを製造する方法について説明したが、それに限らない。複数のゲートボトム型薄膜トランジスタを同時に製造するとしてもよい。
図１３は、複数のゲートボトム型薄膜トランジスタを同時に製造する場合について説明するための図である。
複数のゲートボトム型薄膜トランジスタを同時に製造する場合には、上述したＳ２０１〜Ｓ２０５において、所定の間隔で並んだ複数のゲート電極２２０を基材２００上に形成し、ゲート電極２２０上にゲート絶縁膜２３０を成膜すればよい。ここで、複数のゲート電極２２０は、所定の間隔で一列に並んでいるとしてもよいし、さらに、この列が一定の間隔で配置されているとしてもよい。なお、図１３は後者の例を示している。
そして、Ｓ２０６において、図１３に示すように、長軸ガウシアン型ＣＷレーザ光を所定の間隔で一列に並んでいるゲート電極２２０に対応する非結晶性半導体膜２４０の領域（帯状の領域）を連続的に照射して、非結晶性半導体膜２４０の領域を結晶化すればよい
。ここで、長軸ガウシアン型ＣＷレーザ光の長軸方向で所定の強度以上となる領域範囲の幅は、この非結晶性半導体膜２４０の領域（帯状の領域）の幅よりも広い。なお、非結晶性半導体膜２４０の領域（帯状の領域）の幅は、長軸ガウシアン型ＣＷレーザ光のスキャン方向に垂直の幅である。
言い換えると、長軸ガウシアン型ＣＷレーザ光は、所定間隔ごとに配置された複数のゲート電極２２０に対応する非結晶性半導体膜２４０上の領域であって、所定間隔ごとに配置された複数のゲート電極の配置方向と垂直な方向の幅を覆う非結晶性半導体膜２４０の領域（図中、帯状の領域）に連続的に照射される。それにより、ゲート電極２２０に対応する非結晶性半導体膜２４０の領域をＥｘ結晶性半導体膜２４２にすることができる。なお、Ｅｘ結晶性半導体膜２４２の長軸ガウシアン型ＣＷレーザ光のスキャン方向に垂直な近接領域は、上述と同様に、ＳＰＣ結晶性半導体膜２４１となっている。
このように、連続発振型のレーザの長軸方向のガウシアン分布の幅を、所定間隔ごとに配置された複数のゲート電極に対応する非結晶性半導体膜上の領域（の幅）に対応させることにより、非結晶性半導体膜上のゲート電極に対応する領域を選択的に照射することができる。それにより、薄膜トランジスタにおいてチャネル部として形成される結晶性半導体膜の領域を選択的に微結晶化でき、加えて表面が平坦な結晶性半導体膜を形成できる。
なお、Ｅｘ結晶性半導体膜２４２の領域は、平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成され、複数のゲート電極２２０が列状に配置された（所定の間隔で一列に並んでいる）領域にまたがって帯状に連続して形成されている。また、ＳＰＣ結晶性半導体膜２４１は、Ｅｘ結晶性半導体膜２４２に近接して形成されている。このような結晶性半導体膜を有する基材２００は、多数の個片にダイシング等により分割する際、上記の帯状の領域に沿ってダイシングを行うことができるので容易に分割することができるという効果を奏する。
以上、本実施の形態２によれば、面内均一性の良い結晶組織を有する結晶性半導体膜が適用されたボトムゲート型薄膜トランジスタ、及び、結晶性半導体膜付き基板を実現することができる。
（実施の形態３）
実施の形態２では、ボトムゲート型薄膜トランジスタ、及び、結晶性半導体膜付き基板への適用例について説明した。実施の形態３は、トップゲート型薄膜トランジスタへの適用例について説明する。
図１４は、本実施の形態におけるトップゲート型薄膜トランジスタの製造方法を説明するための図である。図１５は、本実施の形態３におけるトップゲート型薄膜トランジスタの構成を示す図である。
図１４は、トップゲート型薄膜トランジスタの製造工程の一部を抜き出したものである。
すなわち、図１４（ｂ）に示すように、基材３００上にソース・ドレイン電極３１０が形成され、ソース・ドレイン電極３１０上に、非結晶性半導体膜３２０が形成される製造工程を示している。そして、図１４（ａ）に示す長軸ガウシアン型ＣＷレーザ光を非結晶性半導体膜３２０に照射し、図１４（ｃ）に示すように結晶化するという製造工程を示している。
具体的には、長軸ガウシアン型ＣＷレーザ光の長軸方向で所定の強度以上となる領域範
囲を、非結晶性半導体膜３２０のゲートとなる領域に照射する。
すると、長軸ガウシアン型ＣＷレーザ光の長軸方向で所定の強度以上となる領域範囲が照射された非結晶性半導体膜３２０の領域は、Ｅｘ結晶性半導体膜３２２になり、Ｅｘ結晶性半導体膜３２２に近接する領域では、ＳＰＣ結晶性半導体膜３２１となる。一方、長軸ガウシアン型ＣＷレーザ光がほとんど照射されていない非結晶性半導体膜３２０の領域は、非結晶性半導体膜３２０のままである。なお、長軸ガウシアン型ＣＷレーザ光の照射方法の詳細は、上述と同様のため省略する。
このようにして、Ｅｘ結晶性半導体膜３２２を有する例えば図１５に示すトップゲート型薄膜トランジスタが形成される。ここで、図１５に示すトップゲート型薄膜トランジスタは、基材３００と、ソース・ドレイン電極３１０と、Ｅｘ結晶性半導体膜３２２と、Ｅｘ結晶性半導体膜上に形成されたゲート絶縁膜３４０と、ゲート絶縁膜３４０上に形成されたゲート電極３５０とを備える。
なお、トップゲート型薄膜トランジスタの構成としては、図１５に限らず、例えば図１６に示すようなものもある。ここで、図１６は、本実施の形態３におけるトップゲート型薄膜トランジスタの別の構成を示す図である。図１５と同様の要素には同一の符号を付している。なお、図１５に示すトップゲート型薄膜トランジスタでは、ゲート電極３５０上に形成された保護膜４６０が図示されている。
図１７は、本実施の形態におけるトップゲート型薄膜トランジスタの製造方法を説明するためのフロー図である。
Ｓ３０１〜Ｓ３１１の工程は、ソース・ドレイン電極３１０とゲート電極３５０とを形成する順番以外は、Ｓ２０１〜Ｓ２０９の工程と同様のため説明を省略する。また、Ｓ３０５については、図１４で説明したとおりであるので説明を省略する。なお、Ｓ３１２では、ゲート電極３５０上に、保護膜（例えば保護膜４６０）を形成している。
また、図１６または図１７に示す本実施の形態のトップゲート型薄膜トランジスタは、実施の形態２と同様に、同時に複数製造されるとしてももちろん構わない。その場合には、Ｓ３０１〜Ｓ３０３において、所定の間隔で並んだ複数のソース・ドレイン電極３１０を基材３００上に形成し、ゲート電極２２０上にゲート絶縁膜３４０を成膜すればよい。ここで、複数のソース・ドレイン電極３１０は、所定の間隔で一列に並んでいるとしてもよいし、さらに、この列が一定の間隔で配置されているとしてもよい。
そして、長軸ガウシアン型ＣＷレーザ光は、所定間隔ごとに配置された複数のソース・ドレイン電極３１０間のゲート電極３５０が形成される領域に対応する非結晶性半導体膜上の領域（帯状の領域）に連続的に照射される。それにより、ゲート電極３５０が形成される領域に対応する非結晶性半導体膜の領域をＥｘ結晶性半導体膜３２２にすることができる。
なお、Ｅｘ結晶性半導体膜３２２の領域は、平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成され、複数のゲート電極３５０が列状に配置される領域にまたがって帯状に連続して形成されている。また、ＳＰＣ結晶性半導体膜は、Ｅｘ結晶性半導体膜３２２に近接して形成される。このような結晶性半導体膜を有する基材３００は、多数の個片にダイシング等により分割される際、上記の帯状の領域に沿ってダイシングを行うことができるので容易に分割することができるという効果を奏する。
以上、本実施の形態３によれば、面内均一性の良い結晶組織を有する結晶性半導体膜が
適用されたトップゲート型薄膜トランジスタを実現することができる。
以上のように、非結晶性半導体膜の温度が６００℃から８００℃の範囲（ＳＰＣ範囲）になるよう、短軸及び長軸がガウシアン分布である連続発振型のレーザ光を、非結晶性半導体膜に照射することで、その際に非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が１１００℃から１４１４℃の範囲（Ｅｘ範囲）を経て非結晶性半導体膜を結晶化させる。この方法では、非結晶性半導体膜内に１４１４℃以上（溶融範囲）を経て結晶化された領域が形成されることはないので、表面突起の発生を抑え、表面の平坦性を保つことができる結晶性半導体膜を形成できる。したがって、表面突起の発生を抑え、表面の平坦性を保つことができる結晶性半導体膜を実現できるだけでなく、これを有する薄膜トランジスタを実現できる。
以上、本発明によれば、ガウシアン分布等、長軸方向に光強度勾配を有するＣＷレーザをマイクロ秒オーダの照射時間で照射することで、非晶質性半導体膜を結晶化する。その際、潜熱の効果を利用して、非晶質の融点以上で、かつ、結晶の融点以下の温度範囲で非晶質性半導体膜を結晶化している。それにより、結晶化された結晶性半導体膜は、面内の粒径ばらつきが抑制されると同時に、固相成長により結晶化された場合よりも粒径が拡大した結晶組織が形成される。それにより、面内均一性の良い結晶組織を有する結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタを実現することができる。
また、このように、ＳＰＣ結晶組織よりも電気特性に優れ、かつ面内均一性が良い微結晶組織を有するＥｘ結晶組織からなる結晶化半導体膜を形成することで、特性ばらつきが少ない薄膜トランジスタ、及び、その薄膜トランジスタを用いた表示装置を実現することができる。
Ｅｘの結晶性半導体膜は、平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成されている。そのため、例えば、Ｅｘ結晶性半導体膜を用いて形成されたトップゲート型の薄膜トランジスタは、有機ＥＬディスプレイに用いる薄膜トランジスタとして十分なオン特性が得られる移動度を確保できるという効果を奏する。
なお、結晶性半導体膜は、Ｅｘの結晶性半導体膜のみからなるとしてもよいし、アモルファスとＥｘの結晶の混晶で構成されているとしてもよい。その場合、結晶性半導体膜は、アモルファスと結晶の混晶を含む、すなわち、平均結晶粒径が４０ｎｍから６０ｎｍの結晶粒と、前記平均結晶粒径が４０ｎｍから６０ｎｍの結晶粒の周囲にアモルファス構造の領域とを含んでいる。この構造により、結晶性半導体膜は、隣接する結晶粒の界面の結晶学的不整合を、アモルファス構造で緩和することができる。
以上、本発明の結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタについて、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
本発明は、結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタに利用でき、特に、テレビなどのＦＰＤ表示装置として用いられる有機ＥＬ表示装置の薄膜トランジスタのチャネル部に利用することができる。
１、１０ アモルファスシリコン膜
１１ ＳＰＣ
１２ Ｅｘ領域
２０ レーザ装置
３０ 長軸成形レンズ
４０ ミラー
５０ 短軸成形レンズ
６０ 集光レンズ
７０ ビームプロファーラー
８０ 石英ガラス
１００ ＣＷレーザ光結晶化装置
２００、３００ 基材
２１０、２４０、３２０ 非結晶性半導体膜
２１１、２４１、３２１ ＳＰＣ結晶性半導体膜
２１２、２４２、３２２ Ｅｘ結晶性半導体膜
２２０、３５０ ゲート電極
２３０、３４０ ゲート絶縁膜
２５０ 半導体膜
２７０、３１０ ドレイン電極
４６０ 保護膜

Claims (17)

  1. 短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるよう前記非結晶性半導体膜に照射する第１工程と、
    前記第１工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜は、前記６００℃から１１００℃の温度範囲に対応して結晶化する第２工程と、
    前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により１１００℃から１４１４℃になり、前記１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、を含み、
    前記上に凸の連続的な光強度分布は、前記長軸方向に所定の強度以上となる領域範囲を有し、
    前記領域範囲は、前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域に対応している
    結晶性半導体膜の製造方法。
  2. 前記凸の連続的な光強度分布は、ガウシアン分布である
    請求項１に記載の結晶性半導体膜の製造方法。
  3. 前記第１工程において、前記連続発振型のレーザ光を、前記非結晶性半導体膜の温度範囲が６００℃から８００℃の範囲になるよう前記非結晶性半導体膜に照射する
    請求項１に記載の結晶性半導体膜の製造方法。
  4. 前記第１工程において、
    前記連続発振型のレーザ光を、前記非結晶性半導体膜にマイクロセカンドオーダにて照射する
    請求項１に記載の結晶性半導体膜の製造方法。
  5. 前記第１工程において、
    前記連続発振型のレーザ光を前記非結晶性半導体膜上に照射する時間は、１０〜１００マイクロセカンドである
    請求項４に記載の結晶性半導体膜の製造方法。
  6. 前記第１工程の前に、
    基材を準備する第４工程と、
    前記基材の上にゲート電極を所定間隔ごとに複数配置する第５工程と、
    前記所定間隔ごとに配置された複数のゲート電極上に絶縁膜を成膜する第６工程と、
    前記絶縁膜上に前記非結晶性半導体膜を成膜する第７工程と、を含み、
    前記所定間隔ごとに配置された複数のゲート電極に対応する前記非結晶性半導体膜上の領域の温度が前記潜熱により１１００℃から１４１４℃になるように、前記上に凸の連続的な光強度分布の前記長軸の方向における一定の幅が規定されている
    請求項１に記載の結晶性半導体膜の製造方法。
  7. 前記所定間隔ごとに配置された複数のゲート電極に対応する前記非結晶性半導体膜上の領域は、前記所定間隔ごとに配置された複数のゲート電極の幅を覆う領域である
    請求項６に記載の結晶性半導体膜の製造方法。
  8. 基材と、
    前記基材の上方に配置された複数のゲート電極と、
    前記ゲート電極上に形成された絶縁膜と、
    前記基材の上方に配置された複数のゲート電極上の絶縁膜を覆って形成された結晶性半導体膜と、を具備し、
    前記結晶性半導体膜は、
    平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成されており、前記複数のゲート電極が配置された領域にまたがって連続して形成される前記結晶性半導体膜内の第１領域と、
    平均結晶粒径が２５ｎｍから３５ｎｍによって構成されており、前記第１領域に隣接して形成されている、前記結晶性半導体膜内の第２領域とを有する
    結晶性半導体膜付き基板。
  9. 前記結晶性半導体膜は、アモルファスと結晶の混晶を含む
    請求項８に記載の結晶性半導体膜付き基板。
  10. 前記複数のゲート電極は、前記基材の上方に列状に配置され、
    前記平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される結晶性半導体膜内の第１領域は、前記複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されている
    請求項８または請求項９に記載の結晶性半導体膜付き基板。
  11. 前記平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される結晶性半導体膜内の第１領域は、
    短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるよう前記非結晶性半導体膜に照射する第１工程と、前記第１工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記６００℃から８００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第２工程と、
    前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により１１００℃から１４１４℃になり、前記１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、により形成され、
    前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定され、
    前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域は、前記第１領域に対応する
    請求項８〜請求項１０のいずれか１項に記載の結晶性半導体膜付き基板。
  12. ボトムゲート型の薄膜トランジスタであって、
    ゲート電極と、
    前記ゲート電極上に形成された絶縁膜と、
    前記絶縁膜上に形成された結晶性半導体膜と、
    前記結晶性半導体膜上に形成されたソース／ドレイン電極と、を具備し、
    前記結晶性半導体膜は、
    前記結晶性半導体膜内の平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成され、
    前記結晶粒は、
    短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるよう前記非結晶性半導体膜に照射する第１工程と、
    前記第１工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記６００℃から８００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第２工程と、
    前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により１１００℃から１４１４℃になり、前記１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、により形成され、
    前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定されている
    薄膜トランジスタ。
  13. 基材と、
    前記基材の上方に配置された複数のソース／ドレイン電極と、
    前記ソース／ドレイン電極上に形成された絶縁膜と、
    前記基材の上方に配置された複数のソース／ドレイン電極上に形成された絶縁膜を覆って形成された結晶性半導体膜と、を具備し、
    前記結晶性半導体膜は、
    前記結晶性半導体膜内の平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成されており、前記複数のソース／ドレイン電極が配置された領域にまたがって連続して形成される前記結晶性半導体膜内の第１領域と、
    平均結晶粒径が２５ｎｍから３５ｎｍによって構成されており、前記第１領域に隣接して形成されている前記結晶性半導体膜内の第２領域とを有する
    結晶性半導体膜付き基板。
  14. 前記結晶性半導体膜は、アモルファスと結晶の混晶を含む
    請求項１３に記載の結晶性半導体膜付き基板。
  15. 前記複数のゲート電極は、前記基材の上方に列状に配置され、
    前記平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される結晶性半導体膜内の第１領域は、前記複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されている
    請求項１３または請求項１４に記載の結晶性半導体膜付き基板。
  16. 前記平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成される結晶性半導体膜内の第１領域は、
    短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるよう前記非結晶性半導体膜に照射する第１工程と、
    前記第１工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記６００℃から８００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第２工程と、
    前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により１１００℃から１４１４℃になり、前記１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、により形成され、
    前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域は、一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定され、
    前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域は、前記第１領域に対応する
    請求項１３〜請求項１５のいずれか１項に記載の結晶性半導体膜付き基板。
  17. トップゲート型の薄膜トランジスタであって、
    ソース／ドレイン電極と、
    前記ソース／ドレイン電極上に形成された結晶性半導体膜と、
    前記結晶性半導体膜上に形成された絶縁膜と、
    前記絶縁膜上に形成されたゲート電極と、を具備し、
    前記結晶性半導体膜は、
    前記結晶性半導体膜内の平均結晶粒径が４０ｎｍから６０ｎｍである結晶粒によって構成され、
    前記結晶粒は、
    短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が６００℃から８００℃の範囲になるよう前記非結晶性半導体膜に照射する第１工程と、
    前記第１工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記６００℃から８００℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第２工程と、
    前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により１１００℃から１４１４℃になり、前記１１００℃から１４１４℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第３工程と、により形成され、
    前記潜熱により１１００℃から１４１４℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定されている
    薄膜トランジスタ。
JP2011533465A 2010-05-10 2010-05-10 結晶性半導体膜の製造方法、結晶性半導体膜付き基板、薄膜トランジスタ Withdrawn JPWO2011141949A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/003157 WO2011141949A1 (ja) 2010-05-10 2010-05-10 結晶性半導体膜の製造方法、結晶性半導体膜付き基板、薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JPWO2011141949A1 true JPWO2011141949A1 (ja) 2013-07-22

Family

ID=44914029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011533465A Withdrawn JPWO2011141949A1 (ja) 2010-05-10 2010-05-10 結晶性半導体膜の製造方法、結晶性半導体膜付き基板、薄膜トランジスタ

Country Status (5)

Country Link
US (1) US20110297950A1 (ja)
JP (1) JPWO2011141949A1 (ja)
KR (1) KR20130044124A (ja)
CN (1) CN102754187A (ja)
WO (1) WO2011141949A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130045136A (ko) 2010-06-21 2013-05-03 파나소닉 액정 디스플레이 주식회사 박막 트랜지스터 어레이 장치, 유기 ｅｌ 표시 장치, 및, 박막 트랜지스터 어레이 장치의 제조 방법
JP5891504B2 (ja) 2011-03-08 2016-03-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタアレイ装置の製造方法
KR20140018081A (ko) 2011-06-02 2014-02-12 파나소닉 주식회사 박막 반도체 장치의 제조 방법, 박막 반도체 어레이 기판의 제조 방법, 결정성 실리콘 박막의 형성 방법, 및 결정성 실리콘 박막의 형성 장치
WO2013031198A1 (ja) 2011-08-30 2013-03-07 パナソニック株式会社 薄膜形成基板の製造方法、薄膜素子基板の製造方法、薄膜基板及び薄膜素子基板
KR101888089B1 (ko) * 2011-09-29 2018-08-16 엘지디스플레이 주식회사 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
WO2013046280A1 (ja) 2011-09-30 2013-04-04 パナソニック株式会社 薄膜トランジスタアレイ装置、ｅｌ表示パネル、ｅｌ表示装置、薄膜トランジスタアレイ装置の製造方法、ｅｌ表示パネルの製造方法
JP5998397B2 (ja) * 2011-10-25 2016-09-28 株式会社Ｊｏｌｅｄ 薄膜半導体装置及びその製造方法
KR20230082837A (ko) 2021-12-02 2023-06-09 인하대학교 산학협력단 실리콘계 물질의 단결정 성장방법
WO2024039688A2 (en) * 2022-08-15 2024-02-22 Cellino Biotech, Inc. Systems and methods for cell manufacturing

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4397439B2 (ja) * 1997-09-30 2010-01-13 株式会社半導体エネルギー研究所 半導体装置
KR100848099B1 (ko) * 2002-05-27 2008-07-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
JP2003229359A (ja) * 2001-11-29 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005136138A (ja) * 2003-10-30 2005-05-26 Sony Corp 薄膜半導体装置の製造方法、薄膜半導体装置、表示装置の製造方法、および表示装置
JP5388433B2 (ja) * 2006-10-03 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
EP2291856A4 (en) * 2008-06-27 2015-09-23 Semiconductor Energy Lab THIN FILM TRANSISTOR
TWI491048B (zh) * 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置

Also Published As

Publication number Publication date
US20110297950A1 (en) 2011-12-08
KR20130044124A (ko) 2013-05-02
CN102754187A (zh) 2012-10-24
WO2011141949A1 (ja) 2011-11-17

Similar Documents

Publication Publication Date Title
JPWO2011141949A1 (ja) 結晶性半導体膜の製造方法、結晶性半導体膜付き基板、薄膜トランジスタ
US8748326B2 (en) Device and method for forming low-temperature polysilicon film
US8421080B2 (en) Thin-film transistor array device, organic EL display device, and method of manufacturing thin-film transistor array device
JP4190798B2 (ja) 薄膜トランジスタ及びその製造方法
KR20030057484A (ko) 반도체 장치 및 그 반도체 장치의 생산 시스템
KR20020032551A (ko) 박막 반도체 장치의 제조 방법
JP2004335839A (ja) 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置
JP5085902B2 (ja) 表示装置の製造方法
JP2003031496A (ja) 半導体基板の製造方法及び半導体装置
KR100333275B1 (ko) 액정표시장치의 ｔｆｔ 및 그 제조방법
KR20140018081A (ko) 박막 반도체 장치의 제조 방법, 박막 반도체 어레이 기판의 제조 방법, 결정성 실리콘 박막의 형성 방법, 및 결정성 실리콘 박막의 형성 장치
JP2006295117A (ja) 多結晶シリコン薄膜の製造方法、及びこれを有する薄膜トランジスタの製造方法
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
TWI352391B (ja)
JP2007281421A (ja) 半導体薄膜の結晶化方法
US8535994B2 (en) Thin-film transistor array device manufacturing method
US7541615B2 (en) Display device including thin film transistors
KR100660814B1 (ko) 박막트랜지스터의 반도체층 형성방법
WO2013030885A1 (ja) 薄膜形成基板の製造方法及び薄膜基板
KR20060106170A (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
CN100573886C (zh) 显示装置
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
JP2007281465A (ja) 多結晶膜の形成方法
KR101137734B1 (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
JP2011216665A (ja) 結晶性半導体膜の形成方法、および、半導体デバイスの製造方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20140314