JP2006295117A - 多結晶シリコン薄膜の製造方法、及びこれを有する薄膜トランジスタの製造方法 - Google Patents

多結晶シリコン薄膜の製造方法、及びこれを有する薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2006295117A
JP2006295117A JP2005320302A JP2005320302A JP2006295117A JP 2006295117 A JP2006295117 A JP 2006295117A JP 2005320302 A JP2005320302 A JP 2005320302A JP 2005320302 A JP2005320302 A JP 2005320302A JP 2006295117 A JP2006295117 A JP 2006295117A
Authority
JP
Japan
Prior art keywords
thin film
laser beam
silicon thin
polycrystalline silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005320302A
Other languages
English (en)
Inventor
Chi-Woo Kim
治 宇 金
Se Jin Chung
世 鎭 鄭
Ui-Jin Chung
義 振 鄭
Tohan Kim
東 範 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050028628A external-priority patent/KR20060106170A/ko
Priority claimed from KR1020050028632A external-priority patent/KR101137734B1/ko
Priority claimed from KR1020050028629A external-priority patent/KR20060106171A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006295117A publication Critical patent/JP2006295117A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract


【課題】電気的な特性を向上させた多結晶シリコン薄膜の製造方法及びこれを有する薄膜トランジスタの製造方法が開示されている。
【解決手段】多結晶シリコン薄膜の製造方法は、基板の第１端部に形成された非晶質シリコン薄膜の一部にレーザービームを照射して、非晶質シリコン薄膜の一部を完全液化する段階と、レーザービームによって完全液化した非晶質シリコン薄膜内でシリコングレインを成長させて結晶化する段階と、シリコングレインの大きさを増加させ、第１多結晶シリコン薄膜を形成するためにレーザービームを第１端部から第１端部と対向する基板の第２端部に所定間隔に移動させ、反復的に照射する段階を含む。このように、レーザービームを基板の第１端部から第２端部に所定間隔に移動させ、反復的に照射することによって、電気的な特性が向上された多結晶シリコン薄膜を形成することができる。
【選択図】図１

Description

本発明は、多結晶シリコン薄膜の製造方法及びこれを有する薄膜トランジスタの製造方法に係わり、より詳細には、電気的な特性を向上させた多結晶シリコン薄膜の製造方法、及びこれを有する薄膜トランジスタの製造方法に関する。
従来の液晶表示装置（ＬＣＤ）は、スイッチング素子として非晶質シリコン薄膜トランジスタ（ａ−Ｓｉ ＴＦＴ）を採用していたが、最近には高画質の表示品質が要求されることに応じて動作速度が速い多結晶シリコン薄膜トランジスタ（ｐｏｌｙ−Ｓｉ ＴＦＴ）を多く採用している。
前記多結晶シリコン薄膜トランジスタにおいて、多結晶シリコン薄膜を形成する方法は、多結晶シリコン薄膜を直接基板上に形成する方法と、非晶質シリコン薄膜を基板上に形成させた後、前記非晶質シリコン薄膜を熱処理して多結晶シリコン薄膜を形成する方法などがある。
一般的に、前記液晶表示装置（ＬＣＤ）に用いられるガラス基板は、６００℃以上になる一般的な熱処理工程で変形する恐れがあるので、前記非晶質シリコン薄膜を熱処理する方法としては、エキシマレーザーを用いた方法が用いられる。このようなエキシマレーザーによる熱処理方法（ＥＬＡ）とは、高いエネルギを有するレーザービームを前記非晶質シリコン薄膜に照射することであって、数十ナノ秒（ｎｓ）の瞬間的な加熱によって前記非晶質シリコン薄膜が結晶化され、前記ガラス基板に損傷を与えないという長所を有する。
また、前記エキシマレーザーによる熱処理方法（ＥＬＡ）は、前記非晶質シリコン薄膜を液体状態で溶融した後、固体に固相化されるとき、シリコン原子を優秀な結晶性を有するグレイン形態で再配列するので、比較的高い電気移動度を有するシリコン薄膜を形成させる。即ち、前記エキシマレーザーによる熱処理方法（ＥＬＡ）で形成された多結晶シリコン薄膜トランジスタは、スイッチオン状態のときに高い電気移動度を有する。
しかし、前記多結晶シリコン薄膜トランジスタは、スイッチオフ状態のときにも前記グレインの境界部位を通じて漏洩電流が流れる問題点を有する。即ち、前記多結晶シリコン薄膜トランジスタは、シリコン原子間の結合が相対的に弱いグレインの境界部位にて電子−ホール対の生成による漏洩電流が発生する問題点を有する。
本発明の技術的課題は、このような従来の問題点を解決することであって、本発明の目的は、グレインの大きさを増加させて電気的な特性を向上させた多結晶シリコン薄膜の製造方法を提供することにある。
本発明の他の目的は、前記の多結晶シリコン薄膜の製造方法を含む薄膜トランジスタの製造方法を提供することにある。
前記本発明の目的を達成するために、一実施例による多結晶シリコン薄膜の製造方法は、基板の第１端部に形成された非晶質シリコン薄膜の一部にレーザービームを照射して、前記非晶質シリコン薄膜の一部を完全液化させる段階と、前記レーザービームによって、完全液化した非晶質シリコン薄膜内でシリコングレインを成長させて決定化する段階と、前記シリコングレインの大きさを増加させ、第１多結晶シリコン薄膜を形成するためにレーザービームを、前記第１部分から前記第１端部と対向する前記基板の第２部分に所定間隔に移動させて反復的に照射する段階と、を含む。
前記本発明の他の目的を達成するために、一実施例による薄膜トランジスタの製造方法は、非晶質シリコン薄膜を基板上に形成する段階と、レーザーから発生されたレーザービームを用いて前記非晶質シリコン薄膜を多結晶シリコン薄膜に変更する段階と、前記多結晶シリコンパターンの一部をエッチングして多結晶シリコンパターンを形成する段階と、前記多結晶シリコンパターンを保護する第１絶縁膜を形成する段階と、前記第１絶縁膜上にゲート電極を形成する段階と、前記ゲート電極及び第１絶縁膜をカバーする第２絶縁膜を形成する段階と、前記第１絶縁膜及び第２絶縁膜の一部をエッチングしてコンタクトホールを形成する段階と、前記コンタクトホールを通じて前記多結晶シリコンパターンと電気的連結されたソース電極及びドレイン電極を形成する段階と、を含む。
このような多結晶シリコン薄膜の製造方法及びこれを有する薄膜トランジスタの製造方法によると、レーザービームを基板の第１端部から第２端部に所定間隔に移動させ、反復的に照射することで、シリコングレインの大きさを増加させ、その結、果電気的な特性が向上された多結晶シリコン薄膜を形成することができる。
以下、添付した図面を参照して本発明の望ましい実施例をより詳細に説明する。
＜多結晶シリコン薄膜の製造方法の実施例１＞
図１は、本発明の第１実施例による多結晶シリコン薄膜を製造するための製造装置を示した断面図であり、図２は、本発明の第１実施例による多結晶シリコン薄膜の製造方法を示した概念図であり、図３は、図１のＡ部分を拡大して示した断面図である。
図１乃至図３を参照すると、多結晶シリコン薄膜１４０を製造するための製造装置は、レーザー１０、ＸＹステージ２０、基板１００を含む。
前記レーザー１０は、レーザービーム２００を断続に発生させ、前記レーザービーム２００を前記基板に照射する。前記レーザー１０は、短波長、高出力、及び高効率のレーザービームを発生させるエキシマレーザーであることが望ましい。前記エキシマレーザーは、例えば、非活性気体、非活性気体ハロゲン化物、ハロゲン化水銀、非活性気体酸化合物、及び多原子エキシマを含む。ここで、前記非活性気体としてはＡｒ２、Ｋｒ２、Ｘｅ２などがあり、前記非活性気体ハロゲン化物としてはＡｒＦ、ＡｒＣｌ、ＫｒＦ、ＫｒＣｌ、ＸｅＦ、ＸｅＣｌなどがあり、前記ハロゲン化水銀としては、ＨｇＣｌ、ＨｇＢｒ、ＨｇＩなどがあり、前記非活性気体酸化合物としてはＡｒＯ、ＫｒＯ、ＸｅＯなどがあり、前記多原子エキシマとしてはＫｒ２Ｆ、Ｘｅ２Ｆなどがある。
前記エキシマレーザー１０から発生したレーザービームの波長は、２００ｎｍ〜４００ｎｍの範囲を有し、望ましくは前記レーザービームの波長は２５０ｎｍまたは３０８ｎｍである。前記レーザービームの周波数は３００Ｈｚ〜６０００Ｈｚの範囲を有し、望ましくは、４０００Ｈｚ〜６０００Ｈｚの範囲を有する。
前記ＸＹステージ２０は、前記基板１００を支持し、前記基板１００を一定間隔を有するように少しずつ反復的に移動させる。例えば、前記ＸＹステージ２０は、前記基板１００を一定間隔に右側から左側に少しずつ移動させる。
前記ＸＹステージ２０が前記基板１００を少しずつ反復的に移動させるたびに、前記レーザーから発生された前記レーザービーム２００は、相対的に前記基板１００の第１端部１０２から前記基板１００の第２端部１０４に少しずつ移動されながら前記基板１００に照射される。ここで、前記基板１００の第１端部１０２は前記基板１００の左側端部を示し、前記基板１００の第２端部１０４は前記基板１００の右側端部を示す。これとは違って、前記ＸＹステージ２０は前記基板１００を一定間隔に左側から右側に少しずつ移動させることもできる。
前記基板１００は、前記ＸＹステージ２０上に配置され、透明基板１１０、酸化層１２０、及び非晶質シリコン薄膜１３０を含む。前記基板１００のサイズは用途によって異なるが、一例として４７０ｍｍ×３６０ｍｍの大きさを有する。
前記透明基板１１０は、前記ＸＹステージ２０上に配置され、光が通過するようにガラスまたは石英で形成される。前記酸化層１２０は前記透明基板１１０上に形成され、前記透明基板１１０と前記非晶質シリコン薄膜１３０との間の界面特性を向上させる。前記非晶質シリコン薄膜１３０は、化学蒸着方法によって前記酸化層１２０上に形成され、非晶質シリコン（ａ−Ｓｉ）で構成される。
前記レーザー１０から発生した前記レーザービーム２００は、前記非晶質薄膜１３０に照射され、前記非晶質シリコン薄膜１３０の一部を瞬間に溶融させる。溶融された前記非晶質シリコン薄膜１３０は、急速に固相結晶化を起こし、その結果、多結晶シリコン（ｐ−Ｓｉ）で構成された多結晶シリコン薄膜１４０が形成される。
図４乃至図９は、図２で示した製造方法によって多結晶シリコン薄膜が成長する過程を説明するために示した断面図である。具体的に、図４は、レーザービームによって非晶質シリコン薄膜の一部が液化する過程を示したものであり、図５は、液化したシリコンが両側面に成長する過程を示したものであり、図６は、液化したシリコンの側面成長によって中央に突出部が形成される過程を示したものであり、図７は、レーザービームを再び照射して突出部を液化する過程を示したものであり、図８は、液化したシリコンが再び両側面に成長する過程を示したものであり、図９は、液化したシリコンの側面成長によって中央に再び突出部が形成される過程を示したものである。
図４を参照すると、まず、前記非晶質シリコン薄膜１３０が形成された基板１００と前記レーザービーム２００を発生させるレーザー１０を準備する。前記基板１００は、前記ＸＹステージ２０上に配置され、前記レーザービーム２００は、狭い幅と長い長さを有する。ここで、前記レーザービーム２００の長さは、前記基板１００のいずれか一辺の長さと同一であることが望ましく、前記レーザービーム２００の幅は、前記シリコングレインが側面成長する長さの二倍以上であることが望ましい。
その後、前記レーザー１０から発生された前記レーザービーム２００は、前記基板１００の第１端部１０２に形成された前記非晶質シリコン薄膜１３０の一部に照射される。前記レーザービーム２００が照射された前記非晶質シリコン薄膜１３０の一部は完全液化され、液相シリコン１３４に相の変形を起こし、その以外の他の部分は液化せず、固相非晶質薄膜１３２で維持される。
ここで、前記レーザービーム２００は、一回の照射によって前記非晶質シリコン薄膜１３０を液化させることができるエネルギ密度を有することが望ましいが、これとは違って、前記レーザービーム２００は数回前記非晶質シリコン薄膜１３０に照射され、前記非晶質シリコン薄膜１３０を液化することもできる。
図５を参照すると、前記液相シリコン１３４は、液化されない両側面の前記固相非晶質シリコン薄膜１３２から向い合う方向に成長しながら固相結晶化が行われる。ここで、前記固相非晶質シリコン薄膜１３２は、前記液晶シリコン１３４が成長するためのシリコングレインの核として作用する。即ち、前記固相非晶質シリコン薄膜１３２が前記シリコングレインが成長するのにおいて核として作用することにより、前記液相シリコン１３４は、両側面から前記レーザービーム２００の幅だけ側面成長が行われる。ここで、前記液相シリコン１３４の側面成長の長さは１μｍ〜５μｍの範囲を有することができ、一般的に２μｍ〜４μｍの範囲を有する。
図６を参照すると、前記液相シリコン１３４が両側から側面成長をすることによって、両側面の中央には所定の高さを有する突出部１４６が形成される。前記突出部１４６は、前記液相シリコン１３４の側面成長が両側面の中央で接することによって形成されるものであって、前記多結晶シリコン薄膜１４０の電気移動度を減少させる。したがって、前記突出部１４６は高い電気移動度を要求するシリコン薄膜からは除去されることが望ましい。
図７を参照すると、前記レーザービーム２００を前記基板１００の第１端部１０２から第２端部１０４に所定間隔に移動させ、再び前記基板１００に照射することによって、前記突出部１４６を液化させて除去する。即ち、前記レーザービーム２００が前記基板１００に再び照射されることによって、前記突出部１４６が液化されるだけでなく、前記多結晶シリコン薄膜の一部及び前記非結晶シリコン薄膜の一部も液化され、再び前記液相シリコン１３４を形成する。ここで、前記レーザービーム２００の移動間隔は、前記突出部１４６を完全液化させることができる距離を有することが望ましい。
図８を参照すると、再び液化されて形成された前記液相シリコン１３４は、両側面の前記固相非晶質シリコン薄膜１３２から向い合う方向に成長しながら再び固相結晶化が行われる。このような二番目の固相結晶化が行われるとき、前記液晶シリコン１３４の中央から左側に配置された前記多結晶シリコン薄膜１４０は、前記液相シリコン１３４を吸収しながら右側に更に長く成長する反面、前記液相シリコン１３４の中央から右側に配置された前記非晶質シリコン薄膜１３２は、左側に前記レーザービーム２００の幅の半分だけ成長する。
図９を参照すると、前記液相シリコン１３４が再び両側面から側面成長をすることによって、両側面の中央には所定の高さを有する突出部１４６が再び形成される。
このように、前記突出部１４６が再び形成されると、前記レーザービーム２００が再び所定間隔に移動され、前記突出部１４６を液化させ、液化した前記液相シリコン１３４は、再び側面成長が行われる過程を反復することによって、より高い電気移動度を有する前記多結晶シリコン薄膜１４０を形成することができる。
図１０乃至図１２は、図２で示した製造方法によって多結晶シリコン薄膜が成長する過程を説明するために示された平面図である。具体的に、図１０は、レーザービームが一番目に照射されるときの多結晶シリコン薄膜を単純化して示したものであり、図１１は、レーザービームが二番目に照射されるときの多結晶シリコン薄膜を単純化して示したものであり、図１２は、レーザービームが三番目に照射されるときの多結晶シリコン薄膜を単純化して示したものである。
図１０を参照すると、前記レーザー１０から発生したレーザービーム２００が一番目に前記非晶質シリコン薄膜１３０の一部に照射される。前記レーザービーム２００が照射された前記非晶質シリコン薄膜１３０の一部は瞬間に溶融され、前記液相シリコン１３４に変化し、前記液相シリコン１３４は液化しない両側面の前記固相シリコン薄膜１３２から側面成長が行われる。
前記液相シリコン１３４の側面成長が行われるとき、両側にある前記固相シリコン薄膜１３２は成長のための核として作用する。前記シリコンの核が前記液相シリコン１３４を吸収しながら成長することによって、複数のシリコングレイン１４２が生成される。前記シリコングレイン１４２は、前記液相シリコン１３４を吸収しながら更に成長するようになって互いに接するようになり、前記シリコングレイン１４２が互いに接しながら前記シリコングレイン１４２の間にはシリコングレイン境界１４４が形成される。
前記シリコングレイン１４２が側面成長をすることによって、両側の中央では所定の高さを有する突出部１４４が形成される。前記突出部１４４は、前記レーザービーム２００の幅の半分に当たる両側面の中央に沿ってほぼ一直線に形成される。
図１１を参照すると、前記レーザービーム２００は、所定の間隔に移動して前記多結晶シリコン薄膜１４０の一部及び前記非晶質シリコン薄膜１３０の一部に二番目に照射される。ここで、前記レーザービーム２００の第１移動幅（Ｄ１）は、前記突出部１４６を液化して除去可能であるように前記レーザービーム２００の短縮方向に幅の半分以下の間隔を有することが望ましい。例えば、前記レーザービーム２００の移動幅（Ｄ１）は、１μｍ〜４μｍの範囲を有する。
また、前記レーザービーム２００が前記非晶質シリコン薄膜１３０に過度に照射される場合、前記非晶質シリコン薄膜１３０が前記レーザービーム２００によって剥がれる現象が起きる恐れがある。前記非晶質シリコン薄膜１３０が剥がれる現象を防止するために、一番目に照射された前記レーザービーム２００と二番目に照射されたレーザービーム２００が重なる面積は前記レーザービーム２００の全体面積の９０％以下であることが望ましい。
前記レーザービーム２００が二番目に照射されることによって、前記突出部１４４、前記多結晶シリコン薄膜１４０の一部及び前記非晶質シリコン薄膜１３０の一部が溶解され、前記液相シリコン１３４が再び形成される。前記液相シリコン１３４の左側面には前記レーザービーム２００の一番目の照射のとき形成された前記多結晶シリコン薄膜１４０があり、前記液相シリコン１３４の右側面には既存の前記固相非晶質シリコン薄膜１３２がある。
ここで、前記多結晶シリコン薄膜１４０内にある前記シリコングレイン１４２は、前記液相シリコン１３４を吸収しながら右側に更に長く成長し、前記固相非晶質シリコン薄膜１３２も前記液相シリコン１３４を吸収して左側に新しいシリコングレイン１４２を形成しながら成長する。前記シリコングレイン１４２が側面成長をすることによって、両側面の中央には所定の高さを有する新しい突出部１４６が形成される。
図１２を参照すると、前記レーザービーム２００は、所定の間隔に再び移動して、前記多結晶シリコン薄膜１４０の一部及び前記非晶質薄膜１３０の一部に三番目に照射される。ここで、前記レーザービーム２００の第２移動幅（Ｄ２）は、前記第１移動幅（Ｄ１）と同一の大きさを有することが望ましく、前記新しい突出部１４６が溶融されて除去されるように前記レーザービーム２００の幅の半分以下の間隔を有する。
前記レーザービーム２００が三番目に照射されることによって、前記多結晶シリコン薄膜１４０の一部及び前記非晶質シリコン薄膜１３０の一部が溶解されて前記液相シリコン１３４が再び形成される。ここで、前記液相シリコン１３４の左側面にある前記多結晶シリコン薄膜１４０の前記シリコングレイン１４２は、前記液相シリコン１３４を吸収しながら右側に更に長く成長し、前記液晶シリコン１３４の右側面にある前記固相非晶質シリコン薄膜１３２は、前記液相シリコン１３４を吸収して左側に新しいシリコングレイン１３４を形成しながら成長する。このようなシリコングレン１４２が側面成長をすることによって、両側面の中央では所定高さを有するまた新しい突出部１４６が形成される。
このように、前記突出部１４６の生成及び消滅を反復しながら前記シリコングレイン１４２が側面成長をすることによって、より高い電気移動度を有する前記多結晶シリコン薄膜１４０を形成することができる。
図１３は、図２で示した方法により完成した多結晶シリコン薄膜を概略的に示した平面図である。
図１３を参照すると、前記製造方法によって完成した多結晶シリコン薄膜１４０は、複数のシリコングレイン１４２及び複数のシリコングレイン境界１４４で構成される。
前記シリコングレイン１４２は、それぞれ左側から右側（第１方向）または右側から左側に平行に成長した形状を有する。前記シリコングレイン境界１４４も前記シリコングレイン１４２の形状によって平行な方向に形成される。したがって、前記多結晶シリコン薄膜１４０は、左側から右側または右側から左側に高い電気移動度を有する反面、上から下に（第２方向）または下から上に低い電気移動度を有する。このように、前記多結晶シリコン薄膜１４０が上下に低い電気移動度を有する理由は、左側から右側に平行に形成された前記シリコングレイン境界１４４によって電子及び電孔などの移動が邪魔されるためである。
図１４は、図１のレーザーから発生したレーザービームをＩ−Ｉ’に沿って見たエネルギ密度の分布を示したグラフであり、図１５は、図１４のＢ部分を拡大して示したグラフである。
図１４及び図１５を参照すると、前記レーザー１０から発生された前記レーザービーム２００は、前記レーザービーム２００のエネルギ密度の分布によって傾斜部２１０と頂上部２２０で構成される。即ち、前記レーザービーム２００を短軸方向に沿って見たとき、前記レーザービーム２００のエネルギ密度分布度は傾いたエネルギ密度分布を有する傾斜部２１０と、比較的に一定のエネルギ密度分布を有する頂上部２２０で構成される。ここで、前記傾斜部２１０は、前記頂上部２２０を挟んで両側面に形成される。
前記レーザービーム２００の長軸方向の長さは、前記基板１００のいずれか一辺の長さと同一に形成されることが望ましい。例えば、前記基板１００のサイズが４７０ｍｍ×３６０ｍｍの大きさを有する場合、前記レーザービーム２００の長軸方向の長さは４７０ｍｍであるか、あるいは３６０ｍｍであってもよい。
前記レーザービーム２００の短軸方向の幅（Ｌ）幅は一般的に前記レーザービーム２００の拡散性質によって、３μｍ以下に形成しにくい。また、前記レーザービーム２００の幅（Ｌ）が大きく形成される場合、前記レーザービーム２００は、広い幅を有する前記液相シリコン１３４を形成させる。このように、前記液相シリコン１３４が広い幅を有する場合、前記液相シリコン１３４は側面成長だけでなく前記液相シリコン１３４の内部で微細結晶によって成長することができる。したがって、前記レーザービーム２００の幅（Ｌ）は、３μｍ〜１０μｍの長さを有することが望ましい。
前記頂上部２２０での前記レーザービーム２００のエネルギ密度は４００ｍＪ／ｃｍ２〜１０００ｍＪ／ｃｍ２の範囲を有することが望ましい。前記レーザービーム２００のエネルギ密度が４００ｍＪ／ｃｍ２以下である場合、前記レーザービーム２００は前記非晶質シリコン薄膜１３０を溶融することができないためであり、前記レーザービーム２００のエネルギ密度が１０００ｍＪ／ｃｍ２以上である場合、前記レーザービーム２００は前記非晶質シリコン薄膜１３０を過度に溶融させ、前記非晶質シリコン薄膜１３０を剥ぐという問題を発生させるためである。
前記頂上部２１０の傾き（Ｓ）は１０μｍ以下であり、望ましくは３μｍ以下である。ここで、前記傾斜部２１０の傾き（Ｓ）は、前記傾斜部２１０での前記レーザービーム２００のエネルギ密度の傾いた程度を示し、前記傾斜部２１０での前記レーザービーム２００のエネルギ密度が前記レーザービーム２００の最大エネルギ密度に対して１０％から９０％に増加するか減少するとき、前記レーザービーム２００の位置の変化によって測定される。前記傾斜部２１０の傾き（Ｓ）が１０μｍ以上である場合、位置による前記レーザービーム２００のエネルギ密度の均一度が減少して、前記液相シリコン１３４の側面成長を邪魔する恐れがある。
前記頂上部２２０での前記レーザービーム２００のエネルギ密度が変動する幅（Ｆ）は、前記レーザービーム２００の最大エネルギ密度に対して５％以下であることが望ましい。即ち、前記最大エネルギ密度に対して９０％以上のレーザービーム２００において、前記レーザービーム２００の最大エネルギ密度を有する最大点２２２と最小エネルギ密度を有する最小点２２４との差が５％であることが望ましい。前記頂上部２１０のエネルギ密度の変動幅（Ｓ）が５％以上である場合、前記頂上部２２０のエネルギ密度の均一度が減少して、前記液相シリコン１３４の側面成長を邪魔するだけでなく、前記液相シリコン１３４内の低温部分で微細な結晶が成長する可能性もある。
本実施例によると、前記レーザービーム２００が所定間隔に移動され、反復的に前記非晶質シリコン薄膜１３０に照射されることによって、前記シリコングレイン１４２の大きさが増加した前記多結晶シリコン薄膜１４０を形成することができる。
＜多結晶シリコン薄膜の製造方法の実施例２＞
本発明の第２実施例による多結晶シリコン薄膜の製造方法は、多結晶シリコン薄膜を除くと、前述した第１実施例の多結晶シリコン薄膜の製造方法と同一の構成を有するので、その重複された説明は省略し、同一の構成要素に対しては同一の参照符号及び名称を付与する。
図１６乃至図１８は、本発明の第２実施例による多結晶シリコン薄膜の製造方法によって多結晶シリコン薄膜が成長する過程を説明するために示した平面図である。具体的には、図１６は、レーザービームが一番目に照射される時の多結晶シリコン薄膜を単純化して示したものであり、図１７は、レーザービームが二番目に照射されるときの多結晶シリコン薄膜を単純化して示したものであり、図１８は、レーザービームが三番目に照射されるときの多結晶シリコン薄膜を単純化して示したものである。
図１６を参照すると、前記レーザー１０から発生したレーザービーム２００が一番目に前記非晶質シリコン薄膜１３０の一部に照射される。前記レーザービーム２００が照射された前記非晶質シリコン薄膜１３０の一部は瞬間に溶融され、前記液相シリコン１３４に変化し、前記液相シリコン１３４は液化されない両側面の前記固相シリコン薄膜１３２から側面成長が行われる。
前記液相シリコン１３４の側面成長が行われるとき、両側にある前記固相シリコン薄膜１３２は、成長のための核として作用する。前記シリコンの核が前記液相シリコン１３４を吸収しながら成長することによって、複数のシリコングレイン１５２が生成される。前記シリコングレイン１５２は、前記液相シリコン１３４を吸収しながら更に成長するようになって互いに接するようになり、前記シリコングレイン１５２が互いに接しながら前記シリコングレイン１５２の間にはシリコングレイン境界１５４が形成される。
前記シリコングレイン１５２が側面成長をすることによって、両側面の中央では、所定の高さを有する突出部１５６が形成される。前記突出部１５６は、前記レーザービーム２００の幅の半分に当たる両側面の中央に沿ってほぼ一直線に形成される。
図１７を参照すると、前記レーザービーム２０は、所定間隔に移動して前記多結晶シリコン薄膜１５０の一部及び前記非晶質シリコン薄膜１３０の一部に二番目に照射される。ここで、前記レーザービーム２００の第１移動幅（Ｂ１）は前記突出部１５６を除去しないよう前記レーザービーム２００の幅の半分以上から前記レーザービーム２００幅以下の間隔を有することが望ましい。
前記レーザービーム２００が二番目に照射されることによって、前記多結晶シリコン薄膜１５０の一部及び前記非晶質シリコン薄膜１３０の一部が溶解され、前記液相シリコン１３４が再び形成される。前記液相シリコン１３４の左側面には、前記レーザービーム２００の一番目の照射のときに形成された前記多結晶シリコン薄膜１５０があり、前記液相シリコン１３４の右側面には既存の前記固相非晶質シリコン薄膜１３２がある。
ここで、前記多結晶シリコン薄膜１５０内にある前記シリコングレイン１５２は、前記液相シリコン１３４を吸収しながら右側に長く成長し、前記固相非晶質シリコン薄膜１３２も前記液相シリコン１３４を吸収して左側面に新しいシリコングレイン１５２を形成しながら成長する。前記シリコングレイン１５２が側面成長をすることによって、両側面の中央では所定高さを有する新しい突出部１５６が形成される。
図１８を参照すると、前記レーザービーム２００は所定間隔に再び移動して前記多結晶シリコン薄膜１５０の一部及び前記非晶質シリコン薄膜１３０の一部に三番目に照射される。ここで、前記レーザービーム２００の第２移動幅（Ｂ２）は、前記第１移動幅（Ｂ２）と同一の大きさを有することが望ましく、前記新しい突出部１５６が除去されないように、前記レーザービーム２００の幅の半分以上から前記レーザービーム２００の幅以下の間隔を有する。
前記レーザービーム２００が三番目に照射されることによって、前記多結晶シリコン薄膜１５０の一部及び前記非晶質シリコン薄膜１３０の一部が溶解され、前記液相シリコン１３４が再び形成される。ここで、前記液相シリコン１３４の左側面にある前記多結晶シリコン薄膜１５０の前記シリコングレイン１５２は、前記液相シリコン１３４を吸収しながら右側に長く成長し、前記液相シリコン１３４の右側面にある前記固相非晶質シリコン薄膜１３２は、前記液相シリコン１３４を吸収して左側に新しいシリコングレイン１３４を形成しながら成長する。このようなシリコングレイン１５２が側面成長をすることによって、両側面の中央では、所定の高さを有するまた新しい突出部１５６が形成される。
このように、前記液相シリコン１３４の側面成長によって形成された前記突出部１５６を除去せず、より多きい移動幅を有し、前記レーザービーム２００を前記非晶質シリコン薄膜１３０に照射することによって、前記多結晶シリコン薄膜１５０を形成するのに所要される時間を短縮することができる。
図１９は、図１６乃至図１８で示した製造方法によって形成された多結晶シリコン薄膜を単純化して示した平面図である。
図１９を参照すると、前記製造方法によって完成した多結晶シリコン薄膜１５０は、複数のシリコングレイン１５２、複数のシリコングレイン境界１５４、及び複数の突出部１５６に構成される。
前記突出部１５６のそれぞれは、上から下に平行に並列に形成される。前記シリコングレイン１５２は、前記突出部１５０の間に所定の大きさを有しながら形成される。前記シリコングレイン境界１５４は、前記突出部１５６の間に前記突出部１５６と垂直な方向に形成されるか、あるいは少し傾いて形成される。また、前記シリコングレイン１５２及び前記シリコングレイン境界１５４は前記多結晶シリコン薄膜１５０のエッジにも形成される。
前記多結晶シリコン薄膜１５０は、前記突出部１５６を含んでいるので、前記突出部１５６を含まない多結晶シリコン薄膜に比べて低い電気移動度を有する。したがって、前記多結晶シリコン薄膜１５０は、あまり高特性が求められないＰＭＯＳ素子を製造するのに用いられることが望ましい。
本実施例によると、より大きい移動幅を有するようレーザービーム２００を前記非晶質シリコン薄膜１３０に照射することによって、高特性が求められない前記多結晶シリコン薄膜１５０をより短い時間で製造することができる。
＜多結晶シリコン薄膜の製造方法の実施例３＞
本発明の第３実施例による多結晶シリコン薄膜の製造方法は、多結晶シリコン薄膜を除くと、前述した第１実施例の多結晶シリコン薄膜の製造方法と同一の構造を有するので、その重複された説明は省略し、同一の構成要素に対しては同一の参照符号及び名称を付与する。
図２０は、本発明の第３実施例による多結晶シリコン薄膜の製造方法を示した概念図である。
図２０を参照すると、前記多結晶シリコン薄膜１６０の製造方法は、まず、非晶質シリコン薄膜１３０が形成された基板１００とレーザービーム２００を発生させるレーザー１０を準備する。前記基板１００は、一定間隔に前記基板１００を移送させるか、回転させるＸＹステージ２０上に配置され、前記レーザービーム２００は、長い長さと狭い幅を有するレーザービームであることが望ましい。前記レーザービーム２００の長さは前記レーザー１０内に含まれた光学ユニット（図示せず）を調節することによって変動が可能である。
ここで、前記基板１００は、互いに向い合っていて左右の両側端に配置された第１端部１０２及び第２端部１０４と、前記第１端部１０２及び第２端部１０４と直交し、上下の両側端に配置された第３端部１０６及び第４端部１０８を含む。また、前記レーザービーム２００は、前記第１端部１０２及び第２端部１０４と同一の長さを有する第１レーザービーム２００ａと、前記第３端部１０６及び第４端部１０８と同一の長さを有する第２レーザービーム２００ｂを含む。
その後、前記第１レーザービーム２００ａを前記基板１００の第１端部１０２に形成された前記非晶質シリコン薄膜１３０の一部に照射して、前記非晶質シリコン薄膜１３０の一部を液化する。ここで、前記非晶質シリコン薄膜１３０の一部は液化して液相シリコン１３４に変形される。
その後、前記液相シリコン１３４内でシリコングレイン１４２を成長させ、前記液相シリコン１３４を固相結晶化する。前記シリコングレイン１４２は、液化されない両側面の前記非晶質シリコン薄膜に基づいて前記液相シリコンを吸収しながら側面成長する。前記シリコングレイン１４２が側面成長することによって、前記両側面の中間には、所定の高さを有する突出部が形成される。
その後、前記第１レーザービーム２００ａを前記第１端部１０２から前記第２端部１０４に所定間隔に移動させ、反復的に照射する。前記第１レーザービーム２００ａが移動される間隔は前記突出部を除去するために前記レーザービーム２００の幅の半分以下を有することが望ましい。前記第１レーザービーム２００ａが所定間隔に移動して照射されることによって、前記シリコングレイン１４２の大きさが左右に更に増加され、第１多結晶シリコン薄膜１４０が形成される。前記第１多結晶シリコン薄膜１４０は、左右が長い形状を有する前記シリコングレイン１４２と、前記シリコングレイン１４２の間に形成されたシリコングレイン境界１４４で構成される。
前記第１多結晶シリコン薄膜１４０が形成された後、前記基板１００を９０°回転させる。前記基板１００は、前記ＸＹステージ２０が９０°回転することによって回転される。前記基板１００が９０°回転することによって、前記レーザービーム２００の長さは回転された後、前記基板１００の長さと同一に調整される。即ち、前記第１レーザービーム２００ａは、前記第３端部及び第４端部と同一の長さを有する第２レーザービーム２００ｂに調整される。
その後、前記第２レーザービーム２００ｂを前記第３端部１０６から前記第４端部１０８に所定間隔に移動させ、反復的に照射する。前記第２レーザービーム２００ｂが移動される間隔（Ｉ）は、前記シリコングレイン境界１４４が除去可能であるように前記レーザービームの幅以下であることが望ましい。例えば、前記第２レーザービーム２００ｂの移動間隔（Ｉ）は、前記第１レーザービーム２００ａの移動距離と同一であってもよい。
前記第２レーザービーム２００ｂが反復的に照射されることによって、前記シリコングレイン１４２の大きさが上下に更に増加され、第２多結晶シリコン薄膜１６０が形成される。
図２１乃至図２３は、図２０の製造方法の段階を細部的に示した平面図である。
図２１を参照すると、前記第１レーザービーム２００ａが前記第１端部１０２から前記第２端部１０４に所定間隔に離隔され、反復的に照射されることによって、前記突出部が除去された前記第１多結晶シリコン薄膜１４０が形成される。前記第１多結晶シリコン薄膜１４０は左右が長い形状を有する前記シリコングレイン１４２と前記シリコングレイン境界１４４で構成される。図２１での前記シリコングレイン１４２と前記シリコングレイン境界１４４が左右の長い長方形の模様を有することに単純化して示した。
図２２を参照すると、前記第２レーザービーム２００ｂが前記シリコングレイン１４２を下に成長させるために、前記第３端部１０６の第１多結晶シリコン薄膜１４０に照射される。即ち、前記第２レーザービーム２００ｂが照射され、前記シリコングレイン境界１４４が除去されることによって、前記第１多結晶シリコン薄膜１４０上に形成されたシリコングレイン１４２の大きさが下に成長する。
図２３を参照すると、前記第２レーザービーム２００ｂが前記第３端部１０６から前記第４端部に所定間隔に移動され、前記第１多結晶シリコン薄膜１４０の一部に照射される。前記第２レーザービーム２００ｂが再び照射されることによって、前記第１多結晶シリコン薄膜１４０上に形成されたシリコングレイン１４２の大きさが更に下に成長する。このように、前記第２レーザービーム２００ｂが下に所定間隔に移動さしながら反復的に照射されることによって、更に大きい第２シリコングレイン１６２を有する第２多結晶シリコン薄膜１６０が形成される。ここで、前記第２シリコン薄膜が非常に大きい場合、前記第２多結晶シリコン薄膜１６０は、類似単結晶シリコン薄膜になることもできる。
図２４は、図２０の製造方法によって形成された多結晶シリコン薄膜を単純化して示した平面図である。
図２４を参照すると、前記製造方法によって形成された多結晶シリコン薄膜１６０は、複数のシリコングレイン１６２と、複数のシリコングレイン境界１６４で構成される。前記シリコングレイン１６２のそれぞれは、上下左右が大きく拡張した形状を有し、シリコングレイン境界１６４は、前記シリコングレイン１６２の間に形成され、例えば、少し丸い形状を有する。このように、前記シリコングレイン１６２の大きさが最大に成長することによって、前記第２多結晶シリコン薄膜１６０は、上下左右に高い電気移動度を有する。
また、前記シリコングレイン１６２の大きさが最大に成長することによって前記シリコングレイン境界１６４の密度が減少し、その結果前記第２多結晶シリコン薄膜１６０を有する薄膜トランジスタにおいて、スイッチオフ時、前記シリコングレインの境界１６２で発生する漏洩電流より減少させることができる。
本実施例によると、前記基板１００を９０°回転させ、前記レーザービーム２００を上下左右に前記非晶質シリコン薄膜１３０に照射することによって、前記シリコングレイン１６２の大きさを最大に成長させることができ、その結果、高い電気移動度を有する前記第２多結晶シリコン薄膜を形成することができる。
＜薄膜トランジスタの製造方法の実施例＞
図２５乃至図２８は、本発明の一実施例による薄膜トランジスタの製造方法の段階を細部的に示した工程図である。具体的には、図２５は、基板上に多結晶シリコンパターンが形成された過程を示したものであり、図２６は、多結晶シリコンパターン上に第１絶縁膜とドレイン電極が形成された過程を示したものであり、図２７は、ドレイン電極上に第２絶縁膜とコンタクトホールが形成された過程を示したものであり、図２８は、コンタクトホールを通じてソース電極とドレイン電極が形成された過程を示したものである。
図２５を参照すると、薄膜トランジスタの製造方法は、まず、透明な基板３１０上に酸化層３２０を形成させ、その後、前記酸化層３２０上に非晶質シリコン薄膜を形成させる。
前記非晶質シリコン薄膜は、レーザービームによって多結晶シリコン薄膜に変更される。前記多結晶シリコン薄膜を形成する過程を具体的に説明すると、まず、前記非晶質シリコン薄膜が形成された基板３１０と、前記レーザービームを発生させるレーザーを準備する。前記レーザービームは、長い長さと狭い幅を有することが望ましい。その後、前記レーザービームを前記基板３１０の第１端部に形成された非晶質シリコン薄膜の一部に照射して、前記非晶質シリコン薄膜の一部を液化させる。液化した前記非晶質シリコン薄膜内でシリコングレインを成長させ、液化した前記非晶質シリコン薄膜を固相結晶化させる。前記レーザービームを前記第１端部から前記第１端部と対向する第２端部に所定間隔に移動させ、反復的に照射することによって、前記シリコングレインの大きさを増加させ、多結晶シリコン薄膜を形成する。
前記レーザービームによって形成された前記多結晶シリコン薄膜は、プラズマエッチングなどによって前記多結晶シリコン薄膜の一部が除去され、多結晶シリコンパターン３３０が形成される。
図２６を参照すると、前記多結晶シリコンパターン３３０をカバーして前記多結晶シリコンパターン３３０を保護する第１絶縁膜３４０を形成する。前記第１絶縁膜３４０は、一例として、ＰＥＣＶＤなどによって形成することができる。
その後、前記第１絶縁膜３４０上にゲート電極（Ｇ）を形成する。前記ゲート電極（Ｇ）は、前記多結晶シリコンパターン３３０の中央に配置されることが望ましい。前記ゲート電極（Ｇ）は一例として、金属物質が蒸着された後にエッチングされて形成される。
図２７を参照すると、前記ゲート電極（Ｇ）及び前記第１絶縁膜３４０をカバーする第２絶縁膜３５０を形成する。前記第２絶縁膜３５０は、ＰＥＣＶＤなどによって形成することができ、前記第２絶縁膜３５０の厚さは前記薄膜トランジスタ３００の信頼性向上及びクロストーク防止のために一定の厚さ以上を有することが望ましい。一例として、前記第２絶縁膜３５０の厚さは６０００Å以上を有する。
その後、前記第１絶縁膜３４０の一部及び前記第２絶縁膜３５０の一部をエッチングしてコンタクトホールを形成する。前記コンタクトホールは、前記ゲート電極（Ｇ）の左側に所定距離に離隔されて形成された第１コンタクトホール３５２及び前記ゲート電極（Ｇ）の右側に所定距離に離隔されて形成された第２コンタクトホール３５４を含む。
図２８を参照すると、前記コンタクトホールを通じて前記多結晶シリコンパターン３３０と電気的に連結されたソース電極（Ｓ）及びドレイン電極（Ｄ）を形成する。ここで、前記ソース電極（Ｓ）は、前記第１コンタクトホール３５２を通じて前記多結晶シリコンパターン３３０と電気的に連結され、前記ドレイン電極（Ｄ）は、前記第２コンタクトホール３５４を通じて前記多結晶シリコンパターン３４０と電気的に連結される。
その後、前記ソース電極（Ｓ）と前記ドレイン電極（Ｄ）をカバーして保護する保護層３６０が前記第２絶縁膜３５０上に形成される。前記第２絶縁膜３５０上に形成された後、前記第２絶縁膜３５０の一部をエッチングして画素コンタクトホール３６２を形成する。前記保護層３６０上に透明な画素電極３７０が形成され、前記画素コンタクトホール３６２によって前記ドレイン電極（Ｄ）と電気的に連結される。
本実施例によると、前記レーザービームによって高い電気移動度を有する前記多結晶シリコンパターン３３０を形成することによって、より高い電気的な特性を有する前記薄膜トランジスタ３００を製造することができる。
図２５乃至図２８に示した前記薄膜トランジスタ３００は、トップゲート方式の薄膜トランジスタを一例として説明したが、ボトムゲート方式の薄膜トランジスタにも適用することができる。
このような多結晶シリコン薄膜の製造方法及びこれを有する薄膜トランジスタの製造方法によると、レーザービームが所定間隔に移動され、反復的に非晶質シリコン薄膜に照射されることによって、シリコングレインの大きさが増加された多結晶シリコン薄膜を形成することができる。
また、より大きい移動幅を有するように、レーザービームを非晶質シリコン薄膜に照射することによって、高特性が求められない前記多結晶シリコン薄膜をより短い時間で製造することができる。
また、基板を９０°回転させ、レーザービームを上下左右に非晶質シリコン薄膜に照射することによって、シリコングレインの大きさを最大に成長させることができ、その結果、高い電気移動度を有するシリコン薄膜を形成することができる。
レーザービームによって高い電気移動度を有する多結晶シリコンパターンを形成することによって、より高い電気的な特性を有する前記薄膜トランジスタを製造することができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
本発明の第１実施例による多結晶シリコン薄膜を製造するための製造装置を示した断面図である。 本発明の第１実施例による多結晶シリコン薄膜の製造方法を示した概念図である。 図１のＡ部分を拡大した示した断面図である。 図２で示した製造方法によって多結晶シリコン薄膜が成長する過程を説明するために示した断面図である。 図２で示した製造方法によって多結晶シリコン薄膜が成長する過程を説明するために示した断面図である。 図２で示した製造方法によって多結晶シリコン薄膜が成長する過程を説明するために示した断面図である。 図２で示した製造方法によって多結晶シリコン薄膜が成長する過程を説明するために示した断面図である。 図２で示した製造方法によって多結晶シリコン薄膜が成長する過程を説明するために示した断面図である。 図２で示した製造方法によって多結晶シリコン薄膜が成長する過程を説明するために示した断面図である。 図２で示した製造方法によって多結晶シリコン薄膜が成長する過程を説明するために示した平面図である。 図２で示した製造方法によって多結晶シリコン薄膜が成長する過程を説明するために示した平面図である。 図２で示した製造方法によって多結晶シリコン薄膜が成長する過程を説明するために示した平面図である。 図２で示した製造方法によって完成した多結晶シリコン薄膜を概略的に示した平面図である。 図１のレーザーから発生したレーザービームをＩ−Ｉ’に沿って見たエネルギ密度の分布を示したグラフである。 図１４のＢ部分を拡大して示したグラフである。 本発明の第２実施例による多結晶シリコン薄膜の製造方法によって多結晶シリコン薄膜が成長する過程を説明するために示した平面図である。 本発明の第２実施例による多結晶シリコン薄膜の製造方法によって多結晶シリコン薄膜が成長する過程を説明するために示した平面図である。 本発明の第２実施例による多結晶シリコン薄膜の製造方法によって多結晶シリコン薄膜が成長する過程を説明するために示した平面図である。 図１６乃至図１８で示した製造方法によって形成された多結晶シリコン薄膜を単純化して示した平面図である。 本発明の第３実施例による多結晶シリコン薄膜の製造方法を示した概念図である。 図２０の製造方法の段階を細部的に示した平面図である。 図２０の製造方法の段階を細部的に示した平面図である。 図２０の製造方法の段階を細部的に示した平面図である。 図２０の製造方法によって形成された多結晶シリコン薄膜を単純化して示した平面図である。 本発明の一実施例による薄膜トランジスタの製造方法の段階を細部的に示した工程図である。 本発明の一実施例による薄膜トランジスタの製造方法の段階を細部的に示した工程図である。 本発明の一実施例による薄膜トランジスタの製造方法の段階を細部的に示した工程図である。 本発明の一実施例による薄膜トランジスタの製造方法の段階を細部的に示した工程図である。
符号の説明
１０ レーザー
２０ ＸＹステージ
１００ 基板
１１０ 透明基板
１２０ 酸化層
１３０ 非晶質シリコン薄膜
１３２ 固相非晶質シリコン薄膜
１３４ 液相シリコン
１４０、１５０、１６０ 多結晶シリコン薄膜
１４２、１５２、１６２ シリコングレイン
１４４、１５４、１６４ シリコングレイン境界
１４６、１５６ 突出部
２００ レーザービーム
２００ａ 第１レーザービーム
２００ｂ 第２レーザービーム
２１０ 傾斜部
２２０ 頂上部
３００ 薄膜トランジスタ
３１０ 基板
３２０ 酸化層
３３０ 多結晶シリコンパターン
３４０ 第１絶縁膜
３５０ 第２絶縁膜
３６０ 保護層
３７０ 画素電極
Ｄ ドレイン電極
Ｇ ゲート電極
Ｓ ソース電極

Claims (27)

  1. 基板の第１端部に形成された非晶質シリコン薄膜の第１部分にレーザービームを照射して、前記非晶質シリコン薄膜の一部を完全液化させる段階と、
    前記レーザービームによって、完全液化した非晶質シリコン薄膜内でシリコングレインを成長させて結晶化する段階と、
    前記シリコングレインの大きさを増加させ、第１多結晶シリコン薄膜を形成するためにレーザービームを、第１方向に沿って前記第１部分から前記第１端部と対向する前記基板の第２端部に形成された第２部分に所定間隔に移動させる段階と、
    前記レーザービームを前記第２部分に照射する段階と、を含むことを特徴とする多結晶シリコン薄膜の製造方法。
  2. 前記レーザービームを照射することにより、前記それぞれのシリコングレインは第１方向の大きさが前記第１方向と実質的に垂直な第２方向の大きさより大きいように形成されることを特徴とする請求項１記載の多結晶シリコン薄膜の製造方法。
  3. 前記レーザービームは、断面が前記第１方向と平行な方向に第１幅を有し、前記第１方向と実質的に垂直な第２方向に第１幅を有し、前記第２幅は、前記第１幅より大きいことを特徴とする請求項１記載の多結晶シリコン薄膜の製造方法。
  4. 前記レーザービームの前記第２幅は、前記基板のいずれか一辺の長さと同一であることを特徴とする請求項３記載の多結晶シリコン薄膜の製造方法。
  5. 前記レーザービームの第１幅は、３μｍ〜１０μｍであることを特徴とする請求項３記載の多結晶シリコン薄膜の製造方法。
  6. 前記幅方向への前記レーザービームの移動間隔は、前記レーザービームの第１幅の半分以下であることを特徴とする請求項３記載の 多結晶シリコン薄膜の製造方法。
  7. 前記幅方向への前記レーザービームの移動間隔は、前記レーザービームの第１幅の半分以上であり、前記レーザービームの第１幅以下であることを特徴とする請求項３記載の多結晶シリコン薄膜の製造方法。
  8. 前記幅方向への前記レーザービームの移動間隔は、１μｍ〜４μｍの範囲を有することを特徴とする請求項３記載の多結晶シリコン薄膜の製造方法。
  9. 前記幅方向に対する前記レーザービームのエネルギ密度分布度は両側に形成され、傾いたエネルギ密度分布を有する傾斜部と、前記傾斜部の間に形成され、比較的に一定のエネルギ密度分布を有する頂上部で構成されることを特徴とする請求項３記載の多結晶シリコン薄膜の製造方法。
  10. 前記頂上部でのエネルギ密度は、４００ｍＪ／ｃｍ２〜１０００ ｍＪ／ｃｍ２の範囲を有することを特徴とする請求項９記載の多結晶シリコン薄膜の製造方法。
  11. 前記傾斜部でのレーザービームの幅は、１０μｍ以下であることを特徴とする請求項９記載の多結晶シリコン薄膜の製造方法。
  12. 前記頂上部でのエネルギ密度の変動幅は、５％以下であることを特徴とする請求項９記載の多結晶シリコン薄膜の製造方法。
  13. 前記レーザービームとレーザービームとが重なる面積は、前記レーザービームの全体面積の９０％以下であることを特徴とする請求項１記載の多結晶シリコン薄膜の製造方法。
  14. 前記レーザービームは、エキシマレーザー発生装置で発生することを特徴とする請求項１記載の多結晶シリコン薄膜の製造方法。
  15. 前記レーザービームの波長は、２００ｎｍ〜４００ｎｍであることを特徴とする請求項１記載の多結晶シリコン薄膜の製造方法。
  16. 前記レーザービームの周波数は、３００Ｈｚ〜６０００Ｈｚであることを特徴とする請求項１記載の多結晶シリコン薄膜の製造方法。
  17. 前記レーザービームは、前記非晶質シリコン薄膜の一部を完全に液化させるエネルギ密度を有することを特徴とする請求項１記載の多結晶シリコン薄膜の製造方法。
  18. 前記レーザービームのエネルギ密度は、ただ一回の照射だけで前記非晶質シリコン薄膜の一部を完全に液化させることを特徴とする請求項１７記載の多結晶シリコン薄膜の製造方法。
  19. 前記第１多結晶シリコン薄膜を形成した後、前記基板を所定角度だけ回転させる段階と、
    前記シリコングレインの大きさを更に増加させ、第２多結晶シリコン薄膜を形成するために、前記レーザービームを前記第１端部と第２端部との間に位置する前記基板の第３端部の第３部分から前記第３端部と対向する前記基板の第４端部の第４部分に、前記第１方向と実質的に垂直な第２方向に沿って所定間隔に移動させる段階と、
    前記レーザービームを前記第４部分に照射して前記シリコングレインの前記第２方向の大きさを増加させる段階と、を更に含むことを特徴とする請求項１記載の多結晶シリコン薄膜の製造方法。
  20. 前記レーザービームが照射される第３部分は、完全に液化することを特徴とする請求項１９記載の多結晶シリコン薄膜の製造方法。
  21. 非晶質シリコン薄膜を基板上に形成する段階と、
    レーザーから発生されたレーザービームを用いて前記非晶質シリコン薄膜を多結晶シリコン薄膜に変更する段階と、
    前記多結晶シリコンパターンの一部をエッチングして多結晶シリコンパターンを形成する段階と、
    前記多結晶シリコンパターンを保護する第１絶縁膜を形成する段階と、
    前記多結晶シリコンパターンに対応する前記第１絶縁膜上にゲート電極を形成する段階と、
    前記ゲート電極及び第１絶縁膜をカバーする第２絶縁膜を形成する段階と、
    前記第１絶縁膜及び第２絶縁膜の一部をエッチングしてコンタクトホールを形成する段階と、
    前記コンタクトホールを通じて前記多結晶シリコンパターンと電気的に連結されたソース電極及びドレイン電極を形成する段階と、を含むことを特徴とする薄膜トランジスタの製造方法。
  22. 前記多結晶シリコン薄膜を形成する段階は、
    前記基板の第１端部に形成された非晶質シリコン薄膜の第１部分にレーザービームを照射して、前記非晶質シリコン薄膜の第１部分を液化する段階と、
    前記レーザービームによって完全液化した非晶質シリコン薄膜内でシリコングレインを成長させて結晶化する段階と、
    前記シリコングレインの大きさを増加させ、第１多結晶シリコン薄膜を形成するためにレーザービームを前記第１部分から前記第１端部と対向する第２端部の第２部分に所定間隔に移動させる段階と、
    前記第２部分に前記レーザービームを照射する段階と、を含むことを特徴とする請求項２１記載の薄膜トランジスタの製造方法。
  23. 前記第１多結晶シリコン薄膜を形成した後、前記基板を所定角度だけ回転させる段階と、
    前記シリコングレインの大きさを更に増加させ、第２多結晶シリコン薄膜を形成するために前記レーザービームを、前記第１端部と第２端部との間に位置する前記基板の第３端部の第３部分から前記第３端部と対向する前記基板の第４端部の第４部分に所定間隔に移動させる段階と、
    前記第４部分に前記レーザービームを照射する段階と、を更に含むことを特徴とする請求項２２記載の薄膜トランジスタの製造方法。
  24. 前記基板を所定角度に回転させる段階は、
    前記基板を９０°回転する段階と、
    前記レーザービームの長さを回転された前記基板の長さと同一に調整する段階と、を含むことを特徴とする請求項２３記載の薄膜トランジスタの製造方法。
  25. 前記レーザービームの移動は、前記基板の相対的な移動によって行われることを特徴とする請求項２２記載の薄膜トランジスタの製造方法。
  26. 前記レーザービームは、断面が前記第１方向と平行な方向に第１幅を有し、前記第１方向と実質的に垂直な第２方向に第１幅を有し、前記第２幅は、前記第１幅より大きいことを特徴とする請求項２２記載の薄膜トランジスタの製造方法。
  27. 前記レーザービームが照射された非晶質シリコンの第１部分は、完全液化されることを特徴とする請求項２２記載の薄膜トランジスタの製造方法。
JP2005320302A 2005-04-06 2005-11-04 多結晶シリコン薄膜の製造方法、及びこれを有する薄膜トランジスタの製造方法 Pending JP2006295117A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050028628A KR20060106170A (ko) 2005-04-06 2005-04-06 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
KR1020050028632A KR101137734B1 (ko) 2005-04-06 2005-04-06 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
KR1020050028629A KR20060106171A (ko) 2005-04-06 2005-04-06 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
JP2006295117A true JP2006295117A (ja) 2006-10-26

Family

ID=37083673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005320302A Pending JP2006295117A (ja) 2005-04-06 2005-11-04 多結晶シリコン薄膜の製造方法、及びこれを有する薄膜トランジスタの製造方法

Country Status (3)

Country Link
US (2) US7557050B2 (ja)
JP (1) JP2006295117A (ja)
TW (1) TWI390734B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8179739B2 (en) 2007-08-10 2012-05-15 Renesas Electronics Corporation Semiconductor device and its manufacturing method
US8535994B2 (en) 2011-03-08 2013-09-17 Panasonic Corporation Thin-film transistor array device manufacturing method

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753568B1 (ko) * 2003-06-30 2007-08-30 엘지.필립스 엘시디 주식회사 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법
TWI390734B (zh) * 2005-04-06 2013-03-21 Samsung Display Co Ltd 製造多晶矽薄膜之方法及製造具有多晶矽薄膜之薄膜電晶體之方法
KR20070014528A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 어레이 기판, 이의 제조방법 및 실리콘 결정화 방법
US8669166B1 (en) * 2012-08-15 2014-03-11 Globalfoundries Inc. Methods of thinning and/or dicing semiconducting substrates having integrated circuit products formed thereon
CN106783536B (zh) * 2016-11-29 2021-11-30 京东方科技集团股份有限公司 激光退火设备、多晶硅薄膜和薄膜晶体管的制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219380A (ja) * 1996-02-13 1997-08-19 Semiconductor Energy Lab Co Ltd レーザー照射装置及びレーザー照射方法
JPH10199808A (ja) * 1997-01-09 1998-07-31 Sony Corp シリコン膜の結晶化方法
JP2002057105A (ja) * 2000-08-14 2002-02-22 Nec Corp 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置
JP2002353136A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd アモルファス半導体薄膜の多結晶化方法および薄膜トランジスタの製造方法
JP2003197523A (ja) * 2001-12-26 2003-07-11 Sharp Corp 結晶性半導体膜の製造方法および半導体装置
JP2003249448A (ja) * 2002-02-25 2003-09-05 Sharp Corp 半導体装置の製造方法、半導体装置の製造装置、半導体膜の製造装置、および半導体装置
JP2003347208A (ja) * 2002-05-27 2003-12-05 Sumitomo Heavy Ind Ltd アモルファス材料の結晶化方法
JP2004140326A (ja) * 2002-10-18 2004-05-13 Sharp Corp 薄膜表面の平坦化方法
JP2004304072A (ja) * 2003-03-31 2004-10-28 Fuji Photo Film Co Ltd 結晶性Ｓｉ層含有基板及びその製造方法、並びに結晶性Ｓｉ層含有基板を用いた結晶性Ｓｉデバイス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854803A (en) * 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
EP1354341A1 (en) * 2001-04-19 2003-10-22 The Trustees Of Columbia University In The City Of New York Method for single-scan, continuous motion sequential lateral solidification
KR100492152B1 (ko) * 2002-12-31 2005-06-01 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
KR100753568B1 (ko) * 2003-06-30 2007-08-30 엘지.필립스 엘시디 주식회사 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법
JP4567984B2 (ja) * 2004-01-30 2010-10-27 株式会社 日立ディスプレイズ 平面表示装置の製造装置
JP2006024735A (ja) * 2004-07-08 2006-01-26 Seiko Instruments Inc 半導体膜の結晶化方法、及び、表示装置の製造方法
TWI390734B (zh) * 2005-04-06 2013-03-21 Samsung Display Co Ltd 製造多晶矽薄膜之方法及製造具有多晶矽薄膜之薄膜電晶體之方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219380A (ja) * 1996-02-13 1997-08-19 Semiconductor Energy Lab Co Ltd レーザー照射装置及びレーザー照射方法
JPH10199808A (ja) * 1997-01-09 1998-07-31 Sony Corp シリコン膜の結晶化方法
JP2002057105A (ja) * 2000-08-14 2002-02-22 Nec Corp 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置
JP2002353136A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd アモルファス半導体薄膜の多結晶化方法および薄膜トランジスタの製造方法
JP2003197523A (ja) * 2001-12-26 2003-07-11 Sharp Corp 結晶性半導体膜の製造方法および半導体装置
JP2003249448A (ja) * 2002-02-25 2003-09-05 Sharp Corp 半導体装置の製造方法、半導体装置の製造装置、半導体膜の製造装置、および半導体装置
JP2003347208A (ja) * 2002-05-27 2003-12-05 Sumitomo Heavy Ind Ltd アモルファス材料の結晶化方法
JP2004140326A (ja) * 2002-10-18 2004-05-13 Sharp Corp 薄膜表面の平坦化方法
JP2004304072A (ja) * 2003-03-31 2004-10-28 Fuji Photo Film Co Ltd 結晶性Ｓｉ層含有基板及びその製造方法、並びに結晶性Ｓｉ層含有基板を用いた結晶性Ｓｉデバイス

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8179739B2 (en) 2007-08-10 2012-05-15 Renesas Electronics Corporation Semiconductor device and its manufacturing method
US8482961B2 (en) 2007-08-10 2013-07-09 Renesas Electronics Corporation Semiconductor device and its manufacturing method
US8737116B2 (en) 2007-08-10 2014-05-27 Renesas Electronics Corporation Semiconductor device and its manufacturing method
US9208828B2 (en) 2007-08-10 2015-12-08 Renesas Electronics Corporation Semiconductor device and its manufacturing method
US8535994B2 (en) 2011-03-08 2013-09-17 Panasonic Corporation Thin-film transistor array device manufacturing method

Also Published As

Publication number Publication date
US20060228908A1 (en) 2006-10-12
TWI390734B (zh) 2013-03-21
TW200637007A (en) 2006-10-16
US20090275178A1 (en) 2009-11-05
US7557050B2 (en) 2009-07-07

Similar Documents

Publication Publication Date Title
TWI402989B (zh) 形成多晶矽薄膜之方法及使用該方法以製造薄膜電晶體之方法
JP2004087535A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JP2004311935A (ja) 単結晶シリコン膜の製造方法
JP2004349415A (ja) アクティブ・マトリクス基板の製造方法およびこれを用いた画像表示装置
JP2006295117A (ja) 多結晶シリコン薄膜の製造方法、及びこれを有する薄膜トランジスタの製造方法
US7541615B2 (en) Display device including thin film transistors
KR20060106170A (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
KR100611040B1 (ko) 레이저 열처리 장치
JP4165305B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
KR100695144B1 (ko) 단결정 실리콘 기판 및 그 제조방법
KR101137734B1 (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
JP2007281465A (ja) 多結晶膜の形成方法
JP2000183357A (ja) 薄膜トランジスタ及びその製造方法
KR20030015617A (ko) 결정질 실리콘의 제조방법
Endo et al. Pseudo-single-nucleus lateral crystallization of Si thin films
KR20060106171A (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
JP2007067431A (ja) 半導体装置
KR20030015618A (ko) 결정질 실리콘의 제조방법
JP4147492B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JP4584953B2 (ja) 半導体装置の製造方法
KR101095368B1 (ko) 다결정 박막 형성방법
KR20080112879A (ko) 단결정 실리콘 로드 제조방법
JP2004260145A (ja) 結晶膜の製造方法
JP2004193264A (ja) 結晶性薄膜の製造方法
JP2004193263A (ja) 結晶性薄膜の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120807