JP2004087535A - 結晶質半導体材料の製造方法および半導体装置の製造方法 - Google Patents

結晶質半導体材料の製造方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2004087535A
JP2004087535A JP2002242614A JP2002242614A JP2004087535A JP 2004087535 A JP2004087535 A JP 2004087535A JP 2002242614 A JP2002242614 A JP 2002242614A JP 2002242614 A JP2002242614 A JP 2002242614A JP 2004087535 A JP2004087535 A JP 2004087535A
Authority
JP
Japan
Prior art keywords
semiconductor
plane orientation
crystalline
substrate
crystal grains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002242614A
Other languages
English (en)
Inventor
Durham Pal Gosain
ダラム　パル　ゴサイン
Akio Machida
町田　暁夫
Kazushi Nakano
中野　一志
Toshio Fujino
藤野　敏夫
Junichi Sato
佐藤　淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002242614A priority Critical patent/JP2004087535A/ja
Priority to SG200304828A priority patent/SG112888A1/en
Priority to TW092122006A priority patent/TWI227912B/zh
Priority to KR1020030056375A priority patent/KR20040018140A/ko
Priority to US10/645,805 priority patent/US7144793B2/en
Priority to CNB031255639A priority patent/CN1249779C/zh
Publication of JP2004087535A publication Critical patent/JP2004087535A/ja
Priority to US11/098,846 priority patent/US7169690B2/en
Priority to US11/553,054 priority patent/US7538014B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/34—Single-crystal growth by zone-melting; Refining by zone-melting characterised by the seed, e.g. by its crystallographic orientation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Abstract

【課題】結晶性をより向上させることのできる結晶質半導体材料の製造方法およびそれを利用した半導体装置の製造方法を提供する。
【解決手段】ＸｅＣｌエキシマレーザを用いて非晶質膜１４に対して一様に１５０回のパルス（エネルギービームＥ１）照射を行う。このときの温度は、非晶質膜１４において、基板１１の垂直方向に対して｛１００｝面方位を有するシリコンの結晶粒が部分的に溶融すると共に、シリコンの非晶質または｛１００｝以外の面方位を有する結晶粒が溶融するものである。シリコン酸化膜１３と液相シリコンの間で｛１００｝面方位を有する結晶が新たに発生し、この発生したシリコンの結晶が確率的に結合し｛１００｝面方位を有する結晶粒が新たに形成されることが繰り返される。基板１１の垂直方向に対して｛１００｝面方位に優先配向され、シャープな粒界を有する正方形状の結晶質膜が形成される。
【選択図】　　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、非晶質（アモルファス）半導体材料や多結晶半導体材料に加熱処理を施して結晶化させる結晶質半導体材料の製造方法およびそれを利用した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、基板上に素子がアレー状に配列された太陽電池や液晶表示装置の画素駆動トランジスタ等の半導体装置の研究・開発が盛んに行われている。また、最近、装置の高集積化および多機能化を図るために、これらの半導体素子を基板上に積層形成する三次元集積回路等の研究・開発が進められている。
【０００３】
これら半導体装置に用いられる基板材料として、安価でかつ大面積化が可能であることから、人工石英等のガラス材料やプラスチック材料が注目されている。一般的に、このような非晶質絶縁物材料からなる基板に半導体薄膜を堆積させると、非絶縁物材料の長距離秩序の欠如により、堆積された半導体薄膜の結晶構造は非晶質または多結晶となる。
【０００４】
【発明が解決しようとする課題】
例えば、液晶表示装置の画素駆動トランジスタとして薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）が用いられるが、その動作領域（チャネル領域）には、前述した基板の上に形成された多結晶シリコン（Ｓｉ）膜が用いられている。しかし、この多結晶シリコン膜の微細構造には結晶粒界がランダムに存在し、また、結晶粒によって面方位の配向が異なることから結晶性が悪いものとなっている。また、多結晶シリコン膜の結晶粒径が大きくなり、ＴＦＴのチャネル長に近づいてくると、特性に不均一が生じてしまう。このように、多結晶シリコン膜を用いたＴＦＴ等の半導体素子は、単結晶シリコンを用いたものよりも性能がかなり劣っていた。
【０００５】
このような背景から、ガラス材料からなる基板の上に形成されるシリコン膜の単結晶化を図るための技術が提案されている。例えば、ＺＭＲ（Ｚｏｎｅ　Ｍｅｌｔｉｎｇ　Ｒｅ−ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ　）技術を用いて、酸化シリコン基板上に単結晶シリコン膜を形成することが試みられている（　　Ｈ．Ａ．　Ａｔｗａｔｅｒ　ｅｔ　ａｌ．：　Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ．　４１（１９８２）　７４７　、または、Ｋ．　Ｅｇａｍｉ　ｅｔ　ａｌ．　：　Ａｐｐｌ．Ｐｈｙｓ．　Ｌｅｔｔ．４４　　（１９８４）　９６２）　。また、このＺＭＲ技術を用いることにより、石英基板またはガラス基板上に、非常に大きな面積を有するシリコン膜が形成されている（　Ａ．　Ｈａｒａ，　ｅｔ　ａｌ．：　ＡＭＬＣＤ　Ｔｅｃｈｎｉｃａｌ　Ｄｉｇｅｓｔ　ｐ．　２２７，　Ｔｏｋｙｏ　２００２）　。
【０００６】
しかし、このようなＺＭＲ技術により大きな面積を有するシリコン膜を形成することはできるものの、結晶粒の配向の制御や結晶粒界の制御が難しい。そのため、ＺＭＲ技術により形成されるシリコン膜は結晶粒界がランダムに存在していることから、素子の均一化が非常に重要である半導体装置の三次元集積化に対応することが困難である。また、基板材料として期待されているプラスチック材料の耐熱性を考えると、ＺＭＲ技術は１４５０度程度の高温プロセスであることから、ＺＭＲ技術のような熱的負荷の大きなプロセスをプラスチック基板に適用することができない。一般的には、プラスチック基板の耐熱性を考えると、２００度以下のプロセスが望ましい。
【０００７】
また、最近、波長が５３２ｎｍである、倍周波数ネオジウムレーザ（Ｎｄ：ＹＶＯ４　レーザ）を用いて、シリコン窒化物からなるバッファ層上に、｛１１１｝面方位に配向したシリコン膜が作製されている（　Ｍ．　Ｎｅｒｄｉｎｇ　ｅｔ　ａｌ．　：　Ｔｈｉｎ　Ｓｏｌｉｄ　Ｆｉｌｍｓ　３８３　（２００１）　１１０）　。しかし、最近のＭＯＳトランジスタ等の半導体素子では｛１００｝面方位に配向したシリコン膜が採用されているため、｛１１１｝面方位に配向したシリコン膜はトランジスタの製造プロセスには対応できない。ちなみに、このような半導体素子において｛１００｝面方位に配向したシリコン膜が採用されているのは、｛１００｝面方位に配向されたシリコン結晶が、この｛１００｝面以外の面方位に比べて最も界面準位密度が低く、界面特性に敏感なトランジスタに適しているからである。
【０００８】
以上のように、従来技術では、ガラス材料やプラスチック材料からなる基板の上に、結晶粒界を制御することや、基板の垂直方向に対して特定の面方位（例えばシリコンの場合には｛１００｝面方位）に制御すること、基板の面内方向に対する方位も制御することが困難であった。そのため、半導体素子の均一化および高性能化を十分に図ることができないという問題があった。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、プラスチック材料やガラス材料からなる基板に、低温度下で、結晶性の良い半導体材料を形成することが可能となる結晶質半導体材料の製造方法およびそれを利用した半導体装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明による第１の結晶質半導体材料の製造方法または第１の半導体装置の製造方法は、基板上に、半導体の非晶質材料または半導体の多結晶材料を形成する第１の工程と、基板面の垂直方向に対して特定の面方位を有する結晶粒が部分的に溶融すると共に、半導体の非晶質または前記面方位以外の面方位を有する結晶粒が溶融する温度で、非晶質材料または多結晶材料に対して一様に複数回の加熱処理を施すことにより結晶質材料を形成する第２の工程とを含むものである。
【００１１】
本発明による第２の結晶質半導体材料の製造方法または第２の半導体装置の製造方法は、基板上に、半導体の非晶質材料または半導体の多結晶材料を形成する第１の工程と、基板面の垂直方向に対して特定の面方位を有する結晶粒が部分的に溶融すると共に、半導体の非晶質または前記面方位以外の面方位を有する結晶粒が溶融する温度で、非晶質材料または多結晶材料に対して一様に複数回の加熱処理を施すことにより第１結晶質材料を形成する第２の工程と、第１結晶質材料に、高温領域および高温領域よりも低い温度の低温領域を有するように選択的に温度分布を形成すると共に、低温領域において前記面方位を有する結晶粒が部分的に溶融する温度で、複数回の加熱処理を施すことにより第２結晶質材料を形成する第３の工程とを含むものである。
【００１２】
本発明による第１の結晶質半導体材料の製造方法または第１の半導体装置の製造方法では、基板面の垂直方向に対して特定の面方位を有する結晶粒が部分的に溶融すると共に、半導体の非晶質または前記面方位以外の面方位を有する結晶粒が溶融する温度で、非晶質材料または多結晶材料に対して一様に複数回の加熱処理が施されるようにしたので、結晶質材料が形成され、この結晶質材料が、基板の垂直な方向に対して特定の面方位に優先配向され、シャープな結晶粒界が得られる。よって、結晶性の向上が図られる。
【００１３】
本発明による第２の結晶質半導体材料の製造方法または第２の半導体装置の製造方法では、第２の工程において、基板面の垂直方向に対して特定の面方位を有する結晶粒が部分的に溶融すると共に、半導体の非晶質または前記面方位以外の面方位を有する結晶粒が溶融する温度で、非晶質材料または多結晶材料に対して一様に複数回の加熱処理が施されることにより第１結晶質材料が形成され、第３の工程において、第１結晶質材料に、高温領域および高温領域よりも低い温度の低温領域を有するように選択的に温度分布を形成すると共に、低温領域において前記面方位を有する結晶粒が部分的に溶融する温度で、複数回の加熱処理が施されるようにしたので、第２結晶質材料が形成され、この第２結晶質材料が、基板の垂直な方向に対して特定の面方位に優先配向されると共に、基板の面内方向の配向も制御され、これにより結晶粒界が制御される。従って、結晶性の向上が図られる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１５】
なお、以下の実施の形態では、半導体装置として例えば図１に示した液晶表示装置１００を製造する場合について具体的に説明する。ちなみに、この液晶表示装置１００は、図示しない基板の上に、画素部１０１と、この画素部１０１の周辺部に設けられた周辺回路部１０２とを備えたものである。画素部１０１には、液晶層１０３と、この液晶層１０３を各画素に対応して駆動するためのマトリクス状に配列された複数の薄膜トランジスタ１０４とが形成されている。周辺回路部１０２はビデオ信号端子１０５を備え、入力した画像信号と共に水平走査信号を画素部１０１に送る水平走査部（水平走査回路；信号電極駆動回路）１０６と、垂直走査信号を画素部１０１に送る垂直走査部（垂直走査回路；走査電極駆動回路）１０７とにより構成されている。
【００１６】
この液晶表示装置１００では、画像信号がビデオ信号端子１０５を介して水平走査部１０６に送られ、この水平走査部１０６から画像信号と共に水平走査信号が画素部１０１の各画素毎の薄膜トランジスタ１０４へ送られ、また垂直走査部１０７から垂直走査信号が画素部１０１の各画素毎の薄膜トランジスタ１０４へ送られることにより液晶層１０３のスイッチング制御がなされ、画像表示が行われるようになっている。
【００１７】
図２ないし図１４は、本発明の一実施の形態に係る結晶質半導体材料の製造方法を説明するための図である。図２は非晶質膜１４が形成された試料構造を表すものである。図３は、図２に示した試料構造に施す第１の加熱処理を説明するための図である。図４は、第１の加熱処理およびその後の第２の加熱処理に用いるエキシマレーザのパルスを説明するための図である。図５から図７は、非晶質膜１４に第１の加熱処理により形成される結晶質膜１６を説明するための図である。図８は第２の加熱処理を説明するための図である。図９は第２の加熱処理に用いる回折格子３１を説明するための図である。図１０から図１４は、結晶質膜１６に第２の加熱処理により結晶質膜１７Ａまたは結晶質膜１７Ｂを形成することを説明するための模式図である。なお、図５から図７において、図（Ａ）は試料表面を表し、図（Ｂ）は試料表面に照射するパルスの概略波形を表している。
【００１８】
なお、例えば｛１００｝面方位を有するシリコン結晶とは、〈１００〉方向に優先配向した結晶のことであり、図面では、｛１００｝面方位を有するシリコンの結晶（または結晶粒）をＳｉ（１００）（または（１００））と表している箇所もある。
【００１９】
まず、図２に示したように、例えば、ガラス材料からなる絶縁性の基板１１を用意する。次に、基板１１の上に、シリコン窒化物（ＳｉＮｘ　：ｘ　は任意の正数）からなる）、例えば厚さが５０ｎｍのシリコン窒化膜１２を形成する。次いで、シリコン窒化膜１２の上に、シリコン酸化物（ＳｉＯ２　）からなる、例えば厚さが１２０ｎｍのシリコン酸化膜１３を形成する。シリコン窒化膜１２およびシリコン酸化膜１３は、例えば化学気相成長法（ＣＶＤ；Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ　）法またはスパッタリング法により形成する。
【００２０】
基板１１は、例えばプラスチック材料からなるようにしてもよい。また、シリコン窒化膜１２およびシリコン酸化膜１３は保護膜としての機能を有しており、後述する非晶質膜１４（すなわち後の多結晶膜１５、結晶質膜１６，　１７Ａ，　１７Ｂ）がガラス材料からなる基板１１に含まれる不純物により汚染されることを防止するためのものである。
【００２１】
続いて、シリコン酸化膜１３の上に、アモルファスシリコンからなる非晶質膜１４を形成する。非晶質膜１４は、例えば、ＣＶＤ法、プラズマＣＶＤ（ＰＥＣＶＤ；Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ　）法、またはスパッタリング法により形成する。非晶質膜１４の厚さは、例えば１０ｎｍ〜２００ｎｍとすることが好ましい。これは、後の結晶化工程において良好な結晶質膜１６，　１７Ａ，　１７Ｂを得ることができるからである。例えば、ここでは、４０ｎｍの厚さで非晶質膜１４を形成する。
【００２２】
なお、非晶質膜１４をプラズマＣＶＤ法により形成する場合には非晶質膜１４に多量の水素が含有されてしまうので、非晶質膜１４を形成したのちに、例えば、４５０℃の温度で２時間加熱することにより、または紫外線による急速熱アニール（ＲＴＡ；Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ　）を行うことにより、水素を除去することが好ましい。
【００２３】
［第１の加熱処理］
次いで、非晶質膜１４に第１の加熱処理を行う。第１の加熱処理では、例えばパルスレーザとしてＸｅＣｌエキシマレーザを用い、不活性ガス中、ここでは窒素雰囲気中で、非晶質膜１４の表面に対してエネルギービームＥ１　を複数回照射する。このエネルギービームＥ１は、非晶質膜１４の表面に対して一様に照射するために、面ビームとする。
【００２４】
この第１の加熱処理では、エネルギービームＥ１　を、非晶質膜１４（および後の多結晶膜１５、結晶質膜１６）において、基板１１の垂直方向に対して例えば｛１００｝面方位を有するシリコンの結晶粒が部分的に溶融すると共に、シリコンの非晶質または｛１００｝以外の面方位を有する結晶粒が完全に溶融する温度となるように設定する。このときの温度設定は、そのパラメータとして、ＸｅＣｌエキシマレーザの照射強度、照射回数およびパルス幅を調整することにより行う。これについて説明する。
【００２５】
｛１００｝の面方位を有するシリコンの結晶粒は、この｛１００｝以外の面方位を有する結晶粒に比べて融点が高い。また、｛１００｝面方位に優先配向した結晶粒とシリコン酸化膜１３との界面エネルギーは、｛１００｝面方位以外の面方位に優先配向した結晶粒とシリコン酸化膜１３との界面エネルギーよりも０．０１ｍＪ／ｃｍ２　程度小さい。
【００２６】
このようなことから、非晶質膜１４の厚さが４０ｎｍである場合には、｛１００｝の面方位を有する結晶粒の融点は、｛１００｝以外の面方位を有する結晶粒のものより０．２度Ｃ程度高くなる（Ｈ．Ａ．　Ａｔｗａｔｅ　ｅｔ　ａｌ．：　Ｊ．　Ｅｌｅｃｔｒｏ　Ｃｈｅｍｉｃａｌ　Ｓｏｃｉｅｔｙ　１３０　（１９８３）　２０５０　）。このように｛１００｝の面方位を有する結晶粒の融点が高いことは、ＺＭＲ法を用いてレーザ照射することにより、シリコンを溶融させ、この溶融したシリコンのその場観察を行うと、液相中に｛１００｝の面方位を有するラメラと呼ばれる溶け残りが見られるとの報告からもわかる　（Ｗ．Ｇ．　Ｈａｗｋｉｎｓ　ｅｔ　ａｌ．　Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ．　４２　（１９８３）　３５８）。
【００２７】
以上のことから、溶融したシリコンの液相中に｛１００｝の面方位を有するラメラを溶け残りとして生じさせるために、｛１００｝の面方位を有する結晶粒が部分的に溶融し、他の｛１００｝以外の面方位を有する結晶粒が溶融する温度となるように、本実施の形態ではエネルギービームＥ１の照射強度を４５０ｍＪ／ｃｍ２　程度に設定する。なお、このエネルギービームＥ１の照射強度の大きさは、照射強度を計測するための計測機器による誤差があるのは言うまでもない。
【００２８】
パルスの照射回数は、１０回以上４００回以下、例えば１５０回とする。これは、パルスの照射回数が１０回より小さくなると、基板１１の垂直方向に対する｛１００｝面方位の配向度が非常に小さくなり、他方パルスの照射回数が４００回より大きくなると、シリコンの総蒸発量が大きくなってしまうからである。
【００２９】
ＸｅＣｌエキシマレーザはロングパルスレーザとし、そのパルス幅は例えば１５０ｎｓとする（図４）。このような１５０ｎｓというロングパルスを１回照射すると、本実施の形態のように非晶質膜１４の厚さが４０ｎｍである場合には、パルス照射により溶融したシリコンの凝固時間（固相と液相とが混在している時間；Ｄｗｅｌｌｉｎｇ　Ｔｉｍｅ　ともいう）が３６ｎｓとなる。これにより、１回のパルスの照射により、シリコン酸化膜１３と溶融したシリコンとの界面が熱平衡状態になる確率が大きくなり、これらの界面では、界面のエネルギーを最小にするようにして｛１００｝面方位を有するシリコンの結晶が発生する。また、このＸｅＣｌエキシマレーザは、パルス照射時間が１５０ｎｓ程度であることからプロセスの低温化に有効であり、これにより基板材料としてプラスチック材料を用いることが可能となる。
【００３０】
パルス間隔は、例えば０．１ｓとする。このパルス間隔では、前のパルス照射により溶融したシリコンが完全に凝固する。なお、本実施の形態ではパルス間隔の設定は特に重要ではない。
【００３１】
以上をまとめると、第１の加熱処理の条件は下記のようになる。
照射条件
パルス幅　　　　；　１５０ｎｓ
パルス間隔　　　；　０．１ｓ
照射回数　　　　；　１５０回
照射強度　　　　；　約４５０ｍＪ／ｃｍ２　
【００３２】
このような照射条件で、まず１回目のパルスを照射する。このとき、エネルギービームＥ１の照射強度を、｛１００｝の面方位を有するシリコンが部分的に溶融すると共に、この面方位以外の面方位を有するシリコンが溶融する温度となるように設定したので、アモルファスシリコンが完全に溶融されて液相シリコン２１が形成される（図３（Ａ））。
【００３３】
この液相シリコン２１では、レーザパルスの照射中、溶融したシリコンの凝固時間が３６ｎｓとなるので、シリコン酸化膜１３と溶融したシリコンとの界面が熱平衡状態となる確率が大きくなり、これらの界面では、界面のエネルギーを最小にするようにして｛１００｝面方位を有するシリコンの結晶２２が確率的に発生する。１回のパルス照射が終了すると、シリコンの結晶２２が確率的に結合し｛１００｝面方位を有する結晶粒（固相シリコン）２３が形成される。このようにして１回のパルス照射（図５（Ｂ））により、｛１００｝面方位に優先配向した正方形状の結晶粒２３が一部に生じた多結晶シリコンからなる多結晶膜１５が形成される（図５（Ａ））。
【００３４】
続いて、多結晶膜１５の表面に２回目のパルス照射を行うと、多結晶膜１５のうち、１回目のパルス照射により形成された｛１００｝面方位を有する結晶粒２３が溶融せずラメラとして残り、それ以外の領域は１回目のパルス照射時と同様にして溶融されて液相シリコン２１となる（図３（Ｂ））。この液相シリコン２１では、界面のエネルギーを最小にするようにして、１　回目のパルス照射時と同様に｛１００｝面方位を有する結晶２２が確率的に発生する。２回目のパルス照射が終了すると、１　回目のパルス照射時と同様に、このシリコンの結晶２２が確率的に結合し｛１００｝面方位を有する結晶粒２３が新たに形成される。
【００３５】
１回目，　２回目のパルス照射と同様にパルス照射を続けていくと、それ以前のパルス照射により形成された｛１００｝面方位の結晶粒２３が溶融せずにラメラとなり、それ以外の液相シリコン２１において、シリコン酸化膜１３と液相シリコン２１の間で｛１００｝面方位を有する結晶２２が新たに発生する（図３（Ｃ））。パルス照射が終了すると、発生したシリコンの結晶２２が確率的に結合し、｛１００｝面方位を有する結晶粒２３が新たに形成される。このようにパルス照射を繰り返していくと（図６（Ｂ））、基板１１の垂直方向に対して｛１００｝面方位に優先配向した結晶粒２３の数が増大していく（図６（Ａ））。
【００３６】
このようにして、図７（Ｂ）に示したようにパルス照射を重ねていき、非晶質膜１４に対して１５０回のパルス照射を行うと、基板１１の垂直方向に対して｛１００｝面方位に優先配向された正方形状のシャープな粒界を有する結晶質膜１６が形成される（図７（Ａ））。その面配向度は、例えば｛１００｝面方位からのずれが１０度以内で８０％以上となる。また、結晶質膜１６で基板１１の面内方向には様々な面方位に配向されている。なお、｛１００｝面方位を有する結晶２２を核として横方向の結晶成長も生じるが、この横方向成長は、液相シリコン２１における｛１００｝面方位の結晶２２の発生による結晶成長と比較して無視できるものである。
【００３７】
このように第１の加熱処理において、基板１１の垂直方向に対して｛１００｝面方位を有するシリコンの結晶粒が部分的に溶融すると共に、シリコンの非晶質または｛１００｝以外の面方位を有する結晶粒が溶融する温度となるように、非晶質膜１４に対して一様に１５０回のパルス照射を行うようにしたので、シリコン酸化膜１３と液相シリコン２１の間で｛１００｝面方位を有する結晶２２が新たに発生し、この発生したシリコンの結晶２２が確率的に結合し｛１００｝面方位を有するシリコンの結晶粒２３が新たに形成されることが選択的に繰り返される。これにより、基板１１の垂直方向に対して｛１００｝面方位に優先配向された正方形状の結晶質膜１６が形成されると共に、この結晶質膜１６ではその結晶粒界がシャープとなる。よって、結晶性の良い結晶質膜１６を得ることが可能となる。
【００３８】
また、エキシマレーザを用いて、パルスを照射することによりを加熱処理を施すようにしたので、プラスチック材料やガラス材料からなる基板１１を用いても、低温度下で結晶性の良い結晶質膜１６を得ることが可能となる。
【００３９】
［第２の加熱処理］
続いて、第１の加熱処理により得られた結晶質膜１６に第２の加熱処理を行う。この第２の加熱処理では、図８に示したように、例えば間隔Ｌでマスクとして回折格子３１を設け、この回折格子３１の上方から、窒素雰囲気中で例えばＸｅＣｌエキシマレーザによりエネルギービームＥ２を複数回照射する。この回折格子３１により、図９に示したように、エネルギービームＥ２を変調し、結晶質膜１６に最高温度領域１６Ｈおよびこの最高温度領域１６Ｈよりも低い温度の最低温度領域１６Ｌを有するように選択的に温度分布を形成する。この最低温度領域１６Ｌは、例えば｛１００｝面方位を有する結晶粒が部分的に溶融する温度とする。
【００４０】
回折格子３１は石英材料により形成されている。この回折格子３１は非常に細かい複数の溝を有し、隣接する溝の間隔ａは例えば２μｍである。このように非常に細かい溝を有しているので、隣接する溝からの回折光同士で干渉が起こる。また、回折格子３１により結晶質膜１６に形成される干渉パターンのピッチｄは、エネルギービームＥ１が様々な入射角度θで入射したとすると、この入射角度θの項がキャンセルされ、ｄ＝ａ／２と表される。これによって、エネルギービームＥ２が様々な入射角度θで入射しても、干渉パターンのピッチは入射角度θの大きさの違いにより影響を受けない。
【００４１】
エネルギービームＥ２の照射強度は、最低温度領域１６Ｌが｛１００｝面方位を有する結晶粒が部分的に溶融する温度となるように例えば４５０ｍＪ／ｃｍ２　に設定する。これにより、最低温度領域１６Ｌでは｛１００｝面方位を有する結晶粒の一部がラメラ２４として溶け残り固相シリコンとなる。他方、最低温度領域１６Ｌ以外の領域では｛１００｝面方位を有する結晶粒が完全に溶解し、液相シリコンとなる。このとき、固液界面において、ラメラ２４の側面は｛１１１｝面を有するが（図１０）、このラメラ２４の｛１１１｝面は最大温度勾配方向を向くので、固液界面の方、すなわち最高温度領域１６Ｈの方に対して｛１１１｝面が優先配向される。よって、結晶質膜１６の温度分布を適宜変調すると、基板１１の面内方向での結晶質膜１６の方位を制御することが可能となる。
【００４２】
例えばパルスを直交する二方向に変調する場合には、回折格子３１としてマトリクス状に溝が形成されているものを用い、結晶質膜１６の直交する二方向に温度分布を形成するようにして、下記条件でパルスレーザビームを照射する。ここで、回折格子のピッチａを、例えば２μｍとし、間隔Ｌを例えば１５０μｍとする。
照射条件
パルス幅　　　　；　１５０ｎｓ
パルス間隔　　　；　０．１ｓ
照射回数　　　　；　１５０回
照射強度　　　　；　約４５０ｍＪ／ｃｍ２　
【００４３】
まず、図１１（Ａ）に示したように、第１の加熱処理により得られた結晶質膜１６を用意する。この結晶質膜１６は、基板１１の垂直方向には｛１００｝面方位に優先配向され、基板１１の面内方向には様々な方位を有している。次に、パルスを直交する二方向に変調することが可能である回折格子を用いて温度分布を形成する。すなわち、その対角線方向のそれぞれに２つの最高温度領域１６Ｈ２　、計４つの最高温度領域１６Ｈ２　を形成し、これら最高温度領域１６Ｈ２　に囲まれる領域に、最低温度領域１６Ｌ２　を形成する（図１１（Ｂ））。
【００４４】
このとき、最低温度領域１６Ｌ２　では上述したような温度としたので、パルスを１回照射すると、基板１１の垂直方向に対して｛１００｝面方位を有するラメラ２４が溶融せずに残る。このラメラ２４は、基板１１の垂直方向には｛１００｝面方位が保持された状態で、これら最高温度領域１６Ｈ２　の方にラメラ２４の側面の｛１１１｝面が向くようにして回転する（図１１（Ｃ））。１回のパルス照射後、このラメラ２４を核として、結晶が横方向に成長することにより結晶粒が形成される。この結晶粒は、基板１１の垂直方向には｛１００｝面方位が優先配向し、基板１１の面内方向には｛１００｝面が優先配向されたものである（図１２（Ａ），　（Ｂ））。
【００４５】
引き続き、パルスを繰り返し照射すると、このように面内方向に｛１００｝面が優先配向された結晶粒の数が増大していき、１５０回のパルス照射を行うと、基板１１の垂直方向には｛１００｝面方位が優先配向し、基板１１の面内方向には｛１００｝面が優先配向された結晶質膜１７Ａが形成される。また、基板１１の面内方向に｛１００｝面が優先配向されることにより、結晶質膜１７Ａの結晶粒界が制御される。なお、液相シリコンにおける｛１００｝面方位の核の発生による結晶成長も行われるが、｛１００｝面方位を有する結晶粒を核とした横方向の結晶成長と比較して、この核発生による成長は無視できるものである。
【００４６】
また、例えば、パルスを一方向に変調する場合には、回折格子３１として一方向に溝が形成されているものを用い、結晶質膜１６の一方向に温度分布を形成するようにして、下記条件でパルスレーザビームを照射する。ここで、回折格子のピッチａを、例えば２μｍとし、間隔Ｌを例えば１５０μｍとする。
照射条件
パルス幅　　　　；　１５０ｎｓ
パルス間隔　　　；　０．１ｓ
照射回数　　　　；　１５０回
照射強度　　　　；　約４５０ｍＪ／ｃｍ２　
【００４７】
まず、図１３（Ａ）に示したように、結晶質膜１６を用意する。次に、回折格子３１としてパルスを一方向に変調することが可能であるものを用いて温度分布を形成する。すなわち、一方向に２つの最高温度領域１６Ｈ１　を形成し、これら最高温度領域１６Ｈ１　の間の領域に、最低温度領域１６Ｌ１　を形成する（図１３（Ｂ））。この最低温度領域１６Ｌ１　は、｛１００｝面方位を有する結晶粒が部分的に溶融する温度とする。
【００４８】
このように最低温度領域１６Ｌ１　の温度設定をしたので、パルスを１回照射すると、基板１１の垂直方向に対して｛１００｝面方位を有するラメラ２４が溶融せずに残る。このラメラ２４が、基板１１の垂直方向には｛１００｝面方位が保持された状態で、これら最高温度領域１６Ｈ２　の方にラメラ２４の側面の｛１１１｝面が向くようにして回転する（図１３（Ｃ））。１回のパルス照射後、このラメラ２４を核として、結晶が横方向に成長することにより結晶粒が形成される。この結晶粒は、基板１１の垂直方向には｛１００｝面方位が優先配向し、基板１１の面内方向には｛１１０｝面が優先配向されたものである（図１４（Ａ），　（Ｂ））。
【００４９】
引き続き、パルスを繰り返し照射すると、このように面内方向に｛１１０｝面が優先配向された結晶粒の数が増大していき、１５０回のパルス照射を行うと、基板１１の垂直方向には｛１００｝面方位が優先配向し、基板１１の面内方向には｛１１０｝面が優先配向された結晶質膜１７Ｂが形成される。また、基板１１の面内方向に｛１１０｝面が優先配向されることにより、結晶質膜１７Ｂの結晶粒界が制御される。なお、液相シリコンにおける｛１００｝面方位の核の発生による結晶成長も行われるが、｛１００｝面方位を有する結晶粒を核とした横方向の結晶成長と比較して、この核発生による成長は無視できるものである。
【００５０】
このように第２の加熱処理において、マスクとして回折格子３１を用い、この回折格子３１の上方から、エネルギービームＥ２を１５０回照射することにより、結晶質膜１６に最高温度領域１６Ｈおよび最低温度領域１６Ｌを有するように選択的に温度分布を形成し、この最低温度領域１６Ｌを｛１００｝面方位を有する結晶粒が部分的に溶融する温度とするようにした。これにより、パルスを照射したときに発生するラメラ２４が、基板１１の垂直方向には｛１００｝面方位が保持された状態で、これら最高温度領域１６Ｈの方にラメラ２４の側面の｛１１１｝面が向くようにして回転する。このラメラ２４を結晶核として、結晶が横方向に成長することにより、基板１１の垂直方向には｛１００｝面方位が優先配向し、面内方向の面方位も制御された結晶質膜１７Ａまたは結晶質膜１７Ｂが形成される。従って、基板１１に垂直な方向に対して、｛１００｝面方位に優先配向されるだけでなく、基板１１の面内方向の配向も制御され、これにより結晶粒界が制御される。従って、結晶性のより良い結晶質膜１７Ａまたは結晶質膜１７Ｂを得ることが可能となる。
【００５１】
また、エキシマレーザを用いて、パルスを照射することによりを加熱処理を施すようにしたので、プラスチック材料やガラス材料からなる基板を用いても、低温度下で結晶性の良い結晶質膜１７Ａ，　１７Ｂを得ることが可能となる。
【００５２】
このようにして結晶質膜１７Ａ，　１７Ｂを形成した後、一般的な手法により、ＴＦＴの形成工程や液晶表示素子の製造工程などを行う。これらの工程は、素子分離後におけるゲート酸化膜の形成、ゲート電極形成後におけるソース領域およびドレイン領域の形成、層間絶縁膜の形成、コンタクトホールの形成、メタル配線、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ　Ｏｘｉｄｅ：　インジウムと錫の酸化物混合膜）の形成、液晶の封入などの工程である。これにより、本実施の形態に係る多結晶膜の製造方法および半導体装置の製造方法に関する工程が終了し、図１に示した半導体装置が形成される。
【００５３】
このように本実施の形態によれば、第１の加熱処理において、基板１１の面内の垂直方向に対して、｛１００｝面方位を有するシリコンの結晶粒が部分的に溶融すると共に、シリコンの非晶質または｛１００｝面方位以外の面方位を有する結晶粒が溶融する温度で、非晶質膜１４または多結晶膜１５に対して一様に複数回の加熱処理を施すことにより、基板１１の垂直な方向に対して｛１００｝面方位に優先配向され、正方形状のシャープな結晶粒界を有する良質な結晶質膜１６を形成することができる。例えば、基板１１の垂直方向に対して、例えば｛１００｝面方位からのずれが１０度以内で８０％以上の｛１００｝面方位に優先配向させることが可能となる。特に、ＸｅＣｌエキシマレーザを用いて、パルスを照射することにより加熱処理を施すようにしたので、プラスチック材料やガラス材料からなる基板を用いて、低温度下で結晶性の良い結晶質膜１６を形成することが可能となり、これにより製造コストの低減を図ることができる。
【００５４】
また、本実施の形態では、第２の加熱処理において、第１の加熱処理により形成された結晶質膜１６に、回折格子３１を用いて、最高温度領域１６Ｈおよびこの最高温度領域１６Ｈよりも低い温度の最低温度領域１６Ｌを有するように選択的に温度分布を形成すると共に、最低温度領域１６Ｌにおいて｛１００｝面方位を有する結晶粒が部分的に溶融する温度で、複数回の加熱処理を施すようにしたので、基板１１の垂直な方向に対して｛１００｝面方位の優先配向を保持した状態で、基板１１の面内方向の結晶粒界を制御すると共に、その結晶粒の面内配向も制御することが可能となる。例えば、直交する二方向に温度変調が可能な回折格子を用いると、基板１１の垂直な方向に対して｛１００｝面方位に優先配向され、基板１１の面内方向には｛１００｝面が優先配向された結晶質膜１７Ａを形成することができる。また、一方向に温度変調が可能な回折格子を用いると、基板１１の垂直な方向に対して｛１００｝面方位に優先配向され、基板１１の面内方向には｛１１０｝面が優先配向された結晶質膜１７Ｂを形成することができる。従って、この結晶性のより良い結晶質膜１７Ａまたは結晶質膜１７ＢをＴＦＴ等の半導体素子の形成に用いることにより、半導体素子の均一化および高性能化を図ることが可能となる。
【００５５】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態では、第１の加熱処理では、パルスの照射回数を１５０回、照射強度を４５０ｍＪ／ｃｍ２　、およびパルス幅を１５０ｎｓとしたが、非晶質膜１４（多結晶膜１５、結晶質膜１６）において、基板１１の面内の垂直方向に対して例えば｛１００｝面方位を有するシリコンの結晶粒が部分的に溶融すると共に、シリコンの非晶質または｛１００｝面方位以外の面方位を有する結晶粒が溶融する温度となるように、パルスの照射回数、照射強度およびパルス幅のそれぞれを調整することが可能である。
【００５６】
また、上記実施の形態では、第２の加熱処理では、パルスの照射回数を１５０回、照射強度を４５０ｍＪ／ｃｍ２　、およびパルス幅を１５０ｎｓとしたが、結晶質膜１７Ａ，　１７Ｂの低温領域において｛１００｝面方位を有する前記結晶粒が部分的に溶融する温度となるように、パルスの照射回数、照射強度およびパルス幅のそれぞれを調整することが可能である。
【００５７】
また、上記実施の形態では、第１の加熱処理および第２の加熱処理で、ＸｅＣｌエキシマレーザを用いてエネルギービームＥ１　を照射するようにしたが、一般的な汎用の電気加熱炉（拡散炉）もしくはランプなどの他の方法により加熱するようにしてもよい。また、パルスレーザとしてＸｅＣｌエキシマレーザを用いたが、ＸｅＣｌエキシマレーザ以外のレーザを用いるようにしてもよい。
【００５８】
また、上記実施の形態では、第１の加熱処理または第２の加熱処理により、基板１１の垂直方向に対して｛１００｝面方位に優先配向した正方形状のほぼ単結晶よりなる結晶粒の群が碁盤目状に配列された準単結晶よりなる結晶質膜１６，　１７Ａ，　１７Ｂを形成する場合について説明したが、他の面方位に優先配向している結晶質膜１６，　１７Ａ，　１７Ｂを形成するようにしてもよい。
【００５９】
更に、上記実施の形態では、シリコンよりなる結晶質膜１６，１７Ａ，１７Ｂ、すなわち結晶性半導体材料を製造する場合について説明したが、本発明は、他の結晶性半導体材料を製造する場合についても同様に適用することができる。特に、ダイアモンド型結晶構造を有する他の共有結合型半導体、典型的には他のＩＶ族半導体よりなる結晶質半導体材料を製造する場合は、上記実施の形態と全く同様である。なお、ＩＶ族半導体には、シリコン，ゲルマニウム（Ｇｅ），炭素（Ｃ）などの元素半導体のほか、シリコン，ゲルマニウムおよび炭素からなる群より選ばれた少なくとも１種からなる半導体、例えばＳｉＧｅあるいはＳｉＣがある。
【００６０】
また、上記実施の形態では、結晶質膜１７Ａまたは結晶質膜１７Ｂを形成した後、一般的な手法により、ＴＦＴの形成工程や液晶表示素子の製造工程などを行うようにしたが、結晶質膜１６を形成した後にＴＦＴの形成工程や液晶表示素子の製造工程などを行うようにしてもよい。従って、この結晶性の良い結晶質膜１６をＴＦＴ等の半導体素子の形成に用いることにより、半導体素子の均一化および高性能化を図ることが可能となる。
【００６１】
更に、上記実施の形態では、本発明の半導体装置として液晶表示装置１００を具体例に挙げて説明したが、本発明は、太陽電池等の他の半導体素子を備えた半導体装置にも適用することができる。
【００６２】
〔実施例〕
図１５（Ａ）は、以下の条件で第１の加熱処理を施すことにより得られた結晶質膜のＳＥＭ（Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）　写真である。図１５（Ｂ），　（Ｃ）は、それぞれＮＤ（Ｎｏｒｍａｌ　Ｄｉｒｅｃｔｉｏｎ）方向およびＲＤ（Ｒｏｌｌｉｎｇ　Ｄｉｒｅｃｔｉｏｎ　）方向のＥＢＳＰ（Ｅｌｅｃｔｒｏｎ　Ｂａｃｋ　Ｓｃａｔｔｅｒｉｎｇ　Ｐａｔｔｅｒｎ）写真である。図１６は、１５０回のパルス照射を行った後の、ガラス基板の垂直方向に対する｛１００｝面方位の配向度を表したものである。図１７は、２００回のパルス照射を行った後の、ガラス基板の垂直方向に対する｛１００｝面方位の配向度を表したものである。なお、図１８は、図１５に示したＮＤ方向（ガラス基板の垂直方向）、ＲＤ方向（ガラス基板の面内方向）を説明するための図である。なお、ＳＥＭ写真は、セコエッチング（Ｓｅｃｃｏ　ｅｔｃｈｉｎｇ　）を施した結晶質膜のものである。セコエッチングとは、欠陥の存在する領域のエッチング速度が、他の完全な領域のそれとは異なるという性質を利用して、結晶質膜の粒界を明確にすることである。ここでは、エッチング溶液として、ニクロム酸カリウム（Ｋ２　Ｃｒ２　Ｏ７　）、フッ化水素（ＨＦ）、および水（Ｈ２　Ｏ）のそれぞれを含む比率が、１：２：９である水溶液を使用した。
【００６３】
試料構造
非晶質シリコン膜（膜厚４０ｎｍ）／ＳｉＯ２　膜（膜厚１２０ｎｍ）／ＳｉＮｘ膜（膜厚５０ｎｍ）／ガラス基板
照射条件
パルス幅　　　　；　１５０ｎｓ
パルス間隔　　　；　０．１ｓ
照射回数　　　　；　１５０回
照射強度　　　　；　約４５０ｍＪ／ｃｍ２　
【００６４】
これにより第１の加熱処理において、非晶質シリコン膜が結晶化し、ガラス基板の垂直方向に対して｛１００｝面方位に優先配向された結晶質膜が形成されることがわかる。この｛１００｝面方位の配向度は、｛１００｝面方位からのずれが１０度以内で８３％となることがわかる。更に、パルス照射回数を２００回まで上げると、｛１００｝面方位の配向度は、｛１００｝面方位からのずれが１０度以内で９６．４％まで上げることができることがわかる。また、ガラス基板の面内方向では結晶粒が様々な方位を向いていることがわかる。
【００６５】
ちなみに、図１９（Ａ），　（Ｂ）は、パルスを５０回，　１００回，　１５０回照射した試料のＸ線解析の一部を表したものである。図１９において、（Ａ）は（１００）ピークを表し、（Ｂ）は（１１１）ピークを表している。図１９（Ｃ）は、パルスを１５０回照射した試料でのＸ線解析の全体を表したものである。これにより、パルス照射の回数の増大に伴い、｛１００｝面方位を有するシリコンのピークが大きくなっていき、その一方で｛１１１｝面方位を有するシリコンのピークが小さくなっていくことがわかる。
【００６６】
図２０は、第１の加熱処理の後、パルスを一方向に変調することが可能である回折格子を用い、以下の条件で第２の加熱処理を施すことにより得られた結晶質膜のＥＢＳＰ写真である。この写真はガラス基板の面内方向に対するものである。これにより、ガラス基板の垂直方向には｛１００｝面方位が優先配向された状態で、ガラス基板の面内方向には｛１１０｝面が優先配向されることがわかる。
照射条件
パルス幅　　　　；　１５０ｎｓ
パルス間隔　　　；　０．１ｓ
照射回数　　　　；　１５０回
照射強度　　　　；　約４５０ｍＪ／ｃｍ２　
【００６７】
このようにして第１の加熱処理の後、パルスを一方向に変調することが可能である回折格子を用いて第２の加熱処理を施すことにより、ガラス基板の垂直方向には｛１００｝面方位が優先配向されると共に、ガラス基板の面内方向には｛１１０｝面が優先配向されることがわかる。
【００６８】
図２１は、このようにして得られた結晶質膜のＳＥＭ写真である。これにより、第１の加熱処理および第２の加熱処理を施すことにより結晶質膜の結晶粒界も制御されていることがわかる。なお、ＳＥＭ写真は、セコエッチングを施した後の結晶質膜のものである。
【００６９】
【発明の効果】
以上説明したように請求項１ないし９のいずれか一項に記載の結晶質半導体材料の製造方法、または、請求項２４ないし２８のいずれか一項に半導体装置の製造方法によれば、基板の垂直方向に対して特定の面方位を有する結晶粒が部分的に溶融すると共に、半導体の非晶質または前記面方位以外の面方位を有する結晶粒が溶融する温度で、非晶質膜または多結晶膜に対して一様に複数回の加熱処理を施すことにより結晶質膜を形成するようにしたので、この結晶質膜を、基板の垂直な方向に対して特定の面方位に優先配向させることが可能となる。よって、良質な結晶質膜を形成することができ、この良質な結晶質膜をＴＦＴ等の半導体素子の形成に用いることにより、半導体素子の均一化および高性能化を図ることが可能となる。
【００７０】
特に、請求項６記載の結晶質半導体の製造方法、または、請求項２８に記載の半導体装置の製造方法によれば、エキシマレーザを用いて、パルスを照射することにより加熱処理を施すようにしたので、プラスチック材料やガラス材料からなる基板にでも、低温度下で結晶性の良い結晶質膜を形成することが可能となり、これにより製造コストの低減を図ることができる。
【００７１】
また、本発明による請求項１０ないし２３のいずれか一項に記載の結晶質半導体材料の製造方法、または、請求項２９ないし３７のいずれか一項に半導体装置の製造方法によれば、第２の工程において、基板面の垂直方向に対して特定の面方位を有する結晶粒が部分的に溶融すると共に、半導体の非晶質または前記面方位以外の面方位を有する結晶粒が溶融する温度で、非晶質膜または多結晶膜に対して一様に複数回の加熱処理を施すことにより第１結晶質膜を形成し、第３の工程において、第１結晶質膜に、高温領域および前記高温領域よりも低い温度の低温領域を有するように選択的に温度分布を形成すると共に、低温領域において前記面方位を有する結晶粒が部分的に溶融する温度で、複数回の加熱処理を施すことにより第２結晶質膜を形成するようにしたので、基板の垂直な方向に対して特定の面方位に優先配向させると共に、基板の面内方向の配向も制御することが可能となり、これによって結晶粒界の制御が可能となる。従って、良質な結晶質膜を形成することができ、この良質な結晶質膜をＴＦＴ等の半導体素子の形成に用いることにより、半導体素子の均一化および高性能化を図ることが可能となる。
【００７２】
特に、請求項１５および請求項２２記載の結晶質半導体の製造方法、または、請求項３６および請求項３７に記載の半導体装置の製造方法によれば、エキシマレーザを用いて、パルスを照射することにより第１の加熱処理および第２の加熱処理を施すようにしたので、プラスチック材料やガラス材料からなる基板にでも、低温度下で結晶性の良い結晶質膜を形成することが可能となり、これにより製造コストの低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る方法を用いて製造される液晶表示装置の構造を模式的に表したブロック図である。
【図２】本発明の一実施の形態に用いる試料構造を表すものである。
【図３】第１の加熱処理を説明するための断面図である。
【図４】図２に示したパルスレーザのパルスの概形を表すものである。
【図５】図２に示した工程を説明するための平面図である。
【図６】図２に示した工程を説明するための平面図である。
【図７】図２に示した工程を説明するための平面図である。
【図８】第２の加熱処理を説明するための断面図である。
【図９】図８に示した回折格子を説明するための断面図である。
【図１０】第２の加熱処理で形成されるラメラの模式図である。
【図１１】第２の加熱処理を説明するための模式図である。
【図１２】図１１に続く第２の加熱処理を説明するための模式図である。
【図１３】第２の加熱処理を説明するための模式図である。
【図１４】図１３に続く第２の加熱処理を説明するための模式図である。
【図１５】第１の加熱処理後を施した試料のＳＥＭ写真およびＥＢＳＰ写真である。
【図１６】第１の加熱処理を施した試料の結晶の配向度を表すものである。
【図１７】第１の加熱処理を施した試料の結晶の配向度を表すものである。
【図１８】第１の加熱処理を施した試料の結晶の配向を説明するためのものである。
【図１９】第１の加熱処理を施した試料をＸ線解析したものを表すものである。
【図２０】第２の加熱処理を施した試料のＥＢＳＰ写真である。
【図２１】第２の加熱処理を施した試料のＳＥＭ写真である。
【符号の説明】
１１・・・　基板、１２・・・　シリコン窒化膜、１３・・・　シリコン酸化膜、１４・・・　非晶質膜、１５・・・　多結晶膜、１６，　１７Ａ，　１７Ｂ・・・　結晶質膜、１６Ｈ，　１６Ｈ１，１６Ｈ２　・・・　最高温度領域、１６Ｌ，　１６Ｌ１，１６Ｌ２　・・・　最低温度領域、２１・・・　液相シリコン、２２・・・　結晶、２３・・・　結晶粒、２４・・・　ラメラ、３１・・・　回折格子、Ｅ１　，Ｅ２　…エネルギービーム

Claims (37)

  1. 半導体単結晶の複数の結晶粒からなる結晶質半導体材料の製造方法であって、
    基板上に、前記半導体の非晶質材料または前記半導体の多結晶材料を形成する第１の工程と、
    前記基板面の垂直方向に対して特定の面方位を有する結晶粒が部分的に溶融すると共に、前記半導体の非晶質または前記面方位以外の面方位を有する結晶粒が溶融する温度で、前記非晶質材料または前記多結晶材料に対して一様に複数回の加熱処理を施すことにより結晶質材料を形成する第２の工程と
    を含むことを特徴とする結晶質半導体材料の製造方法。
  2. 前記半導体は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）および炭素（Ｃ）のうちの少なくとも１種からなる
    ことを特徴とする請求項１記載の結晶質半導体材料の製造方法。
  3. 前記基板と前記非晶質材料または前記多結晶材料との間にシリコン酸化膜を形成する
    ことを特徴とする請求項２記載の結晶質半導体材料の製造方法。
  4. 前記面方位を｛１００｝面とする
    ことを特徴とする請求項３記載の結晶質半導体材料の製造方法。
  5. 前記第２の工程において、前記非晶質材料または前記多結晶材料にパルスレーザを照射することにより加熱処理を施す
    ことを特徴とする請求項１記載の結晶質半導体材料の製造方法。
  6. 前記パルスレーザをエキシマレーザとする
    ことを特徴とする請求項５記載の結晶質半導体材料の製造方法。
  7. 前記パルスのパルス幅を１５０ｎｓとする
    ことを特徴とする請求項６記載の結晶質半導体材料の製造方法。
  8. 前記パルスを１０回以上４００回以下照射する
    ことを特徴とする請求項７記載の結晶質半導体材料の製造方法。
  9. 前記基板を、ガラス材料またはプラスチック材料により形成する
    ことを特徴とする請求項１記載の結晶質半導体材料の製造方法。
  10. 半導体単結晶の複数の結晶粒からなる結晶質半導体材料の製造方法であって、
    基板上に、前記半導体の非晶質材料または前記半導体の多結晶材料を形成する第１の工程と、
    前記基板面の垂直方向に対して特定の面方位を有する結晶粒が部分的に溶融すると共に、前記半導体の非晶質または前記面方位以外の面方位を有する結晶粒が溶融する温度で、前記非晶質材料または前記多結晶材料に対して一様に複数回の加熱処理を施すことにより第１結晶質材料を形成する第２の工程と、
    前記第１結晶質材料に、高温領域および前記高温領域よりも低い温度の低温領域を有するように選択的に温度分布を形成すると共に、前記低温領域において前記面方位を有する前記結晶粒が部分的に溶融する温度で、複数回の加熱処理を施すことにより第２結晶質材料を形成する第３の工程と
    を含むことを特徴とする結晶質半導体材料の製造方法。
  11. 前記半導体は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）および炭素（Ｃ）のうちの少なくとも一種からなる
    ことを特徴とする請求項１０記載の結晶質半導体材料の製造方法。
  12. 前記基板と前記非晶質材料または前記多結晶材料との間にシリコン酸化膜を形成する
    ことを特徴とする請求項１１記載の結晶質半導体材料の製造方法。
  13. 前記面方位を｛１００｝面とする
    ことを特徴とする請求項１２記載の結晶質半導体材料の製造方法。
  14. 前記第２の工程において、前記非晶質材料または前記多結晶材料にパルスレーザを照射することにより加熱処理を施す
    ことを特徴とする請求項１０記載の結晶質半導体材料の製造方法。
  15. 前記パルスレーザをエキシマレーザとする
    ことを特徴とする請求項１４記載の結晶質半導体材料の製造方法。
  16. 前記パルスのパルス幅を１５０ｎｓとする
    ことを特徴とする請求項１５記載の結晶質半導体材料の製造方法。
  17. 前記パルスを１０回以上４００回以下照射する
    ことを特徴とする請求項１６記載の結晶質半導体材料の製造方法。
  18. 前記第３の工程において、一方向に変調させることにより前記温度分布を形成する
    ことを特徴とする請求項１０記載の結晶質半導体材料の製造方法。
  19. 前記第３の工程において、直交する二方向に変調させることにより前記温度分布を形成する
    ことを特徴とする請求項１０記載の結晶質半導体材料の製造方法。
  20. 前記第３の工程において、回折格子を用いることにより温度分布を形成する
    ことを特徴とする請求項１０記載の結晶質半導体材料の製造方法。
  21. 前記第３の工程において、前記第１結晶質材料にパルスレーザを照射することにより加熱処理を施す
    ことを特徴とする請求項１０記載の結晶質半導体材料の製造方法。
  22. 前記パルスレーザをエキシマレーザとする
    ことを特徴とする請求項２１記載の結晶質半導体材料の製造方法。
  23. 前記基板を、ガラス材料またはプラスチック材料により形成する
    ことを特徴とする請求項１０記載の結晶質半導体材料の製造方法。
  24. 半導体単結晶の複数の結晶粒からなる半導体装置の製造方法であって、
    基板上に、前記半導体の非晶質材料または前記半導体の多結晶材料を形成する第１の工程と、
    前記基板面の垂直方向に対して特定の面方位を有する結晶粒が部分的に溶融すると共に、前記半導体の非晶質または前記面方位以外の面方位を有する結晶粒が溶融する温度で、前記非晶質材料または前記多結晶材料に対して一様に複数回の加熱処理を施すことにより結晶質材料を形成する第２の工程と
    を含むことを特徴とする半導体装置の製造方法。
  25. 前記半導体は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）および炭素（Ｃ）のうちの少なくとも１種からなる
    ことを特徴とする請求項２４記載の半導体装置の製造方法。
  26. 前記基板と前記非晶質材料または前記多結晶材料との間にシリコン酸化膜を形成する
    ことを特徴とする請求項２５記載の半導体装置の製造方法。
  27. 前記面方位を｛１００｝面とする
    ことを特徴とする請求項２６記載の半導体装置の製造方法。
  28. 前記第２の工程において、パルスレーザとしてエキシマレーザを用いて、前記非晶質材料または前記多結晶材料を照射することにより加熱処理を施す
    ことを特徴とする請求項２４記載の半導体装置の製造方法。
  29. 半導体単結晶の複数の結晶粒からなる半導体装置の製造方法であって、
    基板上に、前記半導体の非晶質からなる非晶質材料または多結晶材料を形成する第１の工程と、
    前記基板面の垂直方向に対して、特定の面方位を有する結晶粒が部分的に溶融すると共に、前記半導体の非晶質または前記面方位以外の面方位を有する結晶粒が溶融する温度で、前記非晶質材料または前記多結晶材料に対して一様に複数回の加熱処理を施すことにより第１結晶質材料を形成する第２の工程と、
    前記第１結晶質材料に、高温領域および前記高温領域よりも低い温度の低温領域を有するように選択的に温度分布を形成すると共に、前記低温領域において前記面方位を有する結晶粒が部分的に溶融する温度で、複数回の加熱処理を施すことにより第２結晶質材料を形成する第３の工程と
    を含むことを特徴とする半導体装置の製造方法。
  30. 前記半導体は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）および炭素（Ｃ）のうちの少なくとも１種からなる
    ことを特徴とする請求項２９記載の半導体装置の製造方法。
  31. 前記基板と前記非晶質材料または前記多結晶材料との間にシリコン酸化膜を形成する
    ことを特徴とする請求項３０記載の半導体装置の製造方法。
  32. 前記面方位を｛１００｝面とする
    ことを特徴とする請求項３１記載の半導体装置の製造方法。
  33. 前記第３の工程において、一方向に変調させることにより前記温度分布を形成する
    ことを特徴とする請求項２９記載の半導体装置の製造方法。
  34. 前記第３の工程において、直交する二方向に変調させることにより前記温度分布を形成する
    ことを特徴とする請求項２９記載の半導体装置の製造方法。
  35. 前記第３の工程において、回折格子を用いることにより温度分布を形成する
    ことを特徴とする請求項２９記載の半導体装置の製造方法。
  36. 前記第２の工程において、パルスレーザとしてエキシマレーザを用いて、前記非晶質材料または前記多結晶材料を照射することにより加熱処理を施す
    ことを特徴とする請求項２９記載の半導体装置の製造方法。
  37. 前記第３の工程において、パルスレーザとしてエキシマレーザを用いて、前記第１結晶質材料を照射することにより加熱処理を施す
    ことを特徴とする請求項２９記載の半導体装置の製造方法。
JP2002242614A 2002-08-22 2002-08-22 結晶質半導体材料の製造方法および半導体装置の製造方法 Pending JP2004087535A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2002242614A JP2004087535A (ja) 2002-08-22 2002-08-22 結晶質半導体材料の製造方法および半導体装置の製造方法
SG200304828A SG112888A1 (en) 2002-08-22 2003-08-11 Method of producing crystalline semiconductor material and method of fabricating semiconductor device
TW092122006A TWI227912B (en) 2002-08-22 2003-08-11 Manufacturing method for crystal semiconductor material and manufacturing method for semiconductor device
KR1020030056375A KR20040018140A (ko) 2002-08-22 2003-08-14 결정질 반도체 재료의 제조 방법 및 반도체 장치의 제조방법
US10/645,805 US7144793B2 (en) 2002-08-22 2003-08-21 Method of producing crystalline semiconductor material and method of fabricating semiconductor device
CNB031255639A CN1249779C (zh) 2002-08-22 2003-08-22 制造晶体半导体材料的方法和制作半导体器件的方法
US11/098,846 US7169690B2 (en) 2002-08-22 2005-04-05 Method of producing crystalline semiconductor material and method of fabricating semiconductor device
US11/553,054 US7538014B2 (en) 2002-08-22 2006-10-26 Method of producing crystalline semiconductor material and method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002242614A JP2004087535A (ja) 2002-08-22 2002-08-22 結晶質半導体材料の製造方法および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006257594A Division JP4147492B2 (ja) 2006-09-22 2006-09-22 結晶質半導体材料の製造方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004087535A true JP2004087535A (ja) 2004-03-18

Family

ID=32051653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002242614A Pending JP2004087535A (ja) 2002-08-22 2002-08-22 結晶質半導体材料の製造方法および半導体装置の製造方法

Country Status (6)

Country Link
US (3) US7144793B2 (ja)
JP (1) JP2004087535A (ja)
KR (1) KR20040018140A (ja)
CN (1) CN1249779C (ja)
SG (1) SG112888A1 (ja)
TW (1) TWI227912B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169690B2 (en) * 2002-08-22 2007-01-30 Sony Corporation Method of producing crystalline semiconductor material and method of fabricating semiconductor device
JP2007053364A (ja) * 2005-08-19 2007-03-01 Samsung Electronics Co Ltd 多結晶シリコーン薄膜の製造方法及びこの方法を利用した薄膜トランジスタの製造方法
JP2007288173A (ja) * 2006-03-20 2007-11-01 Semiconductor Energy Lab Co Ltd 結晶性半導体膜、半導体装置及びそれらの作製方法
JP2011515833A (ja) * 2008-02-29 2011-05-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄膜のためのフラッシュ光アニーリング
US8278163B2 (en) 2008-07-30 2012-10-02 Sony Corporation Semiconductor processing apparatus and semiconductor processing method
KR101424788B1 (ko) 2006-03-20 2014-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 결정성 반도체막, 반도체장치 및 그들의 제조방법
JP2017508276A (ja) * 2014-01-24 2017-03-23 レイザー システムズ アンド ソリューションズ オブ ヨーロッパＬａｓｅｒ Ｓｙｓｔｅｍｓ Ａｎｄ Ｓｏｌｕｔｉｏｎｓ Ｏｆ Ｅｕｒｏｐｅ ポリシリコンの形成方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
AU2002211507A1 (en) 2000-10-10 2002-04-22 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
TWI378307B (en) 2002-08-19 2012-12-01 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
KR20050047103A (ko) 2002-08-19 2005-05-19 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 다양한 조사 패턴을 포함하는 원 샷 반도체 가공 시스템 및방법
JP5164378B2 (ja) 2003-02-19 2013-03-21 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 逐次的横方向結晶化技術を用いて結晶化させた複数の半導体薄膜フィルムを処理するシステム及びプロセス
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
TWI359441B (en) * 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US7311778B2 (en) 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
KR101368570B1 (ko) * 2005-08-16 2014-02-27 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막의 고수율 결정화
WO2007025062A2 (en) * 2005-08-25 2007-03-01 Wakonda Technologies, Inc. Photovoltaic template
JP2009518864A (ja) 2005-12-05 2009-05-07 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 膜を加工するためのシステム及び方法並びに薄膜
KR100721956B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
KR100721957B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
CN101443919B (zh) * 2006-02-23 2014-03-05 耶罗恩·K·J·范杜伦 形成吸收层的方法、用于形成吸收层的前体材料以及太阳能电池
CN101230877A (zh) * 2007-01-24 2008-07-30 富准精密工业(深圳)有限公司 转动体及其制造方法
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2009020920A (ja) * 2007-07-10 2009-01-29 Shin Etsu Chem Co Ltd 磁気記録媒体用多結晶シリコン基板および磁気記録媒体
WO2009035063A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
WO2009039482A1 (en) 2007-09-21 2009-03-26 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
TWI418037B (zh) 2007-09-25 2013-12-01 Univ Columbia 藉由改變形狀、大小或雷射光束在製造於橫向結晶化薄膜上之薄膜電晶體元件中產生高一致性的方法
JP2011503847A (ja) * 2007-11-02 2011-01-27 ワコンダ テクノロジーズ， インコーポレイテッド 結晶質薄膜光起電力構造およびその形成方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
KR20100105606A (ko) 2007-11-21 2010-09-29 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 에피택셜하게 텍스쳐화된 후막의 제조를 위한 시스템 및 방법
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US8236603B1 (en) 2008-09-04 2012-08-07 Solexant Corp. Polycrystalline semiconductor layers and methods for forming the same
WO2010056990A1 (en) 2008-11-14 2010-05-20 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US8415187B2 (en) * 2009-01-28 2013-04-09 Solexant Corporation Large-grain crystalline thin-film structures and devices and methods for forming the same
WO2011011764A2 (en) * 2009-07-23 2011-01-27 Gigasi Solar, Inc. Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes
US8361890B2 (en) 2009-07-28 2013-01-29 Gigasi Solar, Inc. Systems, methods and materials including crystallization of substrates via sub-melt laser anneal, as well as products produced by such processes
WO2011020124A2 (en) * 2009-08-14 2011-02-17 Gigasi Solar, Inc. Backside only contact thin-film solar cells and devices, systems and methods of fabricating same, and products produced by processes thereof
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US20110165721A1 (en) * 2009-11-25 2011-07-07 Venkatraman Prabhakar Systems, methods and products including features of laser irradiation and/or cleaving of silicon with other substrates or layers
US8298081B1 (en) 2011-06-16 2012-10-30 Igt Gaming system, gaming device and method for providing multiple display event indicators
US8605114B2 (en) 2012-02-17 2013-12-10 Igt Gaming system having reduced appearance of parallax artifacts on display devices including multiple display screens
FR3013506A1 (fr) * 2013-11-15 2015-05-22 St Microelectronics Crolles 2 Formation d'une couche de silicium fortement dopee sur un substrat de silicium plus faiblement dope
US10790145B2 (en) * 2018-09-05 2020-09-29 Micron Technology, Inc. Methods of forming crystallized materials from amorphous materials
US11018229B2 (en) 2018-09-05 2021-05-25 Micron Technology, Inc. Methods of forming semiconductor structures

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261291A (ja) * 1988-04-13 1989-10-18 Agency Of Ind Science & Technol レーザアニール方法
JP3213338B2 (ja) * 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
JP3658213B2 (ja) * 1998-11-19 2005-06-08 富士通株式会社 半導体装置の製造方法
JP2000232066A (ja) * 1999-02-11 2000-08-22 Sharp Corp 半導体基板の製造方法
JP4323724B2 (ja) * 1999-03-05 2009-09-02 セイコーエプソン株式会社 半導体装置の製造方法
JP4701467B2 (ja) * 1999-09-22 2011-06-15 ソニー株式会社 多結晶膜の製造方法および半導体装置の製造方法
JP2002083768A (ja) * 2000-09-05 2002-03-22 Sony Corp 単結晶薄膜の製造方法、単結晶薄膜基板及び半導体装置
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
JP2003168645A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体薄膜装置、その製造方法及び画像表示装置
JP2004087535A (ja) * 2002-08-22 2004-03-18 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
US20080070423A1 (en) * 2006-09-15 2008-03-20 Crowder Mark A Buried seed one-shot interlevel crystallization

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169690B2 (en) * 2002-08-22 2007-01-30 Sony Corporation Method of producing crystalline semiconductor material and method of fabricating semiconductor device
JP2007053364A (ja) * 2005-08-19 2007-03-01 Samsung Electronics Co Ltd 多結晶シリコーン薄膜の製造方法及びこの方法を利用した薄膜トランジスタの製造方法
JP2007288173A (ja) * 2006-03-20 2007-11-01 Semiconductor Energy Lab Co Ltd 結晶性半導体膜、半導体装置及びそれらの作製方法
KR101424788B1 (ko) 2006-03-20 2014-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 결정성 반도체막, 반도체장치 및 그들의 제조방법
JP2011515833A (ja) * 2008-02-29 2011-05-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄膜のためのフラッシュ光アニーリング
US8278163B2 (en) 2008-07-30 2012-10-02 Sony Corporation Semiconductor processing apparatus and semiconductor processing method
JP2017508276A (ja) * 2014-01-24 2017-03-23 レイザー システムズ アンド ソリューションズ オブ ヨーロッパＬａｓｅｒ Ｓｙｓｔｅｍｓ Ａｎｄ Ｓｏｌｕｔｉｏｎｓ Ｏｆ Ｅｕｒｏｐｅ ポリシリコンの形成方法

Also Published As

Publication number Publication date
US7169690B2 (en) 2007-01-30
US7538014B2 (en) 2009-05-26
TWI227912B (en) 2005-02-11
US20040209447A1 (en) 2004-10-21
US20050172888A1 (en) 2005-08-11
SG112888A1 (en) 2005-07-28
US7144793B2 (en) 2006-12-05
TW200416834A (en) 2004-09-01
CN1249779C (zh) 2006-04-05
CN1495848A (zh) 2004-05-12
US20070051302A1 (en) 2007-03-08
KR20040018140A (ko) 2004-03-02

Similar Documents

Publication Publication Date Title
JP2004087535A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
KR100379859B1 (ko) 표시용반도체칩의제조방법
TW303526B (ja)
US8734584B2 (en) Systems and methods for creating crystallographic-orientation controlled poly-silicon films
JP3204986B2 (ja) 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JPH07221017A (ja) 半導体装置およびその作製方法
JP5068171B2 (ja) 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法
KR100753432B1 (ko) 다결정 실리콘 및 그의 결정화 방법
KR100809858B1 (ko) 결정질 반도체 재료 제조 방법 및 반도체 장치 제조 방법
US7767558B2 (en) Method of crystallizing amorphous silicon and device fabricated using the same
JP2006295117A (ja) 多結晶シリコン薄膜の製造方法、及びこれを有する薄膜トランジスタの製造方法
JP4165305B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
KR100611040B1 (ko) 레이저 열처리 장치
JP2004063478A (ja) 薄膜トランジスタ及びその製造方法
JP4147492B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
KR100761346B1 (ko) 결정질 실리콘의 제조방법
JP4328519B2 (ja) 結晶性薄膜の製造方法
JPH1197692A (ja) 多結晶および液晶表示装置
JP2004140175A (ja) 結晶質半導体膜の製造方法およびそれを用いた半導体素子の製造方法
JP2002151408A (ja) 半導体薄膜の製造方法
JP2012038843A (ja) 半導体薄膜の製造方法、半導体デバイスおよび半導体薄膜製造装置
JPH1064816A (ja) 半導体装置の製造方法
JP2005039259A (ja) 結晶化方法、結晶化装置、薄膜トランジスタおよび表示装置
JP2007042980A (ja) 結晶質半導体膜およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080529