KR20040018140A - 결정질 반도체 재료의 제조 방법 및 반도체 장치의 제조방법 - Google Patents

결정질 반도체 재료의 제조 방법 및 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20040018140A
KR20040018140A KR1020030056375A KR20030056375A KR20040018140A KR 20040018140 A KR20040018140 A KR 20040018140A KR 1020030056375 A KR1020030056375 A KR 1020030056375A KR 20030056375 A KR20030056375 A KR 20030056375A KR 20040018140 A KR20040018140 A KR 20040018140A
Authority
KR
South Korea
Prior art keywords
semiconductor
crystalline
manufacturing
substrate
plane
Prior art date
Application number
KR1020030056375A
Other languages
English (en)
Inventor
팔 고사인 다람
아키오 마치다
가즈시 나카노
도시오 후지노
주니치 사토
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040018140A publication Critical patent/KR20040018140A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/34—Single-crystal growth by zone-melting; Refining by zone-melting characterised by the seed, e.g. by its crystallographic orientation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 결정성을 보다 향상시킬 수 있는 결정질 반도체 재료의 제조 방법 및 그것을 이용한 반도체 장치의 제조 방법을 제공하는 것이다.
XeCl 엑시머 레이저를 사용하여 비정질막(14)에 대하여 동일하게 150회의 펄스(에너지 빔 ; E1) 조사를 행한다. 이 때의 온도는 비정질막(14)에 있어서, 기판(11)의 수직 방향에 대하여 {100}면 방위를 갖는 실리콘의 결정 입자가 부분적으로 용융함과 동시에, 실리콘의 비정질 또는 {100} 이외의 면 방위를 갖는 결정 입자가 용융하는 것이다. 실리콘 산화막(13)과 액상 실리콘 사이에서 {100}면 방위를 갖는 결정이 새롭게 발생하고, 이 발생한 실리콘 결정이 확률적으로 결합하여 {100}면 방위를 갖는 결정 입자가 새롭게 형성되는 것이 반복된다. 기판(11)의 수직 방향에 대하여 {100}면 방위에 우선 배향되어, 샤프한 입계를 갖는 정사각형 형상 결정질막이 형성된다.

Description

결정질 반도체 재료의 제조 방법 및 반도체 장치의 제조 방법{Method for manufacturing crystalline semiconductor material and method for manufacturing semiconductor device}
본 발명은 비정질(어몰퍼스) 반도체 재료나 다결정 반도체 재료에 가열 처리를 실시하여 결정화시키는 결정질 반도체 재료의 제조 방법 및 그것을 이용한 반도체 장치의 제조 방법에 관한 것이다.
최근, 기판 상에 소자가 어레이형으로 배열된 태양 전지나 액정 표시 장치의 화소 구동 트랜지스터 등의 반도체 장치의 연구·개발이 왕성하게 행하여지고 있다. 또한, 최근, 장치의 고집적화 및 다기능화를 도모하기 위해, 이들 반도체 소자를 기판 상에 적층 형성하는 3차원 집적 회로 등의 연구·개발이 진행되고 있다.
이들 반도체 장치에 사용되는 기판 재료로서, 염가이고 또한 대면적화가 가능하기 때문에, 인공 석영 등의 글래스 재료나 플라스틱 재료가 주목받고 있다. 일반적으로, 이러한 비정질 절연물 재료로 이루어지는 기판에 반도체 박막을 퇴적시키면, 비절연물 재료의 장거리 질서 결여에 의해, 퇴적된 반도체 박막의 결정 구조는 비정질 또는 다결정으로 된다.
예를 들면, 액정 표시 장치의 화소 구동 트랜지스터로서 박막 트랜지스터(TFT ; Thin Film Transistor)가 사용되지만, 그 동작 영역(채널 영역)에는 상술한 기판 상에 형성된 다결정 실리콘(Si)막이 사용되고 있다. 그러나, 이 다결정 실리콘막의 미세 구조에는 결정 입계가 랜덤하게 존재하고, 또한, 결정 입자에 따라 면 방위의 배향이 다르기 때문에 결정성이 나쁜 것으로 되어 있다. 또한, 다결정 실리콘막의 결정 입자 직경이 크게되고 TFT의 채널 길이에 근접하면, 특성이 불균일해져버린다. 이와 같이, 다결정 실리콘막을 사용한 TFT 등의 반도체 소자는 단결정 실리콘을 사용한 것보다도 성능이 꽤 뒤떨어졌었다.
이러한 배경에서, 글래스 재료로 이루어지는 기판 상에 형성되는 실리콘막의 단결정화를 도모하기 위한 기술이 제안되고 있다. 예를 들면, ZMR(Zone Melting Re-crystallization) 기술을 사용하여 산화실리콘 기판 상에 단결정 실리콘막을 형성하는 것이 시도되고 있다(H.A. Atwater et al.: Appl. Phys. Lett. 41(1982) 747 또는 K. Egami et al.: Appl. Phys. Lett.44 (1984)962). 또한, 이 ZMR 기술을 사용함으로써, 석영 기판 또는 글래스 기판 상에 대단히 큰 면적을 갖는 실리콘막이 형성되어 있다(A. Hara, et al.: AMLCD Technical Digest p. 227, Tokyo 2002).
그러나, 이러한 ZMR 기술에 의해 큰 면적을 갖는 실리콘막을 형성할 수는 있지만, 결정 입자의 배향 제어나 결정 입계 제어가 어렵다. 그 때문에, ZMR 기술에 의해 형성되는 실리콘막은 결정 입계가 랜덤하게 존재하고 있기 때문에, 소자의 균일화가 대단히 중요한 반도체 장치의 3차원 집적화에 대응하는 것이 곤란하다. 또한, 기판 재료로서 기대되고 있는 플라스틱 재료의 내열성을 생각하면, ZMR 기술은 1450도 정도의 고온 프로세스이기 때문에, ZMR 기술과 같은 열적 부하가 큰 프로세스를 플라스틱 기판에 적용할 수 없다. 일반적으로는, 플라스틱 기판의 내열성을 생각하면, 200도 이하의 프로세스가 바람직하다.
또한, 최근, 파장이 532nm인 배수 주파수 네오듐 레이저(Nd: YVO4레이저)를 사용하여 실리콘 질화물로 이루어지는 버퍼층 상에 {111}면 방위로 배향한 실리콘막이 제작되고 있다(M. Nerding et al.: Thin Solid Films 383(2001) 110). 그러나, 최근의 MOS 트랜지스터 등의 반도체 소자에서는 {100}면 방위로 배향한 실리콘막이 채용되고 있기 때문에, {111}면 방위로 배향한 실리콘막은 트랜지스터의 제조 프로세스에는 대응할 수 없다. 덧붙여 말하면, 이러한 반도체 소자에 있어서 {100}면 방위로 배향한 실리콘막이 채용되고 있는 것은 {100}면 방위로 배향된 실리콘 결정이 이 {100}면 이외의 면 방위에 비하여 가장 계면 준위 밀도가 낮아 계면 특성에 민감한 트랜지스터에 적합하기 때문이다.
이상과 같이, 종래 기술에서는, 글래스 재료나 플라스틱 재료로 이루어지는 기판 상에 결정 입계를 제어하는 것이나, 기판의 수직 방향에 대하여 특정한 면 방위(예를 들면 실리콘의 경우에는 {100}면 방위)로 제어하는 것, 기판의 면 내 방향에 대한 방위도 제어하는 것이 곤란하였다. 그 때문에, 반도체 소자의 균일화 및 고성능화를 충분히 도모할 수 없다는 문제가 있었다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은 플라스틱 재료나 글래스 재료로 이루어지는 기판에 저온도 하에서, 결정성이 좋은 반도체 재료를 형성하는 것이 가능해지는 결정질 반도체 재료의 제조 방법 및 그것을 이용한 반도체 장치의 제조 방법을 제공하는 것이다.
도 1은 본 발명의 일 실시예에 따른 방법을 사용하여 제조되는 액정 표시 장치의 구조를 모식적으로 도시한 블록도.
도 2는 본 발명의 일 실시예에 사용하는 시료 구조를 도시한 도면.
도 3a 내지 도 3c는 제 1 가열 처리를 설명하기 위한 단면도.
도 4는 도 2에 도시한 펄스 레이저의 펄스의 개략적인 형상을 도시한 도면.
도 5a 및 도 5b는 도 2에 도시한 공정을 설명하기 위한 평면도.
도 6a 및 도 6b는 도 2에 도시한 공정을 설명하기 위한 평면도.
도 7a 및 도 7b는 도 2에 도시한 공정을 설명하기 위한 평면도.
도 8은 제 2 가열 처리를 설명하기 위한 단면도.
도 9는 도 8에 도시한 회절 격자를 설명하기 위한 단면도.
도 10은 제 2 가열 처리에서 형성되는 라멜라(lamella)의 모식도.
도 11a 내지 도 11c는 제 2 가열 처리를 설명하기 위한 모식도.
도 12a 및 도 12b는 도 11a 내지 도 11c에 계속되는 제 2 가열 처리를 설명하기 위한 모식도.
도 13a 내지 도 13c는 제 2 가열 처리를 설명하기 위한 모식도.
도 14a 및 도 14b는 도 13a 내지 도 13c에 계속되는 제 2 가열 처리를 설명하기 위한 모식도.
도 15a 내지 도 15c는 제 1 가열 처리 후를 실시한 시료의 SEM 사진 및 EBSP 사진.
도 16은 제 1 가열 처리를 실시한 시료의 결정 배향도를 도시한 도면.
도 17은 제 1 가열 처리를 실시한 시료의 결정 배향도를 도시한 도면.
도 18은 제 1 가열 처리를 실시한 시료의 결정 배향을 설명하기 위한 도면.
도 19a 내지 도 19c는 제 1 가열 처리를 실시한 시료를 X선 해석한 것을 도시한 도면.
도 20은 제 2 가열 처리를 실시한 시료의 EBSP 사진.
도 21은 제 2 가열 처리를 실시한 시료의 SEM 사진.
※도면의 주요 부분에 대한 부호의 설명※
11 : 기판 12 : 실리콘 질화막
13 : 실리콘 산화막 14 : 비정질막
15 : 다결정막 16, 17A, 17B : 결정질막
16H, 16H1, 16H2 : 최고 온도 영역 16L, 16L1, 16L2 : 최저 온도 영역
21 : 액상 실리콘 22 : 결정
23 : 결정 입자 24 : 라멜라
31 : 회절 격자 E1, E2 : 에너지 빔
본 발명에 따른 제 1 결정질 반도체 재료의 제조 방법 또는 제 1 반도체 장치의 제조 방법은 기판 상에 반도체의 비정질 재료 또는 반도체의 다결정 재료를 형성하는 제 1 공정과, 기판면의 수직 방향에 대하여 특정한 면 방위를 갖는 결정 입자가 부분적으로 용융함과 동시에, 반도체의 비정질 또는 상기 면 방위 이외의 면 방위를 갖는 결정 입자가 용융하는 온도에서, 비정질 재료 또는 다결정 재료에 대하여 동일하게 복수회의 가열 처리를 실시함으로써 결정질 재료를 형성하는 제 2 공정을 포함하는 것이다.
본 발명에 따른 제 2 결정질 반도체 재료의 제조 방법 또는 제 2 반도체 장치의 제조 방법은 기판 상에 반도체의 비정질 재료 또는 반도체의 다결정 재료를 형성하는 제 1 공정과, 기판면의 수직 방향에 대하여 특정한 면 방위를 갖는 결정 입자가 부분적으로 용융함과 동시에, 반도체의 비정질 또는 상기 면 방위 이외의 면 방위를 갖는 결정 입자가 용융하는 온도에서, 비정질 재료 또는 다결정 재료에 대하여 동일하게 복수회의 가열 처리를 실시함으로써 제 1 결정질 재료를 형성하는 제 2 공정과, 제 1 결정질 재료에 고온 영역 및 고온 영역보다도 낮은 온도의 저온 영역을 갖도록 선택적으로 온도 분포를 형성함과 동시에, 저온 영역에 있어서 상기 면 방위를 갖는 결정 입자가 부분적으로 용융하는 온도에서, 복수회의 가열 처리를 실시함으로써 제 2 결정질 재료를 형성하는 제 3 공정을 포함하는 것이다.
본 발명에 따른 제 1 결정질 반도체 재료의 제조 방법 또는 제 1 반도체 장치의 제조 방법에서는 기판면의 수직 방향에 대하여 특정한 면 방위를 갖는 결정 입자가 부분적으로 용융함과 동시에, 반도체의 비정질 또는 상기 면 방위 이외의면 방위를 갖는 결정 입자가 용융하는 온도에서, 비정질 재료 또는 다결정 재료에 대하여 동일하게 복수회의 가열 처리가 실시되도록 하였기 때문에, 결정질 재료가 형성되고, 이 결정질 재료가 기판의 수직 방향에 대하여 특정한 면 방위에 우선 배향되어 샤프한 결정 입계가 얻어진다. 따라서, 결정성 향상을 도모할 수 있다.
본 발명에 따른 제 2 결정질 반도체 재료의 제조 방법 또는 제 2 반도체 장치의 제조 방법에서는 제 2 공정에서 기판면의 수직 방향에 대하여 특정한 면 방위를 갖는 결정 입자가 부분적으로 용융함과 동시에, 반도체의 비정질 또는 상기 면 방위 이외의 면 방위를 갖는 결정 입자가 용융하는 온도에서, 비정질 재료 또는 다결정 재료에 대하여 동일하게 복수회의 가열 처리가 실시됨으로써 제 1 결정질 재료가 형성되고, 제 3 공정에서 제 1 결정질 재료에 고온 영역 및 고온 영역보다도 낮은 온도의 저온 영역을 갖도록 선택적으로 온도 분포를 형성함과 동시에, 저온 영역에서 상기 면 방위를 갖는 결정 입자가 부분적으로 용융하는 온도에서, 복수회의 가열 처리가 실시되도록 하였기 때문에, 제 2 결정질 재료가 형성되며, 이 제 2 결정질 재료가 기판의 수직 방향에 대하여 특정한 면 방위로 우선 배향됨과 동시에, 기판의 면 내 방향의 배향도 제어되고, 이로써 결정 입계가 제어된다. 따라서, 결정성 향상을 도모할 수 있다.
(발명의 실시예)
이하, 본 발명의 실시예에 대해서, 도면을 참조하여 상세하게 설명한다.
또한, 이하의 실시예에서는, 반도체 장치로서 예를 들면 도 1에 도시한 액정 표시 장치(100)를 제조하는 경우에 대해서 구체적으로 설명한다. 덧붙여 말하면,이 액정 표시 장치(100)는 도시하지 않은 기판 상에 화소부(101)와, 이 화소부(101) 주변부에 설치된 주변 회로부(102)를 구비한 것이다. 화소부(101)에는 액정층(103)과, 이 액정층(103)을 각 화소에 대응하여 구동하기 위한 매트릭스형으로 배열된 복수의 박막 트랜지스터(104)가 형성되어 있다. 주변 회로부(102)는 비디오 신호 단자(105)를 구비하고, 입력한 화상 신호와 함께 수평 주사 신호를 화소부(101)에 보내는 수평 주사부(수평 주사 회로; 신호 전극 구동 회로; 106)와, 수직 주사 신호를 화소부(101)에 보내는 수직 주사부(수직 주사 회로; 주사 전극 구동 회로; 107)에 의해 구성되어 있다.
이 액정 표시 장치(100)에서는, 화상 신호가 비디오 신호 단자(105)를 개재시켜서 수평 주사부(106)에 보내지고, 이 수평 주사부(106)로부터 화상 신호와 함께 수평 주사 신호가 화소부(101)의 각 화소마다의 박막 트랜지스터(104)로 보내지며, 또한 수직 주사부(107)로부터 수직 주사 신호가 화소부(101)의 각 화소마다의 박막 트랜지스터(104)로 보내짐으로써 액정층(103)의 스위칭 제어가 이루어져서, 화상 표시가 행하여지도록 되어 있다.
도 2 내지 도 14b는 본 발명의 일 실시예에 따른 결정질 반도체 재료의 제조 방법을 설명하기 위한 도면이다. 도 2는 비정질막(14)이 형성된 시료 구조를 도시한 것이다. 도 3a 내지 도 3c는 도 2에 도시한 시료 구조로 실시하는 제 1 가열 처리를 설명하기 위한 도면이다. 도 4는 제 1 가열 처리 및 그 후의 제 2 가열 처리에 사용하는 엑시머 레이저의 펄스를 설명하기 위한 도면이다. 도 5a 내지 도 7b는 비정질막(14)에 제 1 가열 처리에 의해 형성되는 결정질막(16)을 설명하기 위한 도면이다. 도 8은 제 2 가열 처리를 설명하기 위한 도면이다. 도 9는 제 2 가열 처리에 사용하는 회절 격자(31)를 설명하기 위한 도면이다. 도 10 내지 도 14b는 결정질막(16)에 제 2 가열 처리에 의해 결정질막(17A 또는 17B)을 형성하는 것을 설명하기 위한 모식도이다. 또한, 도 5a 내지 도 7b에서, 각각의 도 a는 시료 표면을 도시하고, 각각의 도 b는 시료 표면에 조사하는 펄스의 개략 파형을 도시하고 있다.
또한, 예를 들면 {100}면 방위를 갖는 실리콘 결정이란 <100> 방향으로 우선 배향한 결정인 것이고, 도면에서는 {100}면 방위를 갖는 실리콘의 결정(또는 결정 입자)을 Si(100)(또는 (100))으로 나타내고 있는 개소도 있다.
우선, 도 2에 도시한 바와 같이, 예를 들면, 글래스 재료로 이루어지는 절연성 기판(11)을 준비한다. 다음에, 기판(11) 상에 실리콘 질화물(SiNx: x는 임의의 정수로 이루어진다), 예를 들면 두께가 50nm인 실리콘 질화막(12)을 형성한다. 이어서, 실리콘 질화막(12) 상에 실리콘 산화물(SiO2)로 이루어지는, 예를 들면 두께가 120nm인 실리콘 산화막(13)을 형성한다. 실리콘 질화막(12) 및 실리콘 산화막(13)은 예를 들면 화학 기상 성장법(CVD; Chemical Vapor Deposition)법 또는 스퍼터링법에 의해 형성한다.
기판(11)은 예를 들면 플라스틱 재료로 이루어지도록 하여도 좋다. 또한, 실리콘 질화막(12) 및 실리콘 산화막(13)은 보호막으로서의 기능을 갖고 있으며, 후술하는 비정질막(14)(즉, 이후의 다결정막(15), 결정질막(16, 17A, 17B))이 글래스 재료로 이루어지는 기판(11)에 포함되는 불순물에 의해 오염되는 것을 방지하기 위한 것이다.
계속해서, 실리콘 산화막(13) 상에 어몰퍼스 실리콘으로 이루어지는 비정질막(14)을 형성한다. 비정질막(14)은 예를 들면, CVD법, 플라스마 CVD(PECVD; Plasma Enhanced Chemical Vapor Deposition)법 또는 스퍼터링법에 의해 형성한다. 비정질막(14)의 두께는 예를 들면 10nm 내지 200nm로 하는 것이 바람직하다. 이것은 이후의 결정화 공정에 있어서 양호한 결정질막(16, 17A, 17B)을 얻을 수 있기 때문이다. 예를 들면, 여기서는 40nm의 두께로 비정질막(14)을 형성한다.
또한, 비정질막(14)을 플라스마 CVD법에 의해 형성할 경우에는 비정질막(14)에 다량의 수소가 함유되어버리기 때문에, 비정질막(14)을 형성한 후에, 예를 들면, 450℃의 온도에서 2시간 가열함으로써, 또는 자외선에 의한 급속 열 어닐링(RTA; Rapid Thermal Annealing)을 함으로써, 수소를 제거하는 것이 바람직하다.
[제 1 가열 처리]
이어서, 비정질막(14)에 제 1 가열 처리를 행한다. 제 1 가열 처리에서는, 예를 들면 펄스 레이저로서 XeCl 엑시머 레이저를 사용하여 불활성 가스 중, 여기서는 질소 분위기 중에서, 비정질막(14)의 표면에 대하여 에너지 빔(E1)을 복수회 조사한다. 이 에너지 빔(E1)은 비정질막(14)의 표면에 대하여 동일하게 조사하기 위해, 면 빔으로 한다.
이 제 1 가열 처리에서는, 에너지 빔(E1)을 비정질막(14)(및 이후의 다결정막(15), 결정질막(16))에 있어서 기판(11)의 수직 방향에 대하여 예를 들면 {100}면 방위를 갖는 실리콘의 결정 입자가 부분적으로 용융함과 동시에, 실리콘의 비정질 또는 {100} 이외의 면 방위를 갖는 결정 입자가 완전히 용융하는 온도가 되도록 설정한다. 이 때의 온도 설정은 그 파라미터로서, XeCl 엑시머 레이저의 조사 강도, 조사 회수 및 펄스 폭을 조정함으로써 행한다. 이것에 대해서 설명한다.
{100}의 면 방위를 갖는 실리콘의 결정 입자는 이 {100} 이외의 면 방위를 갖는 결정 입자에 비하여 융점이 높다. 또한, {100}면 방위에 우선 배향한 결정 입자와 실리콘 산화막(13)과의 계면 에너지는 {100}면 방위 이외의 면 방위에 우선 배향한 결정 입자와 실리콘 산화막(13)과의 계면 에너지보다도 0.01mJ/㎠ 정도 작다.
이렇기 때문에, 비정질막(14)의 두께가 40nm인 경우에는, {100}의 면 방위를 갖는 결정 입자의 융점은 {100} 이외의 면 방위를 갖는 결정 입자인 것보다 0.2℃ 정도 높아진다(H.A. Atwate et al.: J. Electro Chemical Society130(1983) 2050). 이와 같이 {100}의 면 방위를 갖는 결정 입자의 융점이 높은 것은 ZMR법을 사용하여 레이저 조사함으로써, 실리콘을 용융시켜서 이 용융한 실리콘의 그 장소에서 관찰을 하면, 액상 중에 {100}의 면 방위를 갖는 라멜라(lamella)라 불리는 용융 찌꺼기가 보인다는 보고로부터도 알 수 있다(W. G. Hawkins et al. Appl. Phys. Lett.42 (1983)358).
이상의 것으로부터, 용융한 실리콘의 액상 중에 {100}의 면 방위를 갖는 라멜라를 용융 찌꺼기로서 발생시키기 때문에, {100}의 면 방위를 갖는 결정 입자가부분적으로 용융하고, 다른 {100} 이외의 면 방위를 갖는 결정 입자가 용융하는 온도로 되도록, 본 실시예에서는 에너지 빔(E1)의 조사 강도를 450mJ/㎠ 정도로 설정한다. 또한, 이 에너지 빔(E1)의 조사 강도의 크기는 조사 강도를 계측하기 위한 계측 기기에 의한 오차가 있다는 것은 말할 필요도 없다.
펄스의 조사 회수는 10회 이상 400회 이하, 예를 들면 150회로 한다. 이것은 펄스의 조사 회수가 10회보다 작아지면, 기판(11)의 수직 방향에 대한 {100}면 방위의 배향도가 대단히 작아지고, 다른쪽 펄스의 조사 회수가 400회보다 커지면, 실리콘의 총 증발량이 커져버리기 때문이다.
XeCl 엑시머 레이저는 롱 펄스 레이저로 하고, 그 펄스 폭은 예를 들면 150ns로 한다(도 4). 이러한 150ns라는 롱 펄스를 1회 조사하면, 본 실시예와 같이 비정질막(14)의 두께가 40nm인 경우에는, 펄스 조사에 의해 용융한 실리콘의 응고 시간(고상과 액상이 혼재하고 있는 시간; Dwelling Time이라고도 한다)이 36ns가 된다. 이로써, 1회의 펄스 조사에 의해, 실리콘 산화막(13)과 용융한 실리콘과의 계면이 열 평형 상태로 되는 확률이 커져서, 이들 계면에서는 계면의 에너지를 최소로 하도록 하여 {100}면 방위를 갖는 실리콘 결정이 발생한다. 또한, 이 XeCl 엑시머 레이저는 펄스 조사 시간이 150ns 정도이기 때문에 프로세스의 저온화에 유효하며, 이로써 기판 재료로서 플라스틱 재료를 사용하는 것이 가능해진다.
펄스 간격은 예를 들면 O.1s로 한다. 이 펄스 간격에서는, 이전의 펄스 조사에 의해 용융한 실리콘이 완전히 응고한다. 또한, 본 실시예에서는 펄스 간격 설정은 특별히 중요하지는 않다.
이상을 정리하면, 제 1 가열 처리 조건은 하기와 같아진다.
조사 조건
펄스 폭 ; 150ns
펄스 간격 ; 0.1s
조사 회수 ; 150회
조사 강도 ; 약 450mJ/㎠
이러한 조사 조건에서, 우선 1회째 펄스를 조사한다. 이 때, 에너지 빔(E1)의 조사 강도를 {100}의 면 방위를 갖는 실리콘이 부분적으로 용융함과 동시에, 이 면 방위 이외의 면 방위를 갖는 실리콘이 용융하는 온도가 되도록 설정하였기 때문에, 어몰퍼스 실리콘이 완전히 용융되어 액상 실리콘(21)이 형성된다(도 3a).
이 액상 실리콘(21)에서는 레이저 펄스 조사 중, 용융한 실리콘의 응고 시간이 36ns가 되기 때문에, 실리콘 산화막(13)과 용융한 실리콘과의 계면이 열 평형 상태가 될 확률이 커지고, 이들 계면에서는 계면의 에너지를 최소로 하도록 하여 {l00}면 방위를 갖는 실리콘의 결정(22)이 확률적으로 발생한다. 1회의 펄스 조사가 종료하면, 실리콘의 결정(22)이 확률적으로 결합하여 {100}면 방위를 갖는 결정 입자(고상 실리콘 ;23)가 형성된다. 이렇게 하여 1회의 펄스 조사(도 5b)에 의해, {100}면 방위에 우선 배향한 정사각형 형상 결정 입자(23)가 일부에 생긴 다결정 실리콘으로 이루어지는 다결정막(15)이 형성된다(도 5a).
계속해서, 다결정막(15)의 표면에 2회째 펄스 조사를 하면, 다결정막(15) 중, 1회째의 펄스 조사에 의해 형성된 {100}면 방위를 갖는 결정 입자(23)가 용융하지 않고 라멜라로서 남아, 그 이외의 영역은 1회째의 펄스 조사 시와 동일하게 하여 용융되어 액상 실리콘(21)이 된다(도 3b). 이 액상 실리콘(21)에서는, 계면의 에너지를 최소로 하도록 하여, 1회째의 펄스 조사 시와 동일하게 {100}면 방위를 갖는 결정(22)이 확률적으로 발생한다. 2회째의 펄스 조사가 종료하면, 1회째의 펄스 조사 시와 마찬가지로, 이 실리콘의 결정(22)이 확률적으로 결합하여 {100}면 방위를 갖는 결정 입자(23)가 새롭게 형성된다.
1회째, 2회째의 펄스 조사와 마찬가지로 펄스 조사를 계속해 가면, 그 이전의 펄스 조사에 의해 형성된 {100}면 방위의 결정 입자(23)가 용융하지 않고 라멜라가 되며, 그 이외의 액상 실리콘(21)에 있어서, 실리콘 산화막(13)과 액상 실리콘(21) 사이에서 {100}면 방위를 갖는 결정(22)이 새롭게 발생한다(도 3c). 펄스 조사가 종료하면, 발생한 실리콘의 결정(22)이 확률적으로 결합하여, {100}면 방위를 갖는 결정 입자(23)가 새롭게 형성된다. 이와 같이 펄스 조사를 반복해 가면(도 6b), 기판(11)의 수직 방향에 대하여 {100}면 방위에 우선 배향한 결정 입자(23) 수가 증대해 간다(도 6a).
이렇게 하여, 도 7b에 도시한 바와 같이 펄스 조사를 중복하여, 비정질막(14)에 대해 150회의 펄스 조사를 행하면, 기판(11)의 수직 방향에 대하여 {100}면 방위에 우선 배향된 정사각형 형상의 샤프한 입계를 갖는 결정질막(16)이 형성된다(도 7a). 그 면 배향도는 예를 들면 {100}면 방위로부터의 어긋남이 10도 이내로 80% 이상이 된다. 또한, 결정질막(16)에서 기판(11)의 면 내 방향으로는 각종 면 방위로 배향되어 있다. 또한, {100}면 방위를 갖는 결정(22)을 핵으로 하여 횡 방향의 결정 성장도 생기지만, 이 가로 방향 성장은 액상 실리콘(21)에 있어서의 {100}면 방위의 결정(22) 발생에 의한 결정 성장과 비교하여 무시할 수 있는 것이다.
이와 같이 제 1 가열 처리에 있어서, 기판(11)의 수직 방향에 대하여 {100}면 방위를 갖는 실리콘의 결정 입자가 부분적으로 용융함과 동시에, 실리콘의 비정질 또는 {100} 이외의 면 방위를 갖는 결정 입자가 용융하는 온도로 되도록 비정질막(14)에 대하여 동일하게 150회의 펄스 조사를 행하도록 하였기 때문에, 실리콘 산화막(13)과 액상 실리콘(21) 사이에서 {100}면 방위를 갖는 결정(22)이 새롭게 발생하고, 이 발생한 실리콘의 결정(22)이 확률적으로 결합하여 {100}면 방위를 갖는 실리콘의 결정 입자(23)가 새롭게 형성되는 것이 선택적으로 반복된다. 이로써, 기판(11)의 수직 방향에 대하여 {100}면 방위에 우선 배향된 정사각형 형상 결정질막(16)이 형성됨과 동시에, 이 결정질막(16)에서는 그 결정 입계가 샤프해진다. 따라서, 결정성이 좋은 결정질막(16)을 얻는 것이 가능해진다.
또한, 엑시머 레이저를 사용하여 펄스를 조사함으로써 가열 처리를 실시하도록 하였기 때문에, 플라스틱 재료나 글래스 재료로 이루어지는 기판(11)을 사용하여도 저온도 하에서 결정성이 좋은 결정질막(16)을 얻는 것이 가능해진다.
[제 2 가열 처리]
계속해서, 제 1 가열 처리에 의해 얻어진 결정질막(16)에 제 2 가열 처리를 행한다. 이 제 2 가열 처리에서는, 도 8에 도시한 바와 같이, 예를 들면 간격(L)에서 마스크로서 회절 격자(31)를 설치하고, 이 회절 격자(31) 위쪽으로부터, 질소분위기 중에서 예를 들면 XeCl 엑시머 레이저에 의해 에너지 빔(E2)을 복수회 조사한다. 이 회절 격자(31)에 의해, 도 9에 도시한 바와 같이, 에너지 빔(E2)을 변조하여, 결정질막(16)에 최고 온도 영역(16H) 및 이 최고 온도 영역(16H)보다도 낮은 온도의 최저 온도 영역(16L)을 갖도록 선택적으로 온도 분포를 형성한다. 이 최저 온도 영역(16L)은 예를 들면 {100}면 방위를 갖는 결정 입자가 부분적으로 용융하는 온도로 한다.
회절 격자(31)는 석영 재료에 의해 형성되어 있다. 이 회절 격자(31)는 대단히 상세한 복수의 홈을 가지며, 인접하는 홈의 간격(a)은 예를 들면 2㎛이다. 이와 같이 대단히 상세한 홈을 갖고 있기 때문에, 인접하는 홈으로부터의 회절 광끼리 간섭이 일어난다. 또한, 회절 격자(31)에 의해 결정질막(16)에 형성되는 간섭 패턴의 피치(d)는 에너지 빔(E1)이 각종 입사 각도(θ)로 입사하였다고 하면, 이 입사 각도(θ)의 항이 캔슬되어 d=a/2로 표시된다. 이로써, 에너지 빔(E2)이 각종 입사 각도(θ)로 입사하여도 간섭 패턴의 피치는 입사 각도(θ)의 크기의 차이에 의해 영향을 받지 않는다.
에너지 빔(E2)의 조사 강도는 최저 온도 영역(16L)이 {100}면 방위를 갖는 결정 입자가 부분적으로 용융하는 온도가 되도록 예를 들면 450mJ/㎠로 설정한다. 이에 의해, 최저 온도 영역(16L)에서는 {100}면 방위를 갖는 결정 입자의 일부가 라멜라(lamella ; 24)로서 용융하지 않고 남아 고상 실리콘이 된다. 한편, 최저 온도 영역(16L) 이외의 영역에서는 {100}면 방위를 갖는 결정 입자가 완전히 용해하여, 액상 실리콘이 된다. 이 때, 고액(固液) 계면에 있어서, 라멜라(24)의 측면은 {111}면을 갖지만(도 10), 이 라멜라(24)의 {111}면은 최대 온도 경사 방향을 향하기 때문에, 고액 계면 쪽, 즉 최고 온도 영역(16H) 쪽에 대하여 {111}면이 우선 배향된다. 따라서, 결정질막(16)의 온도 분포를 적당히 변조하면, 기판(11)의 면 내 방향에서의 결정질막(16)의 방위를 제어하는 것이 가능해진다.
예를 들면 펄스를 직교하는 두 방향으로 변조할 경우에는, 회절 격자(31)로서 매트릭스형으로 홈이 형성되어 있는 것을 사용하여, 결정질막(16)이 직교하는 두 방향으로 온도 분포를 형성하도록 하여, 하기 조건에서 펄스 레이저 빔을 조사한다. 여기서, 회절 격자의 피치(a)를, 예를 들면 2㎛으로 하고, 간격(L)을 예를 들면 150㎛으로 한다.
조사 조건
펄스 폭; 150ns
펄스 간격; O.1S
조사 회수; 150회
조사 강도; 약 450mJ/㎠
우선, 도 11a에 도시한 바와 같이, 제 1 가열 처리에 의해 얻어진 결정질막(16)을 준비한다. 이 결정질막(16)은 기판(11)의 수직 방향으로는 {100}면 방위에 우선 배향되며, 기판(11)의 면 내 방향으로는 각종 방위를 갖고 있다. 다음에, 펄스를 직교하는 두 방향으로 변조하는 것이 가능한 회절 격자를 사용하여 온도 분포를 형성한다. 즉, 그 대각선 방향의 각각에 2개의 최고 온도 영역(16H2),합계 4개의 최고 온도 영역(16H2)을 형성하고, 이들 최고 온도 영역(16H2)에 둘러싸이는 영역에 최저 온도 영역(16L2)을 형성한다(도 11b).
이 때, 최저 온도 영역(16L2)에서는 상술한 바와 같은 온도로 하였기 때문에, 펄스를 1회 조사하면, 기판(11)의 수직 방향에 대하여 {100}면 방위를 갖는 라멜라(24)가 용융하지 않고 남는다. 이 라멜라(24)는 기판(11)의 수직 방향으로는 {100}면 방위가 유지된 상태에서, 이들 최고 온도 영역(16H2) 쪽에 라멜라(24) 측면의 {111}면이 향하도록 하여 회전한다(도 11c). 1회의 펄스 조사 후, 이 라멜라(24)를 핵으로 하여, 결정이 가로 방향으로 성장함으로써 결정 입자가 형성된다. 이 결정 입자는 기판(11)의 수직 방향으로는 {100}면 방위가 우선 배향하여, 기판(11)의 면 내 방향으로는 {100}면이 우선 배향된 것이다(도 12a, 도 12b).
계속해서, 펄스를 반복하여 조사하면, 이와 같이 면 내 방향으로 {100}면이 우선 배향된 결정 입자 수가 증대하고, 150회의 펄스 조사를 행하면, 기판(11)의 수직 방향으로는 {100}면 방위가 우선 배향하고, 기판(11)의 면 내 방향으로는 {100}면이 우선 배향된 결정질막(17A)이 형성된다. 또한, 기판(11)의 면 내 방향으로 {100}면이 우선 배향됨으로써, 결정질막(17A)의 결정 입계가 제어된다. 또한, 액상 실리콘에 있어서의 {100}면 방위의 핵 발생에 의한 결정 성장도 행하여지지만, {100}면 방위를 갖는 결정 입자를 중심으로 한 횡방향의 결정 성장과 비교하여, 이 핵 발생에 의한 성장은 무시할 수 있는 것이다.
또한, 예를 들면, 펄스를 일 방향으로 변조할 경우에는, 회절 격자(31)로서일 방향으로 홈이 형성되어 있는 것을 사용하여, 결정질막(16)의 일 방향으로 온도 분포를 형성하도록 하여, 하기 조건으로 펄스 레이저 빔을 조사한다. 여기서, 회절 격자의 피치(a)를, 예를 들면 2㎛으로 하여, 간격(L)을 예를 들면 150㎛으로 한다.
조사 조건
펄스 폭; 150ns
펄스 간격; O.1S
조사 회수; 150회
조사 강도; 약 450mJ/㎠
우선, 도 13a에 도시한 바와 같이, 결정질막(16)을 준비한다. 다음에, 회절 격자(13)로서 펄스를 일 방향으로 변조하는 것이 가능한 것을 사용하여 온도 분포를 형성한다. 즉, 일 방향으로 2개의 최고 온도 영역(16H1)을 형성하고, 이들 최고 온도 영역(16H1) 사이의 영역에 최저 온도 영역(16L1)을 형성한다(도 13b). 이 최저 온도 영역(16L1)은 {100}면 방위를 갖는 결정 입자가 부분적으로 용융하는 온도로 한다.
이와 같이 최저 온도 영역(16L1)의 온도 설정을 하였기 때문에, 펄스를 1회 조사하면, 기판(11)의 수직 방향에 대하여 {100}면 방위를 갖는 라멜라(24)가 용융하지 않고 남는다. 이 라멜라(24)가 기판(11)의 수직 방향으로는 {100}면 방위가 유지된 상태에서, 이들 최고 온도 영역(16H2) 쪽에 라멜라(24)의 측면의 {111}면이 향하도록 하여 회전한다(도 13c). 1회의 펄스 조사 후, 이 라멜라(24)를 핵으로하여, 결정이 가로 방향으로 성장함으로써 결정 입자가 형성된다. 이 결정 입자는 기판(11)의 수직 방향으로는 {100}면 방위가 우선 배향하고, 기판(11)의 면 내 방향으로는 {110}면이 우선 배향된 것이다(도 14a, 도 14b).
계속해서, 펄스를 반복하여 조사하면, 이와 같이 면 내 방향으로 {110}면이 우선 배향된 결정 입자 수가 증대하고, 150회의 펄스 조사를 하면, 기판(11)의 수직 방향으로는 {100}면 방위가 우선 배향하여, 기판(11)의 면 내 방향으로는 {110}면이 우선 배향된 결정질막(17B)이 형성된다. 또한, 기판(11)의 면 내 방향으로 {110}면이 우선 배향됨으로써, 결정질막(17B)의 결정 입계가 제어된다. 또한, 액상 실리콘에 있어서의 {100}면 방위의 핵 발생에 의한 결정 성장도 행하여지지만, {100}면 방위를 갖는 결정 입자를 핵으로 한 횡방향의 결정 성장과 비교하여, 이 핵 발생에 의한 성장은 무시할 수 있는 것이다.
이와 같이 제 2 가열 처리에 있어서, 마스크로서 회절 격자(31)를 사용하여 이 회절 격자(31) 상방으로부터 에너지 빔(E2)을 150회 조사함으로써, 결정질막(16)에 최고 온도 영역(16H) 및 최저 온도 영역(16L)을 갖도록 선택적으로 온도 분포를 형성하고, 이 최저 온도 영역(16L)을 {100}면 방위를 갖는 결정 입자가 부분적으로 용융하는 온도로 하도록 하였다. 이로써, 펄스를 조사하였을 때에 발생하는 라멜라(24)가 기판(11)의 수직 방향으로는 {100}면 방위가 유지된 상태에서, 이들 최고 온도 영역(16H) 쪽에 라멜라(24)의 측면의 {111}면이 향하도록 하여 회전한다. 이 라멜라(24)를 결정핵으로 하여, 결정이 횡방향으로 성장함으로써, 기판(11)의 수직 방향으로는 {100}면 방위가 우선 배향하여, 면 내 방향의 면 방위도 제어된 결정질막(17A 또는 17B)이 형성된다. 따라서, 기판(11)에 수직 방향에 대하여, {100}면 방위에 우선 배향될 뿐만 아니라, 기판(11)의 면 내 방향의 배향도 제어되고, 이로써 결정 입계가 제어된다. 따라서, 결정성의 보다 좋은 결정질막(17A 또는 17B)을 얻는 것이 가능해진다.
또한, 엑시머 레이저를 사용하여 펄스를 조사함으로써 가열 처리를 실시하도록 하였기 때문에, 플라스틱 재료나 글래스 재료로 이루어지는 기판을 사용하여도 저온도 하에서 결정성이 좋은 결정질막(17A, 17B)을 얻는 것이 가능해진다.
이렇게 하여 결정질막(17A, 17B)을 형성한 후, 일반적인 수법에 의해, TFT의 형성 공정이나 액정 표시 소자의 제조 공정 등을 행한다. 이들 공정은 소자 분리 후에 있어서의 게이트 산화막 형성, 게이트 전극 형성 후에 있어서의 소스 영역 및 드레인 영역 형성, 층간 절연막 형성, 콘택트 홀 형성, 메탈 배선, IT0(Indium-Tin 0xide: 인듐과 주석의 산화물 혼합막) 형성, 액정 봉입 등의 공정이다. 이로써, 본 실시예에 관련되는 다결정막의 제조 방법 및 반도체 장치의 제조 방법에 관한 공정이 종료하여, 도 1에 도시한 반도체 장치가 형성된다.
이와 같이 본 실시예에 의하면, 제 1 가열 처리에서, 기판(11)의 면내의 수직 방향에 대하여, {100}면 방위를 갖는 실리콘의 결정 입자가 부분적으로 용융함과 동시에, 실리콘의 비정질 또는 {100}면 방위 이외의 면 방위를 갖는 결정 입자가 용융하는 온도에서, 비정질막(14) 또는 다결정막(15)에 대하여 동일하게 복수회의 가열 처리를 실시함으로써, 기판(11)의 수직 방향에 대하여 {100}면 방위에 우선 배향되고, 정사각형 형상이 샤프한 결정 입계를 갖는 양질의 결정질막(16)을 형성할 수 있다. 예를 들면, 기판(11)의 수직 방향에 대하여, 예를 들면 {100}면 방위로부터의 어긋남이 10도 이내에서 80% 이상의 {100}면 방위에 우선 배향시키는 것이 가능해진다. 특히, XeCl 엑시머 레이저를 사용하여 펄스를 조사함으로써 가열 처리를 실시하도록 하였기 때문에, 플라스틱 재료나 글래스 재료로 이루어지는 기판을 사용하여, 저온도 하에서 결정성이 좋은 결정질막(16)을 형성하는 것이 가능하게 되고, 이로써 제조 비용 저감을 도모할 수 있다.
또한, 본 실시예에서는, 제 2 가열 처리에 있어서, 제 1 가열 처리에 의해 형성된 결정질막(16)에 회절 격자(31)를 사용하여 최고 온도 영역(16H) 및 이 최고 온도 영역(16H)보다도 낮은 온도의 최저 온도 영역(16L)을 갖도록 선택적으로 온도 분포를 형성함과 동시에, 최저 온도 영역(16L)에 있어서 {100}면 방위를 갖는 결정 입자가 부분적으로 용융하는 온도에서, 복수회의 가열 처리를 실시하도록 하였기 때문에, 기판(11)의 수직 방향에 대하여 {100}면 방위의 우선 배향을 유지한 상태에서, 기판(11)의 면 내 방향의 결정 입계를 제어함과 동시에, 그 결정 입자의 면 내 배향도 제어하는 것이 가능해진다. 예를 들면, 직교하는 두 방향으로 온도 변조가 가능한 회절 격자를 사용하면, 기판(11)의 수직 방향에 대하여 {100}면 방위에 우선 배향되어, 기판(11)의 면 내 방향으로는 {100}면이 우선 배향된 결정질막(17A)을 형성할 수 있다. 또한, 일 방향으로 온도 변조가 가능한 회절 격자를 사용하면, 기판(11)의 수직 방향에 대하여 {100}면 방위에 우선 배향되며, 기판(11)의 면 내 방향으로는 {110}면이 우선 배향된 결정질막(17B)을 형성할 수 있다. 따라서, 이 결정성의 보다 좋은 결정질막(17A) 또는 결정질막(17B)을 TFT 등의 반도체 소자의 형성에 사용함으로써, 반도체 소자의 균일화 및 고성능화를 도모하는 것이 가능해진다.
이상, 실시예를 들어 본 발명을 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니라, 여러 가지로 변형 가능하다. 예를 들면, 상기 실시예에서는, 제 1 가열 처리에서는 펄스의 조사 회수를 150회, 조사 강도를 450mJ/㎠ 및 펄스 폭을 150ns로 하였지만, 비정질막(14)(다결정막(15), 결정질막(16))에 있어서, 기판(11)의 면내의 수직 방향에 대하여 예를 들면 {100}면 방위를 갖는 실리콘의 결정 입자가 부분적으로 용융함과 동시에, 실리콘의 비정질 또는 {100}면 방위 이외의 면 방위를 갖는 결정 입자가 용융하는 온도가 되도록 펄스의 조사 회수, 조사 강도 및 펄스 폭 각각을 조정하는 것이 가능하다.
또한, 상기 실시예에서는, 제 2 가열 처리에서는 펄스의 조사 회수를 150회, 조사 강도를 450mJ/㎠ 및 펄스 폭을 150ns로 하였지만, 결정질막(17A, 17B)의 저온 영역에서 {100}면 방위를 갖는 상기 결정 입자가 부분적으로 용융하는 온도가 되도록 펄스의 조사 회수, 조사 강도 및 펄스 폭 각각을 조정하는 것이 가능하다.
또한, 상기 실시예에서는 제 1 가열 처리 및 제 2 가열 처리에서, XeCl 엑시머 레이저를 사용하여 에너지 빔(E1)을 조사하도록 하였지만, 일반적인 범용 전기 가열 화로(확산 화로) 또는 램프 등의 다른 방법에 의해 가열하도록 하여도 된다. 또한, 펄스 레이저로서 XeCl 엑시머 레이저를 사용하였지만, XeCl 엑시머 레이저 이외의 레이저를 사용하도록 하여도 된다.
또한, 상기 실시예에서는, 제 1 가열 처리 또는 제 2 가열 처리에 의해, 기판(11)의 수직 방향에 대하여 {100}면 방위에 우선 배향한 정사각형 형상의 거의 단결정으로 이루어지는 결정 입자군이 바둑판 눈금형으로 배열된 준단결정으로 이루어지는 결정질막(16, 17A, 17B)을 형성하는 경우에 대해서 설명하였지만, 다른 면 방위에 우선 배향하고 있는 결정질막(16, 17A, 17B)을 형성하도록 하여도 된다.
더욱이, 상기 실시예에서는, 실리콘으로 이루어지는 결정질막(16, 17A, 17B), 즉 결정성 반도체 재료를 제조하는 경우에 대해서 설명하였지만, 본 발명은 다른 결정성 반도체 재료를 제조하는 경우에 대해서도 동일하게 적용할 수 있다. 특히, 다이아몬드형 결정 구조를 갖는 다른 공유 결합형 반도체, 전형적으로는 다른 IV족 반도체로 이루어지는 결정질 반도체 재료를 제조할 경우는, 상기 실시예와 완전히 같다. 또한, IV족 반도체에는 실리콘, 게르마늄(Ge), 탄소(C) 등의 원소 반도체 외에, 실리콘, 게르마늄 및 탄소로 이루어지는 군으로부터 선택된 적어도 한 종류로 이루어지는 반도체, 예를 들면 SiGe 혹은 SiC가 있다.
또한, 상기 실시예에서는, 결정질막(17A 또는 17B)을 형성한 후, 일반적인 수법에 의해, TFT의 형성 공정이나 액정 표시 소자의 제조 공정 등을 행하도록 하였지만, 결정질막(16)을 형성한 후에 TFT의 형성 공정이나 액정 표시 소자의 제조 공정 등을 행하도록 하여도 된다. 따라서, 이 결정성이 좋은 결정질막(16)을 TFT 등의 반도체 소자 형성에 사용함으로써, 반도체 소자의 균일화 및 고성능화를 도모하는 것이 가능해진다.
더욱이, 상기 실시예에서는, 본 발명의 반도체 장치로서 액정 표시 장치(100)를 구체예로 들어 설명하였지만, 본 발명은 태양 전지 등의 다른 반도체소자를 구비한 반도체 장치에도 적용할 수 있다.
〔실시예〕
도 15a는 이하의 조건에서 제 1 가열 처리를 실시함으로써 얻어진 결정질막의 SEM(Scanning Electron Microscope) 사진이다. 도 15b 및 도 15c는 각각 ND(Normal Direction) 방향 및 RD(Rolling Direction) 방향의 EBSP(Electron Back Scattering Pattern) 사진이다. 도 16은 150회의 펄스 조사를 한 후의 글래스 기판의 수직 방향에 대한 {100}면 방위의 배향도를 도시한 것이다. 도 17은 200회의 펄스 조사를 한 후의 글래스 기판의 수직 방향에 대한 {100}면 방위의 배향도를 도시한 것이다. 또한, 도 18은 도 15에 도시한 ND 방향(글래스 기판의 수직 방향), RD 방향(글래스 기판의 면 내 방향)을 설명하기 위한 도면이다. 또한, SEM 사진은 세코 에칭(Secco etching)을 실시한 결정질막인 것이다. 세코 에칭이란 결함이 존재하는 영역의 에칭 속도가 다른 완전한 영역이 그것과는 다르다는 성질을 이용하여, 결정질막의 입계를 명확하게 하는 것이다. 여기서는, 에칭 용액으로서, 니크롬산칼륨(K2Cr2O7), 불화수소(HF) 및 물(H2O) 각각을 포함하는 비율이 1:2:9인 수용액을 사용하였다.
시료 구조
비정질 실리콘막(막 두께 40nm)/SiO2막(막 두께 120nm)/SiNx막(막 두께 50nm)/글래스 기판
조사 조건
펄스 폭; 150ns
펄스 간격; 0.1s
조사 회수; 150회
조사 강도; 약 450mJ/㎠
이에 의해 제 1 가열 처리에 있어서, 비정질 실리콘막이 결정화하여, 글래스 기판의 수직 방향에 대하여 {100}면 방위에 우선 배향된 결정질막이 형성되는 것을 알 수 있다. 이 {100}면 방위의 배향도는 {100}면 방위로부터의 어긋남이 10도 이내에서 83%가 되는 것을 알 수 있다. 더욱이, 펄스 조사 회수를 200회까지 올리면, {100}면 방위의 배향도는 {100}면 방위로부터의 어긋남이 10도 이내에서 96.4%까지 올릴 수 있는 것을 알 수 있다. 또한, 글래스 기판의 면 내 방향에서는 결정 입자가 각종 방향을 향하고 있는 것을 알 수 있다.
덧붙여 말하면, 도 19a 및 도 19b는 펄스를 50회, 100회, 150회 조사한 시료의 X선 해석의 일부를 도시한 것이다. 도 19a 내지 도 19c에 있어서, 도 19a는 (100)피크를 나타내고, 도 19b는 (111)피크를 나타내고 있다. 도 19c는 펄스를 150회 조사한 시료에서의 X선 해석 전체를 도시한 것이다. 이로써, 펄스 조사의 회수 증대에 따라, {100}면 방위를 갖는 실리콘 피크가 커져 가고, 그 한쪽에서 {111}면 방위를 갖는 실리콘의 피크가 작아져 가는 것을 알 수 있다.
도 20은 제 1 가열 처리 후, 펄스를 일 방향으로 변조하는 것이 가능한 회절 격자를 사용하여 이하의 조건으로 제 2 가열 처리를 실시함으로써 얻어진 결정질막의 EBSP 사진이다. 이 사진은 글래스 기판의 면 내 방향에 대한 것이다. 이로써,글래스 기판의 수직 방향으로는 {100}면 방위가 우선 배향된 상태에서, 글래스 기판의 면 내 방향으로는 {110}면이 우선 배향되는 것을 알 수 있다.
조사 조건
펄스 폭; 150ns
펄스 간격; O.1s
조사 회수; 150회
조사 강도; 약 450mJ/㎠
이렇게 하여 제 1 가열 처리 후, 펄스를 일 방향으로 변조하는 것이 가능한 회절 격자를 사용하여 제 2 가열 처리를 실시함으로써, 글래스 기판의 수직 방향으로는 {100}면 방위가 우선 배향됨과 동시에, 글래스 기판의 면 내 방향으로는 {110}면이 우선 배향되는 것을 알 수 있다.
도 21은 이렇게 하여 얻어진 결정질막의 SEM 사진이다. 이에 의해, 제 1 가열 처리 및 제 2 가열 처리를 실시함으로써 결정질막의 결정 입계도 제어되는 것을 알 수 있다. 또한, SEM 사진은 세코 에칭을 실시한 후의 결정질막인 것이다.
이상 설명한 바와 같이 청구항 1 내지 청구항 9 중 어느 한 항에 기재된 결정질 반도체 재료의 제조 방법, 또는 청구항 24 내지 청구항 28 중 어느 한 항에 기재된 반도체 장치의 제조 방법에 의하면, 기판의 수직 방향에 대하여 특정한 면 방위를 갖는 결정 입자가 부분적으로 용융함과 동시에, 반도체의 비정질 또는 상기 면 방위 이외의 면 방위를 갖는 결정 입자가 용융하는 온도에서, 비정질막 또는 다결정막에 대하여 동일하게 복수회의 가열 처리를 실시함으로써 결정질막을 형성하도록 하였기 때문에, 이 결정질막을 기판의 수직 방향에 대하여 특정한 면 방위에 우선 배향시키는 것이 가능해진다. 따라서, 양질의 결정질막을 형성할 수 있어서, 이 양질의 결정질막을 TFT 등의 반도체 소자 형성에 사용함으로써, 반도체 소자의 균일화 및 고성능화를 도모하는 것이 가능해진다.
특히, 청구항 6에 기재된 결정질 반도체의 제조 방법, 또는 청구항 28에 기재된 반도체 장치의 제조 방법에 의하면, 엑시머 레이저를 사용하여 펄스를 조사함으로써 가열 처리를 실시하도록 하였기 때문에, 플라스틱 재료나 글래스 재료로 이루어지는 기판에라도 저온도 하에서 결정성이 좋은 결정질막을 형성하는 것이 가능하게 되며, 이에 의해 제조 비용 저감을 도모할 수 있다.
또한, 본 발명에 따른 청구항 10 내지 청구항 23 중 어느 한 항에 기재된 결정질 반도체 재료의 제조 방법, 또는 청구항 29 내지 청구항 37 중 어느 한 항에 기재된 반도체 장치의 제조 방법에 의하면, 제 2 공정에서 기판면의 수직 방향에 대하여 특정한 면 방위를 갖는 결정 입자가 부분적으로 용융함과 동시에, 반도체의 비정질 또는 상기 면 방위 이외의 면 방위를 갖는 결정 입자가 용융하는 온도에서, 비정질막 또는 다결정막에 대하여 동일하게 복수회의 가열 처리를 실시함으로써 제 1 결정질막을 형성하고, 제 3 공정에서 제 1 결정질막에 고온 영역 및 상기 고온 영역보다도 낮은 온도의 저온 영역을 갖도록 선택적으로 온도 분포를 형성함과 동시에, 저온 영역에서 상기 면 방위를 갖는 결정 입자가 부분적으로 용융하는 온도에서, 복수회의 가열 처리를 실시함으로써 제 2 결정질막을 형성하도록 하였기 때문에, 기판의 수직 방향에 대하여 특정한 면 방위에 우선 배향시킴과 동시에, 기판의 면 내 방향의 배향도 제어하는 것이 가능하며, 이에 의해 결정 입계의 제어가 가능해진다. 따라서, 양질의 결정질막을 형성할 수 있고, 이 양질의 결정질막을 TFT 등의 반도체 소자 형성에 사용함으로써, 반도체 소자의 균일화 및 고성능화를 도모하는 것이 가능해진다.
특히, 청구항 15 및 청구항 22에 기재된 결정질 반도체의 제조 방법, 또는 청구항 36 및 청구항 37에 기재된 반도체 장치의 제조 방법에 의하면, 엑시머 레이저를 사용하여 펄스를 조사함으로써 제 1 가열 처리 및 제 2 가열 처리를 실시하도록 하였기 때문에, 플라스틱 재료나 글래스 재료로 이루어지는 기판에라도, 저온도 하에서 결정성이 좋은 결정질막을 형성하는 것이 가능하며, 이에 의해 제조 비용 저감을 도모할 수 있다.

Claims (37)

  1. 반도체 단결정의 복수의 결정 입자로 이루어지는 결정질 반도체 재료의 제조 방법으로서,
    기판 상에 상기 반도체의 비정질 재료 또는 상기 반도체의 다결정 재료를 형성하는 제 1 공정과,
    상기 기판면의 수직 방향에 대하여 특정한 면 방위를 갖는 결정 입자가 부분적으로 용융함과 동시에, 상기 반도체의 비정질 또는 상기 면 방위 이외의 면 방위를 갖는 결정 입자가 용융하는 온도에서, 상기 비정질 재료 또는 상기 다결정 재료에 대하여 동일하게 복수회의 가열 처리를 실시함으로써 결정질 재료를 형성하는 제 2 공정을 포함하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  2. 제 1 항에 있어서, 상기 반도체는 실리콘(Si), 게르마늄(Ge) 및 탄소(C) 중 적어도 한 종류로 이루어지는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  3. 제 2 항에 있어서, 상기 기판과 상기 비정질 재료 또는 상기 다결정 재료와의 사이에 실리콘 산화막을 형성하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  4. 제 3 항에 있어서, 상기 면 방위를 {100}면으로 하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  5. 제 1 항에 있어서, 상기 제 2 공정에서, 상기 비정질 재료 또는 상기 다결정 재료에 펄스 레이저를 조사함으로써 가열 처리를 실시하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  6. 제 5 항에 있어서, 상기 펄스 레이저를 엑시머 레이저로 하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  7. 제 6 항에 있어서, 상기 펄스의 펄스 폭을 150ns로 하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  8. 제 7 항에 있어서, 상기 펄스를 10회 이상 400회 이하 조사하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  9. 제 1 항에 있어서, 상기 기판을 글래스 재료 또는 플라스틱 재료에 의해 형성하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  10. 반도체 단결정의 복수의 결정 입자로 이루어지는 결정질 반도체 재료의 제조방법으로서,
    기판 상에 상기 반도체의 비정질 재료 또는 상기 반도체의 다결정 재료를 형성하는 제 1 공정과,
    상기 기판면의 수직 방향에 대하여 특정한 면 방위를 갖는 결정 입자가 부분적으로 용융함과 동시에, 상기 반도체의 비정질 또는 상기 면 방위 이외의 면 방위를 갖는 결정 입자가 용융하는 온도에서, 상기 비정질 재료 또는 상기 다결정 재료에 대하여 동일하게 복수회의 가열 처리를 실시함으로써 제 1 결정질 재료를 형성하는 제 2 공정과,
    상기 제 1 결정질 재료에 고온 영역 및 상기 고온 영역보다도 낮은 온도의 저온 영역을 갖도록 선택적으로 온도 분포를 형성함과 동시에, 상기 저온 영역에서 상기 면 방위를 갖는 상기 결정 입자가 부분적으로 용융하는 온도에서, 복수회의 가열 처리를 실시함으로써 제 2 결정질 재료를 형성하는 제 3 공정을 포함하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  11. 제 10 항에 있어서, 상기 반도체는 실리콘(Si), 게르마늄(Ge) 및 탄소(C) 중 적어도 한 종류로 이루어지는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  12. 제 11 항에 있어서, 상기 기판과 상기 비정질 재료 또는 상기 다결정 재료와의 사이에 실리콘 산화막을 형성하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  13. 제 12 항에 있어서, 상기 면 방위를 {100}면으로 하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  14. 제 10 항에 있어서, 상기 제 2 공정에서, 상기 비정질 재료 또는 상기 다결정 재료에 펄스 레이저를 조사함으로써 가열 처리를 실시하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  15. 제 14 항에 있어서, 상기 펄스 레이저를 엑시머 레이저로 하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  16. 제 15 항에 있어서, 상기 펄스의 펄스 폭을 150ns로 하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  17. 제 16 항에 있어서, 상기 펄스를 10회 이상 400회 이하 조사하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  18. 제 10 항에 있어서, 상기 제 3 공정에서, 일 방향으로 변조시킴으로써 상기 온도 분포를 형성하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  19. 제 10 항에 있어서, 상기 제 3 공정에서, 직교하는 두 방향으로 변조시킴으로써 상기 온도 분포를 형성하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  20. 제 10 항에 있어서, 상기 제 3 공정에서, 회절 격자를 사용함으로써 온도 분포를 형성하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  21. 제 10 항에 있어서, 상기 제 3 공정에서, 상기 제 1 결정질 재료에 펄스 레이저를 조사함으로써 가열 처리를 실시하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  22. 제 21 항에 있어서, 상기 펄스 레이저를 엑시머 레이저로 하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  23. 제 10 항에 있어서, 상기 기판을 글래스 재료 또는 플라스틱 재료에 의해 형성하는 것을 특징으로 하는 결정질 반도체 재료의 제조 방법.
  24. 반도체 단결정의 복수의 결정 입자로 이루어지는 반도체 장치의 제조 방법으로서,
    기판 상에 상기 반도체의 비정질 재료 또는 상기 반도체의 다결정 재료를 형성하는 제 1 공정과,
    상기 기판면의 수직 방향에 대하여 특정한 면 방위를 갖는 결정 입자가 부분적으로 용융함과 동시에, 상기 반도체의 비정질 또는 상기 면 방위 이외의 면 방위를 갖는 결정 입자가 용융하는 온도에서, 상기 비정질 재료 또는 상기 다결정 재료에 대하여 동일하게 복수회의 가열 처리를 실시함으로써 결정질 재료를 형성하는 제 2 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  25. 제 24 항에 있어서, 상기 반도체는 실리콘(Si), 게르마늄(Ge) 및 탄소(C) 중 적어도 한 종류로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  26. 제 25 항에 있어서, 상기 기판과 상기 비정질 재료 또는 상기 다결정 재료와의 사이에 실리콘 산화막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  27. 제 26 항에 있어서, 상기 면 방위를 {l00}면으로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  28. 제 24 항에 있어서, 상기 제 2 공정에서, 펄스 레이저로서 엑시머 레이저를 사용하여 상기 비정질 재료 또는 상기 다결정 재료를 조사함으로써 가열 처리를 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  29. 반도체 단결정의 복수의 결정 입자로 이루어지는 반도체 장치의 제조 방법으로서,
    기판 상에 상기 반도체의 비정질로 이루어지는 비정질 재료 또는 다결정 재료를 형성하는 제 1 공정과,
    상기 기판면의 수직 방향에 대하여, 특정한 면 방위를 갖는 결정 입자가 부분적으로 용융함과 동시에, 상기 반도체의 비정질 또는 상기 면 방위 이외의 면 방위를 갖는 결정 입자가 용융하는 온도에서, 상기 비정질 재료 또는 상기 다결정 재료에 대하여 동일하게 복수회의 가열 처리를 실시함으로써 제 1 결정질 재료를 형성하는 제 2 공정과,
    상기 제 1 결정질 재료에 고온 영역 및 상기 고온 영역보다도 낮은 온도의 저온 영역을 갖도록 선택적으로 온도 분포를 형성함과 동시에, 상기 저온 영역에서 상기 면 방위를 갖는 결정 입자가 부분적으로 용융하는 온도에서, 복수회의 가열 처리를 실시함으로써 제 2 결정질 재료를 형성하는 제 3 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  30. 제 29 항에 있어서, 상기 반도체는 실리콘(Si), 게르마늄(Ge) 및 탄소(C) 중 적어도 한 종류로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  31. 제 30 항에 있어서, 상기 기판과 상기 비정질 재료 또는 상기 다결정 재료와의 사이에 실리콘 산화막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  32. 제 31 항에 있어서, 상기 면 방위를 {100}면으로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  33. 제 29 항에 있어서, 상기 제 3 공정에서, 일 방향으로 변조시킴으로써 상기 온도 분포를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  34. 제 29 항에 있어서, 상기 제 3 공정에서, 직교하는 두 방향으로 변조시킴으로써 상기 온도 분포를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  35. 제 29 항에 있어서, 상기 제 3 공정에서, 회절 격자를 사용함으로써 온도 분포를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  36. 제 29 항에 있어서, 상기 제 2 공정에서, 펄스 레이저로서 엑시머 레이저를 사용하여 상기 비정질 재료 또는 상기 다결정 재료를 조사함으로써 가열 처리를 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  37. 제 29 항에 있어서, 상기 제 3 공정에서, 펄스 레이저로서 엑시머 레이저를 사용하여 상기 제 1 결정질 재료를 조사함으로써 가열 처리를 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020030056375A 2002-08-22 2003-08-14 결정질 반도체 재료의 제조 방법 및 반도체 장치의 제조방법 KR20040018140A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00242614 2002-08-22
JP2002242614A JP2004087535A (ja) 2002-08-22 2002-08-22 結晶質半導体材料の製造方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20040018140A true KR20040018140A (ko) 2004-03-02

Family

ID=32051653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030056375A KR20040018140A (ko) 2002-08-22 2003-08-14 결정질 반도체 재료의 제조 방법 및 반도체 장치의 제조방법

Country Status (6)

Country Link
US (3) US7144793B2 (ko)
JP (1) JP2004087535A (ko)
KR (1) KR20040018140A (ko)
CN (1) CN1249779C (ko)
SG (1) SG112888A1 (ko)
TW (1) TWI227912B (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US7115503B2 (en) 2000-10-10 2006-10-03 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
WO2004017381A2 (en) 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
TWI331803B (en) 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
JP2004087535A (ja) * 2002-08-22 2004-03-18 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
JP5164378B2 (ja) 2003-02-19 2013-03-21 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 逐次的横方向結晶化技術を用いて結晶化させた複数の半導体薄膜フィルムを処理するシステム及びプロセス
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
EP1927127A2 (en) * 2005-08-16 2008-06-04 The Trustees of Columbia University in the City of New York High throughput crystallization of thin films
KR101132404B1 (ko) * 2005-08-19 2012-04-03 삼성전자주식회사 다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법
US20070044832A1 (en) * 2005-08-25 2007-03-01 Fritzemeier Leslie G Photovoltaic template
WO2007067541A2 (en) 2005-12-05 2007-06-14 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
KR100721956B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
KR100721957B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
JP2009528682A (ja) * 2006-02-23 2009-08-06 デューレン、イェルーン カー．イェー． ファン 金属間ナノフレーク粒子による高処理能力の半導体前駆体層印刷
JP5311754B2 (ja) * 2006-03-20 2013-10-09 株式会社半導体エネルギー研究所 結晶性半導体膜、半導体装置及びそれらの作製方法
US8278739B2 (en) 2006-03-20 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor film, semiconductor device, and method for manufacturing thereof
CN101230877A (zh) * 2007-01-24 2008-07-30 富准精密工业(深圳)有限公司 转动体及其制造方法
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2009020920A (ja) * 2007-07-10 2009-01-29 Shin Etsu Chem Co Ltd 磁気記録媒体用多結晶シリコン基板および磁気記録媒体
CN102646698B (zh) * 2007-09-14 2015-09-16 株式会社半导体能源研究所 半导体装置及电子设备
WO2009039482A1 (en) 2007-09-21 2009-03-26 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
JP5385289B2 (ja) 2007-09-25 2014-01-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
US8927392B2 (en) * 2007-11-02 2015-01-06 Siva Power, Inc. Methods for forming crystalline thin-film photovoltaic structures
US8557040B2 (en) 2007-11-21 2013-10-15 The Trustees Of Columbia University In The City Of New York Systems and methods for preparation of epitaxially textured thick films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US20110108108A1 (en) * 2008-02-29 2011-05-12 The Trustees Of Columbia University In The City Of Flash light annealing for thin films
JP2010034366A (ja) 2008-07-30 2010-02-12 Sony Corp 半導体処理装置および半導体処理方法
US8236603B1 (en) 2008-09-04 2012-08-07 Solexant Corp. Polycrystalline semiconductor layers and methods for forming the same
KR20110094022A (ko) 2008-11-14 2011-08-19 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막 결정화를 위한 시스템 및 방법
WO2010088366A1 (en) * 2009-01-28 2010-08-05 Wakonda Technologies, Inc. Large-grain crystalline thin-film structures and devices and methods for forming the same
WO2011011764A2 (en) * 2009-07-23 2011-01-27 Gigasi Solar, Inc. Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes
WO2011017179A2 (en) * 2009-07-28 2011-02-10 Gigasi Solar, Inc. Systems, methods and materials including crystallization of substrates via sub-melt laser anneal, as well as products produced by such processes
WO2011020124A2 (en) * 2009-08-14 2011-02-17 Gigasi Solar, Inc. Backside only contact thin-film solar cells and devices, systems and methods of fabricating same, and products produced by processes thereof
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US20110165721A1 (en) * 2009-11-25 2011-07-07 Venkatraman Prabhakar Systems, methods and products including features of laser irradiation and/or cleaving of silicon with other substrates or layers
US8298081B1 (en) 2011-06-16 2012-10-30 Igt Gaming system, gaming device and method for providing multiple display event indicators
US8605114B2 (en) 2012-02-17 2013-12-10 Igt Gaming system having reduced appearance of parallax artifacts on display devices including multiple display screens
FR3013506A1 (fr) * 2013-11-15 2015-05-22 St Microelectronics Crolles 2 Formation d'une couche de silicium fortement dopee sur un substrat de silicium plus faiblement dope
EP2899749A1 (en) * 2014-01-24 2015-07-29 Excico France Method for forming polycrystalline silicon by laser irradiation
US10790145B2 (en) * 2018-09-05 2020-09-29 Micron Technology, Inc. Methods of forming crystallized materials from amorphous materials
US11018229B2 (en) 2018-09-05 2021-05-25 Micron Technology, Inc. Methods of forming semiconductor structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232066A (ja) * 1999-02-11 2000-08-22 Sharp Corp 半導体基板の製造方法
JP2001093854A (ja) * 1999-09-22 2001-04-06 Sony Corp 多結晶膜の製造方法および半導体装置の製造方法
JP2002083768A (ja) * 2000-09-05 2002-03-22 Sony Corp 単結晶薄膜の製造方法、単結晶薄膜基板及び半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261291A (ja) * 1988-04-13 1989-10-18 Agency Of Ind Science & Technol レーザアニール方法
JP3213338B2 (ja) * 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
JP3658213B2 (ja) * 1998-11-19 2005-06-08 富士通株式会社 半導体装置の製造方法
WO2000054313A1 (fr) * 1999-03-05 2000-09-14 Seiko Epson Corporation Procede de production d'un dispositif a semiconducteur et a film fin
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
JP2003168645A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体薄膜装置、その製造方法及び画像表示装置
JP2004087535A (ja) * 2002-08-22 2004-03-18 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
US20080070423A1 (en) * 2006-09-15 2008-03-20 Crowder Mark A Buried seed one-shot interlevel crystallization

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232066A (ja) * 1999-02-11 2000-08-22 Sharp Corp 半導体基板の製造方法
JP2001093854A (ja) * 1999-09-22 2001-04-06 Sony Corp 多結晶膜の製造方法および半導体装置の製造方法
JP2002083768A (ja) * 2000-09-05 2002-03-22 Sony Corp 単結晶薄膜の製造方法、単結晶薄膜基板及び半導体装置

Also Published As

Publication number Publication date
US20070051302A1 (en) 2007-03-08
CN1249779C (zh) 2006-04-05
US20040209447A1 (en) 2004-10-21
CN1495848A (zh) 2004-05-12
US7538014B2 (en) 2009-05-26
JP2004087535A (ja) 2004-03-18
US7169690B2 (en) 2007-01-30
TWI227912B (en) 2005-02-11
US7144793B2 (en) 2006-12-05
TW200416834A (en) 2004-09-01
SG112888A1 (en) 2005-07-28
US20050172888A1 (en) 2005-08-11

Similar Documents

Publication Publication Date Title
KR20040018140A (ko) 결정질 반도체 재료의 제조 방법 및 반도체 장치의 제조방법
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
KR100631013B1 (ko) 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
US20060113596A1 (en) Single crystal substrate and method of fabricating the same
KR100792323B1 (ko) 박막 반도체장치 및 그 제조방법
US7189665B2 (en) Manufacturing method for crystalline semiconductor material and manufacturing method for semiconductor device
KR100809858B1 (ko) 결정질 반도체 재료 제조 방법 및 반도체 장치 제조 방법
US20090134394A1 (en) Crystal silicon array, and manufacturing method of thin film transistor
KR100710621B1 (ko) 박막트랜지스터형 어레이기판의 액티브층 제조방법
KR100611040B1 (ko) 레이저 열처리 장치
KR100713895B1 (ko) 다결정막의 형성방법
JP4147492B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JP4701467B2 (ja) 多結晶膜の製造方法および半導体装置の製造方法
KR100761346B1 (ko) 결정질 실리콘의 제조방법
KR20030015617A (ko) 결정질 실리콘의 제조방법
US20060065186A1 (en) Process for producing crystalline thin film
JP4524413B2 (ja) 結晶化方法
JP2012038843A (ja) 半導体薄膜の製造方法、半導体デバイスおよび半導体薄膜製造装置
JP2010114472A (ja) 結晶化方法
JP2002151408A (ja) 半導体薄膜の製造方法
JPH1064816A (ja) 半導体装置の製造方法
JP2002299236A (ja) 半導体装置の製造方法
JP2007042980A (ja) 結晶質半導体膜およびその製造方法
JPH05275333A (ja) 多結晶シリコン薄膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application