FR3013506A1 - Formation d'une couche de silicium fortement dopee sur un substrat de silicium plus faiblement dope - Google Patents

Formation d'une couche de silicium fortement dopee sur un substrat de silicium plus faiblement dope Download PDF

Info

Publication number
FR3013506A1
FR3013506A1 FR1361193A FR1361193A FR3013506A1 FR 3013506 A1 FR3013506 A1 FR 3013506A1 FR 1361193 A FR1361193 A FR 1361193A FR 1361193 A FR1361193 A FR 1361193A FR 3013506 A1 FR3013506 A1 FR 3013506A1
Authority
FR
France
Prior art keywords
layer
silicon
amorphous silicon
substrate
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1361193A
Other languages
English (en)
Inventor
Michel Marty
Francois Roy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics SA
Priority to FR1361193A priority Critical patent/FR3013506A1/fr
Priority to US14/537,992 priority patent/US20150137133A1/en
Publication of FR3013506A1 publication Critical patent/FR3013506A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L'invention concerne un procédé de formation d'une couche de silicium fortement dopée sur un substrat de silicium (30) plus faiblement dopé, ce procédé comportant les étapes suivantes consistant à déposer une couche de silicium amorphe fortement dopée (32) ; déposer une couche de nitrure de silicium (34) ; et chauffer la couche de silicium amorphe à une température supérieure ou égale à la température de fusion du silicium.

Description

FORMATION D'UNE COUCHE DE SILICIUM FORTEMENT DOPÉE SUR UN SUBSTRAT DE SILICIUM PLUS FAIBLEMENT DOPÉ Domaine La présente demande concerne un procédé de réalisation d'une couche de silicium fortement dopée sur un substrat de silicium plus faiblement dopé.
Exposé de l'art antérieur La figure 1 ci-jointe correspond à la figure 3 de la demande de brevet US2013/445013 (B10792). La figure 1 est une vue en coupe représentant de façon schématique et partielle un capteur d'images 1 à éclairement par la face arrière. Dans un substrat 3 de type P, des régions isolantes 5 forment des cloisons divisant le substrat en portions 3a et 3b. Les régions isolantes 5 sont bordées d'une mince couche 7 de même type de conductivité que le substrat mais de niveau de dopage supérieur.
Des photodiodes et des transistors de transfert de charges (non représentés) sont formés dans la partie supérieure des portions de substrat 3a. D'autres transistors (non représentés) sont formés dans et sur les portions de substrat 3b. Ces autres transistors peuvent être partagés entre plusieurs photo- diodes voisines, par exemple entre quatre photodiodes associées à quatre portions de substrat 3a voisines.
La face avant du substrat 3 est recouverte d'un empilement 9 de couches isolantes et conductrices, dans lequel sont réalisées les diverses interconnexions du capteur. En particulier, la portion de substrat 3b est surmontée d'une prise de 5 contact de polarisation 11 formée dans l'empilement 9. Chaque prise 11 vient contacter une région 13 de type P et de niveau de dopage supérieur à celui du substrat, formée dans la partie supérieure de la portion de substrat 3b. Bien entendu, la prise de contact de polarisation 11 peut être formée à un autre empla10 cement. Les pistes et vias d'interconnexion, autres que ceux formant les prises 11, n'ont pas été représentés sur la figure 1. Le substrat est aminci par sa face arrière jusqu'à atteindre les régions isolantes 5. A titre d'exemple, l'épais-15 seur de substrat 3 subsistant après amincissement est de l'ordre de 1 à 10 gm. Les portions de substrat 3a, 3b peuvent alors être totalement isolées les unes des autres par les régions isolantes 5. Une couche 15 de même type de conductivité que le 20 substrat mais de niveau de dopage supérieur est disposée sur la face arrière du substrat 3. Une mince couche isolante 17, par exemple une couche d'oxyde de silicium de quelques nanomètres d'épaisseur, est disposée sur la couche 15. La couche 17 est revêtue d'une couche antireflet 19. La couche antireflet 19 est 25 surmontée de filtres colorés 21, disposés côte à côte en correspondance avec les pixels du capteur. On a représenté, un filtre vert (G) et un filtre bleu (B). Des microlentilles 23 sont formées au dessus de chaque filtre. La demande de brevet US susmentionnée propose, pour 30 réaliser l'empilement des couches 15, 17 et 19, de recouvrir la face arrière du substrat 3 d'une couche de silicium amorphe, de même type de conductivité que le substrat mais de dopage supérieur. Immédiatement après le dépôt de la couche silicium amorphe un recuit de recristallisation (recuit laser UV) est effectué afin de former une couche 15 de silicium mono-cristallin. Après recristallisation de la couche 15, une mince couche isolante 17, par exemple une couche d'oxyde de silicium de quelques nanomètres d'épaisseur, est formée sur la couche 15. Une couche antireflet 19, constituée par exemple d'une superposition de plusieurs couches diélectriques transparentes d'indices distincts, est ensuite déposée sur la couche 17. Un inconvénient d'un tel procédé réside dans l'étape de recuit de la couche de silicium amorphe. Pendant cette étape la couche 15 risque d'être polluée, notamment par la présence d'éléments métalliques (tungstène, molybdène par exemple) faisant partie de l'empilement des couches d'interconnexions. Un autre inconvénient d'un tel procédé réside dans la 15 présence de la couche isolante 17. La couche isolante 17 étant très mince, elle ne participe pas à l'effet antireflet et peut affecter le bon fonctionnement de la structure antireflet. Résumé Ainsi, un mode de réalisation prévoit un procédé de 20 formation d'une couche de silicium fortement dopée sur un substrat de silicium plus faiblement dopé, ce procédé comportant les étapes suivantes : a) déposer une couche de silicium amorphe fortement dopée ; 25 b) déposer une couche de nitrure de silicium ; et c) chauffer la couche de silicium amorphe à une tempé- rature supérieure ou égale à la température de fusion du silicium. Selon un mode de réalisation, le chauffage de la 30 couche de silicium amorphe est réalisé par insolation laser. Selon un mode de réalisation, les couches de silicium amorphe et de nitrure de silicium sont successivement déposées dans une même enceinte, sans remise à l'atmosphère.
Selon un mode de réalisation, la couche de silicium amorphe est de même type de conductivité que le substrat de silicium. Selon un mode de réalisation, le niveau de dopage du 5 silicium amorphe est compris entre 1018 et 1020 at./cm3. Selon un mode de réalisation, l'épaisseur de la couche de silicium amorphe est comprise entre 10 et 150 rua. Selon un mode de réalisation, l'épaisseur de la couche de nitrure de silicium est comprise entre 35 et 60 pin. 10 Un mode de réalisation prévoit un capteur d'image éclairé par la face arrière dans lequel la couche de silicium amorphe et la couche de nitrure de silicium sont formées par le procédé ci-dessus. Selon un mode de réalisation, la couche de nitrure de 15 silicium est une couche antireflet. Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en 20 relation avec les figures jointes parmi lesquelles : La figure 1, décrite précédemment, correspond à la figure 3 de la demande de brevet U52013/445013 et est une vue en coupe représentant de façon schématique et partielle un capteur d'image à éclairement par la face arrière ; 25 Les figures 2A et 2B sont des vues en coupe schémati- ques et partielles illustrant des étapes d'un mode de réalisation du procédé décrit ici ; et La figure 3 est une vue en coupe schématique et partielle illustrant un mode de réalisation d'un capteur d'image 30 à éclairement par la face arrière obtenu par le procédé décrit ici. Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. Description détaillée Les figures 2A et 2B sont des vues en coupe schéma-5 tiques et partielles illustrant deux étapes d'un mode de réalisation d'un procédé de formation d'une couche de silicium fortement dopée sur un substrat de silicium plus faiblement dopé. La figure 2A représente un substrat de silicium 30 revêtu d'une couche de silicium amorphe fortement dopée 32 et 10 d'une couche de nitrure de silicium 34. La couche de silicium fortement dopée 32 est une couche de silicium amorphe qui peut être déposée à basse température par exemple une température inférieure à 400°C. La couche 32 est de type de conductivité identique à celui du substrat 30 15 mais de niveau de dopage supérieur. La couche 32 est déposée sur toute la surface du substrat 30. La couche de nitrure de silicium 34 est déposée sur la couche de silicium amorphe 32 dans le même équipement que celui qui a servi à déposer la couche 32, sans recuit intermédiaire et 20 dans une ambiance non oxydante pour éviter la formation d'une mince couche d'oxyde de silicium. Ce dépôt peut être effectué dans un équipement distinct mais sans remise à l'atmosphère. Comme l'illustre la figure 2B, une fois les couches 32 et 34 déposées, un recuit est réalisé afin de cristalliser la 25 couche de silicium amorphe 32 et de la transformer en une couche de silicium 35 en continuité cristalline avec le substrat mono-cristallin 30, de même type de conductivité que le substrat de silicium 30 mais de niveau de dopage supérieur. Le recuit est par exemple effectué par insolation 30 laser symbolisée par des flèches 36. Cela permet d'élever fortement la température de la couche de silicium amorphe 32 et de la région voisine du substrat 30 tout en maintenant une basse température dans le reste du substrat 30. On évite ainsi de dégrader d'éventuels composants déjà formés sur l'autre face du 35 substrat 30. L'intensité du faisceau laser est choisie pour que la mince zone chauffée soit élevée à une température supérieure à la température de fusion du silicium amorphe (1100°C) et du silicium cristallin (1414°C) et inférieure à la température de fusion du nitrure de silicium (1900°C) L'avantage d'un tel procédé est que la couche de silicium 35 ne risque pas d'être polluée par d'éventuels contaminants car le recuit s'effectue alors que la couche de nitrure de silicium 34 recouvre et protège la couche de silicium amorphe 32 tandis que celle-ci est transformée par le recuit en la couche de silicium 35. Un autre avantage de ce procédé réside dans la réduction de l'énergie laser nécessaire pour obtenir la fusion du silicium, la couche 34 jouant le rôle d'antireflet au moment de l'insolation laser (moins de réflexion parasite du faisceau laser). La figure 3 est une vue en coupe schématique et partielle illustrant un mode de réalisation d'un capteur d'image à éclairement par la face arrière dont la fabrication utilise le procédé de formation d'une couche de silicium fortement dopée sur un substrat de silicium plus faiblement dopé. La figure 3 représente une structure de capteur d'image similaire à celle décrite en relation avec la figure 1. Toutefois les couches 15, 17 et 19 sont remplacées par des couches 35 et 34 formées par le procédé décrit en relation avec les figures 2A et 2B. La structure de la figure 3, comme celle de la figure 1, comporte un substrat 3, un empilement 9 de couches isolantes et conductrices sur sa face avant et des régions isolantes 5 formant des cloisons verticales qui traversent le substrat 3.
Ces cloisons sont bordées latéralement d'une mince couche 7, de même type de conductivité que le substrat 3 mais de niveau de dopage supérieur. Ainsi, la couche de silicium amorphe déposée sur la face arrière est principalement en contact avec des régions de 35 silicium du substrat 3, mais aussi localement avec des portions arrière des cloisons isolantes 5, couramment en oxyde de silicium. Dans cette application, la couche de nitrure de silicium 34 est utilisée comme structure antireflet et est surmontée de filtres 21, disposés côte à côte en correspondance avec les pixels du capteur. On a représenté un filtre vert (G) et un filtre bleu (B). Des microlentilles 23 sont formées au dessus de chaque filtre. On notera que, après le recuit prévu ici après le dépôt de la couche de nitrure de silicium 34, la couche 35 peut devenir comme cela a été décrit en relation avec les figures 2A et 2B, une couche uniforme de silicium monocristallin 35 fortement dopé. Toutefois, selon l'épaisseur de la couche de silicium amorphe déposée et les conditions de recuit, il est possible que la recristallisation soit interrompue aux emplacements où la couche de silicium amorphe initiale est en contact avec les portions arrière des cloisons isolantes 5. L'homme de l'art saura connecter et utiliser le capteur d'image pour tenir compte du fait que l'on se trouve dans l'une ou l'autre des configura- tions susmentionnées (recristallisation complète de la couche de silicium amorphe ou absence de recristallisation au niveau des portions arrière des régions isolantes 5) ou bien que l'on se trouve dans une configuration intermédiaire (recristallisation partielle de la couche de silicium amorphe en regard des portions arrière des régions isolantes 5). A titre d'exemple de valeurs numérique : - l'épaisseur du silicium amorphe est comprise entre 10 et 150 nm par exemple 50 nia ; - l'épaisseur du nitrure de silicium est comprise entre 35 et 60 pin, par exemple 45 gm ; - l'épaisseur du substrat de silicium aminci est comprise entre 1 et 10 gm par exemple 5 gm ; - la température de dépôt du silicium amorphe est inférieure à 400°C, par exemple 200°C ; la température de dépôt du nitrure de silicium est comprise entre 200 et 400°C. Bien que la couche de silicium amorphe 35 ait été décrite comme étant une couche fortement dopée de même type de conductivité que le substrat, elle pourrait être fortement dopée de type de conductivité opposé à celui du substrat. Dans ce cas elle pourra jouer le rôle d'électrode N d'une jonction.

Claims (9)

  1. REVENDICATIONS1. Procédé de formation d'une couche de silicium fortement dopée sur un substrat de silicium (30) plus faiblement dopé, ce procédé comportant les étapes suivantes : a) déposer une couche de silicium amorphe fortement 5 dopée (32) ; b) déposer une couche de nitrure de silicium (34) ; et c) chauffer la couche de silicium amorphe à une température supérieure ou égale à la température de fusion du silicium. 10
  2. 2. Procédé selon revendication 1, dans lequel le chauffage de la couche de silicium amorphe est réalisé par insolation laser.
  3. 3. Procédé selon revendication 1 ou 2, dans lequel les couches de silicium amorphe et de nitrure de silicium sont 15 successivement déposées dans une même enceinte, sans remise à l'atmosphère.
  4. 4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel la couche de silicium amorphe est de même type de conductivité que le substrat de silicium. 20
  5. 5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel le niveau de dopage du silicium amorphe est compris entre 1018 et 1020 at./cm3.
  6. 6. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel l'épaisseur de la couche de silicium amorphe 25 (32) est comprise entre 10 et 150 nia.
  7. 7. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel l'épaisseur de la couche de nitrure de silicium (34) est comprise entre 35 et 60
  8. 8. Capteur d'image éclairé par la face arrière dans 30 lequel la couche de silicium amorphe et la couche de nitrure de silicium sont formées par le procédé selon l'une quelconque des revendications 1 à 7.
  9. 9. Capteur d'image éclairé par la face arrière selon revendication 8, dans lequel la couche de nitrure de silicium est une couche antireflet.
FR1361193A 2013-11-15 2013-11-15 Formation d'une couche de silicium fortement dopee sur un substrat de silicium plus faiblement dope Withdrawn FR3013506A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1361193A FR3013506A1 (fr) 2013-11-15 2013-11-15 Formation d'une couche de silicium fortement dopee sur un substrat de silicium plus faiblement dope
US14/537,992 US20150137133A1 (en) 2013-11-15 2014-11-11 Forming of a heavily-doped silicon layer on a more lightly-doped silicon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1361193A FR3013506A1 (fr) 2013-11-15 2013-11-15 Formation d'une couche de silicium fortement dopee sur un substrat de silicium plus faiblement dope

Publications (1)

Publication Number Publication Date
FR3013506A1 true FR3013506A1 (fr) 2015-05-22

Family

ID=50624652

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1361193A Withdrawn FR3013506A1 (fr) 2013-11-15 2013-11-15 Formation d'une couche de silicium fortement dopee sur un substrat de silicium plus faiblement dope

Country Status (2)

Country Link
US (1) US20150137133A1 (fr)
FR (1) FR3013506A1 (fr)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080318398A1 (en) * 2006-08-31 2008-12-25 Tomoaki Moriwaka Method for manufacturing crystalline semiconductor film and semiconductor device
WO2010033744A2 (fr) * 2008-09-19 2010-03-25 Applied Materials, Inc. Procédés de fabrication d’un émetteur présentant le profil dopant désiré
WO2011017179A2 (fr) * 2009-07-28 2011-02-10 Gigasi Solar, Inc. Systèmes, procédés et matériaux, comprenant la cristallisation de substrats par recuit laser en conditions préfusion, et produits obtenus par ces procédés
EP2320463A1 (fr) * 2009-11-10 2011-05-11 STmicroelectronics SA Procédé de formation d'un capteur d'images éclairé par la face arrière
US20120261732A1 (en) * 2011-04-12 2012-10-18 Stmicroelectronics (Crolles 2) Sas Method for forming a back-side illuminated image sensor
US20120261670A1 (en) * 2011-04-12 2012-10-18 Stmicroelectronics (Crolles 2) Sas Back-side illuminated image sensor with a junction insulation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59195871A (ja) * 1983-04-20 1984-11-07 Mitsubishi Electric Corp Ｍｏｓ電界効果トランジスタの製造方法
US4598305A (en) * 1984-06-18 1986-07-01 Xerox Corporation Depletion mode thin film semiconductor photodetectors
US5514885A (en) * 1986-10-09 1996-05-07 Myrick; James J. SOI methods and apparatus
AUPM982294A0 (en) * 1994-12-02 1995-01-05 Pacific Solar Pty Limited Method of manufacturing a multilayer solar cell
JP2004087535A (ja) * 2002-08-22 2004-03-18 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
US20080295885A1 (en) * 2007-05-30 2008-12-04 Shing Man Lee Thick Crystalline Silicon Film On Large Substrates for Solar Applications
TWI577840B (zh) * 2014-04-29 2017-04-11 中美矽晶製品股份有限公司 多晶矽鑄錠與來自其的矽晶圓

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080318398A1 (en) * 2006-08-31 2008-12-25 Tomoaki Moriwaka Method for manufacturing crystalline semiconductor film and semiconductor device
WO2010033744A2 (fr) * 2008-09-19 2010-03-25 Applied Materials, Inc. Procédés de fabrication d’un émetteur présentant le profil dopant désiré
WO2011017179A2 (fr) * 2009-07-28 2011-02-10 Gigasi Solar, Inc. Systèmes, procédés et matériaux, comprenant la cristallisation de substrats par recuit laser en conditions préfusion, et produits obtenus par ces procédés
EP2320463A1 (fr) * 2009-11-10 2011-05-11 STmicroelectronics SA Procédé de formation d'un capteur d'images éclairé par la face arrière
US20120261732A1 (en) * 2011-04-12 2012-10-18 Stmicroelectronics (Crolles 2) Sas Method for forming a back-side illuminated image sensor
US20120261670A1 (en) * 2011-04-12 2012-10-18 Stmicroelectronics (Crolles 2) Sas Back-side illuminated image sensor with a junction insulation

Also Published As

Publication number Publication date
US20150137133A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
EP1839341B1 (fr) Dispositif semi-conducteur a heterojonctions et a structure inter-digitee
EP2529416B1 (fr) Cellule photovoltaïque comprenant un film mince de passivation en oxyde cristallin de silicium et procédé de réalisation
EP3182081B1 (fr) Dispositif de detection a membranes bolometriques suspendues a fort rendement d'absorption et rapport signal sur bruit
FR2463978A1 (fr) Cellule solaire integree avec une diode de derivation et son procede de fabrication
FR2974239A1 (fr) Procede de realisation d'un capteur d'images a eclairement par la face arriere
FR2690278A1 (fr) Composant photovoltaïque multispectral à empilement de cellules, et procédé de réalisation.
EP2320463A1 (fr) Procédé de formation d'un capteur d'images éclairé par la face arrière
EP3660930B1 (fr) Procédé de fabrication d'une matrice de photodiodes à base de germanium et à faible courant d'obscurité
FR2974237A1 (fr) Capteur d'images a eclairement par la face arriere muni d'une electrode transparente
FR2881879A1 (fr) Procede de realisation de contacts metal/semi-conducteur a travers un dielectrique.
FR3030113A1 (fr) Capteur d'image eclaire et connecte par sa face arriere
FR2974238A1 (fr) Procede de realisation d'un capteur d'images a eclairement par la face arriere
FR2974240A1 (fr) Capteur eclaire par la face arriere a isolement par jonction
EP2337076A1 (fr) Dispositif microélectronique, en particulier capteur d'image à illumination par la face arrière et procédé de fabrication.
EP3353815A1 (fr) Procédé de fabrication de structures pour cellule photovoltaïque
FR3003692A1 (fr) Procede de fabrication d’une structure a multijonctions pour cellule photovoltaique
FR3057395A1 (fr) Capteur d'image a eclairement par la face arriere
FR3071358B1 (fr) Procede de fabrication d'une cellule photovoltaique a homojonction
FR3013506A1 (fr) Formation d'une couche de silicium fortement dopee sur un substrat de silicium plus faiblement dope
FR3029301A1 (fr) Procede de fabrication d'un guide d'onde incluant une jonction semiconductrice
EP2842170B1 (fr) Procédé de réalisation d'un réflecteur texturé pour une cellule photovoltaïque en couches minces et réflecteur texturé ainsi obtenu
FR3108786A1 (fr) Pixel d'un capteur de lumière et son procédé de fabrication
FR3047350A1 (fr)
EP3903341B1 (fr) Procede de fabrication d'un substrat pour un capteur d'image de type face avant
WO2024115696A1 (fr) Ensemble pour module photovoltaïque, module photovoltaïque et procédé de fabrication de l'ensemble et du module

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150731