EP3353815A1 - Procédé de fabrication de structures pour cellule photovoltaïque - Google Patents

Procédé de fabrication de structures pour cellule photovoltaïque

Info

Publication number
EP3353815A1
EP3353815A1 EP16770757.9A EP16770757A EP3353815A1 EP 3353815 A1 EP3353815 A1 EP 3353815A1 EP 16770757 A EP16770757 A EP 16770757A EP 3353815 A1 EP3353815 A1 EP 3353815A1
Authority
EP
European Patent Office
Prior art keywords
layer
metal
conductive bonding
track
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP16770757.9A
Other languages
German (de)
English (en)
Inventor
Aurélie Tauzin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP3353815A1 publication Critical patent/EP3353815A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0687—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/02245—Electrode arrangements specially adapted for back-contact solar cells for metallisation wrap-through [MWT] type solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0687—Multiple junction or tandem solar cells
    • H01L31/06875—Multiple junction or tandem solar cells inverted grown metamorphic [IMM] multiple junction solar cells, e.g. III-V compounds inverted metamorphic multi-junction cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method of manufacturing structures for multi-junction cell and a structure obtained by this method.
  • Concentrated photovoltaic (CPV) systems use multi-junction cells based on materials from columns III and V of the periodic table, typically InP and GaAs alloys vertically stacked by epitaxy. Each cell is optimized to convert a certain range of wavelength, the stack thus covering the entire solar spectrum. These cells can achieve much higher yields than conventional silicon solar cells, thanks to both the electro-optical properties of the III-V materials used and the use of an optical system to focus sunlight on cells. Thus, the best photovoltaic conversion yield published to date for CPV is 44.7%, while it is 25% on Si cells.
  • a new generation of CPV cell has recently been proposed, which is based on the mechanical stacking of several layers of materials III-V, so as to form a vertical assembly of several junctions.
  • mechanical stacking is meant the transfer of layers involving a molecular bonding step.
  • Dimroth et al. in the document Prog. Photovolt: Res. Appli (2014) pip.2475 used the mechanical stacking of layers of semiconductor materials to form a new CPV cell architecture.
  • the structure of the final device has not been modified: the authors use in particular a contact grid on the front panel which is a shading factor for the cell.
  • solder bonding is known, it requires to spread SnPbAg or SnAgCu alloys on the surfaces to stick then to apply a controlled thermal treatment of the layers put in contact.
  • areas without solder under the cell may appear due to poor spreading thereof an unsuitable implementation temperature profile.
  • These gaps in the solder are called 'voids' and are a known failure mode.
  • the voids (or unglued parts) can represent from 1 to 60% of the surface of the cell.
  • These cavities can reach large dimensions, up to several millimeters, and are not compatible with the transfer of thin films less than 20 micrometers thick such as the active layers of the junctions. Thin films may deform or even break during bonding.
  • document WO 2013/152104 discloses a multi-junction solar cell making it possible to reduce the shading effects on the front face by providing through contacts: a large part of the metallization on the front face is eliminated by means of metal vias which electrically connect the front face by the rear face of the cell.
  • the contact grid can be reduced to simple points of collection punctual front, because they are connected on the back thanks to through vias.
  • the carriers of the rear face are collected laterally by the doped layer and the contact is taken by a metal pad on a front face.
  • this structure makes it possible to limit the shading of the front face for the collection of carriers of the front face, on the other hand there remains a shading area at the metal stud for the collection of carriers of the rear face.
  • the document W0 2013/152104 also proposes to structure the rear face of the structure so as to be able to resume all the contacts on the rear face and limit the shading of the front face.
  • this structuring is very complex to implement (additional photolithography steps, etching, deposit, ...) and represents a significant cost.
  • the substrate which only serves to support the active layers is an expensive and fragile semiconductor material and it is necessary to stick it via a solder on a receiving substrate.
  • the present invention proposes a method for manufacturing structures for a photovoltaic multi-junction cell comprising successively the steps of:
  • a multi-junction structure for a photovoltaic cell comprising at least a first doped layer comprising a semiconductor material with a dopant concentration greater than 5 E 18 and delimiting a front face of the multi-junctions oriented towards the support substrate, the multi-junctions junctions, and a second doped layer comprising a semiconductor material with a dopant concentration greater than 5 E 18 and delimiting a rear face of the multijunctions, the rear face being opposite to the front face, and a rear metal layer s' extending on the second doped layer on the rear face of the multi-junctions,
  • step i) forming metal studs directly above the vias and in the continuity of the metal layer before so as to partially cover the first doped layer on the front face of the multi-junctions, and j) Remove exposed portions of the first doped layer front face so as to form doped patterns covered by the metal pads formed in step i).
  • the support substrate is removed from the final structure, which allows a significant saving of material, the support substrate having a thickness of about 400-700 micrometers for a multi-junction thickness of about 1 to 20 microns.
  • the absence of the support substrate in the structure limits the bulk of the final cell. And depending on the removal method used, the support substrate can be recycled for further use.
  • first conductive bonding layer and the second conductive bonding layer are not melted, that the conductive bonding is solder-free, and that the electrical connections are free of solder.
  • the "exposed portions of the first doped layer on the front face" of step j) are free portions of the covering by the metal studs formed in step i).
  • this bonding directly made on the receiving substrate, without the intermediary of the support substrate, and from the rear face of the multi-junctions, also allows the production of through metal vias, reducing the metallization in the front face and thus the shading the cell, deporting the contacts on the back, which also become easier to connect.
  • the metal pads of the front metal layer allow conduction and collection carriers of the layer or pads of the front face to the first metal track rear face.
  • the electrical insulation between the metal layer and the front metal layer also offers the possibility of deporting and collecting the rear carriers and the front carriers by the rear face.
  • the resumptions of all the contacts are thus facilitated so that the choice of the receiving substrate is dictated only by its electrical, mechanical, thermal or its cost. All this is impossible to obtain when the rear face of the multi-junctions rests on the support substrate soldered to the receiving substrate.
  • the multi-junctions for a cell comprise a stack of a number of junctions, or active layers, greater than one and preferably between two and six.
  • multi-junctions is meant in this document active layers in III-V material and also the tunnel diodes between the junctions, a back surface field, buffer layers, a front surface passivation, a first doped layer and a second doped layer, etc.
  • the multi-junctions result from the epitaxy of active layers in III-V material on the support substrate.
  • the multi-junctions are mechanical stacks of several junctions of III-V materials, some of which are obtained by the technique of mechanical transfer or transfer of layers using a molecular bonding bonding.
  • the junctions concerned will have been previously epitaxied on a seed substrate.
  • the 'front metal layer' and the 'rear metal layer' are intended to form an ohmic contact in association with the first doped layer and the second doped layer, respectively, to collect the carriers of the front face of the multi -junctions and a contact layer to collect the carriers of the rear face of multi-junctions.
  • the rear metal layer and the front metal layer are electrically conductive. They are in particular formed of a metal commonly used in the field of CPV cells and preferably they consist of Cu, Au, Ag, Ti, Pt, Ni, Pd, Ge, etc. alone or in combination.
  • the first doped layer and the second doped layer may be p-type or n-type and are composed of doped semiconductor materials, such as In, P, Ga, As alloys comprising a concentration of dopants preferably between 5 E 18 and 5 E 19, the doping species can be Si, S, Zn, Sn, Te, ... depending on the alloy and the type of doping n or p desired.
  • doped semiconductor materials such as In, P, Ga, As alloys comprising a concentration of dopants preferably between 5 E 18 and 5 E 19, the doping species can be Si, S, Zn, Sn, Te, ... depending on the alloy and the type of doping n or p desired.
  • each via may take the form of, for example, an opening or a trench extending at least in the rear metal layer and in the active layers, in the first doped layer, or even partially in the support substrate until at a depth ranging from a few nanometers to several, even tens of micrometers, or hundreds of micrometers.
  • the step b) of etching the plurality of vias comprises a photolithography step followed by a chemical etching and / or ion etching step (Ion Beam Etching) and / or by RIE (Reactive Ion Etching) plasma, especially in ICP (Inductively Coupled Plasma) mode.
  • the section of the plurality of vias may be square, round or hexagonal, linear or in the form of a grid.
  • the geometry of the section is adapted according to the operation of the cell, the type of junctions, the use in CPV.
  • the lateral dimension of their section is of the order of a hundred nanometers up to several micrometers, even a few hundred micrometers.
  • step c) of forming the electrically insulating layer is carried out by depositing at least one layer of an insulating material such as Si0 2 and / or SiN with a thickness of a few hundred nanometers. at several micrometers.
  • the deposit is made according to the topology of the structured surface, so as to cover the flanks of the vias, their bottom, as well as a part of the surface of the rear metal layer.
  • step d) of forming the front metal layer is carried out by depositing on the electrically insulating layer and so as to cover the flanks of the vias.
  • the electrically insulating layer electrically isolates the metal layer before multi-junctions and the rear metal layer.
  • the deposition of the front metal layer comprises the metallization filling all the vias, so ensure the vias good mechanical rigidity.
  • the receiving substrate provided in step e) is formed of an electrically insulating material, such as alumina, a glass or a polymer, and has a thickness of between about 100 micrometers and a few millimeters. Its thickness is related to its mechanical properties to enable the transfer and ensure the mechanical strength of multi-junctions and heat treatments. It is also chosen to be inexpensive.
  • the first metal track and the second metal track are glued or deposited on a surface of the receiving substrate intended to receive the multi-junctions.
  • the first metal track and the second metal track are metal selected from Au, Cu, Ag, Ti, Pt or a combination of these metals.
  • the electrical connections of step f) are obtained by conductive bonding of the surfaces to be connected to the front metal layer and the first metal track, the conductive bonding comprising at least the deposition of a first conductive bonding layer on at least one of the surfaces to be connected, followed by contacting said surfaces to be connected and the application of a heat treatment.
  • the heat treatment is performed without reaching the melting, even partial, of the first conductive bonding layer.
  • the electrical connections of step g) are obtained by conductive bonding of the surfaces to be connected of the exposed portion of the rear metal layer and the second metal track, the conductive bonding comprising at least the deposition of a second conductive bonding layer on at least one of the surfaces to be connected, followed by contacting said surfaces and the application of a heat treatment The heat treatment is performed without reaching the melting, even partial, of the first conductive bonding layer.
  • step f) and the electrical connections of step g) are free of solder.
  • the first conductive bonding layer and the second conductive bonding layer are formed of a conductive material selected from Cu, Au, their combination, or conductive polymers, such as charged epoxy resins, for example Ag.
  • the first conductive bonding layer and the second conductive bonding layer consist of a conductive polymer and deposited respectively on one of the surfaces to be connected with a thickness greater than 2 microns and in which the heat treatment is carried out in a temperature range between 100 and 400 ° C.
  • the use of a conductive polymer is advantageous in that the polymer is easy to deposit and remains inexpensive.
  • the first conductive bonding layer and the second conductive bonding layer are made of copper and deposited with a thickness greater than 2 microns on the surfaces to be connected.
  • the conductive Cu bonding layers are then polished by chemical mechanical polishing so as to obtain a surface roughness of less than 0.3 nm RMS. They are then bonded by molecular adhesion and the bonding consolidation heat treatment is carried out in a temperature range between 200 and 400 ° C.
  • Copper conductive bonding layers are typically deposited by ECD (Electro Chemical Deposition) over a substantial thickness, about 5 micrometers, so that it is not necessary to planarize the underlying metal tracks. before deposit.
  • the topology of the underlying surface is homogenized by the consequent thickness of the deposit.
  • the surfaces of the first conductive bonding layer and the second conductive bonding layer are then planarized by CMP (chemical English acronym Chemical Mecanichal Polishing) until a roughness of the order of one nanometer and then cleaned to favor obtaining a good bonding energy.
  • CMP chemical English acronym Chemical Mecanichal Polishing
  • the first conductive bonding layer and the second conductive bonding layer consist of copper and deposited on the surfaces to be connected with a thickness of less than 2 micrometers and in which the heat treatment is carried out by a rise in temperature from room temperature to about 300 ° C, associated with the application of pressure up to about 30kN.
  • the layers of copper conductive bonding are thinner so as to reduce the costs of materials used, the surfaces of the metal tracks are planarized by CMP before deposition and it is necessary to apply pressure on the formed assembly. the stack and the receiving substrate contacted to achieve high bonding energy.
  • the first conductive bonding layer and the second conductive bonding layer are made of Au and deposited on the surfaces to be bonded with a thickness of less than 1 micrometer and in which the heat treatment is carried out by a rise in temperature from the ambient temperature at about 300 ° C, associated with the application of pressure up to about 30kN.
  • the conductive bonding layers are very expensive because formed of gold, the layers are very thin and the same planarization steps before deposition and application of pressure are performed.
  • step c) is carried out by a step c1) of deposition of an electrically insulating layer on the entire rear metal layer, the flanks of the vias and a step c2) of localized removal of the electrically insulating layer of so as to expose a portion of the rear metal layer, and wherein step d) is carried out by a step d1) depositing a front metal layer on the entire electrically insulating layer, and a step d2) withdrawal located of the front metal layer to expose a portion of the electrically insulating layer.
  • step c2) and step d2) are carried out by photolithography, such as a deposit of a resin removed after etching, or by selective etching in a dilute HF bath.
  • the two removal steps c2) and d2) can be performed concomitantly.
  • the exposed portion of the rear metal layer has surface dimensions to be connected ranging from a few hundred micrometers to one centimeter and preferably dimensions of the order of a few millimeters.
  • the surface to be connected to the front metal layer has dimensions ranging from a few hundred microns to one centimeter and preferably dimensions of the order of a few millimeters or even a few centimeters.
  • the exposed portion of the electrically insulating layer has similar dimensions. According to the integration requirements, the exposed portion of the electrically insulating layer is zero.
  • the first metal track and the second metal track are electrically isolated by a first insulation track defined on the receiving substrate and in which the first conductive bonding layer and the second conductive bonding layer are electrically isolated by a second Isolation track defined on the stack.
  • the first insulating track and the second insulating track are formed by a deposit of an insulating material, such as silicon oxide, an insulating epoxy resin, a BCB-type polymer (acronym for BenzoCycloButene), or by temporary masking, respectively.
  • an insulating material such as silicon oxide, an insulating epoxy resin, a BCB-type polymer (acronym for BenzoCycloButene), or by temporary masking, respectively.
  • a surface of the receiving substrate and a surface of the stack for example made by a rigid frame which is removed after the formation for example of the first metal track 6 and the second metal track 6 '.
  • the insulating tracks on either side of the surfaces to be connected are aligned during contacting so that they provide a mark for the alignment of the receiving substrate and the multi-junctions, promoting the quality of the electrical connections. .
  • the first insulating track and the second insulating track can be removed depending on future applications. According to one possibility, they are advantageously replaced by vacuum.
  • the stack comprises an etching stop layer disposed between the support substrate and the multi-junctions and the step of removing the support substrate comprises a step of breaking-in of the support substrate and the layer. etching stop or selective etching step of the support substrate so as to remove a portion at the bottom of the vias of the electrically insulating layer and expose the front metal layer.
  • the etching of the plurality of vias in the stack is stopped by the etch stop layer.
  • the support substrate is GaAs and the junctions are formed of alloys of III-V materials such as GaAs, and GalnP, by epitaxy on the support substrate.
  • the support substrate is a demountable composite substrate comprising a sacrificial layer disposed between a seed layer and a mechanical substrate, such as a demountable composite substrate comprising a GaAs seed layer carried on a sapphire substrate, between which a sacrificial layer of SiNx is provided, and step h) comprises the removal of the mechanical substrate by irradiation at the absorption wavelength of the sacrificial layer through the transparent mechanical substrate at said wavelength.
  • the irradiation is performed by laser in the case of a sacrificial layer of SiNx, the wavelength used is 273 nm to which the mechanical sapphire substrate is transparent.
  • the epitaxial junctions on the seed layer chosen for its crystalline quality and its adapted mesh parameter, it is possible to disassemble the mechanical substrate without destroying it for recycling.
  • the present invention proposes a multi-junction photovoltaic cell structure comprising:
  • Multi-junctions for a photovoltaic cell comprising a first doped layer, formed by doped patterns, delimiting a front face of the multi-junctions, and a second doped layer delimiting a rear face of the multi-junctions, the rear face being opposite to the face before, and
  • a receiver substrate on which are disposed a first metal track and a second electrically insulated metal track of the first metal track
  • the front metal layer being electrically connected to the first metal track via a first conductive bonding layer
  • the exposed portion of the rear metal layer being electrically connected to the second metal track via a second conductive bonding layer, electrically insulated from the first conductive bonding layer.
  • the electrical connection between the front metal layer and the first metal track is free of solder, and the electrical connection between the exposed portion of the rear metal layer and the second metal track is also free of solder.
  • the electrically insulating layer is configured to isolate the front metal layer of the rear metal layer, making it possible to postpone all the contacts on the rear face of the multi-junctions.
  • the front panel is thus less prone to shadowing effects.
  • the first conductive bonding layer and the second conductive bonding layer are not melted so that the conductive bonding without brazing between the receiving substrate and the multi-junctions ensures good bonding without damaging the thin layers forming the multi-junctions.
  • the first metal track and the second metal track are isolated by a first insulation track defined on the receiving substrate and the first conductive bonding layer is isolated from the second conductive bonding layer by a second defined insulation track on the multijunctions and aligned to the first isolation track.
  • the front metal layer is connected to the first metal track being isolated by the multi-junction layer and the rear metal layer itself connected to the second metal track, and the carriers of the front and rear faces are collected by two Isolated independent contacts but both deported to the back.
  • the first conductive bonding layer and the second conductive bonding layer are formed of a metal, such as copper or gold, or a conductive polymer such as an epoxy resin loaded with metal elements.
  • the conductive bonding makes it possible to use a technique other than brazing and a very good electrical connection between the electrical contacts and the metal tracks of the receiving substrate.
  • the present invention provides an alternative to soldering the multi-junctions on a receiving substrate to form a photovoltaic cell, while allowing to recycle the support substrate and to postpone the collection of carriers of the front face and the rear face on the back of multijunctions, limiting the shading effect.
  • FIG. 1 to 8 show structures at different process steps according to a first embodiment of the invention.
  • FIGS. 9 and 10 are sectional views of a structure obtained at different stages of the method according to a second embodiment of the invention.
  • FIG. 1 (step a) illustrates a stack comprising a support substrate 1 of GaAs with a diameter of 100 mm on which epitaxial layers of materials III-V are formed so as to form multi-junctions 2 for photovoltaic cells comprising two junctions, for example GalnP and GaAs.
  • the multi-junctions 2 also include tunnel diodes between the junctions, a rear surface field, buffer layers, a front surface passivation, an ohmic contact layer ... but the complete stack representing several tens of layers, only the important layers for the invention are shown in the figures.
  • the multi-junctions 2 comprise in particular a second doped layer 3 delimiting a rear face of the multi-junctions 2 on which a rear metal layer 4 extends.
  • the second doped layer 3 is made of a highly doped semiconductor material so as to provide the conduction with the rear metal layer 4 made of a metal.
  • the multijunctions 2 also comprise a first doped layer 7 of highly doped semiconductor material delimiting the front face of the multi-junctions 2, oriented towards the support substrate 1 (on the opposite side to the second doped layer 3).
  • the typical thickness of such a stack is of the order of a few micrometers.
  • an etch stop layer 10 is interposed between the support substrate 1 and the first doped layer 7, so as to facilitate the subsequent removal of the support substrate 1.
  • a plurality of vias is etched in the stack through the rear metal layer 4 and extends to the first doped layer 7.
  • This etching is performed in particular by a conventional step of photolithography followed by a chemical etching.
  • the etching is carried out by ion etching (Ion Beam Etching) and / or plasma (Reactive Ion Etching), especially in 'Inductively Coupled Plasma' mode.
  • the engraving of the vias is stopped by the etch stop layer 10 located between the first doped layer 7 and above the GaAs support substrate 1 as illustrated.
  • the geometry of the vias is adapted according to the functioning of the cell (type of junctions, concentration).
  • an electrically insulating layer 9 is deposited on the entire surface of the stack, in accordance with the topology of the structured surface; on the flanks and the bottom of the plurality of vias (step c).
  • the electrically insulating layer 9 typically consists of Si0 2 or SiN (or both), and has a thickness ranging from a few hundred nanometers to several micrometers.
  • a metal metal front layer 8 is deposited on the electrically insulating layer 9, so as to cover the flanks of the vias, their bottom, as well as the surface of the rear face of the multi-junctions 2 (step dl). It is preferable that this deposit or metallization completely fills the vias so as to ensure good mechanical rigidity.
  • a localized removal step of the electrically insulating layer 9 and a localized step of removing the metal layer before 8 to expose a portion of the electrically insulating layer 9 are undertaken (step c2 and d2).
  • These local withdrawals can be performed simultaneously using conventional photolithography techniques (especially the deposit of a resin and lift-off). According to another arrangement, it is also possible to use a local chemical etching technique in a dilute HF dip bath.
  • the exposed portion of the rear metal layer 4 in order to form the electrical contacts of the rear face, has a size of the order of a few hundred micrometers to a few millimeters or even a few centimeters.
  • the exposed portion of the electrically insulating layer 9 is of the same order of magnitude as the residual portion of the front metal layer 8. According to a non-illustrated alternative, this exposed portion of the electrically insulating layer 9 may be zero for integration purposes .
  • a receiving substrate 200 for multi-junctions 2 of insulating material comprises on its surface intended for bonding with the multijunctions 2, a first metal track 6 and a second metal track 6 ', made of copper for example, intended to be electrically connected respectively with the front metal layer 8 and the exposed portion of the rear metal layer 4.
  • the two metal tracks 6, 6 ' are electrically insulated by a first insulation track 11 (FIG. 4) deposited in an insulating material and easy to remove. remove such as Scotch, a Kapton (R) type polymer or wax.
  • a first conductive bonding layer 5 is deposited on two surfaces to be electrically connected, namely the first metal track 6 and the front metal layer 8.
  • the first copper metal strip 6 is planarized by CMP until reaching a roughness of the order of one nanometer RMS (acronym for Root Mean Square).
  • the first gold conductive bonding layer 5 is deposited by PECVD (acronym for Plasma Enhanced Chemical Vapor Deposition) with a thickness of 200 nm on both surfaces to be connected (step f).
  • the same planarization step on the second metal track 6 ' is performed as well as the deposition of a second conductive bonding layer 5' of gold on the surfaces to be connected, namely on the exposed portion of the metal layer rear 4 and on the second metal track 6 '.
  • the first conductive bonding layer 5 and the second conductive bonding layer 5 ' are electrically insulated by a separation provided by a second insulation track 11' deposited in the same way as the first insulation track 11.
  • the surfaces of the first conductive bonding layers 5 and the second conductive bonding layers 5 ' are aligned by virtue of the alignment of the insulation tracks (FIG. 7) and are then brought into contact before the application of a thermal treatment in the form of a temperature ramp from room temperature to approximately 300 ° C., associated with the application of a pressure of about 30kN.
  • the solderless electrical connection between the front metal layer 8 and the first metal track 6 is then obtained (step f) as well as the electrical connection between the rear metal layer 4 and the second metal track 6 '(step g).
  • the bonding energy achieved by these steps is then sufficient to effect the removal of the support substrate 1.
  • the GaAs support substrate 1 and the etch stop layer 10 are then eliminated by lapping and / or by selective chemical etching (step h).
  • the portions of the electrically insulating layer 9 directly above the vias are removed by chemical etching or by dry etching, and metal studs 12 directly above the vias are deposited by photolithography in the continuity of the vias.
  • front metal layer 8 with a dimension slightly greater than that of the vias section (typically from a few hundred nm to a few ⁇ ) so as to partially cover the first doped layer 7 underlying (step i).
  • a chemical etching or ionic or plasma makes it possible to eliminate exposed portions of the first doped layer 7 (portions not covered by the metal studs 12) in order to form doped patterns allowing the collection of the carriers of the front face and their transmission.
  • the carriers of the rear face are collected by the second metal track 6 'via the second conductive bonding layer 5' electrically connected to the rear metal layer 4 (to right on the structure 100 of Figure 8).
  • a second embodiment illustrated in FIGS. 9 and 10 differs from the first embodiment described above, in particular in that the support substrate 1 of the stack is a removable composite substrate and in that the first and second tracks insulation 11, 11 'are formed by a temporary mask.
  • the multi-junctions 2 are formed on a composite support substrate comprising a sapphire mechanical substrate 13 and a seed layer 14 for epitaxial junctions, for example GaAs, between which a sacrificial layer 15 of SiNx is arranged.
  • the materials of the mechanical substrate 13 and the sacrificial layer 15 are chosen so that the sacrificial layer 15 absorbs a wavelength, here 273 nm, at which the mechanical substrate 13 is transparent.
  • a receiving substrate 200 is then provided for conductive bonding with the multi-junctions 2. It comprises a first metal track 6 and a second metal track 6 'electrically insulated by the provision of a rigid frame 11 on the surfaces temporarily.
  • the thickness of this layer avoids the step of planarization of the metal tracks 6,6 'on the receiving substrate 200 beforehand.
  • planarization of the conductive bonding layers 5, 5 ', followed by a cleaning step are necessary before contacting.
  • a second temporary insulation track 11 'intended to isolate the conductive bonding layers 5, 5', such as a mask, has been arranged beforehand.
  • the contacting is carried out under vacuum, so as to limit the aging of the tracks by oxidation of Cu, it is followed by the application of a heat treatment carried out at 200 ° C for about 1 hour (FIG. does not cause the copper to melt so as to avoid any solder.
  • step h) of the removal of the support substrate 1 is carried out by the technique commonly known as laser lift off comprising the laser irradiation of the sacrificial layer 15 through the mechanical substrate 13 transparent to the wavelength used.
  • the mechanical sapphire substrate 13 can thus be recycled.
  • the deposition of the metal pads 12 and the formation of the doped units are then carried out according to the same method as that previously described.
  • the conductive bonding layers 5, 5 ' are formed by depositing, on only one of the surfaces to be connected, a conductive polymer, then after contacting, the bonding is annealed by a treatment thermal applied between 100 and 400 ° C.
  • the conductive bonding layers 5, 5 ' are formed by the deposition on the surfaces to be connected of a copper thin layer, less than 2 microns, for example, after planarization of metal tracks 6,6 '.
  • the contacting of the surfaces to be connected is followed by a heat treatment in the form of a temperature ramp from room temperature to about 300 ° C, associated with the application of a pressure at about 30kN.
  • the present invention proposes a process for manufacturing structures 100 for multi-junction photovoltaic cells 2 by an improved conductive bonding compared to solder bonding to prevent damage to the transferred active layers.
  • this method makes it possible to remove the bulky initial support substrate 1 and to limit the shading on the front face of the cell by collecting the carriers of the front face and of the rear face on the rear face of the multi-junctions 2.

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Photovoltaic Devices (AREA)

Abstract

La présente invention concerne un procédé de fabrication de structures pour cellule photovoltaïque à multi-jonctions et une structure obtenue par ce procédé, le procédé comprenant successivement les étapes de: a) Fournir un empilement comprenant successivement: un substrat support (1), une structure de multi-jonctions pour cellule photovoltaïque (2), et une couche métallique arrière (4), b) Former une pluralité de vias s'étendant depuis la couche métallique arrière (4) jusqu'à la face de la cellule photovoltaïque (2), c) Former une couche électriquement isolante (9) sur les flancs de la pluralité des vias, d) Former une couche métallique avant (8) sur la couche électriquement isolante, e) Fournir un substrat récepteur (200) sur lequel sont disposées deux pistes métalliques (6,6'), f) Connecter électriquement, la couche métallique avant (8) à la première piste métallique (6), g) Connecter électriquement, la couche métallique arrière (4) à la deuxième piste métallique (6'), h) Retirer le substrat support (1), i) Former des plots métalliques (12) à l'aplomb des vias et dans la continuité de la couche métallique avant de sorte à recouvrir partiellement une première couche dopée (7) en face avant des multi- jonctions, et j) Retirer des portions exposées de la première couche dopée (7) en face avant de sorte à former des motifs dopés recouverts par les plots métalliques (12) formés à l'étape i).

Description

Procédé de fabrication de structures pour cellule photovoltaïque
La présente invention concerne un procédé de fabrication de structures pour cellule à multi-jonctions et une structure obtenue par ce procédé.
Les systèmes photovoltaïques à concentration (CPV) utilisent des cellules à multi-jonctions à base de matériaux des colonnes III et V du tableau périodique, classiquement des alliages d'InP et de GaAs empilés verticalement par épitaxie. Chaque cellule est optimisée pour convertir une certaine gamme de longueur d'onde, l'empilement couvrant ainsi l'ensemble du spectre solaire. Ces cellules peuvent atteindre des rendements beaucoup plus élevés que les cellules solaires classiques en silicium, grâce à la fois aux propriétés électro-optiques des matériaux lll-V utilisés et à l'utilisation d'un système optique permettant de concentrer la lumière du soleil sur les cellules. Ainsi, le meilleur rendement de conversion photovoltaïque publié à ce jour pour le CPV est de 44,7%, alors qu'il est de 25% sur les cellules Si.
Une nouvelle génération de cellule CPV a été proposée récemment, qui est basée sur l'empilement mécanique de plusieurs couches de matériaux lll-V, de manière à former un assemblage vertical de plusieurs jonctions. Par empilement mécanique on entend le report de couches impliquant une étape de collage par adhésion moléculaire.
Par exemple, Dimroth et al. dans le document Prog. Photovolt : Res. Appli (2014) pip.2475 ont utilisé l'empilement mécanique de couches de matériaux semi-conducteurs pour former une nouvelle architecture de cellule CPV. Toutefois, la structure du dispositif final n'a pas été modifiée : les auteurs utilisent notamment une grille de contact en face avant qui est un facteur d'ombrage pour la cellule.
De plus, ils utilisent comme substrat support un substrat semiconducteur en GaAs, à la fois coûteux et fragile et qui devra ensuite être collé avec les couches actives, à un récepteur par brasure pour la mise en module de la cellule. Le collage par brasure est connu, il nécessite d'étaler des alliages de SnPbAg ou de SnAgCu sur les surfaces coller puis d'appliquer un traitement thermique contrôlé des couches mises en contact. Or, des zones sans brasure sous la cellule peuvent apparaître suite à un mauvais étalement de celle-ci d'un profil de température de mise en œuvre non adapté. Ces lacunes dans la brasure sont appelées 'voids' et sont un mode de défaillance connu. Les voids (ou parties non collées) peuvent représenter de 1 à 60% de la surface de la cellule.
Ces cavités peuvent atteindre des dimensions importantes, jusqu'à plusieurs millimètres, et ne sont pas compatibles avec le transfert de films minces d'épaisseur inférieure à 20 micromètres tel que les couches actives des jonctions. Les films minces risquent de se déformer voire de se rompre lors du collage.
FEU I LLE DE REM PLACEM ENT (RÈG LE 26) D'autres auteurs ont proposé des structures de cellules CPV permettant de limiter l'ombrage lié à la métallisation en face avant des cellules. En effet, selon le mode de fonctionnement classique d'une cellule solaire, les porteurs de charge sont collectés de part et d'autre des jonctions, soit normalement en face avant (face qui reçoit la lumière) et en face arrière (face opposée). Pour collecter efficacement les porteurs en face avant, il est nécessaire d'appliquer une grille de contact constituée de lignes métalliques. La géométrie de la grille est finement optimisée pour collecter efficacement les porteurs de charge tout en limitant l'ombrage de la cellule.
Ainsi, le document WO 2013/152104 divulgue une cellule solaire à multi- jonctions permettant de réduire les effets d'ombrage en face avant en prévoyant des contacts traversant : une grande partie de la métallisation en face avant est éliminée grâce à des vias métalliques qui connectent électriquement la face avant par la face arrière de la cellule. La grille de contact peut être réduite à de simples points de collecte ponctuels en face avant, car ils sont connectés sur la face arrière grâce aux vias traversant. Les porteurs de la face arrière sont eux collectés latéralement par la couche dopée puis le contact est pris par un plot métallique sur une face avant. Ainsi, cette structure permet de limiter l'ombrage de la face avant pour la collecte de porteurs de la face avant, par contre il subsiste une zone d'ombrage au niveau du plot métallique pour la collecte des porteurs de la face arrière.
Le document W0 2013/152104 propose par ailleurs de structurer la face arrière de la structure de manière à pouvoir reprendre tous les contacts en face arrière et limiter l'ombrage de la face avant. Toutefois, cette structuration est très complexe à mettre en œuvre (étapes de photolithographie supplémentaires, gravure, dépôt,...) et représente un coût important. De plus, le substrat qui ne sert que de support aux couches actives, est un matériau semi-conducteur coûteux et fragile et il est nécessaire de le coller via une brasure sur un substrat récepteur.
Un des buts de la présente invention est de pallier ces inconvénients. A cet effet, la présente invention propose un procédé de fabrication de structures pour cellule photovoltaïque à multi-jonctions comprenant successivement les étapes de :
a) Fournir un empilement comprenant successivement :
un substrat support,
une structure de multi-jonctions pour cellule photovoltaïque comportant au moins une première couche dopée comprenant un matériau semi-conducteur avec une concentration de dopant supérieure à 5E18 et délimitant une face avant des multi-jonctions orientée vers le substrat support, les multi- jonctions, et une deuxième couche dopée comprenant un matériau semi-conducteur avec une concentration de dopant supérieur à 5E18 et délimitant une face arrière des multi- jonctions, la face arrière étant opposée à la face avant, et une couche métallique arrière s'étendant sur la deuxième couche dopée en face arrière des multi-jonctions,
b) Graver l'empilement de sorte à former une pluralité de vias s'étendant depuis la couche métallique arrière jusqu'à au moins la première couche dopée en face avant des multi-jonctions,
c) Former une couche électriquement isolante sur les flancs de la pluralité des vias et partiellement sur la couche métallique arrière de sorte à conserver une portion de la couche métallique arrière exposée, d) Former une couche métallique avant sur la couche électriquement isolante en couvrant les flancs et le fond de la pluralité des vias jusqu'à la première couche dopée de la face avant,
e) Fournir un substrat récepteur sur lequel sont disposées une première piste métallique et une deuxième piste métallique électriquement isolée de la première piste métallique,
f) Connecter électriquement, la couche métallique avant à la première piste métallique par l'intermédiaire d'une première couche de collage conductrice,
g) Connecter électriquement, la portion exposée de la couche métallique arrière à la deuxième piste métallique par l'intermédiaire d'une deuxième couche de collage conductrice, la première couche de collage conductrice étant électriquement isolée de la deuxième couche de collage conductrice,
h) Retirer le substrat support,
i) Former des plots métalliques à l'aplomb des vias et dans la continuité de la couche métallique avant de sorte à recouvrir partiellement la première couche dopée en face avant des multi-jonctions, et j) Retirer des portions exposées de la première couche dopée en face avant de sorte à former des motifs dopés recouverts par les plots métalliques formés à l'étape i).
Ainsi, grâce à ce procédé de fabrication, il est possible de s'affranchir du collage par brasage, conservant le substrat support, pour un collage conducteur de couches actives minces (ou jonctions PV) directement sur les pistes du substrat récepteur sans risque d'endommager les couches actives par des déformations ou rupture. Par ce biais en effet, la formation de cavités est fortement réduite et l'efficacité des multi-jonctions est ainsi maintenue. Par ailleurs, le substrat support est retiré de la structure définitive, ce qui permet une importante économie de matériau, le substrat support présentant une épaisseur d'environ 400-700 micromètres pour une épaisseur des multi-jonctions d'environ 1 à 20 micromètres. De plus, l'absence du substrat support dans la structure limite l'encombrement de la cellule finale. Et selon la méthode de retrait utilisée, le substrat support peut être recyclé pour une nouvelle utilisation.
Il est entendu dans le présent document que la première couche de collage conductrice et la deuxième couche de collage conductrice ne sont pas amenées à la fusion, que le collage conducteur est exempt de brasage et que les connexions électriques sont dépourvues de brasure.
Dans le présent document les 'portions exposées de la première couche dopée en face avant' de l'étape j) sont des portions libres du recouvrement par les plots métalliques, formés à l'étape i).
Ainsi, ce collage directement réalisé sur le substrat récepteur, sans l'intermédiaire du substrat support, et à partir de la face arrière des multi-jonctions, permet également la réalisation de vias métalliques traversants, réduisant la métallisation en face avant et ainsi l'ombrage de la cellule, en déportant les contacts en face arrière, qui deviennent également plus facile à connecter. En effet, les plots métalliques de la couche métallique avant permettent la conduction et la collecte des porteurs de la couche ou des plots de la face avant vers la première piste métallique en face arrière.
L'isolation électrique entre la couche métallique et la couche métallique avant offre par ailleurs la possibilité de déporter et de collecter les porteurs arrières et les porteurs avants par la face arrière. Les reprises de tous les contacts sont ainsi facilitées de sorte que le choix du substrat récepteur n'est dicté que par ses propriétés électriques, mécaniques, thermiques ou par son coût. Tout ceci est impossible à obtenir lorsque la face arrière des multi-jonctions repose sur le substrat support collé par brasure au substrat récepteur.
Les multi-jonctions pour cellule comprennent un empilement d'un nombre de jonctions, ou couches actives, supérieur à un et de préférence compris entre deux et six. Par la terminologie 'multi-jonctions' on entend dans le présent document des couches actives en matériau lll-V et également les diodes tunnels entre les jonctions, un champ de surface arrière, des couches tampons, une passivation de surface avant, une première couche dopée et une deuxième couche dopée, etc.
Selon une possibilité, les multi-jonctions proviennent de l'épitaxie de couches actives en matériau lll-V sur le substrat support.
Selon une alternative, les multi-jonctions sont des empilements mécaniques de plusieurs jonctions de matériaux lll-V, dont certaines sont obtenues par la technique de report mécanique ou transfert de couches en utilisant un collage par adhésion moléculaire. Les jonctions concernées auront été épitaxiées au préalable sur un substrat germe.
Dans le présent document, la 'couche métallique avant' et la 'couche métallique arrière', sont destinées à former un contact ohmique en association respectivement avec la première couche dopée et la deuxième couche dopée, pour collecter les porteurs de la face avant des multi-jonctions et une couche de contact pour collecter les porteurs de la face arrière des multi-jonctions.
Bien entendu, la couche métallique arrière et la couche métallique avant sont électriquement conductrices. Elles sont notamment formées d'un métal couramment utilisé dans le domaine des cellules CPV et de préférence, elles sont constituées de Cu, Au, Ag, Ti, Pt, Ni, Pd, Ge, etc. seul ou en combinaison.
La première couche dopée et la deuxième couche dopée peuvent être de type p ou de type n et sont composées de matériaux semi-conducteurs dopés, tels que des alliages d'In, P, Ga, As comprenant une concentration de dopants de préférence comprise entre 5E18 et 5E19, les espèces dopantes pouvant être Si, S, Zn, Sn, Te, ...en fonction de l'alliage et du type de dopage n ou p souhaité.
Par ailleurs, chaque via peut prendre la forme par exemple d'une ouverture ou d'une tranchée s'étendant au moins dans la couche métallique arrière et dans les couches actives, dans la première couche dopée, voire partiellement dans le substrat support jusqu'à une profondeur allant de quelques nanomètres à plusieurs, voire des dizaines de micromètres, ou des centaines de micromètres.
Selon une possibilité, l'étape b) de gravure de la pluralité de vias comprend une étape de photolithographie suivie d'une étape de gravure chimique et/ou ionique (Ion Beam Etching) et/ou par plasma RIE (Reactive Ion Etching), notamment en mode ICP ( Inductively Coupled Plasma).
La section de la pluralité des vias peut être de forme carrée, ronde ou hexagonale, linéaire ou de la forme d'une grille. La géométrie de la section est adaptée selon le fonctionnement de la cellule, le type de jonctions, l'utilisation en CPV. La dimension latérale de leur section est de l'ordre de la centaine de nanomètres jusqu'à plusieurs micromètres, voire de quelques centaines de micromètres.
Selon une disposition, l'étape c) de formation de la couche électriquement isolante est réalisée par dépôt d'au moins une couche d'un matériau isolant tel que le Si02 et/ou le SiN avec une épaisseur allant de quelques centaines de nanomètres à plusieurs micromètres. Le dépôt est réalisé conformément à la topologie de la surface structurée, de manière à recouvrir les flancs des vias, leur fond, ainsi que qu'une partie de la surface de la couche métallique arrière.
De préférence, l'étape d) de formation de la couche métallique avant est réalisée par dépôt sur la couche électriquement isolante et de sorte à couvrir les flancs des vias. Ainsi, la couche électriquement isolante isole électriquement la couche métallique avant des multi-jonctions et de la couche métallique arrière.
De préférence encore, le dépôt de la couche métallique avant comprend la métallisation remplissant la totalité des vias, de sorte assurer aux vias une bonne rigidité mécanique.
Avantageusement, le substrat récepteur fourni à l'étape e) est formé d'un matériau électriquement isolant, tel que l'alumine, un verre ou un polymère, et présente une épaisseur comprise entre environ 100 micromètres et quelques millimètres. Son épaisseur est en rapport avec ses propriétés mécaniques pour pouvoir permettre le transfert et assurer la tenue mécanique des multi-jonctions et les traitements thermiques. Il est également choisi pour être peu coûteux.
Selon une disposition, la première piste métallique et la deuxième piste métallique sont collées ou déposées sur une surface du substrat récepteur destinée à recevoir les multi-jonctions.
Typiquement, la première piste métallique et la deuxième piste métallique sont en métal choisi parmi le Au, Cu, Ag, Ti, Pt ou une combinaison de ces métaux.
Selon une possibilité, les connexions électriques de l'étape f) sont obtenues par collage conducteur des surfaces à connecter de la couche métallique avant et de la première piste métallique, le collage conducteur comprenant au moins le dépôt d'une première couche de collage conductrice sur au moins l'une des surfaces à connecter, suivi de la mise en contact desdites surfaces à connecter et de l'application d'un traitement thermique. Le traitement thermique est réalisé sans atteindre la fusion, même partielle, de la première couche de collage conductrice.
Ce procédé permet ainsi d'éviter le collage de couches minces par brasure. Selon le même principe, les connexions électriques de l'étape g) sont obtenues par collage conducteur des surfaces à connecter de la portion exposée de la couche métallique arrière et de la deuxième piste métallique, le collage conducteur comprenant au moins le dépôt d'une deuxième couche de collage conductrice sur au moins l'une des surfaces à connecter, suivi de la mise en contact desdites surfaces et de l'application d'un traitement thermique Le traitement thermique est réalisé sans atteindre la fusion, même partielle, de la première couche de collage conductrice.
Ainsi, les connexions électriques de l'étape f) et les connexions électriques de l'étape g) sont dépourvues de brasure.
De préférence, la première couche de collage conductrice et la deuxième couche de collage conductrice sont formées d'un matériau conducteur choisi parmi le Cu, l'Au, leur combinaison, ou les polymères conducteurs, tels que les résines époxy chargées, par exemple en Ag.
Selon une disposition, la première couche de collage conductrice et la deuxième couche de collage conductrice sont constituées d'un polymère conducteur et déposées respectivement sur l'une des surfaces à connecter avec une épaisseur supérieure à 2 micromètres et dans lequel le traitement thermique est effectué dans une plage de température comprise entre 100 et 400°C. L'utilisation d'un polymère conducteur est avantageuse en ce sens que le polymère est facile à déposer et reste peu coûteux.
Selon une variante, la première couche de collage conductrice et la deuxième couche de collage conductrice sont constituées de cuivre et déposées avec une épaisseur supérieure à 2 micromètres sur les surfaces à connecter. Les couches de collage conductrice de Cu sont ensuite polies par polissage mécano-chimique de manière à obtenir une rugosité de surface inférieure à 0,3 nm RMS. Elles sont alors collées par adhésion moléculaire et le traitement thermique de consolidation du collage est effectué dans une plage de température comprise entre 200 et 400°C.
Les couches de collage conductrice de cuivre sont typiquement déposées par ECD (de l'acronyme anglo-saxon Electro Chemical Déposition) sur une épaisseur importante, environ 5 micromètres, de sorte qu'il n'est pas nécessaire de planariser les pistes métalliques sous-jacentes avant dépôt. La topologie de la surface sous- jacente est homogénéisée par l'épaisseur conséquente du dépôt. Les surfaces de la première couche de collage conductrice et de la deuxième couche de collage conductrice sont ensuite planarisées par CMP (de l'acronyme anglo-saxon Chemical Mecanichal Polishing) jusqu'à atteindre une rugosité de l'ordre du nanomètre puis nettoyées pour favoriser l'obtention d'une bonne énergie de collage. Selon une autre variante, la première couche de collage conductrice et la deuxième couche de collage conductrice sont constituées de cuivre et déposées sur les surfaces à connecter avec une épaisseur inférieure à 2 micromètres et dans lequel le traitement thermique est effectué par une montée en température allant de la température ambiante à environ 300°C, associée à l'application d'une pression jusqu'à environ 30kN.
Dans ce cas de figure les couches de collage conductrice en cuivre sont plus minces de sorte à amoindrir les coûts en matériaux utilisés, les surfaces des pistes métalliques sont planarisées par CMP avant dépôt et il est nécessaire d'appliquer une pression sur l'ensemble formé de l'empilement et du substrat récepteur mis en contact pour atteindre une forte énergie de collage.
En alternative, la première couche de collage conductrice et la deuxième couche de collage conductrice sont constituées d'Au et déposées sur les surfaces à connecter avec une épaisseur inférieure à 1 micromètre et dans lequel le traitement thermique est effectué par une montée en température allant de la température ambiante à environ 300°C, associée à l'application d'une pression jusqu'à environ 30kN. Dans cette alternative où les couches de collage conductrice sont très coûteuses car formée en or, les couches sont très minces et les mêmes étapes de planarisation avant dépôt et d'application de pression sont effectuées.
Les différentes voies exposées ci-dessus permettent le collage de la face arrière des multi-jonctions sur le récepteur en réduisant très fortement la formation des voids par rapport à la brasure. La qualité du collage en termes d'homogénéité, de fermeture de l'interface de collage, d'énergie de collage, etc.... rend alors possible le transfert de couches minces actives telles que des cellules à multi-jonctions.
De préférence, l'étape c) est réalisée par une étape cl) de dépôt d'une couche électriquement isolante sur la totalité de la couche métallique arrière, les flancs des vias et une étape c2) de retrait localisé de la couche électriquement isolante de sorte à exposer une portion de la couche métallique arrière, et dans lequel l'étape d) est réalisée par un étape dl) de dépôt d'une couche métallique avant sur la totalité de la couche électriquement isolante, et une étape d2) de retrait localisé de la couche métallique avant pour exposer une partie de la couche électriquement isolante.
Cette configuration permet d'isoler la couche métallique avant de la couche métallique arrière alors que ces couches sont situées du même coté des multi- jonctions. Ceci permet de collecter efficacement les charges et de déporter les deux contacts en face arrière pour limiter l'ombrage en face avant. Les retraits localisés selon l'étape c2) et l'étape d2) sont effectués par photolithographie, tel qu'un dépôt d'une résine retirée après gravure, ou par gravure sélective dans un bain de HF dilué. Les deux étapes de retrait c2) et d2) peuvent être réalisées de façon concomitante.
Selon une possibilité, la portion exposée de la couche métallique arrière présente des dimensions de surface à connecter allant de quelque centaines de micromètres à un centimètre et de préférence des dimensions de l'ordre de quelques millimètres.
Selon une disposition, la surface à connecter de la couche métallique avant présente des dimensions allant de quelque centaines de micromètres à un centimètre et de préférence des dimensions de l'ordre de quelques millimètres voire quelques centimètres.
Par ailleurs, la partie exposée de la couche électriquement isolante présente des dimensions similaires. Selon les besoins d'intégration, la partie exposée de la couche électriquement isolante est nulle.
De préférence, la première piste métallique et la deuxième piste métallique sont électriquement isolées par une première piste d'isolation définie sur le substrat récepteur et dans lequel la première couche de collage conductrice et la deuxième de couche de collage conductrice sont électriquement isolées par une deuxième piste d'isolation définie sur l'empilement.
La première piste isolante et la deuxième piste isolante sont formées par un dépôt d'un matériau isolant, tel que l'oxyde de silicium, une résine époxy isolante, un polymère de type BCB (acronyme de BenzoCycloButène), ou par masquage temporaire respectivement d'une surface du substrat récepteur et d'une surface de l'empilement, par exemple réalisé par un cadre rigide qui est retiré après la formation par exemple de la première piste métallique 6 et de la deuxième piste métallique 6'.
Les pistes d'isolation de part et d'autre des surfaces à connecter sont alignées lors de la mise en contact de sorte qu'elles offrent un repère pour l'alignement du substrat récepteur et des multi-jonctions, favorisant la qualité des connexions électriques.
La première piste isolante et la deuxième piste isolante peuvent être retirées selon les applications futures. Selon une possibilité, elles sont avantageusement remplacées par du vide.
De préférence, l'empilement comprend une couche d'arrêt de gravure disposée entre le substrat support et les multi-jonctions et l'étape h) de retrait du substrat support comprend une étape de rodage du substrat support et de la couche d'arrêt de gravure ou une étape de gravure chimique sélective du substrat support de sorte à retirer une portion au fond des vias de la couche électriquement isolante et exposer la couche métallique avant.
Avantageusement, la gravure de la pluralité des vias dans l'empilement est arrêtée par la couche d'arrêt de gravure.
Selon une possibilité, le substrat support est du GaAs et les jonctions sont formées d'alliages de matériaux lll-V tels que le GaAs, et le GalnP, par épitaxie sur le substrat support.
Selon une alternative, le substrat support est un substrat composite démontable comprenant une couche sacrificielle disposée entre une couche germe et un substrat mécanique, tel qu'un substrat composite démontable comprenant une couche germe de GaAs reportée sur un substrat de saphir entre lesquels une couche sacrificielle de SiNx est disposée, et l'étape h) comprend le retrait du substrat mécanique par irradiation à la longueur d'onde d'absorption de la couche sacrificielle à travers le substrat mécanique transparent à ladite longueur d'onde.
Typiquement, l'irradiation est réalisée par laser dans le cas d'une couche sacrificielle de SiNx, la longueur d'onde utilisée est 273 nm à laquelle le substrat mécanique de saphir est transparent.
Une fois les jonctions épitaxiées sur la couche germe, choisie pour sa qualité cristalline et son paramètre de maille adapté, il est possible de démonter le substrat mécanique sans le détruire pour le recycler.
Selon un second aspect, la présente invention propose une structure pour cellule photovoltaïque à multi-jonctions comprenant :
Des multi-jonctions pour cellule photovoltaïque comportant une première couche dopée, formée par des motifs dopés, délimitant une face avant des multi-jonctions , et une deuxième couche dopée délimitant une face arrière des multi-jonctions , la face arrière étant opposée à la face avant, et
une couche métallique arrière s'étendant sur la deuxième couche dopée,
une pluralité de vias s'étendant dans les multi-jonctions, depuis la couche métallique arrière jusqu'à la première couche dopée en face avant,
une couche électriquement isolante sur les flancs de la pluralité des vias et partiellement sur la couche métallique arrière, pour conserver une portion exposée de la couche métallique arrière et, une couche métallique avant sur au moins une partie de la couche électriquement isolante couvrant les flancs des vias, en conservant une partie de la couche électriquement isolante exposée,
des plots métalliques disposés à l'aplomb des vias, dans la continuité de la couche métallique avant couvrant les motifs dopés,
un substrat récepteur sur lequel sont disposées une première piste métallique et une deuxième piste métallique électriquement isolée de la première piste métallique, et
la couche métallique avant étant électriquement connectée à la première piste métallique par l'intermédiaire d'une première couche de collage conductrice, et la portion exposée de la couche métallique arrière étant électriquement connectée à la deuxième piste métallique par l'intermédiaire d'une deuxième couche de collage conductrice, électriquement isolée de la première couche de collage conductrice.
La connexion électrique entre la couche métallique avant et la première piste métallique est dépourvue de brasure, et la connexion électrique entre la portion exposée de la couche métallique arrière et la deuxième piste métallique est égaement dépourvue de brasure.
Ainsi, dans cette configuration, la couche électriquement isolante est configurée pour permettre d'isoler la couche métallique avant de la couche métallique arrière, rendant possible de reporter tous les contacts en face arrière des multi- jonctions. La face avant est ainsi moins sujette aux effets d'ombrage. Par ailleurs, la première couche de collage conductrice et la deuxième couche de collage conductrice ne sont pas amenées à la fusion de sorte que le collage conducteur dépourvu de brasage entre le substrat récepteur et les multi-jonctions permet de garantir un bon collage sans endommagement des couches minces formant les multi-jonctions.
Avantageusement, la première piste métallique et la deuxième piste métallique sont isolées par une première piste d'isolation définie sur le substrat récepteur et la première couche de collage conductrice est isolée de la deuxième de couche de collage conductrice par une deuxième piste d'isolation définie sur les multi- jonctions et alignée à la première piste d'isolation. Ainsi la couche métallique avant est connectée à la première piste métallique en étant isolée par la couche des multi- jonctions et de la couche métallique arrière elle-même connectée à la deuxième piste métallique, et les porteurs des faces avant et arrière sont collectés par deux contacts indépendants isolés mais tous les deux déportés en face arrière.
De préférence la première couche de collage conductrice et la deuxième de couche de collage conductrice sont formées d'un métal, tel que le cuivre ou l'or, ou d'un polymère conducteur tel qu'une résine époxy chargée par des éléments métalliques. Le collage conducteur permet d'utiliser une autre technique que la brasure et une très bonne connexion électrique entre les contacts électriques et les pistes métalliques du substrat récepteur.
Ainsi, la présente invention apporte une alternative au collage par brasure des multi-jonctions sur un substrat récepteur en vue de former une cellule photovoltaïque, tout en permettant de recycler le substrat support et de reporter la collecte des porteurs de la face avant et de la face arrière en face arrière des multi- jonctions , limitant l'effet d'ombrage.
D'autres aspects, buts et avantages de la présente invention apparaîtront mieux à la lecture de la description suivante de différents modes de réalisation de celle-ci, donnée à titre d'exemple non limitatif et faite en référence aux dessins annexés. Les figures ne respectent pas nécessairement l'échelle de tous les éléments représentés de sorte à améliorer leur lisibilité. Dans la suite de la description, par souci de simplification, des éléments identiques, similaires ou équivalents des différentes formes de réalisation portent les mêmes références numériques.
- Les figures 1 à 8 représentent des structures à différentes étapes de procédé selon un premier mode de réalisation de l'invention.
- Les figures 9 et 10 sont des vues en coupe d'une structure obtenue à différentes étapes du procédé selon un deuxième un mode de réalisation de l'invention.
La figure 1 (étape a) illustre un empilement comprenant un substrat support 1 de GaAs d'un diamètre de 100 mm sur lequel sont formées par épitaxie des couches de matériaux lll-V de manière à constituer des multi-jonctions 2 pour cellule photovoltaïque comprenant deux jonctions, par exemple en GalnP et en GaAs. Les multi-jonctions 2 incluent également des diodes tunnels entre les jonctions, un champ de surface arrière, des couches tampons, une passivation de surface avant, une couche de contact ohmique... mais l'empilement complet représentant plusieurs dizaines de couches, seules les couches importantes pour l'invention sont représentées sur les figures. Les multi-jonctions 2 comprennent notamment une deuxième couche dopée 3 délimitant une face arrière des multi-jonctions 2 sur laquelle s'étend une couche métallique arrière 4. La deuxième couche dopée 3 est constituée en un matériau semiconducteur très dopé de sorte à assurer la conduction avec la couche métallique arrière 4 constituée d'un métal. Par ailleurs, les multi- jonctions 2 comprennent également une première couche dopée 7 en matériau semiconducteur très dopé délimitant la face avant des multi-jonctions 2, orientée vers le substrat support 1 (du coté opposé à la deuxième couche dopée 3). L'épaisseur typique d'un tel empilement est de l'ordre de quelques micromètres. De plus, comme visible sur les figures, une couche d'arrêt de gravure 10 est intercalée entre le substrat support 1 et la première couche dopée 7, de sorte à faciliter le retrait ultérieur du substrat support 1.
Puis selon l'étape b) du procédé illustrée sur la figure 2, une pluralité de vias est gravée dans l'empilement à travers la couche métallique arrière 4 et s'étend jusqu'à la première couche dopée 7. Cette gravure est notamment réalisée par une étape classique de photolithographie suivie d'une gravure chimique. Selon une autre possibilité, la gravure est réalisée par gravure ionique (Ion Beam Etching) et/ou plasma (Reactive Ion Etching) notamment en mode 'Inductively Coupled Plasma'. La gravure des vias est stoppée par la couche d'arrêt de gravure 10 située entre la première couche dopée 7 et au-dessus du substrat support 1 de GaAs comme illustré. La géométrie des vias est adaptée selon le fonctionnement de la cellule (type de jonctions, concentration).
Selon une variante non illustrée, il est aussi possible de poursuivre la gravure dans le substrat support 1 de GaAs, jusqu'à une profondeur allant de quelques nanomètres à plusieurs μιη voire dizaines de μιη, notamment en l'absence de la couche d'arrêt de gravure 10.
Après la gravure, une couche électriquement isolante 9 est déposée sur la totalité de la surface de l'empilement, conformément à la topologie de la surface structurée ; sur les flancs et le fond de la pluralité des vias (étape cl). La couche électriquement isolante 9 est typiquement constituée de Si02 ou SiN (ou les deux), et présente une épaisseur allant de quelques centaines de nanomètres à plusieurs micromètres.
Puis comme illustrée à la figure 3, une couche métallique avant 8 en métal est déposée sur la couche électriquement isolante 9, de manière à recouvrir les flancs des vias, leur fond, ainsi que la surface de la face arrière des multi-jonctions 2 (étape dl). Il est préférable que ce dépôt ou métallisation remplisse entièrement les vias de manière à leur assurer une bonne rigidité mécanique.
Pour libérer une portion de la couche métallique arrière 4, destinée à collecter les porteurs de la face arrière des multi-jonctions 2, une étape de retrait localisé de la couche électriquement isolante 9 et une étape de retrait localisé de la couche métallique avant 8 pour exposer une partie de la couche électriquement isolante 9 sont entreprises (étape c2 et d2). Ces retraits locaux peuvent être effectués simultanément en utilisant les techniques classiques de photolithographie (notamment le dépôt d'une résine et son lift-off). Selon une autre disposition, il est aussi possible d'utiliser une technique de gravure chimique locale dans un bain de HF dilué (HF dip).
En fin de retrait, la portion exposée de la couche métallique arrière 4, en vue de former les contacts électriques de la face arrière, présente une dimension de l'ordre de quelques centaines de micromètres à quelques millimètre voire de quelques centimètres. La partie exposée de la couche électriquement isolante 9 est du même ordre de grandeur que la portion résiduelle de la couche métallique avant 8. Selon une alternative non illustrée, cette partie exposée de la couche électriquement isolante 9 peut être nulle pour des besoins d'intégration.
Puis un substrat récepteur 200 pour les multi-jonctions 2 en matériau isolant est fourni. Il comprend sur sa surface destinée au collage avec les multi- jonctions 2, une première piste métallique 6 et une deuxième piste métallique 6', en cuivre par exemple, destinées à être électriquement connectées respectivement avec la couche métallique avant 8 et la portion exposée de la couche métallique arrière 4. Afin de garantir l'isolation entre les contacts avant et arrière, les deux pistes métalliques 6,6' sont électriquement isolées par une première piste d'isolation 11 (figure 4) déposée en un matériau isolant et facile à éliminer tel que le scotch, un polymère de type Kapton(R) ou de la cire.
Comme illustré aux figures 5 et 6, une première couche de collage conductrice 5 est déposée sur deux surfaces à connecter électriquement, à savoir la première piste métallique 6 et la couche métallique avant 8. Au préalable, la première piste métallique 6 en cuivre est planarisée par CMP jusqu'à atteindre une rugosité de l'ordre du nanomètre RMS (acronyme de Root Mean Square). Puis la première couche de collage conductrice 5 en or est déposée par PECVD (acronyme de Plasma Enhanced Chemical Vapor Déposition) avec une épaisseur de 200 nm sur les deux surfaces à connecter (étape f).
En parallèle, la même étape de planarisation sur la deuxième piste métallique 6' est réalisée de même que le dépôt d'une deuxième couche de collage conductrice 5' en or sur les surfaces à connecter, à savoir sur la portion exposée de la couche métallique arrière 4 et sur la deuxième piste métallique 6'. La première couche de collage conductrice 5 et la deuxième couche de collage conductrice 5' sont électriquement isolées par une séparation fournie par une deuxième piste d'isolation 11' déposée de la même façon que la première piste d'isolation 11.
Les surfaces des premières couches de collage conductrices 5 et des deuxièmes couches de collage conductrices 5' sont alignées grâce à l'alignement des pistes d'isolation (figure 7) puis sont mises en contact avant l'application d'un traitement thermique sous la forme d'une rampe de température depuis la température ambiante jusqu'à environ 300°C, associée à l'application d'une pression d'environ 30kN. La connexion électrique dépourvue de brasure entre la couche métallique avant 8 et la première piste métallique 6 est alors obtenue (étape f) de même que la connexion électrique entre la couche métallique arrière 4 et la deuxième piste métallique 6' (étape g).
L'énergie de collage atteinte par ces étapes est alors suffisante pour effectuer le retrait du substrat support 1. Le substrat support 1 de GaAs et la couche d'arrêt de gravure 10 sont alors éliminés par rodage et/ou par gravure chimique sélective (étape h).
Puis comme illustré à la figure 8, les portions de couche électriquement isolante 9 à l'aplomb des vias sont éliminées par gravure chimique ou par gravure sèche et des plots métalliques 12 à l'aplomb des vias sont déposés par photolithographie dans la continuité de la couche métallique avant 8 avec une dimension légèrement supérieure à celle de la section des vias (typiquement, de quelques centaines de nm à quelques μιη) de sorte à partiellement recouvrir la première couche dopée 7 sous-jacente (étape i). Une gravure chimique (ou ionique ou plasma) permet d'éliminer des portions exposées de la première couche dopée 7 (portions non recouvertes par les plots métalliques 12) afin de former des motifs dopés permettant la collecte des porteurs de la face avant et leur transmission à la première piste métallique 6 par l'intermédiaire des plots métalliques 12 reliées électriquement à la couche métallique avant 8, et de la première couche de collage conductrice 5' (à gauche sur la structure 100 de la figure 8- étape j).
On obtient ainsi les multi-jonctions 2 finales reportées sur le substrat récepteur 200. Les porteurs de la face arrière sont collectés par la deuxième piste métallique 6' via la deuxième couche de collage conductrice 5' électriquement connectée à la couche métallique arrière 4 (à droite sur la structure 100 de la figure 8).
Un deuxième mode de réalisation illustré aux figures 9 et 10 diffère du premier mode de réalisation décrit ci-dessus, notamment par le fait que le substrat support 1 de l'empilement est un substrat composite démontable et par le fait que les première et deuxième pistes d'isolation 11, 11' sont formées par un masque temporaire.
Comme illustré à la figure 9, les multi-jonctions 2 sont formées sur un substrat support composite comprenant un substrat mécanique 13 en saphir et une couche germe 14 pour l'épitaxie des jonctions, par exemple en GaAs, entre lesquels une couche sacrificielle 15 en SiNx est disposée. Les matériaux du substrat mécanique 13 et de la couche sacrificielle 15 sont choisis de sorte que la couche sacrificielle 15 absorbe une longueur d'onde, ici 273 nm, à laquelle le substrat mécanique 13 est transparent.
Un substrat récepteur 200 est ensuite fourni pour le collage conducteur avec les multi-jonctions 2. Il comprend une première piste métallique 6 et une deuxième piste métallique 6' électriquement isolées par la disposition d'un cadre rigide 11 sur les surfaces de manière temporaire.
Puis, les couches de collage conductrices 5, 5' en cuivre sont déposées sous la forme de couche épaisse de 5 micromètres par ECD sur les surfaces à connecter. L'épaisseur de cette couche évite l'étape de planarisation des pistes métalliques 6,6' sur le substrat récepteur 200 au préalable. Toutefois, une planarisation des couches de collage conductrice 5, 5', suivi d'une étape de nettoyage sont nécessaires avant la mise en contact. Une deuxième piste d'isolation 11' temporaire destinée à isoler les couches de collage conductrice 5, 5', tel un masque, a été disposée au préalable. Puis la mise en contact est réalisée sous vide, de sorte à limiter le vieillissement des pistes par oxydation du Cu, elle est suivie de l'application d'un traitement thermique réalisé à 200°C pendant 1 heure environ (figure 10) qui n'engendre pas la fusion du cuivre de sorte à éviter toute brasure. Les cadres ou masques temporaires formant les première et deuxième pistes d'isolation 11, 11' sont retirées avant la mise en contact et le vide maintient l'isolation entre les contacts arrière et avant.
Puis, l'étape h) du retrait du substrat support 1 est réalisée par la technique communément appelée 'laser lift off comprenant l'irradiation laser de la couche sacrificielle 15 à travers le substrat mécanique 13 transparent à la longueur d'onde utilisée. Le substrat mécanique 13 de saphir peut être ainsi recyclé.
Le dépôt des plots métalliques 12 et la formation des motifs dopés sont ensuite réalisés selon la même méthode que celle précédemment décrite.
Selon une variante de réalisation non illustrée, les couches de collage conductrices 5, 5' sont formées par le dépôt, sur une seule des surfaces à connecter, d'un polymère conducteur, puis après mise en contact, le collage est recuit par un traitement thermique appliqué entre 100 et 400°C.
Selon encore une autre variante de réalisation non illustrée, les couches de collage conductrices 5, 5' sont formées par le dépôt sur les surfaces à connecter d'une couche mince de cuivre, inférieure à 2 micromètres par exemple, après planarisation des pistes métalliques 6,6'. La mise en contact des surfaces à connecter est suivie d'un traitement thermique sous la forme d'une rampe de température depuis la température ambiante jusqu'à environ 300°C, associée à l'application d'une pression à environ 30kN.
Ainsi, la présente invention propose un procédé de fabrication de structures 100 pour cellules photovoltaïque à multi-jonctions 2 par un collage conducteur amélioré par comparaison avec un collage par brasure permettant d'éviter l'endommagement des couches actives transférées. De plus, ce procédé permet de retirer le substrat support 1 initial encombrant et de limiter l'ombrage en face avant de la cellule par la collecte des porteurs de la face avant et de la face arrière sur la face arrière des multi-jonctions 2.
Il va de soi que l'invention n'est pas limitée aux modes de réalisation décrits ci-dessus à titre d'exemples mais qu'elle comprend tous les équivalents techniques et les variantes des moyens décrits ainsi que leurs combinaisons.

Claims

REVENDICATIONS
1. Procédé de fabrication de structures (100) pour cellule photovoltaïque à multi-jonctions comprenant successivement les étapes de :
a) Fournir un empilement comprenant successivement :
un substrat support (1),
une structure de multi-jonctions (2) pour cellule photovoltaïque comportant une première couche dopée (7) comprenant un matériau semi-conducteur avec une concentration de dopant supérieure à 5E18 et délimitant une face avant des multi-jonctions orientée vers le substrat support (1), et une deuxième couche dopée (3) comprenant un matériau semi-conducteur avec une concentration de dopant supérieur à 5E18 et délimitant une face arrière des multi- jonctions, la face arrière étant opposée à la face avant, et une couche métallique arrière (4) s'étendant sur la deuxième couche dopée (3),
b) Graver l'empilement de sorte à former une pluralité de vias s'étendant depuis la couche métallique arrière (4) jusqu'à au moins la première couche dopée (7) en la traversant,
c) Former une couche électriquement isolante (9) sur les flancs et le fond de la pluralité des vias et partiellement sur la couche métallique arrière (4) de sorte à conserver une portion de la couche métallique arrière (4) exposée,
d) Former une couche métallique avant (8) sur la couche électriquement isolante (9) en couvrant les flancs et le fond de la pluralité des vias, e) Fournir un substrat récepteur (200) sur lequel sont disposées une première piste métallique (6) et une deuxième piste métallique (6') électriquement isolée de la première piste métallique (6), f) Connecter électriquement la couche métallique avant (8) à la première piste métallique (6) par l'intermédiaire d'une première couche de collage conductrice (5),
g) Connecter électriquement la portion exposée de la couche métallique arrière (4) à la deuxième piste métallique (6') par l'intermédiaire d'une deuxième couche de collage conductrice (5'), la première couche de collage conductrice (5) étant électriquement isolée de la deuxième couche de collage conductrice (5'),
h) Retirer le substrat support (1),
i) Former des plots métalliques (12) à l'aplomb des vias et dans la continuité de la couche métallique avant (8) de sorte à recouvrir partiellement la première couche dopée (7), et
j) Retirer des portions exposées de la première couche dopée (7) de sorte à former des motifs dopés recouverts par les plots métalliques (12) formés à l'étape i).
2. Procédé selon la revendication 1, dans lequel les connexions électriques de l'étape f) sont obtenues par collage conducteur des surfaces à connecter de la couche métallique avant (8) et de la première piste métallique (6), le collage conducteur comprenant au moins le dépôt d'une première couche de collage conductrice (5) sur au moins l'une des surfaces à connecter, suivi de la mise en contact desdites surfaces à connecter et de l'application d'un traitement thermique.
3. Procédé selon l'une des revendications 1 à 2, dans lequel les connexions électriques de l'étape g) sont obtenues par collage conducteur des surfaces à connecter de la portion exposée de la couche métallique arrière (4) et de la deuxième piste métallique (6'), le collage conducteur comprenant au moins le dépôt d'une deuxième couche de collage conductrice (5') sur au moins l'une des surfaces à connecter, suivi de la mise en contact desdites surfaces et de l'application d'un traitement thermique.
4. Procédé selon l'une des revendications 1 à 3, dans lequel les connexions électriques de l'étape f) et les connexions électriques de l'étape g) sont dépourvues de brasure.
5. Procédé selon l'une des revendications 1 à 4, dans lequel la première couche de collage conductrice (5) et la deuxième couche de collage conductrice (5') sont formées d'un matériau conducteur choisi parmi le Cu, l'Au, leur combinaison et les polymères conducteurs, tels que les résines époxy chargées, par exemple en Ag.
6. Procédé selon l'une des revendications 1 à 5, dans lequel la première couche de collage conductrice (5) et la deuxième couche de collage conductrice (5') sont constituées d'un polymère conducteur et déposées respectivement sur l'une des surfaces à connecter avec une épaisseur supérieure à deux micromètres et dans lequel le traitement thermique de consolidation du collage est effectué dans une plage de température comprise entre 100 et 400°C.
7. Procédé selon l'une des revendications 1 à 5, dans lequel la première couche de collage conductrice (5) et la deuxième couche de collage conductrice (5') sont constituées de cuivre et déposées avec une épaisseur supérieure à deux micromètres sur les surfaces à connecter, puis polies jusqu'à atteindre une rugosité de surface inférieure à 0,3 nm RMS, et dans lequel le traitement thermique de consolidation du collage est effectué dans une plage de température comprise entre 200 et 400°C.
8. Procédé selon l'une des revendications 1 à 5, dans lequel la première couche de collage conductrice (5) et la deuxième couche de collage conductrice (5') sont constituées de cuivre et déposées sur les surfaces à connecter avec une épaisseur inférieure à deux micromètres et dans lequel le traitement thermique de consolidation du collage est effectué par une montée en température allant de la température ambiante à environ 300°C, associée à l'application d'une pression jusqu'à environ 30kN.
9. Procédé selon l'une des revendications 1 à 5, dans lequel la première couche de collage conductrice (5) et la deuxième couche de collage conductrice (5') sont constituées d'Au et déposées sur les surfaces à connecter avec une épaisseur inférieure à un micromètre et dans lequel le traitement thermique de consolidation du collage est effectué par une montée en température allant de la température ambiante à environ 300°C, associée à l'application d'une pression jusqu'à environ 30kN.
10. Procédé selon l'une des revendications 1 à 9, dans lequel l'étape c) est réalisée par une étape cl) de dépôt d'une couche électriquement isolante (9) sur la totalité de la couche métallique arrière (4), les flancs et le fond de la pluralité des vias et une étape c2) de retrait localisé de la couche électriquement isolante (9) de sorte à exposer une portion de la couche métallique arrière (4), et dans lequel l'étape d) est réalisée par un étape dl) de dépôt d'une couche métallique avant (8) sur la totalité de la couche électriquement isolante (9), et une étape d2) de retrait localisé de la couche métallique avant (8) pour exposer une partie de la couche électriquement isolante (9).
11. Procédé selon l'une des revendications 1 à 10, dans lequel la première piste métallique (6) et la deuxième piste métallique (6') sont électriquement isolées par une première piste d'isolation (11) définie sur le substrat récepteur (200) et dans lequel la première couche de collage conductrice (5) et la deuxième de couche de collage conductrice (5') sont électriquement isolées par une deuxième piste d'isolation (1 ) définie sur l'empilement.
12. Procédé selon l'une des revendications 1 à 11, dans lequel l'empilement comprend une couche d'arrêt de gravure disposée entre le substrat support (1) et les multi-jonctions (2) et dans lequel l'étape h) de retrait du substrat support (1) comprend une étape de rodage du substrat support (1) et de la couche d'arrêt de gravure (10) ou une étape de gravure chimique sélective du substrat support (1).
13. Procédé selon l'une des revendications 1 à 11, dans lequel le substrat support (1) est un substrat composite comprenant une couche sacrificielle (15) disposée entre une couche germe (14) et un substrat mécanique (13), tel qu'un substrat composite comprenant une couche germe (14) de GaAs reportée sur un substrat de saphir entre lesquels une couche sacrificielle (15) de SiNx est disposée, et dans lequel l'étape h) comprend le retrait du substrat mécanique (13) par irradiation à la longueur d'onde d'absorption de la couche sacrificielle (15) à travers le substrat mécanique (13) transparent à ladite longueur d'onde.
14. Structure (100) pour cellule photovoltaïque à multi-jonctions comprenant :
des multi-jonctions (2) pour cellule photovoltaïque comportant une première couche dopée (7), formée par des motifs dopés, délimitant une face avant des multi-jonctions (2), et une deuxième couche dopée (3) délimitant une face arrière des multi-jonctions (2), la face arrière étant opposée à la face avant, une couche métallique arrière (4) s'étendant sur la deuxième couche dopée (3),
une pluralité de vias s'étendant dans les multi-jonctions (2), une couche électriquement isolante (9) sur les flancs de la pluralité des vias et partiellement sur la couche métallique arrière (4) et, une couche métallique avant (8) sur au moins une partie de la couche électriquement isolante (9) couvrant les flancs des vias des plots métalliques (12) disposés à l'aplomb des vias, dans la continuité de la couche métallique avant (8) couvrant les motifs dopés,
un substrat récepteur (200) sur lequel sont disposées une première piste métallique (6) et une deuxième piste métallique (6') électriquement isolée de la première piste métallique (6), et la couche métallique avant (8) étant électriquement connectée à la première piste métallique (6) par l'intermédiaire d'une première couche de collage conductrice (5), et la portion exposée de la couche métallique arrière (4) étant électriquement connectée à la deuxième piste métallique (6') par l'intermédiaire d'une deuxième couche de collage conductrice (5'), électriquement isolée de la première couche de collage conductrice (5).
15. Structure (100) selon la revendication 14, dans laquelle la connexion électrique entre la couche métallique avant (8) et la première piste métallique (6) est dépourvue de brasure, et dans laquelle la connexion électrique entre la portion exposée de la couche métallique arrière (4) et la deuxième piste métallique (6') est dépourvue de brasure.
16. Structure (100) selon l'une des revendication 14 ou 15, dans laquelle la première piste métallique (6) et la deuxième piste métallique (6') sont isolées par une première piste d'isolation (11) définie sur le substrat récepteur (200) et dans lequel la première couche de collage conductrice (5) est isolée de la deuxième de couche de collage conductrice (5') par une deuxième piste d'isolation (1 ) définie sur les multi-jonctions (2) et alignée à la première piste d'isolation (11).
17. Structure (100) selon l'une des revendications 14 à 16, dans laquelle la première couche de collage conductrice (5) et la deuxième de couche de collage conductrice (5') sont formées d'un métal, tel que le cuivre ou l'or, ou d'un polymère conducteur tel qu'une résine époxy chargée par des éléments métalliques.
EP16770757.9A 2015-09-23 2016-09-23 Procédé de fabrication de structures pour cellule photovoltaïque Withdrawn EP3353815A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1558975A FR3041475B1 (fr) 2015-09-23 2015-09-23 Procede de fabrication de structures pour cellule photovoltaique
PCT/EP2016/072759 WO2017051004A1 (fr) 2015-09-23 2016-09-23 Procédé de fabrication de structures pour cellule photovoltaïque

Publications (1)

Publication Number Publication Date
EP3353815A1 true EP3353815A1 (fr) 2018-08-01

Family

ID=54608816

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16770757.9A Withdrawn EP3353815A1 (fr) 2015-09-23 2016-09-23 Procédé de fabrication de structures pour cellule photovoltaïque

Country Status (3)

Country Link
EP (1) EP3353815A1 (fr)
FR (1) FR3041475B1 (fr)
WO (1) WO2017051004A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019143776A1 (fr) * 2018-01-19 2019-07-25 Solar Junction Corporation Cellule solaire pour montage en surface comportant des couches de passivation à faible contrainte
CN112086536B (zh) * 2020-09-18 2022-04-15 隆基绿能科技股份有限公司 一种叠层太阳能电池
DE102020126116A1 (de) * 2020-10-06 2022-04-07 Albert-Ludwigs-Universität Freiburg, Körperschaft des öffentlichen Rechts Mehrfachsolarzelle und Verwendung einer Mehrfachsolarzelle
DE102020131743A1 (de) * 2020-11-30 2022-06-02 Heliatek Gmbh Photovoltaisches Element mit mindestens einer photovoltaischen Zelle und mit einer Rückseitenbarriere

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080185038A1 (en) * 2007-02-02 2008-08-07 Emcore Corporation Inverted metamorphic solar cell with via for backside contacts
DE102009002823A1 (de) * 2009-05-05 2010-11-18 Komax Holding Ag Solarzelle, diese Solarzelle umfassendes Solarmodul sowie Verfahren zu deren Herstellung und zur Herstellung einer Kontaktfolie
TW201349529A (zh) * 2012-03-30 2013-12-01 Toppan Printing Co Ltd 背接觸型太陽能電池模組
US20140034127A1 (en) * 2012-07-31 2014-02-06 Semprius, Inc. Surface-mountable lens cradles and interconnection structures for concentrator-type photovoltaic devices
US20140048128A1 (en) * 2012-08-16 2014-02-20 Semprius, Inc. Surface mountable solar receiver with integrated through substrate interconnect and optical element cradle

Also Published As

Publication number Publication date
FR3041475A1 (fr) 2017-03-24
WO2017051004A1 (fr) 2017-03-30
FR3041475B1 (fr) 2018-03-02

Similar Documents

Publication Publication Date Title
EP3667728B1 (fr) Procédé de réalisation d'un dispositif à diodes photo-émettrices et/ou photo-réceptrices et avec une grille de collimation auto-alignée
EP1839341B1 (fr) Dispositif semi-conducteur a heterojonctions et a structure inter-digitee
FR2992473A1 (fr) Procede de fabrication de structures de led ou de cellules solaires
FR2690279A1 (fr) Composant photovoltaïque multispectral.
EP2869342B1 (fr) Procédé de fabrication d'un dispositif comprenant un circuit intégré et des cellules photovoltaïques et dispositif
EP3353815A1 (fr) Procédé de fabrication de structures pour cellule photovoltaïque
FR2960346B1 (fr) Procede de fabrication d'une batterie en couche mince et batterie ainsi realisee
EP3042398B1 (fr) Module photovoltaïque semi-transparent et procédé d'obtention correspondant
EP2840589B1 (fr) Procédé améliore de séparation entre une zone activé d'un substrat et sa face arrière ou une portion de sa face arrière
EP2783415B1 (fr) Procede de fabrication d'une batterie tout solide
EP3118920A1 (fr) Batterie en couches minces autosupportée et procédé de fabrication d'une telle batterie
EP1774588A1 (fr) Assemblage par adhesion moleculaire de deux substrats
WO2014154993A1 (fr) Procédé de fabrication d'une structure à multijonctions pour cellule photovoltaïque
EP3977520B1 (fr) Procede de recyclage de l'argent present sur une cellule photovoltaïque
WO2003079438A1 (fr) Dispositif photovoltaique multi-jonctions a cellules independantes sans effet d'ombrage et procede de realisation d'un tel dispositif
EP4020604B1 (fr) Procédé de réalisation d'un dispositif optoélectronique comprenant des micro-diodes électroluminescentes à base de nitrures du groupe iii
EP3903341B1 (fr) Procede de fabrication d'un substrat pour un capteur d'image de type face avant
FR3047350A1 (fr)
WO2014029836A2 (fr) Procede de realisation de contacts electriques d'un dispositif semi-conducteur
EP3316319A1 (fr) Cellules photovoltaïques a contacts arriere et leur procede de fabrication
WO2016132062A1 (fr) Structure pour dispositifs photovoltaïques à bande intermédiaire
FR3039707A1 (fr) Procede de fabrication de dispositifs hybrides
FR3023062A1 (fr) Cellule photovoltaique a heterojonction de silicium et procede de fabrication d'une telle cellule
FR3043254A1 (fr) Procede de realisation d'un dispositif electronique

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20180328

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
RIC1 Information provided on ipc code assigned before grant

Ipc: H01L 31/0687 20120101AFI20190130BHEP

Ipc: H01L 31/0224 20060101ALI20190130BHEP

17Q First examination report despatched

Effective date: 20190424

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20190905