FR2992473A1 - Procede de fabrication de structures de led ou de cellules solaires - Google Patents

Procede de fabrication de structures de led ou de cellules solaires Download PDF

Info

Publication number
FR2992473A1
FR2992473A1 FR1257617A FR1257617A FR2992473A1 FR 2992473 A1 FR2992473 A1 FR 2992473A1 FR 1257617 A FR1257617 A FR 1257617A FR 1257617 A FR1257617 A FR 1257617A FR 2992473 A1 FR2992473 A1 FR 2992473A1
Authority
FR
France
Prior art keywords
manufacturing
layer
bonding
substrate
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1257617A
Other languages
English (en)
Other versions
FR2992473B1 (fr
Inventor
Pascal Guenard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR1255931A external-priority patent/FR2992465B1/fr
Priority to FR1255934A priority Critical patent/FR2992466A1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1257617A priority patent/FR2992473B1/fr
Priority to JP2015517701A priority patent/JP6269664B2/ja
Priority to KR1020147036038A priority patent/KR102087754B1/ko
Priority to PCT/EP2013/062423 priority patent/WO2013189857A1/fr
Priority to CN201380032574.0A priority patent/CN104396030B/zh
Priority to US14/405,632 priority patent/US9478707B2/en
Priority to EP13728426.1A priority patent/EP2865019B1/fr
Priority to TW102122243A priority patent/TWI493761B/zh
Publication of FR2992473A1 publication Critical patent/FR2992473A1/fr
Publication of FR2992473B1 publication Critical patent/FR2992473B1/fr
Application granted granted Critical
Priority to US15/332,412 priority patent/US9865786B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/042—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/142—Energy conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03044—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds comprising a nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H01L31/03048—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP comprising a nitride compounds, e.g. InGaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/0543—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means comprising light concentrating means of the refractive type, e.g. lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/055—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means where light is absorbed and re-emitted at a different wavelength by the optical element directly associated or integrated with the PV cell, e.g. by using luminescent material, fluorescent concentrators or up-conversion arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/056—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means the light-reflecting means being of the back surface reflector [BSR] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H01L31/1848—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P comprising nitride compounds, e.g. InGaN, InGaAlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)

Abstract

L'invention concerne un procédé de fabrication comprenant la formation sur un premier substrat (10) de structures élémentaires de type LED ou photovoltaïque comprenant chacune au moins une couche de type p (20), une zone active (18) et une couche de type n (12), la formation d'une première couche métallique (42) plane sur les structures élémentaires, la fourniture d'un substrat de transfert (50) comprenant une deuxième couche métallique (46) plane, l'assemblage des structures élémentaires au substrat de transfert (50) par collage des première et deuxième couches métalliques (42, 46), le collage étant réalisé par adhésion moléculaire à température ambiante ou par compression à une température inférieure à 100°C, et le retrait du premier substrat (10).

Description

Domaine technique et art antérieur La présente invention concerne la fabrication de diodes électroluminescentes (ou LEDs) et celles de cellules solaires (ou cellules photovoltaïques). Les LEDs sont en général fabriquées à partir de structures 10 élémentaires correspondant à un empilement de couches comprenant au moins une couche ou région de type n, une couche ou région de type p et une couche active disposée entre les couches de type n et p. Les cellules solaires sont quant à elles fabriquées à partir de structures élémentaires comprenant au moins une jonction PN (jonction 15 d'une couche de type p et d'une couche de type n). Ces structures élémentaires peuvent comprendre une pluralité de jonctions PN. Comme bien connu de l'homme du métier, une jonction PN comporte une zone active correspondant à la zone de charge d'espace (ZCE) située au voisinage de la jonction. 20 Les structures élémentaires évoquées ci-dessus peuvent être formées à partir d'un même substrat de croissance sur lequel on forme par croissance épitaxiale un empilement des couches nécessaires, des portions de cet empilement étant ensuite découpées dans le substrat pour isoler les structure élémentaire de type LED ou photovoltaïque. 25 Cependant, les autres opérations de fabrication des LEDs ou des cellules solaires, comme le câblage par la formation de plots de contact n et p ou le démontage/retrait du support de croissance notamment nécessaire pour réaliser les traitements ultérieurs, sont réalisées totalement ou en partie au niveau de chaque structure élémentaire 30 individuellement, c'est-à-dire que les structures élémentaires sont séparées les unes des autres et que l'on traite ensuite une structure à la fois. Il en est de même pour les opérations de montage de LEDs ou de cellules solaires sur un support mécanique ou les opérations de dépôt de 35 matériau de conversion lumineuse (« phosphore ») qui sont réalisées individuellement pour chaque dispositif.
La figure 1A représente schématiquement une structure élémentaire de LED 3 obtenue après découpe d'un substrat de croissance (en saphir par exemple) comportant une pluralité de structures de LED identiques. La structure élémentaire de LED 3 est constituée d'un empilement d'une couche 4 de type n, d'une couche active 5 et d'une couche 6 de type p. Cette structure élémentaire de LED 3 est formée sur un substrat de croissance 2 et présente en outre, sur la surface supérieure de la couche 6 de type p, une couche réflectrice (miroir) 7, l'ensemble formant ainsi une structure multicouche 1.
De façon connue, la structure multicouche 1 est ensuite assemblée au niveau de la face exposée de la couche miroir 7 avec un substrat de report final 8 (figure 1B). Traditionnellement, il est d'usage de réaliser cet assemblage par collage de type thermo-compression, ce collage requérant l'application d'une certaine pression et d'une température particulièrement élevée (supérieure à 300°C) afin de garantir la robustesse de l'assemblage. Ce collage peut se faire par exemple à l'aide d'un alliage or-étain permettant la soudure entre les deux surfaces à coller. Une fois l'assemblage effectué, le substrat de croissance 2 (faisant 20 office de substrat provisoire) est retiré du reste de la structure multicouche 1, le mode opératoire d'un tel retrait étant bien connu de l'homme du métier (figure 1C). La déposante a cependant observé plusieurs inconvénients majeurs liés à la technique de collage par thermo-compression. 25 La montée en température lors du collage par thernno-compression entraîne une dilatation thermique importante aussi bien du substrat de croissance 2 que du substrat final 8, cette dilatation étant fonction du coefficient de dilatation thermique (CTE) respectif de ces substrats. Pour obtenir des résultats de collage satisfaisants, il est donc nécessaire de 30 choisir le type des substrats 2 et 8 afin que ces derniers soient compatibles en termes de CTE avec la structure de LED 3. Une incompatibilité de CTE (« CTE mismatch » en anglais) trop forte est susceptible d'entraîner des cassures et, par conséquent, de réduire le rendement de fabrication des structures en question. 35 La température élevée lors du collage engendre en outre des déformations du substrat de croissance (« bow » et « warp »). Ce phénomène de déformation est particulièrement amplifié lorsque le substrat de croissance de la structure à coller est de taille importante (de 150 ou 200 mm par exemple). Il est alors nécessaire d'appliquer une pression plus importante lors de l'assemblage afin de limiter ces déformations. La pratique actuelle tend par conséquent à coller individuellement chaque structure LED sur le substrat final afin de minimiser les contraintes mécaniques lors du collage par thermocompression. Ces contraintes de compatibilité en termes de CTE limitent considérablement le choix des matériaux pouvant former les substrats 2 et 8. Le choix peut porter par exemple sur le Germanium qui présente toutefois l'inconvénient d'être couteux et relativement peu disponible sur le marché des matériaux. Il existe donc un besoin pour une technique de fabrication des structures de LED ou des cellules solaires qui est efficace et permet notamment de s'affranchir des contraintes et inconvénients mentionnés ci-dessus. Objet et résumé de l'invention La présente invention porte sur un procédé de fabrication comprenant : a) la formation sur un premier substrat d'une pluralité de structures élémentaires de type LED ou photovoltaïque comprenant chacune au moins une couche de type p, une zone active et une couche de type n ; b) la formation d'une première couche métallique plane sur les structures élémentaires ; c) la fourniture d'un substrat dit de transfert comprenant sur l'une de ses faces une deuxième couche métallique plane ; d) l'assemblage des structures élémentaires au substrat de transfert par collage des première et deuxième couches métalliques, le collage étant réalisé par adhésion moléculaire à température ambiante ou par compression à une température inférieure à 100°C; et e) le retrait du premier substrat.
Le procédé de fabrication de l'invention permet avantageusement de s'affranchir des contraintes mécaniques résultant des conditions de pression et de température requises pour un collage classique par thermocompression (comme indiqué précédemment). Le choix du matériau à utiliser pour former le premier substrat (substrat support) et le substrat de transfert est ainsi considérablement élargi puisqu'une compatibilité stricte de CTE avec la structure élémentaire n'est plus requise. Il devient donc possible de choisir par exemple un matériau quelconque pour former le substrat support : il peut s'agir par exemple 10 d'un substrat en silicium (largement disponible et relativement économique en grands volumes) ou métallique (molybdène...). Dans un mode de réalisation particulier, les structures élémentaires sont espacées les unes des autres sur le premier substrat par des tranchées. 15 Le procédé de fabrication peut comprendre en outre, entre les étapes a) et b), le dépôt d'un matériau isolant dans les tranchées présentes entre les structures élémentaires. Chacune des structures élémentaires peut être formée sur un îlot de matériau relaxé ou partiellement relaxé, ce matériau étant par exemple 20 en InGaN. Selon un second mode de réalisation, le procédé comprend en outre, avant l'étape b), la formation d'un plot de contact électrique de type p ou n sur la face exposée de chacune desdites structures élémentaires. 25 Le procédé permet ainsi de former des plots de contact électrique de façon collective sur l'ensemble des structures élémentaires présentes sur le substrat support. La formation collective apporte une amélioration considérable du rendement de fabrication des dispositifs. Après que les dispositifs de LEDs ou de cellules solaires ont été 30 fabriqués et séparés les uns des autres, ces plots permettent d'assurer la connexion électrique entre les structures élémentaires et le substrat de transfert. Selon une troisième mode de réalisation, les étapes b) et c) comprennent chacune une sous-étape de polissage respective des 35 première et deuxième couches métalliques de façon à obtenir des rugosités en surface inférieures ou égales à 1 nm RMS, l'étape d) étant réalisée par collage par adhésion moléculaire à température ambiante. L'obtention au préalable d'un tel état de surface permet de réaliser par la suite le collage par adhésion moléculaire dans de bonnes conditions.
Le procédé peut comprendre en outre, entre les étapes d) et e), une étape de recuit à une température inférieure ou égale à 100°C. Ce recuit permet d'améliorer sensiblement la qualité du collage par adhésion moléculaire. Selon un autre mode de réalisation de l'invention, les étapes b) et c) comprennent chacune une sous-étape de polissage desdites première et deuxième couches métalliques de façon à obtenir des rugosités en surface inférieures ou égales à 5 nm RMS, l'étape d) étant réalisée par collage par compression à une température inférieure ou égale à 100°C. Comme expliqué plus en détail ultérieurement, la deuxième couche 15 métallique peut alternativement présenter une rugosité en surface inférieure ou égale à 5 nm RMS sans qu'une étape de polissage soit nécessaire. Par ailleurs, les première et deuxième couches métalliques peuvent être réalisées dans un matériau choisi dans le groupe comportant Cu, Al, 20 Ti et W. Ces deux couches métalliques peuvent être de même composition ou de composition différente. Dans une première variante, les structures élémentaires formées à l'étape a) sont des structures photovoltaïques comportant chacune au moins une jonction PN. 25 Dans une deuxième variante, les structures élémentaires formées à l'étape a) sont des structures de LED dans lesquelles ladite zone active est une couche électroluminescente. Selon un mode de réalisation particulier, le procédé comprend également, après l'étape e), une étape de découpe du substrat de 30 transfert afin de séparer les structures élémentaires. Brève description des figures D'autres caractéristiques et avantages de la présente invention ressortiront de la description faite ci-dessous, en référence aux dessins 35 annexés qui en illustrent un exemple de réalisation dépourvu de tout caractère limitatif. Sur les figures : 2 9924 7 3 6 les figures 1A à 1C sont des vues schématiques en coupe montrant les principales étapes d'un procédé connu de fabrication d'un dispositif de LED ; les figures 2A à 21 sont des vues schématiques en coupe montrant 5 la fabrication de dispositifs de LED conformément à un premier mode de réalisation de l'invention ; la figure 3 est un organigramme des principales étapes mises en oeuvre dans le premier mode décrit en figures 2A à 21; les figures 4A à 41 sont des vues schématiques en perspective et en 10 coupe montrant la fabrication de dispositifs de LED conformément à un deuxième mode de réalisation de l'invention ; et la figure 5 est un organigramme des principales étapes mises en oeuvre dans le deuxième mode de réalisation décrit en figures 4A à 41.
Exposé détaillé de modes de réalisation de l'invention La présente invention s'applique à la fabrication de structures élémentaires de type LED ou photovoltaïque (i.e. cellules solaires) comprenant chacune au moins une couche de type p, une zone active et 20 une couche de type n. On notera que les exemples de mise en oeuvre de l'invention décrits ci-après concernent la fabrication de dispositifs de LED. On comprendra toutefois que l'invention s'applique de façon identique à la fabrication de cellules solaires, ces cellules comprenant chacune une structure 25 élémentaire de type photovoltaïque comportant au moins une jonction PN (chaque jonction PN comportant une zone active comme rappelé ci-avant). Un procédé de fabrication de dispositifs de LED conforme à un premier mode de réalisation de l'invention est à présent décrit en 30 référence aux figures 2A à 21 et 3. Dans une premier mode de réalisation, le procédé est mis en oeuvre à partir d'une plaque ou d'un substrat support 10. Le substrat support 10 est en saphir dans cet exemple, d'autres matériaux étant toutefois envisageables, tels que notamment le silicium, le carbure de silicium ou le 35 germanium.
Une couche 12 de type n (d'environ 1 ou 2 pm d'épaisseur), une couche active 14 (d'environ 10 nm) et une couche 16 de type p (environ entre 100 nm et 200 nm d'épaisseur) sont tout d'abord déposées successivement par épitaxie sur le substrat support 10 (respectivement 52, S4 et S6, figure 2A). La manière dont ces couches sont réalisées est connue de l'homme du métier et ne sera donc pas décrite plus en détail dans ce document. Les couches de type n et p peuvent être formées dans un ordre inverse et peuvent comprendre plusieurs sous-couches de différentes compositions, épaisseurs ou concentrations en dopant, incluant des sous- couches non intentionnellement dopées. La couche active 18 est une couche émettrice de lumière (couche électroluminescente) qui peut être formée d'une seule couche aussi bien épaisse que fine ou d'une pluralité de couches de puits quantiques émetteurs de lumière séparées les unes des autres par des couches de barrière. On réalise ensuite une étape de gravure (S8, figure 2B) pour aménager des tranchées 19 dans toute l'épaisseur de la couche 16 de type p (et éventuellement aussi dans une partie de l'épaisseur de la 20 couche active 18) de façon à former des îlots 20 de type p dans la couche 16. A ce stade, on dispose alors d'une structure 28 comprenant une pluralité de structures élémentaires de LED 25, chacune d'elle comprenant un îlot isolé 20 de type p, une couche active 28 et une couche 12 de type 25 n. On notera que la couche active 18 et la couche 12 de type n sont ici communes à toutes les structures élémentaires de LED 25. A titre d'exemple non limitatif, chaque îlot 20 de type p présente ici une forme carrée de 1 mm de côté. La forme et les dimensions de ces îlots 20 qui définissent la forme et au moins une partie des dimensions des 30 LEDs finales peuvent évidemment êtres différentes, les îlots 20 pouvant notamment présenter une forme circulaire. Une couche de matériau isolant 30, ici du Si02, est ensuite déposée par dépôt chimique en phase vapeur assisté par plasma (PECVD pour "Plasma Enhanced Chemical Vapor Deposition") de façon à recouvrir la 35 face exposée des structures élémentaires de LED 25 et des tranchées 19 (étape S10, figure 2C). Après dépôt, cette couche de matériau isolant 30 est aplanie par polissage mécano-chimique (CMP) ou par toute autre technique de polissage appropriée (gravure chimique...) (figure 2C). La couche 30 en Si02 peut être également formée par la technique bien connue dite « Spin On Glass » (SOG) qui consiste à déposer, sur le substrat en rotation sur une tournette, une composition visqueuse précurseur de SiO2. Avec cette technique de dépôt, la couche de SiO2 présente un état de surface satisfaisant qui ne nécessite pas d'étape de polissage post dépôt. La couche isolante 30 est ensuite ouverte, par exemple par gravure chimique sélective sèche ou humide, au-dessus de chaque îlot 20 de type p (étape S12, figure 2D). A l'issue de cette étape de gravure 512, les ouvertures 32 ainsi pratiquées sont délimitées par la partie résiduelle 34 de la couche isolante 30. A cet effet, on utilise un masque de gravure utilisant une couche de résine protectrice qui présente des ouvertures (zones dépourvues de résine) délimitant les zones à graver dans la structure. Des plots de contact p 36 sont ensuite formés dans les ouvertures 32 par dépôt dans ces dernières d'au moins un matériau conducteur (étape S14, figure 2E). Lors du dépôt du ou des matériaux des plots de contact 36, on conserve le masque utilisé pour la gravure des ouvertures 32. Une fois les plots de contact p 36 formés, on retire la résine protectrice du masque de gravure, ce qui permet d'éliminer en même temps le ou les matériaux constitutifs des plots de contact p 36 déposés en dehors des ouvertures 32.
Le procédé permet ainsi de former des plots de contact électrique de façon collective sur l'ensemble des structures élémentaires 25 présentes sur le substrat support. La formation collective apporte une amélioration considérable du rendement de fabrication des dispositifs. La couche formant les plots de contact p 138 peut notamment 30 comprendre : - un métal, tel que Ni, Pd ou Pt sur une épaisseur comprise entre 1 Â à 5 nm, afin d'obtenir une bonne résistivité et une bonne ohmicité, - un réflecteur, par exemple sous forme d'une couche en Ag d'environ 100 nm d'épaisseur, afin de renvoyer vers la face émettrice les 35 photons partant vers la face opposée (c'est-à-dire ceux se dirigeant vers la couche de type p lorsque la structure est transférée sur le substrat final, la face émettrice se trouvant alors du côté de la couche 12 de type n), et - une barrière de diffusion, par exemple sous forme d'une couche de WN ou TiN d'épaisseur comprise entre 20 et 50 nm.
A ce stade du procédé de fabrication, on dispose d'une structure 38 qui se présente sous la forme d'une plaque avec une pluralité de structures élémentaires 25 chacune munie d'un plot de contact p 36. Il est ensuite procédé, sur l'ensemble de la face supérieure 38a de la structure 38, à la formation d'une couche de métal 40 de façon à recouvrir les structures élémentaires 25 ainsi que les parties isolantes 34 (étape S16, figure 2F). La couche métallique 40 est réalisée par exemple par dépôt chimique en phase vapeur assisté par plasma (PECVD) ou par toute autre technique connue de l'homme du métier adaptée à la formation de couches minces (technique SOG...). Le dépôt métallique peut par exemple être réalisé intégralement par dépôt PVD (dans le cas d'une couche métallique 40 en aluminium par exemple) ou dépôt CVD, suivi éventuellement par une phase d'électrodéposition. La technique de dépôt utilisée dépend du ou des métaux constituant la couche 40. Comme représenté en figure 2F, la couche métallique 40 ainsi déposée épouse dans une certaine mesure la forme de la topographie sous-jacente, en particulier les reliefs formés par les parties isolantes 34 par rapport aux plots de contact p 36. Dans cet exemple, les parties isolantes 34 forment des « marches » de l'ordre de 1 pm de hauteur par rapport aux îlots p 20 adjacents. L'épaisseur de la couche métallique 40 est choisie de façon à pouvoir ensuite être aplanie de manière adéquate lors de l'étape S18 à venir (cf. ci-après). Dans cet exemple, l'épaisseur de la couche métallique est de l'ordre de 3 pm. A noter que la couche métallique 40 peut comprendre une pluralité de sous-couches conductrices ou être constituée d'une unique couche de matériau conducteur. La couche métallique 40 peut comprendre, par exemple, au moins une sous-couche constituée de l'un des matériaux conducteurs suivants (ou d'une combinaison d'au moins deux d'autres eux) : Cuivre, Aluminium, Titane et Tungstène. Alternativement, la couche métallique 40 n'est constituée que d'une couche formée par exemple de l'un des matériaux énoncés ci-dessus. 2 992 4 73 10 La couche métallique 40 est ensuite préparée par polissage mécano-chimique (CMP) afin que la face supérieure 42a de la couche métallique résiduelle 42 offre une planéité suffisante pour permettre un collage ultérieur (étape S18, figure 2G). Ce polissage permet par 5 exemple d'obtenir une rugosité en surface 42a inférieure ou égale à 1 nm RMS, et de préférence inférieure ou égale à 0.5 nm RMS (à noter que les valeurs de rugosité en RMS données dans ce document correspondent à une surface de 1pm x lpm). Comme indiqué par la suite, l'état de rugosité requis dépend en particulier de la technique de collage qui sera utilisée 10 lors de l'étape de collage 522 à venir (cf. ci-après). Dans cet exemple, le polissage S18 est suivi d'une étape de nettoyage de la face supérieure 42a de la couche métallique 42 afin d'éliminer les particules résultant du polissage S18 (étape S20, figure 2G). 15 Le nettoyage S20 doit être réalisé de façon à ne pas altérer l'état de rugosité de la surface exposée 42a préalablement obtenu à l'issue du polissage S18. Par ailleurs, cette étape de nettoyage S20 doit permettre d'éliminer un maximum de résidus pouvant résulter du polissage S18 sur la surface exposée 42a. 20 A ce stade du procédé, on obtient une structure 45 se présentant sous la forme d'une plaque avec une pluralité de structures élémentaires de LED 25 chacune munie d'un plot de contact p, ces structures 25 étant recouvertes d'une couche métallique 42 plane. L'état de rugosité requis pour la couche métallique 42 peut néanmoins varier quelque peu en 25 fonction de la technique de collage qui sera employée dans l'étape de collage 522 à venir (cf. ci-après). A noter qu'en variante, il est possible d'effectuer une première étape de polissage mécano-chimique (CMP) de la face exposée 38a de la structure 38 avant de procéder au dépôt S16 de la couche métallique 40. 30 Après ce dépôt métallique, un second polissage mécano-chimique est réalisé comme indiqué à l'étape S18 afin d'aplanir de manière suffisante la surface exposée de la couche métallique 40. Cette variante permet d'économiser sensiblement la quantité de métal à déposer pour former la couche métallique 40 (les reliefs sous-jacents à la couche métallique 40 35 étant supprimés lors de la première étape de polissage). Une telle économie est particulièrement avantageuse lorsque le métal utilisé présente un coût élevé (cas de l'or par exemple). En revanche, cette variante implique la réalisation d'une étape de polissage supplémentaire ce qui a également un impact en termes de coût et de productivité. Une fois l'étape de nettoyage S20 réalisée, on procède au collage d'un substrat de transfert (ou substrat receveur) 50 sur la face supérieure 42a de la structure 45, de façon à obtenir une nouvelle structure 52 (étape S22, figure 2H). Le substrat de transfert 50 peut être en matériau semi-conducteur (silicium par exemple) ou en métal (molybdène, tungstène...).
Dans cet exemple, le substrat de transfert 50 comporte, sur sa face de collage 50a, une couche métallique 46 qui est mise en contact avec la couche métallique 42 lors de l'étape de collage S22. Cette couche métallique 42 peut être constituée d'au moins un parmi les éléments suivants : Cu, Al, Ti et W.
On notera également que les couches métalliques 42 et 46 peuvent être de même composition ou de composition différente selon le cas. Selon une variante, le substrat de transfert 50 est constitué d'une unique plaque métallique (e.g. plaque en cuivre, tungstène...). Dans ce cas, c'est une face du corps du substrat de transfert 50 qui est mise directement en contact avec la couche métallique 42 lors du collage S22. De même que pour la surface 42a, La surface de collage 50a du substrat de transfert 50 est plane de façon à pouvoir réaliser le collage avec la structure 45 dans de bonnes conditions. Comme expliqué ci-dessous, le niveau de rugosité requis pour la surface de collage 50a peut néanmoins varier quelque peu selon la technique de collage employée lors de l'étape d'assemblage S22. Dans une première variante, l'assemblage de la structure 45 sur le substrat de transfert 50 est réalisé par collage des couches métalliques 42 et 46 par adhésion moléculaire à température ambiante (à une température comprise entre 20 et 30°C par exemple). Pour que le collage par adhésion moléculaire s'effectue dans de bonnes conditions, il est nécessaire que la rugosité des surfaces de collage 42a et 50a des couches métalliques 42 et 46 soit inférieure à 1 nm RMS, et de préférence inférieure ou égale à 0.5 nm RMS. L'étape de polissage S18 de la couche métallique 42 doit donc être configurée de façon à atteindre un tel niveau de rugosité. De plus, une étape de polissage (de type CMP par exemple) peut être réalisé sur la surface de collage 50a du substrat de transfert 50 avant collage avec la structure 45. Le niveau de rugosité requis peut toutefois être atteint sans qu'un tel polissage du substrat de transfert 50 soit nécessaire : cela peut être le cas par exemple lorsque la couche métallique 46 est une couche très fine (5 nm par exemple) ou que le substrat de transfert 50 est totalement métallique. Comme bien connu en soi, le principe du collage par adhésion moléculaire, appelé également collage direct, est basé sur la mise en contact direct de deux surfaces (ici les surfaces 42a et 50a), c'est-à-dire sans l'utilisation d'un matériau de collage spécifique (colle, cire, brasure, etc.). Une telle opération nécessite que les surfaces à coller soient suffisamment lisses, exemptes de particules ou de contamination, et qu'elles soient suffisamment rapprochées pour permettre d'initier un contact, typiquement à une distance inférieure à quelques nanomètres.
Dans ce cas, les forces attractives entre les deux surfaces sont assez élevées pour provoquer l'adhérence moléculaire (collage induit par l'ensemble des forces attractives (force de Van Der Waals) d'interaction électronique entre atomes ou molécules des deux surfaces à coller)). Le collage par adhésion moléculaire peut être initié par l'application d'un point de pression sur au moins une position de la structure 45 et/ou du substrat de transfert 50 (de préférence en périphérie de plaque). L'onde de collage entre ces deux plaques se propage alors à partir du point d'application de la pression. L'application d'une telle pression n'est toutefois pas obligatoire pour initier la propagation de l'onde de collage.
Après le collage par adhésion moléculaire, on peut réaliser un recuit à une température modérée (de préférence inférieure ou égale à 100°C) afin de renforcer le collage de la structure 45 sur le substrat de transfert 50. Selon une deuxième variante, le collage à l'étape S22 est réalisé par 30 compression à température ambiante. Cette technique permet d'obtenir le collage de la structure 45 sur le substrat de transfert 50 notamment lorsque les rugosités des surfaces 42a et/ou 50a sont plus importantes (typiquement entre 0.5 et 5 nnn RMS), et en particulier lorsque les surfaces 42a et 50a ne sont pas suffisamment planes pour permettre un 35 collage par adhésion moléculaire.
Selon une troisième variante, le collage à l'étape S22 est réalisé par compression à une température inférieure ou égale à 100°C. Cette montée en température modérée peut être réalisée afin de faciliter le collage de la structure 45 sur le substrat de transfert 50. La température appliquée lors du collage par compression est fonction des matériaux des substrats 10 et 50, et plus particulièrement, fonction des CTE propres à ces deux substrats. La température choisie doit en effet être telle que les risques de cassures dues à un écart de CTE (CTE mismatch) soit minime. Le substrat de transfert 50 doit de préférence permettre d'assurer un bon support mécanique des dispositifs de LED finaux ainsi que l'accès aux plots de contacts p 36. Dans cet exemple, le substrat de transfert 50 comprend du côté de sa face de collage 50a des plots de contact en cuivre (non représentés) isolés les uns des autres par des portions de matériau isolant, ces portions étant réalisées par exemple en SiN. Chacun de ces plots de contact est formé à un emplacement en alignement avec au moins la partie d'un plot contact p 36. L'accès aux plots de contact du substrat de transfert 50 situés au niveau de la face 50a est par exemple assuré par des connexions électroniques verticales (non représentées), encore appelées « vias », traversant l'épaisseur du substrat de transfert 50 jusqu'à sa face opposée 50b. Le substrat de transfert 50 peut être constitué notamment d'alumine ou d'AIN polycristallin bon conducteurs thermiques, ou encore de silicium. Une fois le substrat de transfert 50 et la structure 45 assemblés, le substrat support 10 est retiré, par exemple, par la technique bien connue du « laser lift-off », notamment dans le cas d'un substrat en saphir, ou par attaque chimique (étape S24, figure 21). Dans le cas d'un retrait par « laser lift-off » ou autre technique non destructive, le substrat support 101 peut être réutilisé.
On obtient, à ce stade du procédé, une structure 60 à partir de laquelle on peut découper des dispositifs de LED formés chacun d'une ou de plusieurs structures élémentaires 25 câblées et équipées d'un substrat muni au moins de connexions p. A noter que la face 60a de la structure à LEDs 60 peut être attaquée afin d'éliminer les éventuels résidus subsistants du substrat support 10 et être structurée pour en augmenter l'extraction de lumière (étape S26, figure 21). L'attaque peut être réalisée notamment par attaque au plasma réactif (chloré ou fluoré) ou par attaque chimique assistée par UV (PEC). Dans l'exemple décrit ici, il est ensuite possible de former en face 5 avant 60a des plots de contact n sur la couche 12 de type n. La formation de ces plots de contact n peut être réalisée de manière collective sur l'ensemble de la plaque avant l'étape de découpe (afin de câbler toutes les structures de LEDs en même temps) ou, alternativement, ces plots peuvent être réalisés indépendamment pour chaque dispositif de LED une 10 fois l'étape de découpe effectuée. Dans le cas de la formation de dispositifs de LED à lumière blanche, on peut aussi déposer sur la face 60a de la structure à LEDs 60 une couche de matériau luminophore apte à convertir la lumière émise par les dispositifs en lumière blanche, par exemple en appliquant une composition 15 liquide à base de phosphore sur la face 60a suivi d'un recuit pour évaporer le solvant de dispersion (de type Spin On Glass). En outre, les dispositifs de LED peuvent être munis de microstructures telles que des lentilles de Fresnel par exemple par nano ou micro-impression de microstructures sur la face 60a de la structure 60. 20 Une étape de découpe permet par ailleurs de séparer les structures de LEDs présentes dans la structure 60 à l'issue du procédé de fabrication. Le procédé de fabrication de l'invention permet avantageusement de s'affranchir des contraintes mécaniques résultant des conditions de pression et de température requises pour un collage par thermo- 25 compression (comme indiqué précédemment). Le choix du matériau à utiliser pour former le substrat support et le substrat de transfert est ainsi considérablement élargi puisqu'une compatibilité stricte de CTE avec la structure élémentaire de LED n'est plus requise. Il devient donc possible de choisir par exemple un matériau quelconque pour former le substrat 30 support : il peut s'agir par exemple d'un substrat en silicium (largement disponible et relativement économique en grands volumes) ou métallique (molybdène...). Les figures 4A à 41 et 5 représentent la fabrication de dispositifs de LED conformément à une deuxième mode de réalisation de l'invention.
Ce deuxième mode de réalisation est dans l'ensemble très similaire au premier mode de réalisation décrit ci-dessus en référence aux figures 2A-2I et 3. Ce deuxième mode de réalisation diffère du premier en ce que les structures élémentaires de LED (notées ici 125) sont formées sur un substrat composite de croissance 100, ce dernier comprenant un substrat support 110, une couche enterrée 102 et des îlots de croissance 104 (figures 2A et 2B). Le substrat support 101 est ici constitué de saphir. Le substrat 110 peut être également constitué d'un matériau semi-conducteur tel que notamment du silicium, du carbure de silicium ou du germanium. La couche enterrée 102 est une couche d'adaptation réalisée ici en Si02. Les îlots de croissance 104 sont obtenus à partir d'une couche de croissance en matériau relaxé, ici une couche en InGaN réalisée par exemple par croissance épitaxiale sur une couche de germe en GaN et transférée sur le substrat support 110 via la couche enterrée 102. Des tranchées 119 ont ici été ménagées dans la couche de croissance de manière à délimiter les îlots de croissance 104 en InGaN. Ces tranchées permettent également de réduire la surface d'InGaN à relaxer. La relaxation de la couche d'InGaN est réalisée préalablement au procédé de fabrication de l'invention, au moyen par exemple d'un recuit d'une couche faiblement visqueuse (e.g. Borophosphosilicate glass BPSG) disposée préalablement sous l'InGaN (non représenté). Les structures élémentaires de LED 125 sont formées en déposant successivement par épitaxie sur les îlots de croissance 104 une couche 112 de type n, une couche active 118 et une couche 120 de type p (étapes S102, 104 et 106 respectivement) suivant les mêmes conditions que lors des étapes respectives S2, S4 et S6 précédemment décrites dans le premier mode de réalisation.
Ce deuxième mode de réalisation diffère du premier décrit ci-avant en ce que les tranchées 119 sont aménagées de façon à séparer totalement les structures élémentaires 125 les unes des autres (i.e. la couche 112 de type n et la couche active 118 d'une structure élémentaire 125 ne sont pas communes aux autres structures élémentaires 125).
Les étapes suivantes S110, S112, S114, S116, S118, S120, S122, S124 et S126 sont réalisées suivant les mêmes conditions que les étapes 2 9924 73 16 S10, S12, S14, S16, S18, S20, S22, S24 et S26 précédemment décrites de sorte qu'elles ne seront pas décrites à nouveau par souci de simplicité. Les éléments 130, 132, 134, 136, 138, 140, 142, 145, 146, 150, 152, 160 notamment correspondent respectivement aux éléments 30, 32, 5 34, 36, 38, 40, 42, 45, 46, 50, 52 et 60 précédemment décrits et ont été réalisés suivant les mêmes conditions. Le deuxième mode de réalisation diffère également du premier mode décrit ci-avant en ce qu'il comprend, après le retrait S124 du substrat support 110, l'élimination S125 de la couche enterrée 102 puis 10 des îlots de croissance 104 par exemple par gravure chimique (figure 41). La couche enterrée 102 en Si02 permet ici de faciliter le démontage du substrat support 110. Une fois l'étape 5125 réalisée, il est possible d'éliminer les éventuels résidus du substrat support 110, de la couche enterrée 102 et 15 des îlots de croissance 104 de la même manière que dans l'étape d'élimination S25 du premier mode de réalisation. Les avantages décrits ci-dessus concernant le premier mode de réalisation s'appliquent également à ce deuxième mode de réalisation.

Claims (13)

  1. REVENDICATIONS1. Procédé de fabrication comprenant : a) la formation sur un premier substrat d'une pluralité de structures élémentaires de type LED ou photovoltaïque comprenant chacune au moins une couche de type p, une zone active et une couche de type n ; b) la formation d'une première couche métallique plane sur les structures élémentaires ; c) la fourniture d'un substrat dit de transfert comprenant sur l'une de ses faces une deuxième couche métallique plane ; d) l'assemblage des structures élémentaires au substrat de transfert par collage des première et deuxième couches métalliques, le collage étant réalisé par adhésion moléculaire à température ambiante ou par compression à une température inférieure à 100°C; et e) le retrait du premier substrat.
  2. 2. Procédé de fabrication selon la revendication 1, dans lequel lesdites structures élémentaires sont espacées les unes des autres sur le premier substrat par des tranchées.
  3. 3. Procédé de fabrication selon la revendication 2, le procédé de fabrication comprenant en outre entre les étapes a) et b) : le dépôt d'un matériau isolant dans les tranchées présentes entre les structures élémentaires.
  4. 4. Procédé de fabrication selon la revendication 2 ou 3, dans lequel chacune desdites structures élémentaires est formée sur un îlot de matériau relaxé ou partiellement relaxé.
  5. 5. Procédé de fabrication selon la revendication 4, dans lequel le matériau relaxé ou partiellement relaxé est en InGaN. 2 9924 73 18
  6. 6. Procédé de fabrication selon l'une quelconque des revendications 1 à 5, comprenant en outre, avant l'étape b), la formation d'un plot de contact électrique de type p ou n sur la face exposée de chacune desdites structures élémentaires. 5
  7. 7. Procédé de fabrication selon l'une quelconque des revendications 1 à 6, les étapes b) et c) comprenant chacune une sous-étape de polissage respective desdites première et deuxième couches métalliques de façon à obtenir des rugosités en surface inférieures ou égales à 1 nm 10 RMS, l'étape d) étant réalisée par collage par adhésion moléculaire à température ambiante.
  8. 8. Procédé de fabrication selon la revendication 7, comprenant en outre, entre les étapes d) et e), une étape de recuit à une température 15 inférieure ou égale à 100°C.
  9. 9. Procédé de fabrication selon l'une quelconque des revendications 1 à 6, les étapes b) et c) comprenant chacune une sous-étape de polissage desdites première et deuxième couches métalliques de façon à 20 obtenir des rugosités en surface inférieures ou égales à 5 nm RMS, l'étape d) étant réalisée par collage par compression à une température inférieure ou égale à 100°C.
  10. 10. Procédé de fabrication selon l'une quelconque des 25 revendications 1 à 9, dans lequel les première et deuxième couches métalliques sont réalisées dans un matériau choisi dans le groupe comportant Cu, Al, Ti et W.
  11. 11. Procédé de fabrication selon l'une quelconque des 30 revendications 1 à 10, dans lequel lesdites structures élémentaires formées à l'étape a) sont des structures photovoltaïques comportant chacune au moins une jonction PN.
  12. 12. Procédé de fabrication selon l'une quelconque des 35 revendications 1 à 10, dans lequel lesdites structures élémentairesformées à l'étape a) sont des structures de LED dans lesquelles ladite zone active est une couche électroluminescente.
  13. 13. Procédé de fabrication selon l'une quelconque des revendications 1 à 12, comprenant en outre, après l'étape e), une étape de découpe du substrat de transfert afin de séparer lesdites structures élémentaires.
FR1257617A 2012-06-22 2012-08-06 Procede de fabrication de structures de led ou de cellules solaires Active FR2992473B1 (fr)

Priority Applications (10)

Application Number Priority Date Filing Date Title
FR1255934A FR2992466A1 (fr) 2012-06-22 2012-06-22 Procede de realisation de contact pour led et structure resultante
FR1257617A FR2992473B1 (fr) 2012-06-22 2012-08-06 Procede de fabrication de structures de led ou de cellules solaires
US14/405,632 US9478707B2 (en) 2012-06-22 2013-06-14 Method of manufacturing structures of LEDs or solar cells
KR1020147036038A KR102087754B1 (ko) 2012-06-22 2013-06-14 Led들 또는 태양 전지들의 구조들을 제조하는 방법
PCT/EP2013/062423 WO2013189857A1 (fr) 2012-06-22 2013-06-14 Procédé de fabrication de structures de del de cellules solaires
CN201380032574.0A CN104396030B (zh) 2012-06-22 2013-06-14 制造led或太阳能电池的结构的方法
JP2015517701A JP6269664B2 (ja) 2012-06-22 2013-06-14 Ｌｅｄ又は太陽電池セルの構造を製造する方法
EP13728426.1A EP2865019B1 (fr) 2012-06-22 2013-06-14 Procédé de fabrication de structures de del ou de cellules solaires
TW102122243A TWI493761B (zh) 2012-06-22 2013-06-21 製造ＬＥＤｓ或太陽能電池結構之方法
US15/332,412 US9865786B2 (en) 2012-06-22 2016-10-24 Method of manufacturing structures of LEDs or solar cells

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1255931A FR2992465B1 (fr) 2012-06-22 2012-06-22 Procede de fabrication collective de leds et structure pour la fabrication collective de leds
FR1255934A FR2992466A1 (fr) 2012-06-22 2012-06-22 Procede de realisation de contact pour led et structure resultante
FR1257617A FR2992473B1 (fr) 2012-06-22 2012-08-06 Procede de fabrication de structures de led ou de cellules solaires

Publications (2)

Publication Number Publication Date
FR2992473A1 true FR2992473A1 (fr) 2013-12-27
FR2992473B1 FR2992473B1 (fr) 2015-06-05

Family

ID=50864365

Family Applications (2)

Application Number Title Priority Date Filing Date
FR1255934A Pending FR2992466A1 (fr) 2012-06-22 2012-06-22 Procede de realisation de contact pour led et structure resultante
FR1257617A Active FR2992473B1 (fr) 2012-06-22 2012-08-06 Procede de fabrication de structures de led ou de cellules solaires

Family Applications Before (1)

Application Number Title Priority Date Filing Date
FR1255934A Pending FR2992466A1 (fr) 2012-06-22 2012-06-22 Procede de realisation de contact pour led et structure resultante

Country Status (8)

Country Link
US (2) US9478707B2 (fr)
EP (1) EP2865019B1 (fr)
JP (1) JP6269664B2 (fr)
KR (1) KR102087754B1 (fr)
CN (1) CN104396030B (fr)
FR (2) FR2992466A1 (fr)
TW (1) TWI493761B (fr)
WO (1) WO2013189857A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210194209A1 (en) * 2019-12-23 2021-06-24 Seiko Epson Corporation Light Emitting Device And Projector

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2992466A1 (fr) 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
DE102013103601A1 (de) * 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
FR3023065B1 (fr) * 2014-06-27 2017-12-15 Commissariat Energie Atomique Dispositif optoelectronique a jonction p-n permettant une ionisation de dopants par effet de champ
DE102015108056A1 (de) * 2015-05-21 2016-11-24 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
FR3038127B1 (fr) * 2015-06-24 2017-06-23 Commissariat Energie Atomique Procede de fabrication d'une pluralite de dipoles en forme d'ilots ayant des electrodes auto-alignees
FR3043254B1 (fr) * 2015-11-04 2018-03-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'un dispositif electronique
ES2896179T3 (es) * 2016-05-13 2022-02-24 Commissariat Energie Atomique Procedimiento de fabricación de un dispositivo optoelectrónico que incluye una pluralidad de diodos de nitruro de galio
EP3459117B1 (fr) 2016-05-20 2021-04-14 Lumileds LLC Procédé de formation de couche du type p pour dispositif électroluminescent
SG11201908017RA (en) 2017-03-17 2019-10-30 Soitec Silicon On Insulator Growth substrate for forming optoelectronic devices, method for manufacturing such a substrate, and use of the substrate, in particular in the field of micro-display screens
FR3079070B1 (fr) 2018-03-13 2020-02-28 Soitec Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins presentant une variete de parametres de maille
FR3079071B1 (fr) 2018-03-13 2020-02-28 Soitec Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins prensentant une variete de parametres de maille
FR3064108B1 (fr) 2017-03-17 2022-12-30 Soitec Silicon On Insulator Substrat de croissance pour la formation de dispositifs optoelectroniques, procede de fabrication d'un tel susbstrat, et utilisation du susbtrat notamment dans le domaine des micro-ecrans d'affichage
DE102017117414A1 (de) * 2017-08-01 2019-02-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
KR102419593B1 (ko) * 2017-10-23 2022-07-12 삼성전자주식회사 발광 다이오드 및 그의 제조 방법
US10804429B2 (en) * 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication
FR3076170B1 (fr) * 2017-12-22 2020-05-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de report de structures electroluminescentes
CN110504281A (zh) * 2018-05-16 2019-11-26 财团法人工业技术研究院 显示阵列的制造方法
TWI688121B (zh) * 2018-08-24 2020-03-11 隆達電子股份有限公司 發光二極體結構
US11056611B2 (en) 2018-09-11 2021-07-06 Facebook Technologies, Llc Mesa formation for wafer-to-wafer bonding
US11145786B2 (en) 2018-09-11 2021-10-12 Facebook Technologies, Llc Methods for wafer-to-wafer bonding
US11342479B2 (en) 2018-09-11 2022-05-24 Facebook Technologies, Llc Reducing bowing of materials before wafer-to-wafer bonding for LED manufacturing
CN109496368A (zh) * 2018-10-12 2019-03-19 京东方科技集团股份有限公司 微发光二极管装置及其制造方法
US20200171544A1 (en) * 2018-11-29 2020-06-04 Ascent Ventures, Llc High Frequency Ultrasonic Transducer and Method of Fabrication
US11152540B2 (en) 2019-07-29 2021-10-19 Lextar Electronics Corporation Light emitting diode structure and method of manufacturing thereof
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure
US11038088B2 (en) 2019-10-14 2021-06-15 Lextar Electronics Corporation Light emitting diode package
WO2021114222A1 (fr) * 2019-12-13 2021-06-17 苏州晶湛半导体有限公司 Procédé de fabrication d'une structure semi-conductrice
US11264530B2 (en) 2019-12-19 2022-03-01 Lumileds Llc Light emitting diode (LED) devices with nucleation layer
US11211527B2 (en) 2019-12-19 2021-12-28 Lumileds Llc Light emitting diode (LED) devices with high density textures
TWI740438B (zh) * 2020-03-31 2021-09-21 聚積科技股份有限公司 微型發光二極體的轉移方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043384A1 (en) * 2004-08-24 2006-03-02 Samsung Electro-Mechanics Co., Ltd. Vertical nitride semiconductor light emitting diode
US20100006881A1 (en) * 2008-07-08 2010-01-14 Seoul Opto Device Co., Ltd. Light emitting device and method for fabricating the same
US20100019222A1 (en) * 2008-07-25 2010-01-28 High Power Opto.Inc. Low-temperature led chip metal bonding layer
KR20110058122A (ko) * 2009-11-25 2011-06-01 고려대학교 산학협력단 수직구조 반도체 발광소자 및 그 제조방법
US20110174376A1 (en) * 2010-01-19 2011-07-21 Amberwave, Inc. Monocrystalline Thin Cell

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3921885A (en) * 1973-06-28 1975-11-25 Rca Corp Method of bonding two bodies together
US5565266A (en) 1993-06-14 1996-10-15 Eastman Kodak Company Multilayer magnetooptic recording media
US5563000A (en) 1994-03-11 1996-10-08 Eastman Kodak Company Multilayer magnetooptic recording media
US6281524B1 (en) * 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
US6037644A (en) * 1997-09-12 2000-03-14 The Whitaker Corporation Semi-transparent monitor detector for surface emitting light emitting devices
JP2000020937A (ja) 1998-07-03 2000-01-21 Hitachi Ltd 磁気記録媒体およびこれを用いた磁気記憶装置
US20030036483A1 (en) * 2000-12-06 2003-02-20 Arendt Paul N. High temperature superconducting thick films
JP2003031870A (ja) 2001-07-19 2003-01-31 Alps Electric Co Ltd 交換結合膜及び前記交換結合膜を用いた磁気検出素子
JP4189146B2 (ja) 2001-07-19 2008-12-03 アルプス電気株式会社 交換結合膜及び前記交換結合膜を用いた磁気検出素子
JP4198900B2 (ja) 2001-07-19 2008-12-17 アルプス電気株式会社 交換結合膜及び前記交換結合膜を用いた磁気検出素子
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
JP2003332649A (ja) 2002-05-14 2003-11-21 Alps Electric Co Ltd 磁気検出素子
US6653704B1 (en) 2002-09-24 2003-11-25 International Business Machines Corporation Magnetic memory with tunnel junction memory cells and phase transition material for controlling current to the cells
US7092220B2 (en) 2003-07-29 2006-08-15 Hitachi Global Storage Technologies Apparatus for enhancing thermal stability, improving biasing and reducing damage from electrostatic discharge in self-pinned abutted junction heads having a first self-pinned layer extending under the hard bias layers
US7282277B2 (en) 2004-04-20 2007-10-16 Seagate Technology Llc Magnetic recording media with Cu-containing magnetic layers
US7449345B2 (en) 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
US7122840B2 (en) 2004-06-17 2006-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with optical guard ring and fabrication method thereof
JP2006165059A (ja) 2004-12-02 2006-06-22 Sony Corp 記憶素子及びメモリ
TWI244228B (en) * 2005-02-03 2005-11-21 United Epitaxy Co Ltd Light emitting device and manufacture method thereof
JP2006269664A (ja) * 2005-03-23 2006-10-05 Fuji Xerox Co Ltd 発光デバイス、光通信システム、および発光デバイスの製造方法
JP4767035B2 (ja) * 2005-04-12 2011-09-07 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
JP2006334652A (ja) * 2005-06-03 2006-12-14 Ebara Corp 金属接合方法
JP4933130B2 (ja) 2006-02-16 2012-05-16 昭和電工株式会社 ＧａＮ系半導体発光素子およびその製造方法
JP2007271676A (ja) * 2006-03-30 2007-10-18 Kyocera Corp ファイバ型光線路、ファイバ型部品及び光モジュール
JP2008124381A (ja) 2006-11-15 2008-05-29 Sharp Corp 太陽電池
US20080170329A1 (en) 2007-01-11 2008-07-17 Seagate Technology Llc Granular perpendicular magnetic recording media with improved corrosion resistance by SUL post-deposition heating
TW200837943A (en) 2007-01-22 2008-09-16 Led Lighting Fixtures Inc Fault tolerant light emitters, systems incorporating fault tolerant light emitters and methods of fabricating fault tolerant light emitters
US20100035085A1 (en) 2007-02-03 2010-02-11 Wd Media, Inc. Perpendicular magnetic recording medium with improved magnetic anisotropy field
JP2008263126A (ja) * 2007-04-13 2008-10-30 Oki Data Corp 半導体装置、該半導体装置の製造方法、ｌｅｄヘッド、及び画像形成装置
US20090032970A1 (en) * 2007-07-31 2009-02-05 Park Chang-Min Stacking of integrated circuits using glassy metal bonding
JP2009105123A (ja) * 2007-10-22 2009-05-14 Showa Denko Kk 発光ダイオードおよびその製造方法
JP2009116930A (ja) 2007-11-02 2009-05-28 Hitachi Global Storage Technologies Netherlands Bv 垂直磁気記録媒体およびそれを用いた磁気記録再生装置
KR20090074396A (ko) 2008-01-02 2009-07-07 삼성전자주식회사 강유전체를 이용한 정보저장매체, 그 제조방법, 및 이를채용한 정보저장장치
US20110018022A1 (en) * 2008-03-13 2011-01-27 Okabe Takehiko Semiconductor light-emitting device and method for manufacturing the same
KR20090122728A (ko) * 2008-05-26 2009-12-01 삼성전자주식회사 비선형 태양전지 모듈
CN101640240A (zh) * 2008-07-28 2010-02-03 富准精密工业(深圳)有限公司 发光二极管制造方法
US9117944B2 (en) * 2008-09-24 2015-08-25 Koninklijke Philips N.V. Semiconductor light emitting devices grown on composite substrates
FR2936903B1 (fr) 2008-10-07 2011-01-14 Soitec Silicon On Insulator Relaxation d'une couche de materiau contraint avec application d'un raidisseur
KR100945800B1 (ko) 2008-12-09 2010-03-05 김영혜 이종 접합 웨이퍼 제조방법
EP2412006A1 (fr) 2009-02-05 2012-02-01 S.O.I.Tec Silicon on Insulator Technologies Procédés d'épitaxie et structures épitaxiales pour former des matériaux semi-conducteurs
CN102449775B (zh) * 2009-06-05 2014-07-02 独立行政法人产业技术综合研究所 半导体基板、光电转换器件、半导体基板的制造方法和光电转换器件的制造方法
US8580593B2 (en) 2009-09-10 2013-11-12 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
US9082534B2 (en) 2009-09-15 2015-07-14 Samsung Electronics Co., Ltd. Magnetic element having perpendicular anisotropy with enhanced efficiency
JP5493624B2 (ja) 2009-09-15 2014-05-14 ソニー株式会社 画像表示装置及び電子機器
JP5534763B2 (ja) * 2009-09-25 2014-07-02 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
JP2011148979A (ja) 2009-12-22 2011-08-04 Panasonic Electric Works Co Ltd プリント配線板用エポキシ樹脂組成物、樹脂フィルム、プリプレグ、金属箔付き樹脂シート、フレキシブルプリント配線板
JP2011171273A (ja) 2010-01-25 2011-09-01 Hitachi Chem Co Ltd 電極用ペースト組成物及び太陽電池
JP2011198962A (ja) 2010-03-18 2011-10-06 Toshiba Corp 半導体発光素子の製造方法
SG175482A1 (en) 2010-05-04 2011-11-28 Agency Science Tech & Res Multi-bit cell magnetic memory with perpendicular magnetization and spin torque switching
JP5356312B2 (ja) * 2010-05-24 2013-12-04 株式会社東芝 半導体発光装置
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
WO2012059837A1 (fr) 2010-11-04 2012-05-10 Koninklijke Philips Electronics N.V. Dispositifs électroluminescents à semi-conducteur formés à partir de structures de configuration cristallographique lâche
FR2967813B1 (fr) 2010-11-18 2013-10-04 Soitec Silicon On Insulator Procédé de réalisation d'une structure a couche métallique enterrée
JP2012114184A (ja) * 2010-11-24 2012-06-14 Hitachi Cable Ltd 発光ダイオード
US8786036B2 (en) 2011-01-19 2014-07-22 Headway Technologies, Inc. Magnetic tunnel junction for MRAM applications
US8508006B2 (en) 2011-05-10 2013-08-13 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
CN103534757B (zh) 2011-05-17 2016-08-17 昭和电工株式会社 磁记录介质及其制造方法以及磁记录再生装置
JP5768498B2 (ja) 2011-05-23 2015-08-26 ソニー株式会社 記憶素子、記憶装置
JP5177256B2 (ja) 2011-06-03 2013-04-03 富士電機株式会社 垂直磁気記録媒体およびその製造方法
TWI434405B (zh) * 2011-06-07 2014-04-11 Univ Nat Chiao Tung 具有積體電路與發光二極體之異質整合結構及其製作方法
US8492169B2 (en) 2011-08-15 2013-07-23 Magic Technologies, Inc. Magnetic tunnel junction for MRAM applications
US9679664B2 (en) 2012-02-11 2017-06-13 Samsung Electronics Co., Ltd. Method and system for providing a smart memory architecture
US8871365B2 (en) 2012-02-28 2014-10-28 Headway Technologies, Inc. High thermal stability reference structure with out-of-plane aniotropy to magnetic device applications
US8941950B2 (en) 2012-05-23 2015-01-27 WD Media, LLC Underlayers for heat assisted magnetic recording (HAMR) media
FR2992466A1 (fr) 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
KR101446338B1 (ko) 2012-07-17 2014-10-01 삼성전자주식회사 자기 소자 및 그 제조 방법
JP5961490B2 (ja) 2012-08-29 2016-08-02 昭和電工株式会社 磁気記録媒体及び磁気記録再生装置
US20140242419A1 (en) 2013-02-28 2014-08-28 Showa Denko Hd Singapore Pte Ltd. Perpendicular recording medium for hard disk drives
US9206078B2 (en) 2013-03-13 2015-12-08 Intermolecular, Inc. Barrier layers for silver reflective coatings and HPC workflows for rapid screening of materials for such barrier layers
US9499899B2 (en) 2013-03-13 2016-11-22 Intermolecular, Inc. Systems, methods, and apparatus for production coatings of low-emissivity glass including a ternary alloy
JP6199618B2 (ja) 2013-04-12 2017-09-20 昭和電工株式会社 磁気記録媒体、磁気記憶装置
US9341685B2 (en) 2013-05-13 2016-05-17 HGST Netherlands B.V. Antiferromagnetic (AFM) grain growth controlled random telegraph noise (RTN) suppressed magnetic head
JPWO2014184988A1 (ja) 2013-05-16 2017-02-23 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043384A1 (en) * 2004-08-24 2006-03-02 Samsung Electro-Mechanics Co., Ltd. Vertical nitride semiconductor light emitting diode
US20100006881A1 (en) * 2008-07-08 2010-01-14 Seoul Opto Device Co., Ltd. Light emitting device and method for fabricating the same
US20100019222A1 (en) * 2008-07-25 2010-01-28 High Power Opto.Inc. Low-temperature led chip metal bonding layer
KR20110058122A (ko) * 2009-11-25 2011-06-01 고려대학교 산학협력단 수직구조 반도체 발광소자 및 그 제조방법
US20120220063A1 (en) * 2009-11-25 2012-08-30 Tae Yeon Seong Vertical-structure semiconductor light emitting element and a production method therefor
US20110174376A1 (en) * 2010-01-19 2011-07-21 Amberwave, Inc. Monocrystalline Thin Cell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210194209A1 (en) * 2019-12-23 2021-06-24 Seiko Epson Corporation Light Emitting Device And Projector
US11901695B2 (en) * 2019-12-23 2024-02-13 Seiko Epson Corporation Light emitting device and projector

Also Published As

Publication number Publication date
FR2992473B1 (fr) 2015-06-05
US20170040518A1 (en) 2017-02-09
CN104396030A (zh) 2015-03-04
US9478707B2 (en) 2016-10-25
JP2015526889A (ja) 2015-09-10
FR2992466A1 (fr) 2013-12-27
KR102087754B1 (ko) 2020-03-11
US20150115290A1 (en) 2015-04-30
WO2013189857A1 (fr) 2013-12-27
EP2865019A1 (fr) 2015-04-29
JP6269664B2 (ja) 2018-01-31
TW201405895A (zh) 2014-02-01
CN104396030B (zh) 2017-07-14
EP2865019B1 (fr) 2018-08-01
TWI493761B (zh) 2015-07-21
KR20150023452A (ko) 2015-03-05
US9865786B2 (en) 2018-01-09

Similar Documents

Publication Publication Date Title
FR2992473A1 (fr) Procede de fabrication de structures de led ou de cellules solaires
EP2973750B1 (fr) Procede de formation de diodes electroluminescentes
FR2992465A1 (fr) Procede de fabrication collective de leds et structure pour la fabrication collective de leds
EP2834189B1 (fr) Structure semiconductrice optoelectronique a nanofils et procede de fabrication d'une telle structure
FR2810448A1 (fr) Procede de fabrication de substrats et substrats obtenus par ce procede
EP3624192A1 (fr) Procédé de fabrication d'un dispositif optoélectronique comprenant une pluralité de diodes
EP3692577B1 (fr) Procede de report de structures electroluminescentes
EP3353815A1 (fr) Procédé de fabrication de structures pour cellule photovoltaïque
EP3836235B1 (fr) Procede de realisation d'une couche de materiau structuree
EP3130010B1 (fr) Dispositif optoelectronique a diodes electroluminescentes et a diagramme d'emission ameliore
EP4020604B1 (fr) Procédé de réalisation d'un dispositif optoélectronique comprenant des micro-diodes électroluminescentes à base de nitrures du groupe iii
WO2022175184A1 (fr) Dispositif optoélectronique et son procédé de fabrication
EP3671841B1 (fr) Procédé de fabrication d'un dispositif optoélectronique comprenant une pluralité de diodes
FR3068514A1 (fr) Dispositif optoelectronique
FR3108786A1 (fr) Pixel d'un capteur de lumière et son procédé de fabrication
WO2024126599A1 (fr) Procédé de préparation d'un empilement en vue d'un collage
EP3811419B1 (fr) Procédé de fabrication d'un dispositif optoélectronique à diodes électroluminescentes
WO2024141240A1 (fr) Procede de fabrication d'un dispositif electronique
WO2024132489A1 (fr) Procédé de collage de deux couches réduisant les contraintes
WO2022106160A1 (fr) Procédé de fabrication d'un dispositif à led
EP4264659A1 (fr) Procede de fabrication d'une structure semi-conductrice comprenant une zone d'interface incluant des agglomerats
FR2978296A1 (fr) Puce electronique comportant des piliers de connexion, et procede de fabrication

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12