JP4767035B2 - 窒化物系半導体発光素子およびその製造方法 - Google Patents

窒化物系半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP4767035B2
JP4767035B2 JP2006042630A JP2006042630A JP4767035B2 JP 4767035 B2 JP4767035 B2 JP 4767035B2 JP 2006042630 A JP2006042630 A JP 2006042630A JP 2006042630 A JP2006042630 A JP 2006042630A JP 4767035 B2 JP4767035 B2 JP 4767035B2
Authority
JP
Japan
Prior art keywords
layer
nitride
semiconductor
substrate
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006042630A
Other languages
English (en)
Other versions
JP2006319311A (ja
Inventor
俊雄 幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006042630A priority Critical patent/JP4767035B2/ja
Priority to US11/403,511 priority patent/US20060226434A1/en
Publication of JP2006319311A publication Critical patent/JP2006319311A/ja
Application granted granted Critical
Publication of JP4767035B2 publication Critical patent/JP4767035B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体レーザまたは発光ダイオードなどの窒化物系半導体発光素子およびその製造方法に関し、特にパターン化された導電性基板と窒化物系半導体層を含む多層半導体層との貼り付け工程を含む窒化物系半導体発光素子の製造方法およびこの製造方法により得られる窒化物系半導体発光素子に関する。
従来の窒化物系半導体発光素子は、たとえば、図８に示すように、正電極１０７が裏面に形成されている導電性基板１００上に、第１のオーミック電極１０１と第２のオーミック電極１０２とが形成され、第２のオーミック電極１０２上に窒化物系半導体からなるｐ型層１０３、活性層（発光層）１０４、ｎ型層１０５を順次形成し、このｎ型層１０５上に負電極１０６が形成されている。この窒化物系半導体発光素子８０は、第１のオーミック電極１０１と第２のオーミック電極１０２とを加熱圧着することにより製造することが提案されている（たとえば、特許文献１）。
上記特許文献１においては、導電性基板上にオーミック電極を形成し、加熱圧着接合などの手法を用いて導電性基板全面と窒化物系半導体層全面を接合している。しかしながら、大面積の導電性基板全面と、オーミック電極と接着用金属を介して、窒化物系半導体層全面とを接合するため、均一に加熱および圧着することが困難であった、このため、密着性が弱いために、導電性基板と窒化物系半導体層全面が剥がれるという問題があった。
このため、導電性基板とオーミック電極および接着用金属が全て剥がれた場合は、下地基板として用いたサファイア基板の除去ができなくなり、両側の主面に電極を有する窒化物系半導体発光素子を形成できない。また、このような導電性基板と窒化物系半導体層との間に部分的な剥がれが生じた場合は、窒化物系半導体層から導電性基板に電流がうまく流れず動作電圧を大きくすることが生じ、ひいては窒化物系半導体発光素子の信頼性を悪化させるという問題があった。この部分的な剥がれは、ウエハをチップ分割する際に、導電性基板と窒化物系半導体層の間の全面的な剥がれを生じされるという問題点があった、このためにプロセスでの歩留まりを低下させていた。さらに、上記の部分的な剥がれが生じた部分に、プロセス中における溶剤、レジスト、エッチング液など入り込み、この剥がれを拡大して、オーミック電極および接着用電極を破壊することがあった。このため、窒化物系半導体発光素子の信頼性を悪化させるという問題があった。
特開平０９−８４０３号公報
本発明は、窒化物系半導体層と導電性基板との接着性が高く信頼性の高い窒化物系半導体発光素子およびその製造方法を提供することを目的とする。
本発明は、導電性基板の表面に溝を形成することにより形成されている、溝以外の領域であるパターン面と、パターン面上に形成されている多層金属層と、多層金属層上に形成されている多層半導体層とを含み、多層金属層は、導電性基板のパターン面上に形成されている基板側多層金属層と、多層半導体層上に形成されている半導体側多層金属層と、から構成され、基板側多層金属層と半導体側多層金属層と多層半導体層の主面は、パターン面よりも面積が小さく、多層半導体層はｐ型窒化物系半導体層、発光層およびｎ型窒化物系半導体層を含むことを特徴とする窒化物系半導体発光素子である。
本発明にかかる窒化物系半導体発光素子において、発光層の側面を多層金属層の側面および多層半導体層の側面を含む面に沿って形成することができる。また、導電性基板を、Ｓｉ、ＧａＡｓ、ＧａＰ、ＩｎＰおよびＧｅからなる群から選ばれる少なくとも１種類で形成し、凸状のパターン面を有することができる。
また、本発明は、下地基板上に直接または中間層を介してｎ型窒化物系半導体層、発光層およびｐ型窒化物系半導体層を含む多層半導体層を形成し、多層半導体層上に半導体層側多層金属層を形成する工程と、導電性基板の表面に溝を形成することにより溝以外の領域であるパターン面を形成し、パターン面上にパターン面より面積の小さい主面を有する基板側多層金属層を形成する工程と、半導体側多層金属層と基板側多層金属層とを各々の接着用金属層が接合するように貼り付ける工程とを含む窒化物系半導体発光素子の製造方法である。
本発明にかかる窒化物系半導体発光素子の製造方法において、下地基板をサファイア、スピネル、ニオブ酸リチウム、ＳｉＣ、Ｓｉ、ＺｎＯおよびＧａＡｓからなる群から選ばれる少なくとも１種類で形成することができる。また、中間層は窒化物系バッファ層とすることができる。さらに、窒化物系バッファ層を導電性とすることができる。また、窒化物系バッファ層に、ドーパントとしてＳｉを１０13ｃｍ-3以上１０20ｃｍ-3以下添加することができる。また、上記半導体側多層金属層と基板側多層金属層との貼り付け工程において、各々の接着用金属層を金属の共晶接合方法を用いて接合することができる。また、半導体側多層金属層と基板側多層金属層との貼り付け工程において、各々の接着用金属層を金属の常温接合方法を用いて接合することができる。
また、本発明にかかる窒化物系半導体発光素子の製造方法において、下地基板を多層半導体層から分離する下地基板の分離工程をさらに含むことができる。また、多層半導体層および半導体側多層金属層における基板側多層金属層が貼り付けられていない領域を、多層半導体層および半導体側多層金属層における基板側多層金属層が貼り付けられている領域から分離する未貼付領域の分離工程をさらに含むことができる。ここで、下地基板の分離工程と未貼付領域の分離工程は、同時に行なわれ得る。たとえば、下地基板の分離工程と未貼付領域の分離工程は、下地基板側からレーザ光を照射することにより、同時に行なわれ得る。また、導電性基板に形成された上記溝と対向する導電性基板の裏面からスクライブラインを入れることにより導電性基板をチップ状に分割する工程をさらに含むことができる。
本発明によれば、窒化物系半導体層と導電性基板との接着性が高く信頼性の高い窒化物系半導体発光素子およびその製造方法を提供することができる。
本発明にかかる窒化物系半導体発光素子は、たとえば、図４〜図７を参照して、導電性基板１に形成されているパターン面２０ａと、パターン面２０ａ上に形成されている多層金属層４９と、多層金属層４９上に形成されている多層半導体層１９とを含み、多層金属層４９および多層半導体層１９の主面４９ｍ，４９ｎ，１９ｍ，１９ｎは、パターン面２０ａよりも面積が小さく、多層半導体層１９はｐ型窒化物系半導体層１４、発光層１３およびｎ型窒化物系半導体層１２を含むことを特徴とする。
導電性基板１のパターン面２０ａ上にパターン面２０ａよりも面積が小さい主面４９ｍ
，４９ｎおよび主面１９ｍ，１９ｎをそれぞれ有する多層金属層４９および多層半導体１９（ｐ型窒化物系半導体層１４、発光層１３およびｎ型窒化物系半導体層１２が含まれる）が形成されることにより、発光面パターンが良好で、導電性基板１と窒化物系半導体層を含む多層半導体層１９との剥がれがなく、光出力の高い発光素子が得られる。また、導電性基板１を用いることにより、発光素子の両側の主面に電極を形成することが可能となる。窒化物系半導体とは、窒化物半導体を含む半導体をいい、たとえば、ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）を含む。
本発明にかかる窒化物系半導体発光素子において、図４〜図７を参照して、発光層１３の側面１３ｓは、多層金属層４９の側面４９ｓおよび多層半導体層１９の側面１９ｓを含む面に沿って形成されていることが好ましい。すなわち、多層金属層４９の一方の主面４９ｍ内でかつその主面４９ｍの全面上に、主面１３ｍ，１３ｎを有する発光層１３を含む主面１９ｍ，１９ｎを有する多層半導体層１９を形成させることが好ましい。このように発光層１３が形成されることにより、発光層１３の主面１３ｍ，１３ｎは、多層金属層４９の主面４９ｍ，４９ｎおよび多層半導体層１９の主面１９ｍ，１９ｎと、ほぼ同一形状およびほぼ同一面積となり、発光効率の高い窒化物系半導体発光素子が得られる。
本発明にかかる窒化物系半導体発光素子において、導電性基板１は、Ｓｉ、ＧａＡｓ、ＧａＰ、ＩｎＰおよびＧｅからなる群から選ばれる少なくとも１種類で形成され、凸状のパターン面２０ａを有することが好ましい。導電性基板１として窒化物系半導体層を含む多層半導体層と熱膨張係数の差が小さい上記基板を用いることにより、反りの少ない窒化物系半導体発光素子が得られる。
また、本発明にかかる窒化物系半導体発光素子において、図３を参照して、多層半導体層１９上に直接または中間層１１を介して下地基板１０を有し、下地基板１０は、サファイア、スピネル、ニオブ酸リチウム、ＳｉＣ、Ｓｉ、ＺｎＯおよびＧａＡｓからなる群から選ばれる少なくとも１種類で形成されていることが好ましい。下地基板がサファイア、スピネル、ニオブ酸リチウム、ＳｉＣ、Ｓｉ、ＺｎＯおよびＧａＡｓからなる群から選ばれる少なくとも１種類で形成される下地基板を用いることにより、結晶性の良好な多層半導体層１９が形成され、光出力が高く信頼性の高い発光素子が得られる。特に、下地基板としてＳｉを用いれば安価な発光素子が得られる。
また、本発明にかかる最終的な窒化物系半導体発光素子の製造工程中の中間的な窒化物系半導体発光素子において、図３を参照して、上記中間層１１は、窒化物系半導体バッファ層であることが好ましい。下地基板１０と多層半導体層１９との間に窒化物系半導体バッファ層（中間層１１）を形成することにより、さらに結晶性の良好な多層半導体層１９が形成され、さらに光出力が高く信頼性の高い発光素子が得られる。さらに、上記窒化物系バッファ層は導電性を有することが好ましい。後に、多層半導体層１９から下地基板１０を分離して、多層半導体層１９上にオーミック電極を形成する際のオーミック接合が良好になる。さらに、上記窒化物系バッファ層は、ドーパントとしてＳｉが１０13ｃｍ-3以上１０20ｃｍ-3以下添加されていることが好ましい。Ｓｉのドーパント量が１０13ｃｍ-3未満の場合は窒化物系バッファ層が導電性（ｎ型導電性）を示さなくなり、また１０20ｃｍ-3を超える場合は窒化物系バッファ層が２次元成長（基板の主面に対して平行方向への成長が促進される成長をいう、以下同じ）しなくなり３次元成長（基板の主面に対して垂直方向への成長が促進される成長をいう、以下同じ）するようになり、多層半導体層１９の結晶性が悪くなる。かかる観点から、Ｓｉのドーパント量は、１０16ｃｍ-3以上１０20ｃｍ-3以下であることがより好ましい。
本発明にかかる窒化物系半導体発光素子の製造方法は、図１〜図３を参照して、下地基板１０上に直接または中間層１１を介してｎ型窒化物系半導体層１２、発光層１３および
ｐ型窒化物系半導体層１４を含む多層半導体層１９を形成し多層半導体層１９上に半導体層側多層金属層３９を形成する工程と、導電性基板１上にパターン面２０ａを形成し、パターン面２０ａ上にパターン面２０ａより面積の小さい主面を有する基板側多層金属層２９を形成する工程と、半導体側多層金属層３９と基板側多層金属層２９とを各々の接着用金属層３３，２１が接合するように貼り付ける工程とを含む。
パターン面２０ａより面積の小さい主面を有する基板側多層金属層２９と半導体側多層金属層３９とを、各々の接着用金属層２１，３３が接するように貼り付けることにより、基板側多層金属層が貼り付けられている領域（図３における貼付領域９ａ）においては部分的剥がれのない均一な接合が可能となる。
本発明にかかる窒化物系半導体発光素子の製造方法において、上記下地基板１０は、サファイア、スピネル、ニオブ酸リチウム、ＳｉＣ、Ｓｉ、ＺｎＯおよびＧａＡｓからなる群から選ばれる少なくとも１種類で形成されていることが好ましい。下地基板がサファイア、スピネル、ニオブ酸リチウム、ＳｉＣ、Ｓｉ、ＺｎＯおよびＧａＡｓからなる群から選ばれる少なくとも１種類で形成される下地基板を用いることにより、結晶性の良好な多層半導体層１９が形成され、光出力が高く信頼性の高い発光素子を製造することができる。特に、下地基板としてＳｉを用いれば安価な発光素子を製造することができる。
また、本発明にかかる窒化物系半導体発光素子の製造方法において、上記中間層１１は、窒化物系バッファ層であることが好ましい。下地基板１０上に窒化物系バッファ層（中間層１１）を形成し、窒化物系バッファ層上に多層半導体層１９を形成することにより、さらに結晶性の良好な多層半導体層１９が形成され、さらに光出力が高く信頼性の高い発光素子を製造することができる。また、下地基板１０と多層半導体層１９との間に窒化物窒化物バッファ層（中間層１１）を設けることにより、後工程における多層半導体層１９からの下地基板１０の分離を容易にすることができる。
また、本発明にかかる窒化物系半導体発光素子の製造方法において、上記窒化物系バッファ層は導電性を有することが好ましい。後工程において、多層半導体層１９から下地基板１０を分離して、多層半導体層１９上にオーミック電極を形成する際のオーミック接合が良好になる。
また、本発明にかかる窒化物系半導体発光素子の製造方法において、窒化物系バッファ層にドーパントとしてＳｉを１０13ｃｍ-3以上１０20ｃｍ-3以下添加することが好ましい。Ｓｉのドーパント量が１０13ｃｍ-3未満の場合は窒化物系バッファ層が導電性（ｎ型導電性）を示さなくなり、また１０20ｃｍ-3を超える場合は窒化物系バッファ層が２次元成長しなくなり３次元成長するようになり、多層半導体層１９の結晶性が悪くなる。
また、図３を参照して、本発明にかかる窒化物系半導体発光素子の製造方法における半導体側多層金属層３９と基板側多層金属層２９との貼り付け工程において、各々の接着用金属層３３，２１を金属の共晶接合方法を用いて接合することが好ましい。ここで、金属の共晶接合方法とは、異なった金属を接合加熱することにより、異なった金属特有の温度付近で固体相となるような接合方法をいう。金属の共晶接合方法を用いることにより、貼り付け時の温度を３００℃以下とすることができ、オーミック電極２，３のオーミック特性および反射金属層３１の反射特性を損なうことなく、密着性の高い接合が可能となる。
また、図３を参照して、本発明にかかる窒化物系半導体発光素子の製造方法における半導体側多層金属層３９と基板側多層金属層２９との貼り付け工程において、各々の接着用金属層３３，２１を金属の常温接合方法を用いて接合することが好ましい。ここで、金属の常温接合方法とは、接合させる表面をプラズマ処理またはアルゴンイオンによるエッチ
ング処理などにより活性表面として接合する方法をいう。金属の常温接合方法を用いることにより、貼り付け時の温度を室温（たとえば、１０℃〜３０℃程度）とすることができ、オーミック電極２，３のオーミック特性および反射金属層３１の反射特性を損なうことなく、密着性の高い接合が可能となり、信頼性の高い発光素子を製造することができる。
また、本発明にかかる窒化物系半導体発光素子の製造方法において、図４を参照して、下地基板１０を多層半導体層１９から分離する下地基板の分離工程をさらに含むことが好ましい。下地基板１０を多層半導体層１９から分離することにより、多層半導体層１９の一方の主面１９ｍを露出させることができ、後工程（たとえば図５）においてこの一方の主面１９ｍに一方の電極を形成し導電性基板１に他方の電極を形成することにより、両側の主面に電極を有する信頼性の高い発光素子が得られる。ここで、下地基板１０を多層半導体層１９から分離する方法には、レーザ光を用いる方法の他に、ウエットエッチング法、ドライエッチング法などの方法がある。
また、本発明にかかる窒化物系半導体発光素子の製造方法において、図４を参照して、多層半導体層１９および半導体側多層金属層３９における基板側多層金属層２９が貼り付けられていない領域（以下、未貼付領域９ｂという）を、多層半導体層１９および半導体側多層金属層３９における基板側多層金属層２９が貼り付けられている領域（以下、貼付領域９ａという）から分離する未貼付領域の分離工程をさらに含むことが好ましい。多層半導体層１９および半導体側多層金属層３９において、未貼付領域９ｂを、貼付領域９ａから分離することにより、パターン化された発光面を有する信頼性の高い発光素子を製造することができる。ここで、未貼付領域９ｂを貼付領域９ａから分離する方法には、レーザ光を用いる方法の他に、ウエットエッチング法、ドライエッチング法などの方法がある。
また、本発明にかかる窒化物系半導体発光素子の製造方法において、図４を参照して、下地基板の分離工程と未貼付領域の分離工程は、同時に行なわれることが好ましい。下地基板の分離工程と未貼付領域の分離工程が同時に行なわれることにより、パターン化された発光面を有する信頼性の高い発光素子を効率的に製造することができる。未貼付領域９ｂは、下地基板１０が分離されることにより、基板により支持されていない多層半導体層１９および半導体側多層金属層３９で形成される薄層となり、導電性基板１により支持されている多層半導体層１９および半導体側多層金属層３９で形成される貼付領域９ａから極めて容易に分離される。ここで、下地基板の分離工程と未貼付領域の分離工程を同時に行なう方法には、特に制限はないが、パターン化された発光面を有する信頼性の高い発光素子を効率的に製造する観点から、下地基板１０側からレーザ光を照射することが好ましい。すなわち、下地基板１０側からレーザ光を照射することにより、多層半導体層１９からの下地基板１０の分離が容易になる。また、レーザ光を用いることにより、ドライエッチング、ウエットエッチングなどを行なうことなく、貼付領域９ａからの未貼付領域９ｂの分離が可能となるため、貼付領域９ａ内であってかつその全域に多層半導体層の発光層１３の主面１３ｍ，1３ｎ（この主面が発光面となる）を有する信頼性の高い発光素子を効率的に製造することができる。
また、本発明にかかる窒化物系半導体発光素子の製造方法において、図５を参照して、導電性基板１に形成されたパターン溝２０ｂと対向する導電性基板１の裏面からスクライブライン４１を入れることにより、導電性基板１をチップ状に分割する工程をさらに含むことが好ましい。多層半導体層１９、特に発光層１３にダメージを与えることなくチップ状に分割することができる。導電性基板の裏面からスクライブラインを入れる方法としては、たとえば、導電性基板の裏面側からレーザ光を照射する方法、導電性基板の裏面にダイヤモンド針などを用いて機械的に入れる方法がある。
以下、本発明にかかる窒化物系半導体発光素子およびその製造方法について、さらに具体的に説明する。
（実施形態１）
図６を参照して、本発明にかかる一実施形態の窒化物系半導体発光素子６０は、導電性基板１であるＳｉ基板上にパターン面２０ａが形成されており、このパターン面２０ａ上に、パターン面２０ａよりも面積の小さい主面４９ｍ，４９ｎ，１９ｍ，１９ｎを有する多層金属層４９および多層半導体層１９が形成されている。ここで、多層金属層４９は、導電性基板１のパターン面２０ａ上に形成されたオーミック電極２および接着用金属層２１を含む基板側多層金属層２９と、接着用金属層３３、バリヤ層３２、反射金属層３１およびオーミック電極３を含む半導体側多層金属層３９とから構成されており、基板側多層金属層２９の接着用金属層２１と半導体側多層金属層３９の接着用金属層３３とが接合されている。また、半導体側多層金属層３９のオーミック電極３上に、ｐ型窒化物系半導体層１４、発光層１３およびｎ型窒化物系半導体層１２を含む多層半導体層１９が形成されている。さらに、多層半導体層１９のｎ型窒化物系半導体層１２上には半導体側パッド電極８が形成され、導電性基板１であるＳｉ基板の裏側主面には基板側電極６が形成されている。
本実施形態の窒化物系半導体発光素子は、以下の製造工程により製造される。まず、図１を参照して、下地基板１０であるサファイア基板上に、中間層１１として厚さ２０ｎｍのＳｉドープＧａＮバッファ層、多層半導体層１９として、ｎ型窒化物系半導体層１２である厚さ５μｍのｎ型ＧａＮ層、発光層１３である厚さ５０ｎｍのＭＱＷ（多重量子井戸）発光層、ｐ型窒化物系半導体層１４である厚さ１５０ｎｍのｐ型ＧａＮ層を順次成長させる（多層半導体層形成工程）。ここで、中間層１１および多層半導体層１９はいずれもＭＯＣＶＤ（有機金属気相成長）法を用いて成長させた。
次いで、図１を参照して、上記ｐ型窒化物系半導体層１４上に、半導体側多層金属層３９として、オーミック電極３である厚さ３ｎｍのＰｄ層、反射金属層３１である厚さ１５０ｎｍのＡｇ−Ｎｄ層、バリア層３２である厚さ１５０ｎｍのＮｉ−Ｔｉ層、および接着用金属３３であるＡｕ層（厚さ０．５μｍ）／ＡｕＳｎ層（厚さ３μｍ）／Ａｕ（厚さ１０ｎｍ）の複合層を、ＥＢ（電子ビーム蒸着）法により形成する（半導体側多層金属層形成工程）。ここで、ＡｕＳｎ層中のＳｎの含有量は２０質量％とした。また、厚さ１０ｎｍのＡｕ層はＡｕＳｎ層の酸化防止層として機能する。
一方、図２を参照して、導電性基板１であるＳｉ基板に、フッ酸系エッチング液を用いて、溝幅５０μｍ、深さ１０μｍのパターン溝２０ｂと一辺が３００μｍの正方形のパターン面２０ａを有するパターン２０を形成する（パターン形成工程）。次いで、パターン形成されたＳｉ基板のパターン面２０ａ上にパターン面２０ａより面積が小さい主面を有する基板側多層金属層２９として、オーミック電極２であるＴｉ層（厚さ１５ｎｍ）／Ａｌ層（厚さ１５０ｎｍ）の複合層、接着用金属層２１であるＡｕ層（厚さ０．５μｍ）／ＡｕＳｎ層（厚さ３μｍ／Ａｕ層（厚さ１０ｎｍ）の複合層の順にＥＢ法にて形成する（基板側多層金属層形成工程）。
次に、図３を参照して、半導体側多層金属層３９と基板側多層金属層２９とを、各々の接着用金属層３３，２１が接合するように共晶接合法を用いて雰囲気温度３００℃で圧力３００Ｎ／ｃｍ2で貼り付ける（貼り付け工程）。
次に、図４を参照して、ＹＡＧ−ＴＨＧレーザ（波長３５５ｎｍ）を鏡面研磨したサファイア基板側から照射して、中間層１１であるＳｉドープＧａＮバッファ層とｎ型窒化物系半導体層１２であるｎ型ＧａＮ層の一部とを熱分解することにより、サファイア基板（
下地基板１０）が多層半導体層１９から分離されるとともに、未貼付領域９ｂが貼付領域９ａから剥がれて分離される。すなわち、下地基板１０の分離工程と未貼付領域９ｂの分離工程が同時に行なわれる。こうして、発光層１３の側面１３ｓが多層金属層４９の側面４９ｓ（すなわち、基板側多層金属層２９の側面２９ｓおよび半導体側多層金属層３９の側面３９ｓ）および多層半導体層１９の側面１９ｓを含む面に沿って形成されている窒化物系半導体発光素子が得られる。この窒化物系半導体発光素子は、貼付領域９ａのみに多層半導体層１９の発光層１３が発光面を持つようにパターン化されている。
次に、図５の（ａ）を参照して、下地基板１０であるサファイア基板が除去されて露出した発光面となるｎ型窒化物系半導体層１２であるｎ型ＧａＮ層上の中心部に半導体側パッド電極８であるｎ型ボンディングパッド電極を形成する。また、導電性基板１であるＳｉ基板の裏側には、基板側電極６であるＴｉ層（厚さ１５ｎｍ）／Ａｌ層（厚さ１５０ｎｍ／Ｔｉ層（厚さ１５ｎｍ）の複合層を蒸着法により形成する。蒸着後、３００℃で素子の熱処理を行なった。
さらに、導電性基板１であるＳｉ基板の裏面からパターン溝２０ｂに沿って分割ライン４０上にレーザ光を照射してスクライブライン４１を形成する。この分割ライン上でブレーキングを行うことにより、Ｓｉ基板を一辺が３５０μｍの正方形状のチップに分割する（チップ化工程）。このようにして、図６に示す本実施形態の窒化物系半導体発光素子６０が得られる。
本実施形態の窒化物系半導体発光素子は、多層半導体層上に形成された半導体側多層金属層と導電性基板のパターン面上に形成された基板側多層金属層とを貼り付けた後、多層半導体層および半導体側多層金属層板において基板側多層金属層が貼り付けられていない領域（未貼付領域）を分離することにより、多層半導体層と導電性基板とが均一に密着されており、かつ、パターン化された発光面を有する信頼性の高い発光素子が得られる。
また、本実施形態の窒化物系半導体発光素子は、多層半導体層と導電性基板とが均一に密着されているため、多層半導体層から形成される発光面の剥がれが低減され、リーク電流も低減する。さらに、本窒化物系半導体発光素子は、導電性基板のパターン溝にそって導電性基板の裏面側からスクライブラインを入れることによりチップに分割するため、多層半導体層の側面をスクライブすることがなく、リーク電流が低減される。また、本実施形態の製造方法を用いることにより、発光面を有する窒化物系半導体層の分離が容易にできるため、安価で信頼性の高い窒化物系半導体発光素子の製造ができる。
（実施形態２）
図７を参照して、本発明にかかる他の実施形態の窒化物系半導体発光素子７０は、導電性基板１であるＳｉ基板上にパターン面２０ａが形成されており、このパターン面２０ａ上に、パターン面２０ａよりも面積の小さい主面４９ｍ，４９ｎ，１９ｍ，１９ｎを有する多層金属層４９および多層半導体層１９が形成されている。ここで、多層金属層４９は、導電性基板１のパターン面２０ａ上に形成されたオーミック電極２および接着用金属層２１を含む基板側多層金属層２９と、接着用金属層３３、バリヤ層３２、反射金属層３１およびオーミック電極３を含む半導体側多層金属層３９とから構成されており、基板側多層金属層２９の接着用金属層２１と半導体側多層金属層３９の接着用金属層３３とが接合されている。また、半導体側多層金属層３９のオーミック電極３上に、ｐ型窒化物系半導体層１４、発光層１３およびｎ型窒化物系半導体層１２を含む多層半導体層１９が形成されている。さらに、多層半導体層１９のｎ型窒化物系半導体層１２上には半導体側電極７および半導体側パッド電極８が形成され、導電性基板１であるＳｉ基板の裏側主面には基板側電極６が形成されている。
本実施形態の窒化物系半導体発光素子は、以下の製造工程により製造される。まず、図１を参照して、下地基板１０であるサファイア基板上に、中間層１１として厚さ２０ｎｍのＳｉドープＧａＮバッファ層、多層半導体層１９として、ｎ型窒化物系半導体層１２である厚さ５μｍのｎ型ＧａＮ層、発光層１３である厚さ５０ｎｍのＭＱＷ（多重量子井戸）発光層、ｐ型窒化物系半導体層１４である厚さ１５０ｎｍのｐ型ＧａＮ層を順次成長させる（多層半導体層形成工程）。ここで、中間層１１および多層半導体層１９はいずれもＭＯＣＶＤ（有機金属気相成長）法を用いて成長させた。
次いで、図１を参照して、上記ｐ型窒化物系半導体層１４上に、半導体側多層金属層３９として、オーミック電極３である厚さ３ｎｍのＰｄ層、反射金属層３１である厚さ２００ｎｍのＡｇ−Ｂｉ層、バリア層３２である厚さ６０ｎｍのＭｏ層、および接着用金属３３であるＡｕ層（厚さ０．５μｍ）／ＡｕＳｎ層（厚さ３μｍ）／Ａｕ（厚さ１０ｎｍ）の複合層を、ＥＢ（電子ビーム蒸着）法により形成する（半導体側多層金属層形成工程）。ここで、ＡｕＳｎ層中のＳｎの含有量は２０質量％とした。また、厚さ１０ｎｍのＡｕ層はＡｕＳｎ層の酸化防止層として機能する。
一方、図２を参照して、導電性基板１であるＳｉ基板に、フッ酸系エッチング液を用いて、溝幅５０μｍ、深さ１０μｍのパターン溝２０ｂと一辺が２００μｍの正方形のパターン面２０ａを有するパターン２０を形成する（パターン形成工程）。次いで、パターン形成されたＳｉ基板のパターン面２０ａ上にパターン面２０ａより面積が小さい主面を有する基板側多層金属層２９として、オーミック電極２であるＴｉ層（厚さ１５ｎｍ）／Ａｌ層（厚さ１５０ｎｍ）の複合層、接着用金属層２１であるＡｕ層（厚さ０．５μｍ）／ＡｕＳｎ層（厚さ３μｍ／Ａｕ層（厚さ１０ｎｍ）の複合層の順にＥＢ法にて形成する（基板側多層金属層形成工程）。
次に、図３を参照して、半導体側多層金属層３９と基板側多層金属層２９とを、各々の接着用金属層３３，２１が接合するように常温接合法を用いて室温（たとえば２０℃）でで貼り付ける（貼り付け工程）。
次に、図４を参照して、ＹＡＧ−ＴＨＧレーザ（波長３５５ｎｍ）を鏡面研磨したサファイア基板側から照射して、中間層１１であるＳｉドープＧａＮバッファ層とｎ型窒化物系半導体層１２であるｎ型ＧａＮ層の一部とを熱分解することにより、サファイア基板（下地基板１０）が多層半導体層１９から分離されるとともに、未貼付領域９ｂが貼付領域９ａから剥がれて分離される。すなわち、下地基板１０の分離工程と未貼付領域９ｂの分離工程が同時に行なわれる。こうして、発光層１３の側面１３ｓが多層金属層４９の側面４９ｓ（すなわち、基板側多層金属層２９の側面２９ｓおよび半導体側多層金属層３９の側面３９ｓ）および多層半導体層１９の側面１９ｓを含む面に沿って形成されている窒化物系半導体発光素子が得られる。この窒化物系半導体発光素子は、貼付領域９ａのみに多層半導体層１９の発光層１３が発光面を持つようにパターン化されている。
次に、図５の（ｂ）を参照して、下地基板１０であるサファイア基板が除去されて露出した発光面となるｎ型窒化物系半導体層１２であるｎ型ＧａＮ層上に半導体側電極７であるＩＴＯ（Ｉｎ2Ｏ3）層の透明電極を形成し、この透明電極の中心部に半導体側パッド電極８であるｎ型ボンディングパッド電極を形成する。また、導電性基板１であるＳｉ基板の裏側には、基板側電極６であるＴｉ層（厚さ２０ｎｍ）／Ａｌ層（厚さ２００ｎｍ）の複合層を蒸着法により形成する。蒸着後、３００℃で素子の熱処理を行なった。なお、本実施形態においては、ｎ型窒化物系半導体層１２上に透明電極（半導体側電極７）をほぼ全面に形成しているが、枝状の透明電極であってもよく、また、透明電極を設けずに、ｎ型窒化物系半導体層上にｎ型ボンディングパッド電極を形成してもよい。
さらに、導電性基板１であるＳｉ基板の裏面からパターン溝２０ｂに沿って分割ライン４０上にレーザ光を照射してスクライブライン４１を形成する。この分割ライン上でブレーキングを行うことにより、Ｓｉ基板を一辺が２５０μｍの正方形状のチップに分割する（チップ化工程）。このようにして、図７に示す本実施形態の窒化物系半導体発光素子７０が得られる。
本実施形態の窒化物系半導体発光素子は、多層半導体層上に形成された半導体側多層金属層と導電性基板のパターン面上に形成された基板側多層金属層とを貼り付けた後、多層半導体層および半導体側多層金属層板において基板側多層金属層が貼り付けられていない領域（未貼付領域）を分離することにより、多層半導体層と導電性基板とが均一に密着されており、かつ、パターン化された発光面を有する信頼性の高い発光素子が得られる。特に、本実施形態においては、半導体側多層金属層と基板側多層金属層との貼り付け（接合）を、室温で行なっているため、発光層へのダメージが無く、発光波長のムラが無くなくなり、また、接合後の発光波長の変化が小さくなる。さらにまた、接合後の導電性基板および下地基板の反りが低減される。
また、本実施形態の窒化物系半導体発光素子は、多層半導体層と導電性基板とが均一に密着されているため、多層半導体層から形成される発光面の剥がれが低減され、リーク電流も低減する。さらに、本窒化物系半導体発光素子は、導電性基板のパターン溝にそって導電性基板の裏面側からスクライブラインを入れることによりチップに分割するため、多層半導体層の側面をスクライブすることがなく、リーク電流が低減される。また、本実施形態の製造方法を用いることにより、発光面を有する窒化物系半導体層の分離が容易にできるため、安価で信頼性の高い窒化物系半導体発光素子の製造ができる。
上記のように、本発明にかかる窒化物系半導体発光素子は、多層半導体層上に形成された半導体側多層金属層と導電性基板のパターン面上に形成された基板側多層金属層とを貼り付けた後、多層半導体層および半導体側多層金属層板において基板側多層金属層が貼り付けられていない領域（未貼付領域）を分離することにより製造されるため、多層半導体層と導電性基板とが均一に密着されており、かつ、パターン化された発光面を有する信頼性の高い発光素子が簡便にかつ安価に歩留まりよく得られる。また、多層半導体層上に形成された半導体側多層金属層と、導電性基板のパターン面上に形成された基板側多層金属層とを貼り付けているために、基板側多層金属層が貼り付けられている領域（貼付領域）の面積が小さいため、貼り付け後の導電性基板および下地基板の反りが低減される。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
多層半導体層および半導体側多層金属層の形成工程を示す模式断面図である。 導電性基板のパターン形成工程と基板側多層金属層の形成工程を示す模式断面図である。 半導体側多層金属層と基板側多層金属層との貼り付け工程を示す模式断面図である。 下地基板ならびに多層半導体層および半導体側多層金属層において基板側多層金属層が貼り付けられていない領域を分離する工程を示す模式断面図である。 電極形成工程およびチップ化工程を示す模式断面図である。 本発明にかかる窒化物系半導体発光素子の一実施形態を示す模式断面図である。 本発明にかかる窒化物系半導体発光素子の他の実施形態を示す模式断面図である。 従来の窒化物系半導体発光素子を示す模式断面図である。
符号の説明
１，１００ 導電性基板、２，３ オーミック電極、６ 基板側電極、７ 半導体側電極、８ 半導体側パッド電極、９ａ 貼付領域、９ｂ 未貼付領域、１０ 下地基板、１１ 中間層、１２ ｎ型窒化物系半導体層、１３ 発光層、１３ｍ，１３ｎ，１９ｍ，１９ｎ，４９ｍ，４９ｎ 主面、１３ｓ，１９ｓ，２９ｓ，３９ｓ，４９ｓ 側面、１４ ｐ型窒化物系半導体層、１９ 多層半導体層、２０ パターン、２０ａ パターン面、２０ｂ パターン溝、２１，３３ 接着用金属層、２９ 基板側多層金属層、３１ 反射金属層、３２ バリア層、３９ 半導体側多層金属層、４９ 多層金属層、６０，７０，８０ 窒化物系半導体発光素子、１０１ 第１のオーミック電極、１０２ 第２のオーミック電極、１０３ ｐ型層、１０４ 活性層、１０５ ｎ型層、１０６ 負電極、１０７ 正電極。

Claims (15)

  1. 導電性基板の表面に溝を形成することにより形成されている、前記溝以外の領域であるパターン面と、前記パターン面上に形成されている多層金属層と、前記多層金属層上に形成されている多層半導体層とを含み、
    前記多層金属層は、前記導電性基板の前記パターン面上に形成されている基板側多層金属層と、前記多層半導体層上に形成されている半導体側多層金属層と、から構成され、
    前記基板側多層金属層と前記半導体側多層金属層と前記多層半導体層の主面は、前記パターン面よりも面積が小さく、前記多層半導体層は、ｐ型窒化物系半導体層、発光層およびｎ型窒化物系半導体層を含むことを特徴とする窒化物系半導体発光素子。
  2. 前記発光層の側面は、前記多層金属層の側面および前記多層半導体層の側面を含む面に沿って形成されていることを特徴とする請求項１に記載の窒化物系半導体発光素子。
  3. 前記導電性基板は、Ｓｉ、ＧａＡｓ、ＧａＰ、ＩｎＰおよびＧｅからなる群から選ばれる少なくとも１種類で形成され、凸状のパターン面を有することを特徴とする請求項１に記載の窒化物系半導体発光素子。
  4. 下地基板上に直接または中間層を介してｎ型窒化物系半導体層、発光層およびｐ型窒化物系半導体層を含む多層半導体層を形成し、前記多層半導体層上に半導体層側多層金属層を形成する工程と、
    導電性基板の表面に溝を形成することにより前記溝以外の領域であるパターン面を形成し、前記パターン面上に前記パターン面より面積の小さい主面を有する基板側多層金属層を形成する工程と、
    前記半導体側多層金属層と前記基板側多層金属層とを各々の接着用金属層が接合するように貼り付ける工程とを含む窒化物系半導体発光素子の製造方法。
  5. 前記下地基板は、サファイア、スピネル、ニオブ酸リチウム、ＳｉＣ、Ｓｉ、ＺｎＯおよびＧａＡｓからなる群から選ばれる少なくとも１種類で形成されている請求項４に記載の窒化物系半導体発光素子の製造方法。
  6. 前記中間層は、窒化物系バッファ層である請求項４に記載の窒化物系半導体発光素子の製造方法。
  7. 前記窒化物系バッファ層は導電性を有する請求項６に記載の窒化物系半導体発光素子の製造方法。
  8. 前記窒化物系バッファ層に、ドーパントとしてＳｉを１０13ｃｍ-3以上１０20ｃｍ-3以下添加することを特徴とする請求項６に記載の窒化物系半導体発光素子の製造方法。
  9. 前記半導体側多層金属層と前記基板側多層金属層との貼り付け工程において、各々の接着用金属層を金属の共晶接合方法を用いて接合することを特徴とする請求項４に記載の窒化物系半導体発光素子の製造方法。
  10. 前記半導体側多層金属層と前記基板側多層金属層との貼り付け工程において、各々の接着用金属層を金属の常温接合方法を用いて接合することを特徴とする請求項４に記載の窒化物系半導体発光素子の製造方法。
  11. 前記下地基板を前記多層半導体層から分離する下地基板の分離工程をさらに含む請求項４に記載の窒化物系半導体発光素子の製造方法。
  12. 前記多層半導体層および前記半導体側多層金属層における前記基板側多層金属層が貼り付けられていない領域を、前記多層半導体層および前記半導体側多層金属層における前記基板側多層金属層が貼り付けられている領域から分離する未貼付領域の分離工程をさらに含む請求項１１に記載の窒化物系半導体発光素子の製造方法。
  13. 前記下地基板の分離工程と前記未貼付領域の分離工程は、同時に行なわれることを特徴とする請求項１２に記載の窒化物系半導体発光素子の製造方法。
  14. 前記下地基板の分離工程と前記未貼付領域の分離工程は、下地基板側からレーザ光を照射することにより、同時に行なわれることを特徴とする請求項１３に記載の窒化物系半導体発光素子の製造方法。
  15. 前記導電性基板に形成された前記溝と対向する前記導電性基板の裏面からスクライブラインを入れることにより、前記導電性基板をチップ状に分割する工程をさらに含む請求項４に記載の窒化物系半導体発光素子の製造方法。
JP2006042630A 2005-04-12 2006-02-20 窒化物系半導体発光素子およびその製造方法 Active JP4767035B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006042630A JP4767035B2 (ja) 2005-04-12 2006-02-20 窒化物系半導体発光素子およびその製造方法
US11/403,511 US20060226434A1 (en) 2005-04-12 2006-04-12 Nitride-based semiconductor light emitting device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005114386 2005-04-12
JP2005114386 2005-04-12
JP2006042630A JP4767035B2 (ja) 2005-04-12 2006-02-20 窒化物系半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006319311A JP2006319311A (ja) 2006-11-24
JP4767035B2 true JP4767035B2 (ja) 2011-09-07

Family

ID=37082368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006042630A Active JP4767035B2 (ja) 2005-04-12 2006-02-20 窒化物系半導体発光素子およびその製造方法

Country Status (2)

Country Link
US (1) US20060226434A1 (ja)
JP (1) JP4767035B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101543328B1 (ko) * 2008-11-18 2015-08-11 삼성전자주식회사 발광 소자 및 발광 소자의 제조 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439551B2 (en) * 2004-07-08 2008-10-21 Sharp Kabushiki Kaisha Nitride-based compound semiconductor light emitting device
JP4371956B2 (ja) * 2004-09-02 2009-11-25 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
JP2008091862A (ja) 2006-09-08 2008-04-17 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2008117824A (ja) * 2006-11-01 2008-05-22 Sharp Corp 窒化物系半導体素子の製造方法
JP2008130799A (ja) * 2006-11-21 2008-06-05 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
JP5260890B2 (ja) * 2007-05-24 2013-08-14 パナソニック株式会社 センサ装置およびその製造方法
TWI411124B (zh) * 2007-07-10 2013-10-01 Delta Electronics Inc 發光二極體裝置及其製造方法
JP2009105123A (ja) * 2007-10-22 2009-05-14 Showa Denko Kk 発光ダイオードおよびその製造方法
KR100996446B1 (ko) * 2010-05-24 2010-11-25 엘지이노텍 주식회사 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
JP6245791B2 (ja) 2012-03-27 2017-12-13 日亜化学工業株式会社 縦型窒化物半導体素子およびその製造方法
FR2992466A1 (fr) * 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
CN108447855B (zh) 2012-11-12 2020-11-24 晶元光电股份有限公司 半导体光电元件的制作方法
US9873170B2 (en) * 2015-03-24 2018-01-23 Nichia Corporation Method of manufacturing light emitting element
CN110574175B (zh) * 2018-07-27 2023-08-25 天津三安光电有限公司 一种半导体发光元件
JP7223772B2 (ja) * 2018-12-26 2023-02-16 京セラ株式会社 電子部品の接合方法および接合構造体
US20230282594A1 (en) * 2022-03-07 2023-09-07 Western Digital Technologies, Inc. Semiconductor wafer and semiconductor dies formed therefrom including grooves along long edges of the semiconductor dies

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4605942A (en) * 1984-10-09 1986-08-12 At&T Bell Laboratories Multiple wavelength light emitting devices
DE19632626A1 (de) * 1996-08-13 1998-02-19 Siemens Ag Verfahren zum Herstellen von Halbleiterkörpern mit MOVPE-Schichtenfolge
JP2000091636A (ja) * 1998-09-07 2000-03-31 Rohm Co Ltd 半導体発光素子の製法
US6169294B1 (en) * 1998-09-08 2001-01-02 Epistar Co. Inverted light emitting diode
JP2000183438A (ja) * 1998-12-16 2000-06-30 Mitsubishi Electric Corp 半導体レーザ装置の製造方法
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
US6201264B1 (en) * 1999-01-14 2001-03-13 Lumileds Lighting, U.S., Llc Advanced semiconductor devices fabricated with passivated high aluminum content III-V materials
US6320206B1 (en) * 1999-02-05 2001-11-20 Lumileds Lighting, U.S., Llc Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks
US20010042866A1 (en) * 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
JP2001168388A (ja) * 1999-09-30 2001-06-22 Sharp Corp 窒化ガリウム系化合物半導体チップ及びその製造方法ならびに窒化ガリウム系化合物半導体ウエハー
US6573537B1 (en) * 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
US6570186B1 (en) * 2000-05-10 2003-05-27 Toyoda Gosei Co., Ltd. Light emitting device using group III nitride compound semiconductor
US6562648B1 (en) * 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
JP2002280602A (ja) * 2001-03-21 2002-09-27 Toshiba Corp 垂直共振器型発光ダイオード及びその発光ダイオードを用いた光送信モジュール
US6723165B2 (en) * 2001-04-13 2004-04-20 Matsushita Electric Industrial Co., Ltd. Method for fabricating Group III nitride semiconductor substrate
JP4131623B2 (ja) * 2001-09-12 2008-08-13 三洋電機株式会社 電極構造およびその製造方法
EP2290715B1 (en) * 2002-08-01 2019-01-23 Nichia Corporation Semiconductor light-emitting device, method for manufacturing the same, and light-emitting apparatus including the same
JP4004378B2 (ja) * 2002-10-24 2007-11-07 ローム株式会社 半導体発光素子
US20040130263A1 (en) * 2003-01-02 2004-07-08 Ray-Hua Horng High brightness led and method for producing the same
JP4325232B2 (ja) * 2003-03-18 2009-09-02 日亜化学工業株式会社 窒化物半導体素子
JP4362696B2 (ja) * 2003-03-26 2009-11-11 ソニー株式会社 発光素子およびその製造方法、ならびに表示装置
JP4136795B2 (ja) * 2003-06-03 2008-08-20 株式会社沖データ 半導体装置の製造方法
JP2005150675A (ja) * 2003-11-18 2005-06-09 Itswell Co Ltd 半導体発光ダイオードとその製造方法
JP4868709B2 (ja) * 2004-03-09 2012-02-01 三洋電機株式会社 発光素子
JP2006128602A (ja) * 2004-03-30 2006-05-18 Sanyo Electric Co Ltd 半導体レーザ装置およびその製造方法
US7439551B2 (en) * 2004-07-08 2008-10-21 Sharp Kabushiki Kaisha Nitride-based compound semiconductor light emitting device
US20060017060A1 (en) * 2004-07-26 2006-01-26 Nai-Chuan Chen Vertical conducting nitride diode using an electrically conductive substrate with a metal connection
TWI374552B (en) * 2004-07-27 2012-10-11 Cree Inc Ultra-thin ohmic contacts for p-type nitride light emitting devices and methods of forming
JP2006073619A (ja) * 2004-08-31 2006-03-16 Sharp Corp 窒化物系化合物半導体発光素子
JP4371956B2 (ja) * 2004-09-02 2009-11-25 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
US20060151801A1 (en) * 2005-01-11 2006-07-13 Doan Trung T Light emitting diode with thermo-electric cooler

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101543328B1 (ko) * 2008-11-18 2015-08-11 삼성전자주식회사 발광 소자 및 발광 소자의 제조 방법

Also Published As

Publication number Publication date
US20060226434A1 (en) 2006-10-12
JP2006319311A (ja) 2006-11-24

Similar Documents

Publication Publication Date Title
JP4767035B2 (ja) 窒化物系半導体発光素子およびその製造方法
TWI771314B (zh) 巨量轉移電子元件的方法
CN100514682C (zh) 半导体发光器件、其结构单元及制造方法
TWI300277B (en) Method for manufacturing gallium nitride light emitting diode devices
JP4925726B2 (ja) 発光ダイオードの製造方法
EP2063469B1 (en) Method of manufacturing vertical light emitting diode
JP4597796B2 (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP2011522427A (ja) オプトエレクトロニクス部品およびその製造方法
JP2006073619A (ja) 窒化物系化合物半導体発光素子
JP2008091862A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
TWI305960B (en) Light emitting diode and method manufacturing the same
EP2642533A2 (en) Semiconductor light emitting element
TWI222759B (en) Light emitting diode and method for manufacturing the same
JP2007005361A (ja) 発光素子
JP5746439B2 (ja) 発光素子およびその製造方法
CN100449806C (zh) 氮化物基半导体发光装置及其制造方法
JP5041653B2 (ja) 窒化物半導体発光素子およびその製造方法
JP2009283762A (ja) 窒化物系化合物半導体ｌｅｄの製造方法
JP4570683B2 (ja) 窒化物系化合物半導体発光素子の製造方法
TW202004851A (zh) 發光元件的製造方法
JP5605033B2 (ja) 発光ダイオードの製造方法、切断方法及び発光ダイオード
JP2008251605A (ja) 発光素子の製造方法
JP2014120511A (ja) 半導体装置の製造方法及び半導体装置
US9048090B2 (en) Semiconductor element and method of manufacturing same
KR20070043296A (ko) 수직 구조 발광 다이오드 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110614

R150 Certificate of patent or registration of utility model

Ref document number: 4767035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3