JP2014120511A - 半導体装置の製造方法及び半導体装置 - Google Patents

Abstract

【課題】半導体素子の一方の面側に形成された複数の電極を、対向基板の電極に接合するための新規な技術を提供する。
【解決手段】成長基板上に第１半導体層、活性層、第２半導体層の積層構造を形成し、第２半導体層上に第２半導体層側電極を形成し、積層構造を第２半導体層側からエッチングして第１半導体層を露出する凹部を形成し、凹部底面の第１半導体層上に、第２半導体層側電極の形成材料より低融点の材料を用い、第２半導体層側電極の上面よりも突き出すような厚さで、第１半導体層側電極を形成し、支持基板上、第１、第２半導体層側電極と対応する位置にそれぞれ第１、第２支持基板側電極を形成し、成長基板と支持基板を対向させて第１半導体層側電極と第１支持基板側電極を接触させ、加熱しながら圧力を加え第１半導体層側電極を押し潰し、第２半導体層側電極と第２支持基板側電極を接触させる。
【選択図】図２−５

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。

一方の面側で複数の電極が形成された半導体素子が用いられており、複数の電極を対向基板の電極に接合する技術が提案されている（例えば特許文献１、２参照）。

特開平０２−０６５１８１号公報 特表２０１０−５２５５８５号公報

本発明の一目的は、半導体素子の一方の面側に形成された複数の電極を、対向基板の電極に接合するための新規な技術を提供することである。

本発明の一観点によれば、
成長基板上に、第１導電型を有する第１半導体層、活性層、及び前記第１導電型と逆の第２導電型を有する第２半導体層を有する積層構造を形成する工程と、
前記第２半導体層上に、第２半導体層側電極を形成する工程と、
前記積層構造を前記第２半導体層側からエッチングして、底面に前記第１半導体層を露出する凹部を形成する工程と、
前記凹部の底面に露出した前記第１半導体層上に、前記第２半導体層側電極を形成する材料よりも低融点の材料を用いて、上面が前記第２半導体層側電極の上面よりも突き出すような厚さで、第１半導体層側電極を形成する工程と、
支持基板上において、前記第１半導体層側電極と対応する位置に第１支持基板側電極を形成し、前記第２半導体層側電極と対応する位置に第２支持基板側電極を形成する工程と、
前記成長基板の前記第１及び第２半導体層側電極の形成側と、前記支持基板の前記第１及び第２支持基板側電極の形成側とを対向させて、前記第１半導体層側電極と前記第１支持基板側電極とを接触させる工程と、
加熱しながら、前記成長基板と前記支持基板との間に圧力を加えて、前記第１半導体層側電極を押し潰し、前記第２半導体層側電極と前記第２支持基板側電極とを接触させる工程と
を有する半導体装置の製造方法
が提供される。

低融点の材料を用いて第２半導体層側電極の上面よりも突き出すように第１半導体層側電極を形成し、第１半導体層側電極を押し潰すことにより、第１及び第２半導体層側電極を、支持基板側の第１及び第２支持基板側電極と接触させることが容易になる。

図１Ａ及び図１Ｂは、実施例による発光素子のｐ側電極及びｎ側電極の概略構造を示す平面図及び断面図である。 図２Ａ〜図２Ｃは、実施例による半導体発光装置の製造方法の主要工程を示す概略断面図である。 図２Ｄ及び図２Ｅは、実施例による半導体発光装置の製造方法の主要工程を示す概略断面図である。 図２Ｆ及び図２Ｇは、実施例による半導体発光装置の製造方法の主要工程を示す概略断面図である。 図２Ｈ〜図２Ｊは、実施例による半導体発光装置の製造方法の主要工程を示す概略断面図である。 図２Ｋ及び図２Ｌは、実施例による半導体発光装置の製造方法の主要工程を示す概略断面図である。 図２Ｍ及び図２Ｎは、実施例による半導体発光装置の製造方法の主要工程を示す概略断面図である。 図２Ｏ及び図２Ｐは、実施例による半導体発光装置の製造方法の主要工程を示す概略断面図である。 図３Ａ及び図３Ｂは、実施例の変形例による半導体発光装置の製造方法の主要工程を示す概略断面図である。 図４Ａ及び図４Ｂは、応用例による車両用灯具の概略断面図である。

本発明の実施例による半導体発光装置について説明する。本実施例では、一方向に並んだ複数の発光素子が直列接続された発光ダイオード（ＬＥＤ）アレイを形成する。成長基板上に形成された複数の発光素子が、支持基板に貼り合せられることにより、支持基板上の電極を介して直列接続される。

図１Ａ及び図１Ｂを参照する。図１Ａは、実施例による発光素子のｐ側電極及びｎ側電極の概略配置を示す平面図である。一例として、２つの発光素子が並んだ部分を示す。各発光素子において、ｐ側電極Ｅｐは、素子のほぼ全面上に亘って配置されている。ｐ側電極Ｅｐの内側に、ｐ側電極Ｅｐの形成されていない領域が離散的に、例えば行列状に分布して設けられ、その領域にｎ側電極Ｅｎが配置されている。

図１Ｂ（後述の図２Ｏと同一の図）は、支持基板（２１）に貼り合わされた発光素子（１０ａ及び１０ｂ）のｐ側電極Ｅｐ及びｎ側電極Ｅｎを示す概略断面図である。ｐ側電極Ｅｐは、ｐ型半導体層４上に形成され、ｎ側電極Ｅｎは、ｐ型半導体層４側から掘られてｎ型半導体層２に達する凹部の底面に露出したｎ型半導体層２上に形成されている。ｐ側電極Ｅｐとｎ側電極Ｅｎとの間に電圧を印加することにより、発光が生じる。複数のｎ側電極Ｅｎを面内に分布させることにより、面内での電流分布均一化を図って、発光分布の均一化を図ることができる。

ｐ側電極Ｅｐは、例えば一辺１０００μｍ程度の矩形状である。ｎ側電極Ｅｎは、例えば行方向及び列方向のピッチを２００μｍとして、一行（一列）当り５個、全部で２５個程度配置され、各ｎ側電極Ｅｎは、（支持基板との貼り合せ前の状態で）例えば直径が２０μｍ程度の円状である。

素子内のｐ側電極Ｅｐの面積に対する全ｎ側電極Ｅｎの面積の比率は、電流を流しやすくする観点から０．１％以上が好ましく、また、ｎ側電極Ｅｎの形成領域ではｐｎ接合形成部が除去され発光が得られないので、発光量低下抑制の観点から２０％以下が好ましい。素子内で、ｐ側電極Ｅｐの面積は、全ｎ側電極Ｅｎの面積に比べて広くなる。

図２Ａ〜図２Ｐは、実施例による半導体発光装置の製造方法の主要工程を示す概略断面図である。ｎ側電極の配置領域に沿った断面を示す。図２Ａ〜図２Ｏは、代表的に、１つ分の発光素子の形成領域、及びその隣接発光素子の接続部分近傍を図示する。

図２Ａを参照する。成長基板１上に、発光を生じるデバイス構造層５を形成する。例えば、成長基板１はサファイアが用いられ、デバイス構造層５は窒化物系半導体層の積層で形成される。半導体層の成長方法として、例えば有機金属化学気相堆積（ＭＯＣＶＤ）が用いられる。

具体的には、例えば、サファイア基板１をＭＯＣＶＤ装置に投入後、サーマルクリーニングを行い、ＧａＮバッファ層及びアンドープのＧａＮ層を成長させた後に、Ｓｉ等をドープした膜厚５μｍ程度のｎ型ＧａＮ層２を成長させる。なお、断面図において、ＧａＮバッファ層及びアンドープＧａＮ層を、ｎ型ＧａＮ層２とまとめて示す。

さらに、ｎ型ＧａＮ層２上に、ＩｎＧａＮ量子井戸層を含む多重量子井戸発光層（活性層）３を成長させ、活性層３上に、Ｍｇ等をドープした膜厚０．５μｍ程度のｐ型ＧａＮ層４を成長させる。ｎ型ＧａＮ層２、活性層３、及びｐ型ＧａＮ層４を含んで、ＧａＮ系デバイス構造層５が形成される。

成長基板１は、ＧａＮのエピタキシャル成長が可能な格子定数を有する単結晶基板であり、後でレーザーリフトオフによる基板剥離を可能にするよう、ＧａＮの吸収端波長である３６２ｎｍの光に対して透明なものから選択される。サファイア以外に、スピネル、ＳｉＣ、ＺｎＯ等を用いることもできる。

図２Ｂを参照する。ｐ型ＧａＮ層４上に、例えば、電子ビーム蒸着及びリフトオフを用い、Ｎｉ層（膜厚０．５ｎｍ）、Ａｇ層（膜厚２００ｎｍ）、及びＮｉ層（膜厚０．５ｎｍ）が積層された金属膜（全体の膜厚２０１ｎｍ）により、ｐ側電極層６を形成する。ｐ側電極層６は、反射電極層としても機能させる。反射電極材料として、Ａｇ、Ｐｔ、Ｎｉ、Ａｌ、Ｐｄ及びこれらの合金を用いることができる。

図２Ｃを参照する。ｐ側電極層６上に、例えば、スパッタリング及びリフトオフを用い、ｐ側電極層６側からＴｉＷ層（膜厚３００ｎｍ）、Ｐｔ層（膜厚１００ｎｍ）、及びＡｕ層（膜厚５００ｎｍ）が積層された金属膜（全体の膜厚９００ｎｍ）により、ｐ側接着層７を形成する。

ＴｉＷ層及びＰｔ層は、ｐ側電極層（反射電極層）６に含まれるＡｇ層の拡散防止層として機能し、拡散防止層は、ｐ側電極層６の全面を覆うように、ｐ側電極層６よりも一回り大きく形成することが好ましい。例えば、Ａｇ層の拡散防止層として、Ｔｉ、Ｗ、Ｐｔ、Ｐｄ、Ｍｏ、Ｒｕ、Ｉｒ、Ａｕ及びこれらの合金を用いることができる。

ｐ側接着層７は、支持基板との接着層として機能させるとともに、電極層としても機能させる。ｐ側電極層６とｐ側接着層７とをまとめて、発光素子のｐ側電極Ｅｐと捉えることができる。

図２Ｄを参照する。ｐ側接着層７を覆ってｐ型ＧａＮ層４上に、レジストパターンＲＰ１を形成する。レジストパターンＲＰ１は、ｎ側電極の形成部に開口を有する。レジストパターンＲＰ１をマスクとしたエッチングにより、開口内のデバイス構造層５を、ｐ型ＧａＮ層４側から、ｎ型ＧａＮ層２に達する深さまでエッチングして、凹部８を形成する。例えば、Ｃｌ_２及びＡｒをエッチングガスとしたドライエッチングが用いられる。その後、レジストパターンＲＰ１を除去する。

例えば、膜厚５μｍ程度のｎ型ＧａＮ層２、膜厚０．１μｍ程度の活性層３、及び、膜厚０．５μｍ程度のｐ型ＧａＮ層４を含むデバイス構造層５に対し、ｐ型ＧａＮ層４側から深さ１μｍ程度のエッチングを行う。凹部８の底面の直径は、例えば３０μｍ程度である。

図２Ｅを参照する。凹部８の底面に露出したｎ型ＧａＮ層２上に、例えば、電子ビーム（ＥＢ）蒸着及びリフトオフを用い、ｎ型ＧａＮ層２側からＴｉ層（膜厚１ｎｍ）、Ａｌ層（膜厚２００ｎｍ）、Ｔｉ層（膜厚１００ｎｍ）、Ｐｔ層（膜厚２００ｎｍ）、Ａｕ層（膜厚１０００ｎｍ）、Ｉｎ層（膜厚１１００ｎｍ）、及びＡｕ層（膜厚２００ｎｍ）が積層された金属膜（全体の膜厚２８０１ｎｍ）により、ｎ側電極層９を形成する。ｐ側電極層６とｐ側接着層７とをまとめて捉えたｐ側電極Ｅｐに対して、ｎ側電極層９を、発光素子のｎ側電極Ｅｎと捉えることができる。

Ｉｎ（融点１５６．６℃）の層は、融点４００℃以下の低融点の金属層として設けられており、後述するｎ側電極層９の突き出し高さと支持基板側の凹部深さとの差分である、ｎ側電極層９が押し潰される高さ（厚さ）よりも厚く積まれている。

ｎ側電極層９は、上面が、ｐ側接着層７の上面から突き出すように形成される。例えば、凹部８の深さは１μｍであり、ｐ側電極層６とｐ側接着層７とを合わせたｐ側電極Ｅｐの厚さは１１０１ｎｍであり、ｎ側電極層９の厚さは２８０１ｎｍである。従って例えば、ｎ側電極層９の上面の、ｐ側接着層７の上面からの突き出し高さは、７００ｎｍ程度となる。

なお（後述の第１比較例参照）、例えばｐ側電極とｎ側電極の上面を厳密に揃えて（面一に）形成することは難しい。ｐ型半導体層上に形成されるｐ側電極と、凹部底面のｎ型半導体層上に形成されるｎ側電極とは、別々の成膜工程で形成されるからである。なお、ｐ側電極は、平坦性高く形成することができる。

図２Ｆを参照する。個々の発光素子へ分割するためのマスクとして、各発光素子を覆う形状のレジストパターンＲＰ２を形成する。レジストパターンＲＰ２をマスクとしたエッチングにより、素子間でデバイス構造層５を成長基板１が露出するまでエッチングして、発光素子１０ａ、発光素子１０ｂ等を分離する。例えば、Ｃｌ_２及びＡｒをエッチングガスとしたドライエッチングが用いられる。その後、レジストパターンＲＰ２を除去する。

図２Ｇを参照する。例えば、スパッタリング及びリフトオフを用い、酸化シリコンにより、絶縁保護膜１１を形成する。絶縁保護膜１１は、ｐ側電極Ｅｐ及びｎ側電極Ｅｎを露出し、その他の領域を覆う。凹部８の側面及び素子側面に露出したｎ型ＧａＮ層２、活性層３、及びｐ型ＧａＮ層４が、絶縁保護膜１１で覆われて、ｐｎ接合の短絡が抑制される。

図２Ｈを参照する。支持基板２１を準備する。支持基板２１として、例えばシリコン基板が用いられる。シリコン基板２１上に、まず、熱酸化により酸化シリコン絶縁膜２２を形成する。絶縁膜２２の膜厚は、絶縁性を確保する目的を達成できる厚さであればよい。

次に、絶縁膜２２上に、例えば、ＥＢ蒸着及びリフトオフを用い、絶縁膜２２側からＴｉ層（膜厚１００ｎｍ）、Ｐｔ層（膜厚２００ｎｍ）、及びＡｕ層（膜厚２０００ｎｍ）が積層された金属膜（全体の膜厚２３００ｎｍ）により、素子ごとに配置された支持基板ｎ側電極層２３を形成する。

図２Ｉを参照する。支持基板ｎ側電極層２３を覆って絶縁膜２２の上方に、例えば、スパッタリングにより、膜厚６００ｎｍの酸化シリコン層を堆積する。フォトリソグラフィ及びドライエッチングにより、この酸化シリコン層をパターニングして、絶縁膜２４を形成する。

絶縁膜２４は、後に形成される支持基板ｐ側接着層２５ｐの下方に配置され、支持基板ｐ側接着層２５ｐと支持基板ｎ側電極層２３とを素子内で電気的に分離する。絶縁膜２４は、後に形成される支持基板ｎ側接着層２５ｎの形成領域上には配置されない。

図２Ｊを参照する。支持基板ｎ側電極層２３及び絶縁膜２４を覆って絶縁膜２２の上方に、例えば、ＥＢ蒸着及びリフトオフを用い、絶縁膜２２側からＴｉ層（膜厚６００ｎｍ）、Ｐｔ層（膜厚５０ｎｍ）、及びＡｕ層（膜厚１０００ｎｍ）が積層された金属膜（全体の膜厚１６５０ｎｍ）により、支持基板ｐ側接着層２５ｐ及び支持基板ｎ側接着層２５ｎを形成する。

支持基板ｐ側接着層２５ｐは、発光素子１０ａ、１０ｂに形成されたｐ側接着層７と対向する位置に配置される。支持基板ｎ側接着層２５ｎは、発光素子１０ａ、１０ｂに形成されたｎ側電極層９と対向する位置に配置される。支持基板ｐ側接着層２５ｐ及び支持基板ｐ側接着層２５ｎは、発光素子１０ａ、１０ｂとの接着層として機能させるとともに、電極層としても機能させる（発光素子１０ａ、１０ｂと支持基板２１とが接着された状態は、図２Ｌ参照）。

発光素子１０ａに接続される支持基板ｐ側接着層２５ｐ、支持基板ｎ側接着層２５ｎ、及び、支持基板ｎ側電極層２３を、それぞれ、支持基板ｐ側接着層２５ｐａ、支持基板ｎ側接着層２５ｎａ、及び、支持基板ｎ側電極層２３ａと呼ぶ。

発光素子１０ｂに接続される支持基板ｐ側接着層２５ｐ、支持基板ｎ側接着層２５ｎ、及び、支持基板ｎ側電極層２３を、それぞれ、支持基板ｐ側接着層２５ｐｂ、支持基板ｎ側接着層２５ｎｂ、及び、支持基板ｎ側電極層２３ｂと呼ぶ。

支持基板ｐ側接着層２５ｐａは、発光素子１０ｂ側端部が、支持基板ｎ側電極層２３ｂの発光素子１０ａ側端部上に重なるように形成されて、支持基板ｎ側電極層２３ｂと電気的に接続されている。

本実施例では、支持基板ｐ側接着層２５ｐ及び支持基板ｐ側接着層２５ｎを、同一の成膜工程で形成している。支持基板ｎ側電極層２３上に、支持基板ｐ側接着層２５ｐは絶縁膜２４を介して形成され、支持基板ｎ側接着層２５ｎは、直接形成される。このため、支持基板ｎ側接着層２５ｎの上面は、絶縁膜２４の厚さ分、支持基板ｐ側接着層２５ｐの上面よりも低く形成されている。

支持基板２１は、熱膨張係数が、成長基板１として用いられているサファイア（７．５×１０^−６／Ｋ）や、デバイス構造層５を形成しているＧａＮ（５．６×１０^−６／Ｋ）に近く、熱伝導率が高い材料が好ましい。例えば、Ｓｉ、ＡｌＮ、Ｍｏ、Ｗ、ＣｕＷ等を用いることができる。

図２Ｋを参照する。素子のｐ側接着層７及びｎ側電極層９と、支持基板ｐ側接着層２５ｐ及び支持基板ｎ側接着層２５ｎとを位置合わせして、成長基板１と支持基板２１とを対向させる。図２Ｋは、成長基板１と支持基板２１とを近づけ、ｎ側電極層９が、支持基板ｎ側接着層２５ｎと接触した状態を示す。

ｎ側電極層９は、ｐ側接着層７の表面から例えば７００ｎｍ程度、突き出して形成されている。支持基板ｎ側接着層２５ｎは、支持基板ｐ側接着層２５ｐの表面に対して、絶縁膜２４の厚さ分、例えば６００ｎｍ程度、凹んで形成されている。

ｎ側電極層９の突き出し高さは、支持基板ｎ側接着層２５ｎの凹み深さよりも、大きく設定されており、この差分は、この例では１００ｎｍとなっている。ｎ側電極層９の突き出し高さは、支持基板ｎ側接着層２５ｎの凹み深さよりも大きく設定されていればよい。この差分は、好ましくは２０ｎｍ以上２０００ｎｍ以下とし、２０ｎｍ以上５００ｎｍ以下とすることがより好ましい。

図２Ｌを参照する。成長基板１と支持基板２１との間に、例えば、２００℃で加熱しながら、３ＭＰａ程度の圧力を加えることにより、ｎ側電極層９を押し潰す。ｎ側電極層９の材料として、例えばｐ側接着層７を形成するＡｕに比べて低融点の材料、例えばＩｎを用いることにより、ｎ側電極層９を押し潰すことが容易になる。加熱により、Ｉｎ層は潰しやすくなっている。加熱温度は、Ｉｎの融点（１５６．６℃）以上とすることが好ましく、ｐ側接着層７のＡｕの融点よりは低くすることが好ましい。ｎ側電極層９が、上述の差分の厚さ押し潰されることにより、ｐ側接着層７と支持基板ｐ側接着層２５ｐとが接触する。

なお、ｎ側電極層９が、例えばｐ側接着層７に比べて狭いことにより、ｎ側電極層９に加わる圧力を大きくすることができ、ｎ側電極層９を押し潰すことが容易になっている。

例えば２００℃の加熱及び３ＭＰａ程度の加圧を行う状態を、例えば１時間程度保持する。ｎ側電極層９に含まれるＩｎは、融点以上の加熱により融け、支持基板ｎ側接着層２５ｎに含まれるＡｕとＩｎＡｕ合金を生成する。このようにして、ｎ側電極層９と支持基板ｎ側接着層２５ｎとが共晶接合される。一方、ｐ側接着層７と支持基板ｐ側接着層２５ｐとは、ｐ側接着層７のＡｕ層と、支持基板ｐ側接着層２５ｐのＡｕ層とが固相拡散接合される。

このように、ｎ側電極層９と支持基板ｎ側接着層２５ｎとを接着するとともに、ｐ側接着層７と支持基板ｐ側接着層２５ｐとを接着して、発光素子１０ａ、１０ｂを支持基板２１に接合することができる。

ｐ側電極及びｎ側電極が、対向する支持基板側電極と揃った高さで形成されている構造を、第１比較例とする。しかし、発光素子のｐ側電極とｎ側電極、及び、支持基板側の電極の表面高さを、成膜時に厳密に制御することは容易でない。

これに起因して、第１比較例では、発光素子のｐ側電極と複数のｎ側電極を同時に、支持基板側電極に接触させることが難しい。良好な接触を得ようとすると、例えば、電極高さを平坦に揃える高さ揃え工程が必要となる。

本実施例では、ｎ側電極を、低融点材料により十分な突き出し高さで形成している。これにより、貼り合せ時に各ｎ側電極を押し潰し、発光素子のｐ側電極が支持基板側電極と接触しているとともに、各ｎ側電極が支持基板側電極と接触しているような形状に、ｎ側電極形状を変形させることが容易になる。なお、複数のｎ側電極の成膜時の高さがばらついていたとしても、それぞれのｎ側電極が押し潰されることにより、それぞれのｎ側電極について接触を確保できる。

このように、本実施例では、発光素子のｐ側電極と、複数のｎ側電極を同時に、支持基板側電極に接触させることが容易となる。なお、ｎ側電極は、例えばｐ側電極に比べて狭い。このため、貼り合せ時に掛かる圧力を高め、ｎ側電極を押し潰すことが容易となる。

ｐ側電極とｎ側電極の両方が、Ｉｎを含む低融点材料で形成されている構造を、第２比較例とする。ｐ側電極とｎ側電極の両方が低融点材料であれば、支持基板側電極との接触がより容易になるようにも思われる。第２比較例では、ｐ側電極及びｎ側電極が、ＩｎＡｕ合金により共晶接合される。しかし、ＩｎＡｕ合金による共晶接合は、Ａｕ−Ａｕ固相拡散接合に比べて接着強度が低い。第２比較例では、高い接着強度が得られない。また、ＩｎＡｕ混晶層は、純金属に比べて熱抵抗が大きく、その接合面での放熱能力は、Ａｕ−Ａｕ固相拡散接合面で得られる放熱能力に比べて低い。第２比較例では、高い放熱能力が得られない。

本実施例では、相対的に広いｐ側電極を、Ａｕ−Ａｕ固相拡散接合で接着し、相対的に狭いｎ側電極を、ＩｎＡｕ合金による共晶接合で接着している。これにより、高い接着強度とともに高い放熱能力が得られる。

図２Ｍを参照する。例えばＵＶエキシマレーザの光Ｌｕｖを成長基板（サファイア基板）１の裏面側から照射し、バッファ層を加熱分解することで、レーザーリフトオフによる成長基板１の剥離を行う。なお、成長基板１の剥離あるいは除去は、エッチング等の別の手法を用いてもよい。

レーザーリフトオフにより発生したＧａを熱水などで除去し、その後塩酸で表面処理する。これにより、ｎ型ＧａＮ層２が露出する。なお、表面処理に用いる薬剤は、窒化物半導体をエッチングできるものであればよく、リン酸、硫酸、ＫＯＨ、ＮａＯＨなどの酸やアルカリなどの薬剤を用いることができる。また、表面処理はＡｒプラズマや塩素系プラズマを用いたドライエッチングや、研磨などで行ってもよい。

さらに、ｎ型ＧａＮ層２の表面の、反応性イオンエッチング（ＲＩＥ）等のドライエッチング装置を用いたＣｌ、Ａｒ処理により、または、ＣＭＰ研磨装置を用いた平滑化処理により、レーザー痕やレーザーダメージ層を除去する。

図２Ｎを参照する。光取り出し効率を向上させるため、露出したｎ型ＧａＮ層２の表面に、例えば、ＫＯＨやＴＭＡＨ等のアルカリ性溶液への浸漬によるウェットエッチングで、凹凸加工を施す（光取り出し構造を形成する）。

図２Ｏを参照する。例えば、スパッタリング及びリフトオフを用い、膜厚１００ｎｍ〜６００ｎｍ程度の酸化シリコン膜を形成して、ｎ型ＧａＮ層２の表面に、保護膜１２を形成する。なお、保護膜１２のパターニングは、上述のリフトオフに限らず、バッファードフッ酸によるウェットエッチングや、ＲＩＥによるドライエッチング等を用いることもできる。

各発光素子において、ｐ側電極Ｅｐとｎ側電極Ｅｎとの間に電圧を印加することにより、デバイス構造層５から発光が得られる。発光素子１０ａのｐ側電極Ｅｐ（ｐ側電極層６及びｐ側接着層７）が、支持基板ｐ側接着層２５ｐａ、支持基板ｎ側電極層２３ｂ、及び支持基板ｎ側接着層２５ｎｂを介して、発光素子１０ｂのｎ側電極Ｅｎ（ｎ側電極層９）に接続されている。このようにして、発光素子１０ａと発光素子１０ｂとが、直列接続される。

発光素子１０ｂと発光素子１０ａとの接続関係と同様にして、発光素子１０ａは、さらに紙面左方に形成された発光素子と直列接続される。あるいは、発光素子１０ａがＬＥＤアレイ左端に配置されている場合は、支持基板ｎ側電極層２３ａを介して、ｎ側電極が外部に取り出される。

発光素子１０ａと発光素子１０ｂとの接続関係と同様にして、発光素子１０ｂは、さらに紙面右方に形成された発光素子と直列接続される。あるいは、発光素子１０ｂがＬＥＤアレイ右端に配置されている場合は、支持基板ｐ側接着層２５ｐｂを介して、ｐ側電極が外部に取り出される。このようにして、複数個の発光素子が直列接続されたＬＥＤアレイが形成される。

図２Ｐを参照する。図２Ｐは、４つの発光素子が直列接続されたＬＥＤアレイを例示する。支持基板２１をレーザースクライブまたはダイシングにより分割して、個々のＬＥＤアレイＡＲ１、ＡＲ２等に分割する。なお、ｎ側電極を、支持基板２１を通して裏面から取る電極構造とすることもできる。なお、青色ＧａＮの発光素子を白色化するには発光素子を封止充填する樹脂に蛍光体（例えば黄色発光）を入れる。このようにして、実施例による半導体発光装置が形成される。

以上説明したように、発光素子のｐ型半導体層上に形成されたｐ側電極、及び、ｐ型半導体層を掘り込んで形成された凹部に露出したｎ型半導体層上に形成されたｎ側電極のうち、ｎ側電極を、ｐ側電極の形成材料に比べて低融点の材料を用いて、ｐ側電極上面から突き出した形状で形成しておくことにより、支持基板との貼り合せ時にｎ側電極を押し潰して、ｐ側電極及びｎ側電極の支持基板側電極との良好な接触を得ることが容易になる。

ｎ側電極に用いる低融点材料として、例えば、Ｉｎを含む金属が挙げられる。なお、Ｉｎ単体の他、Ｉｎを含む合金を用いることもできる。ｐ側電極（の支持基板側電極との接着表層部分）に用いる材料として、例えば、Ａｕが挙げられる。

支持基板側電極（のｐ側電極との接着表層部分）を形成する材料として、ｐ側電極（の接着表層部分）と同一材料、例えばＡｕを用いることができる。これにより、大面積のｐ側電極と支持基板側電極との間で固相拡散接合を行い、単一金属による接合部を形成して、接着強度が高く、また熱抵抗が低い接合部を得ることができる。

ｐ側電極の接着表層部分と、支持基板側電極の接着表層部分を形成し、固相拡散接合が得られる材料として、Ａｕの他、例えば、Ｃｕ、Ａｇ等を用いることもできるであろう。

ｎ側電極は、ｐ側電極の形成材料よりも低融点、より好ましくは例えば４００℃以下の低融点を持つ材料を用いることにより、溶融させ支持基板側電極材料との合金を形成させて、支持基板側電極と共晶接合させることが容易となる。４００℃以下の低融点を持つ材料として、Ｉｎを含む金属の他に、例えばＳｎを含む金属が挙げられる。なお、Ｓｎの融点は２３２．０℃である。Ｓｎ層を用いる場合は、接合時に例えば３１０℃の加熱を行うことができる。

例えば、支持基板側電極にＡｕ、Ｃｕ、あるいはＡｇを用いたとき、Ｉｎを含むｎ側電極であれば、ＩｎＡｕ合金、ＩｎＣｕ合金、あるいはＩｎＡｇ合金を形成して共晶接合でき、Ｓｎを含むｎ側電極であれば、ＳｎＡｕ合金、ＳｎＣｕ合金、あるいはＳｎＡｇ合金を形成して共晶接合できる。

次に、上記実施例の変形例による半導体発光装置について説明する。上記実施例では、支持基板側電極について、支持基板ｐ側接着層２５ｐ及び支持基板ｎ側接着層２５ｎを、同一の成膜工程で形成した。これにより、支持基板ｎ側接着層２５ｎの上面は、（絶縁膜２４の厚さ分）支持基板ｐ側接着層２５ｐの上面よりも低く形成された。

変形例として、支持基板ｎ側接着層２５ｎと支持基板ｐ側接着層２５ｐとを別工程で成膜することもできる。別工程での成膜により、支持基板ｎ側接着層２５ｎと支持基板ｐ側接着層２５ｐの表面高さを、独立に設定することができる。また、支持基板ｎ側接着層２５ｎと支持基板ｐ側接着層２５ｐの形成材料を異ならせることもできる。

ここでは、支持基板ｎ側接着層２５ｎと支持基板ｐ側接着層２５ｐの形成材料を異ならせて、貼り合せ時に押し潰される電極を、発光素子側ではなく、支持基板側に形成する例について説明する。

図３Ａ及び図３Ｂは、変形例による半導体発光装置の製造方法の主要工程を示す概略断面図である。実施例で図２Ｋ及び図２Ｌを参照して説明した、成長基板１と支持基板２１との貼り合せ工程に対応する。

図３Ａに示すように、本変形例では、発光素子のｎ側電極層９が、例えばｐ側接着層７と揃った高さに形成されている。ｎ側電極層９は、例えば、表層部をＡｕ接着層とした積層金属膜で形成されている。また、支持基板ｎ側接着層２５ｎが、例えば支持基板ｐ側接着層２５ｐの形成材料に比べて低融点の材料、例えばＩｎを含む材料を用いて形成され、支持基板ｐ側接着層２５ｐの上面よりも突き出した高さに形成されている。本変形例では、成長基板１と支持基板２１とを近づけていくと、まず、支持基板ｎ側接着層２５ｎが、ｎ側電極層９と接触する。

図３Ｂに示すように、支持基板ｎ側接着層２５ｎに含まれる低融点金属層の融点以上の加熱、及び、加圧を行いながら、支持基板ｎ側接着層２５ｎを押し潰す。支持基板ｎ側接着層２５ｎが押し潰されることにより、さらに、支持基板ｐ側接着層２５ｐとｐ側接着層７とが接触する。支持基板ｎ側接着層２５ｎとｎ側電極層９とが共晶接合し、ｐ側接着層７と支持基板ｐ側接着層２５ｐとが、固相拡散接合する。その後の工程は、実施例と同様である。

変形例の方法のように、発光素子のｎ側電極に対向する支持基板側電極部分を、低融点材料を用い突き出した形状で形成することにより、発光素子のｐ側電極及びｎ側電極と、支持基板側電極との良好な接触を容易にすることもできる。

押し潰される電極を発光素子側に形成する実施例の方法では、支持基板側のｎ側接着層２５ｎとｐ側接着層２５ｐとを同一プロセスで同時形成することができる。一方、押し潰される電極を支持基板側に形成する変形例の方法では、ｎ側電極層９の形成後に、アニール処理を行うことができ、ｎ側電極層９の接触抵抗低減が図られる。

なお、上記実施例では、発光素子と支持基板との接合を例示した。実施例の接合技術は、発光素子に限らず、厚さ方向にｐｎ接合構造が形成され、一方の面側にｐ側電極及びｎ側電極が形成された半導体素子を、対向基板に接合する場合に広く応用することができると考えられる。例えば、受光素子の接合に応用することもできよう。なお、上述の説明で、ｎ型とｐ型の導電型を入れ替えた素子構造に対して適用することもできる。

以上実施例に沿って説明したように、複数の発光素子が直列接続されたＬＥＤアレイを形成することができる。このようなＬＥＤアレイは、車両用灯具のように高出力で使用される発光装置に適している。

次に、実施例によるＬＥＤアレイを組み込んだ、応用例による車両用灯具（ヘッドランプ）について説明する。図４Ａ及び図４Ｂは、応用例による車両用灯具の概略断面図である。

図４Ａに示す車両用灯具５０は、照射光学系５１として、照射レンズ１０５を使用した例である。照射レンズ１０５は、ＬＥＤアレイ１００の光源像１０６が、車両前端部に正対した仮想鉛直スクリーン（照射面）１０７上に投影されるように設定されている。

図４Ｂは、他の照射光学系５１を有する車両用灯具５０の例である。照射光学系５１は、図４Ｂに示すようにマルチリフレクタ（反射面）１０３と照射レンズ１０５を用いても良い。この例による車両用灯具５０は、ＬＥＤアレイ１００の発光面を覆うように配置された蛍光体層（波長変換層）１０８からなる光源１０２と、複数の小反射領域に区画されたマルチリフレクタである反射面１０３、シェード１０４及び照射レンズ１０５を含む照射光学系５１とを含んで構成される。

図４Ｂに示すように、光源１０２は、照射方向（発光面）が上向きとなるように配置され、反射面１０３は、第１焦点が光源１０２近傍に設定され、第２焦点がシェード１０４の上端縁近傍に設定された回転楕円形の反射面であり、光源１０２からの光が入射するように、光源１０２の側方から前方にかけての範囲を覆うように配置されている。

反射面１０３は、図４Ｂに示すように、光源１０２のＬＥＤアレイ１００の光源像１０６を所定の配光形状で車両前方に照射し、車両前端部に正対した仮想鉛直スクリーン（照射面）１０７上に、ＬＥＤアレイ１００の光源像１０６が投影されるように構成されている。

シェード１０４は、反射面１０３からの反射光の一部を遮光してヘッドランプに適したカットオフラインを形成するための遮光部材であり、上端縁を照射レンズ１０５の焦点近傍に位置させた状態で照射レンズ１０５と光源１０２の間に配置されている。

照射レンズ１０５は、車両前方側に配置され、反射面１０３からの反射光を照射面１０７上に照射する。

なお、実施例によるＬＥＤアレイの応用例として車両用灯具を例示したが、その他、一般照明や大型バックライト等の発光装置に応用することもできる。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

１ 成長基板
２ ｎ型ＧａＮ層
３ 活性層
４ ｐ型ＧａＮ層
５ デバイス構造層
６ ｐ側電極層
７ ｐ側接着層
８ 凹部
９ ｎ側電極層
１０ａ、１０ｂ 発光素子
１１、１２ 絶縁保護膜
２１ 支持基板
２２、２４ 絶縁膜
２３ 支持基板ｎ側電極層
２５ｐ 支持基板ｐ側接着層
２５ｎ 支持基板ｎ側接着層
Ｅｐ ｐ側電極
Ｅｎ ｎ側電極
ＲＰ１、ＲＰ２ レジストパターン
ＡＲ１、ＡＲ２ ＬＥＤアレイ
Ｌｕｖ 紫外光

Claims (10)

1. 成長基板上に、第１導電型を有する第１半導体層、活性層、及び前記第１導電型と逆の第２導電型を有する第２半導体層を有する積層構造を形成する工程と、
   前記第２半導体層上に、第２半導体層側電極を形成する工程と、
   前記積層構造を前記第２半導体層側からエッチングして、底面に前記第１半導体層を露出する凹部を形成する工程と、
   前記凹部の底面に露出した前記第１半導体層上に、前記第２半導体層側電極を形成する材料よりも低融点の材料を用いて、上面が前記第２半導体層側電極の上面よりも突き出すような厚さで、第１半導体層側電極を形成する工程と、
   支持基板上において、前記第１半導体層側電極と対応する位置に第１支持基板側電極を形成し、前記第２半導体層側電極と対応する位置に第２支持基板側電極を形成する工程と、
   前記成長基板の前記第１及び第２半導体層側電極の形成側と、前記支持基板の前記第１及び第２支持基板側電極の形成側とを対向させて、前記第１半導体層側電極と前記第１支持基板側電極とを接触させる工程と、
   加熱しながら、前記成長基板と前記支持基板との間に圧力を加えて、前記第１半導体層側電極を押し潰し、前記第２半導体層側電極と前記第２支持基板側電極とを接触させる工程と
   を有する半導体装置の製造方法。
2. さらに、前記第１半導体層側電極と前記第１支持基板側電極とを接着させ、前記第２半導体層側電極と前記第２支持基板側電極とを接着させる工程を有する請求項１記載の半導体装置の製造方法。
3. 前記第１半導体層側電極と前記第１支持基板側電極とを接着させる工程は、前記第１半導体層側電極と前記第１支持基板側電極とを共晶接合させる請求項２記載の半導体装置の製造方法。
4. 前記第２半導体層側電極と前記第２支持基板側電極とを接着させる工程は、前記第２半導体層側電極と前記第２支持基板側電極とを固相拡散接合させる請求項２または３記載の半導体装置の製造方法。
5. 前記凹部を形成する工程は、前記積層構造の面内に、離散的に複数の凹部を形成し、前記第１半導体層側電極を形成する工程は、前記複数の凹部に、前記第１半導体層側電極を形成する請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
6. 支持基板と、
   支持基板上に形成された第１支持基板側電極及び第２支持基板側電極と、
   前記支持基板上方に配置された半導体素子と
   を有し、
   前記半導体素子は、
   前記支持基板側から、第２導電型を有する第２半導体層、活性層、及び前記第２導電型と逆の第１導電型を有する第１半導体層の積層された積層構造と、
   前記第２半導体層側から前記積層構造を掘り込んで形成され、底面に前記第１半導体層を露出する凹部と、
   前記凹部の底面に露出した前記第１半導体層の表面上に形成された第１半導体層側電極と、
   前記第２半導体層の表面上に形成された第２半導体層側電極と
   を有し、
   前記第１支持基板側電極は、前記第１半導体層側電極と対向する位置に配置され、前記第１半導体層側電極を介して前記第１半導体層に電気的に接続され、
   前記第２支持基板側電極は、前記第２半導体層側電極と対向する位置に配置され、前記第２半導体層側電極を介して前記第２半導体層に電気的に接続されており、
   前記第１半導体層側電極が、前記第２半導体層側電極に比べて、低融点の材料を用いて形成されているか、または、前記第１支持基板側電極が、前記第２支持基板側電極に比べて、低融点の材料で形成されている半導体装置。
7. 前記凹部は、前記積層構造の面内に離散的に複数形成され、前記第１半導体層側電極は、前記複数の凹部に形成されている請求項６に記載の半導体装置。
8. 前記第１半導体層側電極は、前記第２半導体層側電極に比べて面積が狭い請求項６または７に記載の半導体装置。
9. 前記第２支持基板側電極の表層部と、前記第２半導体層側電極の表層部とは、同一材料で形成されて、接合部を形成している請求項６〜８のいずれか１項に記載の半導体装置。
10. 成長基板上に、第１導電型を有する第１半導体層、活性層、及び前記第１導電型と逆の第２導電型を有する第２半導体層を有する積層構造を形成する工程と、
    前記第２半導体層上に、第２半導体層側電極を形成する工程と、
    前記積層構造を前記第２半導体層側からエッチングして、底面に前記第１半導体層を露出する凹部を形成する工程と、
    前記凹部の底面に露出した前記第１半導体層上に、第１半導体層側電極を形成する工程と、
    支持基板上において、前記第１半導体層側電極と対応する位置に第１支持基板側電極を形成し、前記第２半導体層側電極と対応する位置に第２支持基板側電極を形成し、第１支持基板側電極は、前記第２支持基板側電極を形成する材料よりも低融点の材料を用いて、上面が前記第２支持基板側電極の上面よりも突き出すような厚さで形成する工程と、
    前記成長基板の前記第１及び第２半導体層側電極の形成側と、前記支持基板の前記第１及び第２支持基板側電極の形成側とを対向させて、前記第１支持基板側電極と前記第１半導体層側電極とを接触させる工程と、
    加熱しながら、前記成長基板と前記支持基板との間に圧力を加えて、前記第１支持基板側電極を押し潰し、前記第２支持基板側電極と前記第２半導体層側電極とを接触させる工程と
    を有する半導体装置の製造方法。

Images