JP6100598B2 - 半導体発光素子及び半導体発光装置 - Google Patents

半導体発光素子及び半導体発光装置 Download PDF

Info

Publication number
JP6100598B2
JP6100598B2 JP2013092884A JP2013092884A JP6100598B2 JP 6100598 B2 JP6100598 B2 JP 6100598B2 JP 2013092884 A JP2013092884 A JP 2013092884A JP 2013092884 A JP2013092884 A JP 2013092884A JP 6100598 B2 JP6100598 B2 JP 6100598B2
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor
light emitting
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013092884A
Other languages
English (en)
Other versions
JP2014216493A (ja
Inventor
宮地　護
護 宮地
竜舞 斎藤
竜舞 斎藤
崇子 林
崇子 林
裕介 横林
裕介 横林
孝信 赤木
孝信 赤木
良介 河合
良介 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2013092884A priority Critical patent/JP6100598B2/ja
Priority to US14/257,610 priority patent/US9231163B2/en
Priority to EP14020055.1A priority patent/EP2797129B1/en
Publication of JP2014216493A publication Critical patent/JP2014216493A/ja
Application granted granted Critical
Publication of JP6100598B2 publication Critical patent/JP6100598B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Description

本発明は、半導体発光素子及び半導体発光装置に関する。
半導体発光素子において、積層されたｎ型半導体層及びｐ型半導体層とそれぞれ電気的に接続するｎ側電極及びｐ側電極が形成される。例えば、ｐ型半導体層上にｐ側電極を形成し、ｐ型半導体層側から形成されｎ型半導体層を露出する凹部にｎ側電極を形成することにより、同じ側にｎ側電極及びｐ側電極を形成することができる(例えば特許文献１〜３参照)。
特開２０１１−０６６３０４号公報 特開２０１１−２４９５０１号公報 特開２０１１−１９９２２１号公報
本発明の一目的は、新規な電極構造を有する半導体発光素子を提供することである。
本発明の一観点によれば、
第１導電型の第１半導体層と、
前記第１半導体層上に形成された発光層と、
前記発光層上に形成され、前記第１導電型と逆の第２導電型を有する第２半導体層と、
前記第２半導体層側から形成され、前記発光層を貫通して前記第１半導体層を露出する凹部と、
前記凹部の底部で前記第１半導体層と電気的に接続し、前記第２半導体層の上面上方に延在して形成された第１電極と、
前記第２半導体層の上面で前記第２半導体層と電気的に接続し、平面視上前記凹部を囲む穴であって該穴を介して前記第１電極が前記凹部内から前記第２半導体層の上面上方に延在する穴を有する第２電極と、
前記第２半導体層の上面上方で、前記第２電極と前記第１電極との間に配置された絶縁層と、
を有し、
前記第２電極は、前記発光層側から入射した光を反射させる光反射電極であり、
前記第１電極は、平面視上前記穴を覆うように形成され、前記発光層側から入射した光を反射させる光反射電極層を含み、
前記第１電極の光反射電極層は、平面視上、前記光反射電極層の縁部が、前記第２電極の穴を画定する縁部と重なるように形成されており、
前記第２電極は、第１層と、前記第１層上に形成された第２層とを含み、前記穴は前記 第１層の第１の縁が画定し、前記第２層は、前記穴を囲み前記第１の縁よりも前記穴の外 側に配置された第２の縁を有し、
前記第１電極の光反射電極層の第３の縁は、平面視上前記第１の縁と前記第２の縁との 間に配置されている、
半導体発光素子
が提供される。
第１電極の光反射電極層を、縁部で第２電極と重なるように形成したことにより、素子内に侵入した光の第１電極光反射電極層での反射に起因する伝播を抑制することができる。
図１Ａは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｂは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｃは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｄは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｅは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｆは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｇは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｈは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｉは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｊは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｋは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｌは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｍは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｎは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｏは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｐは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｑは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｒは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｓは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｔは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｕは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図１Ｖは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。 図２は、実施例の半導体発光素子におけるｐ側電極及びｎ側電極の半導体層との接触部分の概略平面構造を示す。 図３Ａは、第１実施例による半導体発光素子のｎ側高反射層近傍の概略断面図であり、図３Ｂ及び図３Ｃは、実施例によるｎ側高反射層等の配置を示す概略平面図である。 図４Ａは、比較例による半導体発光装置の製造工程を示す概略断面図である。 図４Ｂは、比較例による半導体発光装置の製造工程を示す概略断面図である。 図４Ｃは、比較例による半導体発光装置の製造工程を示す概略断面図である。 図５Ａ及び図５Ｂは、それぞれ、第１実施例及び比較例の発光装置におけるｎ側ビア電極近傍の概略断面図である。 図６Ａは、第２実施例による半導体発光装置の製造工程を示す概略断面図である。 図６Ｂは、第２実施例による半導体発光装置の製造工程を示す概略断面図である。 図６Ｃは、第２実施例による半導体発光装置の製造工程を示す概略断面図である。 図６Ｄは、第２実施例による半導体発光装置の製造工程を示す概略断面図である。 図６Ｅは、第２実施例による半導体発光装置の製造工程を示す概略断面図である。 図７は、第２実施例による半導体発光素子のｎ側高反射層近傍の概略断面図である。
まず、本発明の第１実施例による半導体発光装置について説明する。図１Ａ〜図１Ｌは、第１実施例による半導体発光素子の製造工程を示す概略断面図である。本実施例では、窒化物系半導体発光素子を形成する。半導体層の成長方法として、例えば有機金属化学気相堆積（ＭＯＣＶＤ）を用いる。１枚の成長基板上に並べて多数の発光素子が同時形成される。図１Ａ〜図１Ｌは、代表的に１つ分の素子の製造工程を示す。
図１Ａを参照する。成長基板１として例えばサファイア基板を準備する。成長基板１をＭＯＣＶＤ装置に投入し、サーマルクリーニングを行う。ＧａＮバッファ層及びアンドープのＧａＮ層を成長した後に、Ｓｉ等をドープした膜厚５μｍ程度のｎ型ＧａＮ層２を成長する。なお、図１Ａ等において、ＧａＮバッファ層及びアンドープのＧａＮ層をｎ型ＧａＮ層２とまとめて示す。
ｎ型ＧａＮ層２上に、発光層（活性層）３を成長する。発光層３として、例えば、ＩｎＧａＮ層を井戸層、ＧａＮ層を障壁層とした多重量子井戸構造を形成することができる。発光層３上に、Ｍｇ等をドープした膜厚０．５μｍ程度のｐ型ＧａＮ層４を成長する。
成長基板１は、ＧａＮのエピタキシャル成長が可能な格子定数を有する単結晶基板であり、後工程においてレーザーリフトオフによる基板剥離を可能にするよう、ＧａＮの吸収端波長である３６２ｎｍの光に対して透明なものから選択される。サファイア以外に、スピネル、ＳｉＣ、ＺｎＯ等を用いてもよい。
図１Ｂを参照する。ｐ型ＧａＮ層４上に、例えば、電子ビーム蒸着により膜厚２００ｎｍの、ＡｇにＮｉ、Ｐｔ、Ｔｉ、Ｐｄのような添加物が添加された層を堆積し、リフトオフによりパターニングして、所定形状のｐ側半導体上電極層５を形成する。ｐ側半導体上電極層５は、反射電極として機能させるために、Ａｇ、Ｐｔ、Ｎｉ、Ａｌ、Ｐｄ及びこれらの合金を用いることが好ましい。
図２は、実施例の半導体発光素子におけるｐ側電極５１ｐとｎ側電極５１ｎの、半導体層との接触部分の概略平面構造を示す。ｐ型半導体層の上面上に広がって、ｐ側電極５１ｐが形成される。ｐ側電極５１ｐ内に例えば行列状に離散的に穴ＨＬが配置され、各穴ＨＬの内部にｎ側電極（ビア電極）５１ｎが形成される。なお、素子１個は、例えば、サイズ６００μｍ×１３００μｍ程度の矩形形状であり、１つの素子に配置されるビア電極５１ｎの個数は、例えば４０個程度である。
図１Ｂ等は、代表的に１つ分のｎ側ビア電極形成を示し、ｐ側半導体上電極層５に形成された１つ分の穴ＨＬを示す。
図１Ｃを参照する。ｐ側半導体上電極層５の周囲を囲むように、ｐ側半導体上電極層５の外側のｐ型ＧａＮ層４上に、例えば、スパッタリングによりｐ側半導体上電極層５と等しい膜厚のＳｉＯ２層を堆積して、フリンジ層６を形成する。
図１Ｄを参照する。ｐ側半導体上電極層５とフリンジ層６の上面上、及び、ｐ側半導体上電極層５とフリンジ層６の隙間のｐ型ＧａＮ層４上に、例えば、スパッタリングにより、高反射層となる膜厚１００ｎｍのＡｇ層を堆積し、続けて拡散防止層となるＴｉＷ／Ｔｉ／Ｐｔ／Ａｕ／Ｔｉ層（基板側・下方に形成される層ほど左方に示して積層構造を表記。以下同様。）を膜厚２５０ｎｍ／５０ｎｍ／１００ｎｍ／１０００ｎｍ／３０ｎｍ堆積し、リフトオフによりパターニングして、ｐ側高反射層７及びｐ側拡散防止層８の積層からなるｐ側高反射キャップ層９を形成する。
なお、ｐ側半導体上電極層５には、ｐ型ＧａＮ層４とのオーミック接触とするためＮｉ、Ｐｔ、Ｔｉ、Ｐｄのような添加物が加えられている。これに対しｐ側高反射層７には、添加物は加えない。
ｐ側拡散防止層８は、ｐ側半導体上電極層５及びｐ側高反射層７に用いた材料の拡散を防止するためのもので、ｐ側半導体上電極層５及びｐ側高反射層７にＡｇを含む場合には、Ｔｉ、Ｗ、Ｐｔ、Ｐｄ、Ｍｏ、Ｒｕ、Ｉｒ、Ａｕ及びこれらの合金を用いることができる。
ｐ側高反射キャップ層９は、穴ＨＬの縁近傍には形成されず、ｐ側高反射キャップ層９の穴ＨＬ側の縁は、穴ＨＬの縁から外側に離れて配置されている。ｐ側高反射キャップ層９の穴ＨＬ側の縁部で、ｐ側高反射層７の端部を覆うようにｐ側拡散防止層８の端部が形成されており、平面視上、ｐ側拡散防止層８の縁が、ｐ側高反射層７の縁よりも内側に配置されている。
ｐ側高反射キャップ層９の素子外周側の縁は、ｐ側高反射層７及びｐ側拡散防止層８の縁が一致するように、フリンジ層６の上面上に配置されている。ｐ側高反射キャップ層９の縁部が、フリンジ層６の上面上に乗り上げて、つまり、半導体層２、３、４から離れるように形成された構造は、ｐ側高反射キャップ層９中のＡｇ漏洩ストッパとして機能する。
図１Ｅを参照する。ｐ側高反射キャップ層９と、ｐ側半導体上電極層５及びフリンジ層６を覆って、例えば、スパッタリングにより膜厚３００ｎｍのＳｉＯ２を堆積し、リフトオフによりパターニングして、絶縁キャップ層１０を形成する。なお、パターニング方法としてはリフトオフの他、例えば、ＳｉＯ２を全面に成膜後、ＣＦ４系ガスを用いてのドライエッチングを用いてもよい。
絶縁キャップ層１０は、ｐ側半導体上電極層５及びｐ側高反射キャップ層９のｐ側高反射層７に用いたＡｇ系材料の漏洩を防止するためのもので、ＳｉＯ２、ＳｉＮ等の絶縁材料を用いることができる。
絶縁キャップ層１０は、穴ＨＬの縁近傍にも形成され、穴ＨＬを画定するｐ側半導体上電極層５の側面上にも延在するように形成される。絶縁キャップ層１０は穴ＨＬに対応して開口を有し、開口の底にｐ型ＧａＮ層４を露出させる。
図１Ｆを参照する。ｎ側電極用のコンタクト領域を確保するため、穴ＨＬ内に露出したｐ型ＧａＮ層４とその下の発光層３を、例えば反応性イオンエッチング（ＲＩＥ）により除去して、凹部ＣＶを形成する。発光層３を含むジャンクション領域を越えて、電気的にｎ型半導体層２が露出する深さまでエッチングを行う。
図１Ｇを参照する。凹部ＣＶの底に露出したｎ型ＧａＮ層２上に、例えば、Ａｌ、あるいは高反射率という観点から好ましくはＡｇもしくはＡｇ合金を用いて、ｎ側ビア電極１１を形成する。なお、ｎ型ＧａＮ層２とのコンタクト材料として、例えばＴｉを厚さ１ｎｍ蒸着することで、良好な接触抵抗と高い反射率を得ることができる。
なお、例えば、ｐ側半導体上電極層５に形成された１つの穴ＨＬの直径は４０μｍ程度であり、凹部ＣＶの縁の直径は３５μｍ程度であり、ビア電極１１の底部の直径は３０μｍ程度である。
図１Ｈを参照する。ｐ側半導体上電極層５、フリンジ層６、ｐ側高反射キャップ層９、及び絶縁キャップ層１０を覆って、例えば、スパッタリングにより膜厚６００ｎｍのＳｉＯ２を堆積し、リフトオフもしくはＣＦ４系ガスを用いたドライエッチングによりパターニングして、絶縁フロート層１２を形成する。フロート層１２の材料として、ＳｉＯ２、ＳｉＮ等の絶縁材料を用いることができる。
絶縁フロート層１２は、穴ＨＬ及び凹部ＣＶ内にも延在して形成され、凹部ＣＶの側面に露出したｐｎ接合領域を覆う。絶縁フロート層１２は、ｎ側ビア電極１１の上面で開口する。絶縁キャップ層１０と絶縁フロート層１２との積層により、ｐｎ電極間絶縁層ＩＳが形成される。ｐｎ電極間絶縁層ＩＳは、後の工程で完成されるｐ側電極Ｅｐとｎ側電極Ｅｎとの間に介在して、ｐ側電極Ｅｐとｎ側電極Ｅｎとを電気的に分離する。
図１Ｉを参照する。素子の縁部近傍で、ｐｎ電極間絶縁層ＩＳの一部領域を例えばＲＩＥにより除去し、ｐ側高反射キャップ層９の上面を露出させて、ｐ側電極用の導通を確保するためのコンタクトホールＣＨを形成する。
図１Ｊを参照する。ｎ側ビア電極１１上に、例えば、電子ビーム蒸着またはスパッタリングによりＡｇ／Ｔｉ／Ｐｔ／Ａｕ層をそれぞれ膜厚２００ｎｍ／１００ｎｍ／２００ｎｍ／２００ｎｍ堆積し、リフトオフによりパターニングして、ｎ側高反射層１３を形成する。なお、密着性向上のためＡｇ層の下地としてＴｉ層を形成してもよい。ただし、反射率が減少してしまうため、このＴｉ層の膜厚は５ｎｍ以下、例えば１ｎｍとする。
ｎ側高反射層１３は、平面視上、その縁部が、穴ＨＬを画定するｐ側半導体上電極層５の縁部と重なるように形成される。ｎ側高反射層１３の配置構造の詳細については、図３Ａ等を参照して後述する。
図１Ｋを参照する。電子ビーム蒸着またはスパッタリングにより、Ｔｉ／Ｐｔ／Ａｕ層をそれぞれ膜厚５０ｎｍ／１００ｎｍ／４００ｎｍ堆積し、リフトオフによりパターニングして、導電層１４を形成する。
導電層１４のうち、ｎ側高反射層１３上から、ｐ側高反射キャップ層９を覆うｐｎ電極間絶縁層ＩＳ上に延在する部分が、ｎ側キャップ層（素子ｎ側接続電極層）１４ｎを形成する。ｎ側ビア電極１１、ｎ側高反射層１３、及びｎ側キャップ層１４ｎが、素子のｎ側電極Ｅｎを形成する。
導電層１４のうち、コンタクトホールＣＨに入り込んで形成され、ｎ側キャップ層１４ｎと間隙を隔てて分離された部分が、素子ｐ側接続電極層１４ｐを形成する。ｐ側半導体上電極層５、ｐ側高反射キャップ層９、及び素子ｐ側接続電極層１４ｐが、素子のｐ側電極Ｅｐを形成する。
図１Ｌを参照する。隣接素子間領域を露出する開口を有するフォトレジストマスクを用いて、例えば塩素ガスを用いたＲＩＥにより、ｐ型半導体層４、発光層３、及びｎ型半導体層２を除去し成長基板１を露出させて、隣接素子同士を分離するストリートＳＴを形成する。このようにして、第１実施例による半導体発光素子が形成される。
図３Ａ〜図３Ｃを参照して、第１実施例による半導体発光素子のｎ側高反射層近傍の構造をさらに説明する。図３Ａは、ｎ側高反射層近傍の概略断面図であり、図３Ｂ及び図３Ｃは、ｎ側高反射層等の配置を示す概略平面図である。
ｐ側電極Ｅｐのｐ側半導体上電極層５に形成された穴ＨＬ内に、底にｎ型半導体層２を露出する凹部ＣＶが形成されている。凹部ＣＶ内にｎ側ビア電極１１が形成されている。平面視上、穴ＨＬを画定するｐ側半導体上電極層５の縁Ｅ５より（穴ＨＬに対し）外側に、ｐ側高反射キャップ層９の、穴ＨＬを囲む縁Ｅ９が配置されている。なお、平面視上、穴ＨＬの縁Ｅ５が、半導体層２、３及び４に形成された凹部ＣＶの縁ＥＣＶを取り囲んでいる。
ｐ側電極Ｅｐは、ｐ側高反射キャップ層９の縁Ｅ９より（穴ＨＬに対し）内側で、ｐ側半導体上電極層５の上面が形成する平坦な領域ＲＧを有し、領域ＲＧ上に形成されたｐｎ電極間絶縁層ＩＳ上に、ｎ側高反射層１３の縁部が形成されている。平面視上、ｎ側高反射層１３は穴ＨＬを覆って形成され、ｎ側高反射層１３の縁Ｅ１３は、ｐ側半導体上電極層５の縁Ｅ５より外側に配置され、ｐ側高反射キャップ層９の縁Ｅ９より内側に配置されている。
つまり、ｎ側電極Ｅｎのｎ側高反射層１３は、平面視上、その縁部が、穴ＨＬを画定するｐ側電極Ｅｐの縁部（ｐ側半導体上電極層５の縁部）と重なるように形成されており、また、ｐ側電極Ｅｐのｐ側高反射キャップ層９とは重なっていない。なお、図３Ｂにおいて、ｎ側高反射層１３を右上りのハッチング、ｐ側半導体上電極層５及びｐ側高反射キャップ層９を左上がりのハッチングで示し、ｎ側高反射層１３とｐ側半導体上電極層５との重なり部分がクロスハッチングとなっている。ｎ側高反射層１３とｐ側電極Ｅｐとの縁部同士の重なり幅ＷＤは、例えば２５μｍ以下であることが好ましい。
ｎ側電極Ｅｎのｎ側キャップ層１４ｎは、平面視上、穴ＨＬに対し、ｎ側高反射層１３の縁Ｅ１３より外側に広がって形成され、さらに、ｐ側電極Ｅｐのｐ側高反射キャップ層９の縁Ｅ９よりも外側に広がって形成されている。つまり、ｎ側キャップ層１４ｎは、平面視上ｐ側高反射キャップ層９と重なっている。なお、図３Ｃにおいて、ｎ側キャップ層１４ｎを右上りのハッチングで示している。
ｐｎ電極間絶縁層ＩＳ上は、縁Ｅ９の外側領域で、ｐ側高反射キャップ層９の上面上に乗り上げるように形成されている。縁Ｅ９の外側領域におけるｐｎ電極間絶縁層ＩＳの上面高さＳ１２に比べて、領域ＲＧ上に乗り上げて形成されたｎ側高反射層１３の縁部の上面高さＳ１３は、低くなっている。
引き続き、図１Ｍ〜図１Ｖを参照して、第１実施例による半導体発光装置の製造工程について説明する。図１Ｍ〜図１Ｖは、第１実施例による半導体発光装置の製造工程を示す概略断面図である。
図１Ｍを参照する。支持基板２１として例えばシリコン基板を準備する。熱酸化処理により表面にＳｉＯ２による絶縁層２２を形成する。支持基板２１は、熱膨張係数がサファイア（７．５×１０−６／Ｋ）やＧａＮ（５．６×１０−６／Ｋ）に近く、熱伝導率が高い材料で形成されていることが好ましい。例えば、Ｓｉ、ＡｌＮ、Ｍｏ、Ｗ、ＣｕＷ等を用いることができる。絶縁層２２の膜厚は、絶縁性を確保する目的を達成できる厚さであればよい。
次に、絶縁層２２上に、例えば、抵抗加熱蒸着により、膜厚１μｍのＡｕＳｎ（Ｓｎ：２０ｗｔ％）を堆積して、支持基板側の電極となる融着層２３を形成する。支持基板側の電極層２３と、素子側のｎ側接続電極層１４ｎ及びｐ側接続電極層１４ｐとが接着される。貼り合せの接着層とする支持基板側電極層２３、素子ｎ側接続電極層１４ｎ及びｐ側接続電極層１４ｐの材料は、融着接合が可能な、Ａｕ−Ｓｎ、Ａｕ−Ｉｎ、Ｐｄ−Ｉｎ、Ｃｕ−Ｉｎ、Ｃｕ−Ｓｎ、Ａｇ−Ｓｎ、Ａｇ−Ｉｎ、Ｎｉ−Ｓｎ等を含む金属や、拡散接合が可能なＡｕを含む金属を用いることができる。
図１Ｎを参照する。本例では、２つの発光素子３１Ａと３１Ｂとが直列接続された構造を有する２連の発光装置の製造工程を例示する。なお、必要に応じてそれ以上、例えば４連の半導体発光装置を形成することもできる。
支持基板２１上に、発光素子３１Ａのｐ側電極ＥｐＡに接続される電極層２３ｐ、発光素子３１Ａのｎ側電極ＥｎＡ及び発光素子３１Ｂのｐ側電極ＥｐＢに接続される電極層２３ｎｐ、及び、発光素子３１Ｂのｎ側電極ＥｎＢに接続される電極層２３ｎが、電気的に分離して形成されている。
支持基板側の電極層２３ｐ、２３ｎｐ、２３ｎと、各素子のｎ側接続電極層１４ｎ及びｐ側接続電極層１４ｐを位置合わせして接着させ、例えば、圧力３ＭＰで加圧した状態で３００℃に加熱して１０分間保持する。その後、室温まで冷却することにより融着接合を行う。
このようにして、電極層２３ｐにより発光素子３１Ａのｐ側電極ＥｐＡを引き出し、電極層２３ｎｐにより発光素子３１Ａのｎ側電極ＥｎＡと発光素子３１Ｂのｐ側電極ＥｐＢとを直列接続し、電極層２３ｎにより発光素子３１Ｂのｎ側電極ＥｎＢを引き出す電気的接続構造が形成される。
図１Ｏを参照する。例えばＵＶエキシマレーザ光ＵＶＬをサファイア基板１の裏面側から照射し、バッファ層を加熱分解することで、レーザーリフトオフによる成長基板１の剥離を行う。なお、成長基板１の剥離あるいは除去は、エッチング等の他の手法を用いてもよい。
次に、レーザーリフトオフにより発生したＧａを熱水などで除去し、その後塩酸で表面を処理する。これにより、ｎ型ＧａＮ層２が露出する。この表面処理は、窒化物半導体をエッチングできるものであればよく、リン酸、硫酸、ＫＯＨ、ＮａＯＨなどの酸やアルカリなどの薬剤も用いることができる。また、表面処理はＡｒプラズマや塩素系プラズマを用いたドライエッチングや、研磨などで行ってもよい。さらに、ｎ型ＧａＮ層２の表面に、ＲＩＥ等のドライエッチング装置を用いたＣｌ、Ａｒ処理またはＣＭＰ研磨装置を用いた平滑化処理を行い、レーザー痕やレーザーダメージ層を除去する。
図１Ｐを参照する。光取り出し効率を向上させるため、露出したｎ型ＧａＮ層２の表面に、例えばＫＯＨ溶液等のアルカリ溶液に浸してｎ型ＧａＮ層２の表面に結晶構造由来の凹凸加工を施すことにより、光取り出し構造あるいはマイクロコーン構造を形成する。
図１Ｑを参照する。支持基板上電極２３ｐ及び２３ｎの外側端部領域において、後に給電用のワイヤーボンディングが施される領域の外側部に、例えば、電子線蒸着等により厚さ２００ｎｍのＴｉを堆積して、グレア光吸収層２４を形成する。
グレア光吸収層２４は、ワイヤーボンディングされる領域で開口して支持基板電極２３のＡｕＳｎ層を露出させ、開口外側をＴｉ層で覆う。Ｔｉ層は、ＡｕＳｎ層に比べて、後に素子を覆って形成される蛍光体層で生じた黄色光を吸収しやすい。このため、ワイヤーボンディング周辺領域でＴｉ層２４により黄色光を吸収して、発光装置端部での色ムラ、または色分離を抑制することができる。
図１Ｒを参照する。素子の上面全体に、例えば、化学気相堆積（ＣＶＤ）等により厚さ３５０ｎｍのＳｉＯ２を堆積して、全面保護膜２５を形成する。
図１Ｓを参照する。熱抵抗を下げるため、支持基板２１の裏面側を研削・研磨を用いて例えば厚さ３００μｍまで薄膜化する。また、実装基板と接合材との密着性を確保するため、支持基板２１の研削・研磨面上に、例えば、電子線蒸着によりＴｉ／Ｐｔ／Ａｕを厚さ５０ｎｍ／１５ｎｍ／２００ｎｍ堆積して、裏面金属層２６を形成する。
図１Ｔを参照する。支持基板２１をレーザースクライブまたはダイシング２７により分割する。
図１Ｕを参照する。パッケージ基板４１上に、ＡｇペーストやＡｕＳｎ等の接合材４２を用いて、素子３１Ａ、３１Ｂが接合された支持基板２１をダイボンディングする。その後、Ａｕワイヤーを用いたワイヤーボンディング４３ｐ、４３ｎにより、素子３１Ａのｐ側電極、素子３１Ｂのｎ側電極を、それぞれ、パッケージ基板４１の給電用パッド４４ｐ、４４ｎに接続して、パッケージ実装を完了する。
図１Ｖを参照する。発光素子３１Ａ及び３１Ｂを封止充填する樹脂に、白色化のため例えば黄色発光の蛍光体を入れ硬化させて、蛍光体層４５を形成する。以上のようにして、第１実施例による半導体発光装置が形成される。
次に、比較例による半導体発光装置について説明する。図４Ａ〜図４Ｃは、比較例による半導体発光素子の製造工程を示す概略断面図である。以下、第１実施例との相違点に着目して説明を続ける。図１Ｉを参照して説明したコンタクトホールＣＨの形成工程までは第１実施例と同様である。
図４Ａを参照する。ｎ側ビア電極１１上にｎ側高反射層１３を形成する。比較例のｎ側高反射層１３は、ｎ側ビア電極１１上から、ｐ側高反射キャップ層９上を覆うｐｎ電極間絶縁層ＩＳ上まで広く延在して形成される点が第１実施例と異なる。
図４Ｂを参照する。ｎ側高反射層１３を覆って、ｎ側キャップ層（素子ｎ側接続電極層）１４ｎを形成する。
図４Ｃを参照する。さらに、素子ｐ側接続電極層１５ｐを形成する。
素子ｎ側接続電極層１４ｎと素子ｐ側接続電極層１５ｐとは、支持基板側電極との接着層となるので、上面の平坦性を高めたい（上面高さを揃えたい）。第１実施例では、ｎ側高反射層１３が、ｐ側高反射キャップ層９上のｐｎ電極間絶縁層ＩＳ上には乗り上げないように形成される（図１Ｊ参照）。これにより、素子ｎ側接続電極層１４ｎ及び素子ｐ側接続電極層１４ｐを、ｐｎ電極間絶縁層ＩＳの平坦な上面上に、同一工程（同一膜厚）で形成して、素子ｎ側接続電極層１４ｎ及び素子ｐ側接続電極層１４ｐの上面高さを揃えることが容易となる（図１Ｋ参照）。
比較例では、ｎ側高反射層１３がｐｎ電極間絶縁層ＩＳ上に乗り上げて形成されていることに起因して、素子ｎ側接続電極層１４ｎと素子ｐ側接続電極層１５ｐの上面高さを揃えようとするとき、素子ｎ側接続電極層１４ｎと素子ｐ側接続電極層１５ｐの膜厚を異ならせる必要がある（図４Ｃ参照）。従って、素子ｎ側接続電極層１４ｎと素子ｐ側接続電極層１５ｐの成膜が別工程となってしまう。また、別工程の成膜では、高さを揃える制御が難しい。
図４Ｃの工程の後は、第１実施例の図１Ｌのストリート形成以後の工程と同様にして、支持基板との貼り合せ、パッケージ基板への実装等を行って、比較例の半導体発光装置が形成される。
次に、図５Ａ及び図５Ｂを参照して、第１実施例と比較例の素子内における光伝播の差について説明する。図５Ａ及び図５Ｂは、それぞれ、第１実施例及び比較例の発光装置におけるｎ側ビア電極近傍の概略断面図であり、素子内の光伝播状態を概念的に示す。ＧａＮ発光層３から発光された青色光により、蛍光体層で例えば黄色光が生成される。後方散乱された黄色光ＬＴが、素子のｎ側ビア電極近傍のｐｎ電極間絶縁層ＩＳ内に入り込む。
図５Ｂに示すように比較例では、ｎ側高反射層１３が、ｐ側高反射キャップ層９と対向して広く形成されている。これに起因して、ｐｎ電極間絶縁層ＩＳ内に入り込んだ黄色光ＬＴが、ｎ側高反射層１３とｐ側高反射キャップ層９との間で反射を繰り返して伝播し、素子端面から放出されやすい。そのため、発光面端部での色ムラ、または色分離が生じやすい。
一方、図５Ａに示すように第１実施例では、ｎ側高反射層１３が、ｐ側高反射キャップ層９とは対向しない領域に狭く形成されている。ｎ側電極のうち、ｐ側高反射キャップ層９と対向する領域まで広く形成されているのは、ｎ側キャップ層（素子ｎ側接続電極層）１４ｎである。
従って、ｐｎ電極間絶縁層ＩＳ内に入り込んだ黄色光ＬＴは、ｎ側キャップ層１４ｎとｐ側高反射キャップ層９との間で伝播することとなる。しかし、ｎ側高反射層１３と比べて、ｎ側キャップ層１４ｎは入射光に対する反射率が低く、つまり光吸収性が高く、光吸収層として機能する。このため、第１実施例では、ｎ側キャップ層１４ｎへの入射により伝播光を減衰させることができ、素子端面からの黄色光放出に起因する色ムラ等を抑制することができる。
ｎ側高反射層１３は、高い反射機能を持たせるために、Ａｇ、Ｐｔ、Ｎｉ、Ａｌ、Ｐｄ及びこれらの合金を用いることが好ましい。ｎ側キャップ層１４ｎは、例えばＴｉ／Ｐｔ／Ａｕ層の積層構造で形成され、Ｐｔ層の半導体層側、つまり光入射側にＴｉ層が形成されている。このＴｉ層の膜厚は例えば５０ｎｍと厚く、入射光はＰｔ層にほとんど到達しない。
ｎ側キャップ層１４ｎのＴｉ層の膜厚は、２０ｎｍ以上（例えば５０ｎｍ）であれば光を吸収する機能が高く好ましい。なお、Ｔｉ以外に光吸収性の高い材料として、ＴｉＮ、Ｎｉ、Ｃｒ等を用いることもできる。
なお、比較例の構造は、マイグレーションしやすいＡｇを含むｎ側高反射層１３が広く形成されており、リーク発生が生じやすい。第１実施例の構造は、比較例に比べてｎ側高反射層１３が狭く形成されていることにより、このようなＡｇのマイグレーションやリーク発生が抑制される効果も有する。
以上説明したように、第１実施例による半導体発光素子は、ｎ側電極Ｅｎの一部として形成された光反射電極であるｎ側高反射層１３と、全面に亘り光反射電極として形成されたｐ側電極Ｅｐとを有し、ｎ側高反射層１３とｐ側電極Ｅｐの穴形成部が縁部同士で重なるように形成されている。これにより、発光層から入射した光を、穴内ではｎ側高反射層１３で反射させ、その外側ではｐ側電極Ｅｐで反射させて、光取り出し効率を向上させることができる。
ｎ側高反射層１３とｐ側電極Ｅｐの穴形成部の重なりが縁部同士に限定されていることにより、また、ｎ側電極Ｅｎの他の一部として、ｎ側高反射層１３の外側に広がって、ｎ側高反射層１３に比べ光吸収性の高い光吸収層となるｎ側キャップ層１４ｎが形成されていることにより、蛍光体層で生じて素子内に侵入した光がｎ側高反射層１３で反射されて伝播することが抑制され、発光面端部での色ムラ等を抑制することができる。
次に、第２実施例による半導体発光装置について説明する。図６Ａ〜図６Ｅは、第２実施例による半導体発光装置の製造工程を示す概略断面図である。以下、第１実施例との相違点に着目して説明を続ける。図１Ｆを参照して説明した、ｎ側電極用コンタクト領域を確保するための凹部ＣＶの形成工程までは、第１実施例と同様である。
図６Ａを参照する。第２実施例では、第１実施例と異なり、凹部ＣＶ内に柱状のｎ側ビア電極を形成せず、ｎ側ビア電極が形成されていない状態で、絶縁フロート層１２を形成する。絶縁フロート層１２は、穴ＨＬ及び凹部ＣＶ内にも延在して形成され、凹部ＣＶの側面に露出したｐｎ接合領域を覆い、凹部ＣＶの底で開口してｎ型半導体層２を露出させる。絶縁フロート層１２の材料、成膜方法やパターニング方法は、例えば第１実施例と同様なものを用いることができる。
図６Ｂを参照する。第１実施例で図１Ｉを参照して説明した工程と同様にして、コンタクトホールＣＨを形成する。
図６Ｃを参照する。凹部ＣＶ内に、ｎ側高反射層１３を形成する。ｎ側高反射層１３の材料、成膜方法、パターニング方法は、例えば第１実施例のｎ側高反射層１３と同様なものを用いることができる。第２実施例では、柱状のｎ側ビア電極を用いずに、ｎ側高反射層１３によりｎ型半導体層２との電気的接続を確保する。つまり、第２実施例のｎ側高反射層１３は、凹部ＣＶの底でｎ型半導体層２と接触する接続電極部になるとともに、ｎ側電極側の高反射層を兼ねる。ｎ側高反射層１３の縁部が、穴ＨＬを画定するｐ側半導体上電極層５の縁部と平面視上重なる点は、第１実施例と同様である。
図６Ｄを参照する。第１実施例で図１Ｋを参照して説明した工程と同様にして、ｎ側キャップ層（素子ｎ側接続電極層）１４ｎ及び素子ｐ側接続電極層１４ｐを同時形成する。第２実施例では、ｎ側高反射層１３及び素子ｎ側接続電極層１４ｎが、素子のｎ側電極Ｅｎを形成する。また第１実施例と同様に、ｐ側半導体上電極層５、ｐ側高反射キャップ層９、及び素子ｐ側接続電極層１４ｐが、素子のｐ側電極Ｅｐを形成する。
図６Ｄの工程の後は、第１実施例の図１Ｌのストリート形成以後の工程と同様にして、支持基板との貼り合せ、パッケージ基板への実装等を行って、第２実施例の半導体発光装置が形成される。
図６Ｅは、蛍光体層４５まで形成され完成された状態の第２実施例による半導体発光装置を示す。
図７は、第２実施例による半導体発光素子のｎ側高反射層近傍の概略断面図であり、第１実施例の図３Ａに対応する。なお、ｎ側高反射層等の配置の概略平面構造は、第１実施例で説明した図３Ｂ及び図３Ｃと共通である。
ｐ側電極Ｅｐのｐ側半導体上電極層５に形成された穴ＨＬ内に、底にｎ型半導体層２を露出する凹部ＣＶが形成されている。第２実施例によるｎ側高反射層１３は、凹部ＣＶの底部でｎ型半導体層２に接触している。
第１実施例について説明した構造と同様に、平面視上、ｎ側高反射層１３は、縁部が穴ＨＬを画定するｐ側電極Ｅｐの縁部と重なるように形成され、ｐ側高反射キャップ層９とは重なっていない。ｎ側キャップ層１４ｎが、平面視上ｐ側高反射キャップ層９と重なっている。
また、第１実施例と同様に、ｐｎ電極間絶縁層ＩＳ上は、縁Ｅ９の外側領域で、ｐ側高反射キャップ層９の上面上に乗り上げるように形成されている。縁Ｅ９の外側領域でのｐｎ電極間絶縁層ＩＳ上面高さＳ１２に比べて、領域ＲＧ上に乗り上げて形成されたｎ側高反射層１３の縁部の上面高さＳ１３は、低くなっている。
第２実施例による半導体発光素子も、第１実施例の半導体発光素子と同様に、発光層から入射した光を、穴内ではｎ側高反射層１３で反射させ、その外側ではｐ側電極Ｅｐで反射させて、光取り出し効率を向上させることができる。また、図５Ａ及び図５Ｂを参照して説明した第１実施例の半導体発光素子の動作と同様にして、発光面端部での色ムラ等を抑制することができる。
図２を参照して説明したように、ｎ型半導体層と導通を取るための接続電極部は、素子内に複数配置される。ｎ側接続電極部が増えて、第１実施例のような柱状ビア電極の数が多数になれば、素子動作に伴う柱状ビア電極の熱変形に起因して素子半導体層に加わる応力が大きくなる可能性がある。第２実施例のように、接続電極部として柱状ビア電極を用いずに層状の高反射層を兼用するｎ側電極構造は、上述のような応力を抑制できる効果が期待される。また、柱状ビア電極形成工程を省略することもできる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
１ 成長基板
２ ｎ型半導体層
３ 発光層
４ ｐ型半導体層
５ ｐ側半導体上電極層
６ フリンジ層
７ ｐ側高反射層
８ ｐ側拡散防止層
９ ｐ側高反射キャップ層
１０ 絶縁キャップ層
１１ ｎ側ビア電極
１２ 絶縁フロート層
１３ ｎ側高反射層
１４ 導電層
１４ｎ ｎ側キャップ層（素子ｎ側接続電極層）
１４ｐ、１５ｐ 素子ｐ側接続電極層
ＨＬ 穴
ＣＶ 凹部
ＣＨ コンタクトホール
ＩＳ ｐｎ電極間絶縁層
Ｅｎ ｎ側電極
Ｅｐ ｐ側電極
２１ 支持基板
２２ 絶縁層
２３、２３ｐ、２３ｎｐ、２３ｎ 支持基板側電極
２４ グレア光吸収層
２５ 全面保護膜
２６ 裏面金属層
３１Ａ、３１Ｂ 半導体素子
４１ パッケージ基板上
４２ 接合材
４３ｐ、４３ｎ ワイヤーボンディング
４４ｐ、４４ｎ 給電用パッド
４５ 蛍光体層

Claims (6)

  1. 第１導電型の第１半導体層と、
    前記第１半導体層上に形成された発光層と、
    前記発光層上に形成され、前記第１導電型と逆の第２導電型を有する第２半導体層と、
    前記第２半導体層側から形成され、前記発光層を貫通して前記第１半導体層を露出する凹部と、
    前記凹部の底部で前記第１半導体層と電気的に接続し、前記第２半導体層の上面上方に延在して形成された第１電極と、
    前記第２半導体層の上面で前記第２半導体層と電気的に接続し、平面視上前記凹部を囲む穴であって該穴を介して前記第１電極が前記凹部内から前記第２半導体層の上面上方に延在する穴を有する第２電極と、
    前記第２半導体層の上面上方で、前記第２電極と前記第１電極との間に配置された絶縁層と、
    を有し、
    前記第２電極は、前記発光層側から入射した光を反射させる光反射電極であり、
    前記第１電極は、平面視上前記穴を覆うように形成され、前記発光層側から入射した光を反射させる光反射電極層を含み、
    前記第１電極の光反射電極層は、平面視上、前記光反射電極層の縁部が、前記第２電極の穴を画定する縁部と重なるように形成されており、
    前記第２電極は、第１層と、前記第１層上に形成された第２層とを含み、前記穴は前記 第１層の第１の縁が画定し、前記第２層は、前記穴を囲み前記第１の縁よりも前記穴の外 側に配置された第２の縁を有し、
    前記第１電極の光反射電極層の第３の縁は、平面視上前記第１の縁と前記第２の縁との 間に配置されている、半導体発光素子。
  2. 前記第１電極は、さらに、前記光反射電極層上に形成され、前記光反射電極層に比べて前記発光層側からの入射光に対する反射率が低い光吸収電極層を含み、
    前記光吸収電極層は、平面視上、前記光反射電極層の縁部よりも前記穴に対し外側に広がって形成されている請求項１に記載の半導体発光素子。
  3. 前記第１電極の光吸収電極層は、平面視上、前記第２電極の第２層の前記第２の縁よりも前記穴に対し外側に広がって形成され、前記第２層と重なっている、請求項２に記載の半導体発光素子。
  4. 前記第１電極の光反射電極層は、前記凹部の底部で前記第１半導体層と接触している請求項１〜３のいずれか１項に記載の半導体発光素子。
  5. 第１半導体発光素子と、
    第２半導体発光素子と、
    支持基板電極の形成された支持基板と
    を有し、
    前記第１半導体発光素子は、
    第１導電型の第１半導体層と、
    前記第１半導体層上に形成された第１発光層と、
    前記第１発光層上に形成され、前記第１導電型と逆の第２導電型を有する第２半導体層と、
    前記第２半導体層側から形成され、前記第１発光層を貫通して前記第１半導体層を露出する第１凹部と、
    前記第１凹部の底部で前記第１半導体層と電気的に接続し、前記第２半導体層の上面上方に延在して形成された第１電極と、
    前記第２半導体層の上面で前記第２半導体層と電気的に接続し、平面視上前記第１凹部を囲む第１の穴であって該第１の穴を介して前記第１電極が前記第１凹部内から前記第２半導体層の上面上方に延在する第１の穴を有する第２電極と、
    前記第２半導体層の上面上方で、前記第２電極と前記第１電極との間に配置された第１絶縁層と
    を有し、
    前記第２電極は、前記第１発光層側から入射した光を反射させる光反射電極であり、
    前記第１電極は、平面視上前記第１の穴を覆うように形成され、前記第１発光層側から入射した光を反射させる第１光反射電極層を含み、
    前記第１電極の第１光反射電極層は、平面視上、前記第１光反射電極層の縁部が、前記第２電極の第１の穴を画定する縁部と重なるように形成されており、
    前記第２電極は、第１層と、前記第１層上に形成された第２層とを含み、前記第１の穴 は前記第１層の第１の縁が画定し、前記第２層は、前記第１の穴を囲み前記第１の縁より も前記第１の穴の外側に配置された第２の縁を有し、
    前記第１電極の光反射電極層の第３の縁は、平面視上前記第１の縁と前記第２の縁との 間に配置されている半導体発光素子であり、
    前記第２半導体発光素子は、
    第１導電型の第３半導体層と、
    前記第３半導体層上に形成された第２発光層と、
    前記第２発光層上に形成され、前記第１導電型と逆の第２導電型を有する第４半導体層と、
    前記第４半導体層側から形成され、前記第２発光層を貫通して前記第３半導体層を露出する第２凹部と、
    前記第２凹部の底部で前記第３半導体層と電気的に接続し、前記第４半導体層の上面上方に延在して形成された第３電極と、
    前記第４半導体層の上面で前記第４半導体層と電気的に接続し、平面視上前記第２凹部を囲む第２の穴であって該第２の穴を介して前記第３電極が前記第２凹部内から前記第４半導体層の上面上方に延在する第２の穴を有する第４電極と、
    前記第４半導体層の上面上方で、前記第４電極と前記第３電極との間に配置された第２絶縁層と
    を有し、
    前記第４電極は、前記第２発光層側から入射した光を反射させる光反射電極であり、
    前記第３電極は、平面視上前記第２の穴を覆うように形成され、前記第２発光層側から入射した光を反射させる第２光反射電極層を含み、
    前記第３電極の第２光反射電極層は、平面視上、前記第２光反射電極層の縁部が、前記第４電極の第２の穴を画定する縁部と重なるように形成されており、
    前記第４電極は、第３層と、前記第３層上に形成された第４層とを含み、前記第２の穴 は前記第３層の第４の縁が画定し、前記第４層は、前記第２の穴を囲み前記第４の縁より も前記第２の穴の外側に配置された第５の縁を有し、
    前記第３電極の第２光反射電極層の第６の縁は、平面視上前記第４の縁と前記第５の縁 との間に配置されている半導体発光素子であり、
    前記支持基板電極が、前記第１半導体発光素子の前記第１電極と、前記第２半導体発光素子の第４電極とを電気的に接続している、
    半導体発光装置。
  6. さらに、前記第１半導体発光素子及び前記第２半導体発光素子を覆って形成され蛍光体を含む蛍光体層を有する請求項５に記載の半導体発光装置。
JP2013092884A 2013-04-25 2013-04-25 半導体発光素子及び半導体発光装置 Active JP6100598B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013092884A JP6100598B2 (ja) 2013-04-25 2013-04-25 半導体発光素子及び半導体発光装置
US14/257,610 US9231163B2 (en) 2013-04-25 2014-04-21 Semiconductor light emitting apparatus
EP14020055.1A EP2797129B1 (en) 2013-04-25 2014-04-23 Semiconductor light emitting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013092884A JP6100598B2 (ja) 2013-04-25 2013-04-25 半導体発光素子及び半導体発光装置

Publications (2)

Publication Number Publication Date
JP2014216493A JP2014216493A (ja) 2014-11-17
JP6100598B2 true JP6100598B2 (ja) 2017-03-22

Family

ID=50630565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013092884A Active JP6100598B2 (ja) 2013-04-25 2013-04-25 半導体発光素子及び半導体発光装置

Country Status (3)

Country Link
US (1) US9231163B2 (ja)
EP (1) EP2797129B1 (ja)
JP (1) JP6100598B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160025456A (ko) * 2014-08-27 2016-03-08 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
KR101719628B1 (ko) * 2014-10-27 2017-03-24 엘지이노텍 주식회사 발광 소자 패키지
DE102016106928A1 (de) 2016-04-14 2017-10-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2017213455A1 (ko) * 2016-06-10 2017-12-14 엘지이노텍 주식회사 반도체 소자
US20190296188A1 (en) * 2017-01-10 2019-09-26 PlayNitride Display Co., Ltd. Micro light-emitting diode chip
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
KR102302592B1 (ko) * 2017-07-18 2021-09-15 삼성전자주식회사 반도체 발광 소자
JP7071648B2 (ja) * 2019-05-16 2022-05-19 日亜化学工業株式会社 発光装置及び発光装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007019776A1 (de) 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
DE102007019775A1 (de) 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP2009059883A (ja) * 2007-08-31 2009-03-19 Toyoda Gosei Co Ltd 発光装置
CN101960601B (zh) 2008-02-29 2013-02-20 欧司朗光电半导体有限公司 单片的光电子半导体本体及其制造方法
DE102009022966A1 (de) 2009-05-28 2010-12-02 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Halbleiterchips
WO2010146783A1 (ja) * 2009-06-15 2010-12-23 パナソニック株式会社 半導体発光装置、発光モジュール、および照明装置
JP5152133B2 (ja) 2009-09-18 2013-02-27 豊田合成株式会社 発光素子
JP2011199221A (ja) 2010-03-24 2011-10-06 Hitachi Cable Ltd 発光ダイオード
JP5426481B2 (ja) 2010-05-26 2014-02-26 株式会社東芝 発光装置
DE102010025320B4 (de) 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
JP5633477B2 (ja) 2010-08-27 2014-12-03 豊田合成株式会社 発光素子
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
DE102011011378A1 (de) 2011-02-16 2012-08-16 Osram Opto Semiconductors Gmbh Trägersubstrat und Verfahren zur Herstellung von Halbleiterchips
JP4989773B1 (ja) 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子

Also Published As

Publication number Publication date
EP2797129A1 (en) 2014-10-29
US20140319455A1 (en) 2014-10-30
US9231163B2 (en) 2016-01-05
EP2797129B1 (en) 2019-07-17
JP2014216493A (ja) 2014-11-17

Similar Documents

Publication Publication Date Title
JP6100598B2 (ja) 半導体発光素子及び半導体発光装置
US20240042166A1 (en) Semiconductor light-emitting device
JP6023660B2 (ja) 半導体発光素子及び半導体発光装置
US9735327B2 (en) Light emitting device and manufacturing method for same
US10403796B2 (en) Light emitting device and method of fabricating the same
US7982234B2 (en) Light emitting device and method for fabricating the same
JP5676396B2 (ja) 高光抽出ｌｅｄ用の基板除去方法
TWI447966B (zh) 半導體發光裝置及半導體發光裝置之製造方法
KR100986353B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US9343617B2 (en) Method of manufacturing light emitting element
US9368689B2 (en) Light emitting element
TW201631810A (zh) 發光二極體（ｌｅｄ）結構及形成覆晶ｌｅｄ結構之方法
US10573778B2 (en) Semiconductor device
KR20160036862A (ko) 발광 소자 제조 방법 및 그것에 의해 제조된 발광 소자
JP2008172226A (ja) 発光ダイオードデバイスの形成方法
JP5986904B2 (ja) 半導体発光素子アレイおよび車両用灯具
JP2014120511A (ja) 半導体装置の製造方法及び半導体装置
JP6082653B2 (ja) 半導体発光装置
JP2006269807A (ja) 半導体発光ダイオード
JP6162478B2 (ja) 半導体発光装置
JP2013172028A (ja) 半導体発光素子及び車両用灯具
JP2014096455A (ja) 半導体発光素子アレイおよび車両用灯具
KR101297353B1 (ko) 발광 다이오드
JP2018190849A (ja) 発光装置
JP2018152463A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170223

R150 Certificate of patent or registration of utility model

Ref document number: 6100598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250