WO2017213455A1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
WO2017213455A1
WO2017213455A1 PCT/KR2017/006009 KR2017006009W WO2017213455A1 WO 2017213455 A1 WO2017213455 A1 WO 2017213455A1 KR 2017006009 W KR2017006009 W KR 2017006009W WO 2017213455 A1 WO2017213455 A1 WO 2017213455A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
recess
electrode
disposed
reflective layer
Prior art date
Application number
PCT/KR2017/006009
Other languages
English (en)
French (fr)
Inventor
박수익
성연준
이용경
김민성
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160072797A external-priority patent/KR102502331B1/ko
Priority claimed from KR1020160083059A external-priority patent/KR102521625B1/ko
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to JP2018564788A priority Critical patent/JP7209339B2/ja
Priority to EP17810578.9A priority patent/EP3471154A4/en
Priority to CN201780036051.1A priority patent/CN109328399B/zh
Priority to US16/308,594 priority patent/US10636939B2/en
Publication of WO2017213455A1 publication Critical patent/WO2017213455A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Definitions

  • the embodiment relates to a semiconductor device, and more particularly, to a semiconductor device having improved light extraction efficiency.
  • a light emitting device including a compound such as GaN, AlGaN, etc. has many advantages, such as having a wide and easy to adjust band gap energy, and can be used in various ways as a light emitting device, a light receiving device, and various diodes.
  • light emitting devices such as light emitting diodes or laser diodes using semiconductors of Group 3-5 or Group 2-6 compound semiconductors have been developed through the development of thin film growth technology and device materials.
  • Various colors such as blue and ultraviolet light can be realized, and efficient white light can be realized by using fluorescent materials or combining colors.Low power consumption, semi-permanent lifespan, and fast response speed compared to conventional light sources such as fluorescent and incandescent lamps can be realized. It has the advantages of safety, environmental friendliness.
  • a light-receiving device such as a photodetector or a solar cell
  • a group 3-5 or 2-6 compound semiconductor material of a semiconductor the development of device materials absorbs light in various wavelength ranges to generate a photocurrent.
  • light in various wavelengths can be used from gamma rays to radio wavelengths. It also has the advantages of fast response speed, safety, environmental friendliness and easy control of device materials, making it easy to use in power control or microwave circuits or communication modules.
  • the light emitting device may replace a light emitting diode backlight, a fluorescent lamp, or an incandescent bulb, which replaces a cold cathode tube (CCFL) constituting a backlight module of an optical communication means, a backlight of an LCD (Liquid Crystal Display) display device.
  • CCFL cold cathode tube
  • LCD Liquid Crystal Display
  • the light emitting device that emits light in the ultraviolet wavelength region can be used for curing, medical treatment and sterilization by curing or sterilizing.
  • a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer is disposed on a substrate, and a first electrode is disposed on the first conductive semiconductor layer, and a second electrode is disposed on the substrate.
  • the second electrode may be disposed on the conductive semiconductor layer.
  • Light generated in the active layer of the semiconductor device may travel in side and bottom directions in addition to the upper direction of the active layer. Therefore, when the light emitted from the semiconductor device proceeds in the lateral direction, the traveling path increases or is absorbed in the light emitting structure, thereby deteriorating the light extraction efficiency.
  • the embodiment can improve the light extraction efficiency of the light emitting device.
  • An embodiment includes a first recess including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, extending from the second conductive semiconductor layer to the first conductive semiconductor layer through the active layer;
  • a light emitting structure including a second recess;
  • a first electrode in contact with the first conductivity type semiconductor layer in the first recess;
  • a second electrode in contact with the second conductive semiconductor layer;
  • a reflective layer formed in the second recess, wherein the second recess is an open lower portion disposed on a bottom surface of the second conductive semiconductor layer, an upper portion disposed on the first conductive semiconductor layer, and the lower portion
  • the semiconductor device has a side portion extending to the upper portion, wherein the reflective layer includes a reflecting portion disposed inside the second recess, and an extension portion extending from the lower portion of the second recess to contact the second electrode. to provide.
  • the reflective portion of the reflective layer is formed from the lower portion of the second recess to the upper portion of the second recess along the side portion of the second recess, and the lower surface of the second recess and the bottom surface of the second conductive semiconductor layer. May be formed in the same plane, and may have a predetermined height in the upper direction of the second recess below the second recess.
  • the width at the bottom of the reflective layer may be 1.5 to 28 times the height of the reflective layer.
  • the reflective layer includes a first portion corresponding to the first conductivity type semiconductor layer and a second portion corresponding to the second conductivity type semiconductor layer, and includes a slope of the side surface of the first portion and a side surface of the second portion. The slope may be different.
  • An angle formed by the side surface of the first portion with respect to the bottom surface may be smaller than an angle formed by the side surface of the second portion with respect to the bottom surface.
  • the top surface of the reflective layer can be flat or have curvature.
  • the reflective layer may be electrically connected to the second conductivity type semiconductor layer.
  • Another embodiment includes a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, wherein the plurality of first conductive layers are formed from the second conductive semiconductor layer to a partial region of the active layer and the first conductive semiconductor layer.
  • a light emitting structure including a recess and a plurality of second recesses and emitting light in an ultraviolet wavelength region;
  • a first electrode disposed on a bottom surface of the first conductive semiconductor layer exposed in the plurality of first recesses;
  • a boundary area preset in the first recess A second electrode disposed on a bottom surface of the second conductive semiconductor layer;
  • a reflective layer disposed at a height corresponding to a portion of the first conductivity-type semiconductor layer and the active layer in the plurality of second recesses, and between the predetermined boundary regions of the plurality of first recessed regions.
  • the semiconductor device may include a low current density region, and the reflective layer may be disposed in the low current density region.
  • the horizontal cross section of the reflective layer may have a honeycomb shape.
  • the predetermined value is 30% to 40% of I 0, the I 0 may be a current density in the first conductivity type semiconductor layer that contacts with the first electrode.
  • An area having a predetermined current density around the first electrode may be referred to as a boundary area, and a cross section of the reflective layer may be disposed outside the cross section of the boundary area.
  • the low current density regions may be disposed to extend to each other, and the reflective layer may be disposed in the low current density region to include a reflective layer having a structure extending to each other.
  • the reflective layer may be disposed to surround the first recess.
  • the height of the first recess and the second recess may be the same.
  • the width of the first recess may be greater than the width of the second recess.
  • Sides of the second etching region may have an inclination of about 20 degrees to about 40 degrees with respect to the bottom surface.
  • the reflective layer may be disposed at heights corresponding to the top, side, and bottom surfaces of the second etching region.
  • Another embodiment includes a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, and a plurality of agents formed from the second conductive semiconductor layer to a partial region of the active layer and the first conductive semiconductor layer.
  • a light emitting structure including an etching region and emitting light in an ultraviolet wavelength region;
  • a reflective layer disposed in the peripheral region of the first electrode, from the first conductive semiconductor layer to the active layer and the second conductive semiconductor layer, wherein the reflective layer is disposed in a region where a current density is equal to or less than a predetermined value.
  • the predetermined value is 30% to 40% of I 0, the I 0 may be a current density in the first conductivity type semiconductor layer that contacts with the first electrode.
  • An area having a predetermined current density around the first electrode may be referred to as a boundary area, and a cross section of the reflective layer may be disposed internally or externally to a cross section of the boundary area.
  • a first electrode is disposed in each first recess to supply electrons
  • a reflective layer is disposed in a second recess between the first recesses. Optimized to reflect the emitted light can be particularly improved light extraction efficiency when the semiconductor device is a light emitting device.
  • 1 is a plan view of one embodiment of a semiconductor device
  • FIG. 2 is a cross-sectional view taken along the line II ′ of the semiconductor device of FIG. 1;
  • FIG. 2 3 to 5 are detailed views of portions of FIG. 2;
  • FIG. 6 is a view illustrating an arrangement of a reflective layer in the plan view of FIG. 2;
  • FIG. 7 is a view illustrating in detail the arrangement of the first and second recesses and the reflective layer of FIG. 2;
  • 8A to 8C are views illustrating shapes of a reflective layer
  • FIG. 10 is a cross-sectional view of a semiconductor device according to another embodiment of the present disclosure.
  • FIG. 11 is a conceptual diagram illustrating a process in which light is upwardly reflected by a reflective layer
  • FIG. 12 is an enlarged view of a portion A of FIG. 10,
  • FIG. 14 is a plan view of a semiconductor device according to an embodiment of the present disclosure.
  • 15 is a diagram illustrating a distribution of current densities of semiconductor devices
  • FIG. 16 is an enlarged view of a portion B of FIG. 14;
  • 17 is a view showing a first recess
  • 19 illustrates a package in which semiconductor devices are disposed.
  • the semiconductor device may include various electronic devices such as a light emitting device and a light receiving device, and the light emitting device and the light receiving device may both include a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer.
  • the semiconductor device according to the present embodiment may be a light emitting device.
  • the light emitting device emits light by recombination of electrons and holes, and the wavelength of the light is determined by the energy band gap inherent in the material. Thus, the light emitted may vary depending on the composition of the material.
  • UV-A near ultraviolet
  • UV-B Far ultraviolet
  • UV-C deep ultraviolet
  • FIG. 1 is a plan view of an embodiment of a semiconductor device
  • FIG. 2 is a cross-sectional view taken along the line II ′ of an embodiment of the semiconductor device of FIG. 1
  • FIGS. 3 to 5 illustrate portions of FIG. 2 in detail.
  • a reflective layer 235 is disposed in a low current density region R1 between the first electrode 242 and the first recess 228, and the low current density region. May be spaced apart from the first electrode 242 by a distance r0.
  • the structure consisting of the first electrode and the recesses may be actually made in a larger number, and the number is not limited because the structure may be designed in consideration of the current density. By arranging the current density of the first electrode in consideration, a low current density region can be designed and a reflective layer can be disposed between each low current density region.
  • the semiconductor device 200 may include a semiconductor structure 220 including a first conductivity type semiconductor layer 222, an active layer 224, and a second conductivity type semiconductor layer 226, and a first conductivity type.
  • the first electrode 242 may be in contact with the semiconductor layer 222
  • the second electrode 246 may be in contact with the second conductive semiconductor layer 226.
  • the first recess is provided from the second conductivity type semiconductor layer 226 to a portion of the active layer 224 and the first conductivity type semiconductor layer 226 so that a plurality of regions where the first conductivity type semiconductor layer 222 is exposed are provided.
  • the second recess 227 may be disposed around the first recess 228, which will be described later with reference to FIG. 6 and the like.
  • the first electrode 242 is disposed on the first conductivity-type semiconductor layer 222 exposed by the first recess 228, and the second electrode 242 between the first recess 228 and the second recess 227.
  • the second electrode 246 may be disposed on the bottom of the conductive semiconductor layer 226.
  • the reflective layer 235 may be inserted into the second recess 227. A portion of the reflective layer 235 may extend to an area outside the second recess 227, which will be described later with reference to FIG. 3.
  • a portion of the reflective layer 235 may be disposed at a height corresponding to the active layer 224 and a height corresponding to a portion of the first conductive semiconductor layer 222. That is, the upper surface of the reflective layer 235 may be disposed higher than the active layer 224.
  • the light emitting structure 220 in the region having the weak current density may be etched and removed to form the reflective layer 235.
  • the reflective layer 235 may change a path of light emitted in the TM mode in the active layer in the horizontal direction to the upper side. Accordingly, the reflective layer 235 may reduce light absorption in the light emitting structure, adjust the directivity angle of the semiconductor device, and improve light extraction efficiency.
  • the reflective layer 235 may be made of a conductive material, for example, made of a metal.
  • the reflective layer 235 when the reflective layer 235 is made of aluminum, and light in the ultraviolet wavelength region is emitted from the active layer 224, the reflective layer may be formed.
  • the thickness of 235 may be sufficient to reflect 80% or more of light in the ultraviolet wavelength range when provided at 50 nm or more.
  • the semiconductor device 200 that emits light in the UV-B or UV-C wavelength region may emit light in the TM mode compared to the light emitting device in which the light emitting structure 220 is grown based on AlGaN to emit light in the blue wavelength region.
  • TM mode light emission may be defined as light generated in the active layer mostly emitting light in a direction perpendicular to the growth direction of the light emitting structure 220 (the horizontal direction in FIG. 2).
  • the reflective layer 235 may reflect the light traveling in the lateral direction from the active layer 224 to change the traveling direction of the light and shorten the light path to reduce resorption of light in the light emitting structure 220.
  • the first conductive semiconductor layer 222 may be formed of a compound semiconductor such as group III-IV or group II-V, and may be doped with the first conductive dopant.
  • the first conductive semiconductor layer 222 is a semiconductor material having Al x In y Ga (1-xy) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1), and AlGaN.
  • GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP can be grown to any one or more.
  • the first conductivity type dopant may include an n type dopant such as Si, Ge, Sn, Se, Te, or the like.
  • the first conductivity type semiconductor layer 222 may be grown in a single layer or multiple layers, but is not limited thereto.
  • the active layer 224 may include any one of a single well structure, a multi well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum line structure.
  • the active layer 224 is formed of a well layer and a barrier layer, for example, AlGaN / AlGaN, InGaN / GaN, InGaN / InGaN, AlGaN / GaN, InAlGaN / GaN, GaAs (InGaAs) using a compound semiconductor material of group III-IV elements. It may be formed of any one or more of the structure, / AlGaAs, GaP (InGaP) / AlGaP, but is not limited thereto.
  • the well layer may be formed of a material having an energy band gap smaller than the energy band gap of the barrier layer.
  • the second conductive semiconductor layer 226 may be implemented with compound semiconductors such as group III-IV and group II-V, and may be doped with the second conductive dopant.
  • a second conductivity type semiconductor material having the compositional formula of the semiconductor layer 226 is, for example, In x Al y Ga 1 -x- y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1) , AlGaN, GaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP may be formed of any one or more.
  • the second conductivity-type semiconductor layer 226 is made of AlGaN
  • AlGaN may not be able to smoothly inject holes due to low electrical conductivity.
  • the bottom surface of the second conductivity-type semiconductor layer 226 may be made of GaN having excellent electrical conductivity. This problem can be solved by
  • the second conductive dopant may be a p-type dopant such as Mg, Zn, Ca, Sr, or Ba.
  • the second conductivity-type semiconductor layer 226 may be formed as a single layer or a multilayer, but is not limited thereto.
  • Unevenness may be formed on an upper surface of the first conductivity-type semiconductor layer 222, thereby improving extraction efficiency of light emitted from the light emitting device 200.
  • the width may become wider from the first conductive semiconductor layer 222 to the active layer 224, the electron blocking layer, and the second conductive semiconductor layer 226. In the etching process, the width of the lower structure of the light emitting structure 220 may be increased. This can be more widely etched.
  • the height h21 of the light emitting structure 220 may be, for example, 2 to 3 micrometers.
  • the depth of the uneven surface of the upper surface may be 3,000 ohms strong to 8,000 ohms strong, on average about 5,000 ohms strong Can have a depth of
  • a second conductive layer 250 may be disposed on the bottom surface of the second conductive semiconductor layer 226 and surround at least a portion of the lower surface and the side surface of the second electrode 246.
  • the second conductive layer 250 may be made of a conductive material.
  • the second conductive layer 250 may include chromium (Cr), aluminum (Al), titanium (Ti), It may be made of at least one material selected from the group consisting of gold (Au) and nickel (Ni) and alloys thereof.
  • the second conductive layer 250 may electrically connect the second electrode 246 to the second electrode pad 266 and surround and support the second electrode 246 and the reflective layer 235 to ensure stability.
  • the second conductive layer 250 may be made of a metal having excellent reflectance to reflect light. Therefore, the reflective layer 235 may be referred to as a first reflective layer and the second conductive layer 250 may be defined as a second reflective layer.
  • the first conductive layer 265 and the bonding layer 260 may be disposed along the bottom surface of the light emitting structure 220 and the shapes of the first recess 228 and the second recess 227.
  • the first conductive layer 265 may electrically connect the plurality of first electrodes 242.
  • the first conductive layer 265 may be made of a material having excellent reflectance, for example, may be made of aluminum (Al), and in the ultraviolet wavelength region, for example, a light reflectance of 80% or more should be provided at a thickness of 500 ohms or more. It can be secured.
  • the bonding layer 260 may be a diffusion bonding or eutectic bonding region in which the first conductive layer 265 includes a region in which the lower support substrate 270 is mixed with Ni, Sn, Au, and the like. It may be an area that includes.
  • the bonding layer 260 may be made of a conductive material.
  • gold (Au), tin (Sn), indium (In), aluminum (Al), silicon (Si), silver (Ag), and nickel (Ni) may be used.
  • copper (Cu) may be formed of a material selected from the group consisting of or alloys thereof.
  • a diffusion barrier layer (not shown) may be disposed between the first conductive layer 265 and the bonding layer 260.
  • the diffusion barrier layer may have a multilayer structure of, for example, titanium / nickel / titanium / nickel. Can be.
  • the support substrate 270 may be made of a conductive material, for example, may be formed of a metal or a semiconductor material. Accordingly, the current may be injected into the first conductive semiconductor layer 222 through the support substrate 270, the bonding layer 260, the first conductive layer 265, and the plurality of first electrodes 242.
  • the support substrate 270 may be formed of a material having high thermal conductivity in order to sufficiently dissipate heat generated when the light emitting device is operated.
  • the support substrate 270 may be made of a material selected from the group consisting of silicon (Si), molybdenum (Mo), silicon (Si), tungsten (W), copper (Cu), and aluminum (Al) or an alloy thereof. Also, gold (Au), copper alloy (Cu Alloy), nickel (Ni), copper-tungsten (Cu-W), carrier wafers (e.g. GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe) , Ga 2 O 3, etc.) may be optionally included.
  • the second electrode pad 266 may be disposed in one corner area of the semiconductor device 200.
  • the second electrode pad 266 may be made of a conductive material, may be made of metal, may have a single layer or multilayer structure, and in detail, Ti (titanium) / Ni (nickel) / Ti / Ni / Ti / Au It may have a structure of (gold).
  • the second electrode pad 266 may be disposed by recessing a central portion of the second electrode pad 266.
  • a wire (not shown) may be bonded around the recessed portion, so that the adhesive area is widened. Can be more firmly bonded.
  • the second electrode pad 266 may function to reflect light, the light extraction efficiency may be improved as the second electrode pad 266 is closer to the light emitting structure 220, but the second electrode pad 266 may be improved. If the light emitting structure 220 is too close, it may be difficult to secure process margins.
  • the first insulating layer 231 may be partially opened under the second electrode pad 266, so that the second conductive layer 250 and the second electrode pad 266 may be electrically connected to each other.
  • the passivation layer 280 is disposed on an upper surface and a side surface of the light emitting structure 220, and the first insulating layer 231 and the passivation layer 280 may contact each other in an area adjacent to the second electrode pad 266.
  • the width d22 of a portion where the first insulating layer 231 is opened and the second electrode pad 266 contacts the second conductive layer 250 may be, for example, about 40 to 90 micrometers. If it is smaller than 40 micrometers, there is a problem that the operating voltage increases, and if it is larger than 90 micrometers, it may be difficult to secure a process margin for not exposing the second conductive layer 250 to the outside. When the second conductive layer 250 is exposed to the outer region of the second electrode pad 266, the reliability of the device may be degraded. Accordingly, the width d22 may be about 60% to about 95% of the total width of the second electrode pad 266.
  • the width d23 of the portion corresponding to the edge of the second electrode pad 266 at the edge of the portion where the first insulating layer 231 is opened may be, for example, 5 to 10 micrometers. If it is smaller than the micrometer, it is difficult to secure the process margin, and if it is 10 micrometer or more, the width d22 of the portion where the second electrode pad 266 is in contact with the second conductive layer 250 becomes narrow, and the operating voltage increases. May cause. In consideration of stable bonding with wires, the overall width of the second electrode pads 266 may be between 50 and 150 micrometers.
  • the passivation layer 280 may have a thickness of about 3000 ohms, for example, and the width d21 of the passivation layer 280 at the side of the light emitting structure 220 may be, for example, 10 micrometers to 30 micrometers. .
  • the region corresponding to the width d21 may correspond to a channel at the edge of the semiconductor device 200, and may be a region separated by device after growth of the light emitting structure 220 at the wafer level.
  • the semiconductor device may be separated by, for example, laser scribing in the device unit separation process, and the metal, which is molten at a high temperature, may be formed in the light emitting structure 220 in the upper direction of the channel above the passivation layer 280. It can be placed higher, for example up to 3 microns in height.
  • FIG. 3 is a view showing in detail an adjacent region of the reflective layer
  • FIG. 4 is a view showing in detail an adjacent region of the second electrode
  • FIG. 5 is a view showing in detail an adjacent region of the first electrode.
  • a reflective layer 235 is disposed inside the second recess 227.
  • the reflective layer 235 is a bottom surface of the second conductivity-type semiconductor layer and a second recess from a portion overlapping with the second electrode.
  • An open area disposed below 227, a side portion extending from the bottom of the second recess 227 to the top of the second recess 227, and extending from the top of the second recess 227 to the second area.
  • An extension that is entirely connected to the electrode.
  • the reflective layer 235 may be made of at least one material selected from the group consisting of chromium (Cr), aluminum (Al), titanium (Ti), gold (Au), and nickel (Ni) and alloys thereof.
  • the thickness of the reflective layer 235 should be provided at a thickness of, for example, 500 ohms or more in the ultraviolet wavelength region, for example, 80% or more. The light reflectance can be secured.
  • the reflective layer 235 may have a layer structure of aluminum (Al), titanium (Ti), gold (Au), and titanium (Ti) in the downward direction from the top of FIG. 2.
  • the first insulating layer 231 may be disposed between the light emitting structure 220 and the reflective layer 235, and the second conductive layer 250 may be disposed under the reflective layer 235.
  • the reflective layer 235 may have a schottky contact with the light emitting structure 220 in the region S1 at the edge of the second electrode 246.
  • the second conductive layer 250 may be disposed under the reflective layer 235, may contact the second electrode 246, and may be disposed to surround the lower side and the side of the reflective layer.
  • the second conductive layer may extend to a portion of the first insulating layer 231 extending from the top of the first recess 228 to the top of the second conductive semiconductor layer. Therefore, the Schottky contact with the light emitting structure 220 may be performed at the edge region S2 of the second electrode 246.
  • the reflective layer 235 and the second conductivity-type semiconductor layer 226 contact Schottky contact with the second conductive layer 250 and the second conductivity-type semiconductor layer 226 in the region S2 to form a second conductivity-type semiconductor. It may be advantageous for the diffusion of the current supplied to layer 226.
  • the above-mentioned Schottky contact regions S1 and S2 may have widths of 1 to 2 micrometers, respectively, and the above-described widths may be secured through a self-aligned process, and the reflective layer 235 and the second When the conductive layer 250 is formed, the step coverage characteristic is good, so that the reliability may be improved.
  • the light emitting structure 220 and the reflective layer 235 contact Schottky in the region S1 of one edge of the second electrode 246, and the light emitting structure 220 and the second electrode in the region S2 of the other edge.
  • the conductive layer 250 may make a Schottky contact.
  • the second insulating layer 232 may be disposed below the second conductive layer 250, and the first conductive layer 265 may be disposed below the second insulating layer 232.
  • the first conductive layer 265 may change the light emitted by the first recess 228 in the upper direction to control the directivity angle, and shorten the optical path to reduce the probability of the light being reabsorbed in the light emitting device.
  • the thickness t44 of the second electrode 246 may be 40% to 80% of the thickness t41 of the first insulating layer 231.
  • the thickness t44 of the second electrode 246 may be 2,000 ohms.
  • the reflective layer 235 and the second conductive layer 250 may protrude toward the light emitting structure 220, that is, the second conductive semiconductor layer 226, and the protruding portion of the reflective layer 235 may be It may be equal to the thickness t44 of the second electrode 246, and the reflective layer 235 and the second conductive layer 250 may be flat without protruding portions.
  • the thickness t41 of the first insulating layer 231 may be smaller than the thickness t42 of the second insulating layer 232, and the thickness t41 of the first insulating layer 231 may be 3,000 ohms to 7,000 ohms. And may be, for example, 5,000 ohms strong, and the thickness t42 of the second insulating layer 232 may be between 4,000 ohms and 10,000 ohms, for example, 8,000 ohms.
  • the thickness t41 of the first insulating layer 231 and the thickness t42 of the second insulating layer 232 are thinner than the above-described ranges, electrical separation between the first electrode 242 and the reflective layer 235 may be performed. Reliability may be lowered. If the thickness is thicker than the above range, defects such as cracks and voids may occur due to the pressure applied when the support substrate 270 is bonded through the bonding layer 260. Can be degraded.
  • the thickness t43 of the second conductive layer 250 may be thicker than the thickness t41 of the first insulating layer 231 and thinner than the thickness t42 of the second insulating layer 232. And 8,000 ohms strong.
  • the operating voltage can rise, if greater than 8,000 ohms strong, the separation may occur at the interface between the layers constituting the semiconductor device due to stress, for example 6,000 ohms It can be strong.
  • the distance d43 of the region S2 in which the second conductive layer 250 contacts the second conductive semiconductor layer 226 and the Schottky contact may be 1 to 2 micrometers.
  • the first insulating layer 231 is formed of the second conductive semiconductor layer 226 and the first conductive layer.
  • An inclined surface having acute angles ⁇ 1 and ⁇ 2, respectively, may be formed with respect to the boundary surface of the insulating layer 231.
  • the distance d41 of the region where the lower surface of the second conductivity-type semiconductor layer 226 and the first insulating layer 231 contact is, for example. 5 micrometers to 15 micrometers. Since the inclined surfaces described above have acute angles ⁇ 41 and ⁇ 42, the second conductivity-type semiconductor layer 226 is formed from an end of a region of the lower surface of the first insulating layer 231 to which the second conductive layer 250 contacts.
  • the distance d42 to the region corresponding to the end of the bottom surface of may be for example 4 micrometers to 8 micrometers.
  • the horizontal distance d44 of the region where the reflective layer 235 vertically overlaps the second electrode 246 is, for example, 4 in the direction of the above-described schottky contact region S1 in the second electrode 246. It may be within a micrometer to 8 micrometers. In the above-described distance d44, the second electrode 246 and the reflective layer 235 overlap each other in the vertical direction to reflect the light traveling upward, and the distance d44 is 2 micrometers in consideration of the process margin. To 8 micrometers. If the distance d44 is less than 2 micrometers, it may be difficult to secure a process margin for the reflective layer 235 to contact the second electrode 246. If the distance d44 is greater than 8 micrometers, the second electrode 246 Peeling may occur due to the difference between and stress.
  • the vertical direction is a vertical direction in the drawing, it may be a growth direction of the light emitting structure.
  • the thickness t54 of the first electrode 242 disposed under the first conductivity type semiconductor layer 222 is the thickness t51 of the first insulating layer 231. It may be less than) and in detail may be 40% to 80% of the thickness t51 of the first insulating layer 231, for example 2,000 ohms strong.
  • the thickness t54 of the first electrode 242 is disposed to be smaller than the thickness t51 of the first insulating layer 231, so that the second insulating layer 231 may be disposed between the first electrode 242 and the first insulating layer 231. When 232 is deployed, step coverage can be improved.
  • the side surface of the first electrode 242 and the side surface of the first insulating layer 231 contacting the bottom surface of the first conductive semiconductor layer 222 may be disposed at an acute angle, respectively.
  • the angle ⁇ 51 of which the side surface of the first insulating layer 231 forms the lower surface of the first conductive semiconductor layer 222 and the side surface of the first electrode 242 may be formed of the first conductive semiconductor layer 222.
  • Angles ⁇ 52 formed with the lower surface may be the same, for example, may have an angle of 30 degrees to 50 degrees. If the angle is smaller than 30 degrees, the distance that the first insulating layer 231 has a sufficient thickness for insulation in the first recess 228 may be narrowed. If the angle is larger than 50 degrees, the second insulating layer 232 may be When disposed, the step coverage characteristics are poor, which may lower reliability.
  • the width w51 of the first electrode 242 is greater than the width w52 of the region where the first conductive layer 265 contacts the first electrode 242.
  • the width of the area where the lower surface of the first electrode 242 is in contact with the second insulating layer 232 is defined as w54, and the horizontal area of the area where the inclined surface of the second electrode 242 is in contact with the second insulating layer 232.
  • the width w54 may be 1 to 10 micrometers in consideration of the process margin.
  • the distance w55 between the first electrode 242 and the first insulating layer 231 may be, for example, 1 to 2 micrometers, and the first conductivity-type semiconductor layer 222 at the above-described distance w55. ) May contact the second insulating layer 232.
  • the separation distance w55 may be secured through self-alignment, and the reliability of the second insulating layer 232 may be improved due to good step coverage characteristics.
  • the first insulating layer 231, the second insulating layer 232, and the passivation layer 280 may be made of an insulating material.
  • aluminum oxide or aluminum nitride may be used.
  • SiO 2 or SiN may be used. Can be.
  • FIG. 6 is a view illustrating an arrangement of a reflective layer in the plan view of FIG. 2.
  • a plurality of first electrodes 242 are disposed in the semiconductor device 200, and a first recess 228 is disposed in a hole shape around each of the first electrodes 242, and the first recesses are disposed in the semiconductor device 200.
  • the second conductive layer 250 is disposed around the 228. As illustrated in FIG. 2, the dotted line may be a region in which the first insulating layer 231 is opened so that the second electrode 246 and the second conductive layer 250 contact each other.
  • the area shown by the dotted line is the inside of the light emitting structure, and the light emitting structure is covered by the passivation layer 280 on the upper side, and the first electrode, the recess and the second conductive layer are smaller in size than those shown in the structure. Can be arranged.
  • the first electrode 242 may be in ohmic contact with the first conductive semiconductor layer.
  • the current in the ohmic contact region may be referred to as I 0 .
  • the current density decreases, and thus, the coupling of electrons and holes in the active layer decreases, thereby lowering the light output.
  • the reflective layer 235 may be disposed near a region where the current density is lower than a preset value.
  • the plurality of first electrodes 242 are shown in a circular shape, and the regions spaced apart from each of the first electrodes 242 by a distance r0 are shown by dotted lines, and the areas shown by the dotted lines.
  • the current density at is Ii and will be described later in FIG.
  • the region between the plurality of boundary regions may be referred to as a 'low current density region R1', and the current density of the low current density region may be smaller than Ii.
  • the reflective layer 235 is disposed outside the 'boundary area' around the first electrode, and the plurality of 'boundary areas' may be circumscribed or spaced apart from each other. Therefore, when the boundary regions circumscribe each other, the low current density regions may be spaced apart from each other, and when the boundary regions are spaced apart from each other, the low current density regions may be extended to be disposed. In the enlarged view of FIG.
  • the reflective layers 235 may be arranged to extend from each other, such as a structure in which the reflective layers 235 are disposed at a distance of the “border area”, and the reflective layers may be spaced apart from each other.
  • the reflective layers when the reflective layers are arranged to extend from each other, at least one reflective layer may be in contact with each other, and the reflective layers may be in contact with the curvature.
  • the arrangement of the boundary region may vary according to the arrangement of the first electrode 242.
  • the top surface of the reflective layer may also have a hexagonal shape, but is not limited thereto.
  • the hexagonal shape may have a structure similar to a honeycomb, and the reflective layers 235 may be connected to each other in a low current density region around each first electrode.
  • the reflective layer 235 may be disposed in the 'low current density region' between the adjacent first electrodes, and the vertices of the reflective layer 235 having a hexagonal cross section are the central region of each 'low current density region'. Can be placed in.
  • the reflective layer 235 may be a hexagonal structure that connects the points where the adjacent boundary regions are in contact with each other, and may also be a polygon that circumscribes the boundary region around the first electrode and the recess.
  • first direction and the second direction may cross each other.
  • the meaning of crossing is close to vertical, but may not necessarily be mathematically perpendicular.
  • two first recesses 228 are disposed in the top row in the first direction, three first recesses 228 are disposed in the middle row, and two first recesses 228 are arranged in the bottom row.
  • One recess 228 is being placed.
  • the first recesses 228 arranged in the three columns arranged in the first direction are arranged to be displaced without being coincident with each other in the second direction.
  • FIG. 7 is a view illustrating in detail the arrangement of the first and second recesses and the reflective layer of FIG. 2.
  • the height h1 of the first recess 228 and the height h2 of the second recess 227 may be equal to each other, for example, 1 micrometer to 2 micrometers, and the light emitting structure in the manufacturing process. This is because the first recesses 228 and the second recesses 227 may be formed by etching them simultaneously.
  • the heights h1 and h2 are the heights from the portion shown by the dotted line, that is, from the lower surface of the light emitting structure to the upper surfaces of the first recess 228 and the second recess 227.
  • the width w1 of the first recess 228 may be greater than the width w2 of the second recess 227, and the second recess 227 may be a reflective layer in a region having a low current density in the light emitting structure. Since it is a space for arranging, it may be narrower than the width of the first recess 228.
  • the width w2 of the second recess 227 is equal to or wider than the width w1 of the first recess 228, the overall light emission efficiency of the chip may decrease because the low current density region is widened.
  • the width w1 of the first recess 228 and the width w2 of the second recess 227 correspond to the lower surfaces of the first recess 228 and the second recess 227, respectively. Width.
  • the width of the upper surface of the first recess 228 may also be wider than the width of the upper surface of the second recess 227.
  • the first etched region 1 and the second etched region 2 correspond to the first recess 228 and the second recess 227, respectively, and the first recess is formed by a method other than etching. 228 and a second recess 227 may be formed.
  • widths may refer to diameters when the cross-sections of the first recesses 228 and the second recesses 227 are circular, and may mean lengths of one side of the quadrangle.
  • the width of the upper portion of the first recess 228 and the second recess 227 may be smaller than the width of the lower portion, so that the width of the first recess 228 and the second recess 227 may be smaller than the width of the lower portion of the first recess 228 and the second recess 227. It may be smaller than the width at the height corresponding to the semiconductor layer.
  • each first recess 228 may be between 24 and 32 micrometers, for example 28 micrometers.
  • Each second recess 227 is widest at the bottom and the width w2 at the bottom may be between 2 micrometers and 4 micrometers. If the width w2 of the lower portion of the second recess 227 is smaller than 2 micrometers, the reflective layer 235 may be narrowly disposed therein, and if the width w2 of the lower portion of the second recess 227 is larger than 4 micrometers, the light emitting structure, particularly the active layer (MQW) may be narrow. ), There is a problem that the light emitting area decreases due to an increase in the amount of etching.
  • MQW active layer
  • the height h1 of the first recess 228 and the height h2 of the second recess 227 may be 0.7 micrometers to 2 micrometers. If the height h1 of the first recess 228 and the height h2 of the second recess 227 are less than 1 micrometer, the first conductive semiconductor layer is not exposed on the upper surface of each recess region. If not greater than 2 micrometers, the semiconductor device may be etched near the upper surface of the first conductivity-type semiconductor layer to increase the operating voltage of the semiconductor device.
  • An angle ⁇ 72 of the side surface of the second recess 227 with respect to the bottom surface may be 50 degrees (°) to 70 degrees.
  • the angle ⁇ 72 is greater than 70 degrees, when the light emitted from the active layer is reflected at the side of the reflective layer corresponding to the side of the second recess 227, the distance traveling to the outside becomes long and the light in the light emitting structure is increased. The likelihood of this absorption may increase.
  • the angle ⁇ 72 is smaller than 50 degrees, the volume of the light emitting structure, in particular, the active layer removed during the formation of the second recess 227 may increase, resulting in a decrease in the amount of electrons and holes and a decrease in the amount of light.
  • An angle ⁇ 71 of the side surface of the first recess 228 with respect to the bottom surface may be equal to or smaller than the above-described angle ⁇ 72.
  • the bottom surface may be coplanar with the bottom surface of the second conductive semiconductor layer 226.
  • a reflective layer 235 may be disposed inside the second recess 227, and the shape of the reflective layer 235 may be similar to the shape and size of the second recess 227.
  • the arrangement of the second electrode 246 and the first insulating layer 231 may be the same as described above.
  • the first conductivity-type semiconductor layer 222 in the region spaced apart from the contact region r 0 described above. Can be referred to as Ii.
  • the reflective layer 235 may be disposed below the point where the above-described current density is Ii.
  • 8A through 8C illustrate shapes of the reflective layer 235.
  • the outer shape of the reflective layer 235 is illustrated.
  • a region above the active layer MQW is called a first region P1 and a region below the active layer MQQ is a second region. It can be said that (P2).
  • the height h91 of the first region P1 may correspond to the height h81 of the first point A1 of the first conductivity type semiconductor layer 222, and the height h92 of the second region P2 may be It may correspond to the height h82 of the second point A2 of the second conductivity-type semiconductor layer 226.
  • the height h83 of the active layer MQW may be smaller than the height h81 of the first point A1 and greater than the height h82 of the second point A2.
  • the heights h81 to h92 may be the heights from the bottom surface of the light emitting structure to the second conductivity-type semiconductor layer.
  • the width w81 of the upper surface of the reflective layer 235 may be 2 to 4 micrometers, and the height h100 may be 1 to 2 micrometers.
  • the width w82 of the lower surface of the reflective layer 235 may be larger than the width w81 of the upper surface.
  • the width w82 of the bottom surface of the reflective layer 235 may be 1.5 to 28 times the height h100. That is, the width w82 of the lower surface of the reflective layer 235 may be equal to the distance between the neighboring second electrodes 246.
  • the region where the reflective layer 235 overlaps the second electrode 246 may be reflected by the second electrode 246 before the light reaches the reflective layer 235, and thus the lower surface of the reflective layer 235 described above. It may not be included in the width (w82) of.
  • the width (width w82 of the bottom surface) of the reflective layer 235 is smaller than 1.5 times the height h100, the area of the reflective layer 235 becomes narrow, which causes a problem in reflecting the light emitted downward. If it is greater than 28 times the height, it is exfoliated at the interface between the second semiconductor layer 226 and the second electrode 246 or at the interface between the reflective layer 235 and the second electrode 246 due to the stress between the reflective layer and the second electrode 246. May occur and the reliability may be degraded.
  • the width w82 at the bottom of the reflective layer 235 may be a distance between adjacent second electrodes 246, but is not limited thereto.
  • the side surfaces of the first portion P1 and the second portion P2 of the reflective layer are disposed with the same slope, but in the embodiment of FIG. 8B, the first portion P1 and the second portion ( Sides of P2) may be arranged with different inclinations.
  • the second portion P2 of the reflective layer is disposed with an inclination close to the bottom surface, but the first portion P1 is disposed at an acute angle with respect to the bottom surface.
  • Such a structure may adjust the directing angles of the light emitted from the active layer MQW and proceeding to the first and second portions P1 and P2, respectively, to allow the light to travel upward in the semiconductor device.
  • the bottom surface may be coplanar with the bottom surface of the second conductivity type semiconductor layer 226.
  • the top surface of the reflective layer is flat, but may be disposed with curvature in the embodiment of FIG. 8C.
  • the upper surface of the reflective layer having the curvature may be referred to as a third portion R.
  • FIG. 9 shows another arrangement of the reflective layer.
  • FIG. 9 illustrates a top view of a partial region of a semiconductor device, in which a first electrode, a recess corresponding to the first recess 228, and a reflective layer 235 are disposed.
  • FIG. 9 is different from FIG. 6 in the arrangement of the first recesses 228. That is, the plurality of recesses 228 are arranged in a plurality of columns in the horizontal direction and the vertical second direction, and the plurality of recesses 228 arranged in adjacent columns in the first direction and the second direction They are arranged in correspondence with each other.
  • the boundary regions between adjacent recesses may be in contact with each other and may be spaced apart from each other, and the reflective layer 235 may be disposed outside the boundary regions.
  • the boundary regions spaced apart by the distance r0 from the first electrode and the recess are illustrated by dotted lines, and the current density in the region shown by the dotted lines is Ii.
  • a first electrode is disposed in each first recess 228 to supply electrons
  • a reflective layer is disposed in the second recess 227 between the first recesses 228.
  • the arrangement and shape of the reflective layer may be optimized to reflect light emitted from the active layer, so that the light extraction efficiency may be improved, particularly when the semiconductor device is a light emitting device.
  • the reflective layer may be disposed in the light emitting structure having a current density less than or equal to a predetermined value compared to the current density of the first ohmic contact region, that is, a light emitting structure having a current density less than or equal to a predetermined value.
  • FIG. 10 is a cross-sectional view of a semiconductor device according to an embodiment of the present disclosure.
  • FIG. 11 is a conceptual view illustrating a process in which light is upwardly reflected by a reflective layer.
  • FIG. 12 is an enlarged view of portion A of FIG. 10. It is a figure for demonstrating the height difference of a 1st recess and a 2nd recess.
  • the semiconductor device may include a light emitting structure 120 including a first conductive semiconductor layer 122, a second conductive semiconductor layer 126, and an active layer 124, and a first conductive layer.
  • the first electrode 142 is electrically connected to the type semiconductor layer 122, and the reflective layer 135 is disposed in the second recess 127.
  • the light emitting structure 120 may output light in the ultraviolet wavelength band.
  • the light emitting structure 120 may output light in the near ultraviolet wavelength band (UV-A), may output light in the far ultraviolet wavelength band (UV-B), or light in the deep ultraviolet wavelength band (UV-A). C) can be released.
  • the ultraviolet wavelength band may be determined by the Al composition ratio of the light emitting structure 120.
  • the light emitting structure 120 includes a plurality of first recesses 128 formed through the second conductive semiconductor layer 126 and the active layer 124 to a portion of the first conductive semiconductor layer 122, and a plurality of first recesses 128. At least one second recess 127 disposed between the first recesses 128.
  • the first insulating layer 131 may be formed on the first recess 128 and the second recess 127.
  • the first insulating layer 131 may electrically insulate the reflective layer 135 from the active layer 124 and the first conductive semiconductor layer 122.
  • the first insulating layer 131 may extend from the first recess 128 and the second recess 127 onto the second conductive semiconductor layer 126.
  • the first electrode 142 may be disposed on the bottom surface of the first recess 128 to be electrically connected to the first conductive semiconductor layer 122.
  • the first electrode 142 may be an ohmic electrode.
  • the first electrode 142 may be indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZAZO), indium gallium zinc oxide (IGZO), or indium gallium tin (IGTO).
  • At least one of Au, Hf, and the like may be formed, but is not limited thereto.
  • the reflective layer 135 may be disposed in the second recess 127.
  • the reflective layer 135 may be disposed on the first insulating layer 131 in the second recess 127.
  • the reflective layer 1335 may include a conductive material.
  • the reflective layer 135 may include Al (aluminum).
  • the thickness of the aluminum reflective layer 135 is about 30 nm to 100 nm, the light of the ultraviolet wavelength band may reflect 80% or more. Therefore, the light emitted from the active layer 124 can be prevented from being absorbed in the semiconductor layer.
  • TM mode GaN-based blue light emitting device
  • light L1 may be upwardly reflected by the reflective layer 135 by etching the portion of the region having a weak current density and forming the reflective layer 135. Therefore, the light absorption in the light emitting structure 120 can be reduced and light extraction efficiency can be improved.
  • the orientation angle of the semiconductor device can be adjusted.
  • the first conductive semiconductor layer 122 may be formed of a compound semiconductor such as a III-V group or a II-VI group, and the first conductive semiconductor layer 122 may be formed on the first conductive semiconductor layer 122.
  • One dopant may be doped.
  • the first conductive semiconductor layer 122 is a semiconductor material having a composition formula of Inx1Aly1Ga1-x1-y1N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, 0 ⁇ x1 + y1 ⁇ 1), for example, GaN, AlGaN, InGaN, InAlGaN and the like can be selected.
  • the first dopant may be an n-type dopant such as Si, Ge, Sn, Se, or Te.
  • the first conductive semiconductor layer 122 doped with the first dopant may be an n-type semiconductor layer.
  • the first conductive semiconductor layer 122 may have a low resistance layer 122a having a relatively low Al concentration and a high resistance layer 122b having a relatively high Al concentration.
  • the high resistance layer 122b may have an Al concentration of 60% to 70%, and the low resistance layer 122a may have an Al concentration of 40% to 50%.
  • the low resistance layer 122a is disposed adjacent to the active layer 124.
  • the first electrode 142 may be disposed on the low resistance layer. That is, the first recess 128 is preferably formed to the region of the low resistance layer 122a. This is because the high resistance layer 122b has a high Al concentration and a relatively low current spreading characteristic.
  • the active layer 124 is a layer where electrons (or holes) injected through the first conductive semiconductor layer 122 meet holes (or electrons) injected through the second conductive semiconductor layer 126.
  • the active layer 124 transitions to a low energy level as electrons and holes recombine, and may generate light having a corresponding wavelength.
  • the active layer 124 may have any one of a single well structure, a multi well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum line structure, and the active layer 124.
  • the structure of is not limited to this.
  • the active layer may comprise Al.
  • the second conductive semiconductor layer 126 is formed on the active layer 124, and may be implemented as a compound semiconductor such as a group III-V group or a group II-VI group, and a second layer on the second conductive semiconductor layer 126. Dopants may be doped.
  • the second conductive semiconductor layer 126 is a semiconductor material having a composition formula of Inx5Aly2Ga1-x5-y2N (0 ⁇ x5 ⁇ 1, 0 ⁇ y2 ⁇ 1, 0 ⁇ x5 + y2 ⁇ 1) or AlInN, AlGaAs, GaP, GaAs It may be formed of a material selected from GaAsP, AlGaInP.
  • the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, or Ba
  • the second conductive semiconductor layer 126 doped with the second dopant may be a p-type semiconductor layer.
  • the second conductive semiconductor layer 126 is AlGaN
  • hole injection may not be smooth due to low electrical conductivity. Therefore, GaN having relatively high electrical conductivity may be disposed on the bottom surface of the second conductive semiconductor layer 126.
  • the thickness d2 of the first electrode 142 may be thinner than the thickness d3 of the first insulating layer 131, and may have a distance d4 of 1 ⁇ m to 4 ⁇ m from the first insulating layer 131. Can be.
  • the gap-fill characteristic of the second insulating layer 132 may be improved by having the separation distance d4 from the first insulating layer 131.
  • Unevenness may be formed on a surface of the first conductive semiconductor layer 122. Such unevenness may improve extraction efficiency of light emitted from the light emitting structure 120.
  • the unevenness may have a different average height according to the ultraviolet wavelength, and in the case of UV-C, the light extraction efficiency may be improved when the UV-C has a height of about 300 nm to 800 nm and an average of about 500 nm to 600 nm.
  • the reflective layer 135 may cover a portion of one side and an upper surface of the second electrode 146.
  • the reflective layer 135 such as aluminum is relatively poor, it may not be desirable to completely cover the second electrode 146.
  • the second electrode 146 may be disposed on the top surface of the second conductive semiconductor layer 126.
  • the thickness of the second electrode 146 may be smaller than the thickness of the first insulating layer 131.
  • the second electrode 146 may have a first separation distance of 1 ⁇ m to 4 ⁇ m from the first insulating layer 131.
  • the second electrode 146 has a separation distance of less than 1 ⁇ m, it is difficult to secure a process margin and the operating voltage increases. If the separation distance is longer than 4 ⁇ m, a problem in which the area in which the second electrode 146 is disposed may be narrowed may cause a problem in which an operating voltage increases.
  • the reflective layer 135 may be electrically connected to the second electrode 146 to electrically connect the second electrodes 146 separated from each other by the second recess 127.
  • the reflective layer 135 may be disposed at a first separation distance between the second electrode 146 and the first insulating layer 131, and the reflective layer 135 may be disposed within the first insulating layer 131 within the first separation distance.
  • the side and top surfaces and the side and top surfaces of the second electrode 146 may be in contact with each other.
  • a region where the reflective layer 135 is formed with the second conductive semiconductor layer 126 and the Schottky junction within the first separation distance may be disposed, and current dispersion may be facilitated by forming the Schottky junction.
  • An angle ⁇ 4 formed between the inclined portion of the reflective layer 135 and the top surface of the second conductive semiconductor layer 126 may be 90 degrees to 145 degrees. If the inclination angle ⁇ 4 is smaller than 90 degrees, the second conductive semiconductor layer 126 may be difficult to etch. If the inclination angle ⁇ 4 is smaller than 145 degrees, the area of the active layer to be etched may be increased to reduce the luminous efficiency.
  • the second conductive layer 150 may cover the reflective layer 135 and the second electrode 146. Accordingly, the second electrode pad 166, the second conductive layer 150, the reflective layer 135, and the second electrode 146 may form one electrical channel.
  • the second conductive layer 150 completely surrounds the reflective layer 135 and the second electrode 146 and may contact the side and top surfaces of the first insulating layer 131.
  • the second conductive layer 150 is made of a material having good adhesion to the first insulating layer 131, and at least one material selected from the group consisting of materials such as Cr, Al, Ti, Ni, Au, and the like. It may be made of an alloy, it may be made of a single layer or a plurality of layers.
  • the thermal and electrical reliability of the reflective layer 135 and the second electrode 146 may be improved.
  • it may have a reflection function to reflect the light emitted between the first insulating layer 131 and the second electrode 146 to the top.
  • the second conductive layer 150 may be disposed at a second separation distance between the first insulating layer 131 and the second electrode 146.
  • the second conductive layer 150 may contact the side and top surfaces of the second electrode 146 and the side and top surfaces of the first insulating layer 131 at the second separation distance.
  • a region where the Schottky junction is formed by contacting the second conductive layer 150 and the second conductive semiconductor layer 126 within the second separation distance may be disposed, and current distribution may be facilitated by forming the Schottky junction. Can be.
  • the first conductive layer 165 and the bonding layer 160 are disposed along the bottom surface of the light emitting structure 120 and the shapes of the first recess 128 and the second recess 127. Can be.
  • the first conductive layer 165 may be made of a material having excellent reflectance.
  • the first conductive layer 165 may include aluminum.
  • the electrode layer 165 includes aluminum, the light extraction efficiency may be improved by reflecting light emitted from the active layer 124 toward the substrate 170.
  • the second insulating layer 132 electrically insulates the reflective layer 135, the second electrode 146, and the second conductive layer 150 from the first conductive layer 165.
  • the first conductive layer 165 may be electrically connected to the first electrode 142 through the second insulating layer 132.
  • the thickness of the first insulating layer 131 may be smaller than the thickness of the second insulating layer 132. As the thickness of the first insulating layer 131 becomes thinner, the upper surface of the reflective layer 135 is closer to the first conductive semiconductor layer 122, so that light extraction efficiency may be improved.
  • the thickness of the first insulating layer 131 may be 3000 ohms to 7000 ohms. If it is thinner than 3000 ohms strong, the electrical reliability may deteriorate, and if it is thicker than 7000 ohms strong, when the reflective layer 135 and the second conductive layer 150 are disposed above and on the side of the first insulating layer 131, the reflective layer ( The step coverage characteristic of the 135 or the second conductive layer 150 is not good, which may cause peeling or cracking. In the case of causing peeling or cracking, the electrical reliability may be deteriorated or the light extraction efficiency may be deteriorated.
  • the second insulating layer 132 may have a thickness of 4000 ohms to 10,000 ohms. If it is thinner than 4000 ohms, the electrical reliability of the device may deteriorate. If it is thicker than 10000 ohms, the reliability may be deteriorated by the pressure or thermal stress applied to the device during the process. Can cause a problem.
  • the thickness of the first insulating layer 131 and the second insulating layer 132 is not limited thereto.
  • the bonding layer 160 may comprise a conductive material.
  • the bonding layer 160 may include a material selected from the group consisting of gold, tin, indium, aluminum, silicon, silver, nickel, and copper, or an alloy thereof.
  • the substrate 170 may be made of a conductive material.
  • the substrate 170 may include a metal or a semiconductor material.
  • the substrate 170 may be a metal having excellent electrical conductivity and / or thermal conductivity. In this case, heat generated during the operation of the semiconductor device may be quickly released to the outside.
  • the substrate 170 may include a material selected from the group consisting of silicon, molybdenum, silicon, tungsten, copper, and aluminum, or an alloy thereof.
  • the second electrode pad 166 may be made of a conductive material.
  • the second electrode pad 166 may have a single layer or a multilayer structure, and may include titanium (Ti), nickel (Ni), silver (Ag), and gold (Au).
  • the second electrode pad 166 may have a structure of Ti / Ni / Ti / Ni / Ti / Au.
  • the passivation layer 180 may be disposed on the top and side surfaces of the light emitting structure 12.
  • the passivation layer 180 may have a thickness of 2000 ohms to 5000 ohms. If it is smaller than 2000 ohms, it is not enough to protect the device from external moisture or foreign substances, which may worsen the electrical and optical reliability of the device, and if it is thicker than 5000 ohms, the stress on the device will increase, which will reduce the optical reliability. In this case, the cost of the device may increase as the process time increases.
  • the protrusion height H 1 of the second recess 127 may be smaller than the protrusion height H 2 of the first recess 128.
  • the protrusion height may be defined as a vertical distance from the active layer 124 to the top surfaces of the first recesses 128 and the second recesses 127.
  • the protrusion height H 1 of the second recess 127 may satisfy the following Equation 1.
  • W 4 is the distance from the intermediate point C1 between the first recess 128 and the second recess 127 adjacent to each other to the top surface C2 of the second recess, and ⁇ 1 is 0.5 degrees. It is above and 5.0 degrees or less.
  • ⁇ 1 When ⁇ 1 is less than 0.5 degrees, the height of the reflective layer may be relatively low, which may make it difficult to perform an effective reflection function. In addition, if it exceeds 5.0 degrees, since the height of the reflective layer is too high, the area of the active layer is excessively reduced in proportion to it. In addition, there is a problem that the recess process and the insulation layer process need to be more precisely managed.
  • the distance from the intermediate point C1 to the upper surface C2 of the second recess may be 20 ⁇ m to 40 ⁇ m, and ⁇ 1 may be 2.3 degrees.
  • the protrusion height of the second recess 127 may be about 300 to 800 nm. In this case, the light emitted from the active layer 124 in the TM mode can be effectively reflected upward.
  • the second recess 127 may be formed higher than the first recess 128.
  • the present invention is not limited thereto, and the height of the first recess 128 and the height of the second recess 127 may be the same.
  • the inclination angle ⁇ 2 of the first recess 128 is 40 degrees to 70 degrees, or 60 degrees to 70 degrees
  • the inclination angle ⁇ 3 of the second recess 127 is 40 degrees to 70 degrees, Or 60 degrees to 70 degrees.
  • FIG. 14 is a plan view of a semiconductor device according to an embodiment of the present disclosure
  • FIG. 15 is a diagram illustrating a distribution of current densities of a semiconductor device
  • FIG. 16 is an enlarged view of a portion B of FIG. 14, and
  • FIG. 17 is a first view.
  • FIG. 18 shows a recess 128, and FIG. 18 is a variation of FIG.
  • the semiconductor device 100 may include a plurality of active regions 136 defined by the planar reflective layer 135.
  • the active region 136 may be an independent space partitioned by the reflective layer 135.
  • the active region 136 may have various shapes.
  • the active region 136 may be polygonal or circular.
  • the plurality of first electrodes 142 and the first recesses 128 may be disposed in the active regions 136, respectively.
  • the reflective layer 135 surrounds the first electrode 142 in which current is dispersed. Accordingly, light emitted from the periphery of the first electrode 142 may be upwardly reflected by the reflective layer 135 surrounding the active region 136.
  • the reflective layer 135 may be disposed in an area where the potential density is 40% or less based on 100% of the potential density of the first electrode 142.
  • the distance between the center of the first recess and the center of the second recess disposed on the horizontal line may be 30 ⁇ m to 40 ⁇ m.
  • the active layer of the region having good current diffusion may be etched, resulting in poor luminous efficiency. Can be.
  • the reflective layer is formed in a region having a dislocation density of less than 30%, the area of the active region is too large, which may lower efficiency.
  • a large portion of the light emitted to the side is likely to be absorbed in the light emitting structure.
  • the reflective layer 135 includes a plurality of end portions 135a adjacent to the edge of the first conductive semiconductor layer 122, and the gap between the end portion 135a and the edge of the first conductive semiconductor layer 122 ( d1) may be 1.0 ⁇ m to 10 ⁇ m. If less than 1.0 ⁇ m, it is difficult to secure the process margin, if larger than 10 ⁇ m may not be utilized in the region of the current diffusion characteristics are not good light extraction efficiency may be lowered. However, the present invention is not limited thereto, and the end portion 135a of the reflective layer 135 may also be sealed to form an active region.
  • the effective light emitting area P2 is narrow.
  • the effective emission area P2 may be defined as a boundary point having a current density of 40% or less based on the neighboring point P1 of the first electrode having the highest current density.
  • the distance between the center of the first recess and the center of the second recess disposed on the horizontal line may be 30 ⁇ m to 40 ⁇ m. If it is narrower than 30 ⁇ m, the active layer of the region having good current diffusion may be etched, resulting in poor luminous efficiency. If it is wider than 40 ⁇ m, the region having poor current diffusion characteristics may remain, resulting in a decrease in light extraction efficiency. .
  • an intermediate point between neighboring first electrodes 142 may have a low current density and thus may have very low efficiency of contributing to light emission. Therefore, the embodiment can improve the light extraction efficiency by forming a reflective layer in a region having a low current density.
  • the reflective layer 135 may include an inclined portion 135b and an upper surface portion 135c. Most of the light emitted from the active layer 124 may be upwardly reflected by the inclined portion 135b.
  • the active region 136 defined by the reflective layer 135 may have an area of 2.0 to 5.0 times the first electrode 142.
  • the reflective layer 135 may be formed in a region having a current density of 40% or less based on the first electrode 142.
  • the active region 136 defined by the reflective layer 135 may have an area of 2.0 to 5.0 times the first recess 128.
  • the area of the active region 136 may be adjusted according to the Al concentration of the light emitting structure 120.
  • the center of the reflective layer 135 may be disposed in a region where the current density is lowered to 40% or less, for example, a distance of 30 ⁇ m to 40 ⁇ m from the center of the first recess 128.
  • the width of the 135 may be 2 ⁇ m to 5 ⁇ m.
  • the width of the reflective layer 135 is smaller than 2 ⁇ m, the material constituting the reflective layer 135 may cause cracking or peeling while the step coverage characteristics are deteriorated. If the width of the reflective layer 135 is larger than 5 ⁇ m, the effective active layer is etched to lower the light emission efficiency. Can cause.
  • the reflective layer 135 may have a shape consisting of straight lines that contact the boundary region where the current density is lowered to 40% or less.
  • the isolated region is circular, it may have a polygonal shape consisting of straight lines adjacent to the circular shape.
  • the active layer 124 is removed and thus does not participate in light emission.
  • the area that does not actually participate in light emission is the first area W2 from which the active layer 124 is removed.
  • the width of the first recess 128 may vary depending on the width W1 of the inclined surface. Therefore, it may be desirable to make the inclination angle of the inclined surface large. For example, the angle of the inclined surface may be 40 degrees to 70 degrees, or 60 degrees to 70 degrees.
  • a rectangular matrix may be continuously arranged.
  • the shape of the active region 136 formed by the reflective layer 135 may be variously modified.
  • the active region 136 may have a hexagonal shape, an octagonal triangle shape, or a circular shape.
  • the semiconductor element described above is composed of a package and can be used for curing resins, resists, SODs, or SOGs, for medical treatments such as atopic treatments, or for sterilization of air purifiers or water purifiers.
  • the semiconductor device may be used as a light source of the lighting system, for example, may be used as a light source of an image display device or a light source.
  • a backlight unit of an image display device When used as a backlight unit of an image display device, it can be used as an edge type backlight unit or a direct type backlight unit, when used as a light source of a lighting device can be used as a luminaire or bulb type, and also used as a light source of a mobile terminal. It may be.
  • 19 illustrates a package in which semiconductor devices are disposed.
  • the light emitting device package 300 includes a package body 310, a first electrode part 321, a second electrode part 322, and a light emitting device 200.
  • the package body 310 may be made of an insulating material having a cavity 311, and may include, for example, a polypthalamide (PPA) resin or a silicon-based material.
  • PPA polypthalamide
  • the electrode part 321 and the second electrode part 322 may be disposed on the package body 310, and a part of the electrode part 321 and the second electrode part 322 may be disposed on the bottom surface of the cavity 311.
  • the light emitting device 300 may be the above-described light emitting device and may be disposed on the first electrode part 321 and electrically connected to the second electrode part 322 through a wire 330.
  • the molding part 350 is disposed around the light emitting device 200 and the wire 330, and the molding part 350 may be filled with air or made of another protective material.
  • a light emitting device that emits ultraviolet light
  • the molding part 350 may include a phosphor (not shown).
  • the phosphor may be used as a yag-based phosphor, a nitride-based phosphor, a silicate, or a mixture thereof, but is not limited thereto.
  • the cover 370 is disposed on the package 300, and the cover 370 may be made of a light transmissive material such as glass.
  • the semiconductor device may be flip bonded and used as a package.
  • the light emitting device includes a laser diode in addition to the light emitting diode described above, and the structure of the light emitting device according to the embodiment may be applied to a laser diode or other semiconductor devices.
  • Light emitted from the semiconductor device is mixed with light of various wavelength regions, and light may be emitted radially around the semiconductor device.
  • the laser diode may include the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer having the above-described structure, similarly to the semiconductor element.
  • an electro-luminescence phenomenon is used in which light is emitted from an active layer when a current flows after joining a p-type first conductivity type semiconductor and an n-type second conductivity type semiconductor. There is a difference between the direction of the light and the wavelength band. That is, a laser diode may emit light having a specific wavelength (monochromatic beam) in the same direction with the same phase by using a phenomenon called stimulated emission and a constructive interference phenomenon. Can be used for optical communication.
  • the light receiving device may refer to a photodetector, which is a kind of transducer that detects light and converts its intensity into an electrical signal.
  • photodetectors include photovoltaic cells (silicon, selenium), photoconductive elements (cadmium sulfide, cadmium selenide), photodiodes (e.g. PDs having peak wavelengths in visible blind or true blind spectral regions), phototransistors , Photomultipliers, phototubes (vacuum, gas encapsulation), infrared (IR) detectors, and the like, but embodiments are not limited thereto.
  • a semiconductor device such as a photodetector may generally be manufactured using a direct bandgap semiconductor having excellent light conversion efficiency.
  • the photodetector has various structures, and the most common structures include a pin photodetector using a pn junction, a Schottky photodetector using a Schottky junction, a metal semiconductor metal (MSM) photodetector, and the like. have.
  • a pin type photodetector and a Schottky type photodetector may be implemented using a nitride semiconductor material.
  • a photodiode like a semiconductor device, may include a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer having the above-described structure, and have a pn junction or pin structure, similarly to a semiconductor device.
  • the reverse bias is applied to the photodiode, the resistance becomes very high and a minute current flows.
  • the magnitude of the voltage is almost proportional to the intensity of the light incident on the photodiode.
  • Photovoltaic cells or solar cells are a type of photodiodes that can convert light into current using the photoelectric effect.
  • the solar cell may include the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer having the above-described structure, similarly to the semiconductor element.
  • When sunlight is incident from the outside electrons and holes are generated in the n-type first conductive semiconductor layer and the p-type second conductive semiconductor layer, respectively. Each of these moves to an n-type electrode and a p-type electrode, and when the n-type electrode and the p-type electrode are connected to each other, electrons move from the n-type electrode to the p-type electrode and current flows.
  • Solar cells may be divided into crystalline solar cells and thin film solar cells, and thin film solar cells may be divided into inorganic thin film solar cells and organic thin film solar cells.
  • the semiconductor device described above is not necessarily implemented as a semiconductor and may further include a metal material in some cases.
  • a semiconductor device such as a light receiving device may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, or As, and is doped with a p-type or n-type dopant. It may be implemented using a semiconductor material or an intrinsic semiconductor material.

Abstract

실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하고, 상기 제2 도전형 반도체층에서 상기 활성층을 관통하여 상기 제1 도전형 반도체층까지 연장되는 제1리세스 및 제2리세스를 포함하는 발광 구조물; 상기 제1리세스에서 상기 제1 도전형 반도체층과 접촉하는 제1 전극; 제2 도전형 반도체층과 접촉하는 제2 전극; 및 상기 제2리세스에 형성된 반사층으로 이루어지고, 상기 제2 리세스는 상기 제2 도전형 반도체층의 저면에 배치된 오픈된 하부, 상기 제1 도전형 반도체층에 배치된 상부, 및 상기 하부에서 상기 상부로 연장되는 측면부를 가지고, 상기 반사층은 상기 제2 리세스 내부에 배치된 반사부, 및 상기 제2 리세스의 하부에서 연장되어 상기 제2 전극과 접촉하는 연장부를 포함하는 반도체 소자를 제공한다.

Description

반도체 소자
실시예는 반도체 소자에 관한 것으로, 보다 상세하게는 광추출 효율이 향상된 반도체 소자에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 발광 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 발광소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화 작용이나 살균 작용을 하여 경화용, 의료용 및 살균용으로 사용될 수 있다.
종래의 반도체 소자는 기판 상에, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물이 배치되고, 상기 제1 도전형 반도체층 상에 제1 전극이 배치되고 제2 도전형 반도체층 상에 제2 전극이 배치될 수 있다.
반도체 소자의 활성층에서 발생한 광이 활성층의 상부 방향 외에 측면과 하부 방향으로도 진행될 수 있다. 따라서, 반도체 소자에서 방출된 광이 측면 방향으로 진행하면 진행 경로가 증가하거나 발광 구조물의 내부에서 흡수되어, 광추출 효율이 저하되는 문제가 있다.
실시예는 발광소자의 광추출 효율을 향상시킬 수 있다.
실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하고, 상기 제2 도전형 반도체층에서 상기 활성층을 관통하여 상기 제1 도전형 반도체층까지 연장되는 제1리세스 및 제2리세스를 포함하는 발광 구조물; 상기 제1리세스에서 상기 제1 도전형 반도체층과 접촉하는 제1 전극; 제2 도전형 반도체층과 접촉하는 제2 전극; 및 상기 제2리세스에 형성된 반사층으로 이루어지고, 상기 제2 리세스는 상기 제2 도전형 반도체층의 저면에 배치된 오픈된 하부, 상기 제1 도전형 반도체층에 배치된 상부, 및 상기 하부에서 상기 상부로 연장되는 측면부를 가지고, 상기 반사층은 상기 제2 리세스 내부에 배치된 반사부, 및 상기 제2 리세스의 하부에서 연장되어 상기 제2 전극과 접촉하는 연장부를 포함하는 반도체 소자를 제공한다.
상기 반사층의 반사부는 상기 제2 리세스의 하부에서 상기 제2 리세스의 측면부를 따라 상기 제2 리세스의 상부까지 형성되고, 상기 제2 리세스의 하부와 상기 제2 도전형 반도체층의 저면은 동일한 평면으로 이루어지고, 상기 제2 리세스의 하부에서 상기 제2 리세스의 상부 방향으로 소정의 높이를 가질 수 있다.
반사층의 저면에서 폭은 상기 반사층의 높이보다 1.5배 내지 28배일 수 있다.
반사층은, 상기 제1 도전형 반도체층과 대응하는 제1 부분과 상기 제2 도전형 반도체층과 대응하는 제2 부분을 포함하고, 상기 제1 부분의 측면의 기울기와 상기 제2 부분의 측면의 기울기가 서로 다를 수 있다.
제1 부분의 측면이 바닥면에 대하여 이루는 각도는, 상기 제2 부분의 측면이 상기 바닥면에 대하여 이루는 각도보다 작을 수 있다.
반사층의 상부면은 플랫하거나 곡률을 가질 수 있다.
반사층은, 상기 제2 도전형 반도체층과 전기적으로 연결될 수 있다.
다른 실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하고, 상기 제2 도전형 반도체층으로부터 상기 활성층 및 상기 제1 도전형 반도체층의 일부 영역까지 형성된 복수 개의 제1리세스와 복수 개의 제2리세스를 포함하며, 자외선 파장 영역의 광을 방출하는 발광 구조물; 상기 복수 개의 제1리세스에서 노출된 제1 도전형 반도체층 저면에 배치된 제1 전극; 상기 제1리세스에서 기설정되는 경계 영역; 상기 제2 도전형 반도체층 저면에 배치된 제2 전극; 및 상기 복수 개의 제2리세스에서, 상기 제1 도전형 반도체층의 일부와 상기 활성층에 대응되는 높이에 배치되는 반사층을 포함하고, 상기 복수 개의 제 1 리세스 영역의 기설정된 경계 영역들 사이에 배치되는 저전류 밀도 영역을 포함하며, 상기 반사층은 저전류 밀도 영역에 배치되는 반도체 소자를 제공할 수 있다.
반사층의 수평 방향의 단면은 벌집(honeycomb) 형상일 수 있다.
기설정된 값은 I0의 30% 내지 40%이고, 상기 I0는 상기 제1 전극과 컨택하는 제1 도전형 반도체층에서의 전류 밀도일 수 있다.
제1 전극의 둘레에서 전류 밀도가 기설정된 값인 영역을 경계 영역이라 하고, 상기 반사층의 단면은 상기 경계영역의 단면에 외접하여 배치될 수 있다.
저전류 밀도 영역이 서로 연장되어 배치되고, 저전류 밀도 영역에 반사층이 배치되어, 서로 연장된 구조의 반사층을 포함할 수 있다.
반사층은, 상기 제1리세스를 둘러싸고 배치될 수 있다.
제1리세스와 상기 제2리세스의 높이는 동일할 수 있다.
제1리세스의 폭은 상기 제2리세스의 폭보다 클 수 있다.
제2 식각 영역의 측면은 바닥면에 대하여 20도 내지 40도의 경사를 가질 수 있다.
반사층은, 상기 제2 식각 영역의 상부면과 측면 및 바닥면에 대응되는 높이에 배치될 수 있다.
또 다른 실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하고, 상기 제2 도전형 반도체층으로부터 상기 활성층 및 상기 제1 도전형 반도체층의 일부 영역까지 형성된 복수 개의 제1 식각 영역을 포함하며, 자외선 파장 영역의 광을 방출하는 발광 구조물; 상기 복수 개의 제1 식각 영역에서 노출된 제1 도전형 반도체층 상에 배치된 제1 전극; 상기 제2 도전형 반도체층 상에 배치된 제2 전극; 및 상기 제1 전극의 주변 영역에서, 상기 제1 도전형 반도체층으로부터 활성층 및 제2 도전형 반도체층에 배치되는 반사층을 포함하고, 상기 반사층은 전류 밀도가 기설정된 값 이하의 영역에 배치되는 반도체 소자를 제공한다.
기설정된 값은 I0의 30% 내지 40%이고, 상기 I0는 상기 제1 전극과 컨택하는 제1 도전형 반도체층에서의 전류 밀도일 수 있다.
제1 전극의 둘레에서 전류 밀도가 기설정된 값인 영역을 경계 영역이라 하고, 상기 반사층의 단면은 상기 경계영역의 단면에 내접하거나 외접하여 배치될 수 있다.
실시예에 따른 반도체 소자는 각각의 제1리세스에 제1 전극이 배치되어 전자가 공급되며, 제1리세스 사이의 제2리세스에 반사층이 배치되는데, 특히 반사층의 배치 및 형상이 활성층에서 방출된 광을 반사하기에 최적화되어 반도체 소자가 발광소자일 경우 특히 광추출 효율이 향상될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 반도체 소자의 일 실시예의 평면도이고,
도 2는 도 1의 반도체 소자의 I-I' 방향의 단면도이고,
도 3 내지 도 5는 도 2의 일부분들을 상세히 나타낸 도면이고,
도 6은 도 2의 평면도에서 반사층의 배치를 나타낸 도면이고,
도 7은 도 2의 제1리세스와 제2리세스와 반사층의 배치를 상세히 나타낸 도면이고,
도 8a 내지 도 8c는 반사층의 형상들을 나타낸 도면이고,
도 9는 반사층의 다른 배치를 나타낸 도면이고,
도 10은 본 발명의 다른 실시 예에 따른 반도체 소자의 단면도이고,
도 11은 반사층에 의해 광이 상향 반사되는 과정을 보여주는 개념도이고,
도 12는 도 10의 A부분의 확대도이고,
도 13은 제1리세스와 제2리세스의 높이차를 설명하기 위한 도면이고,
도 14는 본 발명의 일 실시 예에 따른 반도체 소자의 평면도이고,
도 15는 반도체 소자의 전류밀도의 분포를 보여주는 도면이고,
도 16은 도 14의 B부분 확대도이고,
도 17은 제1리세스를 보여주는 도면이고,
도 18은 도 16의 변형예이고,
도 19는 반도체 소자가 배치된 패키지를 나타낸 도면이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
반도체 소자는 발광 소자, 수광 소자 등 각종 전자 소자 포함할 수 있으며, 발광 소자와 수광소자는 모두 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
본 실시예에 따른 반도체 소자는 발광 소자일 수 있다.
발광 소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.
발광 구조물이 Al의 조성비가 큰 AlGaN을 포함하면, 자외선 특히 심자외선 파장 영역의 광을 방출할 수 있다. 자외선은 예를 들면 10 나노미터 내지 400 나노미터 범위의 파장을 가질 수 있고, UV-A(근자외선)는 예를 들면 320 나노미터 내지 400 나노미터 범위의 파장을 가질 수 있고, UV-B(원자외선)는 280 나노미터 내지 320 나노미터 범위의 파장을 가질 수 있으며, UV-C(심자외선)는 100 나노미터 내지 280 나노미터 범위의 파장을 가질 수 있다.
도 1은 반도체 소자의 일 실시예의 평면도이고, 도 2는 도 1의 반도체 소자의 일 실시예의 I-I' 방향의 단면도이고, 도 3 내지 도 5는 도 2를 일부분들을 상세히 나타낸 도면이다.
도 1에서 반도체 소자는, 제1 전극(242)과 제1 리세스(228)들의 사이의 저전류 밀도 영역(Low Current Density Region, R1)에 반사층(235)이 배치되고 있으며, 저전류 밀도 영역은 제1 전극(242)으로부터 거리 r0만큼 이격될 수 있다. 반도체 소자에서 제1 전극과 리세스들로 이루어진 구조물은 실제로는 더 많은 개수로 이루어질 수 있고, 전류 밀도를 고려하여 설계가 가능함으로써 개수는 한정하지 않는다. 제1 전극의 전류 밀도를 고려하여 배치함으로써 저전류 밀도 영역을 설계하고 각각의 저전류 밀도 영역 사이에 반사층을 배치할 수 있다.
본 실시예에 따른 반도체 소자(200)는, 제1 도전형 반도체층(222)과 활성층(224) 및 제2 도전형 반도체층(226)을 포함하는 반도체 구조물(220)과, 제1 도전형 반도체층(222)과 접촉하는 제1 전극(242) 및 제2 도전형 반도체층(226)과 접촉하는 제2 전극(246)을 포함할 수 있다.
제2 도전형 반도체층(226)으로부터 활성층(224) 및 제1 도전형 반도체층(226)의 일부 영역까지 제1리세스가 구비되어 제1 도전형 반도체층(222)이 노출되는 영역이 복수 개 존재하는데, 제1리세스(228)와 제2리세스(227)라 구분할 수 있다. 제1리세스(228)와 제2리세스(227)의 단면은 예를 들어 원형, 다각형, 타원형 등이며 반드시 이에 한정하지 않는다. 제2리세스(227)는 제1리세스(228)의 둘레에 배치될 수 있는데, 도 6 등을 참조하여 후술한다.
제1리세스(228)에서 노출된 제1 도전형 반도체층(222) 상에 제1 전극(242)이 배치되고, 제1리세스(228)와 제2리세스(227) 사이의 제2 도전형 반도체층(226)의 저면에는 제2 전극(246)이 배치될 수 있다. 그리고, 제2리세스(227)에는 반사층(235)이 삽입되어 배치될 수 있다. 반사층(235)의 일부분은 제2리세스(227) 외부의 영역으로 연장되어 배치될 수 있으며, 도 3 등을 참조하여 후술한다.
반사층(235)의 일부는 활성층(224)과 대응되는 높이 및 제1 도전형 반도체층(222)의 일부에 대응되는 높이에 배치될 수 있다. 즉, 반사층(235)의 상부면은 활성층(224)보다 높게 배치될 수 있다.
발광 구조물(220) 내에 알루미늄(Al)이 많이 포함되면 발광 구조물(220) 내에서 전류 확산 특성이 저하될 수 있다. 따라서, 실시 예는 전류 밀도가 약한 영역의 발광 구조물(220)을 식각하여 제거하고 반사층(235)을 형성할 수 있다. 반사층(235)는 활성층에서 TM 모드로 발광하여 수평 방향으로 진행하는 광의 경로를 상부로 변경할 수 있다. 따라서, 반사층(235)는 발광 구조물 내에서 광 흡수를 줄이고 반도체 소자의 지향각을 조절하고 광추출 효율을 향상시킬 수 있다.
반사층(235)은 도전성 물질로 이루어질 수 있고, 예를 들면 금속으로 이루어질 수 있으며, 예를 들면 반사층(235)이 알루미늄으로 이루어지고, 활성층(224)에서 자외선 파장 영역의 광이 방출될 때, 반사층(235)의 두께는 50 나노미터 이상으로 구비되면 자외선 파장 영역의 광을 80% 이상 반사하는데 충분할 수 있다.
특히 UV-B나 UV-C 파장 영역의 광을 방출하는 반도체 소자(200)는 AlGaN을 기반으로 발광 구조물(220)이 성장되어 청색 파장 영역의 광을 방출하는 발광소자에 비하여 TM 모드의 발광이 증가할 수 있다. TM 모드 발광이란 활성층에서 생성되는 광이 대부분 발광 구조물(220)의 성장 방향과 수직한 방향(도 2의 수평 방향)으로 발광하는 것으로 정의할 수 있다.
반사층(235)은 활성층(224)에서 측면 방향으로 진행하는 광을 반사하여 광의 진행 방향을 변경하고, 광 경로를 단축시켜, 발광 구조물(220) 내에서 광의 재흡수를 줄일 수 있다.
제1 도전형 반도체층(222)은 Ⅲ-Ⅳ족, Ⅱ-Ⅴ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(222)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 성장될 수 있다.
제1 도전형 반도체층(222)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(222)은 단층 또는 다층으로 성장될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(224)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.
활성층(224)은 Ⅲ-Ⅳ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.
제2 도전형 반도체층(226)은 Ⅲ-Ⅳ족, Ⅱ-Ⅴ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(226)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제2 도전형 반도체층(226)이 AlGaN으로 이루어질 경우 AlGaN은 낮은 전기 전도도로 인하여 정공의 주입이 원활하지 않을 수 있는데, 상대적으로 전기 전도도가 우수한 GaN을 제2 도전형 반도체층(226)의 저면에 배치하여 이러한 문제점을 해결할 수 있다.
제2 도전형 반도체층(226)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(226)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(222)의 상부 표면은 요철이 형성될 수 있는데, 발광소자(200)로부터 방출되는 광의 추출 효율을 향상시킬 수 있다. 제1 도전형 반도체층(222)으로부터 활성층(224)과 전자 차단층 및 제2 도전형 반도체층(226)으로 갈수록 폭이 넓어질 수 있는데, 식각 공정에서 발광 구조물(220)의 하부 구조물의 폭이 더 넓게 식각될 수 있기 때문이다.
발광 구조물(220)의 높이(h21)는 예를 들면 2 내지 3 마이크로 미터일 수 있다. 자외선을 발광하는 발광 구조물(220)의 경우, 청색 파장보다 파장이 짧은 단파장의 광의 추출 효율을 높이기 위해, 상부 표면의 요철의 깊이는 3,000 옴스트롱 내지 8,000 옴스트롱일 수 있으며, 평균 5,000 옴스트롱 정도의 깊이를 가질 수 있다.
제2 전극(246)의 하부면과 측면 중 적어도 일부를 둘러싸고 제2 도전형 반도체층(226)의 저면에는 제2 도전층(capping layer, 250)이 배치될 수 있다. 제2 도전층(250)은 도전성 물질로 이루어질 수 있고, 예를 들면 금속으로 이루어질 수 있으며, 상세하게는 제2 도전층(250)은 크롬(Cr), 알루미늄(Al), 티타늄(Ti), 금(Au) 및 니켈(Ni)로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있다.
제2 도전층(250)은 제2 전극(246)을 제2 전극 패드(266)와 전기적으로 연결하고, 제2 전극(246)과 반사층(235)을 감싸고 지지하여 안정성을 확보할 수 있다. 제2 도전층(250)은 반사율이 우수한 금속으로 이루어져서 광을 반사할 수도 있다. 따라서, 상기의 반사층(235)을 제1 반사층이라 하고 제2 도전층(250)을 제2 반사층이라 정의할 수도 있다.
발광 구조물(220)의 하부면과 제1리세스(228)와 제2리세스(227)의 형상을 따라 제1 도전층(265)과 접합층(260)이 배치될 수 있다.
제1 도전층(265)은 복수 개의 제1 전극(242)을 전기적으로 연결할 수 있다. 제1 도전층(265)은 반사율이 우수한 물질로 이루어질 수 있고, 예를 들면 알루미늄(Al)으로 이루어질 수 있으며, 자외선 파장 영역에서는 예를 들면 500 옴스트롱 이상의 두께로 구비되어야 80% 이상의 광 반사율을 확보할 수 있다.
접합층(260)은 제1 도전층(265)을 하부의 지지 기판(270)과 Ni, Sn, Au 등이 혼재된 영역을 포함하는 디퓨전(diffusion) 본딩 또는 유테틱(eutectic) 본딩하는 영역을 포함하는 영역일 수 있다.
접합층(260)은 도전성 재료로 이루어질 수 있고, 예를 들면, 금(Au), 주석(Sn), 인듐(In), 알루미늄(Al), 실리콘(Si), 은(Ag), 니켈(Ni) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성할 수 있다.
제1 도전층(265)과 접합층(260)의 사이에는 확산 방지층(Diffusion Barrier Layer, 미도시)가 배치될 수 있는데, 확산 방지층은 예를 들면 티타늄/니켈/티타늄/니켈의 다층 구조를 가질 수 있다.
지지 기판(270)은 도전성 물질로 이루어질 수 있고, 예를 들면, 금속 또는 반도체 물질로 형성될 수 있다. 따라서 전류는 지지 기판(270), 접합층(260), 제1 도전층(265), 및 복수 개의 제1 전극(242)을 통해 제1 도전형 반도체층(222)에 주입될 수 있다. 또한, 지지 기판(270)은 발광소자 작동시 발생하는 열을 충분히 발산시키기 위해 열 전도도가 높은 물질로 형성될 수 있다.
지지 기판(270)은 실리콘(Si), 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다.
반도체 소자(200)의 일측 모서리 영역에는 제2 전극 패드(266)가 배치될 수 있다. 제2 전극 패드(266)는 도전성 재료로 이루어질 수 있고, 금속으로 이루어질 수 있고, 단층 또는 다층 구조를 가질 수 있으며, 상세하게는 Ti(티타늄)/Ni(니켈)/Ti/Ni/Ti/Au(금)의 구조를 가질 수도 있다.
제2 전극 패드(266)는 중앙 부분이 함몰되어 배치될 수 있는데, 함몰된 부분을 중심으로 와이어(미도시)가 본딩될 수 있어, 접착 면적이 넓어지기 때문에 제2 전극 패드(266)와 와이어가 더 견고히 본딩될 수 있다.
제2 전극 패드(266)는 광을 반사하는 작용을 할 수 있으므로, 제2 전극 패드(266)는 발광 구조물(220)과 가까울수록 광추출 효율이 향상될 수 있으나, 제2 전극 패드(266)와 발광 구조물(220)이 너무 가까우면 공정 마진의 확보가 어려울 수 있다.
제2 전극 패드(266)의 하부에서 제1 절연층(231)이 일부 오픈(open)되어, 제2 도전층(250)과 제2 전극 패드(266)가 전기적으로 연결될 수 있다. 발광 구조물(220)의 상부면과 측면에는 패시베이션층(280)이 배치되는데, 제2 전극 패드(266)와 인접한 영역에서 제1 절연층(231)과 패시베이션층(280)이 접촉할 수 있다.
제1 절연층(231)이 오픈되어 제2 전극 패드(266)가 제2 도전층(250)과 접촉하는 부분의 폭(d22)은 예를 들면 40 내지 90 마이크로 미터 정도일 수 있다. 40 마이크로 미터보다 작으면 동작 전압이 상승하는 문제가 있고, 90마이크로 미터보다 커지면 제2 도전층(250)을 외부로 노출시키지 않기 위한 공정 마진 확보가 어려울 수 있다. 제2 도전층(250)이 제2 전극 패드(266)의 바깥 영역으로 노출되면, 소자의 신뢰성이 저하될 수 있다. 따라서, 바람직하게 폭(d22)은 제2 전극 패드(266)의 전체 폭의 60% 내지 95% 정도일 수 있다.
상술한 제1 절연층(231)이 오픈된 부분의 가장 자리에서 제2 전극 패드(266)의 가장 자리에 대응되는 부분의 폭(d23)은 예를 들면 5 내지 10 마이크로 미터일 수 있고, 5마이크로 미터 보다 작으면 공정 마진 확보가 어렵고, 10 마이크로 미터 이상이면 제2 전극 패드(266)가 제2 도전층(250)과 접촉하는 부분의 폭(d22)이 좁아져, 동작 전압이 상승하는 문제를 유발할 수 있다. 와이어와의 안정적인 본딩을 고려하면, 제2 전극 패드(266)의 전체 폭은 50 내지 150 마이크로 미터일 수 있다. 50 마이크로 미터보다 작으면 와이어를 본딩하는 데에 충분한 면적을 확보하기 어려운 문제가 있고, 150 마이크로미터보다 크면 반도체 소자 전체 영역에서 차지하는 제2 전극의 면적이 넓어지기 때문에 발광 영역이 좁아지는 문제점이 있다.
패시베이션층(280)의 두께는 예를 들면 3000 옴스트롱 정도일 수 있으며, 발광 구조물(220)의 측면에서 패시베이션층(280)의 폭(d21)은 예를 들면 10 마이크로 미터 내지 30 마이크로 미터일 수 있다. 상술한 폭(d21)에 해당하는 영역은 반도체 소자(200)의 가장 자리의 채널(channel)에 해당하며, 웨이퍼 레벨에서 발광 구조물(220)의 성장 후에 소자 단위로 분리되는 영역일 수 있다. 소자 단위의 분리 공정에서 예를 들면 레이저 스크라이빙의 방법으로 반도체 소자가 분리될 수 있고, 고온에서 용융된 금속 등이 패시베이션층(280)의 상부에서 상기의 채널의 상부 방향으로 발광 구조물(220)보다 높게 예를 들면 3 마이크로 정도의 높이까지 배치될 수 있다.
도 3은 반사층 인접 영역을 상세히 나타낸 도면이고, 도 4는 제2 전극의 인접 영역을 상세히 나타낸 도면이고, 도 5는 제1 전극의 인접 영역을 상세히 나타낸 도면이다.
도 3에서, 제2리세스(227)의 내부에는 반사층(235)이 배치되는데, 반사층(235)은 제2 전극과 수직으로 중첩되는 부분부터 제2 도전형 반도체층의 저면, 제2 리세스(227)의 하부에 배치된 오픈된 영역, 제2 리세스(227)의 하부에서 제2 리세스(227)의 상부로 연장되는 측면부 및 제2 리세스(227)의 상부로 연장되어 제2 전극과 전적으로 연결되는 연장부를 포함한다.
반사층(235)은 크롬(Cr), 알루미늄(Al), 티타늄(Ti), 금(Au) 및 니켈(Ni)로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있다. 반사층(235)이 알루미늄으로 이루어지고, 활성층(224)에서 자외선 파장 영역의 광이 방출될 때, 반사층(235)의 두께는 자외선 파장 영역에서는 예를 들면 500 옴스트롱 이상의 두께로 구비되어야 80% 이상의 광 반사율을 확보할 수 있다.
예를 들면 반사층(235)은, 도 2의 상부에서 하부 방향으로 알루미늄(Al)과 티타늄(Ti)과 금(Au) 및 티타늄(Ti)의 층 구조를 가질 수 있다
발광 구조물(220)과 반사층(235)의 사이에는 제1 절연층(231)이 배치될 수 있고, 반사층(235)의 하부에는 제2 도전층(250)이 배치될 수 있다. 반사층(235)은 제2 전극(246)의 가장 자리의 영역 S1에서 발광 구조물(220)과 쇼트키 컨택(schottky contact)할 수 있다.
제2 도전층(250)은 반사층(235)의 하부에 배치되고, 제2 전극(246)과 접촉할 수 있으며, 반사층의 하부와 측면을 감싸도록 배치될 수 있다. 또한, 제2 도전층은 제1리세스(228)의 상부에서부터 제2 도전형 반도체층의 상부까지 연장되는 제1 절연층(231)의 일부 영역까지 연장되어 배치될 수 있다. 따라서, 제2 전극(246)의 가장 자리 영역 S2에서 발광 구조물(220)과 쇼트키 컨택할 수 있다. 영역 S1에서 반사층(235)과 제2 도전형 반도체층(226)이, 영역 S2에서 제2 도전층(250)과 제2 도전형 반도체층(226)과 쇼트키 컨택하여, 제2 도전형 반도체층(226)으로 공급되는 전류의 확산에 유리할 수 있다.
상술한 쇼트키 컨택하는 영역 S1과 S2의 폭은 각각 1 내지 2 마이크로 미터일 수 있는데, 셀프 얼라인(self-align) 공정을 통하여 상술한 폭을 확보할 수 있으며, 반사층(235)과 제2 도전층(250)의 형성시에 스텝 커버리지 특성이 좋아서 신뢰성이 향상될 수 있다.
즉, 도 4에서 제2 전극(246)의 일측 가장 자리의 영역 S1에서 발광 구조물(220)과 반사층(235)이 쇼트키 컨택하고, 타측 가장 자리의 영역 S2에서 발광 구조물(220)과 제2 도전층(250)이 쇼트키 컨택할 수 있다.
제2 도전층(250)의 하부에는 제2 절연층(232)이 배치되고, 제2 절연층(232)의 하부에는 제1 도전층(265)이 배치될 수 있다. 제1 도전층(265)은 제1리세스(228)로 발광하는 광을 상부 방향으로 변경하여 지향각을 제어할 수 있고, 광 경로를 단축시켜 광이 발광 소자 내부에서 재흡수되는 확률을 줄일 수 있다
제2 전극(246)의 두께(t44)는 제1 절연층(231)의 두께(t41)의 40% 내지 80%일 수 있으며, 예를 들면 2,000 옴스트롱일 수 있으며, 상술한 쇼트키 컨택하는 영역 S1과 S2에서 반사층(235)과 제2 도전층(250)은 발광 구조물(220), 즉 제2 도전형 반도체층(226) 방향으로 돌출될 수 있으며, 반사층(235)의 돌출된 부분은 제2 전극(246)의 두께(t44)와 동일할 수 있으며 반사층(235)과 제2 도전층(250)은 돌출된 부분을 갖지 않고 평탄할 수 있다.
제1 절연층(231)의 두께(t41)는 제2 절연층(232)의 두께(t42)보다 작을 수 있고, 제1 절연층(231)의 두께(t41)는 3,000 옴스트롱 내지 7,000 옴스트롱일 수 있고 예를 들면 5,000 옴스트롱일 수 있고, 제2 절연층(232)의 두께(t42)는 4,000 옴스트롱 내지 10,000 옴스트롱일 수 있고, 예를 들면 8,000 옴스트롱일 수 있다.
제1 절연층(231)의 두께(t41)와 제2 절연층(232)의 두께(t42)가 상술한 범위보다 얇으면 제1 전극(242)과 반사층(235) 등의 전기적인 분리를 위한 신뢰성이 저하될 수 있고, 상술한 범위보다 두꺼우면 지지기판(270)이 접합층(260)을 통하여 접합될 때 주어지는 압력에 의하여 크랙(crack)이나 보이드(void) 등의 결함이 발생하여 신뢰성이 저하될 수 있다. 그리고, 제2 도전층(250)의 두께(t43)는 제1 절연층(231)의 두께(t41)보다 두껍고 제2 절연층(232)의 두께(t42)보다 얇을 수 있으며, 3,000 옴스토롱 내지 8,000 옴스트롱일 수 있다. 3,000 옴스트롱보다 작으면 공급되는 전류의 확산이 어려워 동작 전압이 상승할 수 있고, 8,000 옴스트롱보다 크면 스트레스에 의하여 반도체 소자를 구성하는 각층 사이의 계면에서 박리가 발생할 수 있고, 예를 들어 6,000 옴스트롱일 수 있다.
도 4에서, 제2 도전층(250)이 제2 도전형 반도체층(226)과 쇼트키 컨택하는 영역(S2)의 거리(d43)은 1 내지 2 마이크로 미터일 수 있고, 상술한 제2 도전층(250)이 제2 도전형 반도체층(226)과 쇼트키 컨택하는 영역(S2)과 인접하는 양측의 영역에서 제1 절연층(231)은 제2 도전형 반도체층(226)과 제1 절연층(231)의 경계면에 대하여 각각 예각(θ1, θ2)을 가지는 경사면을 이룰 수 있다. 예각을 가짐으로써, 하부의 지지 기판(270)과의 본딩 공정시 주어지는 압력에 의한 크랙이나 보이드 등의 결함을 줄여주서 신뢰성 저하를 방지하는 효과를 가질 수 있다.
상술한 영역(S2)으로부터 제1리세스(228) 방향에서, 제2 도전형 반도체층(226)의 하부면과 제1 절연층(231)이 접촉하는 영역의 거리(d41)는 예를 들면 5 마이크로 미터 내지 15 마이크로 미터일 수 있다. 그리고, 상술한 경사면이 예각(θ41, θ42)을 가지므로, 제1 절연층(231)의 하부면 중 제2 도전층(250)이 접촉하는 영역의 끝단으로부터 제2 도전형 반도체층(226)의 하부면의 끝단에 대응하는 영역까지의 거리(d42)는 예를 들면 4 마이크로 미터 내지 8 마이크로 미터일 수 있다.
그리고 반사층(235)이 제2 전극(246)과 수직으로 중첩하는 영역의 수평 방향의 거리(d44)는, 상술한 쇼트키 컨택 영역(S1)으로부터 제2 전극(246) 방향으로 예를 들면 4 마이크로 미터 내지 8 마이크로 미터 이내일 수 있다. 상술한 거리(d44)에서 제2 전극(246)과 반사층(235)이 수직 방향으로 중첩되어 하부로 진행하는 광을 상부로 반사할 수 있으며, 공정 마진을 고려하여 거리(d44)는 2 마이크로 미터 내지 8 마이크로 미터일 수 있다. 거리(d44)가 2 마이크로 미터보다 작으면 반사층(235)이 제2 전극(246)과 접촉하는 공정 마진을 확보하기 어려울 수 있고, 거리(d44)가 8 마이크로 미터보다 크면 제2 전극(246)과 응력의 차이로 인해 박리가 발생할 수 있다. 여기서, 수직 방향은 도면에서 상하 방향이며, 발광 구조물의 성장 방향일 수 있다.
도 5에서 제1리세스(228) 내에서, 제1 도전형 반도체층(222)의 하부에 배치되는 제1 전극(242)의 두께(t54)는 제1 절연층(231)의 두께(t51)보다 작을 수 있으며 상세하게는 제1 절연층(231)의 두께(t51)의 40% 내지 80%일 수 있으며, 예를 들면 2,000 옴스트롱일 수 있다. 제1 전극(242)의 두께(t54)는 제1 절연층(231)의 두께(t51)보다 작게 배치되어, 제1 전극(242)과 제1 절연층(231) 사이에 제2 절연층(232)이 배치될 때, 스텝 커버리지(step coverage)를 개선할 수 있다.
그리고, 제1 도전형 반도체층(222)의 하부면과 접촉하는 제1 전극(242)의 측면과 제1 절연층(231)의 측면은 각각 예각을 이루며 배치될 수 있다. 여기서, 제1 절연층(231)의 측면이 제1 도전형 반도체층(222)의 하부면과 이루는 각도(θ51)와 제1 전극(242)의 측면이 제1 도전형 반도체층(222)의 하부면과 이루는 각도(θ52)는 서로 동일할 수 있으며, 예를 들면 30도 내지 50도의 각도를 가질 수 있다. 각도가 30도 보다 작으면 제1 절연층(231)이 제1리세스(228) 내에서 절연을 위해 충분한 두께를 갖는 거리가 좁아질 수 있고, 50도보다 크면 제2 절연층(232)이 배치될 때 스텝 커버리지 특성이 좋지 않아 신뢰성이 저하될 수 있다.
그리고, 제1 전극(242)을 형성하고 제2 절연층(232)를 배치한 후, 제1 도전층(231)과 제1 전극(242)을 전기적으로 연결하기 위해 제2 절연층(232)에 비아 홀(via-hole)을 형성함에 있어서, 제1 전극(242)의 폭(w51)은 제1 도전층(265)이 제1 전극(242)과 접촉하는 영역의 폭(w52)보다 클 수 있다. 제1 전극(242)의 하부면이 제2 절연층(232)과 접촉하는 영역의 폭을 w54라 하고, 제2 전극(242)의 경사면이 제2 절연층(232)과 접촉하는 영역의 수평 방향의 폭을 w53이라 할 때, 폭(w54)는 공정 마진을 고려하면 1 내지 10 마이크로 미터일 수 있다.
제1 전극(242)과 제1 절연층(231)이 이격된 거리(w55)는 예를 들면 1 내지 2 마이크로 미터일 수 있고, 상술한 이격 거리(w55)에서 제1 도전형 반도체층(222)이 제2 절연층(232)과 접촉할 수 있다. 상기의 이격 거리(w55)는 셀프 얼라인(self-align)을 통하여 확보할 수 있으며, 제2 절연층(232)의 형성시에 스텝 커버리지 특성이 좋아서 신뢰성이 향상될 수 있다.
제1 절연층(231)과 제2 절연층(232)과 패시베이션층(280)은 절연성 재료로 이루어질 수 있고, 예를 들면 산화 알루미늄 또는 질화 알루미늄이 사용될 수 있으며, 상세하게는 SiO2 또는 SiN이 사용될 수 있다.
도 6은 도 2의 평면도에서 반사층의 배치를 나타낸 도면이다.
반도체 소자(200)에 복수 개의 제1 전극(242)이 배치되고, 각각의 제1 전극(242)의 주변에 제1리세스(228)가 홀(hole) 형상으로 배치되고, 제1리세스(228)의 주변에 제2 도전층(250)이 배치되고 있다. 점선으로 도시된 부분은, 도 2에서 설명한 바와 같이 제1 절연층(231)이 오픈되어 제2 전극(246)과 제2 도전층(250)이 접촉하는 영역일 수 있다.
점선으로 도시된 영역은 발광 구조물의 내부이며, 발광 구조물은 상부의 패시베이션층(280)으로 덮이며, 제1 전극과 리세스와 제2 도전층은 도시된 것보다 작은 크기의 구조로 훨씬 많은 개수가 배치될 수 있다.
제1 전극(242)은 제1 도전형 반도체층과 오믹 컨택할 수 있다. 이때, 오믹 컨택 영역에서의 전류를 I0라고 할 수 있다. 그리고, 오믹 컨택 영역으로부터 멀어질수록 전류 밀도는 감소하고 따라서 활성층에서 전자와 정공의 결합이 감소하여 광출력이 저하될 수 있다.
이때, 전류 밀도가 기설정된 값 이하로 낮아지는 영역 부근에서 반사층(235)을 배치할 수 있다.
상세하게는 도 6에서 복수의 제1 전극(242)들이 각각 원형으로 도시되고, 각각의 제1 전극(242)들로부터 거리 r0만큼 이격된 영역들이 점선으로 도시되고 있으며, 상기 점선으로 도시된 영역에서의 전류 밀도는 Ii이며 도 7에서 후술한다. 상기의 점선으로 도시된 영역을 '경계 영역'이라 할 수 있으며, 경계 영역은 원형일 수 있으나 상술한 바와 같이 제1 전극의 형상에 따라 달라질 수 있으므로 이에 한정하지 않으며, 경계 영역에서의 전류 밀도 Ii는 상기의 I0의 30% 내지 40%일 수 있고, 예를 들면 Ii= I0 ×exp(-1)일 수 있다.
그리고, 복수의 경계 영역을 사이의 영역을 '저전류 밀도 영역(Low Current Density Region, R1)'이라고 할 수 있으며, 저전류 밀도 영역의 전류 밀도는 상기의 Ii보다 작을 수 있다. 본 실시예에서는 하나의 제1 전극 둘레의 '경계 영역'에 외접하여 반사층(235)이 배치되는데, 복수의 '경계 영역'은 서로 외접하거나, 이격 거리를 가질 수 있다. 따라서, 경계 영역이 서로 외접하는 경우, 저전류 밀도 영역은 서로 이격될 수 있고, 경계 영역이 서로 이격되는 경우 저전류 밀도 영역은 연장되어 배치될 수 있다. 도 6의 확대도에서, '경계 영역'의 이격 거리에 반사층(235)이 배치된 구조와 같이 서로 연장되는 구조로 배치될 수 있으며, 반사층이 서로 이격되어 배치될 수 있다. 도 6의 확대도에서 반사층이 서로 연장되는 구조로 배치되는 경우, 적어도 하나 이상의 반사층이 접하는 영역을 가질 수 있고, 접하는 영역에서 반사층이 곡률을 가지며 접할 수 있다. 경계 영역의 배치는 제1 전극(242)의 배치에 따라 달라질 수 있으며, 이에 따라 반사층의 상면도 육각형 형상일 수 있으나, 이에 한정하지 않는다. 육각형 형상은 벌집(honeycomb)과 유사한 구조일 수 있으며, 각각의 제1 전극 주변의 저전류 밀도 영역에서 반사층(235)들이 서로 연결되며 배치될 수 있다.
상세하게는 인접한 제1 전극들 사이의 '저전류 밀도 영역'에 반사층(235)이 배치될 수 있고, 육각형의 단면을 가지는 반사층(235)의 꼭지점들은 각각의 '저전류 밀도 영역'의 중심 영역에 배치될 수 있다. 이때 반사층(235)은 상술한 인접한 경계 영역들이 접촉하는 지점들을 연결하는 육각형 구조일 수 있으며, 또한, 하나의 제1 전극과 리세스 주변의 경계영역에 외접하는 다각형일 수 있다.
도 6에서 가로 방향을 제1 방향이라 하고 세로 방향을 제2 방향이라 할 때, 제1 방향과 제2 방향은 서로 교차할 수 있다. 여기서, 교차한다는 의미는 수직에 가까우나 반드시 수학적으로 직각은 아닐 수 있다.
도 6에서 제1 방향으로 제일 위의 열에는 2개의 제1리세스(228)들이 배치되고, 가운데의 열에는 3개의 제1리세스(228)들이 배치되고, 제일 아래의 열에는 2개의 제1리세스(228)들이 배치되고 있다. 이때, 제1 방향으로 배치된 3개의 열에 각각 배치된 제1리세스(228)들이, 제2 방향으로는 서로 일치하지 않고 어긋나게 배치되고 있다.
도 7은 도 2의 제1리세스와 제2리세스와 반사층의 배치를 상세히 나타낸 도면이다.
제1리세스(228)의 높이(h1)와 제2리세스(227)의 높이(h2)는 서로 동일할 수 있는데 예를 들면 1 마이크로 미터 내지 2 마이크로 미터일 수 있고, 제조 공정에서 발광 구조물을 동시에 식각하여 제1리세스(228)와 제2리세스(227)를 형성할 수 있기 때문이다. 여기서, 높이(h1, h2)는 점선으로 도시된 부분, 즉 발광 구조물의 하부면으로부터 제1리세스(228)와 제2리세스(227)의 상부면까지의 높이이다.
그리고, 제1리세스(228)의 폭(w1)은 제2리세스(227)의 폭(w2)보다 클 수 있는데, 제2리세스(227)는 발광 구조물에서 전류 밀도가 낮은 영역에 반사층을 배치하기 위한 공간이므로, 제1리세스(228)의 폭보다 좁을 수 있다. 제2리세스(227)의 폭(w2)가 제1리세스(228)의 폭(w1)과 같거나 넓은 경우, 저전류 밀도 영역이 넓어지기 때문에 칩의 전체적인 발광 효율이 저하될 수 있다.
도 7에서 제1리세스(228)의 폭(w1)과 제2리세스(227)의 폭(w2)은, 각각 제1리세스(228)와 제2리세스(227)의 하부면의 폭이다. 그리고, 제1리세스(228)의 상부면의 폭도 제2리세스(227)의 상부면의 폭보다 넓을 수 있다. 제1 식각 영역(etched region 1)과 제2 식각 영역(etched region 2)은 각각 제1리세스(228)와 제2리세스(227)에 해당하며, 식각 이외의 다른 방법으로 제1리세스(228)와 제2리세스(227)가 형성될 수도 있다.
상술한 폭들은, 제1리세스(228)와 제2리세스(227)의 단면이 원형이면 지름을 뜻하고, 사각형이면 한 변의 길이를 뜻할 수 있다.
제1리세스(228)와 제2리세스(227)는 도 7에서 상부의 폭이 하부의 폭보다 작을 수 있는데, 따라서 제1 도전형 반도체층에 대응하는 높이에서의 폭이 제2 도전형 반도체층에 대응하는 높이에서의 폭보다 작을 수 있다.
각각의 제1리세스(228)의 하부의 폭(w1)은 24 내지 32 마이크로 미터일 수 있으며, 예를 들면 28 마이크로 미터일 수 있다. 각각의 제2리세스(227)는 하부에서의 폭이 제일 넓고, 하부의 폭(w2)은 2 마이크로 미터 내지 4 마이크로 미터일 수 있다. 제2리세스(227)의 하부의 폭(w2)이 2 마이크로 미터보다 작으면 내부에 반사층(235)이 배치되기에 좁을 수 있고, 4 마이크로 미터보다 크면 발광 구조물 특히 활성층(MQW, Multi Quantum Well)의 식각량이 증가하여 발광 면적이 감소하는 문제점이 있다.
제1리세스(228)의 높이(h1)와 제2리세스(227)의 높이(h2)는 0.7 마이크로 미터 내지 2 마이크로 미터일 수 있다. 제1리세스(228)의 높이(h1)와 제2리세스(227)의 높이(h2)가 1 마이크로 미터보다 작으면 각각의 리세스 영역의 상부면에서 제1 도전형 반도체층이 노출되지 않을 수 있고, 2 마이크로 미터보다 크면 제1 도전형 반도체층의 상부면 부근까지 식각되어 반도체 소자의 동작 전압이 높아질 수 있다.
제2리세스(227)의 측면이 바닥면에 대하여 이루는 각도(θ72)는 50도(°) 내지 70도일 수 있다. 여기서, 각도(θ72)가 70도보다 크면 활성층에서 방출된 광이 제2리세스(227)의 측면과 대응되는 반사층의 측면에서 반사될 때, 외부로 진행하는 거리가 길어져서 발광 구조물 내에서 광이 흡수될 가능성이 증가할 수 있다. 각도(θ72)가 50도보다 작으면 제2리세스(227)의 형성시에 발광 구조물 특히 제거되는 활성층의 볼륨이 증가하여 전자와 정공의 결합 감소 및 광량의 감소를 초래할 수 있다.
제1리세스(228)의 측면이 바닥면에 대하여 이루는 각도(θ71)는 상술한 각도(θ72)와 같거나 보다 작을 수 있다.
도 7에서 점선으로 표시된 영역이 제1리세스(228)와 제2리세스(227)의 바닥면일 수 있으며, 바닥면은 제2 도전형 반도체층(226)의 하부 표면과 나란한 동일 평면일 수 있다.
도 7에서 제2리세스(227)의 내부에는 반사층(235)이 배치될 수 있으며, 반사층(235)의 형상은 제2리세스(227)의 형상과 크기와 유사할 수 있다. 제2 전극(246)과 제1 절연층(231)의 배치는 상술한 바와 동일할 수 있다.
제1 전극(242)과 제1 도전형 반도체층(222)의 컨택 영역의 전류 밀도를 I0라고 할 때, 상술한 컨택 영역과 거리 r0이격된 영역에서의 제1 도전형 반도체층(222) 내의 전류 밀도를 Ii라고 할 수 있다. 그리고, 상술한 전류 밀도가 Ii인 지점으로부터 하부에 반사층(235)이 배치될 수 있다.
여기서, 반사층(235)이 형성되는 영역과 대응되는 지점의 전류 밀도 Ii는 기설정된 값에 따를 수 있으며, 예를 들면 전류 밀도 Ii는 I0의 30% 내지 40%일 수 있고, 예를 들면 Ii= I0 ×exp(-1)일 수 있다.
도 8a 내지 도 8c는 반사층(235)의 형상들을 나타낸 도면이다.
도 8a 내지 도 8c의 실시예에서 반사층(235)의 외형을 도시하고 있으며, 편의상 활성층(MQW)보다 위의 영역을 제1 영역(P1)이라 하고 활성층(MQW)보다 아래의 영역을 제2 영역(P2)라고 할 수 있다.
제1 영역(P1)의 높이(h91)는 제1 도전형 반도체층(222)의 제1 지점(A1) 높이(h81)에 대응될 수 있고, 제2 영역(P2)의 높이(h92)는 제2 도전형 반도체층(226)의 제2 지점(A2)의 높이(h82)에 대응될 수 있다. 활성층(MQW)의 높이(h83)는 제1 지점(A1) 높이(h81)보다 작고 제2 지점(A2)의 높이(h82)보다 클 수 있다. 여기서, 상술한 높이(h81~h92)는 발광 구조물 내지 제2 도전형 반도체층의 바닥면으로부터의 높이일 수 있다.
반사층(235)의 상부면의 폭(w81)은 2 내지 4 마이크로 미터일 수 있고, 높이(h100)는 1 내지 2 마이크로 미터일 수 있다. 그리고, 반사층(235)의 하부면의 폭(w82)은 상부면의 폭(w81)보다 클 수 있다.
반사층(235)의 하부면의 폭(w82)은 반사층(235)의 상부면의 폭에 대응하는 부분에서 좌우측으로 각각, 제1 절연층(231)의 두께(t41)인 3,000 옴스트롱 내지 7,000 옴스트롱과, 제1 절연층(231)이 발광 구조물의 하부와 접촉하는 거리(d41)인 5 마이크로 미터 내지 15 마이크로 미터와, 반사층(235)이 발광 구조물과 쇼트키 컨택하는 영역 S1의 폭인 1 내지 2 마이크로 미터만큼 더 연장될 수 있다. 따라서, W82=w81+2t41+2d41+2S1의 관계가 성립할 수 있다. 반사층(235)의 하부면의 폭(w82)은 높이(h100)의 1.5 배 내지 28배일 수 있다. 즉, 반사층(235)의 하부면의 폭(w82)은 이웃한 제2전극(246) 사이의 거리와 동일할 수 있다.
이때, 반사층(235)이 제2 전극(246)과 중첩되는 영역은, 광이 반사층(235)에 도달하기 전에 제2 전극(246)에서 반사될 수 있으므로, 상술한 반사층(235)의 하부면의 폭(w82)에 포함하지 않을 수 있다.
반사층(235)의 폭(하부면의 폭 w82)이 높이(h100)의 1.5배보다 작으면 반사층(235)의 면적이 좁아지기 때문에 하부로 발광하는 광을 상부로 반사하는 데에 문제가 있고, 높이의 28배보다 크면 반사층과 제2 전극(246) 사이의 응력 때문에 제2 반도체층(226)과 제2 전극(246)의 계면 혹은 반사층(235)와 제2 전극(246)의 계면에서 박리가 일어날 수 있어, 신뢰성이 저하될 수 있다. 여기서 반사층(235)의 저면에서의 폭(w82)은 이웃한 제2전극(246) 사이의 거리일 수 있으나 반드시 이에 한정하지 않는다.
도 8a의 실시예에서 반사층의 제1 부분(P1)과 제2 부분(P2)의 측면은 동일한 기울기를 가지고 배치되나, 도 8b의 실시예에서 반사층의 제1 부분(P1)과 제2 부분(P2)의 측면은 서로 다른 기울기를 가지고 배치될 수 있다.
상세하게는 도 8b에서 반사층의 제2 부분(P2)은 바닥면에 대하여 수직에 가까운 기울기를 가지고 배치되나, 제1 부분(P1)은 바닥면에 대하여 예각을 이루며 배치되고 있다. 이러한 구조는, 활성층(MQW)에서 방출되어 제1 부분(P1)과 제2 부분(P2)로 각각 진행하는 광의 지향각을 조절하여, 광이 반도체 소자의 상부 방향으로 진행하게 할 수 있다. 바닥면은 제2 도전형 반도체층(226)의 하부 표면과 나란한 동일 평면일 수 있다.
도 8a와 도 8b의 실시예에서 반사층의 상부면은 플랫(flat)하나, 도 8c의 실시예에서 곡률을 가지고 배치될 수 있다. 도 8c에서 곡률을 가진 반사층의 상부면을 제3 부분(R)이라고 할 수 있다.
도 9는 반사층의 다른 배치를 나타낸 도면이다. 도 9는 반도체 소자의 일부 영역의 상면도에서, 제1 전극과, 제1리세스(228)에 대응하는 리세스(hole)와, 반사층(235)의 배치를 나타내고 있다.
도 9는 제1리세스(228)들의 배치가 도 6과 상이하다. 즉, 복수의 리세스 리세스(228)들은 가로의 제1 방향과 세로의 제2 방향에서 복수 개의 열로 배치되고, 제1 방향과 제2 방향에서 인접한 열에 배치되는 복수 개의 리세스(228)는 서로 대응하며 배치되고 있다.
이러한 구조에서, 인접한 리세스들 사이의 경계 영역은 서로 접할 수 있고, 이격되어 있을 수 있으며, 상기 경계 영역에 외접하여 반사층(235)이 배치될 수 있다.
즉, 제1 전극과 리세스로부터 거리 r0만큼 이격된 경계 영역들이 점선으로 도시되고 있으며, 상기 점선으로 도시된 영역에서의 전류 밀도는 Ii임은 상술한 바와 같다. 경계 영역에서의 전류 밀도 Ii는 상기의 I0의 30% 내지 40%일 수 있고, 예를 들면 Ii= I0 ×exp(-1)일 수 있음은 상술한 바와 동일하다. 그리고, 도 6와 도 9의 실시예에서 인접한 제1 전극 주변의 경계 영역들이 서로 면접촉하고 있으나, 일정 거리를 두로 서로 이격되어 배치될 수도 있다.
실시예에 따른 반도체 소자는 각각의 제1리세스(228)에 제1 전극이 배치되어 전자가 공급되며, 제1리세스(228) 사이의 제2리세스(227)에 반사층이 배치되는데, 특히 반사층의 배치 및 형상이 활성층에서 방출된 광을 반사하기에 최적화되어 반도체 소자가 발광소자일 경우 특히 광추출 효율이 향상될 수 있다. 특히, 반사층은 전류 밀도가 제1 오믹 컨택 영역의 전류 밀도에 비하여 일정 수치 이하인 지점, 즉 기설정된 값 이하의 전류 밀도를 가지는 발광 구조물을 제거하고 해당 영역에 배치될 수 있다.
도 10은 본 발명의 일 실시 예에 따른 반도체 소자의 단면도이고, 도 11은 반사층에 의해 광이 상향 반사되는 과정을 보여주는 개념도이고, 도 12는 도 10의 A부분의 확대도이고, 도 13은 제1리세스와 제2리세스의 높이차를 설명하기 위한 도면이다.
도 10을 참고하면, 실시 예에 따른 반도체 소자는 제1도전형 반도체층(122), 제2도전형 반도체층(126), 활성층(124)을 포함하는 발광구조물(120)과, 제1도전형 반도체층(122)과 전기적으로 연결되는 제1전극(142), 및 제2리세스(127)의 내부에 배치되는 반사층(135)을 포함한다.
실시 예에 따른 발광구조물(120)은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 발광구조물(120)은 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 방출할 수 있다. 자외선 파장대는 발광구조물(120)의 Al 조성비에 의해 결정될 수 있다.
발광구조물(120)은 제2도전형 반도체층(126) 및 활성층(124)을 관통하여 제1도전형 반도체층(122)의 일부 영역까지 형성되는 복수 개의 제1리세스(128), 및 복수 개의 제1리세스(128) 사이에 배치되는 적어도 하나의 제2리세스(127)를 포함한다.
제1절연층(131)은 제1리세스(128) 및 제2리세스(127)상에 형성될 수 있다. 제1절연층(131)은 반사층(135)을 활성층(124) 및 제1도전형 반도체층(122)과 전기적으로 절연시킬 수 있다. 제1절연층(131)은 제1리세스(128) 및 제2리세스(127)에서 제2도전형 반도체층(126)상으로 연장될 수 있다.
제1전극(142)은 제1리세스(128)의 바닥면에 배치되어 제1도전형 반도체층(122)과 전기적으로 연결될 수 있다. 제1전극(142)은 오믹전극일 수 있다. 제1전극(142)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다.
반사층(135)은 제2리세스(127)의 내부에 배치될 수 있다. 구체적으로 반사층(135)은 제2리세스(127)내에서 제1절연층(131)상에 배치될 수 있다.
반사층(135)은 자외선 파장대에서 반사율이 높은 물질이 선택될 수 있다. 반사층(135)은 도전성 물질을 포함할 수 있다. 예시적으로 반사층(135)은 Al (알루미늄)을 포함할 수 있다. 알루미늄 반사층(135)의 두께가 약 30nm 내지 100nm인 경우, 자외선 파장대의 광을 80% 이상 반사할 수 있다. 따라서, 활성층(124)에서 출사된 광이 반도체층 내부에서 흡수되는 것을 방지할 수 있다.
도 11을 참고하면, 발광구조물(120)의 Al 조성이 높아지면 발광구조물(120) 내에서 전류 확산 특성이 저하될 수 있다. 또한, 활성층(124)은 GaN 기반의 청색 발광 소자에 비하여 측면으로 방출하는 광량이 증가하게 된다(TM 모드). 이러한 TM모드는 자외선 반도체 소자에서 발생할 수 있다.
실시 예에 따르면, 전류 밀도가 약한 영역의 부분을 식각하고 반사층(135)을 형성함으로써, 반사층(135)에 의해 광(L1)이 상향 반사될 수 있다. 따라서, 발광구조물(120) 내에서 광 흡수를 줄이고, 광 추출 효율을 향상시킬 수 있다. 또한, 반도체 소자의 지향각을 조절할 수도 있다.
제1도전형 반도체층(122)은 제1도전형 반도체층(122)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1도전형 반도체층(122)에 제1도펀트가 도핑될 수 있다. 제1도전형 반도체층(122)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1도전형 반도체층(122)은 n형 반도체층일 수 있다.
제1도전형 반도체층(122)은 Al의 농도가 상대적으로 낮은 저저항층(122a)과 Al의 농도가 상대적으로 높은 고저항층(122b)을 가질 수 있다. 고저항층(122b)은 Al의 농도가 60% 내지 70%일 수 있고, 저저항층(122a)은 Al의 농도가 40% 내지 50%일 수 있다. 저저항층(122a)이 활성층(124)과 인접 배치된다.
제1전극(142)은 저저항층상에 배치될 수 있다. 즉, 제1리세스(128)는 저저항층(122a)의 영역까지 형성되는 것이 바람직하다. 고저항층(122b)은 Al의 농도가 높아 전류 확산 특성이 상대적으로 낮기 때문이다.
활성층(124)은 제1도전형 반도체층(122)을 통해서 주입되는 전자(또는 정공)와 제2도전형 반도체층(126)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(124)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(124)의 구조는 이에 한정하지 않는다. 활성층은 Al을 포함할 수 있다.
제2도전형 반도체층(126)은 활성층(124) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2도전형 반도체층(126)에 제2도펀트가 도핑될 수 있다. 제2도전형 반도체층(126)은 Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2도전형 반도체층(126)은 p형 반도체층일 수 있다.
제2도전형 반도체층(126)이 AlGaN인 경우, 낮은 전기 전도도에 의해 정공 주입이 원활하지 않을 수 있다. 따라서, 상대적으로 전기 전도도가 우수한 GaN을 제2도전형 반도체층(126)의 저면에 배치할 수도 있다.
제1전극(142)의 두께(d2)는 제1절연층(131)의 두께(d3)보다 얇을 수 있으며, 제1절연층(131)과 1㎛ 내지 4㎛의 이격 거리(d4)를 가질 수 있다.
제1전극(142)의 두께(d2)가 제1절연층(131)의 두께(d3)보다 얇은 경우, 제1 도전층(165)을 배치할 때 발생하는 스텝 커버리지 특성 저하에 의한 박리 및 크랙 등의 문제점을 해결할 수 있다. 또한, 제1절연층(131)과 이격 거리(d4)를 가짐으로써 제2절연층(132)의 갭필(Gap-fil)특성이 향상될 수 있다.
제1도전형 반도체층(122)의 표면에는 요철이 형성될 수 있다. 이러한 요철은 발광구조물(120)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300 nm ~ 800 nm 정도의 높이를 갖고, 평균 500 nm ~ 600 nm 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.
도 12를 참고하면, 반사층(135)은 제2전극(146)의 일측면과 상면의 일부를 덮을 수 있다. 이러한 구성에 의해 제1절연층(131)과 제2전극(146) 사이로 유입되는 광을 상부로 반사시킬 수 있다. 그러나, 알루미늄과 같은 반사층(135)은 스텝 커버리지가 상대적으로 좋지 않으므로 제2전극(146)을 완전히 덮는 것은 바람직하지 않을 수 있다.
제2전극(146)은 제2도전형 반도체층(126)의 상면에 배치될 수 있다. 제2전극(146)의 두께는 제1절연층(131)의 두께보다 얇게 배치될 수 있다. 이로 인해 반사층(135) 및 제2 도전층(150)이 배치될 때 스텝 커버리지 저하에 따른 반사층(135) 혹은 제2 도전층(150)의 크랙이나 박리 등의 문제를 해결할 수 있다.
제2전극(146)은 제1절연층(131)와 1㎛ ~ 4㎛의 제1 이격 거리를 가질 수 있다, 1㎛ 미만의 이격 거리를 가질 경우 공정 마진을 확보하기 어려워 동작 전압이 상승하는 문제를 야기할 수 있고, 4㎛ 보다 이격 거리가 길 경우 제2전극(146)이 배치되는 면적이 좁아지는 문제점이 발생하여 동작 전압이 상승하는 문제점이 발생될 수 있다.
반사층(135)은 제2리세스(127)에 의하여 서로 분리된 제2전극(146)을 서로 전기적으로 연결해주기 위해 제2전극(146)과 전기적으로 연결될 수 있다.
반사층(135)은 제2전극(146)과 제1절연층(131) 사이의 제1 이격 거리에 배치될 수 있으며, 제1 이격 거리 내에서 반사층(135)이 제1절연층(131)의 측면과 상면 및 제2전극(146)의 측면과 상면에 접할 수 있다. 또한, 제1 이격 거리 내에서 반사층(135)이 제2도전형 반도체층(126)과 쇼트키 접합이 형성되는 영역이 배치될 수 있으며, 쇼트키 접합을 형성함으로써 전류 분산이 용이해질 수 있다.
반사층(135)의 경사부와 제2도전형 반도체층(126)의 상면이 이루는 각(θ4)은 90도 내지 145도일 수 있다. 경사각(θ4)이 90도보다 작을 경우 제2도전형 반도체층(126)의 식각이 어렵고 145도보다 클 경우 식각되는 활성층의 면적이 커져서 발광 효율이 저하되는 문제가 있다.
제2 도전층(150)은 반사층(135)과 제2전극(146)을 덮을 수 있다. 따라서, 제2전극패드(166)와, 제2 도전층(150), 반사층(135), 및 제2전극(146)은 하나의 전기적 채널을 형성할 수 있다.
제2 도전층(150)은 반사층(135)과 제2전극(146)을 완전히 감싸며 제1절연층(131)의 측면과 상면에 접할 수 있다. 제2 도전층(150)은 제1절연층(131)과의 접착력이 좋은 물질로 이루어지며, Cr, Al, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.
제2 도전층(150)이 제1절연층(131)의 측면과 상면과 접하는 경우, 반사층(135)과 제2전극(146)의 열적, 전기적 신뢰성을 향상할 수 있다. 또한, 제1절연층(131)과 제2전극(146) 사이로 방출되는 광을 상부로 반사하는 반사 기능을 가질 수 있다.
제2 도전층(150)은 제1절연층(131)과 제2전극(146) 사이의 제2 이격 거리에 배치될 수 있다. 제2 도전층(150)은 제2 이격 거리에서 제2전극(146)의 측면과 상면 및 제1절연층(131)의 측면과 상면에 접할 수 있다. 또한, 제2 이격 거리 내에서 제2 도전층(150)과 제2 전도성 반도체층(126)이 접하여 쇼트키 접합이 형성되는 영역이 배치될 수 있으며, 쇼트키 접합을 형성함으로써 전류 분산이 용이해질 수 있다.
다시 도 10을 참고하면, 발광구조물(120)의 하부면과 제1리세스(128)와 제2리세스(127)의 형상을 따라 제1 도전층(165)과 접합층(160)이 배치될 수 있다. 제1 도전층(165)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로 제1 도전층(165)은 알루미늄을 포함할 수 있다. 전극층(165)이 알루미늄을 포함하는 경우, 활성층(124)에서 기판(170) 방향으로 방출되는 광을 상부 반사하는 역할을 하여 광 추출 효율을 향상할 수 있다.
제2절연층(132)은 반사층(135), 제2전극(146), 제2 도전층(150)을 제1 도전층(165)과 전기적으로 절연시킨다. 제1 도전층(165)은 제2절연층(132)을 관통하여 제1전극(142)과 전기적으로 연결될 수 있다.
제1절연층(131)의 두께는 제2절연층(132)의 두께보다 작을 수 있다. 제1절연층(131)의 두께가 얇아질수록 반사층(135)의 상면이 제1도전형 반도체층(122)에 가까워져 광 추출 효율이 향상될 수 있다.
예시적으로 제1절연층(131)의 두께는 3000옴스트롱 내지 7000옴스트롱일 수 있다. 3000 옴스트롱보다 얇은 경우 전기적 신뢰성이 악화될 수 있고, 7000 옴스트롱보다 두꺼우면 반사층(135) 및 제2 도전층(150)이 제1절연층(131) 상부와 측면에 배치될 때, 반사층(135)이나 제2 도전층(150)의 스텝 커버리지 특성이 좋지 않아 박리나 크랙을 유발할 수 있다. 박리나 크랙을 유발하는 경우, 전기적 신뢰성이 악화되거나 광 추출 효율이 저하되는 문제점을 야기할 수 있다.
제2절연층(132)의 두께는 4000옴스트롱 내지 10000옴스트롱일 수 있다. 4000 옴스트롱보다 얇을 경우 소자의 동작 시 전기적 신뢰성이 악화될 수 있고, 10000 옴스트롱보다 두꺼울 경우 공정시 소자에 가해지는 압력이나 열적 스트레스에 의하여 신뢰성이 저하될 수 있으며, 공정 시간이 길어져 소자의 단가가 높아지는 문제를 야기할 수 있다. 제1절연층(131)과 제2절연층(132)의 두께는 이에 한정하지 않는다.
접합층(160)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(160)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
기판(170)은 도전성 물질로 이루어질 수 있다. 예시적으로 기판(170)은 금속 또는 반도체 물질을 포함할 수 있다. 기판(170)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 반도체 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다.
기판(170)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
제2전극패드(166)는 도전성 물질로 이루어질 수 있다. 제2전극패드(166)는 단층 또는 다층구조를 가질 수 있으며, 티타늄(Ti), 니켈(Ni), 은(Ag) 및 금(Au)를 포함할 수 있다. 예시적으로 제2전극패드(166)는 Ti/Ni/Ti/Ni/Ti/Au의 구조를 가질 수 있다.
발광구조물(12)의 상면과 측면에는 패시베이션층(180)이 배치될 수 있다. 패시베이션층(180)의 두께는 2000 옴스트롱 내지 5000 옴스트롱일 수 있다. 2000옴스트롱보다 작을 경우, 소자를 외부의 수분이나 이물질로부터 보호하는 데에 충분하지 않아 소자의 전기적, 광학적 신뢰성을 악화시킬 수 있고, 5000 옴스트롱보다 두꺼울 경우 소자에 가하는 스트레스가 커져 광학적 신뢰성을 저하시키거나 공정 시간이 길어짐에 따라 소자의 단가가 높아지는 문제점을 야기할 수 있다.
도 13을 참고하면, 제2리세스(127)의 돌출높이(H1)는 제1리세스(128)의 돌출높이(H2)보다 작을 수 있다. 여기서 돌출높이는 활성층(124)에서 제1리세스(128) 및 제2리세스(127)의 상면까지의 수직거리로 정의할 수 있다.
구체적으로, 제2리세스(127)의 돌출높이(H1)는 하기 관계식 1을 만족할 수 있다.
[관계식 1]
H1=W4×tan(θ1)
여기서, W4는 서로 이웃한 제1리세스(128)와 제2리세스(127) 사이의 중간 지점(C1)에서 제2리세스의 상면(C2)까지의 거리이고, θ1은 0.5도이상이고 5.0도 이하이다.
θ1이 0.5도 미만인 경우에는 반사층의 높이가 상대적으로 낮아져 효과적인 반사 기능을 수행하기 어려울 수 있다. 또한, 5.0도를 초과하는 경우에는 반사층의 높이가 너무 높아지므로 그에 비례하여 활성층의 면적이 과도하게 감소하는 문제가 있다. 또한, 리세스 공정과 절연층 공정이 더 정밀한 관리되어야 하는 문제가 있다.
예시적으로 중간 지점(C1)에서 제2리세스의 상면(C2)까지의 거리 20㎛ 내지 40㎛이고, θ1은 2.3도일 수 있다. 제2리세스(127)의 돌출높이는 약 300 내지 800nm일 수 있다. 이 경우 활성층(124)에서 TM 모드로 방출되는 광을 효과적으로 상향 반사시킬 수 있다.
제2리세스(127)는 제1리세스(128)보다 높게 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제1리세스(128)의 높이와 제2리세스(127)의 높이는 동일할 수도 있다.
제1리세스(128)의 경사각도(θ2)는 40도 내지 70도, 또는 60도 내지 70도이고, 제2리세스(127)의 경사 각도(θ3)는 40도 내지 70도, 또는 60도 내지 70도 일 수 있다.
도 14는 본 발명의 일 실시 예에 따른 반도체 소자의 평면도이고, 도 15는 반도체 소자의 전류밀도의 분포를 보여주는 도면이고, 도 16은 도 14의 B부분 확대도이고, 도 17은 제1리세스(128)를 보여주는 도면이고, 도 18은 도 16의 변형예이다.
도 14를 참고하면, 반도체 소자(100)는 평면상 반사층(135)에 의해 구획되는 복수 개의 활성영역(136)을 포함할 수 있다. 활성영역(136)은 반사층(135)에 의해 구획된 독립 공간일 수 있다. 활성영역(136)은 다양한 형상을 가질 수 있다. 예시적으로 활성영역(136)은 다각 형상일 수도 있고, 원형 형상일 수도 있다.
복수 개의 제1전극(142)과 제1리세스(128)는 활성영역(136)에 각각 배치될 수 있다. 이러한 구조에 의하면 전류가 분산되는 제1전극(142)을 반사층(135)이 포위하게 된다. 따라서, 제1전극(142)의 주변에서 발광하는 광은 활성영역(136)을 둘러싼 반사층(135)에 의해 상향 반사될 수 있다.
반사층(135)은 제1전극(142)의 전위밀도 100%를 기준으로 전위밀도가 40%이하인 영역을 연결한 영역에 배치될 수 있다. 예를 들어, 제1리세스의 중심과 수평선상에 배치되는 제2리세스의 중심의 거리는 30㎛ 내지 40㎛일 수 있다.
거리가 30㎛보다 좁을 경우 전류 확산이 좋은 영역의 활성층을 식각하게 되어 발광 효율이 떨어지는 문제가 있을 수 있고, 40㎛보다 넓을 경우 전류 확산 특성이 좋지 않은 영역이 남아있게 되어 광 추출 효율이 저하될 수 있다. 전위밀도가 30% 미만인 영역에 반사층을 형성하는 경우, 활성영역의 면적이 너무 넓어져 효율이 떨어질 수 있다. 또한, 측면으로 출사된 광의 상당 부분이 발광구조물 내에서 흡수될 가능성이 높다.
반사층(135)은 제1도전형 반도체층(122)의 테두리와 인접한 복수 개의 끝단부(135a)를 포함하고, 끝단부(135a)와 제1도전형 반도체층(122)의 테두리와의 간격(d1)은 1.0㎛ 내지 10㎛일 수 있다. 1.0㎛보다 작을 경우, 공정 마진의 확보가 어렵고 10㎛보다 클 경우 전류 확산 특성이 좋지 않은 영역이 활용되지 않아 광 추출 효율이 저하될 수 있다. 그러나 반드시 이에 한정되는 것은 아니고 반사층(135)의 끝단부(135a)도 밀폐되어 활성영역을 형성할 수도 있다.
도 15를 참고하면, Al의 조성이 높아지면 전류 분산 효과가 약해질 수 있다. 따라서, 각각의 제1전극(142)에 인근지점에만 전류가 분산되며 거리가 먼 지점에서는 전류밀도가 급격히 낮아질 수 있다. 따라서, 유효 발광 영역(P2)이 좁다. 유효 발광 영역(P2)은 전류 밀도가 가장 높은 제1전극의 인근 지점(P1)을 기준으로 전류 밀도가 40%이하인 경계지점으로 정의할 수 있다.
예를 들어, 제1리세스의 중심과 수평선상에 배치되는 제2리세스의 중심의 거리는 30㎛ 내지 40㎛일 수 있다. 30㎛보다 좁을 경우 전류 확산이 좋은 영역의 활성층을 식각하게 되어 발광 효율이 떨어지는 문제가 있을 수 있고, 40㎛보다 넓을 경우 전류 확산 특성이 좋지 않은 영역이 남아있게 되어 광 추출 효율이 저하될 수 있다.
특히, 이웃한 제1전극(142) 사이의 중간지점은 전류밀도가 낮아서 발광에 기여하는 효율이 매우 낮을 수 있다. 따라서, 실시 예는 전류밀도가 낮은 영역에 반사층을 형성하여 광 추출 효율을 향상시킬 수 있다.
도 16을 참고하면, 반사층(135)은 경사부(135b)와 상면부(135c)를 포함할 수 있다. 활성층(124)에서 출사된 광은 대부분 경사부(135b)에 의해 상향 반사될 수 있다.
반사층(135)에 의해 정의되는 활성영역(136)은 제1전극(142)의 2.0 내지 5.0배의 면적을 가질 수 있다. 이 경우 제1전극(142)을 기준으로 전류밀도가 40%이하인 영역에 반사층(135)을 형성할 수 있다. 또한, 반사층(135)에 의해 정의되는 활성영역(136)은 제1리세스(128)의 2.0 내지 5.0배의 면적을 가질 수도 있다. 활성영역(136)의 면적은 발광구조물(120)의 Al 농도에 따라 조절될 수도 있다.
반사층(135)은 전류 밀도가 40% 이하로 낮아지는 영역, 예를 들어 제1리세스(128)의 중심으로부터 30㎛ 내지 40㎛ 이격된 거리에 반사층(135)의 중심이 배치될 수 있으며 반사층(135)의 폭은 2㎛ 내지 5㎛일 수 있다.
반사층(135)의 폭이 2㎛ 보다 작으면 반사층(135)을 이루는 물질이 스텝 커버리지 특성이 저하되면서 크랙이나 박리를 유발할 수 있고, 5㎛ 보다 넓을 경우 유효한 활성층이 식각되어 발광 효율이 떨어지는 문제점을 야기할 수 있다.
반사층(135)은 전류 밀도가 40% 이하로 낮아지는 경계 영역에 접하는 직선들로 이루어지는 형상을 가질 수 있다. 예를 들어, 고립 영역이 원형이라면 원형에 접하는 직선들로 이루어지는 다각형 형태를 가질 수 있다.
도 17을 참고하면, 제1리세스(128)가 형성된 영역은 활성층(124)이 제거되어 발광에 참여하지 않는다. 실제로 발광에 참여하지 않는 면적은 활성층(124)이 제거된 제1면적(W2)이다. 제1리세스(128)의 폭은 경사면의 폭(W1)에 따라 가변될 수 있다. 따라서, 경사면의 경사 각도를 크게 제작하는 것이 바람직할 수 있다. 예시적으로, 경사면의 각도는 40도 내지 70도, 또는 60도 내지 70도일 수 있다.
도 18을 참고하면, 반사층(135)의 형상은 사각 형상의 매트릭스가 연속 배치될 수도 있다. 이와 같이, 반사층(135)에 의해 형성된 활성영역(136)의 형상은 다양하게 변형될 수 있다. 예시적으로 활성영역(136)의 형상은 육각형, 팔각형 삼각형, 또는 원형 형상일 수 있다.
상술한 반도체 소자는 패키지로 구성되어, 수지(resin)나 레지스트(resist)나 SOD 또는 SOG 의 경화에, 또는 아토피 치료용 등의 의료용에, 또는 공기 청정기나 정수기 등의 살균에 사용될 수 있다. 또한, 반도체 소자는 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.
도 19는 반도체 소자가 배치된 패키지를 나타낸 도면이다.
실시예에 따른 발광소자 패키지(300)는, 패키지 몸체(310)와 제1 전극부(321)와 제2 전극부(322)와 발광소자(200)를 포함하여 이루어진다.
패키지 몸체(310)는 캐비티(cavity, 311)를 가지는 절연성 재료로 이루어질 수 있고, 예를 들면 PPA(Polypthalamide) 수지나 실리콘 계열의 재료 등을 포함할 수 있다.
전극부(321)와 제2 전극부(322)는, 각각 패키지 몸체(310) 상에 배치되고, 일부는 캐비티(311)의 바닥면에 배치될 수 있다.
발광소자(300)는 상술한 발광소자일 수 있으며, 제1 전극부(321) 상에 배치되고 제2 전극부(322)와는 와이어(330)를 통하여 전기적으로 연결될 수 있다.
발광소자(200)와 와이어(330)의 둘레에는 몰딩부(350)가 배치되는데, 몰딩부(350)는 에어(air)로 채워지거나 또는 다른 보호 재료로 이루어질 수 있다. 자외선을 방출하는 발광 소자일 경우, 몰딩부(350)이 실리콘 계열의 물질로 채워지게 되면, 자외선 파장에 대응되는 에너지로 인해 몰딩부(350)에 크랙 등의 결함이 유발되어 신뢰성이 저하될 수 있다. 몰딩부(350)에는 형광체(미도시)가 포함될 수도 있다. 형광체는 야그(YAG) 계열의 형광체나, 나이트라이드(Nitride) 계열의 형광체, 실리케이트(Silicate) 또는 이들이 혼합되어 사용될 수 있으나, 이에 한정하지 않는다. 패키지(300)의 상부에는 커버(370)가 배치되는데, 커버(370)는 글래스 등의 투광성 재료로 이루어질 수 있다.
도 19의 패키지의 형상 외에, 반도체 소자는 플립 본딩되어 패키지로 사용될 수 있다.
발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있으며, 실시예에 따른 발광소자의 구조는 레이저 다이오드 기타 다른 반도체 소자에 적용될 수 있다.
반도체 소자에서 방출되는 광은 여러 파장 영역의 광이 혼합되어 있으며 반도체 소자를 중심으로 방사상으로 광이 방출될 수 있다.
레이저 다이오드는, 반도체 소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 활성층에서 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 파장 대역의 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신에 사용될 수 있다.
수광 소자는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 의미할 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다. 이들 중 pin형 광검출기와 쇼트키형 광검출기는 질화물 반도체 물질을 이용하여 구현될 수 있다.
포토 다이오드(Photodiode)는 레이저 다이오드는, 반도체 소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드에 역바이어스를 가하면 저항이 매우 높아져서 미세한 전류가 흐르나, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐르며, 이때 전압의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례한다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광전 효과를 이용하여 광을 전류로 변환할 수 있다. 태양 전지는, 반도체 소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 외부에서 태양광 등이 입사되면 n-형의 제1 도전형 반도체층, p-형의 제2 도전형 반도체층에서 각각 전자(electron)와 홀(hole)이 생성이 되고, 생성된 전자와 홀이 각각 n-형 전극과 p-형 전극으로 이동하며, n-형 전극과 p-형 전극을 서로 연결하면 전자가 n-형 전극으로부터 p-형 전극으로 이동하여 전류가 흐른다.
태양 전지는 결정형 태양 전지와 박막형 태양 전지로 나뉠 수 있고, 박막형 태양 전지는 무기 박막계 태양 전지와 유기 박막계 태양 전지로 나뉠 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 서로 조합, 결합 등을 통하여 다양한 구성을 실시할 수 있으며, 각 실기예에 나타난 각 구성 요소들을 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하고, 상기 제2 도전형 반도체층에서 상기 활성층을 관통하여 상기 제1 도전형 반도체층까지 연장되는 복수 개의 제1리세스 및 제2리세스를 포함하는 발광 구조물;
    상기 제1리세스 내에서 상기 제1 도전형 반도체층과 접촉하는 제1 전극;
    상기 발광 구조물의 저면에서 제2 도전형 반도체층과 접촉하는 제2 전극; 및
    상기 제2리세스 내에 배치된 반사층을 포함하고,
    상기 반사층은 상기 제2 리세스 내부에 배치된 반사부, 및 상기 제2 리세스의 외부로 연장되어 상기 제2 전극과 접촉하는 연장부를 포함하는 반도체 소자.
  2. 제1 항에 있어서,
    상기 반사층의 반사부는 상기 제2 전극에서 상기 제2 리세스로 연장되며 상기 제2 리세스의 측면부를 따라 상기 제2 리세스의 상부까지 배치되고,
    상기 발광 구조물의 저면과 상기 제2 리세스의 상부 사이에는 소정의 높이를 갖고,
    상기 반사층의 저면에서 폭은 상기 반사층의 높이보다 1.5배 내지 28배이고,
    상기 반사층의 저면에서 폭은 이웃한 제2전극 사이의 거리인 반도체 소자.
  3. 제1 항에 있어서,
    상기 반사층은, 상기 제1 도전형 반도체층과 대응하는 제1 부분과 상기 제2 도전형 반도체층과 대응하는 제2 부분을 포함하고,
    상기 제1 부분의 측면의 기울기와 상기 제2 부분의 측면의 기울기가 서로 다르고,
    상기 제1 부분의 측면이 바닥면에 대하여 이루는 각도는, 상기 제2 부분의 측면이 상기 바닥면에 대하여 이루는 각도보다 작고,
    상기 바닥면은 상기 제2 도전형 반도체층의 하부 표면과 동일 평면을 갖는 반도체 소자.
  4. 제1항에 있어서,
    상기 반도체 구조물은 상기 복수 개의 제 1 리세스 사이에 배치되는 저전류 밀도 영역을 포함하며,
    상기 반사층은 상기 저전류 밀도 영역에 배치되는 반도체 소자.
  5. 제4 항에 있어서,
    상기 반사층의 수평 방향의 단면은 벌집(honeycomb) 형상인 반도체 소자.
  6. 제4 항에 있어서,
    상기 저전류 밀도 영역의 전류 밀도는 상기 제1 전극이 배치된 영역에서의 전류 밀도의 30% 내지 40%인 반도체 소자.
  7. 제4 항에 있어서,
    상기 저전류 밀도 영역이 서로 연장되어 배치되고, 저전류 밀도 영역에 반사층이 배치되어, 서로 연장된 구조의 반사층을 포함하는 반도체 소자.
  8. 제4 항에 있어서,
    상기 반사층은, 상기 제1리세스를 둘러싸고 배치되고,
    상기 제1리세스와 상기 제2리세스의 높이는 동일하고,
    상기 제1리세스의 상면의 폭은 상기 제2리세스의 상면의 폭보다 큰 반도체 소자.
  9. 제1 항에 있어서,
    상기 발광 구조물은 평면상에서 상기 제2리세스에 의해 구획되는 복수 개의 활성영역을 포함하고,
    상기 복수 개의 제1전극은 상기 활성영역에 각각 배치되고,
    상기 복수 개의 활성영역의 면적은 상기 제1리세스 상면의 면적의 2.0배 내지 5.0배인 반도체 소자.
  10. 제1 항에 있어서,
    상기 제1 도전형 반도체층은 상기 활성층과 인접 배치된 저저항층과 상기 저저항층 상에 배치되는 고저항층을 포함하고,
    상기 고저항층은 상기 저저항층보다 Al 함량이 높고,
    상기 제1 전극은 상기 저저항층에 배치되는 반도체 소자.
PCT/KR2017/006009 2016-06-10 2017-06-09 반도체 소자 WO2017213455A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018564788A JP7209339B2 (ja) 2016-06-10 2017-06-09 半導体素子
EP17810578.9A EP3471154A4 (en) 2016-06-10 2017-06-09 SEMICONDUCTOR DEVICE
CN201780036051.1A CN109328399B (zh) 2016-06-10 2017-06-09 半导体器件
US16/308,594 US10636939B2 (en) 2016-06-10 2017-06-09 Semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020160072797A KR102502331B1 (ko) 2016-06-10 2016-06-10 반도체 소자
KR10-2016-0072797 2016-06-10
KR10-2016-0083059 2016-06-30
KR1020160083059A KR102521625B1 (ko) 2016-06-30 2016-06-30 반도체 소자

Publications (1)

Publication Number Publication Date
WO2017213455A1 true WO2017213455A1 (ko) 2017-12-14

Family

ID=60578016

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/006009 WO2017213455A1 (ko) 2016-06-10 2017-06-09 반도체 소자

Country Status (5)

Country Link
US (1) US10636939B2 (ko)
EP (1) EP3471154A4 (ko)
JP (1) JP7209339B2 (ko)
CN (1) CN109328399B (ko)
WO (1) WO2017213455A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170222088A1 (en) * 2014-09-30 2017-08-03 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and method of producing the same
US20210273134A1 (en) * 2018-06-29 2021-09-02 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725369B (zh) * 2019-03-20 2021-11-12 隆达电子股份有限公司 发光装置
USD1012871S1 (en) * 2020-06-30 2024-01-30 Roche Molecular Systems, Inc. Circuit board sensor pad
CN111933772B (zh) * 2020-07-09 2022-04-26 厦门士兰明镓化合物半导体有限公司 发光二极管及其制造方法
CN111883624B (zh) * 2020-07-20 2021-11-05 华灿光电(苏州）有限公司 发光二极管芯片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120103270A (ko) * 2011-03-10 2012-09-19 삼성테크윈 주식회사 발광소자 패키지용 리드 프레임 및 그 제조방법
WO2012132706A1 (ja) * 2011-03-25 2012-10-04 シャープ株式会社 発光装置、照明装置、および表示装置
KR20130106675A (ko) * 2012-03-20 2013-09-30 서울반도체 주식회사 질화갈륨 기판을 갖는 발광 다이오드
KR20150001573A (ko) * 2013-06-27 2015-01-06 삼성전자주식회사 변조 회로 및 무선통신 장치
KR20150074497A (ko) * 2013-12-24 2015-07-02 엘지디스플레이 주식회사 백라이트 유닛 및 이를 포함한 액정표시장치

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611002B2 (en) * 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
EP2290715B1 (en) * 2002-08-01 2019-01-23 Nichia Corporation Semiconductor light-emitting device, method for manufacturing the same, and light-emitting apparatus including the same
TWI244221B (en) * 2004-03-01 2005-11-21 Epistar Corp Micro-reflector containing flip-chip light emitting device
JP2006210730A (ja) * 2005-01-28 2006-08-10 Toyoda Gosei Co Ltd 発光素子
JP4857733B2 (ja) * 2005-11-25 2012-01-18 パナソニック電工株式会社 半導体発光素子およびその製造方法
JP2007173579A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
US8716728B2 (en) * 2006-10-20 2014-05-06 Mitsubishi Chemical Corporation Nitride semiconductor light-emitting diode device
US7985979B2 (en) * 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
JP2012502482A (ja) * 2008-09-08 2012-01-26 スリーエム イノベイティブ プロパティズ カンパニー 電気的に画素化された発光素子
KR101064053B1 (ko) * 2009-02-25 2011-09-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101007139B1 (ko) 2009-09-10 2011-01-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101111750B1 (ko) 2010-04-22 2012-02-16 삼성엘이디 주식회사 반도체 발광 소자
KR101761385B1 (ko) * 2010-07-12 2017-08-04 엘지이노텍 주식회사 발광 소자
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101722630B1 (ko) * 2010-12-16 2017-04-03 엘지이노텍 주식회사 발광소자
US8846421B2 (en) 2011-03-10 2014-09-30 Mds Co. Ltd. Method of manufacturing lead frame for light-emitting device package and light-emitting device package
JP5050109B2 (ja) * 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
JP5953155B2 (ja) * 2012-02-24 2016-07-20 スタンレー電気株式会社 半導体発光装置
KR101941033B1 (ko) * 2012-07-05 2019-01-22 엘지이노텍 주식회사 발광소자
US9318530B2 (en) * 2012-08-07 2016-04-19 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array and method for manufacturing same
JP6087096B2 (ja) * 2012-09-26 2017-03-01 シャープ株式会社 半導体発光素子及びその製造方法
KR102087933B1 (ko) * 2012-11-05 2020-04-14 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 어레이
JP6287317B2 (ja) * 2013-02-28 2018-03-07 日亜化学工業株式会社 半導体発光素子
JP6100598B2 (ja) * 2013-04-25 2017-03-22 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
DE102013105870A1 (de) * 2013-06-06 2014-12-24 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP2016528728A (ja) * 2013-07-18 2016-09-15 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 高反射フリップチップｌｅｄダイ
CN103390713B (zh) * 2013-07-19 2016-04-13 深圳大道半导体有限公司 带光反射层的半导体发光器件
KR102076240B1 (ko) 2013-08-01 2020-05-18 엘지이노텍 주식회사 발광 소자
WO2015156588A1 (ko) * 2014-04-07 2015-10-15 엘지이노텍 주식회사 발광소자 및 조명시스템
US20160056351A1 (en) * 2014-08-22 2016-02-25 Epistar Corporation Light-emitting device
DE102014114194B4 (de) 2014-09-30 2023-10-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
CN204596843U (zh) * 2015-01-15 2015-08-26 大连德豪光电科技有限公司 倒装高压led芯片
KR102554702B1 (ko) * 2015-08-25 2023-07-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120103270A (ko) * 2011-03-10 2012-09-19 삼성테크윈 주식회사 발광소자 패키지용 리드 프레임 및 그 제조방법
WO2012132706A1 (ja) * 2011-03-25 2012-10-04 シャープ株式会社 発光装置、照明装置、および表示装置
KR20130106675A (ko) * 2012-03-20 2013-09-30 서울반도체 주식회사 질화갈륨 기판을 갖는 발광 다이오드
KR20150001573A (ko) * 2013-06-27 2015-01-06 삼성전자주식회사 변조 회로 및 무선통신 장치
KR20150074497A (ko) * 2013-12-24 2015-07-02 엘지디스플레이 주식회사 백라이트 유닛 및 이를 포함한 액정표시장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3471154A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170222088A1 (en) * 2014-09-30 2017-08-03 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and method of producing the same
US10490698B2 (en) * 2014-09-30 2019-11-26 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and method of producing the same
US20210273134A1 (en) * 2018-06-29 2021-09-02 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
EP3471154A4 (en) 2019-06-05
EP3471154A1 (en) 2019-04-17
CN109328399A (zh) 2019-02-12
JP2019522360A (ja) 2019-08-08
US10636939B2 (en) 2020-04-28
US20190157504A1 (en) 2019-05-23
JP7209339B2 (ja) 2023-01-20
CN109328399B (zh) 2022-08-23

Similar Documents

Publication Publication Date Title
WO2017213455A1 (ko) 반도체 소자
WO2017222341A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102554702B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2017191966A1 (ko) 반도체 소자 패키지
WO2017034356A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2016032167A1 (ko) 발광 소자 패키지
WO2015156588A1 (ko) 발광소자 및 조명시스템
WO2018088851A1 (ko) 반도체 소자
WO2013183888A1 (ko) 발광소자
WO2018117699A1 (ko) 반도체 소자
WO2018097649A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2018106030A1 (ko) 발광소자
WO2015147518A1 (ko) 렌즈, 이를 포함하는 발광소자 모듈
WO2020040449A1 (ko) 반도체 소자
WO2017078441A1 (ko) 반도체 소자
WO2018128419A1 (ko) 반도체 소자 및 이를 포함하는 발광소자 패키지
WO2019027192A1 (ko) 반도체 소자 패키지 및 광원 장치
WO2019103556A1 (ko) 반도체 소자
WO2017217764A1 (ko) 반도체 소자
WO2019194646A1 (ko) 반도체 소자
WO2018084631A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2018135908A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2019054750A1 (ko) 발광소자 패키지 및 광원 장치
WO2018016894A1 (ko) 반도체 소자
WO2020032373A1 (ko) 발광소자 패키지 및 광원 모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17810578

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018564788

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017810578

Country of ref document: EP

Effective date: 20190110