WO2018084631A1 - 반도체 소자 및 이를 포함하는 반도체 소자 패키지 - Google Patents

반도체 소자 및 이를 포함하는 반도체 소자 패키지 Download PDF

Info

Publication number
WO2018084631A1
WO2018084631A1 PCT/KR2017/012403 KR2017012403W WO2018084631A1 WO 2018084631 A1 WO2018084631 A1 WO 2018084631A1 KR 2017012403 W KR2017012403 W KR 2017012403W WO 2018084631 A1 WO2018084631 A1 WO 2018084631A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
disposed
capping
conductive semiconductor
Prior art date
Application number
PCT/KR2017/012403
Other languages
English (en)
French (fr)
Inventor
성연준
강기만
김민성
박수익
이용경
이은득
임현수
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160145902A external-priority patent/KR102607885B1/ko
Priority claimed from KR1020160148887A external-priority patent/KR102577879B1/ko
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to CN202210379245.4A priority Critical patent/CN114725267A/zh
Priority to CN202210379216.8A priority patent/CN114725264A/zh
Priority to US16/347,010 priority patent/US10847676B2/en
Priority to CN201780068543.9A priority patent/CN109923682B/zh
Priority to EP17868255.5A priority patent/EP3537486A4/en
Priority to JP2019523753A priority patent/JP7099726B2/ja
Publication of WO2018084631A1 publication Critical patent/WO2018084631A1/ko
Priority to JP2022101078A priority patent/JP2022153366A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Definitions

  • An embodiment relates to a semiconductor device and a semiconductor device package including the same.
  • a semiconductor device including a compound such as GaN, AlGaN, etc. has many advantages, such as having a wide and easy-to-adjust band gap energy, and can be used in various ways as a light emitting device, a light receiving device, and various diodes.
  • light emitting devices such as light emitting diodes and laser diodes using semiconductors of Group 3-5 or Group 2-6 compound semiconductors have been developed through the development of thin film growth technology and device materials.
  • Various colors such as blue and ultraviolet light can be realized, and efficient white light can be realized by using fluorescent materials or combining colors.Low power consumption, semi-permanent lifespan, and fast response speed compared to conventional light sources such as fluorescent and incandescent lamps can be realized. It has the advantages of safety, environmental friendliness.
  • a light-receiving device such as a photodetector or a solar cell
  • a group 3-5 or 2-6 compound semiconductor material of a semiconductor the development of device materials absorbs light in various wavelength ranges to generate a photocurrent.
  • light in various wavelengths can be used from gamma rays to radio wavelengths. It also has the advantages of fast response speed, safety, environmental friendliness and easy control of device materials, making it easy to use in power control or microwave circuits or communication modules.
  • the semiconductor device may replace a light emitting diode backlight, a fluorescent lamp, or an incandescent bulb, which replaces a cold cathode tube (CCFL) constituting a backlight module of an optical communication means, a backlight of a liquid crystal display (LCD) display device.
  • CCFL cold cathode tube
  • LCD liquid crystal display
  • the light emitting device that emits light in the ultraviolet wavelength region can be used for curing, medical treatment, and sterilization by curing or sterilizing.
  • the ultraviolet light emitting device has a problem that it is difficult to implement a vertical type, and there is a problem that the light extraction efficiency is relatively low.
  • the embodiment provides a semiconductor device having improved light extraction efficiency.
  • the embodiment provides a semiconductor device having excellent current injection efficiency.
  • the embodiment provides a semiconductor device in which the characteristics of the first electrode are improved by minimizing a ball-up phenomenon.
  • a semiconductor device may include: a light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; A first electrode electrically connected to the first conductive semiconductor layer; A second electrode electrically connected to the second conductive semiconductor layer; A reflective layer disposed on the second electrode; And a capping layer disposed on the reflective layer, the capping layer including a plurality of layers, the capping layer comprising a first layer disposed on the reflective layer, wherein the first layer comprises Ti.
  • an intermediate layer disposed on the first layer, the intermediate layer comprising a plurality of layers, wherein the intermediate layer is disposed directly on the first layer and comprises a first intermediate layer comprising Ni;
  • the thickness ratio of the first intermediate layer may be 1: 1 to 3: 1.
  • the capping layer may further include a second layer disposed on the first layer, and the second layer may include Au.
  • the first layer may be disposed on one side of the capping layer, and the second layer may be disposed on the other side of the capping layer.
  • the intermediate layer may include at least one first intermediate layer including Ni.
  • One of the at least one first intermediate layer may be disposed on the first layer.
  • the thickness ratio of the first layer and the first intermediate layer may be 1: 1 to 3: 1.
  • the intermediate layer may further include at least one second intermediate layer including Ti.
  • a bonding layer may be further disposed between the second electrode and the reflective layer.
  • the light emitting structure may further include a plurality of recesses penetrating through the second conductive semiconductor layer and the active layer to a portion of the first conductive semiconductor layer, and the first electrode may be disposed in the plurality of recesses. Can be arranged.
  • a semiconductor device may include: a light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; A first electrode electrically connected to the first conductive semiconductor layer; And a second electrode electrically connected to the second conductive semiconductor layer, wherein the first electrode includes a first layer, a second layer, and a third layer, wherein the first layer comprises a first metal. And a diffusion coefficient of the first metal is greater than a diffusion coefficient of the third metal included in the third layer, and the thickness of the second layer is 0.4 to 0.53 of the thickness of the first metal layer. It is a ship.
  • the second layer may be disposed between the first metal layer and the third layer.
  • the first layer is a 1-1 layer; And 1-2 layers disposed between the 1-1 layer and the first metal layer, wherein the thickness of the first metal layer is 1.5 to 2.5 of a sum of the thicknesses of the 1-1 layer and the 1-2 layer. It may be a boat.
  • the first layer 1-1 may include Cr, and the layer 1-2 may include Ti.
  • a reflective layer disposed on the second electrode; And a capping layer disposed on the reflective layer and including a plurality of layers.
  • the light emitting structure may further include a plurality of recesses penetrating through the second conductivity type semiconductor layer and the active layer to a portion of the first conductivity type semiconductor layer, and the first electrode may be disposed in the plurality of recesses. Can be arranged.
  • a semiconductor device may include: a light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; A first electrode electrically connected to the first conductivity type semiconductor layer and including a plurality of layers; And a second electrode electrically connected to the second conductivity type semiconductor layer, wherein the first electrode includes a first layer, a second layer, and a third layer, wherein the first layer comprises a first region and a first layer.
  • a diffusion coefficient of the first metal included in the first layer is greater than a diffusion coefficient of the third metal included in the third layer, and a ratio of the first metal included in the second area is It is larger than the ratio of the 1st metal which a 1st area
  • region is 3: 7-6.3: 3.5.
  • the second layer may be disposed between the second region and the third layer.
  • the first metal may be Al, and the ratio of the ratio of Al in the first region to the ratio of Al in the second region may be 1: 1.5 to 1: 2.5.
  • the semiconductor device package includes a body; And a semiconductor device disposed in the body, wherein the semiconductor device is disposed between the first conductive semiconductor layer, the second conductive semiconductor layer, and the first conductive semiconductor layer and the second conductive semiconductor layer.
  • a light emitting structure including an active layer; A first electrode electrically connected to the first conductive semiconductor layer; A second electrode electrically connected to the second conductive semiconductor layer; A reflective layer disposed on the second electrode; And a capping layer disposed on the reflective layer, the capping layer including a plurality of layers, the capping layer comprising a first layer disposed on the reflective layer, wherein the first layer comprises Ti.
  • light extraction efficiency may be improved by minimizing dark spots in the reflective layer of the semiconductor device.
  • the capping layer of the semiconductor device in a plurality of layers, it is possible to relieve stress and to improve current injection efficiency.
  • the characteristics of the first electrode may be improved by minimizing the ball-up phenomenon of the first electrode (omic electrode) of the semiconductor device.
  • FIG. 1 is a conceptual diagram of a semiconductor device according to a first embodiment of the present invention.
  • FIG. 2A is an enlarged view of a portion A of FIG. 1.
  • FIG. 2B is a modification of FIG. 2A.
  • 3A to 3D are various modifications of the capping layer of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 4 is a conceptual diagram of a semiconductor device according to a second exemplary embodiment of the present invention.
  • 5A and 5B are views for explaining a configuration in which the light output is improved according to the change in the number of recesses.
  • 6A is an enlarged view of a portion B of FIG. 4.
  • FIG. 6B is a modification of FIG. 6A.
  • 7A and 7B illustrate the reflective layer by changing the structure of the capping layer in the semiconductor device.
  • FIGS 8A and 8B illustrate various modified examples of the first electrode of the semiconductor device according to the embodiment of the present invention.
  • 9A to 9D illustrate a ball-up phenomenon by differently configuring a first electrode among semiconductor devices according to an exemplary embodiment of the present invention.
  • FIG. 10 is a graph illustrating voltage and current values of the first electrode of FIGS. 6A to 6D through the TLM measurement method.
  • FIG. 11 is a conceptual diagram of a semiconductor package according to an embodiment of the present invention.
  • the semiconductor device may include various electronic devices such as a light emitting device and a light receiving device, and the light emitting device and the light receiving device may both include a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer.
  • the semiconductor device according to the present embodiment may be a light emitting device.
  • the light emitting device emits light by recombination of electrons and holes, and the wavelength of the light is determined by the energy band gap inherent in the material. Thus, the light emitted may vary depending on the composition of the material.
  • FIG. 1 is a conceptual diagram of a semiconductor device according to a first embodiment of the present invention.
  • 2A is an enlarged view of a portion A of FIG. 1.
  • FIG. 2B is a modification of FIG. 2A.
  • 3A to 3D are various modifications of the capping layer of the semiconductor device according to the first embodiment of the present invention.
  • the semiconductor device may output light in the ultraviolet wavelength band.
  • the semiconductor device may output light in the near ultraviolet wavelength band (UV-A), may output light in the far ultraviolet wavelength band (UV-B), and output light in the deep ultraviolet wavelength band (UV-C). You may.
  • the wavelength range may be determined by the composition ratio of Al of the semiconductor device.
  • the light (UV-A) in the near ultraviolet wavelength band may have a wavelength in the range of 320 nm to 420 nm
  • the light in the far ultraviolet wavelength band (UV-B) may have a wavelength in the range of 280 nm to 320 nm
  • deep ultraviolet light Light in the wavelength band (UV-C) may have a wavelength in the range of 100nm to 280nm.
  • a semiconductor device 100 may include a light emitting structure 110, a second electrode 125, a reflective layer 132, and a capping layer 140. Can be.
  • the light emitting structure 110 is disposed between the first conductive semiconductor layer 111, the second conductive semiconductor layer 112, and the first conductive semiconductor layer 111 and the second conductive semiconductor layer 112.
  • the active layer 113 may be included.
  • the first conductivity-type semiconductor layer 111 may be implemented with compound semiconductors such as -V group and -VI group, and the first dopant may be doped.
  • the first conductivity type semiconductor layer 111 is a semiconductor material having a composition formula of Inx1Aly1Ga1-x1-y1N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, 0 ⁇ x1 + y1 ⁇ 1), for example, GaN, AlGaN, InGaN, InAlGaN and the like can be selected.
  • the first dopant may be an n-type dopant such as Si, Ge, Sn, Se, or Te.
  • the first conductive semiconductor layer 111 doped with the first dopant may be an n-type semiconductor layer.
  • the second conductivity-type semiconductor layer 112 may be implemented with compound semiconductors such as -V group and -VI group, and the second dopant may be doped.
  • the second conductivity-type semiconductor layer 112 is a semiconductor material having a composition formula of Inx5Aly2Ga1-x5-y2N (0 ⁇ x5 ⁇ 1, 0 ⁇ y2 ⁇ 1, 0 ⁇ x5 + y2 ⁇ 1) or AlInN, AlGaAs, GaP, GaAs It may be formed of a material selected from GaAsP, AlGaInP.
  • the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, or Ba
  • the second conductive semiconductor layer 112 doped with the second dopant may be a p-type semiconductor layer.
  • the active layer 113 may be disposed between the first conductive semiconductor layer 111 and the second conductive semiconductor layer 112.
  • the active layer 113 may be a layer where electrons (or holes) injected through the first conductivity type semiconductor layer 111 and holes (or electrons) injected through the second conductivity type semiconductor layer 112 meet each other.
  • the active layer 113 may transition to a low energy level as electrons recombine with holes, and may generate light having an ultraviolet wavelength.
  • the active layer 113 may have any one of a single well structure, a multi well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum line structure. ) Is not limited thereto.
  • the second electrode 125 may be disposed on the second conductive semiconductor layer 112.
  • the second electrode 125 may be in ohmic contact with the second conductive semiconductor layer 112. Based on the cross section of the semiconductor device 100, an end of the second electrode 125 may be located inside the end of the second conductive semiconductor layer 112.
  • the second electrode 125 may include a transparent conductive oxide (TCO) having relatively low ultraviolet light absorption.
  • Transparent conductive oxide films include ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide), IZTO (Indium Zinc Tin Oxide), IAZO (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), ZnO, IrOx, RuOx and NiO.
  • the second electrode 125 may directly contact a semiconductor layer (eg, P-AlGaN) having a bandgap larger than the energy of ultraviolet light.
  • a semiconductor layer eg, P-AlGaN
  • the second electrode 125 is disposed in a semiconductor layer (eg, a GaN layer) having a small band gap for ohmic, most of ultraviolet light is absorbed in the GaN layer.
  • the second electrode 125 of the embodiment is in ohmic contact with a semiconductor layer (eg, P-AlGaN) having a large band gap, most of the light may pass through the second conductivity type semiconductor layer 112.
  • the surface layer of the second conductivity-type semiconductor layer 112 in contact with the second electrode 125 may have a composition of Al of 1% to 10%.
  • the Al composition of the surface layer is less than 1%, there is a problem of absorbing excessive light, and when the Al composition is greater than 10%, ohmic characteristics may be deteriorated.
  • the second electrode 125 may generally absorb ultraviolet light. Therefore, it is necessary to improve the light extraction efficiency while maintaining the ohmic contact by the second electrode 125. That is, in the present invention, a transparent conductive oxide film may be used as the second electrode 125 to improve light extraction efficiency while maintaining ohmic characteristics. In the present invention, since the second electrode 125 is a transparent conductive oxide film, light transmittance can be improved, and light extraction efficiency can be improved by disposing a conductive layer (reflective layer) having reflective properties under the second electrode 125.
  • the thickness T1 of the second electrode 125 may be 1 nm to 10 nm. If the thickness of the second electrode 125 is smaller than 1 nm, cracks may easily occur due to an external impact, and resistance may increase to decrease current injection efficiency. In addition, when the thickness of the second electrode 125 is larger than 10 nm, light transmittance may be lowered to cause light loss.
  • the reflective layer 132 may be disposed on the second electrode 125.
  • the reflective layer 132 may be disposed to cover the second electrode 125.
  • the reflective layer 132 may be disposed to surround the second electrode 125 except for a portion where the second conductive semiconductor layer 112 and the second electrode 125 contact each other.
  • the reflective layer 132 may be electrically connected to the second electrode 125. Accordingly, the reflective layer 132 may inject a current into the second conductive semiconductor layer 112.
  • the reflective layer 132 may be made of a material having excellent reflectance.
  • the reflective layer 132 may include aluminum.
  • the reflective layer 132 may reflect light emitted from the active layer 113.
  • the bonding layer 132a may be further disposed between the second electrode 125 and the reflective layer 132.
  • the bonding layer 132a may improve the bonding force between the second electrode 125 and the reflective layer 132.
  • the bonding layer 132a may be disposed to surround the second electrode 125. Alternatively, the bonding layer 132a may be disposed to cover not only the second electrode 125 but also at least a portion of the second conductivity-type semiconductor layer 112.
  • the bonding layer 132a may be formed in a single layer or a multilayer by one selected from Cr, ITO, and Ti, or a combination thereof.
  • the ITO may further include various materials for increasing the bonding strength.
  • ITO may further include at least one material selected from N, Zn, and Ga. These materials may be deposited together during the deposition of ITO and placed in the entire area of the ITO, or may be placed only on the surface of the ITO through surface treatment. However, this does not limit the material of the bonding layer 132a.
  • the thickness T2 of the bonding layer 132a may be 1 nm to 5 nm.
  • the thickness of the bonding layer 132a may mean the maximum height from the surface where the bonding layer 132a and the second electrode 125 contact.
  • the bonding force between the second electrode 125 and the reflective layer 132 may be lowered.
  • the thickness of the bonding layer 132a is larger than 5 nm, the transmittance may be lowered, resulting in light loss.
  • the thickness T3 of the reflective layer 132 may be 50 nm to 2000 nm.
  • the thickness of the reflective layer 132 may mean the maximum height from the surface in which the reflective layer 132 and the bonding layer 132a contact.
  • the thickness of the reflective layer 132 is smaller than 50 nm, the reflectance may be lowered.
  • the thickness of the reflective layer 132 is larger than 2000 nm, the reflection efficiency may hardly increase.
  • the capping layer 140 may be disposed on the reflective layer 132.
  • the capping layer 140 may be disposed to cover the reflective layer 132.
  • the capping layer 140 may be electrically connected to the reflective layer 132.
  • the capping layer 140 may protect the reflective layer 132 to improve physical reliability.
  • the capping layer 140 may supply a current to the second conductivity-type semiconductor layer 112.
  • the capping layer 140 may also function as a current spreading layer.
  • the capping layer 140 may be formed in a single layer or multiple layers by one selected from Ti, Ni, Au, or a combination thereof. However, this does not limit the present invention.
  • the capping layer 140 may have a region in contact with the reflective layer 132.
  • Ti may be disposed in the region of the capping layer contacting the reflective layer 132. The structure of the capping layer 140 will be described later in more detail.
  • an end of the second electrode 125 and an end of the reflective layer 132 may be spaced apart by a distance D1.
  • the end of the reflective layer 132 has a distance from the center of the second electrode 125 with respect to the center C1 (FIG. 1) of the second electrode 125. The distance from the center of the electrode 125 may be greater. Since the reflective layer 132 is disposed to the side of the second electrode 125, light emitted toward the side of the second electrode 125 may be reflected upward. As a result, the semiconductor device 100 according to the embodiment may improve light extraction efficiency.
  • the separation distance D1 between the end of the second electrode 125 and the end of the reflective layer 132 may be 2.5 ⁇ m to 5 ⁇ m.
  • the separation distance D1 is smaller than 2.5 ⁇ m, the reflectance may decrease.
  • the separation distance D1 is larger than 5 ⁇ m, the stress may increase in the corner region of the reflective layer 132, and the reflection efficiency may hardly increase.
  • An end of the reflective layer 132 and an end of the capping layer 140 may be spaced apart by a distance D2.
  • the end of the capping layer 140 has a distance from the center of the reflective layer 132 to the end of the reflective layer 132 based on the center C1 (FIG. 1) of the reflective layer 132. May be greater than the distance of. Since the capping layer 140 is disposed to the side of the reflective layer 132, the capping layer 140 may be protected.
  • the separation distance D2 between the end of the reflective layer 132 and the end of the capping layer 140 may be 2.5 ⁇ m to 5 ⁇ m.
  • the separation distance D2 is smaller than 2.5 ⁇ m, the current injection efficiency and the protective effect of the reflective layer may be reduced.
  • the separation distance D2 is larger than 5 ⁇ m, the stress may increase in the corner region of the capping layer 140.
  • FIG. 2B is a modification of FIG. 2A.
  • an end of the second electrode 125 and an end of the reflective layer 132 may be spaced apart by a distance D3.
  • the separation distance D3 may be 2.5 ⁇ m to 5 ⁇ m.
  • the end of the second electrode 125 and the end of the capping layer 140 may also be spaced apart by the separation distance D3.
  • the ends of the reflective layer 132 and the capping layer 140 may be positioned on the same line. This is because, in the case of one side of the reflective layer 132, the degree of influencing the reflection efficiency is insignificant, so that the capping layer 140 may cover the same.
  • the reflective layer 132 is disposed to completely cover the second electrode 125, thereby contributing to the improvement of the reflectance.
  • the capping layer 140 is disposed to cover the top surface of the reflective layer 132 or to cover the entire reflective layer 132, the protective effect of the reflective layer 132 may be improved.
  • various structures of the capping layers 140: 140-1, 140-2, 140-3, and 140-4 are as follows.
  • the capping layer 140-1 may include a first layer 141, a second layer 142, and an intermediate layer 143.
  • the first layer 141 may be disposed on the reflective layer 132.
  • the first layer 141 may be disposed on one side of the capping layer 140-1.
  • the first layer 141 may be in contact with the reflective layer 132.
  • the first layer 141 may comprise Ti. When Ti is included in the first layer 141, the metal materials in the intermediate layer 143 may be prevented from diffusing into the reflective layer 132.
  • the second layer 142 may be disposed on the outermost side of the capping layer 140-1. That is, the second layer 142 may be disposed on the other side of the capping layer 140-1. In detail, the second layer 142 may be disposed most spaced apart from the reflective layer 141 in the capping layer 140-1.
  • the second layer 142 may comprise Au. Since the second layer 142 includes Au, oxidation or deformation of materials in the capping layer 140-1 may be prevented during various processes after the formation of the capping layer 140-1.
  • the thickness of the second layer 142 may be 30 nm to 300 nm. When the thickness of the second layer 142 is smaller than 30 nm, the deformation preventing effect of the capping layer 140-1 may be reduced. When the thickness of the second layer 142 is greater than 300 nm, the stress of the thin film may increase.
  • the intermediate layer 143 may be disposed between the first layer 141 and the second layer 142.
  • the intermediate layer 143 may be formed of a single layer or multiple layers.
  • the intermediate layer 143 may be formed of one to six layers (the intermediate layer 143 may be omitted, but this will be described later because it is the configuration of FIG. 3B).
  • the process time and the process complexity may increase, thereby decreasing the efficiency of the process.
  • the intermediate layer 143 may include at least one first intermediate layer 143a including Ni.
  • one of the first intermediate layers 143a may be disposed on the first layer 141.
  • the first intermediate layer 143a may be in contact with the first layer 141.
  • the intermediate layer 143 may further include at least one second intermediate layer 143b including Ti.
  • the second intermediate layer 143b may be omitted.
  • the intermediate layer 143 includes a plurality of first intermediate layers 143a and second intermediate layers 143b, the first intermediate layers 143a and the second intermediate layers 143b may be alternately disposed.
  • the capping layer 140-1 may be composed of three to eight layers (the capping layer may be formed of one or two layers, but since the capping layer 140-1 is the configuration of FIGS. 3B and 3D) It will be described later).
  • the intermediate layer 143 may be made of one to six layers.
  • the intermediate layer 143 may include one to three first intermediate layers 143a.
  • the intermediate layer 143 may not exist or may include one to three second intermediate layers 143b.
  • the capping layer 140-1 may increase the current injection efficiency as the number of layers forming the intermediate layer 143 increases. That is, since the capping layer 140-1 supplies current to the second conductive semiconductor layer 112, the current injection efficiency may increase as the capping layer 140-1 increases.
  • the layer containing Ti (the first layer 141 or the second intermediate layer 143b) in the capping layer 140-1 is alternately disposed with the layer containing the first layer (first intermediate layer 143a).
  • the capping layer 140-2 may include a first layer 141 and a second layer 142.
  • the first layer 141 and the second layer 142 may be configured in the same configuration as described above. That is, in the capping layer 140-2 disclosed in FIG. 3B, the intermediate layer 143 may be omitted from the capping layer 140-1 illustrated in FIG. 3A.
  • the capping layer 140-3 may include a first layer 141 and an intermediate layer 143.
  • the first layer 141 and the intermediate layer 143 may have the same configuration as described above. That is, the capping layer 140-3 disclosed in FIG. 3C may include the second layer 142 omitted from the capping layer 140-1 illustrated in FIG. 3A.
  • the capping layer 140-4 may include a first layer 141.
  • the first layer 141 may have the same configuration as described above. That is, the capping layer 140-4 disclosed in FIG. 3D may include the second layer 142 and the intermediate layer 143 omitted from the capping layer 140-1 illustrated in FIG. 3A.
  • the capping layer 140 may be formed of at least one layer.
  • the capping layer 140 may be made of one to eight layers.
  • the intermediate layer 143 in the capping layer 140 may be composed of one to six layers.
  • the capping layer 140 is Ti, Ti / Au, Ti / Ni, Ti / Ni / Au, Ti / Ni / Ti, Ti / Ni / Ti / Au, Ti / Ni / Ti / Ni, Ti / Ni / Ti / Ni / Au, Ti / Ni / Ti / Ni / Ti, Ti / Ni / Ti / Ni / Ti / Au, Ti / Ni / Ti / Ni / Ti / Ni, Ti / Ni / Ti / Ni / Ti It may be composed of any one selected from / Ni / Au, Ti / Ni / Ti / Ni / Ti / Ni / Ti / Ni / Ti, Ti / Ni / Ti / Ni / Ti / Au.
  • the overall thickness of the capping layer 140 may be 100nm to 2000nm. In this case, the total thickness of the capping layer 140 may be at least 100 nm, regardless of the number of layers included in the capping layer 140. For example, even if the capping layer 140 is composed of only one or two minor layers, the capping layer 140 may have a thickness of at least 100 nm. When the thickness of the capping layer 140 is less than 100 nm, the current injection efficiency and the protective effect of the reflective layer 132 may be reduced. When the thickness of the capping layer 140 is greater than 2000 nm, process time and process complexity may increase to decrease the efficiency of the process. In addition, when the thickness of the capping layer 140 is greater than 2000nm, the stress of the thin film may increase.
  • the thickness of the first layer 141 in the capping layer 140 may be 30 nm to 300 nm.
  • a material eg, Ni
  • the intermediate layer 143 may be diffused into the reflective layer 132.
  • dark spots for example, regions in which Ni is diffused
  • the stress of the first layer 141 may increase.
  • the thickness of the first intermediate layer 143a and the second intermediate layer 143b may be 10 nm to 300 nm. When the thickness of the first intermediate layer 143a is less than 10 nm, the stress relaxation effect may be insignificant due to the alternate stacking of different layers. When the thickness of the first intermediate layer 143a is greater than 300 nm, the stress of the thin film may increase.
  • the thickness ratio of the first layer 141 and the first intermediate layer 143a may be 1: 1 to 3: 1. When the thickness ratio between the first layer 141 and the first intermediate layer 143a is less than 1: 1, a material included in the intermediate layer 143 may be diffused into the reflective layer 132. When the thickness ratio between the first layer 141 and the first intermediate layer 143a is greater than 3: 1, the thickness of the first layer 141 may be relatively too large to increase stress.
  • the thickness ratio of the first intermediate layer 143a and the second intermediate layer 143b may be 1: 1 to 1: 3.
  • the thickness ratio of the first intermediate layer 143a and the second intermediate layer 143b is smaller than 1: 1, the material included in the first intermediate layer 143a may diffuse.
  • the thickness ratio of the first intermediate layer 143a and the second intermediate layer 143b is greater than 1: 3, the thickness of the second intermediate layer 143b may be relatively too large to increase stress.
  • FIG. 4 is a conceptual diagram of a semiconductor device according to a second exemplary embodiment of the present invention.
  • 5A and 5B are views for explaining a configuration in which the light output is improved according to the change in the number of recesses.
  • 6A is an enlarged view of a portion B of FIG. 4.
  • FIG. 6B is a modification of FIG. 6A.
  • the light emitting structure 110 a plurality of recesses R, a first electrode 121, a second electrode 125, a reflective layer 132, and a capping layer 140 may be included.
  • the light emitting structure 110 may have the same configuration as the light emitting structure 110 described with reference to FIG. 1. Unevenness may be formed on an upper surface of the light emitting structure 110. Such unevenness may improve extraction efficiency of light emitted from the light emitting structure 110.
  • the unevenness may have a different average height according to the ultraviolet wavelength, and in the case of UV-C, the light extraction efficiency may be improved when the UV-C has a height of about 300 nm to 800 nm and an average of about 500 nm to 600 nm.
  • the plurality of recesses R may pass through the active layer 113 from one surface of the second conductivity-type semiconductor layer 112 to a portion of the first conductivity-type semiconductor layer 111.
  • the first insulating layer 151 and the second insulating layer 152 are disposed in the recess R to electrically connect the first conductive layer 131 with the second conductive semiconductor layer 112 and the active layer 113. Can be insulated.
  • the first electrode 121 may be disposed on an upper surface of the recess R to be electrically connected to the first conductive semiconductor layer 111.
  • the first electrode 121 may be exposed by the first insulating layer 151 to be electrically connected to the first conductive semiconductor layer 111.
  • the first electrode 121 may be electrically insulated from the active layer 113 and the second conductive semiconductor layer 112 by the first insulating layer 151.
  • the first electrode 121 may be an ohmic electrode.
  • the first electrode 121 may be indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZAZO), indium gallium zinc oxide (IGZO), or indium gallium tin (IGTO).
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • IZTO indium zinc tin oxide
  • IZAZO indium aluminum zinc oxide
  • IGZO indium gallium zinc oxide
  • IGTO indium gallium tin
  • the second electrode 125 may be formed on the second conductive semiconductor layer 112.
  • the second electrode 125 is exposed by the first insulating layer 151 and is electrically connected to the second conductive semiconductor layer 112.
  • the second electrode 125 may be an ohmic electrode.
  • the second electrode 125 may be made the same as the configuration disclosed in FIG.
  • the surface layer of the second conductivity-type semiconductor layer 112 in contact with the second electrode 125 may have an aluminum composition of 1% to 10%, and thus may easily inject current.
  • the first conductive layer 131 may be disposed along the shape of the bottom surface and the recess R of the light emitting structure 110.
  • the first conductive layer 131 may be electrically insulated from the capping layer 140 by the second insulating layer 152.
  • the first conductive layer 131 may be electrically connected to the first electrode 121 through the second insulating layer 152.
  • the first conductive layer 131 may be made of a material having excellent reflectance.
  • the first conductive layer 131 may include aluminum.
  • the light extraction efficiency may be improved by reflecting light emitted from the active layer 113 upward.
  • the second conductive layer 132 or the reflective layer may be disposed on the second electrode 125.
  • the reflective layer 132 may be disposed to cover the second electrode 125.
  • the reflective layer 132 may be electrically connected to the second electrode 125.
  • the reflective layer 132 may be in contact with the side surface and the bottom surface of the first insulating layer 151. When the reflective layer 132 is in contact with the side surface and the bottom surface of the first insulating layer 151, the thermal and electrical reliability of the second electrode 125 may be improved.
  • the reflective layer 132 may be made of a material having excellent reflectance.
  • the reflective layer 132 may include aluminum (Al), silver (Ag), gold (Au), or copper (Cu).
  • the reflective layer 132 may be made of a material having good adhesion to the first insulating layer 151.
  • the reflective layer 132 may improve light extraction efficiency by reflecting light emitted between the first insulating layer 151 and the second electrode 125 upward.
  • the reflective layer 132 may inject a current into the second conductivity type semiconductor layer 112.
  • the reflective layer 132 may be the same as the configuration disclosed in FIG. 1.
  • the capping layer 140 may be disposed on the reflective layer 132.
  • the capping layer 140 may be disposed to cover the reflective layer 132.
  • the capping layer 140 may be the same as the configuration disclosed in FIG. 1.
  • the capping layer 140 may be formed of any one selected from FIGS. 3A to 3D.
  • the first insulating layer 151 and the second insulating layer 152 may be formed by selecting at least one selected from the group consisting of SiO 2, SixOy, Si 3 N 4, SixNy, SiO x Ny, Al 2 O 3, TiO 2, AlN, and the like. .
  • the first insulating layer 151 and the second insulating layer 152 may be formed in a single layer or multiple layers.
  • the first and second insulating layers 151 and 152 may be a distributed Bragg reflector (DBR) having a multilayer structure including a silver Si oxide or a Ti compound.
  • DBR distributed Bragg reflector
  • the present invention is not limited thereto, and the first and second insulating layers 151 and 152 may include various reflective structures.
  • the light extraction efficiency may be improved by reflecting upward the light emitted from the active layer 113 toward the side surface.
  • the light extraction efficiency may be more effective than the semiconductor device emitting blue light.
  • 5A and 5B may be plan views illustrating the light emitting structure 110 in the semiconductor device 200 of FIG. 4. That is, the first electrode 121 may be disposed in the center of the recess R. In addition, the recess R may be spaced apart from the second electrode 125 by the separation area L. FIG.
  • TM mode GaN-based blue light emitting device
  • Ultraviolet semiconductor devices have poor current dissipation characteristics compared to blue GaN semiconductor devices. Therefore, in the ultraviolet semiconductor device, it is necessary to form the first electrode 121 by forming a larger number of recesses R than the blue GaN semiconductor device.
  • the effective light emitting area P1 may be defined as an area up to a boundary point having a current density of 40% or less based on the current density at the center of the first electrode 121 having the highest current density.
  • the effective light emitting region P1 may be adjusted according to the level of the injection current and the composition of Al within a range of 40 ⁇ m from the center of the recess R.
  • the low current density region P2 may have a low current density and hardly contribute to light emission. Therefore, the embodiment may further arrange the first electrode 121 in the low current density region P2 having a low current density or improve the light output by using a reflective structure.
  • the current dispersion characteristics are relatively excellent, and therefore, it is preferable to minimize the area of the recess R and the first electrode 121. This is because the area of the active layer 113 decreases as the area of the recess R and the first electrode 121 increases.
  • the current composition is relatively low due to the high composition of aluminum, even if the area of the active layer 113 is sacrificed, the number of the first electrodes 121 is increased to reduce the low current density region P2, Alternatively, it may be desirable to arrange the reflective structure in the low current density region P2.
  • the recesses R when the number of the recesses R is 48, the recesses R may not be disposed in a straight line in the horizontal and vertical directions, but may be disposed in a zigzag manner. In this case, the area of the low current density region P2 is further narrowed so that most active layers can participate in light emission.
  • the current may be more efficiently distributed, thereby lowering the operating voltage and improving the light output.
  • the semiconductor device emitting UV-C if the number of recesses R is less than 70, the electrical and optical properties may be degraded. If the number of the recesses R is more than 110, the electrical and optical properties may be improved, but the volume of the light emitting layer is reduced, thereby the optical characteristics. This can be degraded. In this case, the diameter of the recess R may be 20 ⁇ m to 70 ⁇ m.
  • the second electrode pad 160 may be disposed in one corner area of the semiconductor device 200.
  • the second electrode pad 160 may be electrically connected to the reflective layer 132 and the second electrode 125 by the first insulating layer 151. That is, the second electrode pad 160, the reflective layer 132, and the second electrode 125 may form one electrical channel.
  • the second electrode pad 160 is electrically insulated from the first conductive layer 131 by the second insulating layer 152.
  • the second electrode pad 160 may have a recessed portion and a convex portion at an upper surface thereof because the center portion is recessed. Wires (not shown) may be bonded to the recesses of the second electrode pad 160. Therefore, the adhesive area is widened, so that the second electrode pad 160 and the wire may be more firmly bonded.
  • the second electrode pad 160 may function to reflect light. Therefore, as the second electrode pad 160 is closer to the light emitting structure 110, light extraction efficiency of the semiconductor device 200 may be improved. In addition, the height of the convex portion of the second electrode pad 160 may be higher than that of the active layer 113. Accordingly, the second electrode pad 160 may reflect light emitted in the horizontal direction of the device from the active layer 113 to the top to improve light extraction efficiency and to control the direction angle.
  • the bonding layer 170 may be further disposed along the shape of the bottom surface and the recess R of the light emitting structure 110.
  • the bonding layer 170 may be formed on the first conductive layer 131.
  • the bonding layer 170 may include a conductive material.
  • the bonding layer 170 may include a material selected from the group consisting of gold, tin, indium, aluminum, silicon, silver, nickel, and copper, or an alloy thereof.
  • the substrate 180 may be disposed on the bonding layer 170.
  • the substrate 180 may be made of a conductive material.
  • the substrate 180 may include a metal or a semiconductor material.
  • the substrate 180 may be a metal having excellent electrical conductivity and / or thermal conductivity.
  • the substrate 180 may include a material selected from the group consisting of silicon, molybdenum, silicon, tungsten, copper, and aluminum, or an alloy thereof. In this case, heat generated during the operation of the semiconductor device may be quickly released to the outside.
  • the passivation layer 190 may be formed on the top and side surfaces of the light emitting structure 110.
  • the passivation layer 190 may contact the first insulating layer 151 in a region adjacent to the second electrode 125.
  • an end of the second electrode 125 and an end of the reflective layer 132 may be spaced apart by a separation distance D4.
  • the end of the reflective layer 132 has a length from the center of the second electrode 125 and the second from the center of the second electrode 125. It may be larger than the length to the end of the electrode 125. Since the reflective layer 132 is disposed up to the side of the second electrode 125, the light extraction efficiency may be improved by reflecting light emitted toward the side of the second electrode 125 upward.
  • the separation distance D4 between the end of the second electrode 125 and the end of the reflective layer 132 may be 2.5 ⁇ m to 5 ⁇ m.
  • the separation distance D4 is smaller than 2.5 ⁇ m, the reflectance may decrease.
  • the separation distance D4 is larger than 5 ⁇ m, the stress may increase in the corner region of the reflective layer 132, and the reflection efficiency may hardly increase.
  • An end of the reflective layer 132 and an end of the capping layer 140 may be spaced apart by a distance D5.
  • the end of the capping layer 140 has a length from the center of the reflective layer 132 to the end of the reflective layer 132. It may be greater than the length of. Since the capping layer 140 is disposed to the side of the reflective layer 132, the capping layer 140 may be protected.
  • the separation distance D5 between the end of the reflective layer 132 and the end of the capping layer 140 may be 2.5 ⁇ m to 5 ⁇ m.
  • the separation distance D5 is smaller than 2.5 ⁇ m, the current injection efficiency and the protective effect of the reflective layer may be reduced.
  • the separation distance D5 is larger than 5 ⁇ m, the stress may increase in the corner region of the capping layer 140.
  • FIG. 6B is a modification of FIG. 6A.
  • an end of the second electrode 125 and an end of the reflective layer 132 may be spaced apart by a distance D6.
  • the separation distance D6 may be 2.5 ⁇ m to 5 ⁇ m.
  • the end of the second electrode 125 and the end of the capping layer 140 may be spaced apart with a separation distance less than the separation distance (D6).
  • the end of the second electrode 125 and the end of the capping layer 140 may be spaced apart by the separation distance D6.
  • the end of the capping layer 140 may be formed closer to the end of the reflective layer 132 based on the center C2 (FIG. 4).
  • the ends of the reflective layer 132 and the capping layer 140 may be located on the same line. This is because, in the case of the outer surface of the reflective layer 132, the degree of influencing the reflection efficiency is insignificant, so that the capping layer 140 may cover it.
  • the reflective layer 132 is disposed to completely cover the second electrode 125, thereby contributing to the improvement of the reflectance.
  • the capping layer 140 is disposed to cover the top surface of the reflective layer 132 or to cover the entire reflective layer 132, the protective effect of the reflective layer 132 may be improved.
  • 7A and 7B illustrate the reflective layer by changing the structure of the capping layer in the semiconductor device.
  • FIG. 7A the capping layer is configured as disclosed in the present invention
  • FIG. 7B is configured by different intermediate layers of the capping layer. That is, FIGS. 7A and 7B illustrate a result of fabricating a sample by varying the structure of the capping layer, and heat-treating the same at 300 to observe the optical microscope.
  • 7A is a result of observing the reflective layer by magnifying 200 times with an optical microscope.
  • FIG. 7B shows a result of observing the reflective layer by magnifying 200 times with an optical microscope, and (b) is a result of observing the reflective layer by magnifying 1000 times.
  • the second electrode / junction layer / reflection layer / capping layer is composed of ITO / Cr / Al / Ti / Ni / Ti / Ni / Au.
  • the second electrode / junction layer / reflection layer / capping layer is composed of ITO / Cr / Al / Ni / Ti / Ni / Au. That is, in FIG. 7A, a layer (first layer) directly contacting the reflective layer of the capping layer was made of Ti, and in FIG. 7B, a layer directly contacting the reflective layer of the capping layer was made of Ni.
  • the first layer of the capping layer is made of Ti
  • no dark spot was observed on the reflective layer.
  • the materials of the capping layer for example, Ni
  • the first layer of the capping layer is made of Ni, many dark spots were observed on the reflective layer. That is, since the first layer is formed of Ni, it can be seen that materials (for example, Ni) present in the capping layer are diffused into the reflective layer, and dark spots (Ni diffused into the reflective layer) are observed. In particular, in FIG. 7B, since the reflective layer and the first layer Ni directly contact each other, diffusion of Ni may be more easily performed.
  • Table 1 shows the reflectance of the second electrode / junction layer / reflection layer / capping layer (first layer).
  • Ni was used as the first layer
  • Ti was used as the first layer.
  • Comparative Example 1 shows the reflectance before the heat treatment
  • Comparative Example 2 and Example 1 show the reflectance after the heat treatment.
  • Comparative Example 1 and Comparative Example 2 even if composed of the same material it can be seen that the reflectance after heat treatment is further reduced. This is because diffusion of Ni can be made more active by heat treatment. That is, it can be seen that more dark spots are generated in the reflective layer after the heat treatment, thereby reducing the reflectance. Since semiconductor devices may be exposed to a high temperature environment during various processes, it is important to ensure an appropriate level of reflectance even after heat treatment.
  • Example 1 despite the reflectance measured after the heat treatment, the reflectance is higher than the reflectance of Comparative Example 1 before the heat treatment.
  • Ti as the capping layer (first layer)
  • generation of dark spots of the reflective layer can be suppressed and improved reflectance can be obtained.
  • the first layer directly contacting the reflective layer among the capping layers may be formed of Ti.
  • the present invention can prevent the material in the capping layer from diffusing into the reflective layer by the first layer. Therefore, it is possible to prevent dark spots from being generated in the reflective layer, thereby improving the reflectance.
  • FIGS 8A and 8B illustrate various modified examples of the first electrode of the semiconductor device according to the embodiment of the present invention.
  • the first electrode 121-1 may be in ohmic contact with the first conductive semiconductor layer 111 (FIG. 1) and may include at least one conductive material.
  • the first electrode 121-1 may include a plurality of layers.
  • the first electrode 121-1 may include a first surface 121-1a in contact with the first conductive semiconductor layer 111 and a second surface 121-1b in contact with the first conductive layer 131. have.
  • the first electrode 121-1 may include a first layer 122-1, a second layer 123, and a third layer 124.
  • the first layer 122-1 may include the first-first layer 122a, the 1-2-th layer 122b, and the 1-3 th layer 122c.
  • the first-first layer 122a, the first-second layer 122b, the first-third layer 122c, the second layer 123, and the third layer 124 may be sequentially disposed.
  • the first-first layer 122a, the first-second layer 122b, the first-third layer 122c, the second layer 123 and the third layer 124 of the first electrode 121-1 are After being deposited sequentially, heat treatment may be made. After the heat treatment, the metal materials in the first layer 122-1 may be mixed with each other. This will be described in more detail later with reference to FIG. 8B.
  • a ball up phenomenon and a void may occur in the first electrode 121-1.
  • a ball up phenomenon may occur on the second surface 121-1b of the first electrode 121-1.
  • the diffusion coefficients of the first metal (eg, Al) included in the first 1-3 layers 122c and the third metal (eg, Au) included in the third layer 124 are different from each other. to be.
  • the diffusion coefficient is a coefficient representing the degree of diffusion per unit time, and the larger the diffusion coefficient, the larger the diffusion speed. That is, the first metal may have a larger diffusion coefficient than the third metal and have a faster diffusion speed. In other words, the first metal may have a property to diffuse toward the third layer 124.
  • the first metal materials may move toward the third layer 124.
  • some areas of the first to third layers 122c, the second layer 123, and the third layer 124 may have a ball-up phenomenon in which the surface becomes convex. Can be.
  • a void (Kirkendall void) may be generated in the lower portion of the ball up area after the first metal materials are moved.
  • the ball up phenomenon may reduce the efficiency of the semiconductor device. That is, a phenomenon in which current is driven may occur in the ball up area. In addition, corrosion of the first electrode 121 may occur along the ball up area (or void area). This may lower the ohmic characteristics of the first electrode 121. In order to prevent this, it is desirable to minimize the generation of voids while maintaining the ohmic characteristics through proper thickness control of the configuration of the first electrode 121, in particular, the 1-3 layers 122c and the second layer 123. Do.
  • the first layer 122-1 may be exposed by the first insulating layer 151 to be electrically connected to the first conductive semiconductor layer 111.
  • the first layer 122-1 may be electrically connected to the first conductive semiconductor layer 111 through the first surface 121-1a.
  • the first layer 122-1 may include Cr, Ti, and Al.
  • Al may control the ohmic characteristics of the first electrode 121-1. As Al increases, ohmic characteristics are improved, but the ball-up phenomenon may increase. Therefore, when Al is excessively increased beyond the appropriate level, the ohmic may not be achieved due to the increase of the ball up and the void.
  • the thickness of the first metal layer (first to third layers, 122c) including the first metal (eg, Al) of the first layer 122-1 may be 100 to 120 nm.
  • the thickness of the first to third layers 122c is smaller than 100 nm, ohmic characteristics may be degraded.
  • the thickness of the first to third layers 122c is greater than 120 nm, a ball up phenomenon (or void) may occur.
  • the thickness of the first to third layers 122c may be 1.5 to 2.5 times the sum of the thicknesses of the first to first layers 122a and the first to second layers 122b. If the thickness of the first 1-3 layers 122c is out of this ratio and has a relatively too small thickness or too large thickness in the first layer 122-1, ohmic may not occur.
  • the plurality of layers included in the first layer 122-1 may include different metal materials.
  • the first-first layer 122a may include Cr
  • the first-second layer 122b may include Ti, but the present invention is not limited thereto.
  • the second layer 123 may be disposed on the first layer 122-1.
  • the second layer 123 may be disposed on the first 1-3 layers 122c.
  • the second layer 123 may serve as a barrier between the first layer 122-1 and the third layer 124.
  • the second layer 123 may prevent diffusion due to a difference in diffusion coefficient between the first 1-3 layers 122c and the third layer 124.
  • the second layer 123 may include a second metal (eg, Ni). As the layer containing Ni becomes thicker, the ball-up phenomenon decreases, but the ohmic characteristics may decrease.
  • the thickness of the second layer 123 may be 45 to 65 nm.
  • the first metal of the first layer 122-1 diffuses toward the third layer 124, and voids and ball-up may occur.
  • the thickness of the second layer 123 is larger than 65 nm, ohmic characteristics may be degraded.
  • the second layer 123 may have a thickness of 0.4 to 0.53 times the thickness of the first to third layers 122c.
  • the thickness of the second layer 123 is smaller than 0.4 times the thickness of the first 1-3 layers 122c, ball up phenomenon and voids may occur. That is, the second layer 123 serving as a barrier may have a relatively small thickness compared to the first to third layers 122c, and thus may not sufficiently serve to prevent diffusion.
  • the thickness of the second layer 123 is greater than 0.53 times the thickness of the first 1-3 layers 122c, the ohmic characteristics may be deteriorated. That is, the thickness of the first to third layers 122c for controlling the ohmic characteristics may be relatively small, whereby the ohmic characteristics may be reduced.
  • the third layer 124 may be disposed on the second layer 123.
  • the third layer 124 may be electrically connected to the first conductive layer 131 through the second surface 121-1b.
  • the third layer 124 may comprise Au, but this is not a limitation of the present invention.
  • the first electrode 121-2 is in ohmic contact with the first conductive semiconductor layer 111 (FIG. 1) and may include at least one conductive material.
  • the first electrode 121-1 may include a plurality of layers.
  • the first electrode 121-1 may include a first surface 121-2a in contact with the first conductive semiconductor layer 111 and a second surface 121-2b in contact with the first conductive layer 131. have.
  • the first electrode 121-2 may include a first layer 122-2, a second layer 123, and a third layer 124.
  • the first layer 122-2 may include a first region 122d and a second region 122e.
  • the first electrode 121-1 according to FIG. 8A may be heat-treated. After the heat treatment, the metals included in the first layer 122-1 of the first electrode 121-1 and FIG. 8A are mixed to form the first layer 122-2 of the first electrode 121-2 and FIG. 8B. This can be
  • the first layer 122-2 may be exposed by the first insulating layer 151 to be electrically connected to the first conductive semiconductor layer 111.
  • the first layer 122-2 may be electrically connected to the first conductive semiconductor layer 111 through the first surface 121-2a.
  • the first layer 122-2 may include Cr, Ti, and Al.
  • Al may control the ohmic characteristics of the first electrode 121-1.
  • the first layer 122-2 may include a first region 122d and a second region 122e.
  • the first region 122d may be an area from the first surface 121-2a to the imaginary line L of the first layer 122-2.
  • the second region 122e may be an area from the imaginary line L to an interface between the first layer 122-2 and the second layer 123.
  • Both the first region 122d and the second region 122e may include Cr, Ti, and Al.
  • the ratio of Al in the second region 122e may be greater than the ratio of Al (first metal) in the first region 122d.
  • the sum of the ratios of Cr and Ti in the first region 122d may be larger than the sum of the ratios of Cr and Ti in the second region 122e.
  • the first region 122d is disposed in a region corresponding to the first-first layer 122a and the first-second layer 122b of the first layer 122-1 (FIG. 8A) before the heat treatment. . That is, even when the metal materials in the first layer 121-1 (FIG. 8A) are diffused and mixed with each other by heat treatment, Cr and Ti existing in the first-first layer 122a and the first-second layer 122b are There may be a relatively large number of regions (first region) in which the first-first layer 122a and the first-second layer 122b are disposed.
  • the second region 122d may be disposed in a region corresponding to the first to third layers 122c before the heat treatment. Therefore, even though the metal materials in the first layer 121-1 (FIG. 8A) are diffused and mixed with each other by the heat treatment, Al existing in the first to third layers 122c may have been disposed. There may be many relatively in the region (second region).
  • the virtual line L may be located at a point in which the first region 122d and the second region 122e are divided into 3: 7 to 6.5: 3.5 in the first layer 122-2. That is, the thickness ratio of the first region 122d and the second region 122e in the first layer 122-2 may be 3: 7 to 6.5: 3.5.
  • the thickness of the 1-3 layers 122c before the heat treatment (FIG. 8A) is 1.5 to 2.5 times the sum of the thicknesses of the 1-1 layers 122a and the 1-2 layers 122b. It may be because it has.
  • the ratio of the ratio of Al in the first region 122d and the ratio of Al in the second region 122e may be 1: 1.5 to 1: 2.5.
  • the thickness of the 1-3 layers 122c before the heat treatment (FIG. 8A) is 1.5 to 2.5 times the sum of the thicknesses of the 1-1 layers 122a and the 1-2 layers 122b. It may be because it has. That is, the thickness of the first to third layers 122c is relatively larger than the sum of the thicknesses of the first to first layers 122a and the first to second layers 122b, and accordingly, the first to first layers 122c are This is because a large amount of Al remains in the second region 122e.
  • the second layer 123 may be disposed on the first layer 122-2.
  • the second layer 123 may be disposed on the second region 122e.
  • the second layer 123 may serve as a barrier between the first layer 122-2 and the third layer 124.
  • the second layer 123 may include a first metal (eg, Al) included in the first layer 122-2 and a third metal (eg, Au) included in the third layer 124. It is possible to prevent the diffusion due to the difference in diffusion coefficient between.
  • the second layer 123 may include a second metal (eg, Ni).
  • the thickness of the second layer 123 may be 45 to 65 nm.
  • the first metal of the first layer 122-2 may diffuse toward the third layer 124 to cause voids and ball up.
  • the thickness of the second layer 123 is larger than 65 nm, ohmic characteristics may be degraded.
  • the third layer 124 may be disposed on the second layer 123.
  • the third layer 124 may be electrically connected to the first conductive layer 131 through the second surface 121-2b.
  • the third layer 124 may comprise Au, but this is not a limitation of the present invention.
  • the present invention can minimize the ball-up phenomenon and the generation of voids while maintaining the ohmic characteristics through proper thickness control of the Al-containing layer and the Ni-containing layer serving as a barrier.
  • the first electrode was formed in the structure of 1-1-1 layer / 1-2 layer / 1st metal layer (1-3 layer) / 2nd layer / 3rd layer.
  • Comparative Example 1, Example 1, Example 2 and Example 3 were configured by varying the thicknesses of the first metal layer and the second layer.
  • the first metal layer may include Al
  • the second layer may include Ni.
  • the first electrode may be heat treated.
  • Table 2 discloses the thicknesses and contact resistivity values of the comparative examples 1, 1, 2 and 3 by the TLM measurement method.
  • FIG. 9A to 9D illustrate a ball-up phenomenon by differently configuring a first electrode among semiconductor devices according to an exemplary embodiment of the present invention.
  • 9A is a result of observing Comparative Example 1
  • FIG. 9B is a result of observing Example 1
  • FIG. 9C is a result of observing Example 2
  • FIG. 9D is a result of observing Example 3.
  • FIG. 10 is a graph illustrating voltage and current values of the first electrode of FIGS. 9A to 9D through the TLM measurement method. In the graph of FIG. 10, the larger the slope, the lower the resistance, which may mean that the ohmic characteristic is good.
  • Comparative Example 1, Example 1, Example 2, and Example 3 will be compared with reference to Table 2 together.
  • Comparative Example 1 it can be seen that the first metal layer has a thickness of 130 nm, so that a lot of ball-up phenomena are observed significantly compared to Examples 1 to 3 (FIG. 9A).
  • Table 2 it can be seen that the contact resistivity values are somewhat larger than those of Examples 2 and 3.
  • FIG. 10 it can be seen that the ohmic characteristics are not as good as those of the first and second embodiments, but the ohmic characteristics are considerably better than those of the third embodiment. However, as a result, Comparative Example 1 is not suitable as the first electrode in that many ball-up phenomena are observed.
  • Example 1 has the largest contact specific resistance value similarly to Comparative Example 1. However, referring to FIG. 10, it can be confirmed that the ohmic characteristic is good after the third embodiment. As a result, the contact resistivity value of Example 1 is slightly higher than that of Examples 2 and 3, but it can be used as the first electrode because it has excellent surface and ohmic characteristics.
  • Example 2 the thickness of the first metal layer Al was thicker than in Example 1. Since Al is a metal for controlling ohmic characteristics, it can be confirmed that the contact specific resistance of Example 2 is significantly lower than that of Example 1 (Table 2). In addition, referring to FIG. 10, it can be seen that the ohmic characteristic of Example 2 is the best. However, as the first metal layer becomes thicker, more ball-up phenomena may occur than in Example 1 (Fig. 9C). As a result, since Example 2 shows the best results in contact resistivity and ohmic characteristics, surface characteristics are somewhat insufficient compared with Examples 1 and 3, but in view of this, it can be used as the first electrode.
  • Example 3 compared with Example 2, the thickness of the 2nd layer Ni was thickened. Since Ni serves as a barrier to prevent the diffusion of metals, it can be confirmed that Example 3 is hardly observed in the ball-up phenomenon compared to Example 2 (FIG. 9D). However, as the second layer becomes thicker, it can be confirmed that the contact specific resistance is increased as compared with Example 2 (Table 2), and the ohmic characteristics are lowered (Fig. 10). As a result, Example 3 has a somewhat insufficient contact resistivity and ohmic characteristics compared with Examples 1 and 2, but it can be used as the first electrode because it has excellent surface characteristics.
  • the first electrode may have a structure of 1-1 layer / second 1-2 layer / first metal layer (first 1-3 layer) / second layer / third layer.
  • the first electrode may be heat treated.
  • the first metal layer may comprise Al and the second layer may comprise Ni.
  • the first layer 1-1 may include Cr
  • the first layer 1-2 may include Ti
  • the third layer may include Au.
  • the first electrode according to the embodiment of the present invention, and T1, T2-1, T2-2, T3-1, T3-2, and T3-3 are modified first electrodes.
  • the intermediate layer means that another layer is disposed between the second layer and the third layer.
  • Rc, Rs, Denotes contact resistance, sheet resistance, and contact resistivity by TLM measurement, respectively. The ohmic characteristics decrease as the resistance increases.
  • the thickness of the first metal layer Al was formed to be 300 nm to improve ohmic characteristics
  • the thickness of the second layer Ni was formed to be 100 nm to serve as a barrier.
  • an intermediate layer of Cu / Ni was further formed between the second layer and the third layer.
  • Cu may serve as a barrier.
  • the contact resistance value is considerably larger than that of R1 due to excessive Al and Ni, rather than the improvement of the ohmic characteristics, and thus, the ohmic characteristics may be expected to be lowered.
  • the sheet resistance and the contact resistivity value showed negative values, indicating that no ohmic was formed in T1. Therefore, T1 is not suitable as the first electrode.
  • the thickness of the first metal layer is equal to R2.
  • T2-1 formed a thickness of the second layer at 100 nm, and further formed an intermediate layer to observe whether the barrier role can be improved compared to R2.
  • the ohmic may not be achieved due to the excessive thickness of the second layer and the intermediate layer. That is, T2-1 is not suitable as the first electrode because the contact resistance, the sheet resistance and the contact resistivity become considerably larger than those of R2.
  • T2-2 the thickness of the second layer was reduced, and instead a Cu barrier layer was added to the intermediate layer.
  • T2-2 is not suitable as the first electrode because the ohmic decreases due to an increase in contact resistance compared to R2.
  • the thickness of the 1st metal layer was formed in 60 nm and 90 nm, respectively.
  • T3-1 it can be seen that a considerable amount of contact resistance, sheet resistance, and contact resistivity increase in comparison with R3. That is, in T3-1, the thickness of the first metal layer is relatively smaller than that of the second layer, and thus ohmic may not occur.
  • T3-2 it can be seen that the contact resistance increases compared to R3. That is, although the thickness of the first metal layer is relatively smaller than that of the second layer, T3-2 is thicker than T3-1, and thus the ohmic characteristic may be degraded. As a result, T3-1 and T3-2 are not suitable as the first electrode because the thickness of the first metal layer is relatively smaller than that of the second layer.
  • T3-3 the thickness of the first metal layer was formed to 150. In this case, it can be confirmed that both the contact resistance and the sheet resistance decrease compared to R3. However, referring to FIG. 9A, it can be expected that a lot of ball up phenomenon and voids will be generated. That is, T3-3 may have improved ohmic characteristics due to low contact resistance and sheet resistance, but are not suitable as first electrodes because of poor surface characteristics.
  • FIG. 11 is a conceptual diagram of a semiconductor package according to an embodiment of the present invention.
  • the semiconductor device is composed of a package and can be used for curing resins, resists, SODs, or SOGs. Alternatively, the semiconductor device may be used for treatment or medical use or for sterilization of an air cleaner or water purifier.
  • the semiconductor device package is disposed on the body 2 having the groove 3 formed therein, the semiconductor device 1 disposed on the body 2, and the body 2 electrically connected to the semiconductor device 1. It may include a pair of lead frames (5a, 5b) to be connected.
  • the semiconductor device 1 may include all of the above configurations.
  • the body 2 may include a material or a coating layer that reflects ultraviolet light.
  • the body 2 may be formed by stacking a plurality of layers 2a, 2b, 2c, 2d, and 2e.
  • the plurality of layers 2a, 2b, 2c, 2d, and 2e may be the same material or may include different materials.
  • the groove 3 may be wider as it is farther from the semiconductor device, and a step 3a may be formed on the inclined surface.
  • the light transmitting layer 4 may cover the groove 3.
  • the light transmitting layer 4 may be made of glass, but is not limited thereto.
  • the light transmitting layer 4 is not particularly limited as long as it is a material that can effectively transmit ultraviolet light.
  • the inside of the groove 3 may be an empty space.
  • the semiconductor device may be used as a light source of an illumination system, or may be used as a light source of an image display device or a light source of an illumination device. That is, the semiconductor device may be applied to various electronic devices disposed in a case to provide light. For example, when the semiconductor device and the RGB phosphor are mixed and used, white light having excellent color rendering (CRI) may be realized.
  • CRI color rendering
  • the above-described semiconductor device may be configured as a light emitting device package and used as a light source of an illumination system.
  • the semiconductor device may be used as a light source or a light source of an image display device.
  • a backlight unit of an image display device When used as a backlight unit of an image display device, it can be used as an edge type backlight unit or a direct type backlight unit, when used as a light source of a lighting device can be used as a luminaire or bulb type, and also used as a light source of a mobile terminal. It may be.
  • the light emitting element includes a laser diode in addition to the light emitting diode described above.
  • the laser diode may include the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer having the above-described structure.
  • an electro-luminescence phenomenon is used in which light is emitted when a current flows, but the direction of emitted light is used.
  • a laser diode may emit light having a specific wavelength (monochromatic beam) in the same direction with the same phase by using a phenomenon called stimulated emission and a constructive interference phenomenon. Due to this, it can be used for optical communication, medical equipment and semiconductor processing equipment.
  • a photodetector may be a photodetector, which is a type of transducer that detects light and converts its intensity into an electrical signal.
  • Such photodetectors include photovoltaic cells (silicon, selenium), photoelectric devices (cadmium sulfide, cadmium selenide), photodiodes (e.g. PD having peak wavelength in visible blind or true blind spectral regions) Transistors, optoelectronic multipliers, phototubes (vacuum, gas encapsulation), infrared (Infra-Red) detectors, and the like, but embodiments are not limited thereto.
  • a semiconductor device such as a photodetector may generally be manufactured using a direct bandgap semiconductor having excellent light conversion efficiency.
  • the photodetector has various structures, and the most common structures include a pin photodetector using a pn junction, a Schottky photodetector using a Schottky junction, a metal semiconductor metal (MSM) photodetector, and the like. have.
  • MSM metal semiconductor metal
  • a photodiode may include a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer having the above-described structure, and have a pn junction or pin structure.
  • the photodiode operates by applying a reverse bias or zero bias. When light is incident on the photodiode, electrons and holes are generated and current flows. In this case, the magnitude of the current may be approximately proportional to the intensity of light incident on the photodiode.
  • Photovoltaic cells or solar cells are a type of photodiodes that can convert light into electrical current.
  • the solar cell may include the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer having the above-described structure similarly to the light emitting device.
  • a general diode using a p-n junction it may be used as a rectifier of an electronic circuit, it may be applied to an ultra-high frequency circuit and an oscillation circuit.
  • the semiconductor device described above is not necessarily implemented as a semiconductor and may further include a metal material in some cases.
  • a semiconductor device such as a light receiving device may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, and may be implemented by a p-type or n-type dopant. It may also be implemented using a doped semiconductor material or an intrinsic semiconductor material.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는, 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극; 상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극; 상기 제 2 전극 상에 배치되는 반사층; 및 상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 포함하고, 상기 캡핑층은 상기 반사층 상에 직접 배치되는 제 1 층을 포함하며, 상기 제 1 층은 Ti를 포함하는 반도체 소자를 개시한다.

Description

반도체 소자 및 이를 포함하는 반도체 소자 패키지
실시 예는 반도체 소자 및 이를 포함하는 반도체 소자 패키지에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다.
최근 자외선 발광소자에 대한 연구가 활발하나, 아직까지 자외선 발광소자는 수직형으로 구현하기 어려운 문제가 있으며, 광 추출 효율이 상대적으로 떨어지는 문제가 있다.
실시 예는 광 추출 효율이 향상된 반도체 소자를 제공한다.
실시 예는 전류 주입 효율이 우수한 반도체 소자를 제공한다.
실시 예는 볼 업 현상을 최소화하여 제 1 전극의 특성이 향상된 반도체 소자를 제공한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
실시예에 따른 반도체 소자는 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극; 상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극; 상기 제 2 전극 상에 배치되는 반사층; 및 상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 포함하고, 상기 캡핑층은 상기 반사층 상에 배치되는 제 1 층을 포함하며, 상기 제 1 층은 Ti를 포함한다.
상기 캡핑층은,
상기 제 1 층 상에 배치되고, 복수의 층을 포함하는 중간층을 더 포함하며, 상기 중간층은 상기 제 1 층 상에 직접 배치되고, Ni를 포함하는 제 1 중간층을 포함하고, 상기 제 1 층과 제 1 중간층의 두께 비는 1:1 내지 3:1일 수 있다.
상기 캡핑층은, 상기 제 1 층 상에 배치되는 제 2 층을 더 포함하고, 상기 제 2 층은 Au를 포함할 수 있다.
상기 제 1 층은 상기 캡핑층의 일측에 배치되고, 상기 제 2 층은 상기 캡핑층의 타측에 배치될 수 있다.
상기 중간층은 Ni를 포함하는 적어도 하나의 제 1 중간층을 포함할 수 있다.
상기 적어도 하나의 제 1 중간층 중 하나는 상기 제 1 층 상에 배치될 수 있다.
상기 제 1 층과 상기 제 1 중간층의 두께 비는 1:1 내지 3:1일 수 있다.
상기 중간층은 Ti를 포함하는 적어도 하나의 제 2 중간층을 더 포함할 수 있다.
상기 제 2 전극과 반사층 사이에는 접합층이 더 배치될 수 있다.
상기 발광 구조물은 상기 제 2 도전형 반도체층과 활성층을 관통하여 상기 제 1 도전형 반도체층의 일부 영역까지 배치되는 복수의 리세스를 더 포함하고,상기 제 1 전극은 상기 복수의 리세스 내부에 배치될 수 있다.
실시예에 따른 반도체 소자는 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극; 및 상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극;을 포함하고, 상기 제 1 전극은 제 1 층, 제 2 층 및 제 3 층을 포함하며, 상기 제 1 층은 제 1 금속을 포함하는 제 1 금속층을 포함하고, 상기 제 1 금속의 확산 계수는 상기 제 3 층이 포함하는 제 3 금속의 확산 계수보다 크고, 상기 제 2 층의 두께는 상기 제 1 금속층의 두께의 0.4 내지 0.53배이다.
상기 제 2 층은 상기 제 1 금속층과 제 3 층의 사이에 배치될 수 있다.
상기 제 1 층은, 제 1-1 층; 및 상기 제 1-1 층과 제 1 금속층 사이에 배치되는 1-2 층을 더 포함하고, 상기 제 1 금속층의 두께는 상기 제 1-1 층 및 제 1-2 층의 두께의 합의 1.5 내지 2.5배일 수 있다.
상기 제 1-1 층은 Cr을 포함하고, 상기 제 1-2 층은 Ti를 포함할 수 있다.
상기 제 2 전극 상에 배치되는 반사층; 및 상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 더 포함할 수 있다.
상기 발광 구조물은 상기 제 2 도전형 반도체층과 활성층을 관통하여 상기 제 1 도전형 반도체층의 일부 영역까지 배치되는 복수의 리세스를 더 포함하고, 상기 제 1 전극은 상기 복수의 리세스 내부에 배치될 수 있다.
실시예에 따른 반도체 소자는 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제 1 도전형 반도체층과 전기적으로 연결되고, 복수의 층을 포함하는 제 1 전극; 및 상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극을 포함하고, 상기 제 1 전극은 제 1 층, 제 2 층 및 제 3 층을 포함하며, 상기 제 1 층은 제 1 영역 및 제 2 영역을 포함하고, 상기 제 1 층이 포함하는 제 1 금속의 확산 계수는 상기 제 3 층이 포함하는 제 3 금속의 확산 계수보다 크고, 상기 제 2 영역이 포함하는 제 1 금속의 비율은 상기 제 1 영역이 포함하는 제 1 금속의 비율보다 크고, 상기 제 1 영역과 제 2 영역의 두께 비는 3:7 내지 6.3:3.5이다.
상기 제 2 층은 상기 제 2 영역 및 제 3 층 사이에 배치될 수 있다.
상기 제 1 금속은 Al이고, 상기 제 1 영역의 Al의 비율과 상기 제 2 영역의 Al의 비율의 비는 1:1.5 내지 1:2.5일 수 있다.
실시예에 따른 반도체 소자 패키지는 몸체; 및 상기 몸체에 배치되는 반도체 소자를 포함하고, 상기 반도체 소자는, 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극; 상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극; 상기 제 2 전극 상에 배치되는 반사층; 및 상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 포함하고, 상기 캡핑층은 상기 반사층 상에 배치되는 제 1 층을 포함하며, 상기 제 1 층은 Ti를 포함한다.
실시 예에 따르면, 반도체 소자의 반사층 내의 다크 스팟을 최소화함으로써, 광 추출 효율이 향상될 수 있다.
또한, 반도체 소자의 캡핑층을 복수의 층으로 적층하여 구성함으로써, 스트레스를 완화시킴과 동시에 전류 주입 효율을 향상시킬 수 있다.
또한, 반도체 소자의 제 1 전극(오믹 전극)의 볼 업 현상을 최소화하여 제 1 전극의 특성을 향상시킬 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 소자의 개념도이다.
도 2a는 도 1의 A 부분의 확대도이다.
도 2b는 도 2a의 변형예이다.
도 3a 내지 도 3d는 본 발명의 제 1 실시예에 따른 반도체 소자 중 캡핑층의 다양한 변형예이다.
도 4는 본 발명의 제 2 실시예에 따른 반도체 소자의 개념도이다.
도 5a 및 도 5b는 리세스의 개수 변화에 따라 광 출력이 향상되는 구성을 설명하기 위한 도면이다.
도 6a는 도 4의 B 부분의 확대도이다.
도 6b는 도 6a의 변형예이다.
도 7a 및 도 7b는 반도체 소자 중 캡핑층의 구조를 변경하여 반사층을 관찰한 것이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 반도체 소자 중, 제 1 전극의 다양한 변형예이다.
도 9a 내지 도 9d는 본 발명의 일 실시예에 따른 반도체 소자 중, 제 1 전극을 다르게 구성하여 볼 업 현상을 관찰한 것이다.
도 10은 TLM 측정법을 통해 도 6a 내지 도 6d의 제 1 전극의 전압과 전류 값을 도시한 그래프이다.
도 11은 본 발명의 실시예에 따른 반도체 패키지의 개념도이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
반도체 소자는 발광소자, 수광 소자 등 각종 전자 소자를 포함할 수 있으며, 발광소자와 수광소자는 모두 제 1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있다.
본 실시예에 따른 반도체 소자는 발광소자일 수 있다.
발광소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 소자의 개념도이다. 도 2a는 도 1의 A 부분의 확대도이다. 도 2b는 도 2a의 변형예이다. 도 3a 내지 도 3d는 본 발명의 제 1 실시예에 따른 반도체 소자 중 캡핑층의 다양한 변형예이다.
본 발명의 실시 예에 따른 반도체 소자는 자외선 파장대의 광을 출력할 수 있다. 예시적으로 반도체 소자는 근자외선 파장대의 광(UV-A)을 출력할 수 있고, 원자외선 파장대의 광(UV-B)을 출력할 수도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수도 있다. 파장범위는 반도체 소자의 Al의 조성비에 의해 결정될 수 있다.
예시적으로, 근자외선 파장대의 광(UV-A)는 320nm 내지 420nm 범위의 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 파장을 가질 수 있다.
도 1 및 도 2a를 참조하면, 본 발명의 제 1 실시 예에 따른 반도체 소자(100)는 발광 구조물(110), 제 2 전극(125), 반사층(132) 및 캡핑층(140)을 포함할 수 있다.
발광 구조물(110)은 제 1 도전형 반도체층(111), 제 2 도전형 반도체층(112), 및 제 1 도전형 반도체층(111)과 제 2 도전형 반도체층(112) 사이에 배치되는 활성층(113)을 포함할 수 있다.
제 1 도전형 반도체층(111)은 -Ⅴ족, -Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제 1 도펀트가 도핑될 수 있다. 제 1 도전형 반도체층(111)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제 1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제 1 도펀트가 n형 도펀트인 경우, 제 1 도펀트가 도핑된 제 1 도전형 반도체층(111)은 n형 반도체층일 수 있다.
제 2 도전형 반도체층(112)은 -Ⅴ족, -Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제 2 도펀트가 도핑될 수 있다. 제 2 도전형 반도체층(112)은 Inx5Aly2Ga1-x5-y2N(0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제 2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제 2 도펀트가 도핑된 제 2 도전형 반도체층(112)은 p형 반도체층일 수 있다.
활성층(113)은 제 1 도전형 반도체층(111)과 제 2 도전형 반도체층(112) 사이에 배치될 수 있다. 활성층(113)은 제 1 도전형 반도체층(111)을 통해서 주입되는 전자(또는 정공)와 제 2 도전형 반도체층(112)을 통해서 주입되는 정공(또는 전자)이 만나는 층일 수 있다. 활성층(113)은 전자가 정공과 재결합함에 따라 낮은 에너지 준위로 천이하며, 자외선 파장을 가지는 빛을 생성할 수 있다.
활성층(113)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quant㎛ Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(113)의 구조는 이에 한정하지 않는다.
제 2 전극(125)은 제 2 도전형 반도체층(112) 상에 배치될 수 있다. 제 2 전극(125)은 제 2 도전형 반도체층(112)과 오믹 접촉할 수 있다. 반도체 소자(100)의 단면을 기준으로, 제 2 전극(125)의 끝단은 제 2 도전형 반도체층(112)의 끝단보다 내측에 위치할 수 있다.
제 2 전극(125)은 상대적으로 자외선 광 흡수가 적은 투명 전도성 산화막(Tranparent Conductive Oxide; TCO)을 포함할 수 있다. 투명 전도성 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등에서 선택될 수 있다.
실시예에 따르면, 제 2 전극(125)은 자외선 광이 갖는 에너지보다 큰 밴드갭을 갖는 반도체층(예:P-AlGaN)에 직접 접촉할 수 있다. 기존에는 오믹을 위해 밴드갭이 작은 반도체층(예:GaN층)에 제 2 전극(125)을 배치하여 자외선 광이 대부분 GaN층에서 흡수되는 문제가 있다. 그러나, 실시예의 제 2 전극(125)은 큰 밴드갭을 갖는 반도체층(예:P-AlGaN)에 직접 오믹 접촉하므로 대부분의 광은 제 2 도전형 반도체층(112)을 투과할 수 있다.
예시적으로, 제 2 전극(125)과 접촉하는 제 2 도전형 반도체층(112)의 표면층은 Al의 조성이 1% 내지 10%일 수 있다. 표면층의 Al 조성이 1%보다 작은 경우 과도하게 광을 흡수하는 문제가 있으며, Al 조성이 10%보다 큰 경우 오믹 특성이 저하될 수 있다.
한편, 제 2 전극(125)은 일반적으로 자외선 광을 흡수할 수 있다. 따라서, 제 2 전극(125)에 의한 오믹 접촉은 유지하면서 광 추출 효율을 개선할 필요가 있다. 즉, 본 발명에서는 오믹 특성은 유지하면서 광 추출 효율을 개선하기 위해 제 2 전극(125)으로 투명 전도성 산화막을 사용할 수 있다. 본 발명은 제 2 전극(125)이 투명 전도성 산화막이므로 투광성을 높일 수 있고, 제 2 전극(125)의 하부에 반사 특성을 갖는 도전층(반사층)을 배치함으로써 광추출 효율을 향상시킬 수 있다.
제 2 전극(125)의 두께(T1)는 1nm 내지 10nm일 수 있다. 만약, 제 2 전극(125)의 두께가 1nm보다 작을 경우, 외부 충격에 의하여 쉽게 크랙이 발생할 수 있으며, 저항이 증가하여 전류 주입 효율이 낮아질 수 있다. 또한, 제 2 전극(125)의 두께가 10nm보다 클 경우, 투과도가 낮아져서 광 손실이 일어날 수 있다.
반사층(132)은 제 2 전극(125) 상에 배치될 수 있다. 반사층(132)은 제 2 전극(125)을 덮도록 배치될 수 있다. 예컨대, 반사층(132)은 제 2 도전형 반도체층(112)과 제 2 전극(125)이 접하는 부분을 제외하고 제 2 전극(125)을 둘러싸게 배치될 수 있다. 반사층(132)은 제 2 전극(125)과 전기적으로 연결될 수 있다. 이에, 반사층(132)은 제 2 도전형 반도체층(112)에 전류를 주입할 수 있다.
반사층(132)은 반사율이 우수한 물질로 이루어질 수 있다. 반사층(132)은 알루미늄을 포함할 수 있다. 반사층(132)은 활성층(113)에서 출사되는 광을 반사할 수 있다. 제 2 전극(125)과 반사층(132) 사이에는 접합층(132a)이 더 배치될 수 있다. 접합층(132a)은 제 2 전극(125)과 반사층(132) 사이의 접합력을 향상시킬 수 있다. 접합층(132a)은 제 2 전극(125)을 감싸도록 배치될 수 있다. 또는, 접합층(132a)은 제 2 전극(125)뿐만 아니라, 제 2 도전형 반도체층(112)의 적어도 일부를 덮도록 배치될 수도 있다.
접합층(132a)은 Cr, ITO, Ti 중 선택된 하나 또는 이들의 조합에 의하여 단층 또는 다층으로 형성될 수 있다. 접합층(132a)이 ITO를 포함할 경우, ITO는 접합력을 높일 수 있는 다양한 물질들을 더 포함할 수도 있다. 예시적으로, ITO는 N, Zn, Ga 중 선택된 적어도 하나의 물질을 더 포함할 수도 있다. 이러한 물질들은 ITO의 증착시 함께 증착되어 ITO의 전체 영역에 배치될 수 있으며, 표면 처리를 통해 ITO의 표면에만 배치될 수도 있다. 그러나, 이것으로 접합층(132a)의 재질을 한정하는 것은 아니다.
접합층(132a)의 두께(T2)는 1nm 내지 5nm일 수 있다. 여기서, 접합층(132a)의 두께는, 접합층(132a)과 제 2 전극(125)이 접하는 면으로부터의 최대 높이를 의미할 수 있다. 접합층(132a)의 두께가 1nm보다 작을 경우, 제 2 전극(125)과 반사층(132) 사이의 접합력이 낮아질 수 있다. 접합층(132a)의 두께가 5nm보다 클 경우, 투과도가 낮아져서 광 손실이 일어날 수 있다.
반사층(132)의 두께(T3)는 50nm 내지 2000nm일 수 있다. 여기서, 반사층(132)의 두께는, 반사층(132)과 접합층(132a)이 접하는 면으로부터 최대 높이를 의미할 수 있다. 반사층(132)의 두께가 50nm보다 작을 경우, 반사율이 저하될 수 있다. 반사층(132)의 두께가 2000nm보다 클 경우, 반사 효율이 거의 상승하지 않을 수 있다.
캡핑층(140)은 반사층(132) 상에 배치될 수 있다. 캡핑층(140)은 반사층(132)을 덮도록 배치될 수 있다. 캡핑층(140)은 반사층(132)과 전기적으로 연결될 수 있다. 캡핑층(140)은 반사층(132)을 보호하여 물리적 신뢰성을 개선할 수 있다. 또한, 캡핑층(140)은 제 2 도전형 반도체층(112)으로 전류를 공급할 수 있다. 캡핑층(140)은 전류 확산층으로 기능할 수도 있다.
캡핑층(140)은 Ti, Ni, Au 중 선택된 하나 또는 이들의 조합에 의하여 단층 또는 다층으로 형성될 수 있다. 그러나, 이것으로 본 발명을 한정하는 것은 아니다. 특히, 캡핑층(140)은 반사층(132)과 접하는 영역을 가질 수 있다. 그리고, 반사층(132)과 접하는 캡핑층의 상기 영역은 Ti가 배치될 수 있다. 캡핑층(140)의 구조에 대해서는 후에 보다 자세히 설명하도록 한다.
도 2a를 참조하면, 제 2 전극(125)의 끝단과 반사층(132)의 끝단은 이격 거리(D1)만큼 이격될 수 있다. 구체적으로, 제 2 전극(125)의 중심(C1, 도 1)을 기준으로, 반사층(132)의 끝단은 제 2 전극(125)의 중심으로부터 거리가 제 2 전극(125)의 끝단에서 제 2 전극(125)의 중심으로부터 거리보다 클 수 있다. 반사층(132)이 제 2 전극(125)의 측면까지 배치되므로, 제 2 전극(125)의 측면을 향하여 방출되는 광은 상부로 반사될 수 있다. 이로써, 실시예에 따른 반도체 소자(100)는광 추출 효율을 향상시킬 수 있다.
제 2 전극(125)의 끝단과 반사층(132)의 끝단 사이의 이격 거리(D1)는 2.5㎛ 내지 5㎛일 수 있다. 이격 거리(D1)가 2.5㎛보다 작을 경우, 반사율이 저하될 수 있다. 이격 거리(D1)가 5㎛보다 클 경우, 반사층(132)의 모서리 영역에서 스트레스가 증가할 수 있으며, 반사 효율이 거의 상승하지 않을 수 있다.
반사층(132)의 끝단과 캡핑층(140)의 끝단은 이격 거리(D2)만큼 이격될 수 있다. 구체적으로, 반사층(132)의 중심(C1, 도 1)을 기준으로, 캡핑층(140)의 끝단은 반사층(132)의 중심으로부터 거리가 반사층(132)의 중심으로부터 반사층(132)의 끝단까지의 거리보다 더 클 수 있다. 캡핑층(140)이 반사층(132)의 측면까지 배치되므로, 반사층(132)을 보호할 수 있다.
반사층(132)의 끝단과 캡핑층(140)의 끝단 사이의 이격 거리(D2)는 2.5㎛ 내지 5㎛일 수 있다. 이격 거리(D2)가 2.5㎛보다 작을 경우, 전류 주입 효율 및 반사층의 보호 효과가 감소할 수 있다. 이격 거리(D2)가 5㎛보다 클 경우, 캡핑층(140)의 모서리 영역에서 스트레스가 증가할 수 있다.
도 2b는 도 2a의 변형예이다.
도 2b를 참조하면, 제 2 전극(125)의 끝단과 반사층(132)의 끝단은 이격 거리(D3)만큼 이격될 수 있다. 이 때, 이격거리(D3)는 2.5㎛ 내지 5㎛일 수 있다. 또한, 제 2 전극(125)의 끝단과 캡핑층(140)의 끝단 역시 이격 거리(D3)만큼 이격될 수 있다.
즉, 도 2b에서는 반사층(132)과 캡핑층(140)의 끝단이 동일 선상에 위치할 수 있다. 이는 반사층(132)의 일측면의 경우, 반사 효율에 영향을 미치는 정도가 미미하여 캡핑층(140)이 이를 덮는 것이 무의미할 수 있기 때문이다.
즉, 본 발명의 실시예에서는 반사층(132)이 제 2 전극(125)을 완전히 덮도록 배치됨으로써, 반사율의 향상에 기여할 수 있다. 또한, 캡핑층(140)이 반사층(132)의 상면을 덮거나, 반사층(132) 전체를 덮도록 배치됨으로써, 반사층(132)의 보호 효과가 향상될 수 있다.
도 3a 내지 도 3d를 참조하여, 캡핑층(140:140-1,140-2,140-3,140-4)의 다양한 구조에 대하여 설명하면 다음과 같다.
먼저, 도 3a를 참조하면, 본 발명의 제 1 실시예에 따른 캡핑층(140-1)은 제 1 층(141), 제 2 층(142) 및 중간층(143)을 포함할 수 있다.
제 1 층(141)은 반사층(132) 상에 배치될 수 있다. 제 1 층(141)은 캡핑층(140-1)의 일측에 배치될 수 있다. 예컨대, 제 1 층(141)은 반사층(132)과 접촉할 수 있다. 제 1 층(141)은 Ti를 포함할 수 있다. 제 1 층(141)에 Ti가 포함된 경우, 중간층(143) 내의 금속 물질들이 반사층(132)으로 확산되는 것을 방지할 수 있다.
제 2 층(142)은 캡핑층(140-1)의 최외측에 배치될 수 있다. 즉, 제 2 층(142)은 캡핑층(140-1)의 타측에 배치될 수 있다. 구체적으로, 제 2 층(142)은 캡핑층(140-1) 내에서 반사층(141)과 가장 이격 배치될 수 있다. 제 2 층(142)은 Au를 포함할 수 있다. 제 2 층(142)이 Au를 포함함으로써, 캡핑층(140-1)의 형성 이후 이루어지는 여러 공정 도중 캡핑층(140-1) 내부의 물질들의 산화나 변형을 방지할 수 있다.
제 2 층(142)의 두께는 30nm 내지 300nm일 수 있다. 제 2 층(142)의 두께가 30nm보다 작을 경우, 캡핑층(140-1)의 변형 방지 효과가 감소할 수 있다. 제 2 층(142)의 두께가 300nm보다 클 경우, 박막의 스트레스가 증가할 수 있다.
중간층(143)은 제 1 층(141)과 제 2 층(142) 사이에 배치될 수 있다. 중간층(143)은 단층 또는 다층으로 이루어질 수 있다. 중간층(143)은 1개 내지 6개의 층으로 이루어질 수 있다(중간층(143)은 생략될 수도 있으나, 이는 도 3b의 구성이므로 후술하도록 한다.). 중간층(143)이 6개의 층보다 많을 경우, 공정 시간 및 공정 복잡성이 증가하여 공정의 효율성이 떨어질 수 있다.
중간층(143)은 Ni을 포함하는 적어도 하나의 제 1 중간층(143a)을 포함할 수 있다. 이 때, 제 1 중간층(143a) 중 하나는 제 1 층(141) 상에 배치될 수 있다. 예컨대, 제 1 중간층(143a)는 제 1 층(141)과 접촉할 수 있다. 또한, 중간층(143)은 Ti를 포함하는 적어도 하나의 제 2 중간층(143b)을 더 포함할 수도 있다. 물론, 제 2 중간층(143b)은 생략될 수도 있다. 중간층(143)이 다수의 제 1 중간층(143a)과 제 2 중간층(143b)을 포함하는 경우, 제 1 중간층(143a)과 제 2 중간층(143b)은 교대로 배치될 수 있다.
이와 같이, 도 3a의 실시예에서 캡핑층(140-1)은 3개 내지 8개의 층으로 이루어질 수 있다(캡핑층이 하나 또는 두개의 층으로 형성될 수도 있으나 이는 도 3b 및 도 3d의 구성이므로 후술하도록 한다.). 여기서, 중간층(143)은 1개 내지 6개의 층으로 이루어질 수 있다. 또한, 중간층(143)은 1개 내지 3개의 제 1 중간층(143a)을 포함할 수 있다. 또한, 중간층(143)은 존재하지 않거나, 1개 내지 3개의 제 2 중간층(143b)을 포함할 수 있다.
캡핑층(140-1)은 중간층(143)을 이루는 층의 개수가 많아질수록 전류 주입 효율이 증가할 수 있다. 즉, 캡핑층(140-1)이 제 2 도전형 반도체층(112)으로 전류를 공급하므로, 캡핑층(140-1)의 두께가 증가할수록 전류 주입 효율이 증가할 수 있다.
이 때, 캡핑층(140-1) 내에서 Ti를 포함하는 층(제 1 층(141) 또는 제 2 중간층(143b))은 Ni를 포함하는 층(제 1 중간층(143a))과 교대로 배치될 수 있다. 이와 같이, 다수의 서로 다른 층들을 교대로 적층시킬 경우, 하나의 층을 두껍게 형성하는 것에 비하여 스트레스를 완화시킬 수 있다. 따라서, 전체 캡핑층(140-1)의 두께가 증가하더라도 박막의 스트레스를 완화시킴과 동시에 전류 주입 효율을 향상시킬 수 있다.
도 3b를 참조하면, 본 발명의 제 2 실시예에 따른 캡핑층(140-2)은 제 1 층(141) 및 제 2 층(142)을 포함할 수 있다. 제 1 층(141) 및 제 2 층(142)은 앞서 설명한 것과 동일한 구성으로 이루어질 수 있다. 즉, 도 3b에 개시된 캡핑층(140-2)은 도 3a에 개시된 캡핑층(140-1)에서 중간층(143)이 생략된 것일 수 있다.
도 3c를 참조하면, 본 발명의 제 3 실시예에 따른 캡핑층(140-3)은 제 1 층(141) 및 중간층(143)을 포함할 수 있다. 제 1 층(141) 및 중간층(143)은 앞서 설명한 것과 동일한 구성으로 이루어질 수 있다. 즉, 도 3c에 개시된 캡핑층(140-3)은 도 3a에 개시된 캡핑층(140-1)에서 제 2 층(142)이 생략된 것일 수 있다.
도 3d를 참조하면, 본 발명의 제 4 실시예에 따른 캡핑층(140-4)은 제 1 층(141)을 포함할 수 있다. 제 1 층(141)은 앞서 설명한 것과 동일한 구성으로 이루어질 수 있다. 즉, 도 3d에 개시된 캡핑층(140-4)은 도 3a에 개시된 캡핑층(140-1)에서 제 2 층(142) 및 중간층(143)이 생략된 것일 수 있다.
도 3a 내지 도 3d에 개시된 바와 같이, 캡핑층(140)은 적어도 하나의 층으로 이루어질 수 있다. 바람직하게는, 캡핑층(140)은 1개 내지 8개의 층으로 이루어질 수 있다. 이 때, 캡핑층(140) 내의 중간층(143)은 1개 내지 6개의 층으로 이루어질 수 있다. 캡핑층(140)이 포함하는 층들이 8개보다 많을 경우, 공정 시간 및 공정 복잡성이 증가하여 공정의 효율성이 떨어질 수 있다.
구체적으로, 캡핑층(140)은 Ti, Ti/Au, Ti/Ni, Ti/Ni/Au, Ti/Ni/Ti, Ti/Ni/Ti/Au, Ti/Ni/Ti/Ni, Ti/Ni/Ti/Ni/Au, Ti/Ni/Ti/Ni/Ti, Ti/Ni/Ti/Ni/Ti/Au, Ti/Ni/Ti/Ni/Ti/Ni, Ti/Ni/Ti/Ni/Ti/Ni/Au, Ti/Ni/Ti/Ni/Ti/Ni/Ti, Ti/Ni/Ti/Ni/Ti/Ni/Ti/Au 중 선택된 어느 하나로 구성될 수 있다.
캡핑층(140)의 전체 두께는 100nm 내지 2000nm일 수 있다. 이 때, 캡핑층(140)이 포함하는 층의 개수와 무관하게 캡핑층(140)의 전체 두께는 적어도 100nm 이상일 수 있다. 예를 들어, 캡핑층(140)이 하나 또는 두 개의 소수의 층만으로 이루어지더라도, 캡핑층(140)의 두께는 최소 100nm일 수 있다. 캡핑층(140)의 두께가 100nm보다 작을 경우, 전류 주입 효율 및 반사층(132)의 보호 효과가 감소될 수 있다. 캡핑층(140)의 두께가 2000nm보다 클 경우, 공정 시간 및 공정 복잡성이 증가하여 공정의 효율성이 떨어질 수 있다. 또한, 캡핑층(140)의 두께가 2000nm보다 클 경우, 박막의 스트레스가 증가할 수 있다.
캡핑층(140) 내의 제 1 층(141)의 두께는 30nm 내지 300nm일 수 있다. 제 1 층(141)의 두께가 30nm보다 작을 경우, 중간층(143)이 포함하는 물질(예를 들어, Ni)이 반사층(132)으로 확산될 수 있다. 이러한 경우, 반사층(132)에 다크 스팟(dark spot)(예를 들어, Ni이 확산된 영역)이 생성되어 반사율이 감소될 수 있다. 제 1 층(141)의 두께가 300nm보다 클 경우, 제 1 층(141)의 스트레스가 증가할 수 있다.
제 1 중간층(143a) 및 제 2 중간층(143b)의 두께는 10nm 내지 300nm일 수 있다. 제 1 중간층(143a)의 두께가 10nm보다 작을 경우, 서로 다른 층들을 교대로 적층시킴에 따른 스트레스 완화 효과가 미미할 수 있다. 제 1 중간층(143a)의 두께가 300nm보다 클 경우, 박막의 스트레스가 증가할 수 있다.
제 1 층(141)과 제 1 중간층(143a)의 두께 비는 1:1 내지 3:1일 수 있다. 제 1 층(141)과 제 1 중간층(143a)의 두께 비가 1:1보다 작을 경우, 중간층(143)이 포함하는 물질이 반사층(132)으로 확산될 수 있다. 제 1 층(141)과 제 1 중간층(143a)의 두께 비가 3:1보다 클 경우, 제 1 층(141)의 두께가 상대적으로 너무 커져 스트레스가 증가할 수 있다.
제 1 중간층(143a)과 제 2 중간층(143b)의 두께 비는 1:1 내지 1:3일 수 있다. 제 1 중간층(143a)과 제 2 중간층(143b)의 두께 비가 1:1보다 작을 경우, 제 1 중간층(143a)이 포함하는 물질이 확산될 수 있다. 제 1 중간층(143a)과 제 2 중간층(143b)의 두께 비가 1:3보다 클 경우, 제 2 중간층(143b)의 두께가 상대적으로 너무 커져 스트레스가 증가할 수 있다.
도 4는 본 발명의 제 2 실시예에 따른 반도체 소자의 개념도이다. 도 5a 및 도 5b는 리세스의 개수 변화에 따라 광 출력이 향상되는 구성을 설명하기 위한 도면이다. 도 6a는 도 4의 B 부분의 확대도이다. 도 6b는 도 6a의 변형예이다.
도 4를 참조하면, 발광 구조물(110), 복수 개의 리세스(R), 제 1 전극(121), 제 2 전극(125), 반사층(132) 및 캡핑층(140)을 포함할 수 있다.
발광구조물(110)은 도 1에서 설명한 발광구조물(110)의 구성이 그대로 적용될 수 있다. 발광구조물(110)의 상면에는 요철이 형성될 수 있다. 이러한 요철은 발광구조물(110)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300 nm 내지 800 nm 정도의 높이를 갖고, 평균 500nm 내지 600nm 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.
복수 개의 리세스(R)는 제 2 도전형 반도체층(112)의 일면에서 활성층(113)을 관통하여 제 1 도전형 반도체층(111)의 일부 영역까지 배치될 수 있다. 리세스(R)의 내부에는 제 1 절연층(151) 및 제 2 절연층(152)이 배치되어 제 1 도전층(131)을 제 2 도전형 반도체층(112) 및 활성층(113)과 전기적으로 절연시킬 수 있다.
제 1 전극(121)은 리세스(R)의 상면에 배치되어 제 1 도전형 반도체층(111)과 전기적으로 연결될 수 있다. 제 1 전극(121)은 제 1 절연층(151)에 의하여 노출되어 제 1 도전형 반도체층(111)과 전기적으로 연결될 수 있다. 제 1 전극(121)은 제 1 절연층(151)에 의해 활성층(113) 및 제 2 도전형 반도체층(112)과 전기적으로 절연될 수 있다. 제 1 전극(121)은 오믹 전극일 수 있다.
제 1 전극(121)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되지는 않는다.
제 2 전극(125)은 제 2 도전형 반도체층(112) 상에 형성될 수 있다. 제 2 전극(125)은 제 1 절연층(151)에 의하여 노출되어 제 2 도전형 반도체층(112)과 전기적으로 연결된다. 제 2 전극(125)은 오믹 전극일 수 있다. 제 2 전극(125) 도 1에서 개시된 구성과 동일하게 이루어질 수 있다.
또한, 전술한 바와 같이 제 2 전극(125)과 접촉하는 제 2 도전형 반도체층(112)의 표면층은 알루미늄의 조성이 1% 내지 10%이므로 전류 주입이 용이할 수 있다.
제 1 도전층(131)은 발광구조물(110)의 하부면과 리세스(R)의 형상을 따라 배치될 수 있다. 제 1 도전층(131)은 제 2 절연층(152)에 의해 캡핑층(140)과 전기적으로 절연될 수 있다. 제 1 도전층(131)은 제 2 절연층(152)을 관통하여 제 1 전극(121)과 전기적으로 연결될 수 있다.
제 1 도전층(131)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로, 제 1 도전층(131)은 알루미늄을 포함할 수 있다. 제 1 도전층(131)이 알루미늄을 포함하는 경우, 활성층(113)에서 방출되는 광을 상부로 반사하는 역할을 하여 광 추출 효율을 향상시킬 수 있다.
제 2 도전층(132, 또는 반사층으로 기재)은 제2 전극(125) 상에 배치될 수 있다. 반사층(132)은 제 2 전극(125)을 덮도록 배치될 수 있다. 반사층(132)은 제 2 전극(125)과 전기적으로 연결될 수 있다.반사층(132)은 제 1 절연층(151)의 측면과 하면에 접할 수 있다. 반사층(132)이 제 1 절연층(151)의 측면과 하면과 접하는 경우, 제 2 전극(125)의 열적, 전기적 신뢰성이 향상될 수 있다. 또한, 반사층(132)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로, 반사층 (132)은 알루미늄(Al), 은(Ag), 금(Au), 혹은 구리(Cu)를 포함할 수 있다. 반사층(132)은 제 1 절연층(151)과의 접착력이 좋은 물질로 이루어질 수 있다. 반사층(132)은 제 1 절연층(151)과 제 2 전극(125) 사이로 방출되는 광을 상부로 반사하여 광 추출 효율을 향상시킬 수 있다. 반사층(132)은 제 2 도전형 반도체층(112)에 전류를 주입할 수도 있다.
반사층(132)은 도 1에서 개시된 구성과 동일하게 이루어질 수 있다.
캡핑층(140)은 반사층(132) 상에 배치될 수 있다. 캡핑층(140)은 반사층(132)을 덮도록 배치될 수 있다. 캡핑층(140)은 도 1에서 개시된 구성과 동일하게 이루어질 수 있다. 또한, 캡핑층(140)은 도 3a 내지 도 3d 중 선택된 어느 하나의 구성으로 이루어질 수 있다.
제 1 절연층(151) 및 제 2 절연층(152)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 제 1 절연층(151) 및 제 2 절연층(152)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제 1, 2 절연층(151, 152)은 은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector)일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제 1, 2 절연층(151, 152)은 다양한 반사 구조를 포함할 수 있다.
제 1, 2 절연층(151, 152)이 반사기능을 수행하는 경우, 활성층(113)에서 측면을 향해 방출되는 광을 상향 반사시켜 광 추출 효율을 향상시킬 수 있다. 자외선 반도체 소자는 청색광을 방출하는 반도체 소자에 비해 리세스(R)의 개수가 많아질수록 광 추출 효율이 더 효과적일 수 있다.
특히, 도 5a 및 도 5b를 참조하여 리세스의 개수에 따른 광 출력의 변화에 대하여 설명하면 다음과 같다.
도 5a 및 도 5b는 도 4의 반도체 소자(200)에서 발광 구조물(110)을 생략하고 도시한 평면도일 수 있다. 즉, 리세스(R)의 중심에는 제 1 전극(121)이 배치될 수 있다. 또한, 리세스(R)는 제 2 전극(125)과 이격 영역(L)만큼 이격될 수 있다.
그리고 발광구조물(110)은 Al 조성이 높아지면, 발광구조물(110) 내에서 전류 확산 특성이 저하될 수 있다. 또한, 활성층(113)은 GaN 기반의 청색 발광 소자에 비하여 측면으로 방출하는 광량이 증가하게 된다(TM 모드). 이러한 TM모드는 자외선 반도체 소자에서 발생할 수 있다.
자외선 반도체 소자는 청색 GaN 반도체 소자에 비해 전류 분산 특성이 떨어진다. 따라서, 자외선 반도체 소자는 청색 GaN 반도체 소자에 비해 상대적으로 많은 개수의 리세스(R)를 형성하여 제 1 전극(121)을 배치할 필요가 있다.
도 5a를 참조하면, 각각의 제 1 전극(121)의 인근지점에만 전류가 분산되며, 거리가 먼 지점에서는 전류밀도가 급격히 낮아질 수 있다. 따라서, 유효 발광 영역(P1)이 좁아질 수 있다.
유효 발광 영역(P1)은 전류 밀도가 가장 높은 제 1 전극(121)의 중심에서의 전류 밀도를 기준으로 전류 밀도가 40%이하인 경계지점까지의 영역으로 정의할 수 있다. 예를 들어, 유효 발광 영역(P1)은 리세스(R)의 중심으로부터 40㎛이내의 범위에서 주입 전류의 레벨, Al의 조성에 따라 조절될 수 있다.
저전류밀도영역(P2)은 전류밀도가 낮아서 발광에 거의 기여하지 못할 수 있다. 따라서, 실시 예는 전류밀도가 낮은 저전류밀도영역(P2)에 제 1 전극(121)을 더 배치하거나 반사구조를 이용하여 광 출력을 향상시킬 수 있다.
일반적으로 청색광을 방출하는 GaN 기반의 반도체 소자의 경우 상대적으로 전류 분산 특성이 우수하므로 리세스(R) 및 제 1 전극(121)의 면적을 최소화하는 것이 바람직하다. 리세스(R)와 제 1 전극(121)의 면적이 커질수록 활성층(113)의 면적이 작아지기 때문이다.
그러나, 실시 예의 경우 알루미늄의 조성이 높아서 전류 분산 특성이 상대적으로 떨어지므로, 활성층(113)의 면적을 희생하더라도 제 1 전극(121)의 개수를 증가시켜 저전류밀도영역(P2)을 줄이거나, 또는 저전류밀도영역(P2)에 반사구조를 배치하는 것이 바람직할 수 있다.
도 5b를 참조하면, 리세스(R)의 개수가 48개인 경우에는 리세스(R)가 가로 세로 방향으로 일직선으로 배치되지 못하고, 지그재그로 배치될 수 있다. 이 경우 저전류밀도영역(P2)의 면적은 더욱 좁아져 대부분의 활성층이 발광에 참여할 수 있다.
리세스(R)의 개수가 70개 내지 110개가 되는 경우 전류가 더 효율적으로 분산되어 동작 전압이 더 낮아지고 광 출력은 향상될 수 있다. UV-C를 발광하는 반도체 소자에서는 리세스(R)의 개수가 70개보다 적을 경우 전기적 광학적 특성이 저하될 수 있고, 110개보다 많을 경우 전기적 특성은 향상될 수 있지만 발광층의 부피가 줄어들어 광학적 특성이 저하될 수 있다. 이때, 리세스(R)의 직경은 20㎛ 내지 70㎛일 수 있다.
한편, 반도체 소자(200)의 일측 모서리 영역에는 제 2 전극 패드(160)가 배치될 수 있다. 제 2 전극패드(160)는 제 1 절연층(151)에 의해 반사층(132) 및 제 2 전극(125)과 전기적으로 연결될 수 있다. 즉, 제 2 전극 패드(160)와, 반사층(132), 및 제 2 전극(125)은 하나의 전기적 채널을 형성할 수 있다. 또한, 제 2 전극 패드(160)는 제 2 절연층(152)에 의해 제 1 도전층(131)과 전기적으로 절연된다.
제 2 전극 패드(160)는 중앙 부분이 함몰되어 상면이 오목부와 볼록부를 가질 수 있다. 제 2 전극 패드(160)의 오목부에는 와이어(미도시)가 본딩될 수 있다. 따라서, 접착 면적이 넓어져 제 2 전극 패드(160)와 와이어가 더 견고히 본딩될 수 있다.
제 2 전극 패드(160)는 광을 반사하는 작용을 할 수 있다. 따라서, 제 2 전극 패드(160)가 발광 구조물(110)과 가까울수록 반도체 소자(200)의 광 추출 효율이 향상될 수 있다. 또한, 제 2 전극 패드(160)의 볼록부의 높이는 활성층(113)보다 높을 수 있다. 따라서 제 2 전극패드(160)는 활성층(113)에서 소자의 수평방향으로 방출되는 광을 상부로 반사하여 광 추출효율을 향상시키고, 지향각을 제어할 수 있다.
발광 구조물(110)의 하부면과 리세스(R)의 형상을 따라 접합층(170)이 더 배치될 수 있다. 접합층(170)은 제 1 도전층(131) 상에 형성될 수 있다. 접합층(170)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(170)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
접합층(170) 상에는 기판(180)이 배치될 수 있다. 기판(180)은 도전성 물질로 이루어질 수 있다. 예시적으로 기판(180)은 금속 또는 반도체 물질을 포함할 수 있다. 또한, 기판(180)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 예시적으로, 기판(180)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다. 이 경우 반도체 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다.
발광구조물(110)의 상부면과 측면에는 패시베이션층(190)이 형성될 수 있다. 패시베이션층(190)은 제 2 전극(125)과 인접한 영역에서 제 1 절연층(151)과 접촉할 수 있다.
도 6a를 참조하면, 제 2 전극(125)의 끝단과 반사층(132)의 끝단은 이격 거리(D4)만큼 이격될 수 있다. 구체적으로, 제 2 전극(125)의 중심(C2, 도 4)을 기준으로, 반사층(132)의 끝단은 제 2 전극(125)의 중심으로부터 길이가 제 2 전극(125)의 중심으로부터 제 2 전극(125)의 끝단까지의 길이보다 더 클 수 있다. 반사층(132)이 제 2 전극(125)의 측면까지 배치되므로, 제 2 전극(125)의 측면을 향하여 방출되는 광을 상부로 반사하여 광 추출 효율을 향상시킬 수 있다.
제 2 전극(125)의 끝단과 반사층(132)의 끝단 사이의 이격 거리(D4)는 2.5㎛ 내지 5㎛일 수 있다. 이격 거리(D4)가 2.5㎛보다 작을 경우, 반사율이 저하될 수 있다. 이격 거리(D4)가 5㎛보다 클 경우, 반사층(132)의 모서리 영역에서 스트레스가 증가할 수 있으며, 반사 효율이 거의 상승하지 않을 수 있다.
반사층(132)의 끝단과 캡핑층(140)의 끝단은 이격 거리(D5)만큼 이격될 수 있다. 구체적으로, 반사층(132)의 중심(C2, 도 4)을 기준으로, 캡핑층(140)의 끝단은 반사층(132)의 중심으로부터 길이가 반사층(132)의 중심으로부터 반사층(132)의 끝단까지의 길이보다 더 클 수 있다. 캡핑층(140)이 반사층(132)의 측면까지 배치되므로, 반사층(132)을 보호할 수 있다.
반사층(132)의 끝단과 캡핑층(140)의 끝단 사이의 이격 거리(D5)는 2.5㎛ 내지 5㎛일 수 있다. 이격 거리(D5)가 2.5㎛보다 작을 경우, 전류 주입 효율 및 반사층의 보호 효과가 감소할 수 있다. 이격 거리(D5)가 5㎛보다 클 경우, 캡핑층(140)의 모서리 영역에서 스트레스가 증가할 수 있다.
도 6b는 도 6a의 변형예이다.
도 6b를 참조하면, 제 2 전극(125)의 끝단과 반사층(132)의 끝단은 이격 거리(D6)만큼 이격될 수 있다. 이 때, 이격 거리(D6)는 2.5㎛ 내지 5㎛일 수 있다. 또한, 제 2 전극(125)의 끝단과 캡핑층(140)의 끝단은 이격 거리(D6)보다 작은 이격 거리를 갖고 이격될 수 있다. 물론, 제 2 전극(125)의 끝단과 캡핑층(140)의 끝단은 이격 거리(D6)만큼 이격될 수도 있다.
즉, 도 6b에서는 중심(C2, 도 4)을 기준으로, 캡핑층(140)의 끝단이 반사층(132)의 끝단 보다 가깝게 형성될 수 있다. 또한, 반사층(132)과 캡핑층(140)의 끝단은 동일 선상에 위치할 수도 있다. 이는 반사층(132)의 외측면의 경우, 반사 효율에 영향을 미치는 정도가 미미하여 캡핑층(140)이 이를 덮는 것이 무의미할 수 있기 때문이다.
즉, 본 발명의 실시예에서는 반사층(132)이 제 2 전극(125)을 완전히 덮도록 배치됨으로써, 반사율의 향상에 기여할 수 있다. 또한, 캡핑층(140)이 반사층(132)의 상면을 덮거나, 반사층(132) 전체를 덮도록 배치됨으로써, 반사층(132)의 보호 효과가 향상될 수 있다.
<실험예>
반사층 관찰
도 7a 및 도 7b는 반도체 소자 중 캡핑층의 구조를 변경하여 반사층을 관찰한 것이다.
도 7a에서는 본 발명에서 개시한 바와 같이 캡핑층을 구성하였고, 도 7b는 캡핑층 중 중간층을 다르게 하여 구성하였다. 즉, 도 7a와 도 7b는 캡핑층의 구조를 달리하여 시료를 제작하고, 이를 300에서 열처리한 후 광학현미경으로 관찰한 결과이다. 도 7a는 광학현미경으로 200배 확대하여 반사층을 관찰한 결과이다. 도 7b의 (a)는 광학현미경으로 200배 확대하여 반사층을 관찰한 결과이고, (b)는 1000배 확대하여 반사층을 관찰한 결과이다.
보다 구체적으로, 도 7a의 경우, 제2전극/접합층/반사층/캡핑층을 ITO/Cr/Al/Ti/Ni/Ti/Ni/Au로 구성하였다. 도 7b의 경우, 제2전극/접합층/반사층/캡핑층을 ITO/Cr/Al/Ni/Ti/Ni/Au로 구성하였다. 즉, 도 7a의 경우, 캡핑층 중 반사층과 직접 접하는 층(제 1 층)을 Ti로 구성하였고, 도 7b의 경우, 캡핑층 중 반사층과 직접 접하는 층을 Ni로 구성하였다.
도 7a를 참조하면, 캡핑층의 제 1 층을 Ti로 구성하는 경우, 반사층 상에 다크 스팟이 관찰되지 않았다. 즉, 제 1 층에 의해 캡핑층의 물질들(예를 들면, Ni)이 반사층으로 확산되는 것을 방지할 수 있다.
도 7b를 참조하면, 캡핑층의 제 1 층을 Ni로 구성하는 경우, 반사층 상에 다수의 다크 스팟이 관찰되었다. 즉, 제 1 층을 Ni로 형성하므로, 캡핑층에 존재하는 물질들(예를 들면, Ni)이 반사층으로 확산되어 다크 스팟(반사층으로 확산된 Ni)이 관찰됨을 알 수 있다. 특히, 도 7b의 경우, 반사층과 제 1 층(Ni)이 바로 접촉하고 있으므로, Ni의 확산이 보다 용이하게 이루어질 수 있다.
반사율 측정
표 1은 제2전극/접합층/반사층/캡핑층(제1층)을 구성하여 반사율을 측정한 것이다. 비교예1,2는 제 1 층으로 Ni이 사용되었고, 실시예1은 제 1 층으로 Ti가 사용되었다. 또한, 비교예1은 열처리 전의 반사율을 나타내고, 비교예2 및 실시예1은 열처리 후의 반사율을 나타낸다.
구조 반사율(%) @280nm
비교예1 ITO/Cr/Al/Ni 41.2
비교예2(열처리) ITO/Cr/Al/Ni 35.7
실시예1(열처리) ITO/Cr/Al/Ti 49.8
비교예1과 비교예2를 참조하면, 동일한 재료로 구성되더라도 열처리 후에 반사율이 보다 감소하는 것을 확인할 수 있다. 이는, 열처리에 의하여 Ni의 확산이 보다 활발해질 수 있기 때문이다. 즉, 열처리 후 반사층에 보다 많은 다크 스팟이 생성되어 반사율이 감소함을 알 수 있다. 반도체 소자는 여러 공정 도중 고온 환경에 노출될 수 있으므로 열처리 후에도 적정 수준의 반사율을 확보하는 것이 중요하다.
실시예1의 경우, 열처리 후에 측정된 반사율임에도 불구하고, 열처리 전인 비교예1의 반사율보다 높은 반사율을 보인다. 즉, 캡핑층(제 1 층)으로 Ti를 적용함으로써, 반사층의 다크 스팟의 생성을 억제하고, 향상된 반사율을 얻을 수 있다.
이와 같이, 본 발명의 실시예에서는 캡핑층 중, 반사층과 직접 접하는 제 1 층을 Ti로 구성할 수 있다. 본 발명은 제 1 층에 의하여 캡핑층 내의 물질들이 반사층으로 확산되는 것을 방지할 수 있다. 따라서, 반사층에 다크 스팟이 생성되는 것을 방지하여 반사율을 향상시킬 수 있다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 반도체 소자 중, 제 1 전극의 다양한 변형예이다.
먼저, 도 8a를 참조하여 제 1 실시예에 따른 제 1 전극에 대하여 설명하면 다음과 같다.
제 1 전극(121-1)은 제 1 도전형 반도체층(111, 도 1)과 오믹 접촉되며, 적어도 하나의 전도성 물질을 포함할 수 있다. 제 1 전극(121-1)은 복수의 층을 포함할 수 있다. 제 1 전극(121-1)은 제 1 도전형 반도체층(111)과 접하는 제 1 면(121-1a) 및 제 1 도전층(131)과 접하는 제 2 면(121-1b)을 포함할 수 있다.
제 1 전극(121-1)은 제 1 층(122-1), 제 2 층(123) 및 제 3 층(124)을 포함할 수 있다. 여기서, 제 1 층(122-1)은 제 1-1 층(122a), 제 1-2 층(122b), 제 1-3 층(122c)을 포함할 수 있다. 제 1-1 층(122a), 제 1-2 층(122b), 제 1-3 층(122c), 제 2 층(123) 및 제 3 층(124)은 순차적으로 배치될 수 있다.
제 1 전극(121-1)의 제 1-1 층(122a), 제 1-2 층(122b), 제 1-3 층(122c), 제 2 층(123) 및 제 3 층(124)은 순차적으로 증착된 후 열처리가 이루어질 수 있다. 열처리 후, 제 1 층(122-1) 내의 금속 물질들은 서로 혼합될 수 있다. 이에 대해서는 이후 도 8b를 참조하여 보다 구체적으로 설명하도록 한다.
한편, 제 1 전극(121-1)의 열처리 후, 제 1 전극(121-1)에는 볼 업(ball up) 현상 및 보이드(void)가 발생할 수 있다. 특히, 제 1 전극(121-1)의 제 2 면(121-1b)에는 볼 업(ball up) 현상이 발생할 수 있다.
이는, 제 1-3 층(122c)이 포함하는 제 1 금속(예를 들어, Al)과 제 3 층(124)이 포함하는 제 3 금속(예를 들어, Au)의 확산 계수가 서로 다르기 때문이다. 여기서, 확산 계수는 단위시간당 확산되는 정도를 나타내는 계수로써, 확산 계수가 클수록 확산 속도가 커질 수 있다. 즉, 제 1 금속이 제 3 금속보다 확산 계수가 더 크며, 더 빠른 확산 속도를 가질 수 있다. 다시 말해서, 제 1 금속은 제 3 층(124)을 향하여 확산하려는 성질을 가질 수 있다.
따라서, 제 1 층(122-1) 중 제 1 금속의 비율이 높은 일부 영역에서, 제 1 금속 물질들이 제 3 층(124)을 향하여 이동할 수 있다. 제 1 금속 물질들의 이동에 따라, 제 1-3 층(122c), 제 2 층(123) 및 제 3 층(124)의 일부 영역에는 표면이 볼록하게 되는 볼 업(ball-up) 현상이 발생할 수 있다. 또한, 볼 업 영역의 하부에는 제 1 금속 물질들이 이동된 후의 빈자리인 보이드(Kirkendall void)가 발생될 수 있다.
볼 업 현상은 반도체 소자의 효율을 감소시킬 수 있다. 즉, 볼 업 영역에는 전류가 몰리는 현상이 발생할 수 있다. 또한, 볼 업 영역(또는 보이드 영역)을 따라 제 1 전극(121)의 부식이 발생할 수 있다. 이는 제 1 전극(121)의 오믹 특성을 저하시킬 수 있다. 이를 방지하기 위하여, 제 1 전극(121)의 구성, 특히 제 1-3 층(122c) 및 제 2 층(123)의 적절한 두께 제어를 통해 오믹 특성을 유지함과 동시에 보이드의 발생을 최소화시키는 것이 바람직하다.
제 1 층(122-1)은 제 1 절연층(151)에 의하여 노출되어 제 1 도전형 반도체층(111)과 전기적으로 연결될 수 있다. 제 1 층(122-1)은 제 1 면(121-1a)을 통해 제 1 도전형 반도체층(111)과 전기적으로 연결될 수 있다. 제 1 층(122-1)은 Cr, Ti 및 Al을 포함할 수 있다. 여기서, Al은 제 1 전극(121-1)의 오믹 특성을 제어할 수 있다. Al이 많아질수록 오믹 특성은 향상되나, 볼 업 현상이 증가할 수 있다. 따라서, Al이 적정 수준을 넘어 과도하게 많아질 경우, 볼 업 및 보이드의 증가로 오히려 오믹이 이루어지지 않을 수도 있다.
제 1 층(122-1) 중 제 1 금속(예를 들어, Al)을 포함하는 제 1 금속층(제 1-3 층, 122c)의 두께는 100 내지 120nm일 수 있다. 제 1-3 층(122c)의 두께가 100nm보다 작을 경우, 오믹 특성이 저하될 수 있다. 제 1-3 층(122c)의 두께가 120nm보다 클 경우, 볼 업 현상(또는 보이드)이 발생할 수 있다.
한편, 제 1-3 층(122c)의 두께는 제 1-1 층(122a) 및 제 1-2 층(122b)의 두께의 합의 1.5 내지 2.5배로 이루어질 수 있다. 제 1-3 층(122c)의 두께가 이러한 비율을 벗어나 제 1 층(122-1) 내에서 상대적으로 너무 작은 두께를 갖거나 너무 큰 두께를 가질 경우, 오믹이 이루어지지 않을 수 있다.
제 1 층(122-1)이 포함하는 복수의 층들은 각각 서로 다른 금속 물질을 포함할 수 있다. 예를 들면, 제 1-1 층(122a)은 Cr을 포함할 수 있고, 제 1-2 층(122b)은 Ti를 포함할 수 있으나, 이것으로 본 발명을 한정하지는 않는다.
제 2 층(123)은 제 1 층(122-1) 상에 배치될 수 있다. 구체적으로, 제 2 층(123)은 제 1-3 층(122c) 상에 배치될 수 있다. 제 2 층(123)은 제 1 층(122-1)과 제 3 층(124) 사이의 장벽 역할을 할 수 있다. 특히, 제 2 층(123)은 제 1-3 층(122c)과 제 3 층(124) 사이의 확산계수 차이에 따른 확산을 방지할 수 있다. 제 2 층(123)은 제 2 금속(예를 들어, Ni)을 포함할 수 있다. Ni를 포함하는 층이 두꺼워질수록, 볼 업 현상은 감소하나, 오믹 특성이 저하될 수 있다.
제 2 층(123)의 두께는 45 내지 65nm일 수 있다. 제 2 층(123)의 두께가 45nm보다 작을 경우, 제 1 층(122-1)의 제 1 금속이 제 3 층(124)을 향하여 확산되어 공극 및 볼 업 현상이 발생할 수 있다. 제 2 층(123)의 두께가 65nm보다 클 경우, 오믹 특성이 저하될 수 있다.
제 2 층(123)은 제 1-3 층(122c)의 두께의 0.4 내지 0.53배의 두께를 가질 수 있다. 제 2 층(123)의 두께가 제 1-3 층(122c)의 두께의 0.4배보다 작을 경우, 볼 업 현상 및 보이드가 발생할 수 있다. 즉, 장벽 역할을 하는 제 2 층(123)이 제 1-3 층(122c) 대비 상대적으로 작은 두께를 갖게 되어 확산 방지 역할이 충분히 이루어지지 못할 수 있다. 제 2 층(123)의 두께가 제 1-3 층(122c)의 두께의 0.53배보다 클 경우, 오믹 특성이 저하될 수 있다. 즉, 오믹 특성을 제어하는 제 1-3 층(122c)의 두께가 상대적으로 작아짐으로써, 오믹 특성이 저하될 수 있다.
제 3 층(124)은 제 2 층(123) 상에 배치될 수 있다. 제 3 층(124)은 제 2 면(121-1b)을 통해 제 1 도전층(131)과 전기적으로 연결될 수 있다. 제 3 층(124)은 Au를 포함할 수 있으나, 이것으로 본 발명을 한정하지는 않는다.
도 8b를 참조하여 제 2 실시예에 따른 제 1 전극에 대하여 설명하면 다음과 같다.
제 1 전극(121-2)은 제 1 도전형 반도체층(111, 도 1)과 오믹 접촉되며, 적어도 하나의 전도성 물질을 포함할 수 있다. 제 1 전극(121-1)은 복수의 층을 포함할 수 있다. 제 1 전극(121-1)은 제 1 도전형 반도체층(111)과 접하는 제 1 면(121-2a) 및 제 1 도전층(131)과 접하는 제 2 면(121-2b)을 포함할 수 있다.
제 1 전극(121-2)은 제 1 층(122-2), 제 2 층(123) 및 제 3 층(124)을 포함할 수 있다. 제 1 층(122-2)은 제 1 영역(122d) 및 제 2 영역(122e)을 포함할 수 있다.
도 8b에 따른 제 1 전극(121-2)은 도 8a에 따른 제 1 전극(121-1)이 열처리된 것일 수 있다. 열처리 후, 제 1 전극(121-1, 도 8a)의 제 1 층(122-1)이 포함하는 금속들이 혼합됨으로써 제 1 전극(121-2, 도 8b)의 제 1 층(122-2)이 될 수 있다.
제 1 층(122-2)은 제 1 절연층(151)에 의하여 노출되어 제 1 도전형 반도체층(111)과 전기적으로 연결될 수 있다. 제 1 층(122-2)은 제 1 면(121-2a)을 통해 제 1 도전형 반도체층(111)과 전기적으로 연결될 수 있다. 제 1 층(122-2)은 Cr, Ti 및 Al을 포함할 수 있다. 여기서, Al은 제 1 전극(121-1)의 오믹 특성을 제어할 수 있다.
제 1 층(122-2)은 제 1 영역(122d) 및 제 2 영역(122e)을 포함할 수 있다. 제 1 영역(122d)은 제 1 층(122-2)의 제 1 면(121-2a)으로부터 가상선(L)까지의 영역일 수 있다. 제 2 영역(122e)은 가상선(L)으로부터 제 1 층(122-2)과 제 2 층(123) 사이의 경계면까지의 영역일 수 있다.
제 1 영역(122d)과 제 2 영역(122e)은 모두 Cr, Ti, Al를 포함할 수 있다. 이 때, 제 1 영역(122d) 내의 Al(제 1 금속)의 비율보다, 제 2 영역(122e)의 Al의 비율이 더 클 수 있다. 또한, 제 1 영역(122d) 내의 Cr, Ti의 비율의 합은, 제 2 영역(122e) 내의 Cr, Ti의 비율의 합보다 클 수 있다.
이는, 제 1 영역(122d)이 열처리 전의 제 1 층(122-1, 도 8a) 중 제 1-1 층(122a) 및 제 1-2 층(122b)과 대응되는 영역에 배치되어 있기 때문이다. 즉, 열처리에 의하여 제 1 층(121-1, 도 8a) 내의 금속 물질들이 서로 확산 및 혼합되더라도, 제 1-1 층(122a) 및 제 1-2 층(122b)에 존재하던 Cr, Ti는 제 1-1 층(122a) 및 제 1-2 층(122b)이 배치되었던 영역(제 1 영역)에 상대적으로 많이 존재할 수 있다.
또한, 제 2 영역(122d)은 열처리 전의 제 1-3 층(122c)과 대응되는 영역에 배치될 수 있다. 따라서, 열처리에 의하여 제 1 층(121-1, 도 8a) 내의 금속 물질들이 서로 확산 및 혼합되더라도, 제 1-3 층(122c) 내에 존재하던 Al은 제 1-3 층(122c)이 배치되었던 영역(제 2 영역)에 상대적으로 많이 존재할 수 있다.
가상선(L)은 제 1 층(122-2) 내에서 제 1 영역(122d)과 제 2 영역(122e)을 3:7 내지 6.5:3.5로 나누는 지점에 위치할 수 있다. 즉, 제 1 층(122-2) 내의 제 1 영역(122d)과 제 2 영역(122e)의 두께 비는 3:7 내지 6.5:3.5로 이루어질 수 있다. 이는 앞서 설명한 바와 같이, 열처리 전(도 8a)의 제 1-3 층(122c)의 두께가 제 1-1 층(122a) 및 제 1-2 층(122b)의 두께의 합의 1.5 내지 2.5배를 갖기 때문일 수 있다.
또한, 제 1 영역(122d) 내의 Al의 비율과 제 2 영역(122e) 내의 Al의 비율의 비는 1:1.5 내지 1:2.5일 수 있다. 이는 앞서 설명한 바와 같이, 열처리 전(도 8a)의 제 1-3 층(122c)의 두께가 제 1-1 층(122a) 및 제 1-2 층(122b)의 두께의 합의 1.5 내지 2.5배를 갖기 때문일 수 있다. 즉, 제 1-3 층(122c)의 두께가 제 1-1 층(122a)과 제 1-2 층(122b)의 두께의 합보다 상대적으로 크고, 이에 따라 제 1-3 층(122c)이 포함하던 Al이 제 2 영역(122e)에 많이 남아있기 때문이다.
제 2 층(123)은 제 1 층(122-2) 상에 배치될 수 있다. 구체적으로, 제 2 층(123)은 제 2 영역(122e) 상에 배치될 수 있다. 제 2 층(123)은 제 1 층(122-2)과 제 3 층(124) 사이의 장벽 역할을 할 수 있다. 특히, 제 2 층(123)은 제 1 층(122-2)이 포함하는 제 1 금속(예를 들어, Al)과 제 3 층(124)이 포함하는 제 3 금속(예를 들어, Au) 사이의 확산계수 차이에 따른 확산을 방지할 수 있다. 제 2 층(123)은 제 2 금속(예를 들어, Ni)을 포함할 수 있다.
제 2 층(123)의 두께는 45 내지 65nm일 수 있다. 제 2 층(123)의 두께가 45nm보다 작을 경우, 제 1 층(122-2)의 제 1 금속이 제 3 층(124)을 향하여 확산되어 공극 및 볼 업이 발생할 수 있다. 제 2 층(123)의 두께가 65nm보다 클 경우, 오믹 특성이 저하될 수 있다.
제 3 층(124)은 제 2 층(123) 상에 배치될 수 있다. 제 3 층(124)은 제 2 면(121-2b)을 통해 제 1 도전층(131)과 전기적으로 연결될 수 있다. 제 3 층(124)은 Au를 포함할 수 있으나, 이것으로 본 발명을 한정하지는 않는다.
이처럼, 본 발명은 오믹 특성을 제어하는 Al을 포함하는 층과, 장벽 역할을 하는 Ni을 포함하는 층의 적절한 두께 제어를 통해 오믹 특성을 유지함과 동시에 볼 업 현상 및 보이드 발생을 최소화할 수 있다.
<실험예>
접촉 비저항, 표면 특성 및 오믹 특성 비교
제 1-1 층/제 1-2 층/제 1 금속층(제 1-3 층)/제 2 층/제 3 층의 구조로 제 1 전극을 형성하였다. 여기서, 제 1 금속층 및 제 2 층의 두께를 다르게 하여 비교예1, 실시예1, 실시예2 및 실시예3을 구성하였다. 이 때, 제 1 금속층은 Al을 포함할 수 있고, 제 2 층은 Ni을 포함할 수 있다. 이러한 제 1 전극에는 열처리가 이루어질 수 있다.
표 2은 비교예1, 실시예1, 실시예2 및 실시예3 각각의 두께 및 TLM 측정법에 의한 접촉 비저항 값을 개시한 것이다.
비교예1 실시예1 실시예2 실시예3
Al(nm) 130 100 120 120
Ni(nm) 52 52 52 63
접촉비저항(
Figure PCTKR2017012403-appb-I000001
)		 1.84.E-03 1.84.E-03 9.78.E-04 5.86.E-03
도 9a 내지 도 9d는 본 발명의 일 실시예에 따른 반도체 소자 중, 제 1 전극을 다르게 구성하여 볼 업 현상을 관찰한 것이다. 도 9a는 비교예1을 관찰한 결과이고, 도 9b는 실시예1을 관찰한 결과이고, 도 9c는 실시예2를 관찰한 결과이고, 도 9d는 실시예3을 관찰한 결과이다. 도 10은 TLM 측정법을 통해 도 9a 내지 도 9d의 제 1 전극의 전압과 전류 값을 도시한 그래프이다. 도 10의 그래프에서 기울기가 클수록 저항이 낮으며, 이는 오믹 특성이 좋다는 것을 의미할 수 있다. 이하에서는 표 2을 함께 참조하여 비교예1, 실시예1, 실시예2 및 실시예3을 비교하도록 한다.
비교예1의 경우, 제 1 금속층이 130nm의 두께를 가져 실시예1 내지 실시예3에 비하여 볼 업 현상이 현저히 많이 관찰되는 것을 확인할 수 있다(도 9a). 표 2을 참조하면, 접촉비저항 값은 실시예2,3에 비하여 다소 큰 값을 보이는 것을 확인할 수 있다. 도 10을 참조하면, 실시예1,2에 비하여 오믹 특성은 좋지 않으나, 실시예3에 비해서는 상당히 좋은 오믹 특성을 보임을 알 수 있다. 그러나, 결과적으로 비교예1은 볼 업 현상이 많이 관찰된다는 점에서 제 1 전극으로 적절하지 않다.
실시예1의 경우, 볼 업 현상이 거의 관찰되지 않으므로 표면 특성이 매우 우수함을 알 수 있다(도 9b). 한편, 실시예1은 비교예1과 동일하게 가장 큰 접촉비저항 값을 갖는다. 그러나, 도 10을 참조하면, 실시예3 다음으로 오믹 특성이 좋은 것을 확인할 수 있다. 결과적으로, 실시예1은 접촉비저항 값은 실시예2,3에 비해서는 다소 높으나, 표면 특성과 오믹 특성이 우수하므로 제 1 전극으로 사용될 수 있다.
실시예2의 경우, 실시예1에 비하여 제 1 금속층(Al)의 두께를 두껍게 구성하였다. Al이 오믹 특성을 제어하는 금속이므로, 실시예2의 접촉비저항은 실시예1에 비하여 현저하게 낮아지는 것을 확인할 수 있다(표 2). 또한, 도 10을 참조하면, 실시예2의 오믹 특성이 가장 좋은 것을 확인할 수 있다. 그러나, 제 1 금속층이 두꺼워짐으로써, 실시예1에 비하여 볼 업 현상이 보다 많이 발생할 수 있다(도 9c). 결과적으로, 실시예2는 접촉비저항 및 오믹 특성에서 가장 우수한 결과를 나타내므로, 실시예1,3에 비해서는 표면 특성이 다소 부족하나, 이를 감안하고 제 1 전극으로 사용될 수 있다.
실시예3의 경우, 실시예2에 비하여 제 2 층(Ni)의 두께를 두껍게 구성하였다. Ni이 금속들의 확산을 방지하는 장벽 역할을 하므로, 실시예3은 실시예2에 비하여 볼 업 현상이 거의 관찰되지 않는 것을 확인할 수 있다(도 9d). 그러나, 제 2 층이 두꺼워짐으로써, 실시예2에 비하여 접촉비저항이 증가되며(표 2), 오믹 특성이 저하되는 것을 확인할 수 있다(도 10). 결과적으로, 실시예3은 접촉비저항과 오믹 특성이 실시예1,2에 비해서는 다소 부족하지만, 표면 특성이 우수하므로 제 1 전극으로 사용될 수 있다.
제 1 전극의 다양한 변형에 따른 TLM 측정 결과
표 3은 제 1 전극을 다양하게 변형하고, TLM 측정법을 통해 Rc, Rs,
Figure PCTKR2017012403-appb-I000002
를 비교한 것이다. 제 1 전극은 제 1-1 층/제 1-2 층/제 1 금속층(제 1-3 층)/제 2 층/제 3 층의 구조를 가질 수 있다. 제 1 전극에는 열처리가 이루어질 수도 있다. 제 1 금속층은 Al을 포함할 수 있고, 제 2 층은 Ni를 포함할 수 있다. 또한, 제 1-1 층은 Cr을 포함할 수 있고, 제 1-2 층은 Ti를 포함할 수 있고, 제 3 층은 Au를 포함할 수 있다.
R1, R2, R3의 경우 본 발명의 실시예에 따른 제 1 전극이며, T1, T2-1, T2-2, T3-1, T3-2, T3-3은 변형된 제 1 전극이다. 여기서, 중간층은 제 2 층과 제 3 층 사이에 또 다른 층이 배치된 것을 의미한다. Rc, Rs,
Figure PCTKR2017012403-appb-I000003
는 각각 TLM 측정법에 의한 접촉저항, 면저항, 접촉비저항을 의미한다. 오믹 특성은 저항이 커질수록 저하된다.
Al(nm) Ni(nm) 중간층 구조 Rc Rs ρc
R1 120 50 - 11.38 52.79 2.21.E-03
T1 300 100 Cu/Ni 1299.39 -187.99 -8.08.E+00
R2 120 50 - 11.20 56.25 2.01.E-03
T2-1 120 100 Ti/Ni/Ti/Cu 12102.89 2556.98 5.16.E+01
T2-2 120 5 Cu 23.63 57.53 8.73.E-03
R3 120 50 - 14.48 66.88 2.82.E-03
T3-1 60 50 - 269.23 227.86 2.86.E-01
T3-2 90 50 - 20.80 67.17 5.80.E-03
T3-3 150 50 - 10.23 46.46 2.03.E-03
T1의 경우, 오믹 특성 향상을 위해 제 1 금속층(Al)의 두께를 300nm로 형성하고, 장벽 역할을 위해 제 2 층(Ni)의 두께를 100nm로 형성하였다. 또한, 제 2 층과 제 3 층 사이에 Cu/Ni의 중간층을 더 형성하였다. 여기서, Cu는 장벽 역할을 할 수 있다. 그러나, 이러한 경우, 오믹 특성 향상보다는 과도한 Al, Ni에 의하여 R1에 비해 접촉저항 값이 상당히 커지므로 오히려 오믹 특성이 저하될 것임을 예상할 수 있다. 특히, 면저항 및 접촉비저항 값이 음수 값을 나타내어, T1에는 오믹이 이루어지지 않았음을 알 수 있다. 따라서, T1은 제 1 전극으로 적절하지 않다.
T2-1의 경우, 제 1 금속층의 두께는 R2와 동일하다. T2-1은 제 2 층의 두께를 100nm로 형성하고, 중간층을 더 형성하여 R2에 비하여 장벽 역할이 향상될 수 있는지를 관찰하였다. 그러나, 제 2 층 및 중간층의 과도한 두께로 인하여 오히려 오믹이 이루어지지 않을 수 있다. 즉, T2-1은 접촉저항, 면저항 및 접촉 비저항이 R2에 비하여 상당히 커지므로 제 1 전극으로 적절하지 않다.
T2-2의 경우, 제 2 층의 두께를 줄이고, 대신 중간층에 Cu 장벽층을 추가하였다. 그러나, T2-2는 R2에 비하여 접촉 저항이 증가하여 오믹이 저하되므로 제 1 전극으로 적절하지 않다.
T3-1, T3-2의 경우, 제 1 금속층의 두께를 각각 60nm, 90nm로 형성하였다. T3-1의 경우, R3에 비하여 접촉 저항, 면저항, 접촉 비저항 모두 상당량이 증가하는 것을 확인할 수 있다. 즉, T3-1은 제 1 금속층의 두께가 제 2 층 대비 상대적으로 작아져 오믹이 이루어지지 않을 수 있다. 또한, T3-2의 경우, R3에 비하여 접촉 저항이 증가하는 것을 확인할 수 있다. 즉, T3-2는 제 1 금속층의 두께가 제 2 층 대비 상대적으로 작긴하지만, T3-1에 비해서는 두꺼우므로 오믹 특성이 저하될 수 있다. 결국, T3-1, T3-2는 제 1 금속층의 두께가 제 2 층에 비하여 상대적으로 작아 제 1 전극으로써 적절하지 않다.
T3-3의 경우, 제 1 금속층의 두께를 150으로 형성하였다. 이러한 경우, 접촉 저항, 면저항이 모두 R3에 비하여 감소하는 확인할 수 있다. 그러나, 도 9a를 참고하였을 때, 볼 업 현상 및 보이드가 상당히 많이 발생될 것임을 예상할 수 있다. 즉, T3-3은 접촉 저항, 면저항이 모두 낮아 오믹 특성이 향상될 수도 있으나, 표면 특성이 좋지 않으므로 제 1 전극으로 적절하지 않다.
도 11은 본 발명의 실시예에 따른 반도체 패키지의 개념도이다.
반도체 소자는 패키지로 구성되어, 수지(resin)나 레지스트(resist)나 SOD 또는 SOG의 경화용으로 사용될 수 있다. 또는, 반도체 소자는 치료용이나 의료용으로 사용되거나 공기 청정기나 정수기 등의 살균에 사용될 수도 있다.
도 11을 참고하면, 반도체 소자 패키지는 홈(3)이 형성된 몸체(2), 몸체(2)에 배치되는 반도체 소자(1), 및 몸체(2)에 배치되어 반도체 소자(1)와 전기적으로 연결되는 한 쌍의 리드 프레임(5a, 5b)을 포함할 수 있다. 반도체 소자(1)는 전술한 구성을 모두 포함할 수 있다.
몸체(2)는 자외선 광을 반사하는 재질 또는 코팅층을 포함할 수 있다. 몸체(2)는 복수의 층(2a, 2b, 2c, 2d, 2e)을 적층하여 형성할 수 있다. 복수의 층(2a, 2b, 2c, 2d, 2e)은 동일한 재질일 수도 있고 상이한 재질을 포함할 수도 있다.
홈(3)은 반도체 소자에서 멀어질수록 넓어지게 형성되고, 경사면에는 단차(3a)가 형성될 수 있다.
투광층(4)은 홈(3)을 덮을 수 있다. 투광층(4)은 글라스 재질일 있으나, 반드시 이에 한정하지 않는다. 투광층(4)은 자외선 광을 유효하게 투과할 수 있는 재질이면 특별히 제한하지 않는다. 홈(3)의 내부는 빈 공간일 수 있다
반도체 소자는 조명 시스템의 광원으로 사용되거나, 영상표시장치의 광원이나 조명장치의 광원으로 사용될 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다. 예시적으로, 반도체 소자와 RGB 형광체를 혼합하여 사용하는 경우 연색성(CRI)이 우수한 백색광을 구현할 수 있다.
상술한 반도체 소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.
발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시예는 이에 국한되지 않는다.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물;
    상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극;
    상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극;
    상기 제 2 전극 상에 배치되는 반사층; 및
    상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 포함하고,
    상기 캡핑층은 상기 반사층 상에 배치되는 제 1 층을 포함하며,
    상기 제 1 층은 Ti를 포함하는 반도체 소자.
  2. 제1항에 있어서,
    상기 캡핑층은,
    상기 제 1 층 상에 배치되고, 복수의 층을 포함하는 중간층을 더 포함하며,
    상기 중간층은 상기 제 1 층 상에 직접 배치되고, Ni를 포함하는 제 1 중간층을 포함하고,
    상기 제 1 층과 제 1 중간층의 두께 비는 1:1 내지 3:1인 반도체 소자.
  3. 제 1 항에 있어서,
    상기 캡핑층은, 상기 제 1 층 상에 배치되는 제 2 층을 더 포함하고, 상기 제 2 층은 Au를 포함하는 반도체 소자.
  4. 제 3 항에 있어서,
    상기 제 1 층은 상기 캡핑층의 일측에 배치되고, 상기 제 2 층은 상기 캡핑층의 타측에 배치되는 반도체 소자.
  5. 제 2 항에 있어서
    상기 중간층은 Ni를 포함하는 적어도 하나의 제 1 중간층을 포함하는 반도체 소자.
  6. 제5항에 있어서,
    상기 적어도 하나의 제 1 중간층 중 하나는 상기 제 1 층 상에 배치되는 반도체 소자.
  7. 제5항에 있어서,
    상기 제 1 층과 상기 제 1 중간층의 두께 비는 1:1 내지 3:1인 반도체 소자.
  8. 제5항에 있어서,
    상기 중간층은 Ti를 포함하는 적어도 하나의 제 2 중간층을 더 포함하는 반도체 소자.
  9. 제 1 항에 있어서,
    상기 제 2 전극과 반사층 사이에는 접합층이 더 배치되는 반도체 소자.
  10. 제 1 항에 있어서,
    상기 발광 구조물은 상기 제 2 도전형 반도체층과 활성층을 관통하여 상기 제 1 도전형 반도체층의 일부 영역까지 배치되는 복수의 리세스를 더 포함하고,
    상기 제 1 전극은 상기 복수의 리세스 내부에 배치되는 반도체 소자.
  11. 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물;
    상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극; 및
    상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극;을 포함하고,
    상기 제 1 전극은 제 1 층, 제 2 층 및 제 3 층을 포함하며,
    상기 제 1 층은 제 1 금속을 포함하는 제 1 금속층을 포함하고,
    상기 제 1 금속의 확산 계수는 상기 제 3 층이 포함하는 제 3 금속의 확산 계수보다 크고,
  12. 제11항에 있어서,
    상기 제 2 층의 두께는 상기 제 1 금속층의 두께의 0.4배 내지 0.53배인 반도체 소자.
  13. 제 11 항에 있어서,
    상기 제 2 층은 상기 제 1 금속층과 제 3 층의 사이에 배치되는 반도체 소자.
  14. 제11항에 있어서,
    상기 제 1 층은, 제 1-1 층; 및 상기 제 1-1 층과 제 1 금속층 사이에 배치되는 1-2 층을 더 포함하고,
    상기 제 1 금속층의 두께는 상기 제 1-1 층 및 제 1-2 층의 두께의 합의 1.5 내지 2.5배인 반도체 소자.
  15. 제14항에 있어서,
    상기 제 1-1 층은 Cr을 포함하고, 상기 제 1-2 층은 Ti를 포함하는 반도체 소자.
  16. 제 11 항에 있어서,
    상기 제 2 전극 상에 배치되는 반사층; 및 상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 더 포함하는 반도체 소자.
  17. 제 11 항에 있어서,
    상기 발광 구조물은 상기 제 2 도전형 반도체층과 활성층을 관통하여 상기 제 1 도전형 반도체층의 일부 영역까지 배치되는 복수의 리세스를 더 포함하고,
    상기 제 1 전극은 상기 복수의 리세스 내부에 배치되는 반도체 소자.
  18. 제11항에 있어서,
    상기 제 1 층은 제 1 영역 및 제 2 영역을 포함하고,
    상기 제 2 영역이 포함하는 제 1 금속의 비율은 상기 제 1 영역이 포함하는 제 1 금속의 비율보다 크고,
    상기 제 1 영역과 제 2 영역의 두께 비는 3:7 내지 6.3:3.5인 반도체 소자.
  19. 제 17항에 있어서,
    상기 제 1 금속은 Al이고,
    상기 제 1 영역의 Al의 비율과 상기 제 2 영역의 Al의 비율의 비는 1:1.5 내지 1:2.5인 반도체 소자.
  20. 몸체; 및
    상기 몸체에 배치되는 반도체 소자를 포함하고,
    상기 반도체 소자는,
    제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물;
    상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극;
    상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극;
    상기 제 2 전극 상에 배치되는 반사층; 및
    상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 포함하고,
    상기 캡핑층은 상기 반사층 상에 배치되는 제 1 층을 포함하며,
    상기 제 1 층은 Ti를 포함하는 반도체 소자 패키지.
PCT/KR2017/012403 2016-11-03 2017-11-03 반도체 소자 및 이를 포함하는 반도체 소자 패키지 WO2018084631A1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN202210379245.4A CN114725267A (zh) 2016-11-03 2017-11-03 半导体器件和包括该半导体器件的半导体器件封装
CN202210379216.8A CN114725264A (zh) 2016-11-03 2017-11-03 半导体器件和包括该半导体器件的半导体器件封装
US16/347,010 US10847676B2 (en) 2016-11-03 2017-11-03 Semiconductor device and semiconductor device package including same
CN201780068543.9A CN109923682B (zh) 2016-11-03 2017-11-03 半导体器件和包括该半导体器件的半导体器件封装
EP17868255.5A EP3537486A4 (en) 2016-11-03 2017-11-03 SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE HOUSING CONTAINING IT
JP2019523753A JP7099726B2 (ja) 2016-11-03 2017-11-03 半導体素子およびこれを含む半導体素子パッケージ
JP2022101078A JP2022153366A (ja) 2016-11-03 2022-06-23 半導体素子およびこれを含む半導体素子パッケージ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020160145902A KR102607885B1 (ko) 2016-11-03 2016-11-03 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR10-2016-0145902 2016-11-03
KR1020160148887A KR102577879B1 (ko) 2016-11-09 2016-11-09 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR10-2016-0148887 2016-11-09

Publications (1)

Publication Number Publication Date
WO2018084631A1 true WO2018084631A1 (ko) 2018-05-11

Family

ID=62076935

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/012403 WO2018084631A1 (ko) 2016-11-03 2017-11-03 반도체 소자 및 이를 포함하는 반도체 소자 패키지

Country Status (5)

Country Link
US (1) US10847676B2 (ko)
EP (1) EP3537486A4 (ko)
JP (2) JP7099726B2 (ko)
CN (3) CN114725267A (ko)
WO (1) WO2018084631A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102575569B1 (ko) * 2018-08-13 2023-09-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
CN117393680B (zh) * 2023-12-12 2024-04-12 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120126824A (ko) * 2011-05-13 2012-11-21 (주)버티클 반도체 소자 및 그 제조 방법
KR20120126856A (ko) * 2011-05-13 2012-11-21 삼성전자주식회사 반도체 발광다이오드 칩 및 이를 이용한 발광장치
KR20120132212A (ko) * 2011-05-27 2012-12-05 엘지이노텍 주식회사 발광소자, 발광 모듈 및 발광 소자 제조방법
US20130146910A1 (en) * 2010-03-01 2013-06-13 Osram Opto Semiconductors Gmbh Light emitting diode chip
KR20140057811A (ko) * 2012-11-05 2014-05-14 일진엘이디(주) 열전도성 기판을 갖는 반도체 발광소자

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4005275B2 (ja) * 1999-08-19 2007-11-07 日亜化学工業株式会社 窒化物半導体素子
US6326294B1 (en) * 2000-04-27 2001-12-04 Kwangju Institute Of Science And Technology Method of fabricating an ohmic metal electrode for use in nitride compound semiconductor devices
JP4733371B2 (ja) * 2004-08-18 2011-07-27 三菱化学株式会社 ｎ型窒化物半導体用のオーミック電極およびその製造方法
TWI398018B (zh) * 2008-09-30 2013-06-01 Epistar Corp 一種製造發光元件陣列之方法
KR101028329B1 (ko) * 2010-04-28 2011-04-12 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
US9269878B2 (en) 2011-05-27 2016-02-23 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
JP2013030634A (ja) * 2011-07-28 2013-02-07 Showa Denko Kk 半導体発光素子
KR101969334B1 (ko) * 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
JP5787739B2 (ja) * 2011-12-16 2015-09-30 株式会社東芝 半導体発光装置およびその製造方法
KR101936312B1 (ko) * 2012-10-09 2019-01-08 엘지이노텍 주식회사 발광소자
JP6159130B2 (ja) * 2013-04-12 2017-07-05 スタンレー電気株式会社 半導体発光素子
JP6466653B2 (ja) * 2013-05-17 2019-02-06 スタンレー電気株式会社 窒化物半導体発光素子、および窒化物半導体ウェーハ
JP6192378B2 (ja) * 2013-06-18 2017-09-06 学校法人 名城大学 窒化物半導体発光素子
KR20150139194A (ko) * 2014-06-03 2015-12-11 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
JP6299540B2 (ja) * 2014-09-16 2018-03-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
CN104362239B (zh) * 2014-11-19 2017-02-08 湘能华磊光电股份有限公司 一种led电极结构及其制作方法
CN110676286B (zh) * 2015-02-13 2024-01-19 首尔伟傲世有限公司 发光元件以及发光二极管
JP6696215B2 (ja) * 2015-04-16 2020-05-20 三菱マテリアル株式会社 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130146910A1 (en) * 2010-03-01 2013-06-13 Osram Opto Semiconductors Gmbh Light emitting diode chip
KR20120126824A (ko) * 2011-05-13 2012-11-21 (주)버티클 반도체 소자 및 그 제조 방법
KR20120126856A (ko) * 2011-05-13 2012-11-21 삼성전자주식회사 반도체 발광다이오드 칩 및 이를 이용한 발광장치
KR20120132212A (ko) * 2011-05-27 2012-12-05 엘지이노텍 주식회사 발광소자, 발광 모듈 및 발광 소자 제조방법
KR20140057811A (ko) * 2012-11-05 2014-05-14 일진엘이디(주) 열전도성 기판을 갖는 반도체 발광소자

Also Published As

Publication number Publication date
JP2022153366A (ja) 2022-10-12
EP3537486A1 (en) 2019-09-11
CN114725267A (zh) 2022-07-08
CN109923682A (zh) 2019-06-21
JP2019533908A (ja) 2019-11-21
JP7099726B2 (ja) 2022-07-12
EP3537486A4 (en) 2020-08-12
CN109923682B (zh) 2022-05-03
CN114725264A (zh) 2022-07-08
US10847676B2 (en) 2020-11-24
US20190259910A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
WO2017222341A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2017191966A1 (ko) 반도체 소자 패키지
WO2017030396A1 (ko) 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
WO2016064134A2 (en) Light emitting device and method of fabricating the same
WO2018117699A1 (ko) 반도체 소자
WO2018088851A1 (ko) 반도체 소자
WO2018097649A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2017135763A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2017034356A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2017213455A1 (ko) 반도체 소자
WO2013183888A1 (ko) 발광소자
WO2016117905A1 (ko) 광원 모듈 및 조명 장치
WO2018106030A9 (ko) 발광소자
WO2017078441A1 (ko) 반도체 소자
WO2020040449A1 (ko) 반도체 소자
WO2018128419A1 (ko) 반도체 소자 및 이를 포함하는 발광소자 패키지
WO2019103556A1 (ko) 반도체 소자
WO2018084631A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2017217764A1 (ko) 반도체 소자
WO2019194646A1 (ko) 반도체 소자
WO2018135908A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2019182394A1 (ko) 반도체 소자
WO2018190618A1 (ko) 반도체 소자
WO2019054750A1 (ko) 발광소자 패키지 및 광원 장치
WO2018016894A1 (ko) 반도체 소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17868255

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019523753

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2017868255

Country of ref document: EP

Effective date: 20190603