WO2018016894A1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
WO2018016894A1
WO2018016894A1 PCT/KR2017/007830 KR2017007830W WO2018016894A1 WO 2018016894 A1 WO2018016894 A1 WO 2018016894A1 KR 2017007830 W KR2017007830 W KR 2017007830W WO 2018016894 A1 WO2018016894 A1 WO 2018016894A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
area
recess
conductive semiconductor
recesses
Prior art date
Application number
PCT/KR2017/007830
Other languages
English (en)
French (fr)
Inventor
박수익
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160092306A external-priority patent/KR102568298B1/ko
Priority claimed from KR1020160095706A external-priority patent/KR102551894B1/ko
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to CN202210586457.XA priority Critical patent/CN114864781A/zh
Priority to JP2019502713A priority patent/JP7051131B2/ja
Priority to US16/319,051 priority patent/US11183614B2/en
Priority to EP17831367.2A priority patent/EP3490012B1/en
Priority to CN201780044849.0A priority patent/CN109564956B/zh
Publication of WO2018016894A1 publication Critical patent/WO2018016894A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61L—METHODS OR APPARATUS FOR STERILISING MATERIALS OR OBJECTS IN GENERAL; DISINFECTION, STERILISATION OR DEODORISATION OF AIR; CHEMICAL ASPECTS OF BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES; MATERIALS FOR BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES
    • A61L2/00—Methods or apparatus for disinfecting or sterilising materials or objects other than foodstuffs or contact lenses; Accessories therefor
    • A61L2/02—Methods or apparatus for disinfecting or sterilising materials or objects other than foodstuffs or contact lenses; Accessories therefor using physical phenomena
    • A61L2/08—Radiation
    • A61L2/10—Ultra-violet radiation
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61L—METHODS OR APPARATUS FOR STERILISING MATERIALS OR OBJECTS IN GENERAL; DISINFECTION, STERILISATION OR DEODORISATION OF AIR; CHEMICAL ASPECTS OF BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES; MATERIALS FOR BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES
    • A61L2/00—Methods or apparatus for disinfecting or sterilising materials or objects other than foodstuffs or contact lenses; Accessories therefor
    • A61L2/26—Accessories or devices or components used for biocidal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61L—METHODS OR APPARATUS FOR STERILISING MATERIALS OR OBJECTS IN GENERAL; DISINFECTION, STERILISATION OR DEODORISATION OF AIR; CHEMICAL ASPECTS OF BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES; MATERIALS FOR BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES
    • A61L2202/00—Aspects relating to methods or apparatus for disinfecting or sterilising materials or objects
    • A61L2202/10—Apparatus features
    • A61L2202/11—Apparatus for generating biocidal substances, e.g. vaporisers, UV lamps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Definitions

  • the embodiment relates to a semiconductor device.
  • a semiconductor device including a compound such as GaN, AlGaN, etc. has many advantages, such as having a wide and easy-to-adjust band gap energy, and can be used in various ways as a light emitting device, a light receiving device, and various diodes.
  • light emitting devices such as light emitting diodes and laser diodes using semiconductors of Group 3-5 or Group 2-6 compound semiconductors have been developed through the development of thin film growth technology and device materials.
  • Various colors such as blue and ultraviolet light can be realized, and efficient white light can be realized by using fluorescent materials or combining colors.Low power consumption, semi-permanent lifespan, and fast response speed compared to conventional light sources such as fluorescent and incandescent lamps can be realized. It has the advantages of safety, environmental friendliness.
  • a light-receiving device such as a photodetector or a solar cell
  • a group 3-5 or 2-6 compound semiconductor material of a semiconductor the development of device materials absorbs light in various wavelength ranges to generate a photocurrent.
  • light in various wavelengths can be used from gamma rays to radio wavelengths. It also has the advantages of fast response speed, safety, environmental friendliness and easy control of device materials, making it easy to use in power control or microwave circuits or communication modules.
  • the semiconductor device may replace a light emitting diode backlight, a fluorescent lamp, or an incandescent bulb, which replaces a cold cathode tube (CCFL) constituting a backlight module of an optical communication means, a backlight of a liquid crystal display (LCD) display device.
  • CCFL cold cathode tube
  • LCD liquid crystal display
  • the light emitting device that emits light in the ultraviolet wavelength region can be used for curing, medical treatment, and sterilization by curing or sterilizing.
  • light generated in the active layer may travel in a side direction or a lower direction in addition to the upper direction of the active layer.
  • the higher the composition of Al the higher the amount of light emitted to the side. Therefore, there is a problem in that the light propagation path of the light emitted from the semiconductor device is lengthened or absorbed in the semiconductor structure.
  • the embodiment provides a semiconductor device having improved light extraction efficiency.
  • the embodiment provides a semiconductor device in which light output is improved and an operating voltage is reduced.
  • a semiconductor device includes a first conductive semiconductor layer, a second conductive semiconductor layer, an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer, A plurality of first recesses penetrating through the second conductive semiconductor layer and the active layer to a portion of the first conductive semiconductor layer and a second recess disposed between the plurality of first recesses.
  • a semiconductor structure A plurality of first electrodes disposed in the plurality of first recesses and electrically connected to the first conductive semiconductor layer; A plurality of second electrodes electrically connected to the second conductive semiconductor layer; And a reflective layer disposed inside the second recess, wherein the sum of the areas of the plurality of first recesses and the areas of the second recesses is less than 60% of the maximum area of the first structure in the first direction.
  • the areas of the plurality of first recesses and the areas of the second recesses may be areas formed on the lower surface of the semiconductor structure, and the first direction may be a direction perpendicular to the thickness direction of the semiconductor structure.
  • the distance between the plurality of second electrodes may be 3 ⁇ m or more and 60 ⁇ m or less.
  • the reflective layer may have a width of 3 ⁇ m or more and 30 ⁇ m or less.
  • the distance between the plurality of second electrodes and the width of the reflective layer may be the same.
  • An area in which the plurality of first electrodes are electrically connected to the first conductive semiconductor layer may be 6.0% to 11.0% of the maximum area in the first direction of the semiconductor structure.
  • An area in which the plurality of second electrodes are electrically connected to the second conductive semiconductor layer may be 40% to 60% of a maximum area of the first structure in the first structure.
  • the ratio of the area where the plurality of first electrodes are electrically connected with the first conductive semiconductor layer and the area where the plurality of second electrodes are electrically connected with the second conductive semiconductor layer is 1: 4 or more 1: May be 10 or less.
  • the semiconductor structure may include a plurality of first regions defined by the second recess, and the plurality of first electrodes may be disposed in the first region, respectively.
  • the area of the first region may be 2.0 to 5.0 times the first electrode.
  • An area of the plurality of first regions may be 2.0 times to 5.0 times the first recess.
  • the reflective layer may include an extension part extending from the second recess to contact the second electrode.
  • It may include a capping layer covering the reflective layer and the second electrode.
  • a second electrode pad may be electrically connected to the capping layer.
  • It may include a lower reflective layer electrically connected to the plurality of first electrodes.
  • It may include a substrate electrically connected to the lower reflective layer.
  • the semiconductor structure may generate light in an ultraviolet wavelength band.
  • the first conductive semiconductor layer includes a first layer disposed adjacent to the active layer and a second layer disposed on the first layer, wherein the second layer has a higher Al composition than the first layer.
  • One electrode may be disposed on the first layer.
  • a semiconductor device includes a first conductive semiconductor layer, a second conductive semiconductor layer, an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer, A plurality of first recesses penetrating through the second conductive semiconductor layer and the active layer to a portion of the first conductive semiconductor layer and a second recess disposed between the plurality of first recesses.
  • a semiconductor structure A plurality of first electrodes disposed in the plurality of first recesses and electrically connected to the first conductive semiconductor layer; A plurality of second electrodes electrically connected to the second conductive semiconductor layer; And a reflective layer disposed inside the second recess, wherein the semiconductor structure includes a plurality of first regions defined by the second recess, and an area ratio between the first recess and the first region is 1: 4 to 1: 8.
  • the plurality of second electrodes may include a plurality of sub-electrodes disposed in the first region.
  • the semiconductor structure may include a second region disposed between a side surface and the second recess.
  • the separation distance between the second recess and the side surface of the semiconductor structure may be 1.0 ⁇ m to 10 ⁇ m.
  • the plurality of second electrodes may include edge electrodes disposed in the second region.
  • light extraction efficiency may be improved.
  • the light output can be improved.
  • the operating voltage can be improved.
  • FIG. 1 is a cross-sectional view of a semiconductor device according to an embodiment
  • FIG. 2 is a conceptual diagram illustrating a process in which light is upwardly reflected by a reflective layer
  • FIG. 3 is an enlarged view of portion A of FIG. 1,
  • FIG. 5 is a plan view of a semiconductor device according to an embodiment
  • FIG. 6 is a diagram illustrating a distribution of current densities of semiconductor devices
  • 7A is a view showing a first region
  • FIG. 7B is a diagram for explaining the distance between the first regions
  • FIG. 8 is a view showing the area of a p-electrode
  • FIG. 9 is a photograph of a semiconductor device according to a first embodiment of the present invention.
  • FIG. 10 is a photograph of a semiconductor device according to a second embodiment of the present invention.
  • FIG. 11 is a photograph of a semiconductor device according to a third embodiment of the present invention.
  • 13 is a graph measuring operating voltages of semiconductor devices according to the first to third embodiments.
  • FIG. 14 is a photograph of a semiconductor device according to a fourth embodiment of the present invention.
  • FIG. 15 is a photograph of a semiconductor device according to a fifth embodiment of the present invention.
  • FIG. 16 is a photograph of a semiconductor device according to a sixth embodiment of the present invention.
  • FIG. 17 is a photograph of a semiconductor device according to a seventh embodiment of the present invention.
  • FIG. 18 is a photograph of a semiconductor device according to an eighth embodiment of the present invention.
  • 19 is a graph illustrating light output of semiconductor devices according to fourth to eighth embodiments.
  • 20 is a graph measuring operating voltages of semiconductor devices according to the fourth to eighth embodiments.
  • FIG. 21 is a SEM photograph showing a cross section of an eighth embodiment of the present invention.
  • FIG. 22 is a plan view of a semiconductor device according to a ninth embodiment of the present invention.
  • FIG. 23 is an enlarged view of a portion C of FIG. 22,
  • 25 is a plan view of a semiconductor device according to a tenth embodiment of the present invention.
  • 26A and 26B illustrate a semiconductor device according to an eleventh embodiment of the present invention.
  • FIG. 27 is a view showing a semiconductor device according to a twelfth embodiment of the present invention.
  • FIG. 28 is a view showing a semiconductor device according to a thirteenth embodiment of the present invention.
  • 29 is a conceptual diagram of a semiconductor device package according to an embodiment of the present disclosure.
  • FIG. 30 is a plan view of a semiconductor device package according to an embodiment of the present disclosure.
  • FIG. 31 is a modified example of FIG. 30.
  • FIG. 1 is a cross-sectional view of a semiconductor device according to an exemplary embodiment of the present disclosure
  • FIG. 2 is a conceptual diagram illustrating a process in which light is upwardly reflected by a reflective layer
  • FIG. 3 is an enlarged view of portion A of FIG. 1
  • FIG. 4 is It is a figure for demonstrating the height difference of a 1st recess and a 2nd recess.
  • a semiconductor device may include a semiconductor structure 120 including a first conductive semiconductor layer 122, a second conductive semiconductor layer 126, and an active layer 124, and a first conductive layer.
  • the first electrode 142 electrically connected to the semiconductor semiconductor layer 122, the second electrode 146 electrically connected to the second conductive semiconductor layer 126, and the second recess 127. It includes a reflective layer 135 disposed.
  • the semiconductor structure 120 may output light in the ultraviolet wavelength band.
  • the semiconductor structure 120 may output light in the near ultraviolet wavelength band (UV-A), may output light in the far ultraviolet wavelength band (UV-B), or light in the deep ultraviolet wavelength band (UV-A). C) can be released.
  • the ultraviolet wavelength band may be determined by the composition ratio of Al of the semiconductor structure 120.
  • the light (UV-A) in the near ultraviolet wavelength band may have a wavelength in the range of 320 nm to 420 nm
  • the light in the far ultraviolet wavelength band (UV-B) may have a wavelength in the range of 280 nm to 320 nm
  • deep ultraviolet light Light in the wavelength band (UV-C) may have a wavelength in the range of 100nm to 280nm.
  • each semiconductor layer of the semiconductor structure 120 includes In x1 Al y1 Ga 1 -x1- y1 N (0 ⁇ x1 ⁇ 1 , 0 ⁇ y1) containing aluminum. ⁇ 1, 0 ⁇ x1 + y1 ⁇ 1) material.
  • the composition of Al can be represented by the ratio of the total atomic weight and the Al atomic weight including the In atomic weight, the Ga atomic weight, and the Al atomic weight.
  • the Al composition is 40%, the composition of Ga may be Al 40 Ga 60 N, which is 60%.
  • the meaning that the composition is low or high may be understood as the difference (% point) of the composition% of each semiconductor layer.
  • the aluminum composition of the first semiconductor layer is 30% and the aluminum composition of the second semiconductor layer is 60%, the aluminum composition of the second semiconductor layer is 30% higher than the aluminum composition of the first semiconductor layer. Can be.
  • the semiconductor structure 120 includes a plurality of first recesses 128 formed through the second conductive semiconductor layer 126 and the active layer 124 to a portion of the first conductive semiconductor layer 122, and a plurality of first recesses 128. At least one second recess 127 disposed between the first recesses 128.
  • the first insulating layer 131 may be formed on the first recess 128 and the second recess 127.
  • the first insulating layer 131 may electrically insulate the reflective layer 135 from the active layer 124 and the first conductive semiconductor layer 122.
  • the first insulating layer 131 may extend from the first recess 128 and the second recess 127 onto the second conductive semiconductor layer 126.
  • the first electrode 142 and the second electrode 146 may be ohmic electrodes.
  • the first electrode 142 and the second electrode 146 are indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZO), and indium gallium zinc oxide (IGZO).
  • IGTO Indium gallium tin oxide
  • AZO aluminum zinc oxide
  • ATO antimony tin oxide
  • GZO gallium zinc oxide
  • IZO IZO Nitride
  • AGZO Al-Ga ZnO
  • IGZO In-Ga ZnO
  • ZnO IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, or Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, At least one of Ru, Mg, Zn, Pt, Au, and Hf may be formed, but is not limited thereto.
  • the reflective layer 135 may be disposed in the second recess 127.
  • the reflective layer 135 may be disposed on the first insulating layer 131 in the second recess 127.
  • the reflective layer 1335 may include a conductive material.
  • the reflective layer 135 may include Al (aluminum).
  • the thickness of the aluminum reflective layer 135 is about 30 nm to 100 nm, the light of the ultraviolet wavelength band may reflect 80% or more. Therefore, the light emitted from the active layer 124 can be prevented from being absorbed in the semiconductor layer.
  • TM mode GaN-based blue light emitting device
  • light L1 may be upwardly reflected by the reflective layer 135 by etching the portion of the region having a weak current density and forming the reflective layer 135. Therefore, light absorption may be reduced and light extraction efficiency may be improved in the semiconductor structure 120.
  • the orientation angle of the semiconductor device can be adjusted.
  • the first conductive semiconductor layer 122 may be formed of a compound semiconductor such as a group III-V group or a group II-VI, and the first dopant may be doped into the first conductive semiconductor layer 122.
  • the first conductive semiconductor layer 122 is a semiconductor material having a composition formula of Inx1Aly1Ga1-x1-y1N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, 0 ⁇ x1 + y1 ⁇ 1), for example, AlGaN, AlN, InAlGaN or the like can be selected.
  • the first dopant may be an n-type dopant such as Si, Ge, Sn, Se, or Te. When the first dopant is an n-type dopant, the first conductive semiconductor layer 122 doped with the first dopant may be an n-type semiconductor layer.
  • the first conductive semiconductor layer 122 may have a first layer 122a having a relatively low Al composition and a second layer 122b having a relatively high Al composition.
  • the second layer 122b may have an Al composition of 60% to 70%, and the first layer 122a may have an Al composition of 40% to 50%.
  • the first layer 122a may be disposed adjacent to the active layer 124.
  • the aluminum composition of the first layer 122a may be higher than that of the well layer. In this case, the problem that the first layer 122a absorbs the light generated by the active layer 124 may be improved.
  • the first layer 122a may be 5% to 10% higher than the aluminum composition of the well layer, but is not limited thereto.
  • the first electrode 142 may be disposed on the first layer 122a to ensure a relatively smooth current injection characteristic. That is, the first recess 128 is preferably formed to the region of the first layer 122a. This is because the second layer 122b has a high composition of aluminum and relatively low current spreading characteristics.
  • the active layer 124 is a layer where electrons (or holes) injected through the first conductive semiconductor layer 122 meet holes (or electrons) injected through the second conductive semiconductor layer 126.
  • the active layer 124 transitions to a low energy level as electrons and holes recombine, and may generate light having a corresponding wavelength.
  • the active layer 124 may be any one of a single well structure, a multi well structure, a single quantum well structure, a multi quantum well (MQW) structure in which a well layer and a barrier layer are alternately disposed, a quantum dot structure, or a quantum line structure.
  • the structure of the active layer 124 is not limited thereto.
  • the well layer and the barrier layer of the active layer 124 may both comprise aluminum.
  • the second conductive semiconductor layer 126 is formed on the active layer 124, and may be implemented as a compound semiconductor such as a group III-V group or a group II-VI group, and a second layer on the second conductive semiconductor layer 126. Dopants may be doped.
  • the second conductive semiconductor layer 126 is formed of a semiconductor material or AlInN having a composition formula of In x5 Al y2 Ga 1 -x5- y2 N (0 ⁇ x5 ⁇ 1, 0 ⁇ y2 ⁇ 1, 0 ⁇ x5 + y2 ⁇ 1). , AlGaAs, GaP, GaAs, GaAsP, AlGaInP may be formed of a material selected from.
  • the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, or Ba
  • the second conductive semiconductor layer 126 doped with the second dopant may be a p-type semiconductor layer.
  • the second conductive semiconductor layer 126 is AlGaN
  • hole injection may not be smooth due to low electrical conductivity. Therefore, GaN having relatively high electrical conductivity may be disposed on the bottom surface of the second conductive semiconductor layer 126.
  • the thickness d2 of the first electrode 142 may be thinner than the thickness d3 of the first insulating layer 131, and may have a distance d4 of 1 ⁇ m to 4 ⁇ m from the first insulating layer 131. Can be.
  • the thickness d2 of the first electrode 142 may be 40% to 80% of the thickness d3 of the first insulating layer 131.
  • the step coverage characteristic caused when the lower electrode layer 165 is disposed may be caused by a decrease in the step coverage characteristic. Problems such as peeling and cracking can be solved.
  • the gap-fill characteristic of the second insulating layer 132 may be improved by having the separation distance d4 from the first insulating layer 131.
  • the reflective layer 135 may cover a portion of one side and the bottom surface of the second electrode 146.
  • the reflective layer 135, such as aluminum has a relatively poor step coverage, and may cause leakage current due to migration characteristics, which may lower reliability. Therefore, it may not be desirable that the reflective layer 1355 completely covers the second electrode 146.
  • the second electrode 146 may be disposed on the bottom surface 121 of the semiconductor structure.
  • the thickness of the second electrode 146 may be 80% or less of the thickness of the first insulating layer 131.
  • the distance S1 between the plurality of second electrodes may be 3 ⁇ m to 60 ⁇ m.
  • the distance S1 between the plurality of second electrodes is smaller than 3 ⁇ m, the width of the second recess 127 may be reduced, and thus it may be difficult to form the reflective layer 135 therein.
  • the distance exceeds 60 ⁇ m.
  • the area of the second electrode 146 may be reduced to increase the operating voltage, and the light output may be lowered due to the problem of removing the effective light emitting area.
  • the width S2 of the reflective layer may be 3 ⁇ m to 30 ⁇ m. If the width S2 of the reflective layer is smaller than 3 ⁇ m, it is difficult to form the reflective layer in the second recess 127. If the width S2 of the reflective layer is larger than 30 ⁇ m, the area of the second electrode 146 decreases, resulting in an increase in operating voltage. . Therefore, the distance S1 between the plurality of second electrodes may be equal to the width S2 of the reflective layer.
  • the width S2 of the reflective layer 135 may be equal to the width of the second recess 127.
  • the width of the first recess and the width of the second recess 127 may be the maximum widths formed on the lower surface 121 of the semiconductor structure.
  • the reflective layer 135 may include an extension part 135a extending from the second recess 127 toward the second electrode 146.
  • the extension 135a may electrically connect the second electrode 146 separated by the second recess 127 to each other.
  • the width S5 of the extension 135a may be 0 ⁇ m to 20 ⁇ m. When the width S5 is 20 ⁇ m or more, the step coverage characteristic may be degraded by completely covering the second electrode 146.
  • the width S4 of the reflective layer including the extension 135a may be 20 ⁇ m to 60 ⁇ m.
  • the second electrode 146 may have a first separation distance S3 of 0 ⁇ m to 4 ⁇ m from the first insulating layer 131. When the separation distance is longer than 4 ⁇ m, the second electrode 146 is disposed. The area may be narrowed to increase the operating voltage.
  • the reflective layer 135 may be disposed at the first separation distance S3 between the second electrode 146 and the first insulating layer 131, and the reflective layer 135 may be disposed within the first separation distance S3.
  • the side and top surfaces of the insulating layer 131 and the side and top surfaces of the second electrode 146 may be in contact with each other.
  • a region in which the reflective layer 135 is formed with the second conductive semiconductor layer 126 and the Schottky junction within the first separation distance S3 may be disposed, and current distribution may be facilitated by forming the Schottky junction. Can be.
  • An angle ⁇ 4 formed between the inclined portion of the reflective layer 135 and the lower surface of the second conductive semiconductor layer 126 may be 90 degrees to 145 degrees. If the inclination angle ⁇ 4 is smaller than 90 degrees, the second conductive semiconductor layer 126 may be difficult to etch. If the inclination angle ⁇ 4 is smaller than 145 degrees, the area of the active layer to be etched may be increased to reduce the luminous efficiency.
  • the capping layer 150 may cover the reflective layer 135 and the second electrode 146. Accordingly, the second electrode pad 166, the capping layer 150, the reflective layer 135, and the second electrode 146 may form one electrical channel.
  • the capping layer 150 may completely surround the reflective layer 135 and the second electrode 146 and may contact the side and top surfaces of the first insulating layer 131.
  • the capping layer 150 is formed of a material having good adhesion to the first insulating layer 131, and at least one material selected from the group consisting of materials such as Cr, Al, Ti, Ni, Au, and alloys thereof. It may be made of, it may be made of a single layer or a plurality of layers.
  • the thermal and electrical reliability of the reflective layer 135 and the second electrode 146 may be improved.
  • it may have a reflection function to reflect the light emitted between the first insulating layer 131 and the second electrode 146 to the top.
  • the capping layer 150 may be disposed at a second separation distance between the first insulating layer 131 and the second electrode 146.
  • the capping layer 150 may contact the side and top surfaces of the second electrode 146 and the side and top surfaces of the first insulating layer 131 at the second separation distance.
  • a region where a Schottky junction is formed by contacting the capping layer 150 and the second conductive semiconductor layer 126 within the second separation distance may be disposed, and current distribution may be facilitated by forming a Schottky junction. .
  • the lower electrode layer 165 and the bonding layer 160 may be disposed along the bottom surface of the semiconductor structure 120 and the shapes of the first recess 128 and the second recess 127. have.
  • the lower electrode layer 165 may be made of a material having excellent reflectance.
  • the lower electrode layer 165 may include aluminum.
  • the electrode layer 165 includes aluminum, the light extraction efficiency may be improved by reflecting light emitted from the active layer 124 toward the substrate 170.
  • the second insulating layer 132 electrically insulates the reflective layer 135, the second electrode 146, and the capping layer 150 from the lower electrode layer 165.
  • the lower electrode layer 165 may be electrically connected to the first electrode 142 through the second insulating layer 132.
  • the thickness of the first insulating layer 131 may be 40% to 80% of the thickness of the second insulating layer 132. When 40% to 80% is satisfied, the thickness of the first insulating layer 131 becomes thin and the upper surface of the reflective layer 135 approaches the first conductive semiconductor layer 122, thereby improving light extraction efficiency.
  • the thickness of the first insulating layer 131 may be 3000 ohms to 7000 ohms. If it is thinner than 3000 ohms strong, the electrical reliability may deteriorate, and if it is thicker than 7000 ohms strong, the reflective layer 135 when the reflective layer 135 and the capping layer 150 are disposed above and on the side of the first insulating layer 131. In addition, the step coverage characteristics of the capping layer 150 may not be good and may cause peeling or cracking. In the case of causing peeling or cracking, the electrical reliability may be deteriorated or the light extraction efficiency may be deteriorated.
  • the second insulating layer 132 may have a thickness of 4000 ohms to 10,000 ohms. If it is thinner than 4000 ohms, the electrical reliability of the device may deteriorate. If it is thicker than 10000 ohms, the reliability may be deteriorated by the pressure or thermal stress applied to the device during the process. Can cause a problem.
  • the thickness of the first insulating layer 131 and the second insulating layer 132 is not limited thereto.
  • the bonding layer 160 may comprise a conductive material.
  • the bonding layer 160 may include a material selected from the group consisting of gold, tin, indium, aluminum, silicon, silver, nickel, and copper, or an alloy thereof.
  • the substrate 170 may be made of a conductive material.
  • the substrate 170 may include a metal or a semiconductor material.
  • the substrate 170 may be a metal having excellent electrical conductivity and / or thermal conductivity. In this case, heat generated during the operation of the semiconductor device may be quickly released to the outside.
  • the substrate 170 may include a material selected from the group consisting of silicon, molybdenum, silicon, tungsten, copper, and aluminum, or an alloy thereof.
  • the second electrode pad 166 may be made of a conductive material.
  • the second electrode pad 166 may have a single layer or a multilayer structure, and may include titanium (Ti), nickel (Ni), silver (Ag), and gold (Au).
  • the second electrode pad 166 may have a structure of Ti / Ni / Ti / Ni / Ti / Au.
  • the second electrode pad 166 may have a recessed portion and a convex portion at an upper surface thereof because the center portion thereof is recessed. Wires (not shown) may be bonded to the recesses of the upper surface. Therefore, the adhesive area is widened, and the second electrode pad 166 and the wire may be more firmly bonded.
  • the second electrode pad 166 may reflect light, the closer the second electrode pad 166 is to the semiconductor structure 120, the light extraction efficiency may be improved.
  • the distance between the second electrode pad 166 and the semiconductor structure 120 may be 5 ⁇ m to 30 ⁇ m. If it is smaller than 10 ⁇ m, it is difficult to secure a process margin. If it is larger than 30 ⁇ m, the area in which the second electrode pad 166 is disposed in the entire device may be widened, thereby reducing the area of the light emitting layer 24 and reducing the amount of light.
  • the height of the convex portion of the second electrode pad 166 may be higher than that of the active layer 124. Accordingly, the second electrode pad 166 may reflect light emitted in the horizontal direction of the device from the active layer 124 to the top to improve light extraction efficiency and to control the direction angle.
  • Unevenness may be formed on the upper surface of the semiconductor structure. Such unevenness may improve extraction efficiency of light emitted from the semiconductor structure 120.
  • the unevenness may have a different average height according to the ultraviolet wavelength, and in the case of UV-C, the light extraction efficiency may be improved when the UV-C has a height of about 300 nm to 800 nm and an average of about 500 nm to 600 nm.
  • the passivation layer 180 may be disposed on the top and side surfaces of the semiconductor structure 12.
  • the passivation layer 180 may have a thickness of 2000 ohms to 5000 ohms. If it is smaller than 2000 ohms, it is not enough to protect the device from external moisture or foreign substances, which may worsen the electrical and optical reliability of the device, and if it is thicker than 5000 ohms, the stress on the device will increase, which will reduce the optical reliability. In this case, the cost of the device may increase as the process time increases.
  • the protrusion height H 1 of the second recess 127 may be greater than the protrusion height H 2 of the first recess 128.
  • the protrusion height may be defined as a vertical distance from the active layer 124 to the top surfaces of the first recesses 128 and the second recesses 127.
  • the protrusion height H 1 of the second recess 127 may satisfy the following Equation 1.
  • W 4 is the distance from the intermediate point C1 between the first recess 128 and the second recess 127 adjacent to each other to the top surface C2 of the second recess, and ⁇ 1 is 0.5 degrees. It is above and 5.0 degrees or less.
  • ⁇ 1 When ⁇ 1 is less than 0.5 degrees, the height of the reflective layer may be relatively low, which may make it difficult to perform an effective reflection function. In addition, if it exceeds 5.0 degrees, since the height of the reflective layer is too high, the area of the active layer is excessively reduced in proportion to it. In addition, there is a problem that the recess process and the insulation layer process need to be more precisely managed.
  • the distance from the intermediate point C1 to the upper surface C2 of the second recess may be 20 ⁇ m to 40 ⁇ m, and ⁇ 1 may be 2.3 degrees.
  • the protrusion height of the second recess 127 may be about 300 to 800 nm. In this case, the light emitted from the active layer 124 in the TM mode can be effectively reflected upward.
  • the second recess 127 may be formed higher than the first recess 128.
  • the present invention is not limited thereto, and the height of the first recess 128 and the height of the second recess 127 may be the same.
  • the inclination angle ⁇ 2 of the first recess 128 is 40 degrees to 70 degrees, or 60 degrees to 70 degrees
  • the inclination angle ⁇ 3 of the second recess 127 is 40 degrees to 70 degrees, Or 60 degrees to 70 degrees.
  • FIG. 5 is a plan view of a semiconductor device according to an embodiment
  • FIG. 6 is a view showing a distribution of current densities of a semiconductor device
  • FIG. 7A is a view showing a first region
  • FIG. 7B is a view illustrating a distance between the first regions
  • 8 is a diagram illustrating an area of a p-omic electrode.
  • the semiconductor device 100 may include a plurality of first regions 136 partitioned by a planar reflective layer 135 or a second recess.
  • the first recess 128, the second recess, the reflective layer 135, and the first region 136 may be regions formed on the bottom surface of the semiconductor structure.
  • the plurality of first regions 136 may be independent spaces spaced at predetermined intervals.
  • the plurality of first regions 136 may be light emitting regions.
  • the first region 136 may have various shapes.
  • the first region 136 may be polygonal or circular, such as a hexagon or an octagon.
  • the plurality of first electrodes 142 and the first recesses 128 may be disposed in the first region 136, respectively.
  • the reflective layer 135 may surround the first electrode 142 where the current is dispersed. Accordingly, light emitted from the periphery of the first electrode 142 may be upwardly reflected by the reflective layer 135 surrounding the first region 136.
  • the reflective layer 135 may be disposed in a region connecting regions having a current density of 30% to 40% or less based on 100% of the current density of the first electrode 142.
  • the distance from the center of the first recess to the center of the second recess disposed on the horizontal line may be 5 ⁇ m to 40 ⁇ m.
  • the active layer of the region having excellent current diffusion may be etched, which may cause a problem of low luminous efficiency.
  • the region having poor current diffusion characteristics may remain, resulting in deterioration of light extraction efficiency. Can be.
  • the reflective layer is formed in a region having a current density of less than 30%, the area of the light emitting region is too large, which may lower efficiency.
  • a large portion of the light emitted laterally is likely to be absorbed in the semiconductor structure.
  • the current dispersion effect may be weakened. Therefore, the current is distributed only in the vicinity of each of the first electrode 142, the current density can be sharply lowered at the far point. Therefore, the effective light emitting region P2 is narrowed.
  • the effective emission area P2 may be defined as a boundary point having a current density of 30% to 40% or less based on the neighboring point P1 of the first electrode having the highest current density.
  • the distance between 5 ⁇ m and 40 ⁇ m from the center of the first recess 128 may be defined as the boundary point. However, it may vary depending on the level of the injection current and the composition of Al.
  • the low current density region P3 between the first electrodes 142 has a low current density and hardly contributes to light emission. Therefore, the embodiment can improve the light extraction efficiency by forming a reflective layer in a region having a low current density.
  • the reflective layer 135 may include an inclined portion 135b and an upper surface portion 135c. Most of the light emitted from the active layer 124 may be upwardly reflected by the inclined portion 135b.
  • the first region 136 defined by the reflective layer 135 may have an area of 2.0 to 5.0 times the first electrode 142.
  • the reflective layer 135 may be formed in a region having a current density of 40% or less based on the first electrode 142.
  • the first region 136 defined by the reflective layer 135 may have an area of 2.0 to 5.0 times the first recess 128.
  • the area of the first region 136 may be adjusted according to the Al concentration of the semiconductor structure 120.
  • the distance T1 of the first recesses adjacent to each other may be the sum of the distance T2 from the center of the first recess to the second electrode and the distance S1 between the second electrodes.
  • the distance S1 between the second electrodes needs to be secured to at least 3 ⁇ m.
  • the sum of the areas of the plurality of first recesses 128 may be 12% to 24% of the horizontal maximum area of the semiconductor structure.
  • the area of the plurality of first recesses is greater than 24%, the interval T1 between the first recesses is narrowed. As a result, it may not be possible to secure the distance S1 between the second electrodes.
  • the area of the plurality of first recesses is smaller than 12%, the area of the n-electrode is small, making it difficult to spread sufficient current.
  • the distance T1 between the first recesses is 130 ⁇ m
  • the distance T2 from the center of the first recesses to the second electrode is 63.5 ⁇ m.
  • an interval of about 3 ⁇ m can be secured to form the weak reflective layer.
  • the distance T1 between the first recesses may be 101 ⁇ m, and the distance T2 from the center of the first recess to the second electrode may be 49 ⁇ m. . Therefore, the interval for forming the reflective layer of the first recess can be secured by about 3 ⁇ m.
  • the areas of the plurality of second electrodes 146 decrease.
  • the semiconductor structure 120 includes a plurality of first regions 136 defined by the second recess 127 and a second region defined between the side surface E1 and the second recess 127 of the semiconductor structure 120. 137 may include.
  • the spacing S1 between the first regions 136 may be equal to or wider than the width of the second recess 127.
  • the plurality of second electrodes 146 may include a plurality of sub electrodes 147 disposed in the first region 136 and an edge electrode 148 disposed in the second region 137.
  • the plurality of sub electrodes 147 may be disposed between the first recess and the second recess.
  • the plurality of sub electrodes 147 may be spaced apart from each other, but may be electrically connected to each other by a reflective layer.
  • the edge electrode 148 may be continuously disposed along the edge of the semiconductor structure 120. However, the present invention is not limited thereto, and the edge electrode 148 may be divided into a plurality. In addition, the edge electrode 148 may be omitted.
  • a distance d1 between the second recess 127 and the side surface E1 of the semiconductor structure 120 may be 1.0 ⁇ m to 10 ⁇ m. If the separation distance d1 is smaller than 1.0 mu m, it is difficult to secure the process margin. In addition, when the separation distance d1 is larger than 10 ⁇ m, an area participating in light emission may be reduced, and light extraction efficiency may be reduced.
  • the present invention is not limited thereto, and the second recess 127 and the reflective layer may be formed to the side surface E1 of the semiconductor structure 120. In this case, the edge electrode 148 may be divided into a plurality of edge electrodes.
  • FIG. 9 is a photograph of a semiconductor device according to a first embodiment of the present invention
  • FIG. 10 is a photograph of a semiconductor device according to a second embodiment of the present invention
  • FIG. 11 is a semiconductor device according to a third embodiment of the present invention.
  • 12 is a graph measuring light output of semiconductor devices according to the first to third embodiments
  • FIG. 13 is a graph measuring operating voltages of semiconductor devices according to the first to third embodiments.
  • FIG. 9 it can be seen that when there are 14 first recesses, only the periphery of the first electrode is emitted and the remaining part hardly emits light.
  • FIG. 10 when the number of first recesses is increased to 31, it can be seen that the light emitting area is wider than that of FIG. 9.
  • FIG. 11 it can be seen that the light emission as a whole compared to FIG. 10. That is, as the area of the first electrode is increased, current dispersion characteristics are improved, and most of the active layers participate in light emission.
  • the second embodiment in which the number of the first recesses 128 is 31 is 114.7% improvement.
  • the number of holes is 44, it can be seen that the light output is improved by 140.1%. That is, although the total area of the active layer is reduced, it can be seen that the area of the active layer participating in the light emission is increased.
  • the second embodiment of which the number of the first recesses 128 is 31 is based on 100% of the operating voltage of the first embodiment of which the number of the first recesses 128 is 14. It can be seen that it is lowered to 87%. In addition, when the number of holes is 44, it can be seen that the operating voltage is lowered to 78%. That is, it can be confirmed that the operating voltage is lowered by increasing the total area of the first electrode to improve the current dispersion characteristic.
  • FIG. 14 is a photograph of a semiconductor device according to a fourth embodiment of the present invention
  • FIG. 15 is a photograph of a semiconductor device according to a fifth embodiment of the present invention
  • FIG. 16 is a semiconductor device according to a sixth embodiment of the present invention.
  • 17 is a photograph of a semiconductor device according to a seventh embodiment of the present invention
  • FIG. 18 is a photograph of a semiconductor device according to an eighth embodiment of the present invention
  • FIG. 19 is a fourth to eighth embodiment.
  • 20 is a graph measuring light output of a semiconductor device according to an embodiment of the present disclosure
  • FIG. 20 is a graph measuring operating voltages of a semiconductor device according to embodiments of the present disclosure.
  • Table 1 shows the active layer area, the area (second area) of the p-omic electrode, the area of the recess, the area (first area) of the n-omic electrode, and the number of the first recesses of Examples 4 to 8. Measured.
  • the active layer area may be an area obtained by mesa etching the semiconductor structure, and may be an area ratio of the active layer based on the horizontal maximum area of the semiconductor structure.
  • the area of the semiconductor structure may be a horizontal maximum cross-sectional area of the mesa-etched area plus the recess area.
  • the area of the p electrode is an area ratio of the second electrode based on the horizontal maximum area of the semiconductor structure.
  • the area of the n electrode is an area ratio of the first electrode based on the horizontal maximum area of the semiconductor structure.
  • Examples 4 and 7 were experimented by forming the reflective layer, and Examples 5, 6, and 8 were experimented without forming the reflective layer.
  • the first area where the plurality of first electrodes 142 contact the first conductive semiconductor layer 122 may be 6.0% or more and 11% or less of the horizontal maximum cross-sectional area of the semiconductor structure 120.
  • the first area may be the sum of the areas where each of the first electrodes 142 contacts the first conductive semiconductor layer 122.
  • an area of the plurality of first recesses may be 12% to 24% of the horizontal maximum area of the semiconductor structure.
  • Examples 4 to 7 have a space for forming the reflective layer between the second electrodes, but in Example 8, there is no space for forming the reflective layer including the extension.
  • the second area where the second electrode 246 contacts the second conductive semiconductor layer 126 may be 40% or more and 60% or less of the horizontal maximum cross-sectional area of the semiconductor structure 120.
  • the second area may be a total area where the second electrode 246 contacts the second conductive semiconductor layer 126.
  • the second area is less than 40%, the area of the second electrode may be excessively small, resulting in an increase in operating voltage and inferior injection efficiency.
  • the second area exceeds 60%, the first area cannot be effectively expanded, which causes a problem of deterioration of electron injection efficiency.
  • the second area may be equal to or smaller than the areas of the plurality of first recesses and the second recesses formed on the bottom surface of the semiconductor structure. Therefore, the sum of the area of the plurality of first recesses and the area of the second recesses may be 60% or less of the horizontal maximum area of the semiconductor structure.
  • the third area is 60% or more of the horizontal maximum area of the semiconductor structure
  • the area of the second electrode is excessively small, making it difficult to form the reflective layer.
  • the area of the plurality of second recesses may be 4.8% to 5.7% of the horizontal maximum area of the semiconductor structure.
  • the area of the second recess is smaller than 4.8%, it is difficult to form the reflective layer.
  • the area of the second recess is larger than 5.7%, the second area is smaller and the operating voltage is increased.
  • the first area and the second area have an inverse relationship. That is, when the number of first recesses is increased to increase the number of first electrodes, the area of the second electrode is reduced. In order to increase the light output, the dispersion characteristics of electrons and holes must be balanced. In addition, it is important to determine an appropriate ratio between the first area and the second area in order to form the reflective layer.
  • the ratio (first area: second area) of the first area where the plurality of first electrodes contact the first conductive semiconductor layer and the second area where the second electrode contacts the second conductive semiconductor layer is 1: 4. It is preferable to control above. When the area ratio is smaller than 1: 4, it is difficult to secure a space for forming the reflective layer as in the eighth embodiment.
  • the first area may be relatively small as in Examples 1 and 2, thereby deteriorating the current dispersion characteristic.
  • the first area was only about 1.8%, and it was confirmed that the current injection efficiency was very low. As a result, light is emitted only in the region adjacent to the first electrode.
  • the area ratio of the first recess 128 and the first region 136 may be 1: 4 to 1: 8.
  • the area ratio is smaller than 1: 4, the number of first recesses 128 increases, making it difficult to secure a space for forming the reflective layer 135.
  • the area ratio is larger than 1: 8, the area of the n electrode may be relatively small, which may deteriorate the current dispersion characteristic.
  • the area ratio of the first recess 128 and the first region 136 is 1: 8, and in Embodiment 7, the area ratio of the first recess 128 and the first region 136 is 1: 4. to be.
  • the radius of the first recess is the same, it can be seen that as the number of the first recesses increases, the area of the first region gradually decreases.
  • the area of the first region 136 is the total area including the first recess.
  • the fifth exemplary embodiment in which the number of first recesses is 62 is reduced. have. That is, as in Example 4, the light extraction efficiency is improved by the reflective layer.
  • the light output is higher than in the eighth embodiment in which the number of the first recesses is 96 without the reflective layer.
  • the operating voltage did not change significantly even if the number of first recesses increased from 48 to 96.
  • the width S2 of the reflective layer 135 is about 4.5 ⁇ m, it may be confirmed that a crack has occurred in the reflective layer 135. Therefore, when the width of the second recess is narrowed to about 4.5 ⁇ m or less, it may be confirmed that it is difficult to form the reflective layer.
  • the width of the reflective layer may be controlled to about 3.0 ⁇ m. Therefore, the width S2 of the reflective layer is preferably formed to be greater than about 3.0 um.
  • FIG. 22 is a plan view of a semiconductor device according to a ninth embodiment of the present invention
  • FIG. 23 is an enlarged view of a portion C of FIG. 22
  • FIG. 24 is a photograph of a light emitting structure to which power is applied.
  • the first recess 128 may extend in the first direction (X direction) and be spaced apart in the second direction (Z direction).
  • the first direction may be a direction perpendicular to the thickness direction (Y direction) of the light emitting structure 120.
  • the width (area) of the first recess 128 and the second recess 127 is defined as an area formed under the light emitting structure 120.
  • the first electrode 142 may be disposed in the first recess 128.
  • the area of the first electrode 142 may be controlled by adjusting the number of the first recesses 128 or the length extending in the first direction.
  • the area of the first electrode needs to be wider than that of the GaN light emitting structure emitting blue light.
  • the current injection area can be increased.
  • the width W1 of the first recess 128 may be 30 ⁇ m or more and 60 ⁇ m or less.
  • the width W1 of the first recess 128 is smaller than 30 ⁇ m, it is difficult to secure a process margin in forming the first electrode 142 therein, and when the width W1 of the first recess 128 is larger than 60 ⁇ m, the active layer is excessively reduced. Light output may be lowered.
  • the distance d6 between the first recesses 128 may be 20 ⁇ m to 60 ⁇ m. If the distance d6 is smaller than 20 ⁇ m, the active layer may be excessively reduced to reduce the light output. If the distance d6 is smaller than 60 ⁇ m, the number of the first recesses 128 may be reduced to increase the number of the first electrodes 142. It is difficult to secure enough area.
  • An area of the plurality of first electrodes 142 may be 19% to 29% based on 100% of the maximum area in the first direction of the light emitting structure 120. If the area of the first electrode 142 is smaller than 19%, sufficient current injection and diffusion may be difficult. If the area of the first electrode 142 is larger than 29%, the active layer 124 and the second electrode 146 may be difficult. ) Has a problem that the light output is reduced and the operating voltage is increased because the area that can be disposed is reduced.
  • An area of the plurality of first recesses 128 may be 30% to 45% based on a maximum area of 100% in the first direction of the light emitting structure 120. If the area of the first recess 128 is smaller than 30%, the area of the first electrode 142 may be reduced. If the area of the first recess 128 is larger than 45%, the active layer 124 may be used. As the area in which the second electrode 146 may be disposed is reduced, there is a problem that the light output is lowered and the operating voltage is increased.
  • the plurality of second recesses 127 may extend in the first direction (X direction) and may be spaced apart in the second direction (Y direction). The second recess 127 may be disposed between the plurality of first recesses 128.
  • the reflective layer 135 may be disposed in the second recess 127. Accordingly, the reflective layer 135 may be disposed on both side surfaces of the plurality of first electrodes 142 to upwardly reflect light emitted from the periphery of the first electrode 142.
  • the width S2 of the reflective layer 135 may be equal to or wider than the width of the second recess 127.
  • Increasing the composition of aluminum may weaken the current dispersion effect. Therefore, the current is distributed only in the vicinity of each of the first electrode 142, the current density can be sharply lowered at the far point. Therefore, the effective light emitting region P2 is narrowed.
  • the effective emission area P2 may be defined as a boundary point having a current density of 30% to 40% or less based on the center of the first electrode 142 having a current density of 100%.
  • the distance from 5 ⁇ m to 40 ⁇ m in the second direction from the center of the first recess 128 may be defined as the boundary point. However, it may vary depending on the level of the injection current, the concentration of Al.
  • the reflective layer 135 may be disposed at an interface point having a current density of 30% to 40% or less. That is, in the exemplary embodiment, the light extraction efficiency may be improved by forming the reflective layer 135 in a region having a low current density.
  • the first direction length of the second recess 127 may be longer than the first direction length of the neighboring first recess 128. If the length of the second recess 127 is equal to or shorter than the length of the neighboring first recess 128, the light emitted from the end point of the first recess 128 may not be controlled.
  • first recess 128 adjacent to the second recess 127 may be two first recesses 128 disposed closest to the second recess 127 in the second direction (Z direction). Can be. That is, the second recess 127 may be formed longer than at least one of two first recesses 128 adjacent to each other.
  • One end of the second recess 127 may be longer than one end of the first recess 128 (d5).
  • the first direction length of the second recess 127 may be 104% or more of the first direction length of the first recess 128 disposed adjacently. In this case, light emitted from the periphery of both ends of the first electrode 142 may be effectively reflected upward.
  • a distance d1 between the second recess 127 and the side surface of the light emitting structure 120 may be 1.0 ⁇ m to 10 ⁇ m.
  • the separation distance d1 is smaller than 1.0 ⁇ m, it is difficult to secure a process margin and reliability may be lowered because the capping layer 150 may not be disposed to surround the reflective layer 135.
  • the separation distance d1 is larger than 10 ⁇ m, an area participating in light emission may be reduced, and light extraction efficiency may be reduced.
  • the present invention is not limited thereto, and the second recess 127 and the reflective layer 135 may be formed to the side surface of the light emitting structure 120.
  • An area of the plurality of second recesses 127 may be 4% to 10% based on a maximum area of 100% in the first direction of the light emitting structure 120.
  • the area of the second recess 127 is smaller than 4%, it is difficult to form the reflective layer 135 inside the second recess 127.
  • the area of the second recess 127 is larger than 10%, the area of the active layer may be reduced, and thus the light output may be weakened.
  • the area of the reflective layer 135 may be 46% to 70% based on 100% of the maximum area in the first direction of the light emitting structure 120.
  • the area of the reflective layer 135 reflecting the actual light may be equal to or smaller than the area of the second recess 127.
  • the area of the reflective layer 135 is an area including an extension part extending to the lower surface of the light emitting structure 120 to cover the second electrode 146.
  • the area of the second electrode 146 may be 57% to 86% based on 100% of the maximum area in the first direction of the light emitting structure 120. If the area of the second electrode 146 is smaller than 57%, the operating voltage may increase. If the area of the second electrode 146 is larger than 86%, the area of the first electrode 142 may be reduced, resulting in lower current injection and dispersion efficiency. .
  • the area of the second electrode 146 may be the remaining area of the light emitting structure 120 except for the areas of the first recess 128 and the second recess 127. Accordingly, the second electrode 146 may be one electrode connected as a whole.
  • FIG. 25 is a plan view illustrating a semiconductor device in accordance with a tenth embodiment of the present invention
  • FIGS. 26A and 26B illustrate a semiconductor device in accordance with an eleventh embodiment of the present invention
  • FIG. 27 illustrates a twelfth embodiment of the present invention
  • FIG. 28 is a view illustrating a semiconductor device according to an embodiment of the present disclosure.
  • FIG. 28 is a view illustrating a semiconductor device according to a thirteenth embodiment of the present invention.
  • the side reflector 135b may be connected to both ends of the plurality of reflective layers 135. That is, the third recess 129 may be formed at the edge of the light emitting structure 120, and the side reflector 135b may be formed in the third recess 129.
  • the reflective layer 135 and the side reflector 135b may include the same reflective material.
  • the reflective layer 135 and the side reflector 135b may include aluminum.
  • the plurality of reflective layers 135 and the side reflectors 135b may be electrically connected to each other or may be spaced apart from each other.
  • a plurality of first regions 136 may be formed.
  • the plurality of first regions 136 may be spaces spaced apart from each other by the plurality of reflective layers 135.
  • First recesses 128 and first electrodes 142 may be disposed in the plurality of first regions 136, respectively. According to this configuration, the light emitted from around the both ends of the first electrode 142 can be effectively reflected upward.
  • a plurality of second electrodes may be separated by the second recess 127 and the third recess.
  • the divided plurality of second electrodes 146 may be electrically connected to each other by an extension of the reflective layer 135.
  • the reflective layer 135 may not be disposed at the edge of the light emitting device. That is, the reflective layer 135 may be disposed at the edge or the first electrode 142 may be disposed at the edge due to various reasons such as a process margin.
  • the capping layer 150, the lower electrode layer 165, and the substrate 70 protrude from the edge portion Z1 of the semiconductor device to upwardly reflect the light L2 emitted from the active layer 124.
  • An angle between the capping layer 150 and the bottom surface of the second conductive semiconductor layer 126 may be 90 degrees to 145 degrees. When the angle is smaller than 90 degrees or larger than 145 degrees, the efficiency of reflecting light moving toward the side upwards may be inferior.
  • the light emitted between the plurality of first recesses 128 reflects upwardly from the reflective layer 135, and the light emitted from the edge of the light emitting structure 120 reflects upwardly of the capping layer 150.
  • the plurality of reflective layers 135 may extend in the second direction (Z direction) and be spaced apart in the first direction (X direction).
  • the arrangement of the first recess 128 and the second recess 127 may be appropriately modified according to the position of the electrode pad.
  • the first recess 128 and the first electrode 142 may extend in the first direction and the second direction, respectively. Accordingly, the first recess 128 may form a plurality of second regions 137 in regions crossing each other.
  • the plurality of reflective layers 135 may be disposed in the second regions 137 to reflect light upward.
  • the side reflector 135b may be disposed at an edge of the light emitting structure 120.
  • the plurality of reflective layers 135 and the side reflectors 135b may be electrically connected to each other through the second electrode.
  • the present invention is not limited thereto, and the plurality of reflective layers 135 and the side reflectors 135b may be electrically insulated.
  • FIG. 29 is a conceptual diagram of a semiconductor device package according to an embodiment of the present disclosure
  • FIG. 30 is a plan view of a semiconductor device package according to an embodiment of the present disclosure
  • FIG. 31 is a modification of FIG. 30.
  • the semiconductor device package may include a body 2 having a groove 3 formed therein, a semiconductor device 1 disposed on the body 2, and disposed in the body 2 to be electrically connected to the semiconductor device 1. It may include a pair of lead frames (5a, 5b) to be connected.
  • the semiconductor device 1 may include all of the above configurations.
  • the body 2 may include a material or a coating layer that reflects ultraviolet light.
  • the body 2 may be formed by stacking a plurality of layers 2a, 2b, 2c, 2d, and 2e.
  • the plurality of layers 2a, 2b, 2c, 2d, and 2e may be the same material or may include different materials.
  • the groove 3 may be wider as it is farther from the semiconductor device, and a step 3a may be formed on the inclined surface.
  • the light transmitting layer 4 may cover the groove 3.
  • the light transmitting layer 4 may be made of glass, but is not limited thereto.
  • the light transmitting layer 4 is not particularly limited as long as it is a material that can effectively transmit ultraviolet light.
  • the inside of the groove 3 may be an empty space.
  • the semiconductor device 10 may be disposed on the first lead frame 5a and connected to the second lead frame 5b by a wire.
  • the second lead frame 5b may be disposed to surround side surfaces of the first lead frame.
  • a plurality of semiconductor devices 10a, 10b, 10c, and 10d may be disposed in a semiconductor device package.
  • the lead frame may include first to fifth lead frames 5a, 5b, 5c, 5d, and 5e.
  • the first semiconductor element 10a may be disposed on the first lead frame 5a and connected to the second lead frame 5b by a wire.
  • the second semiconductor device 10b may be disposed on the second lead frame 5b and connected to the third lead frame 5c by wires.
  • the third semiconductor device 10c may be disposed on the third lead frame 5c and connected to the fourth lead frame 5d by a wire.
  • the fourth semiconductor device 10d may be disposed on the fourth lead frame 5d and may be connected to the fifth lead frame 5e by a wire.
  • the semiconductor device can be applied to various kinds of light source devices.
  • the light source device may be a concept including a sterilizing device, a curing device, a lighting device, and a display device and a vehicle lamp. That is, the semiconductor device may be applied to various electronic devices disposed in a case to provide light.
  • the sterilization apparatus may include a semiconductor device according to the embodiment to sterilize a desired region.
  • the sterilizer may be applied to household appliances such as water purifiers, air conditioners and refrigerators, but is not necessarily limited thereto. That is, the sterilization apparatus can be applied to all the various products (eg, medical devices) requiring sterilization.
  • the water purifier may be provided with a sterilizing device according to the embodiment to sterilize the circulating water.
  • the sterilization apparatus may be disposed at a nozzle or a discharge port through which water circulates to irradiate ultraviolet rays.
  • the sterilization apparatus may include a waterproof structure.
  • the curing apparatus includes a semiconductor device according to an embodiment to cure various kinds of liquids.
  • Liquids can be the broadest concept that includes all of the various materials that cure when irradiated with ultraviolet light.
  • the curing apparatus may cure various kinds of resins.
  • the curing device may be applied to cure a cosmetic product such as a nail polish.
  • the lighting apparatus may include a light source module including a substrate and the semiconductor device of the embodiment, a heat dissipation unit for dissipating heat of the light source module, and a power supply unit for processing or converting an electrical signal provided from the outside and providing the light source module to the light source module.
  • the lighting apparatus may include a lamp, a head lamp, or a street lamp.
  • the display device may include a bottom cover, a reflector, a light emitting module, a light guide plate, an optical sheet, a display panel, an image signal output circuit, and a color filter.
  • the bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may constitute a backlight unit.
  • the reflecting plate is disposed on the bottom cover, and the light emitting module may emit light.
  • the light guide plate may be disposed in front of the reflective plate to guide light emitted from the light emitting module to the front, and the optical sheet may include a prism sheet or the like to be disposed in front of the light guide plate.
  • the display panel is disposed in front of the optical sheet, the image signal output circuit supplies an image signal to the display panel, and the color filter may be disposed in front of the display panel.
  • the semiconductor device may be used as an edge type backlight unit or a direct type backlight unit when used as a backlight unit of a display device.
  • the semiconductor element may be a laser diode in addition to the light emitting diode described above.
  • the laser diode may include the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer having the above-described structure.
  • an electro-luminescence phenomenon is used in which light is emitted when a current flows, but the direction of emitted light is used.
  • a laser diode may emit light having a specific wavelength (monochromatic beam) in the same direction with the same phase by using a phenomenon called stimulated emission and a constructive interference phenomenon. Due to this, it can be used for optical communication, medical equipment and semiconductor processing equipment.
  • a photodetector may be a photodetector, which is a type of transducer that detects light and converts its intensity into an electrical signal.
  • Such photodetectors include photovoltaic cells (silicon, selenium), photoelectric devices (cadmium sulfide, cadmium selenide), photodiodes (e.g. PD having peak wavelength in visible blind or true blind spectral regions) Transistors, photomultipliers, phototubes (vacuum, gas encapsulation), infrared (Infra-Red) detectors, and the like, but embodiments are not limited thereto.
  • a semiconductor device such as a photodetector may generally be manufactured using a direct bandgap semiconductor having excellent light conversion efficiency.
  • the photodetector has various structures, and the most common structures include a pin photodetector using a pn junction, a Schottky photodetector using a Schottky junction, a metal semiconductor metal (MSM) photodetector, and the like. have.
  • MSM metal semiconductor metal
  • a photodiode may include a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer having the above-described structure, and have a pn junction or pin structure.
  • the photodiode operates by applying a reverse bias or zero bias. When light is incident on the photodiode, electrons and holes are generated and current flows. In this case, the magnitude of the current may be approximately proportional to the intensity of light incident on the photodiode.
  • Photovoltaic cells or solar cells are a type of photodiodes that can convert light into electrical current.
  • the solar cell may include the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer having the above-described structure, similarly to the light emitting device.
  • a general diode using a p-n junction it may be used as a rectifier of an electronic circuit, it may be applied to an ultra-high frequency circuit and an oscillation circuit.
  • the semiconductor device described above is not necessarily implemented as a semiconductor and may further include a metal material in some cases.
  • a semiconductor device such as a light receiving device may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, and may be implemented by a p-type or n-type dopant. It may also be implemented using a doped semiconductor material or an intrinsic semiconductor material.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는, 제1도전형 반도체층, 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하고, 상기 제2도전형 반도체층 및 상기 활성층을 관통하여 상기 제1도전형 반도체층의 일부 영역까지 배치되는 복수 개의 제1리세스 및 상기 복수 개의 제1리세스 사이에 배치되는 제2리세스를 포함하는 반도체 구조물; 상기 복수 개의 제1리세스 내부에 배치되고, 상기 제1도전형 반도체층과 전기적으로 연결되는 복수 개의 제1전극; 상기 제2도전형 반도체층에 전기적으로 연결되는 복수 개의 제2전극; 및 상기 제2리세스의 내부에 배치되는 반사층을 포함하고, 상기 복수 개의 제1리세스의 면적과 상기 제2리세스의 면적의 합은 상기 반도체 구조물의 제1방향 최대면적의 60% 이하이고, 상기 복수 개의 제1리세스의 면적과 상기 제2리세스의 면적은 상기 반도체 구조물의 하부면에 형성된 면적이고, 상기 제1방향은 상기 반도체 구조물의 두께 방향과 수직한 방향인 반도체 소자를 개시한다.

Description

반도체 소자
실시 예는 반도체 소자에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다.
종래 반도체 소자는 활성층에서 생성된 광이 활성층의 상부 방향 이외에 측면이나 하부 방향으로도 진행될 수 있다. 특히, Al의 조성이 높아질수록 측면으로 방출되는 광량이 높아질 수 있다. 따라서, 반도체 소자에서 방출된 광의 광 진행 경로가 길어지거나 반도체 구조물 내부에서 흡수되는 문제가 있다.
실시 예는 광 추출 효율이 향상된 반도체 소자를 제공한다.
실시 예는 광 출력이 향상되고, 동작 전압이 감소하는 반도체 소자를 제공한다.
본 발명의 일 실시 예에 따른 반도체 소자는, 제1도전형 반도체층, 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하고, 상기 제2도전형 반도체층 및 상기 활성층을 관통하여 상기 제1도전형 반도체층의 일부 영역까지 배치되는 복수 개의 제1리세스 및 상기 복수 개의 제1리세스 사이에 배치되는 제2리세스를 포함하는 반도체 구조물; 상기 복수 개의 제1리세스 내부에 배치되고, 상기 제1도전형 반도체층과 전기적으로 연결되는 복수 개의 제1전극; 상기 제2도전형 반도체층에 전기적으로 연결되는 복수 개의 제2전극; 및 상기 제2리세스의 내부에 배치되는 반사층을 포함하고, 상기 복수 개의 제1리세스의 면적과 상기 제2리세스의 면적의 합은 상기 반도체 구조물의 제1방향 최대면적의 60% 이하이고, 상기 복수 개의 제1리세스의 면적과 상기 제2리세스의 면적은 상기 반도체 구조물의 하부면에 형성된 면적이고, 상기 제1방향은 상기 반도체 구조물의 두께 방향과 수직한 방향일 수 있다.
상기 복수 개의 제2전극 사이의 거리는 3㎛이상 60㎛이하일 수 있다.
상기 반사층의 폭은 3㎛이상 30㎛이하일 수 있다.
상기 복수 개의 제2전극 사이의 거리와 상기 반사층의 폭은 동일할 수 있다.
상기 복수 개의 제1전극이 상기 제1도전형 반도체층과 전기적으로 연결되는 면적은 상기 반도체 구조물의 제1방향 최대 면적의 6.0% 내지 11.0%일 수 있다.
상기 복수 개의 제2전극이 상기 제2도전형 반도체층과 전기적으로 연결되는 면적은 상기 반도체 구조물의 제1방향 최대 면적의 40% 내지 60%일 수 있다.
상기 복수 개의 제1전극이 상기 제1도전형 반도체층과 전기적으로 연결되는 면적과 상기 복수 개의 제2전극이 상기 제2도전형 반도체층과 전기적으로 연결되는 면적의 비는 1:4 이상 1:10 이하일 수 있다.
상기 반도체 구조물은 상기 제2리세스에 의해 구획되는 복수 개의 제1영역을 포함하고, 상기 복수 개의 제1전극은 상기 제1영역에 각각 배치될 수 있다.
상기 제1영역의 면적은 상기 제1전극의 2.0배 내지 5.0배일 수 있다.
상기 복수 개의 제1영역의 면적은 상기 제1리세스의 2.0배 내지 5.0배일 수 있다.
상기 반사층은 상기 제2리세스에서 연장되어 상기 제2전극과 접촉하는 연장부를 포함할 수 있다.
상기 반사층과 제2전극을 덮는 캡핑층을 포함할 수 있다.
상기 캡핑층과 전기적으로 연결되는 제2전극패드를 포함할 수 있다.
상기 복수 개의 제1전극과 전기적으로 연결되는 하부 반사층을 포함할 수 있다.
상기 하부 반사층과 전기적으로 연결되는 기판을 포함할 수 있다.
상기 반도체 구조물은 자외선 파장대의 광을 생성할 수 있다.
상기 제1도전형 반도체층은 상기 활성층과 인접 배치된 제1층과 상기 제1층 상에 배치되는 제2층을 포함하고, 상기 제2층은 상기 제1층보다 Al 조성이 높고, 상기 제1전극은 상기 제1층에 배치될 수 있다.
본 발명의 다른 실시 예에 따른 반도체 소자는, 제1도전형 반도체층, 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하고, 상기 제2도전형 반도체층 및 상기 활성층을 관통하여 상기 제1도전형 반도체층의 일부 영역까지 배치되는 복수 개의 제1리세스 및 상기 복수 개의 제1리세스 사이에 배치되는 제2리세스를 포함하는 반도체 구조물; 상기 복수 개의 제1리세스 내부에 배치되고, 상기 제1도전형 반도체층과 전기적으로 연결되는 복수 개의 제1전극; 상기 제2도전형 반도체층에 전기적으로 연결되는 복수 개의 제2전극; 및 상기 제2리세스의 내부에 배치되는 반사층을 포함하고, 상기 반도체 구조물은 상기 제2리세스에 의해 구획되는 복수 개의 제1영역을 포함하고, 상기 제1리세스와 상기 제1영역의 면적비는 1: 4 내지 1:8일 수 있다.
상기 복수 개의 제2전극은 상기 제1영역 내에 배치되는 복수 개의 서브전극을 포함할 수 있다.
상기 반도체 구조물은 측면과 상기 제2리세스 사이에 배치되는 제2영역을 포함할 수 있다.
상기 제2리세스와 상기 반도체 구조물의 측면의 이격 거리는 1.0㎛ 내지 10㎛일 수 있다.
상기 복수 개의 제2전극은 상기 제2영역에 배치되는 테두리 전극을 포함할 수 있다.
실시 예에 따르면, 광 추출 효율이 향상될 수 있다.
또한, 광 출력이 향상될 수 있다.
또한, 동작 전압이 개선될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서보다 쉽게 이해될 수 있을 것이다.
도 1은 실시 예에 따른 반도체 소자의 단면도이고,
도 2는 반사층에 의해 광이 상향 반사되는 과정을 보여주는 개념도이고,
도 3은 도 1의 A부분의 확대도이고,
도 4는 제1리세스와 제2리세스의 높이 차를 설명하기 위한 도면이고,
도 5는 실시 예에 따른 반도체 소자의 평면도이고,
도 6은 반도체 소자의 전류밀도의 분포를 보여주는 도면이고,
도 7a는 제1영역을 보여주는 도면이고,
도 7b는 제1영역 사이의 거리를 설명하기 위한 도면이고,
도 8은 p오믹전극의 면적을 보여주는 도면이고,
도 9는 본 발명의 제1실시 예에 따른 반도체 소자의 사진이고,
도 10은 본 발명의 제2실시 예에 따른 반도체 소자의 사진이고,
도 11은 본 발명의 제3실시 예에 따른 반도체 소자의 사진이고,
도 12는 제1 내지 제3실시 예에 따른 반도체 소자의 광 출력을 측정한 그래프이고,
도 13은 제1 내지 제3실시 예에 따른 반도체 소자의 동작전압을 측정한 그래프이고,
도 14는 본 발명의 제4실시 예에 따른 반도체 소자의 사진이고,
도 15는 본 발명의 제5실시 예에 따른 반도체 소자의 사진이고,
도 16은 본 발명의 제6실시 예에 따른 반도체 소자의 사진이고,
도 17은 본 발명의 제7실시 예에 따른 반도체 소자의 사진이고,
도 18은 본 발명의 제8실시 예에 따른 반도체 소자의 사진이고,
도 19는 제4 내지 제8실시 예에 따른 반도체 소자의 광 출력을 측정한 그래프이고,
도 20은 제4 내지 제8실시 예에 따른 반도체 소자의 동작전압을 측정한 그래프이고,
도 21은 본 발명의 제8실시 예의 단면을 보여주는 SEM 사진이고,
도 22는 본 발명의 제9실시 예에 따른 반도체 소자의 평면도이고,
도 23은 도 22의 C부분의 확대도이고,
도 24는 전원이 인가된 발광구조물의 사진이고,
도 25는 본 발명의 제10실시 예에 따른 반도체 소자의 평면도이고,
도 26a 및 도 26b는 본 발명의 제11실시 예에 따른 반도체 소자를 보여주는 도면이고,
도 27은 본 발명의 제12실시 예에 따른 반도체 소자를 보여주는 도면이고,
도 28은 본 발명의 제13실시 예에 따른 반도체 소자를 보여주는 도면이고,
도 29은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 개념도이고,
도 30는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 평면도이고,
도 31는 도 30의 변형 예이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 반도체 소자의 단면도이고, 도 2는 반사층에 의해 광이 상향 반사되는 과정을 보여주는 개념도이고, 도 3은 도 1의 A부분의 확대도이고, 도 4는 제1리세스와 제2리세스의 높이 차를 설명하기 위한 도면이다.
도 1을 참고하면, 실시 예에 따른 반도체 소자는 제1도전형 반도체층(122), 제2도전형 반도체층(126), 활성층(124)을 포함하는 반도체 구조물(120)과, 제1도전형 반도체층(122)과 전기적으로 연결되는 제1전극(142), 제2도전형 반도체층(126)과 전기적으로 연결되는 제2전극(146), 및 제2리세스(127)의 내부에 배치되는 반사층(135)을 포함한다.
실시 예에 따른 반도체 구조물(120)은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 반도체 구조물(120)은 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 방출할 수 있다. 자외선 파장대는 반도체 구조물(120)의 Al의 조성비에 의해 결정될 수 있다.
예시적으로, 근자외선 파장대의 광(UV-A)는 320nm 내지 420nm 범위의 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 파장을 가질 수 있다.
반도체 구조물(120)이 자외선 파장대의 광을 발광할 때, 반도체 구조물(120)의 각 반도체층은 알루미늄을 포함하는 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1) 물질을 포함할 수 있다. 여기서, Al의 조성은 In 원자량과 Ga 원자량 및 Al 원자량을 포함하는 전체 원자량과 Al 원자량의 비율로 나타낼 수 있다. 예를 들어, Al 조성이 40%인 경우 Ga 의 조성은 60%인 Al40Ga60N일 수 있다.
또한 실시 예의 설명에 있어서 조성이 낮거나 높다라는 의미는 각 반도체층의 조성 %의 차이(% 포인트)로 이해될 수 있다. 예를 들면, 제1 반도체층의 알루미늄 조성이 30%이고 제2 반도체층의 알루미늄 조성이 60%인 경우, 제2 반도체층의 알루미늄 조성은 제1 반도체층의 알루미늄 조성보다 30% 더 높다라고 표현할 수 있다.
반도체 구조물(120)은 제2도전형 반도체층(126) 및 활성층(124)을 관통하여 제1도전형 반도체층(122)의 일부 영역까지 형성되는 복수 개의 제1리세스(128), 및 복수 개의 제1리세스(128) 사이에 배치되는 적어도 하나의 제2리세스(127)를 포함한다.
제1절연층(131)은 제1리세스(128) 및 제2리세스(127)상에 형성될 수 있다. 제1절연층(131)은 반사층(135)을 활성층(124) 및 제1도전형 반도체층(122)과 전기적으로 절연시킬 수 있다. 제1절연층(131)은 제1리세스(128) 및 제2리세스(127)에서 제2도전형 반도체층(126)상으로 연장될 수 있다.
제1전극(142)과 제2전극(146)은 오믹전극일 수 있다. 제1전극(142)과 제2전극(146)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다.
반사층(135)은 제2리세스(127)의 내부에 배치될 수 있다. 구체적으로 반사층(135)은 제2리세스(127)내에서 제1절연층(131)상에 배치될 수 있다.
반사층(135)은 자외선 파장대에서 반사율이 높은 물질이 선택될 수 있다. 반사층(135)은 도전성 물질을 포함할 수 있다. 예시적으로 반사층(135)은 Al (알루미늄)을 포함할 수 있다. 알루미늄 반사층(135)의 두께가 약 30nm 내지 100nm인 경우, 자외선 파장대의 광을 80% 이상 반사할 수 있다. 따라서, 활성층(124)에서 출사된 광이 반도체층 내부에서 흡수되는 것을 방지할 수 있다.
도 2를 참고하면, 반도체 구조물(120)의 Al 조성이 높아지면 반도체 구조물(120) 내에서 전류 확산 특성이 저하될 수 있다. 또한, 활성층(124)은 GaN 기반의 청색 발광 소자에 비하여 측면으로 방출하는 광량이 증가하게 된다(TM 모드). 이러한 TM모드는 자외선 반도체 소자에서 발생할 수 있다.
실시 예에 따르면, 전류 밀도가 약한 영역의 부분을 식각하고 반사층(135)을 형성함으로써, 반사층(135)에 의해 광(L1)이 상향 반사될 수 있다. 따라서, 반도체 구조물(120) 내에서 광 흡수를 줄이고, 광 추출 효율을 향상시킬 수 있다. 또한, 반도체 소자의 지향각을 조절할 수도 있다.
제1도전형 반도체층(122)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1도전형 반도체층(122)에 제1도펀트가 도핑될 수 있다. 제1도전형 반도체층(122)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, AlN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1도전형 반도체층(122)은 n형 반도체층일 수 있다.
제1도전형 반도체층(122)은 Al의 조성이 상대적으로 낮은 제1층(122a)과 Al의 조성이 상대적으로 높은 제2층(122b)을 가질 수 있다. 제2층(122b)은 Al의 조성이 60% 내지 70%일 수 있고, 제1층(122a)은 Al의 조성이 40% 내지 50%일 수 있다. 제1층(122a)은 활성층(124)과 인접 배치될 수 있다. 제1층(122a)의 알루미늄 조성은 우물층의 알루미늄 조성보다 높을 수 있다. 이 경우 제1층(122a)이 활성층(124)에서 생성된 광을 흡수하는 문제를 개선할 수 있다. 예시적으로 제1층(122a)은 우물층의 알루미늄 조성보다 5% 내지 10% 더 높을 수 있으나 반드시 이에 한정하지 않는다.
제1전극(142)은 비교적 원활한 전류 주입 특성을 확보하기 위해 제1층(122a)상에 배치될 수 있다. 즉, 제1리세스(128)는 제1층(122a)의 영역까지 형성되는 것이 바람직하다. 제2층(122b)은 알루미늄의 조성이 높아 전류 확산 특성이 상대적으로 낮기 때문이다.
활성층(124)은 제1도전형 반도체층(122)을 통해서 주입되는 전자(또는 정공)와 제2도전형 반도체층(126)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(124)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 우물층과 장벽층이 교대로 배치된 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(124)의 구조는 이에 한정하지 않는다. 활성층(124)의 우물층과 장벽층은 모두 알루미늄을 포함할 수 있다.
제2도전형 반도체층(126)은 활성층(124) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2도전형 반도체층(126)에 제2도펀트가 도핑될 수 있다. 제2도전형 반도체층(126)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0<y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2도전형 반도체층(126)은 p형 반도체층일 수 있다.
제2도전형 반도체층(126)이 AlGaN인 경우, 낮은 전기 전도도에 의해 정공 주입이 원활하지 않을 수 있다. 따라서, 상대적으로 전기 전도도가 우수한 GaN을 제2도전형 반도체층(126)의 저면에 배치할 수도 있다.
제1전극(142)의 두께(d2)는 제1절연층(131)의 두께(d3)보다 얇을 수 있으며, 제1절연층(131)과 1㎛ 내지 4㎛의 이격 거리(d4)를 가질 수 있다. 제1전극(142)의 두께(d2)는 제1절연층(131)의 두께(d3)의 40% 내지 80%일 수 있다.
제1전극(142)의 두께(d2)가 제1절연층(131)의 두께(d3)의 40% 내지 80%인 경우, 하부 전극층(165)을 배치할 때 발생하는 스텝 커버리지 특성 저하에 의한 박리 및 크랙 등의 문제점을 해결할 수 있다. 또한, 제1절연층(131)과 이격 거리(d4)를 가짐으로써 제2절연층(132)의 갭필(Gap-fil)특성이 향상될 수 있다.
도 3을 참고하면, 반사층(135)은 제2전극(146)의 일측면과 하부면의 일부를 덮을 수 있다. 이러한 구성에 의해 제1절연층(131)과 제2전극(146) 사이로 유입되는 광을 상부로 반사시킬 수 있다. 그러나, 알루미늄과 같은 반사층(135)은 스텝 커버리지가 상대적으로 좋지 않고, 마이그레이션(migration) 특성으로 인해 누설 전류가 발생할 수 있고 이로 인해 신뢰성이 저하될 수 있다. 따라서, 반사층(1355)이 제2전극(146)을 완전히 덮는 것은 바람직하지 않을 수 있다.
제2전극(146)은 반도체 구조물의 하부면(121)에 배치될 수 있다. 제2전극(146)의 두께는 제1절연층(131)의 두께의 80%이하일 수 있다. 이로 인해 반사층(135) 및 캡핑층(150)이 배치될 때 스텝 커버리지 저하에 따른 반사층(135) 혹은 캡핑층(150)의 크랙이나 박리 등의 문제를 해결할 수 있다.
복수 개의 제2전극 사이의 거리(S1)는 3㎛ 내지 60㎛일 수 있다. 복수 개의 제2전극 사이의 거리(S1)가 3㎛보다 작은 경우에는 제2리세스(127)의 폭이 작아져 내부에 반사층(135)을 형성하기 어려울 수 있다 또한, 거리가 60㎛를 초과하는 경우 제2전극(146)의 면적이 작아져 동작전압이 상승할 수 있고, 유효발광영역을 제거하는 문제로 인하여 광출력이 낮아질 수 있다.
반사층의 폭(S2)은 3㎛ 내지 30㎛일 수 있다. 반사층의 폭(S2)이 3㎛보다 작으면 제2리세스(127) 내에 반사층을 형성하기 어렵고, 30㎛를 초과하면 제2전극(146)의 면적이 작아져 동작전압이 상승하는 문제가 있다. 따라서, 복수 개의 제2전극 사이의 거리(S1)는 반사층의 폭(S2)과 동일할 수도 있다.
반사층(135)의 폭(S2)은 제2리세스(127)의 폭과 동일할 수 있다. 제1리세스의 폭과 제2리세스(127)의 폭은 반도체 구조물의 하부면(121)에 형성된 최대폭일 수 있다.
반사층(135)은 제2리세스(127)에서 제2전극(146)을 향해 연장된 연장부(135a)를 포함할 수 있다. 연장부(135a)는 제2리세스(127)에 의하여 분리된 제2전극(146)을 서로 전기적으로 연결할 수 있다.
연장부(135a)의 폭(S5)은 0㎛ 내지 20㎛일 수 있다. 폭(S5)이 20㎛이상인 경우 제2전극(146)를 완전히 덮어 스텝 커버리지 특성이 저하될 수 있다. 연장부(135a)를 포함한 반사층의 폭(S4)은 20㎛ 내지 60㎛일 수 있다.
제2전극(146)은 제1절연층(131)과 0㎛ 내지 4㎛의 제1 이격 거리(S3)를 가질 수 있다, 4㎛ 보다 이격 거리가 길 경우 제2전극(146)이 배치되는 면적이 좁아져 동작 전압이 상승할 수 있다.
반사층(135)은 제2전극(146)과 제1절연층(131) 사이의 제1 이격 거리(S3)에 배치될 수 있으며, 제1 이격 거리(S3) 내에서 반사층(135)이 제1절연층(131)의 측면과 상면 및 제2전극(146)의 측면과 상면에 접할 수 있다. 또한, 제1 이격 거리(S3) 내에서 반사층(135)이 제2도전형 반도체층(126)과 쇼트키 접합이 형성되는 영역이 배치될 수 있으며, 쇼트키 접합을 형성함으로써 전류 분산이 용이해질 수 있다.
반사층(135)의 경사부와 제2도전형 반도체층(126)의 하부면이 이루는 각(θ4)은 90도 내지 145도일 수 있다. 경사각(θ4)이 90도보다 작을 경우 제2도전형 반도체층(126)의 식각이 어렵고 145도보다 클 경우 식각되는 활성층의 면적이 커져서 발광 효율이 저하되는 문제가 있다.
캡핑층(150)은 반사층(135)과 제2전극(146)을 덮을 수 있다. 따라서, 제2전극패드(166)와, 캡핑층(150), 반사층(135), 및 제2전극(146)은 하나의 전기적 채널을 형성할 수 있다.
캡핑층(150)은 반사층(135)과 제2전극(146)을 완전히 감싸며 제1절연층(131)의 측면과 상면에 접할 수 있다. 캡핑층(150)은 제1절연층(131)과의 접착력이 좋은 물질로 이루어지며, Cr, Al, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.
캡핑층(150)이 제1절연층(131)의 측면과 상면과 접하는 경우, 반사층(135)과 제2전극(146)의 열적, 전기적 신뢰성을 향상할 수 있다. 또한, 제1절연층(131)과 제2전극(146) 사이로 방출되는 광을 상부로 반사하는 반사 기능을 가질 수 있다.
캡핑층(150)은 제1절연층(131)과 제2전극(146) 사이의 제2 이격 거리에 배치될 수 있다. 캡핑층(150)은 제2 이격 거리에서 제2전극(146)의 측면과 상면 및 제1절연층(131)의 측면과 상면에 접할 수 있다. 또한, 제2 이격 거리 내에서 캡핑층(150)과 제2 전도성 반도체층(126)이 접하여 쇼트키 접합이 형성되는 영역이 배치될 수 있으며, 쇼트키 접합을 형성함으로써 전류 분산이 용이해질 수 있다.
다시 도 1을 참고하면, 반도체 구조물(120)의 하부면과 제1리세스(128)와 제2리세스(127)의 형상을 따라 하부 전극층(165)과 접합층(160)이 배치될 수 있다. 하부 전극층(165)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로 하부 전극층(165)은 알루미늄을 포함할 수 있다. 전극층(165)이 알루미늄을 포함하는 경우, 활성층(124)에서 기판(170) 방향으로 방출되는 광을 상부 반사하는 역할을 하여 광 추출 효율을 향상할 수 있다.
제2절연층(132)은 반사층(135), 제2전극(146), 캡핑층(150)을 하부 전극층(165)과 전기적으로 절연시킨다. 하부 전극층(165)은 제2절연층(132)을 관통하여 제1전극(142)과 전기적으로 연결될 수 있다.
제1절연층(131)의 두께는 제2절연층(132)의 두께의 40% 내지 80%일 수 있다. 40% 내지 80%를 만족하는 경우, 제1절연층(131)의 두께가 얇아지고, 반사층(135)의 상면이 제1도전형 반도체층(122)에 가까워져 광 추출 효율이 향상될 수 있다.
예시적으로 제1절연층(131)의 두께는 3000옴스트롱 내지 7000옴스트롱일 수 있다. 3000 옴스트롱보다 얇은 경우 전기적 신뢰성이 악화될 수 있고, 7000 옴스트롱보다 두꺼우면 반사층(135) 및 캡핑층(150)이 제1절연층(131) 상부와 측면에 배치될 때, 반사층(135)이나 캡핑층(150)의 스텝 커버리지 특성이 좋지 않아 박리나 크랙을 유발할 수 있다. 박리나 크랙을 유발하는 경우, 전기적 신뢰성이 악화되거나 광 추출 효율이 저하되는 문제점을 야기할 수 있다.
제2절연층(132)의 두께는 4000옴스트롱 내지 10000옴스트롱일 수 있다. 4000 옴스트롱보다 얇을 경우 소자의 동작 시 전기적 신뢰성이 악화될 수 있고, 10000 옴스트롱보다 두꺼울 경우 공정시 소자에 가해지는 압력이나 열적 스트레스에 의하여 신뢰성이 저하될 수 있으며, 공정 시간이 길어져 소자의 단가가 높아지는 문제를 야기할 수 있다. 제1절연층(131)과 제2절연층(132)의 두께는 이에 한정하지 않는다.
접합층(160)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(160)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
기판(170)은 도전성 물질로 이루어질 수 있다. 예시적으로 기판(170)은 금속 또는 반도체 물질을 포함할 수 있다. 기판(170)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 반도체 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다.
기판(170)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
제2전극패드(166)는 도전성 물질로 이루어질 수 있다. 제2전극패드(166)는 단층 또는 다층구조를 가질 수 있으며, 티타늄(Ti), 니켈(Ni), 은(Ag) 및 금(Au)를 포함할 수 있다. 예시적으로 제2전극패드(166)는 Ti/Ni/Ti/Ni/Ti/Au의 구조를 가질 수 있다.
제2전극패드(166)는 중앙 부분이 함몰되어 상면이 오목부와 볼록부를 가질 수 있다. 상면의 오목부에는 와이어(미도시)가 본딩될 수 있다. 따라서, 접착 면적이 넓어져 제2전극패드(166)와 와이어가 더 견고히 본딩될 수 있다.
제2전극패드(166)는 광을 반사하는 작용을 할 수 있으므로, 제2전극패드(166)는 반도체 구조물(120)과 가까울수록 광 추출효율이 향상될 수 있다.
제2전극패드(166)와 반도체 구조물(120) 사이의 거리는 5㎛ 내지 30㎛일 수 있다. 10㎛보다 작으면 공정 마진을 확보하기 어렵고, 30㎛보다 크면 전체 소자에서 제2전극패드(166)가 배치되는 면적이 넓어져, 발광층(24)의 면적이 줄어들고 광량이 줄어들 수 있다.
제2전극패드(166)의 볼록부의 높이는 활성층(124)보다 높을 수 있다. 따라서 제2전극패드(166)는 활성층(124)에서 소자의 수평방향으로 방출되는 광을 상부로 반사하여 광 추출효율을 향상시키고, 지향각을 제어할 수 있다.
반도체 구조물의 상부면에는 요철이 형성될 수 있다. 이러한 요철은 반도체 구조물(120)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300 nm 내지 800 nm 정도의 높이를 갖고, 평균 500 nm 내지 600 nm 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.
반도체 구조물(12)의 상부면과 측면에는 패시베이션층(180)이 배치될 수 있다. 패시베이션층(180)의 두께는 2000 옴스트롱 내지 5000 옴스트롱일 수 있다. 2000옴스트롱보다 작을 경우, 소자를 외부의 수분이나 이물질로부터 보호하는 데에 충분하지 않아 소자의 전기적, 광학적 신뢰성을 악화시킬 수 있고, 5000 옴스트롱보다 두꺼울 경우 소자에 가하는 스트레스가 커져 광학적 신뢰성을 저하시키거나 공정 시간이 길어짐에 따라 소자의 단가가 높아지는 문제점을 야기할 수 있다.
도 4를 참고하면, 제2리세스(127)의 돌출높이(H1)는 제1리세스(128)의 돌출높이(H2)보다 클 수 있다. 여기서 돌출높이는 활성층(124)에서 제1리세스(128) 및 제2리세스(127)의 상면까지의 수직거리로 정의할 수 있다.
구체적으로, 제2리세스(127)의 돌출높이(H1)는 하기 관계식 1을 만족할 수 있다.
[관계식 1]
H1=W4×tan(θ1)
여기서, W4는 서로 이웃한 제1리세스(128)와 제2리세스(127) 사이의 중간 지점(C1)에서 제2리세스의 상면(C2)까지의 거리이고, θ1은 0.5도이상이고 5.0도 이하이다.
θ1이 0.5도 미만인 경우에는 반사층의 높이가 상대적으로 낮아져 효과적인 반사 기능을 수행하기 어려울 수 있다. 또한, 5.0도를 초과하는 경우에는 반사층의 높이가 너무 높아지므로 그에 비례하여 활성층의 면적이 과도하게 감소하는 문제가 있다. 또한, 리세스 공정과 절연층 공정이 더 정밀한 관리되어야 하는 문제가 있다.
예시적으로 중간 지점(C1)에서 제2리세스의 상면(C2)까지의 거리 20㎛ 내지 40㎛이고, θ1은 2.3도일 수 있다. 제2리세스(127)의 돌출높이는 약 300 내지 800nm일 수 있다. 이 경우 활성층(124)에서 TM 모드로 방출되는 광을 효과적으로 상향 반사시킬 수 있다.
제2리세스(127)는 제1리세스(128)보다 높게 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제1리세스(128)의 높이와 제2리세스(127)의 높이는 동일할 수도 있다.
제1리세스(128)의 경사각도(θ2)는 40도 내지 70도, 또는 60도 내지 70도이고, 제2리세스(127)의 경사 각도(θ3)는 40도 내지 70도, 또는 60도 내지 70도 일 수 있다.
도 5는 실시 예에 따른 반도체 소자의 평면도이고, 도 6은 반도체 소자의 전류밀도의 분포를 보여주는 도면이고, 도 7a는 제1영역을 보여주는 도면이고, 도 7b는 제1영역 사이의 거리를 설명하기 위한 도면이고, 도 8은 p오믹전극의 면적을 보여주는 도면이다.
도 5를 참고하면, 반도체 소자(100)는 평면상 반사층(135) 또는 제2리세스에 의해 구획되는 복수 개의 제1영역(136)을 포함할 수 있다. 제1리세스(128), 제2리세스, 반사층(135), 및 제1영역(136)은 반도체 구조물의 하부면에 형성된 영역일 수 있다. 복수 개의 제1영역(136)은 소정 간격으로 이격되는 독립 공간일 수 있다. 또한, 복수 개의 제1영역(136)은 발광 영역일 수 있다.
제1영역(136)은 다양한 형상을 가질 수 있다. 예시적으로 제1영역(136)은 육각형, 팔각형 삼각형과 같은 다각 형상이거나 원 형상일 수 있다.
복수 개의 제1전극(142)과 제1리세스(128)는 제1영역(136)에 각각 배치될 수 있다. 이러한 구조에 의하면 전류가 분산되는 제1전극(142)을 반사층(135)이 포위할 수 있다. 따라서, 제1전극(142)의 주변에서 발광하는 광은 제1영역(136)을 둘러싼 반사층(135)에 의해 상향 반사될 수 있다.
반사층(135)은 제1전극(142)의 전류밀도 100%를 기준으로 전류밀도가 30% 내지 40%이하인 영역을 연결한 영역에 배치될 수 있다. 예를 들어, 제1리세스의 중심에서 수평선상에 배치되는 제2리세스의 중심까지의 거리는 5㎛ 내지 40㎛일 수 있다.
거리가 5㎛보다 좁을 경우 전류 확산이 우수한 영역의 활성층을 식각하게 되어 발광 효율이 떨어지는 문제가 있을 수 있고, 40㎛보다 넓을 경우 전류 확산 특성이 좋지 않은 영역이 남아있게 되어 광 추출 효율이 저하될 수 있다. 전류밀도가 30% 미만인 영역에 반사층을 형성하는 경우, 발광영역의 면적이 너무 넓어져 효율이 떨어질 수 있다. 또한, 측면으로 출사된 광의 상당 부분이 반도체 구조물 내에서 흡수될 가능성이 높다.
도 6을 참고하면, Al의 조성이 높아지면 전류 분산 효과가 약해질 수 있다. 따라서, 각각의 제1전극(142)의 인근지점에만 전류가 분산되며 거리가 먼 지점에서는 전류밀도가 급격히 낮아질 수 있다. 따라서, 유효 발광 영역(P2)이 좁아진다.
유효 발광 영역(P2)은 전류 밀도가 가장 높은 제1전극의 인근 지점(P1)을 기준으로 전류 밀도가 30% 내지 40%이하인 경계지점으로 정의할 수 있다. 예를 들어, 제1리세스(128)의 중심으로부터 5㎛ 내지 40㎛ 떨어진 거리를 경계지점으로 정의할 수 있다. 그러나, 주입 전류의 레벨, Al의 조성에 따라 가변적일 수 있다.
제1전극(142) 사이인 저전류밀도영역(P3)은 전류밀도가 낮아서 발광에 거의 기여하지 못한다. 따라서, 실시 예는 전류밀도가 낮은 영역에 반사층을 형성하여 광 추출 효율을 향상시킬 수 있다.
그러나, 저전류밀도영역(P3)의 전체면적에 반사층을 형성하는 것은 비효율적이다. 따라서, 반사층을 형성할 영역만을 남기고 나머지 영역에는 제1전극을 가능한 조밀하게 배치하는 것이 광 출력을 높이는데 유리할 수 있다.
도 7a를 참고하면, 반사층(135)은 경사부(135b)와 상면부(135c)를 포함할 수 있다. 활성층(124)에서 출사된 광은 대부분 경사부(135b)에 의해 상향 반사될 수 있다.
반사층(135)에 의해 정의되는 제1영역(136)은 제1전극(142)의 2.0 내지 5.0배의 면적을 가질 수 있다. 이 경우 제1전극(142)을 기준으로 전류밀도가 40%이하인 영역에 반사층(135)을 형성할 수 있다. 또한, 반사층(135)에 의해 정의되는 제1영역(136)은 제1리세스(128)의 2.0 내지 5.0배의 면적을 가질 수도 있다. 제1영역(136)의 면적은 반도체 구조물(120)의 Al 농도에 따라 조절될 수도 있다.
도 7b를 참고하면, 서로 이웃한 제1리세스의 간격(T1)은 제1리세스의 중심에서 제2전극까지의 거리(T2)와 제2전극 사이의 거리(S1)의 합일 수 있다. 전술한 바와 같이 제2전극 사이의 거리(S1)는 최소 3um이상을 확보할 필요가 있다.
복수 개의 제1리세스(128)의 면적의 합은 반도체 구조물의 수평 방향 최대 면적의 12% 내지 24%일 수 있다. 복수 개의 제1리세스의 면적이 24%보다 크게 되면, 제1리세스 사이의 간격(T1)이 좁아지게 된다. 그 결과, 제2전극 사이의 거리(S1)를 확보하지 못할 수 있다. 복수 개의 제1리세스의 면적이 12%보다 작은 경우에는 n전극의 면적이 작아서 충분한 전류 확산이 어려워진다.
예시적으로 복수 개의 제1리세스의 면적이 12%인 경우 제1리세스 사이의 간격(T1)은 130um이고, 제1리세스의 중심에서 제2전극까지의 거리(T2)는 63.5um일 수 있다. 따라서, 약 반사층을 형성할 간격을 약 3um 확보할 수 있다.
또한, 복수 개의 제1리세스의 면적이 24%인 경우 제1리세스 사이의 간격(T1)은 101um이고, 제1리세스의 중심에서 제2전극까지의 거리(T2)는 49um일 수 있다. 따라서, 제1리세스의 반사층을 형성할 간격을 약 3um 확보할 수 있다.
도 8을 참고하면, 제1리세스의 개수가 많아지거나 제2전극 사이의 거리(S1)이 넓어질수록 복수 개의 제2전극(146)의 면적은 줄어들게 된다.
반도체 구조물(120)은 제2리세스(127)에 의해 구획되는 복수 개의 제1영역(136)과 반도체 구조물(120)의 측면(E1)과 제2리세스(127) 사이로 정의되는 제2영역(137)을 포함할 수 있다. 제1영역(136) 사이의 이격 간격(S1)은 제2리세스(127)의 폭과 동일하거나 더 넓을 수 있다.
복수 개의 제2전극(146)은 제1영역(136) 내에 배치되는 복수 개의 서브전극(147)과 제2영역(137)내에 배치되는 테두리 전극(148)을 포함할 수 있다.
복수 개의 서브전극(147)은 제1리세스와 제2리세스 사이에 배치될 수 있다. 복수 개의 서브전극(147)은 서로 이격되나 반사층에 의해 서로 전기적으로 연결될 수 있다.
테두리 전극(148)은 반도체 구조물(120)의 가장자리를 따라 연속적으로 배치될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 테두리 전극(148)은 복수 개로 분할될 수도 있다. 또한, 테두리 전극(148)은 생략될 수도 있다.
제2리세스(127)와 반도체 구조물(120)의 측면(E1)의 이격 거리(d1)는 1.0㎛ 내지 10㎛일 수 있다. 이격 거리(d1)가 1.0㎛보다 작을 경우에는 공정 마진의 확보가 어렵다. 또한, 이격 거리(d1)가 10㎛보다 클 경우에는 발광에 참여하는 면적이 줄어들어 광 추출 효율이 저하될 수 있다. 그러나 반드시 이에 한정되는 것은 아니고 제2리세스(127) 및 반사층이 반도체 구조물(120)의 측면(E1)까지 형성될 수도 있다. 이 경우 테두리 전극(148)은 복수 개로 분할될 수 있다.
도 9는 본 발명의 제1실시 예에 따른 반도체 소자의 사진이고, 도 10은 본 발명의 제2실시 예에 따른 반도체 소자의 사진이고, 도 11은 본 발명의 제3실시 예에 따른 반도체 소자의 사진이고, 도 12는 제1 내지 제3실시 예에 따른 반도체 소자의 광 출력을 측정한 그래프이고, 도 13은 제1 내지 제3실시 예에 따른 반도체 소자의 동작전압을 측정한 그래프이다.
도 9를 참고하면, 제1리세스가 14개인 경우 제1전극의 주위만이 발광되고 나머지 부분은 거의 발광하지 않음을 확인할 수 있다. 도 10을 참고하면, 제1리세스의 개수가 31개로 증가한 경우 도 9에 비해 발광 면적이 넓어졌음을 알 수 있다. 또한, 도 11을 참고하면, 도 10에 비해 전체적으로 발광함을 확인할 수 있다. 즉, 제1전극의 면적이 증가함으로써 전류 분산 특성이 향상되어 대부분의 활성층이 발광에 참여하게 된 것이다.
도 12를 참고하면, 제1리세스(128)의 개수가 14개인 제1실시 예의 광 출력 100%를 기준으로, 제1리세스(128)의 개수가 31개인 제2실시 예는 광 출력이 114.7% 향상되었음을 확인할 수 있다. 또한, 홀의 개수가 44개가 되면 광 출력은 140.1% 향상됨을 확인할 수 있다. 즉, 활성층의 전체 면적은 줄어들었지만, 발광에 참여하는 활성층의 면적은 증가하였음을 알 수 있다.
도 13을 참고하면, 제1리세스(128)의 개수가 14개인 제1실시 예의 동작전압 100%를 기준으로, 제1리세스(128)의 개수가 31개인 제2실시 예는 동작전압이 87%로 낮아졌음을 확인할 수 있다. 또한, 홀의 개수가 44개가 되면 동작전압은 78%로 더 낮아짐을 확인할 수 있다. 즉, 제1전극의 총면적이 커져 전류 분산 특성이 향상됨으로써 동작전압이 낮아졌음을 확인할 수 있다.
도 14는 본 발명의 제4실시 예에 따른 반도체 소자의 사진이고, 도 15는 본 발명의 제5실시 예에 따른 반도체 소자의 사진이고, 도 16은 본 발명의 제6실시 예에 따른 반도체 소자의 사진이고, 도 17은 본 발명의 제7실시 예에 따른 반도체 소자의 사진이고, 도 18은 본 발명의 제8실시 예에 따른 반도체 소자의 사진이고, 도 19는 제4 내지 제8실시 예에 따른 반도체 소자의 광 출력을 측정한 그래프이고, 도 20은 제4 내지 제8실시 예에 따른 반도체 소자의 동작전압을 측정한 그래프이다.
하기 표 1은 실시 예 4 내지 8의 활성층 면적, p-오믹전극의 면적(제2면적), 리세스의 면적, n-오믹전극의 면적(제1면적), 및 제1리세스의 개수를 측정하였다.
활성층 면적은 반도체 구조물을 메사 식각한 면적일 수 있으며, 반도체 구조물의 수평 방향 최대면적을 기준으로 한 활성층의 면적 비율일 수 있다. 여기서 반도체 구조물의 면적은 메사 식각한 면적과 리세스 면적을 더한 수평 방향 최대 단면적일 수 있다.
p전극의 면적은 반도체 구조물의 수평방향 최대면적을 기준으로 제2전극의 면적비율이다.
n전극의 면적은 반도체 구조물의 수평방향 최대면적을 기준으로 제1전극의 면적비율이다.
실시 예 4 및 7은 반사층을 형성하여 실험하였고, 실시 예 5, 6, 및 8은 반사층을 형성하지 않고 실험하였다.
활성층면적[%] p전극 면적[%] p전극 간격[㎛] n전극 면적[%] 면적비(n전극:p전극) 리세스개수 반사층유무
실시예 4 66.5 57 56 6 1:9.5 48 Y
실시예 5 67.7 51 40 7.8 1:6.5 62 -
실시예 6 66.4 44 31 9.7 1:4.5 77 -
실시예 7 61.9 41 29 10.2 1:4.0 81 Y
실시예 8 58.1 39.8 19 12.1 1:3.2 96 N
도 14 내지 도 18, 및 표 1을 참고하면, 제1리세스의 개수가 많아지면서 유효 발광 영역(P2)이 중첩됨을 확인할 수 있다. 따라서, 전체적인 활성층 면적은 줄어들었으나 대부분의 활성층은 발광에 참여할 수 있다.
복수 개의 제1전극(142)이 제1도전형 반도체층(122)과 접촉하는 제1면적은 반도체 구조물(120)의 수평방향 최대 단면적의 6.0% 이상 11% 이하일 수 있다. 제1면적은 각각의 제1전극(142)이 제1도전형 반도체층(122)과 접촉하는 면적의 합일 수 있다.
복수 개의 제1전극(142)의 제1면적이 6.0% 미만인 경우에는 충분한 전류 확산 특성을 가질 수 없어 광 출력이 감소하며, 11%를 초과하는 경우에는 제2전극간의 간격이 과도하게 좁아져 반사층을 형성할 공간을 확보하기 어렵다. 이때, 제1면적을 6.0% 이상 11% 이하로 형성하기 위해서 복수 개의 제1리세스의 면적은 반도체 구조물의 수평 방향 최대 면적의 12% 내지 24%일 수 있다.
실험 결과, 실시 예 4 내지 7은 제2전극 사이에 반사층을 형성할 공간이 있으나, 실시 예 8은 연장부를 포함하는 반사층을 형성할 공간이 확보되지 않았다.
제2전극(246)이 제2도전형 반도체층(126)과 접촉하는 제2면적은 반도체 구조물(120)의 수평방향 최대 단면적의 40% 이상 60% 이하일 수 있다. 제2면적은 제2전극(246)이 제2도전형 반도체층(126)과 접촉하는 총면적일 수 있다.
제2면적이 40% 미만인 경우에는 제2전극의 면적이 과도하게 작아져 동작 전압이 상승하고, 홀의 주입 효율이 떨어지는 문제가 있다. 제2면적이 60%를 초과하는 경우에는 제1면적을 효과적으로 넓힐 수 없어 전자의 주입 효율이 떨어지는 문제가 있다.
제2면적은 반도체 구조물의 하부면에 형성된 복수 개의 제1리세스의 면적과 제2리세스의 면적을 제외한 나머지 면적과 동일하거나 작을 수 있다. 따라서, 복수 개의 제1리세스의 면적과 제2리세스의 면적의 합한 제3면적은 반도체 구조물의 수평방향 최대면적의 60% 이하일 수 있다.
제3면적이 반도체 구조물의 수평방향 최대면적의 60% 이상인 경우에는 제2전극의 면적이 과도하게 작아져 반사층을 형성하기 어렵다. 또한, 동작 전압이 상승하고, 홀의 주입 효율이 떨어지는 문제가 있다.
복수 개의 제2리세스의 면적은 반도체 구조물의 수평 방향 최대 면적의 4.8% 내지 5.7%일 수 있다. 제2리세스의 면적이 4.8%보다 작은 경우 반사층을 형성하기 어려운 문제가 있으며, 5.7%보다 큰 경우 제2면적이 작아져 동작 전압이 상승하는 문제가 있다.
제1면적과 제2면적은 반비례 관계를 갖는다. 즉, 제1전극의 개수를 늘리기 위해서 제1리세스의 개수를 늘리는 경우 제2전극의 면적이 감소하게 된다. 광 출력을 높이기 위해서는 전자와 홀의 분산 특성이 균형을 이루어야 한다. 또한, 반사층을 형성하기 위해 제1면적과 제2면적의 적정한 비율을 정하는 것이 중요하다.
복수 개의 제1전극이 제1도전형 반도체층에 접촉하는 제1면적과 제2전극이 제2도전형 반도체층에 접촉하는 제2면적의 비(제1면적:제2면적)는 1:4이상으로 제어하는 것이 바람직하다. 면적비가 1:4보다 작아지는 경우 실시 예 8과 같이 반사층을 형성할 공간을 확보하기 어렵다.
또한, 면적비가 1:10보다 커지는 경우에는 실시 예 1, 2와 같이 제1면적이 상대적으로 작아져 전류 분산 특성이 악화될 수 있다. 예시적으로 실시 예 1의 경우 제1면적이 약 1.8%밖에 되지 않아 전류 주입 효율이 매우 떨어짐을 확인하였다. 그 결과, 제1전극의 인접 영역에서만 발광하게 된다.
실시 예에 따르면, 제1리세스(128)와 제1영역(136)의 면적비는 1:4 내지 1:8일 수 있다. 면적비가 1:4보다 작은 경우 제1리세스(128)의 개수가 많아져 반사층(135)을 형성할 공간을 확보하기 어렵다. 또한, 면적비가 1:8보다 커지는 경우 n전극의 면적이 상대적으로 작아져 전류 분산 특성이 악화될 수 있다.
실시 예 4는 제1리세스(128)와 제1영역(136)의 면적비가 1:8이고, 실시 예 7은 제1리세스(128)과 제1영역(136)의 면적비가 1:4이다. 이때, 제1리세스의 반경은 동일하므로 제1리세스의 개수가 많아질수록 제1영역의 면적이 점차 좁아짐을 알 수 있다. 여기서, 제1영역(136)의 면적은 제1리세스를 포함하는 전체 면적이다.
도 19를 참고하면, 제1리세스의 개수가 48개인 제4실시 예의 광 출력 100%를 기준으로, 제1리세스의 개수가 62개인 제5실시 예는 오히려 광 출력이 감소하였음을 알 수 있다. 즉, 실시 예 4와 같이 반사층에 의해 광 추출 효율이 향상됨을 확인할 수 있다.
이와 동일하게, 제1리세스의 개수가 81개이고 반사층을 형성한 제7실시 예의 경우, 반사층 없이 제1리세스의 개수가 96개인 제8실시예에 비해 광 출력이 높음을 알 수 있다.
도 20을 참고하면, 동작전압은 제1리세스의 개수가 48개에서 96개로 늘어도 크게 변화하지는 않았다.
도 21을 참고하면, 실시 예 8의 경우 반사층(135)의 폭(S2)이 약 4.5um인 경우 반사층(135)에 크랙이 발생한 것을 확인할 수 있다. 따라서, 제2리세스의 폭이 약 4.5um이하로 좁아지는 경우 반사층을 형성하기 어려움을 확인할 수 있다.
그러나, 경사 각도를 낮게 조절하는 경우 반사층의 폭을 약 3.0um까지 제어할 수도 있다. 따라서, 반사층의 폭(S2)은 약 3.0um보다 크게 형성하는 것이 바람직하다.
도 22는 본 발명의 제9실시 예에 따른 반도체 소자의 평면도이고, 도 23은 도 22의 C부분의 확대도이고, 도 24는 전원이 인가된 발광구조물의 사진이다.
도 22 및 도 23을 참고하면, 제1리세스(128)는 제1방향(X방향)으로 연장되고, 제2방향(Z방향)으로 이격 배치될 수 있다. 여기서 제1방향은 발광구조물(120)의 두께 방향(Y방향)과 수직한 방향일 수 있다. 이하에서 제1리세스(128)와 제2리세스(127)의 폭(면적)은 발광구조물(120)의 하부에 형성된 영역으로 정의한다.
제1리세스(128)의 내부에는 제1전극(142)이 배치될 수 있다. 제1리세스(128)의 개수를 조절하거나 제1방향으로 연장되는 길이를 조절하여 제1전극(142)의 면적을 제어할 수 있다.
알루미늄의 농도가 높은 자외선 발광구조물에서는 상대적으로 전류 분산이 용이하지 않으므로, 제1전극의 면적을 청색 광을 방출하는 GaN 발광구조물에 비해 넓힐 필요가 있다. 실시 예에서는 복수 개의 제1전극(142)이 제1방향으로 제1도전형 반도체층과 접촉하므로 전류 주입 면적을 넓힐 수 있다.
이때, 제1전극(142)의 면적을 증가시키기 위해 제1리세스(128)를 과도하게 형성하는 경우, 활성층(124) 및 제2전극(146)의 면적이 감소하므로 적정한 면적 비율을 유지하는 것이 중요하다.
제1리세스(128)의 폭(W1)은 30㎛ 이상 60㎛ 이하일 수 있다. 제1리세스(128)의 폭(W1)이 30㎛ 보다 작은 경우 내부에 제1전극(142)을 형성하는 데에 있어서 공정마진을 확보하기 어렵고, 60㎛보다 큰 경우에는 활성층이 과도하게 줄어들어 광 출력이 낮아질 수 있다.
제1리세스(128) 사이의 거리(d6)는 20㎛ 내지 60㎛일 수 있다. 거리(d6)가 20㎛보다 작은 경우에는 활성층이 과도하게 줄어들어 광 출력이 낮아질 수 있으며, 거리가 60㎛보다 큰 경우에는 제1리세스(128)의 개수가 작아져 제1전극(142)의 면적을 충분히 확보하기 어렵다.
복수 개의 제1전극(142)의 면적은 발광구조물(120)의 제1방향 최대 면적 100%를 기준으로 19% 내지 29%일 수 있다. 제1전극(142)의 면적이 19%보다 작은 경우 충분한 전류 주입 및 확산이 어려워질 수 있으며, 제1전극(142)의 면적이 29%보다 큰 경우에는 활성층(124)과 제2전극(146)이 배치될 수 있는 면적이 줄어들어 광 출력이 낮아지고 동작전압이 상승하는 문제가 있다.
복수 개의 제1리세스(128)의 면적은 발광구조물(120)의 제1방향 최대 면적 100%를 기준으로 30% 내지 45%일 수 있다. 제1리세스(128)의 면적이 30%보다 작은 경우 제1전극(142)의 면적이 작아지는 문제가 있으며, 제1리세스(128)의 면적이 45%보다 큰 경우에는 활성층(124)과 제2전극(146)이 배치될 수 있는 면적이 줄어들어 광 출력이 낮아지고 동작전압이 상승하는 문제가 있다.
복수 개의 제2리세스(127)는 제1방향(X방향)으로 연장되고, 제2방향(Y방향)으로 이격 배치될 수 있다. 제2리세스(127)는 복수 개의 제1리세스(128) 사이에 배치될 수 있다.
반사층(135)은 제2리세스(127) 내부에 배치될 수 있다. 따라서, 반사층(135)은 복수 개의 제1전극(142)의 양 측면에 배치되어 제1전극(142)의 주변에서 발광하는 광을 상향 반사할 수 있다. 반사층(135)의 폭(S2)은 제2리세스(127)의 폭과 동일하거나 더 넓을 수 있다.
알루미늄의 조성이 높아지면 전류 분산 효과가 약해질 수 있다. 따라서, 각각의 제1전극(142)의 인근지점에만 전류가 분산되며 거리가 먼 지점에서는 전류밀도가 급격히 낮아질 수 있다. 따라서, 유효 발광 영역(P2)이 좁아진다.
유효 발광 영역(P2)은 전류 밀도가 100%인 제1전극(142)의 중심을 기준으로 전류 밀도가 30% 내지 40%이하인 경계지점으로 정의할 수 있다. 예를 들어, 제1리세스(128)의 중심으로부터 제2방향으로 5㎛ 내지 40㎛ 떨어진 거리를 경계지점으로 정의할 수 있다. 그러나, 주입 전류의 레벨, Al의 농도에 따라 가변적일 수 있다.
반사층(135)은 전류 밀도가 30% 내지 40%이하인 경계지점에 배치될 수 있다. 즉, 실시 예는 전류밀도가 낮은 영역에 반사층(135)을 형성하여 광 추출 효율을 향상시킬 수 있다.
제2리세스(127)의 제1방향 길이는 이웃한 제1리세스(128)의 제1방향 길이보다 길게 형성될 수 있다. 만약 제2리세스(127)의 길이가 이웃한 제1리세스(128)의 길이와 동일하거나 더 짧다면, 제1리세스(128)의 끝단 지점에서 발광하는 광을 제어할 수 없다.
여기서 제2리세스(127)와 이웃한 제1리세스(128)는 제2방향(Z방향)으로 제2리세스(127)에 가장 근접하게 배치된 2개의 제1리세스(128)일 수 있다. 즉, 제2리세스(127)는 좌우로 인접 배치된 2개의 제1리세스(128) 중 적어도 하나 보다는 길게 형성될 수 있다.
제2리세스(127)의 일 끝단은 제1리세스(128)의 일 끝단보다 더 길게 배치될 수 있다(d5). 제2리세스(127)의 제1방향 길이는 인접 배치된 제1리세스(128)의 제1방향 길이의 104% 이상일 수 있다. 이 경우 제1전극(142)의 양 끝단의 주변에서 출사되는 광을 효과적으로 상향 반사시킬 수 있다.
제2리세스(127)와 발광구조물(120)의 측면의 이격 거리(d1)는 1.0㎛ 내지 10㎛일 수 있다. 이격 거리(d1)가 1.0㎛보다 작을 경우에는 공정 마진의 확보가 어려워, 캡핑층(150)이 반사층(135)을 감싸며 배치되기 어렵기 때문에 신뢰성이 저하될 수 있다. 또한, 이격 거리(d1)가 10㎛보다 클 경우에는 발광에 참여하는 면적이 줄어들어 광 추출 효율이 저하될 수 있다. 그러나 반드시 이에 한정되는 것은 아니고 제2리세스(127) 및 반사층(135)은 발광구조물(120)의 측면까지 형성될 수도 있다.
복수 개의 제2리세스(127)의 면적은 발광구조물(120)의 제1방향 최대 면적 100%를 기준으로 4% 내지 10%일 수 있다. 제2리세스(127)의 면적이 4%보다 작은 경우에는 제2리세스(127)의 내부에 반사층(135)을 형성하기 어렵다. 또한, 제2리세스(127)의 면적이 10%보다 큰 경우에는 활성층의 면적이 감소하여 광 출력이 약해질 수 있다.
반사층(135)의 면적은 발광구조물(120)의 제1방향 최대 면적 100%를 기준으로 46% 내지 70%일 수 있다. 실제 광을 반사하는 반사층(135)의 영역은 제2리세스(127)의 면적과 동일하거나 더 작을 수 있다. 여기의 반사층(135)의 면적은 발광구조물(120)의 하부면으로 연장되어 제2전극(146)을 덮는 연장부를 포함한 면적이다.
제2전극(146)의 면적은 발광구조물(120)의 제1방향 최대 면적 100%를 기준으로 57% 내지 86%일 수 있다. 제2전극(146)의 면적이 57%보다 작은 경우에는 동작 전압이 상승할 수 있으며, 면적이 86%보다 큰 경우에는 제1전극(142)의 면적이 줄어들어 전류 주입 및 분산 효율이 낮아질 수 있다.
제2전극(146)의 면적은 발광구조물(120)에서 제1리세스(128)와 제2리세스(127)의 면적을 제외한 나머지 면적일 수 있다. 따라서, 제2전극(146)은 전체적으로 연결한 하나의 전극일 수 있다.
도 25는 본 발명의 제10실시 예에 따른 반도체 소자의 평면도이고, 도 26a 및 도 26b는 본 발명의 제11실시 예에 따른 반도체 소자를 보여주는 도면이고, 도 27은 본 발명의 제12실시 예에 따른 반도체 소자를 보여주는 도면이고, 도 28은 본 발명의 제13실시 예에 따른 반도체 소자를 보여주는 도면이다.
도 25를 참고하면, 복수 개의 반사층(135)의 양 끝단과 연결되는 측면 반사부(135b)를 포함할 수 있다. 즉, 발광구조물(120)의 가장자리에 제3리세스(129)를 형성하고, 제3리세스(129)의 내부에 측면 반사부(135b)를 형성할 수 있다. 반사층(135)과 측면 반사부(135b)는 동일한 반사물질을 포함할 수 있다. 예시적으로 반사층(135)과 측면 반사부(135b)는 알루미늄을 포함할 수 있다.
복수 개의 반사층(135)과 측면 반사부(135b)는 전기적으로 연결될 수도 있고, 서로 이격 배치될 수도 있다.
복수 개의 반사층(135)과 측면 반사부(135b)가 서로 연결된 경우, 복수 개의 제1영역(136)을 형성할 수 있다. 복수 개의 제1영역(136)은 복수 개의 반사층(135)에 의해 서로 이격된 공간일 수 있다.
복수 개의 제1영역(136)에는 각각 제1리세스(128)와 제1전극(142)이 배치될 수 있다. 이러한 구성에 의하면 제1전극(142)의 양 끝단 주변에서 발광한 광을 유효하게 상향 반사할 수 있다.
제2전극은 제2리세스(127) 및 제3리세스에 의해 복수 개로 분리될 수 있다. 분할된 복수 개의 제2전극(146)은 반사층(135)의 연장부에 의해 서로 전기적으로 연결될 수 있다.
도 26a를 참고하면, 발광소자의 가장자리에는 반사층(135)이 배치되지 않을 수도 있다. 즉, 공정 마진 등 다양한 이유에 의해 가장자리에는 반사층(135)이 배치될 수도 있고, 제1전극(142)이 배치될 수도 있다.
도 26b를 참고하면, 반도체 소자의 가장자리 부분(Z1)에는 캡핑층(150), 하부 전극층(165), 및 기판(70)이 돌출되어 활성층(124)에서 방출한 광(L2)을 상향 반사할 수 있다. 즉, 반도체 소자의 가장자리 부분(Z1)에는 측면 반사부가 형성될 수 있다. 따라서, 별도의 반사층을 형성하지 않더라고 최외각에서 방출되는 광을 상향 반사할 수 있다.
캡핑층(150)이 제2도전형 반도체층(126)의 하부면과 이루는 각은 90도 내지 145도일 수 있다. 각도가 90도 보다 작거나 145도 보다 큰 경우에는 측면을 향해 이동하는 광을 상측으로 반사하는 효율이 떨어질 수 있다
이러한 구성에 의하면, 복수 개의 제1리세스(128) 사이에서 방출되는 광은 반사층(135)이 상향 반사시키고, 발광구조물(120)의 가장자리에서 방출되는 광은 캡핑층(150)이 상향 반사시킬 수 있다.
도 27을 참고하면, 복수 개의 반사층(135)은 제2방향으(Z방향)로 연장되고 제1방향(X방향)으로 이격 배치될 수도 있다. 제1리세스(128) 및 제2리세스(127)의 배열은 전극 패드의 위치 등에 따라 적절히 변형될 수 있다.
도 28을 참고하면, 제1리세스(128)와 제1전극(142)은 제1방향과 제2방향으로 각각 연장될 수 있다. 따라서, 제1리세스(128)는 서로 교차하는 영역에 복수 개의 제2영역(137)을 형성할 수 있다.
복수 개의 반사층(135)은 제2영역(137)에 각각 배치되어 광을 상측으로 반사할 수 있다. 발광구조물(120)의 가장자리에는 측면 반사부(135b)가 배치될 수 있다. 복수 개의 반사층(135)과 측면 반사부(135b)는 제2전극을 통해 서로 전기적으로 연결될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 복수 개의 반사층(135)과 측면 반사부(135b)는 전기적으로 절연될 수도 있다.
도 29는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 개념도이고, 도 30은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 평면도이고, 도 31은 도 30의 변형예이다.
도 29를 참고하면, 반도체 소자 패키지는 홈(3)이 형성된 몸체(2), 몸체(2)에 배치되는 반도체 소자(1), 및 몸체(2)에 배치되어 반도체 소자(1)와 전기적으로 연결되는 한 쌍의 리드 프레임(5a, 5b)을 포함할 수 있다. 반도체 소자(1)는 전술한 구성을 모두 포함할 수 있다.
몸체(2)는 자외선 광을 반사하는 재질 또는 코팅층을 포함할 수 있다. 몸체(2)는 복수의 층(2a, 2b, 2c, 2d, 2e)을 적층하여 형성할 수 있다. 복수의 층(2a, 2b, 2c, 2d, 2e)은 동일한 재질일 수도 있고 상이한 재질을 포함할 수도 있다.
홈(3)은 반도체 소자에서 멀어질수록 넓어지게 형성되고, 경사면에는 단차(3a)가 형성될 수 있다.
투광층(4)은 홈(3)을 덮을 수 있다. 투광층(4)은 글라스 재질일 있으나, 반드시 이에 한정하지 않는다. 투광층(4)은 자외선 광을 유효하게 투과할 수 있는 재질이면 특별히 제한하지 않는다. 홈(3)의 내부는 빈 공간일 수 있다.
도 30을 참조하면, 반도체 소자(10)는 제1 리드프레임(5a)상에 배치되고, 제2 리드프레임(5b)과 와이어에 의해 연결될 수 있다. 이때, 제2 리드프레임(5b)은 제1 리드프레임의 측면을 둘러싸도록 배치될 수 있다.
도 31을 참조하면, 반도체 소자 패키지는 복수 개의 반도체 소자(10a, 10b, 10c, 10d)가 배치될 수도 있다. 이때, 리드프레임은 제1 내지 제5 리드프레임(5a, 5b, 5c, 5d, 5e)을 포함할 수 있다.
제1 반도체 소자(10a)는 제1 리드프레임(5a)상에 배치되고 제2 리드프레임(5b)과 와이어로 연결될 수 있다. 제2 반도체 소자(10b)는 제2 리드프레임(5b)상에 배치되고 제3 리드프레임(5c)과 와이어로 연결될 수 있다. 제3 반도체 소자(10c)는 제3 리드프레임(5c)상에 배치되고 제4 리드프레임(5d)과 와이어로 연결될 수 있다. 제4 반도체 소자(10d)는 제4 리드프레임(5d)상에 배치되고 제5 리드프레임(5e)과 와이어로 연결될 수 있다.
반도체 소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.
살균 장치는 실시 예에 따른 반도체 소자를 구비하여 원하는 영역을 살균할수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.
예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.
경화 장치는 실시 예에 따른 반도체 소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 최광의 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.
조명 장치는 기판과 실시 예의 반도체 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.
표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.
반도체 소자는 표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있다.
반도체 소자는 상술한 발광 다이오드 외에 레이저 다이오드일 수도 있다.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 제1도전형 반도체층, 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하고,
    상기 제2도전형 반도체층 및 상기 활성층을 관통하여 상기 제1도전형 반도체층의 일부 영역까지 배치되는 복수 개의 제1리세스 및 상기 복수 개의 제1리세스 사이에 배치되는 제2리세스를 포함하는 반도체 구조물;
    상기 복수 개의 제1리세스 내부에 배치되고, 상기 제1도전형 반도체층과 전기적으로 연결되는 복수 개의 제1전극;
    상기 제2도전형 반도체층에 전기적으로 연결되는 복수 개의 제2전극; 및
    상기 제2리세스의 내부에 배치되는 반사층을 포함하고,
    상기 반도체 구조물은 자외선 파장대의 광을 생성하고,
    상기 복수 개의 제1리세스의 면적과 상기 제2리세스의 면적의 합은 상기 반도체 구조물의 제1방향 최대면적의 60% 이하이고,
    상기 복수 개의 제1리세스의 면적과 상기 제2리세스의 면적은 상기 반도체 구조물의 하부면에 형성된 면적이고,
    상기 제1방향은 상기 반도체 구조물의 두께 방향과 수직한 방향인 반도체 소자.
  2. 제1항에 있어서,
    상기 복수 개의 제2전극 사이의 거리는 3㎛이상 60㎛이하이고,
    상기 반사층의 폭은 3㎛이상 30㎛이하이고,
    상기 복수 개의 제2전극 사이의 거리와 상기 반사층의 폭은 동일한 반도체 소자.
  3. 제1항에 있어서,
    상기 복수 개의 제1전극이 상기 제1도전형 반도체층과 전기적으로 연결되는 면적은 상기 반도체 구조물의 제1방향 최대 면적의 6.0% 내지 11.0%이고,
    상기 복수 개의 제2전극이 상기 제2도전형 반도체층과 전기적으로 연결되는 면적은 상기 반도체 구조물의 제1방향 최대 면적의 40% 내지 60%인 반도체 소자.
  4. 제1항에 있어서,
    상기 복수 개의 제1전극이 상기 제1도전형 반도체층과 전기적으로 연결되는 면적과 상기 복수 개의 제2전극이 상기 제2도전형 반도체층과 전기적으로 연결되는 면적의 비는 1:4 이상 1:10 이하인 반도체 소자.
  5. 제1항에 있어서,
    상기 반도체 구조물은 상기 제2리세스에 의해 구획되는 복수 개의 제1영역을 포함하고,
    상기 복수 개의 제1전극은 상기 제1영역에 각각 배치되고,
    상기 제1영역의 면적은 상기 제1전극의 2.0배 내지 5.0배이고,
    상기 복수 개의 제1영역의 면적은 상기 제1리세스의 2.0배 내지 5.0배인 반도체 소자.
  6. 제1항에 있어서,
    상기 반사층은 상기 제2리세스에서 연장되어 상기 제2전극과 접촉하는 연장부,
    상기 반사층과 제2전극을 덮는 캡핑층, 및
    상기 캡핑층과 전기적으로 연결되는 제2전극패드를 포함하는 반도체 소자.
  7. 제1항에 있어서,
    상기 복수 개의 제1전극과 전기적으로 연결되는 하부 반사층, 및
    상기 하부 반사층과 전기적으로 연결되는 기판을 포함하는 반도체 소자.
  8. 제1항에 있어서,
    상기 제1도전형 반도체층은 상기 활성층과 인접 배치된 제1층과 상기 제1층 상에 배치되는 제2층을 포함하고,
    상기 제2층은 상기 제1층보다 Al 조성이 높고,
    상기 제1전극은 상기 제1층에 배치되는 반도체 소자.
  9. 제1도전형 반도체층, 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하고,
    상기 제2도전형 반도체층 및 상기 활성층을 관통하여 상기 제1도전형 반도체층의 일부 영역까지 배치되는 복수 개의 제1리세스 및 상기 복수 개의 제1리세스 사이에 배치되는 제2리세스를 포함하는 반도체 구조물;
    상기 복수 개의 제1리세스 내부에 배치되고, 상기 제1도전형 반도체층과 전기적으로 연결되는 복수 개의 제1전극;
    상기 제2도전형 반도체층에 전기적으로 연결되는 복수 개의 제2전극; 및
    상기 제2리세스의 내부에 배치되는 반사층을 포함하고,
    상기 반도체 구조물은 상기 제2리세스에 의해 구획되는 복수 개의 제1영역을 포함하고,
    상기 제1리세스의 면적과 상기 제1영역의 면적의 비는 1:4 내지 1:8이고,
    상기 제1리세스의 면적은 상기 반도체 구조물의 하부면에 형성된 면적인 반도체 소자.
  10. 제9항에 있어서,
    상기 복수 개의 제2전극은 상기 제1영역 내에 배치되는 복수 개의 서브전극을 포함하고,
    상기 반도체 구조물은 측면과 상기 제2리세스 사이에 배치되는 제2영역을 포함하고,
    상기 복수 개의 제2전극은 상기 제2영역에 배치되는 테두리 전극을 포함하고,
    상기 제2리세스와 상기 반도체 구조물의 측면의 이격 거리는 1.0㎛ 내지 10㎛인 반도체 소자.
PCT/KR2017/007830 2016-07-20 2017-07-20 반도체 소자 WO2018016894A1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202210586457.XA CN114864781A (zh) 2016-07-20 2017-07-20 半导体器件
JP2019502713A JP7051131B2 (ja) 2016-07-20 2017-07-20 半導体素子
US16/319,051 US11183614B2 (en) 2016-07-20 2017-07-20 Semiconductor device
EP17831367.2A EP3490012B1 (en) 2016-07-20 2017-07-20 Semiconductor device
CN201780044849.0A CN109564956B (zh) 2016-07-20 2017-07-20 半导体器件

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2016-0092306 2016-07-20
KR1020160092306A KR102568298B1 (ko) 2016-07-20 2016-07-20 반도체 소자
KR1020160095706A KR102551894B1 (ko) 2016-07-27 2016-07-27 반도체 소자
KR10-2016-0095706 2016-07-27

Publications (1)

Publication Number Publication Date
WO2018016894A1 true WO2018016894A1 (ko) 2018-01-25

Family

ID=60992345

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/007830 WO2018016894A1 (ko) 2016-07-20 2017-07-20 반도체 소자

Country Status (5)

Country Link
US (1) US11183614B2 (ko)
EP (1) EP3490012B1 (ko)
JP (1) JP7051131B2 (ko)
CN (2) CN109564956B (ko)
WO (1) WO2018016894A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7066436B2 (ja) * 2018-02-08 2022-05-13 キヤノン株式会社 トナー用外添剤の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093970A (ja) * 2003-09-16 2005-04-07 Korai Kagi Kofun Yugenkoshi 発光装置
KR20120067782A (ko) * 2010-12-16 2012-06-26 엘지이노텍 주식회사 발광소자
KR20130139630A (ko) * 2012-06-13 2013-12-23 삼성전자주식회사 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법
JP2015103536A (ja) * 2013-11-21 2015-06-04 日亜化学工業株式会社 半導体発光装置の製造方法
JP2015173294A (ja) * 2015-06-05 2015-10-01 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4777757B2 (ja) * 2005-12-01 2011-09-21 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP2008205005A (ja) * 2007-02-16 2008-09-04 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子
DE102008034708A1 (de) * 2008-07-25 2010-02-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
JP2011029612A (ja) 2009-06-24 2011-02-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
KR101111750B1 (ko) * 2010-04-22 2012-02-16 삼성엘이디 주식회사 반도체 발광 소자
US8154042B2 (en) 2010-04-29 2012-04-10 Koninklijke Philips Electronics N V Light emitting device with trenches and a top contact
JP5050109B2 (ja) 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
JP6287317B2 (ja) * 2013-02-28 2018-03-07 日亜化学工業株式会社 半導体発光素子
DE102013105870A1 (de) * 2013-06-06 2014-12-24 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
CN103390713B (zh) 2013-07-19 2016-04-13 深圳大道半导体有限公司 带光反射层的半导体发光器件
WO2015025631A1 (ja) 2013-08-21 2015-02-26 シャープ株式会社 窒化物半導体発光素子
US10074777B2 (en) * 2014-08-27 2018-09-11 Epistar Corporation Light emitting diode structure with dielectric reflective layer
JP6330604B2 (ja) * 2014-09-24 2018-05-30 日亜化学工業株式会社 半導体発光素子
WO2017034356A1 (ko) 2015-08-25 2017-03-02 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
KR102554702B1 (ko) * 2015-08-25 2023-07-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지
KR101731058B1 (ko) 2016-02-11 2017-05-11 서울바이오시스 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101948679B1 (ko) * 2016-04-28 2019-02-15 가부시기가이샤 닛뽕쇼꾸바이 공중합체의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093970A (ja) * 2003-09-16 2005-04-07 Korai Kagi Kofun Yugenkoshi 発光装置
KR20120067782A (ko) * 2010-12-16 2012-06-26 엘지이노텍 주식회사 발광소자
KR20130139630A (ko) * 2012-06-13 2013-12-23 삼성전자주식회사 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법
JP2015103536A (ja) * 2013-11-21 2015-06-04 日亜化学工業株式会社 半導体発光装置の製造方法
JP2015173294A (ja) * 2015-06-05 2015-10-01 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ

Also Published As

Publication number Publication date
JP7051131B2 (ja) 2022-04-11
EP3490012A4 (en) 2020-03-11
US11183614B2 (en) 2021-11-23
EP3490012A1 (en) 2019-05-29
JP2019522373A (ja) 2019-08-08
CN109564956A (zh) 2019-04-02
US20210305461A1 (en) 2021-09-30
CN114864781A (zh) 2022-08-05
CN109564956B (zh) 2022-06-21
EP3490012B1 (en) 2023-09-06

Similar Documents

Publication Publication Date Title
WO2017222341A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2017191966A1 (ko) 반도체 소자 패키지
WO2017030396A1 (ko) 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
WO2017034356A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2017179944A1 (ko) 발광소자, 발광소자 패키지 및 발광모듈
WO2015156588A1 (ko) 발광소자 및 조명시스템
WO2016032167A1 (ko) 발광 소자 패키지
WO2017213455A1 (ko) 반도체 소자
WO2018088851A1 (ko) 반도체 소자
WO2013183888A1 (ko) 발광소자
WO2018117699A1 (ko) 반도체 소자
WO2019124843A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2016117905A1 (ko) 광원 모듈 및 조명 장치
WO2018097649A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2018106030A1 (ko) 발광소자
WO2017078441A1 (ko) 반도체 소자
WO2018128419A1 (ko) 반도체 소자 및 이를 포함하는 발광소자 패키지
WO2020040449A1 (ko) 반도체 소자
WO2019027192A1 (ko) 반도체 소자 패키지 및 광원 장치
WO2018052252A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2019103556A1 (ko) 반도체 소자
WO2019088704A1 (ko) 발광소자 패키지 및 이를 구비한 조명 장치
WO2017217764A1 (ko) 반도체 소자
WO2019194646A1 (ko) 반도체 소자
WO2018084631A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17831367

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019502713

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017831367

Country of ref document: EP

Effective date: 20190220