KR20120067782A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20120067782A
KR20120067782A KR1020100129354A KR20100129354A KR20120067782A KR 20120067782 A KR20120067782 A KR 20120067782A KR 1020100129354 A KR1020100129354 A KR 1020100129354A KR 20100129354 A KR20100129354 A KR 20100129354A KR 20120067782 A KR20120067782 A KR 20120067782A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
layer
semiconductor layer
semiconductor
Prior art date
Application number
KR1020100129354A
Other languages
English (en)
Other versions
KR101722630B1 (ko
Inventor
배정혁
문지형
김현주
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100129354A priority Critical patent/KR101722630B1/ko
Publication of KR20120067782A publication Critical patent/KR20120067782A/ko
Application granted granted Critical
Publication of KR101722630B1 publication Critical patent/KR101722630B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광소자는 광 손실을 줄이기 용이하도록, 실시 예는, 전도성 지지부재, 상기 지지부재 상에 순차적으로 배치된 제1 반도체층, 활성층 및 제2 반도체층을 포함하며, 상기 제1 반도체층에서 상기 제2 반도체층 방향으로 제1, 2 캐비티가 형성되고, 상기 제1 캐비티를 포함하는 발광구조물 및 상기 발광구조물과 이격되고 상기 제2 캐비티를 포함하는 반도체구조물을 포함하는 발광반도체구조물, 상기 지지부재와 상기 발광구조물 사이에 배치되며, 상기 제1 캐비티 외부의 상기 제1 반도체층에 접촉된 제1 전극, 상기 지지부재와 상기 반도체구조물 사이에 배치되며, 상기 제2 캐비티 외부의 상기 제1 반도체층과 상기 지지부재에 접촉된 제2 전극, 상기 제1 캐비티 내부의 상기 제2 반도체층으로부터 상기 제1 캐비티의 외부로 연장되고, 상기 지지부재에 접촉 된 제3 전극, 상기 제2 캐비티 내부의 상기 제2 반도체층으로부터 상기 제2 캐비티의 외부로 연장되고, 상기 제1 전극의 일부에 접촉된 제4 전극 및 상기 제1 전극과 상기 제3 전극 사이의 절연층을 포함하는 발광소자를 제공한다.

Description

발광소자{Light Emitting device}
실시 예는 발광소자에 관한 것으로서, 더욱 상세하게는 광 손실을 줄이기 용이한 발광소자에 관한 것이다.
발광소자의 대표적인 예로, LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.
보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.
이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높이지는 바, LED의 발광휘도를 증가시키는 것이 중요하다.
실시 예의 목적은, 광 손실을 줄이기 용이한 발광소자를 제공함에 있다.
제1 실시 예에 따른 발광소자는, 전도성 지지부재, 상기 지지부재 상에 순차적으로 배치된 제1 반도체층, 활성층 및 제2 반도체층을 포함하며, 상기 제1 반도체층에서 상기 제2 반도체층 방향으로 제1, 2 캐비티가 형성되고, 상기 제1 캐비티를 포함하는 발광구조물 및 상기 발광구조물과 이격되고 상기 제2 캐비티를 포함하는 반도체구조물을 포함하는 발광반도체구조물, 상기 지지부재와 상기 발광구조물 사이에 배치되며, 상기 제1 반도체층에 접촉된 제1 전극, 상기 지지부재와 상기 반도체구조물 사이에 배치되며, 상기 제1 반도체층과 상기 지지부재에 접촉된 제2 전극, 상기 제2 반도체층으로부터 상기 제1 캐비티를 통해 외부로 연장되고, 상기 지지부재에 접촉 된 제3 전극, 상기 제2 반도체층으로부터 상기 제2 캐비티를 통해 외부로 연장되고, 상기 제1 전극의 일부에 접촉된 제4 전극 및 상기 제1 전극과 상기 제3 전극 사이의 절연층을 포함할 수 있다.
제2 실시 예에 따른 발광소자는, 전도성 지지부재, 상기 지지부재 상에 순차적으로 배치된 제1 반도체층, 활성층 및 제2 반도체층을 포함하며, 상기 제1 반도체층에서 상기 제2 반도체층 방향으로 제1, 2 캐비티가 형성되고, 상기 제1 캐비티를 포함하는 발광구조물 및 상기 발광구조물과 이격되고 상기 제2 캐비티를 포함하는 반도체구조물을 포함하는 발광반도체구조물, 상기 지지부재와 상기 발광구조물 사이에 배치되며, 상기 제1 반도체층에 접촉된 제1 전극, 상기 지지부재와 상기 반도체구조물 사이에 배치되며, 상기 제1 반도체층과 상기 지지부재에 접촉된 제2 전극, 상기 제2 반도체층으로부터 상기 제1 캐비티를 통해 외부로 연장되고, 상기 지지부재에 접촉 된 제3 전극, 상기 제2 반도체층으로부터 상기 제2 캐비티를 통해외부로 연장되고, 상기 제1 전극의 일부에 접촉된 제4 전극, 상기 제1 전극과 상기 제3 전극 사이의 절연층 및 상기 제1 전극의 일부가 상기 반도체발광구조물 외부로 연장되며, 상기 제1 전극 상에 형성된 전극패드를 포함할 수 있다.
제3 실시 예에 따른 발광소자는, 전도성 지지부재, 상기 지지부재 상에 순차적으로 배치된 제1 반도체층, 활성층 및 제2 반도체층을 포함하며, 상기 제1 반도체층에서 상기 제2 반도체층 방향으로 제1, 2 캐비티가 형성되고, 상기 제1 캐비티를 포함하는 발광구조물 및 상기 발광구조물과 이격되고 상기 제2 캐비티를 포함하는 반도체구조물을 포함하는 발광반도체구조물, 상기 지지부재와 상기 발광구조물 사이에 배치되며, 상기 제1 반도체층에 접촉된 제1 전극, 상기 지지부재와 상기 반도체구조물 사이에 배치되며, 상기 제1 반도체층과 상기 지지부재에 접촉된 제2 전극, 상기 제2 반도체층으로부터 상기 제1 캐비티를 통해 외부로 연장되고, 상기 지지부재에 접촉 된 제3 전극, 상기 제2 반도체층으로부터 상기 제2 캐비티를 통해 외부로 연장되고, 상기 제1 전극의 일부에 접촉된 제4 전극 및 상기 제1 전극과 상기 제3 전극 사이의 절연층을 포함하며, 상기 전도성 지지부재는, 상기 제1 전극과 접촉된 제1 지지부 및 상기 제1 지지부와 이격되며, 상기 제2 전극과 접촉된 제2 지지부를 포함할 수 있다.
실시 예에 따른 발광소자는, 발광구조물 및 반도체구조물을 포함하는 발광반도체구조물을 형성하며, 발광구조물의 발광면 상에 전극을 형성하지 않도록,발광구조물 및 반도체구조물 각각의 내측에 제1, 2 캐비티를 형성하여, 발광반도체구조물에 포함된 제1, 2 반도체층에 전류를 공급할 수 있도록, 기판과 발광반도체구조물 사이에 전극을 형성함으로써, 발광영역의 광 손실을 방지하여 광 추출효율 및 신뢰성을 향상시킬 수 있는 이점이 있다.
도 1은 제1 실시 예에 따른 발광소자의 절단면을 나타내는 단면도이다.
도 2 내지 도 7은 실시 예에 따른 발광소자의 제조방법을 나타내는 공정순서도이다.
도 8은 제2 실시 예에 따른 발광소자의 절단면을 나타내는 단면도이다.
실시 예에 대한 설명에 앞서, 실시 예에서 언급하는 각 층(막), 영역, 패턴, 또는 구조물들의 기판, 각 층(막) 영역, 패드, 또는 패턴들의 "위(on)", "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와, "아래(under)"는 직접(directly)", 또는 "다른 층을 개재하여(indirectly)" 형성되는 모든것을 포함한다. 또한, 각 층의 위, 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서, 각 층의 두께나 크기는 설명의 편의, 및 명확성을 위하여 과장되거나, 생략되거나, 또는 개략적으로 도시되었다. 따라서, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.
또한, 실시 예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.
도 1은 제1 실시 예에 따른 발광소자의 절단면을 나타내는 단면도이다.
도 1을 참조하면, 발광소자(100)는 지지부재(110) 및 지지부재(110) 상에 발광반도체구조물(160)을 포함할 수 있다.
지지부재(110)는 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있다. 지지부재(110)는 단일층으로 형성될 수 있고, 이중 구조 또는 그 이상의 다중 구조로 형성될 수 있다.
실시 예에서, 지지부재(110)는 전도성을 갖는 것으로 설명하나, 전도성을 갖지 않을 수도 있으며, 이에 한정을 두지 않는다.
즉, 지지부재(110)는 금(Au), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 구리-텅스텐(Cu-W), 캐리어 웨이퍼 등으로 구현될 수 있다.
이때, 상기 캐리어 웨이퍼에는 예를들어, Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga2O3 등으로 구현될 수 있다.
이와 같은 지지부재(110)는 발광소자(100)에서 발생하는 열의 방출을 용이하게 하여 발광소자(100)의 열적 안정성을 향상시킬 수 있다.
지지부재(110) 상에는 전도층(111)이 적층될 수 있으며, 이에 전도층(111)은 전류 인가중에 제1 전극(140)의 원자가 전기장에 의해 이동하는 일렉트로마이그레이션(electromigration) 현상을 최소화하기 위해 형성한다. 또한, 전도층(111)은 하부 물질과의 접착력이 우수한 금속 물질을 이용하여 형성할 수 있다.
전도층(111)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
전도층(111)은 서로 다른 금속 물질이 복수의 층을 이루며 접합될 수 있으며, 이에 한정을 두지 않는다.
전도층(111) 상에는 발광영역(A)의 발광구조물(160a)과 제너영역(B)의 반도체구조물(160b) 사이의 쇼트(단락)을 방지하는 절연층(120)이 배치될 수 있다.
이때, 절연층(120)은 관통홀(미도시)이 형성될 수 있으며, 절연층(120)은 전도층(111) 중 일부 영역에 배치되지 않을 수 있다. 절연층(120)에 대한 자세한 설명은 후술하기로 한다.
절연층(120) 상에는 제1 반도체층(162), 제2 반도체층(164) 및 제1, 2 반도체층(162, 164) 사이에 활성층(166)을 포함하며, 발광영역(A)의 발광구조물(160a) 및 제너영역(B)의 반도체구조물(160b)을 포함하는 발광반도체구조물(160)이 형성될 수 있다.
여기서, 발광반도체구조물(160)은 제1 반도체층(162), 제2 반도체층(164) 및 제1, 2 반도체층(162, 164) 사이에 활성층(166)이 개재된 구성으로 이루어지는 것으로 설명한다.
제1 반도체층(162)은 p형 반도체층으로 구현되어, 활성층(166)에 정공을 주입할 수 있다. 예를 들어 제1 반도체층(162)은 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제1 반도체층(162)의 상부에는 활성층(166)이 형성될 수 있다.
활성층(166)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(166)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(166)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 활성층(166)의 밴드 갭보다는 높은 밴드 갭을 갖을 수 있다.
활성층(166)의 상부에는 제2 반도체층(164)이 형성될 수 있다.
제2 반도체층(164)은 n형 반도체층으로 구현될 수 있으며, 예를들어, InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
여기서, 발광반도체구조물(160)은 제1 반도체층(162)에서 제2 반도체층(164)의 내측까지 제1, 2 캐비티(미도시)이 형성될 수 있으며, 발광구조물(160a)은 상기 제1 캐비티을 포함하며, 반도체구조물(160b)은 상기 제2 캐비티을 포함할 수 있다.
실시 예에서, 발광구조물(160a) 및 반도체구조물(106b) 각각에는 하나의 캐비티가 형성되는 것으로 설명하였으나, 발광구조물(160a)에는 복수 개의 캐비티가 형성될 수 있으며, 이에 한정을 두지 않는다.
여기서, 상기 제1 캐비티의 내측에는 적층된 제1 반도체층(162), 활성층(166) 및 제2 반도체층(164)들 사이의 단락(쇼트)을 방지하며, 제1 반도체층(162), 활성층(166) 및 제2 반도체층(164)의 부식을 방지하는 제1 패시베이션(152)이 배치될 수 있다.
또한, 상기 제2 캐비티의 내측에는 제1 패시베이션(152)과 동일한 기능을 가지는 제2 패시베이션(154)이 배치될 수 있다.
절연층(120)과 발광반도체구조물(160)의 제1 반도체층(162) 사이에는 반사층(130)이 및 제1 전극(140)이 형성될 수 있다.
반사층(130)은 발광구조물(160a)의 활성층(166)에서 발생된 광 중 일부가 지지부재(110) 방향으로 향하는 경우, 발광소자(100)의 상부 방향으로 향하도록 광을 반사시켜 발광소자(100)의 광 추출 효율을 향상시킬 수 있다.
따라서, 반사층(130)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들 중 둘 이상의 합금으로 구성된 물질 중에서 한 층 또는 복수의 층으로 형성될 수 있으며, 이에 한정을 두지 않는다.
제1 전극(140)은 니켈(Ni), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 몰리브덴(Mo), 티탄(Ti), 은(Ag), 텅스텐(W), 구리(Cu), 크롬(Cr), 팔라듐(Pd), 바나듐(V), 코발트(Co), 니오브(Nb) 및 지르코늄(Zr) 중 적어도 하나를 포함할 수 있다.
이때, 제1 전극(140)은 제1 패시베이션(152)의 외주부 측면 및 제1 패시베이션(152)에 접촉되어 배치될 수 있으며, 이에 한정을 두지 않는다.
여기서, 제1 전극(140)은 제1 보조전극층(141) 및 제1 보조전극층(141)과 연결된 제2 보조전극층(143)을 포함할 수 있다.
반사층(130)은 제1 보조전극층(141)과 절연층(120) 사이에 배치되는 것으로 설명하나, 제2 보조전극층(143)과 절연층(120) 사이에도 배치될 수 있으며, 이에 한정을 두지 않는다.
실시 예에서, 반사층(130)과 제1 보조전극층(140)은 동시 소성 과정을 거쳐 형성되기 때문에 접합력이 우수할 수 있다.
이때, 제2 보조전극층(143)은 발광구조물(160a)에 배치된 제1 패시베이션(152)과 반도체구조물(160b)에 배치된 제2 패시베이션(154) 사이에 배치될 수 있으며, 반도체구조물(160b)의 제1 반도체층(162)와 접촉되지 않으며, 제2 반도체층(154)의 하부에 접촉되어 배치될 수 있다.
제2 전극(145)은 제1 전극(140)과 전기적으로 연결되지 않으며, 제너영역(B)에서 절연층(120) 및 제2 패시베이션(154)의 외주부 측면에 접하며, 전도층(111)과 반도체구조물(160b)의 제1 반도체층(162)을 전기적으로 연결시킨다.
제3 전극(147)은 발광구조물(160a)의 상기 제1 캐비티을 통하여 발광구조물(160a)의 제2 반도체층(164)과 전도층(111)을 전기적으로 연결시킨다.
즉, 상기 제1 캐비티의 내측면에는 제1 패시베이션(152)가 배치되며, 제3 전극(147)과 제1 패시베이션(152) 사이에는 절연층(120)이 배치될 수 있다.
제4 전극(149)은 반도체구조물(160b)의 상기 제2 캐비티을 통하여 제2 반도체층(164)과 제2 보조전극층(143)에 접촉되어 전기적으로 연결되며, 제2 전극(145)과 전기적으로 연결되지 않는다.
또한, 발광구조물(160a)의 외측면 및 제1 전극(140) 상에는 패드홀(미도시)이 형성된 제3 패시베이션(156)이 배치될 수 있으며, 반도체구조물(160b)을 감싸며, 제2 전극(145) 상에는 제4 패시베이션(158)이 배치될 수 있다.
여기서, 제4 패시베이션(158)은 제3 패시베이션(156)이 형성된 발광구조물(160a)의 외측면에 반대되는 외측면까지 배치될 수 있다.
제3 패시베이션(156)의 상기 패드홀에는 전극패드(170)가 배치될 수 있으며, 전극패드(170)은 제1 전극(140)과 전기적으로 접촉될 수 있다.
이와 같이, 실시 예에 따른 발광소자(100)는 발광영역(A)의 발광구조물(160a)의 상부에 전극이 배치되지 않는 구조를 형성하며, 제너영역(B)을 포함할 수 있으며, 그에 따라 발광구조물(160a)의 활성층(166)에서 발생되는 광이 발광구조물(160a)의 상부로 방출되는 경우 광의 손실이 발생되지 않음으로써, 광 추출 효율이 향상될 수 있다.
여기서, 제1, 2, 3, 4 전극(140, 145, 147, 149) 및 전극패드(170) 중 적어도 하나는, 니켈(Ni), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 몰리브덴(Mo), 티탄(Ti), 은(Ag), 텅스텐(W), 구리(Cu), 크롬(Cr), 팔라듐(Pd), 바나듐(V), 코발트(Co), 니오브(Nb) 및 지르코늄(Zr) 중 적어도 하나를 포함할 수 있다.
그리고, 실시 예에서는 제3 패시베이션(156)에 상기 패드홀이 형성되는 것으로 설명하였으나, 제3 패시베이션(156)이 제1 전극(140)의 일부가 노출되도록 배치할 수 있으며, 이때 전극패드(170)는 제1 전극(140)과 전기적으로 접촉될 수 있으며, 이에 한정을 두지 않는다.
도 2 내지 도 7은 실시 예에 따른 발광소자의 제조방법을 나타내는 공정순서도이다.
도 2를 참조하면, 발광소자(100)는 성장기판(101) 상에 발광반도체구조물(160)을 성장시킬 수 있다.
성장기판(101)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 도면에 나타내지는 않았으나 성장기판(101)과 발광반도체구조물(160) 사이에는 버퍼층(미도시)이 형성될 수 있다.
상기 버퍼층은 3족과 5족 원소가 결합 된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나로 이루어질 수 있으며, 도펀트가 도핑될 수도 있다.
이러한, 성장기판(101) 또는 버퍼층(미도시) 위에는 언도프드 반도체(미도시)층이 형성될 수 있으며, 버퍼층(미도시)과 언도프드 반도체층(미도시) 중 어느 한 층 또는 두 층 모두 형성하거나 형성하지 않을 수도 있으며, 이러한 구조에 대해 한정되지는 않는다.
성장기판(101) 상에는 제1 반도체층(162), 활성층(166) 및 제2 반도체층(164)를 포함하는 발광반도체구조물(160)이 배치될 수 있으며, 제1 반도체층(162), 활성층(166) 및 제2 반도체층(164)은 도 1에서 상술한 바와 동일하므로 생략하도록 한다.
도 3을 참조하면, 성장기판(101) 상에 성장된 발광반도체구조물(160) 상에 제1, 2 캐비티(p1, p2)을 형성하기 위하여 식각할 수 있다.
이때, 제1 캐비티(p1)의 내측에는 제1 패시베이션(152)이 형성될 수 있으며, 제2 캐비티(p2)의 내측에는 제2 패시베이션(154)이 형성될 수 있다.
여기서, 제1, 2 패시베이션(152, 154)은 제1 반도체층(162)의 상부 및 제1, 2 캐비티(p1, p2)의 내측면에만 형성되는 것으로 나타내었으나, 제2 반도체층(164)의 일부 영역까지 형성될 수 있으며, 이에 한정을 두지 않는다.
도 4를 참조하면, 제1 반도체층(162) 상에는 서로 분리된 제1, 2 전극(140, 145)이 형성될 수 있다.
이때, 제1 전극(140)은 제1, 2 보조전극층(141, 143)을 포함할 수 있으며, 제1 보조전극층(141) 상에는 반사층(130)이 형성될 수 있으며, 제2 보조전극층(143) 상부 및 제2 캐비티(p2)의 제2 반도체층(164)에 접촉되는 제4 전극(149)이 형성될 수 있다.
또한, 제1 캐비티(p1)의 제2 반도체층(164) 상에는 제1 패시베이션(152)과 이격된 제3 전극(147)이 형성될 수 있다.
제1 내지 제4 전극(140, 145, 147, 149) 및 제1, 2 패시베이션(152, 154)에 대한 자세한 설명은 도 1에서 상술한 바와 동일하므로 생략하도록 한다.
여기서, 반사층(130)은 제1 보조전극층(141)과 접촉되지 않는 배면이 평탄하게 형성될 수 있으며, 요철(미도시)가 형성될 수 있으며, 이에 한정을 두지 않는다.
만약, 반사층(130)의 배면에 상기 요철이 형성되는 경우, 발광구조(160)에서 발생되는 광의 추출 효과를 크게 할 수 있을 것이다.
도 5를 참조하면, 반사층(130) 및 제1 전극(140)의 외주부 측면 및 제3 전극(147) 상에는 절연층(120)이 형성될 수 있다.
여기서, 절연층(120)은 발광반도체구조물(160)의 제1 반도체층(162)이 외부로 노출되는 것을 방지하여, 외부로부터 침투되는 수분을 방지하여 발광반도체구조물(160)의 부식을 방지할 수 있다.
이때, 절연층(120)은 제3 전극(147) 및 제1 패시베이션(152) 사이에 배치될 수 있으며, 제2 전극(145)의 외주부 측면에 접촉되도록 형성될 수 있다.
여기서, 절연층(120)은 제2 전극(145) 상에 형성되지 않는 것이 바람직할 것이다.
도 6을 참조하면, 절연층(120) 상에는 전도성 재질의 지지부재(110)을 본딩할 수 있다.
지지부재(110)은 전도층(111)에 의해 절연층(120)과 본딩될 수 있다.
지지부재(110)이 형성되면, 지지부재(110)을 베이스로 위치시킨 후 상술한 성장기판(101)을 제거하게 된다. 여기서, 성장기판(101)은 물리적 또는/및 화학적 방법으로 제거할 수 있으며, 물리적 방법은 일 예로 LLO(laser lift off) 방식으로 제거할 수 있다.
한편, 도시하지는 않았으나, 성장기판(101)의 제거 후 발광반도체구조물(160)의 위에 배치된 버퍼층(미도시)을 제거해 줄 수 있다. 이때 버퍼층(미도시)은 건식 또는 습식 식각 방법, 또는 연마 공정을 통해 제거할 수 있다.
도 7을 참조하면, 지지부재(110) 상에 배치된 발광반도체구조물(160)은 발광영역(A)의 발광구조물(160a) 및 제너영역(B)의 반도체구조물(160b)로 나누어지도록, 식각 공정을 할 수 있다.
이때, 발광구조물(160a) 및 반도체구조물(160b)은 서로 분리 이격되며, 발광구조물(160a)의 측면에는 발광구조물(160a)을 보호하는 제3 패시베이션(156)이 형성될 수 있으며, 반도체구조물(160b)을 감싸며 이웃한 발광구조물(160a)의 측면에는 반도체구조물(160b) 및 발광구조물(160a)을 보호하는 제4 패시베이션(158)이 형성될 수 있다.
여기서, 제3 패시베이션(156)에는 패드홀(미도시)이 형성될 수 있으며, 상기 패드홀에는 제1 전극(140)과 접촉되는 전극패드(170)를 형성할 수 있다.
한편, 실시 예에서는 수직형 발광 소자를 중심으로 설명하고 있으나, 이에 대해 한정하는 것은 아니며 수평형 발광 소자에 대해서도 적용될 수 있다.
또한, 도 2 내지 도 7에 나타낸 공정 순서에서 적어도 하나의 공정은 순서가 바뀔 수 있으며 이에 한정을 두지 않는다.
도 8은 제2 실시 예에 따른 발광소자의 절단면을 나타내는 단면도이다.
도 8은 도 1과 중복되는 구성에 대하여 간략하게 설명하거나, 생략하기로 한다.
도 8을 참조하면, 발광소자(200)는 지지부재(210) 및 지지부재(210) 상에 발광반도체구조물(260)을 포함할 수 있다.
지지부재(210)는 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있다. 지지부재(210)는 단일층으로 형성될 수 있고, 이중 구조 또는 그 이상의 다중 구조로 형성될 수 있다.
즉, 지지부재(210)는 금(Au), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 구리-텅스텐(Cu-W), 캐리어 웨이퍼 등으로 구현될 수 있다.
이때, 상기 캐리어 웨이퍼에는 예를들어, Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga2O3 등으로 구현될 수 있다.
여기서, 지지부재(210)는 제1 지지부(211) 및 제2 지지부(213)으로 서로 이격 분리될 수 있다.
제1, 2 지지부(211, 213)에 대한 설명은 후술하기로 한다.
지지부재(210) 상에는 전도층(211)이 적층될 수 있으며, 전도층(111)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
전도층(212) 상에는 발광영역(A1)의 발광구조물(260a)과 제너영역(B1)의 반도체구조물(260b) 사이의 쇼트(단락)을 방지하는 절연층(220)이 배치될 수 있다.
이때, 절연층(220)은 관통홀(미도시)이 형성될 수 있으며, 절연층(220)은 전도층(212) 중 일부 영역에 배치되지 않을 수 있다. 절연층(220)에 대한 자세한 설명은 후술하기로 한다.
절연층(220) 상에는 제1 반도체층(262), 제2 반도체층(264) 및 제1, 2 반도체층(262, 264) 사이에 활성층(266)을 포함하며, 발광영역(A1)의 발광구조물(260a) 및 제너영역(B1)의 반도체구조물(260b)을 포함하는 발광반도체구조물(260)이 형성될 수 있다.
발광반도체구조물(260)에 대한 자세한 설명은, 도 1에 설명한 바 생략한다.
여기서, 발광반도체구조물(260)은 제1 반도체층(262)에서 제2 반도체층(264)의 내측까지 제1, 2 캐비티(미도시)가 형성될 수 있으며, 발광구조물(260a)은 상기 제1 캐비티를 포함하며, 반도체구조물(260b)은 상기 제2 캐비티를 포함할 수 있다.
실시 예에서, 발광구조물(260a) 및 반도체구조물(206b) 각각에는 하나의 캐비티가 형성되는 것으로 설명하였으나, 발광구조물(260a)에는 복수 개의 캐비티가 형성될 수 있으며, 이에 한정을 두지 않는다.
여기서, 상기 제1 캐비티의 내측에는 적층된 제1 반도체층(262), 활성층(266) 및 제2 반도체층(264)들 사이의 단락(쇼트)을 방지하며, 제1 반도체층(262), 활성층(266) 및 제2 반도체층(264)의 부식을 방지하는 제1 패시베이션(252)이 배치될 수 있다.
또한, 상기 제2 캐비티의 내측에는 제1 패시베이션(252)과 동일한 기능을 가지는 제2 패시베이션(254)이 배치될 수 있다.
절연층(220)과 발광반도체구조물(260)의 제1 반도체층(262) 사이에는 반사층(230)이 및 제1 전극(240)이 형성될 수 있다.
반사층(230)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들 중 둘 이상의 합금으로 구성된 물질 중에서 한 층 또는 복수의 층으로 형성될 수 있으며, 이에 한정을 두지 않는다.
제1 전극(240)은 니켈(Ni), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 몰리브덴(Mo), 티탄(Ti), 은(Ag), 텅스텐(W), 구리(Cu), 크롬(Cr), 팔라듐(Pd), 바나듐(V), 코발트(Co), 니오브(Nb) 및 지르코늄(Zr) 중 적어도 하나를 포함할 수 있다.
이때, 제1 전극(240)은 제1 패시베이션(252)의 외주부 측면 및 제1 패시베이션(252)에 접촉되어 배치될 수 있으며, 이에 한정을 두지 않는다.
여기서, 제1 전극(240)은 제1 보조전극층(241) 및 제1 보조전극층(241)과 연결된 제2 보조전극층(243)을 포함할 수 있다.
반사층(130)은 제1 보조전극층(241)과 절연층(220) 사이에 배치되는 것으로 설명하나, 제2 보조전극층(243)과 절연층(220) 사이에도 배치될 수 있으며, 이에 한정을 두지 않는다.
이때, 제2 보조전극층(243)은 발광구조물(260a)에 배치된 제1 패시베이션(252)과 반도체구조물(260b)에 배치된 제2 패시베이션(254) 사이에 배치될 수 있으며, 반도체구조물(260b)의 제1 반도체층(262)와 접촉되지 않으며, 제2 반도체층(254)의 하부에 접촉되어 배치될 수 있다.
제2 전극(245)은 제1 전극(240)과 전기적으로 연결되지 않으며, 제너영역(B1)에서 절연층(220) 및 제2 패시베이션(254)의 외주부 측면에 접하며, 전도층(212)과 반도체구조물(260b)의 제1 반도체층(262)을 전기적으로 연결시킨다.
제3 전극(247)은 발광구조물(260a)의 상기 제1 캐비티을 통하여 발광구조물(260a)의 제2 반도체층(264)과 전도층(212)을 전기적으로 연결시킨다.
즉, 상기 제1 캐비티의 내측면에는 제1 패시베이션(252)가 배치되며, 제3 전극(247)과 제1 패시베이션(252) 사이에는 절연층(220)이 배치될 수 있다.
제4 전극(249)은 반도체구조물(260b)의 상기 제2 캐비티를 통하여 제2 반도체층(264)과 제2 보조전극층(243)에 접촉되어 전기적으로 연결되며, 제2 전극(245)과 전기적으로 연결되지 않는다.
또한, 발광구조물(260a)의 외측면 및 제1 전극(240) 상에는 제3 패시베이션(156)이 배치될 수 있으며, 반도체구조물(160b)을 감싸며, 제2 전극(145) 상에는 제4 패시베이션(158)이 배치될 수 있다.
여기서, 제1, 2 지지부(211, 213)를 다시 설명하면, 제1 지지부(211)는 제1 전극(240)의 제1 보조전극층(241)에 접촉될 수 있다. 이때, 절연층(220)은 제1, 2 지지부(210) 사이 및 제1 지지부(211)와 제1 보조전극층(241)의 일부 영역에 배치될 수 있다.
즉, 제1, 2 지지부(211, 213) 각각은 제1, 2 전극(240, 245)으로 전원을 공급할 수 있도록 서로 이격되어 분리되며, 발광영역(A1)의 발광구조물(260a)과 제너영역(B1)의 반도체구조물(260b)을 구분할 수 있다.
여기서, 도 1에 나타낸 발광소자(100)는 제1 전극(140)으로 전원을 공급하기 위하여 외부에 전극패드(170)가 형성되지만, 도 8에 나타낸 발광소자(200)는 지지부개(210)의 제1, 2 지지부(211, 213)을 통하여 직접 전원이 공급됨에 따라 와이어 본딩을 하지않을 수 있음으로써, 발광소자(200) 형성시 제조 공정이 단순화될 수 있다.
그리고, 제1, 2 실시 예에 따른 발광소자(100, 200)의 전도층(111, 211)에는 패턴이 형성될 수 있으며, 상기 패턴 내에 전도층(111, 211)과 다른 물질이 형성될 수 있으며, 이에 한정을 두지 않는다.
또한, 전도층(111, 211)의 상기 패턴 상에는 절연층(12O, 220)이 형성될 수 있으며, 전도층(111, 211)과 절연층(120, 220) 사이가 상기 패턴에 의하여 결합력이 향상될 수 있다.
실시 예에 따른 발광소자(100, 200)는 패키지 내에 실장될 수 있으며, 발광소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.
이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광 다이오드 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (12)

  1. 전도성 지지부재;
    상기 지지부재 상에 순차적으로 배치된 제1 반도체층, 활성층 및 제2 반도체층을 포함하며, 상기 제1 반도체층에서 상기 제2 반도체층 방향으로 제1, 2 캐비티가 형성되고, 상기 제1 캐비티를 포함하는 발광구조물 및 상기 발광구조물과 이격되고 상기 제2 캐비티를 포함하는 반도체구조물을 포함하는 발광반도체구조물;
    상기 지지부재와 상기 발광구조물 사이에 배치되며, 상기 제1 반도체층에 접촉된 제1 전극;
    상기 지지부재와 상기 반도체구조물 사이에 배치되며, 상기 제1 반도체층과 상기 지지부재에 접촉된 제2 전극;
    상기 제2 반도체층으로부터 상기 제1 캐비티를 통해 외부로 연장되고, 상기 지지부재에 접촉 된 제3 전극;
    상기 제2 반도체층으로부터 상기 제2 캐비티를 통해 외부로 연장되고, 상기 제1 전극의 일부에 접촉된 제4 전극; 및
    상기 제1 전극과 상기 제3 전극 사이의 절연층;을 포함하는 발광소자.
  2. 제 1 항에 있어서,
    상기 제1 홈의 내측면에 배치된 제1 패시베이션; 및
    상기 제2 홈의 내측면에 배치된 제2 패시베이션;을 포함하는 발광소자.
  3. 제 2 항에 있어서, 상기 절연층은,
    상기 제1 패시베이션과 상기 제3 전극 사이에 배치된 발광소자.
  4. 제 2 항에 있어서, 상기 제4 전극은,
    상기 제2 패시베이션에 접촉된 발광소자.
  5. 제 1 항에 있어서,
    상기 발광구조물의 제1 외주부 측면 및 상기 제1 전극에 접촉된 제3 패시베이션; 및
    상기 발광구조물의 제2 외주부 측면 및 상기 반도체구조물을 커버하며, 상기 제2 전극에 접촉된 제4 패시베이션;을 포함하는 발광소자.
  6. 제 5 항에 있어서,
    상기 제3 패시베이션에는, 패드홀이 형성되며, 상기 패드홀 하부에 상기 제1 전극이 노출되며,
    상기 패드홀에 의해 노출된 상기 제1 전극과 접촉된 전극패드;를 포함하는 발광소자.
  7. 제 1 항에 있어서,
    상기 제1 전극의 일부 영역을 제외한 상기 제1 전극과 상기 절연층에 접촉된 반사층;을 포함하는 발광소자.
  8. 제 1 항에 있어서,
    상기 지지부재에 접촉된 전도층;을 포함하며,
    상기 제2, 3 전극은,
    상기 전도층과 접촉되어, 상기 지지부재와 전기적으로 연결된 발광소자.
  9. 제 7 항에 있어서, 상기 전도층은,
    Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta 중 적어도 하나를 포함하는 발광소자.
  10. 제 1 항에 있어서, 상기 제1, 2, 3, 4 전극 중 적어도 하나는,
    Ni, Pt, Ru, Ir, Rh, Ta, Mo, Ti, Ag, W, Cu, Cr, Pd, V, Co, Nb 및 Zr 중 적어도 하나를 포함하는 발광소자.
  11. 전도성 지지부재;
    상기 지지부재 상에 순차적으로 배치된 제1 반도체층, 활성층 및 제2 반도체층을 포함하며, 상기 제1 반도체층에서 상기 제2 반도체층 방향으로 제1, 2 캐비티가 형성되고, 상기 제1 캐비티를 포함하는 발광구조물 및 상기 발광구조물과 이격되고 상기 제2 캐비티를 포함하는 반도체구조물을 포함하는 발광반도체구조물;
    상기 지지부재와 상기 발광구조물 사이에 배치되며, 상기 제1 반도체층에 접촉된 제1 전극;
    상기 지지부재와 상기 반도체구조물 사이에 배치되며, 상기 제1 반도체층과 상기 지지부재에 접촉된 제2 전극;
    상기 제2 반도체층으로부터 상기 제1 캐비티를 통해 외부로 연장되고, 상기 지지부재에 접촉 된 제3 전극;
    상기 제2 반도체층으로부터 상기 제2 캐비티를 통해외부로 연장되고, 상기 제1 전극의 일부에 접촉된 제4 전극;
    상기 제1 전극과 상기 제3 전극 사이의 절연층; 및
    상기 제1 전극의 일부가 상기 반도체발광구조물 외부로 연장되며, 상기 제1 전극 상에 형성된 전극패드;를 포함하는 발광소자.
  12. 전도성 지지부재;
    상기 지지부재 상에 순차적으로 배치된 제1 반도체층, 활성층 및 제2 반도체층을 포함하며, 상기 제1 반도체층에서 상기 제2 반도체층 방향으로 제1, 2 캐비티가 형성되고, 상기 제1 캐비티를 포함하는 발광구조물 및 상기 발광구조물과 이격되고 상기 제2 캐비티를 포함하는 반도체구조물을 포함하는 발광반도체구조물;
    상기 지지부재와 상기 발광구조물 사이에 배치되며, 상기 제1 반도체층에 접촉된 제1 전극;
    상기 지지부재와 상기 반도체구조물 사이에 배치되며, 상기 제1 반도체층과 상기 지지부재에 접촉된 제2 전극;
    상기 제2 반도체층으로부터 상기 제1 캐비티를 통해 외부로 연장되고, 상기 지지부재에 접촉 된 제3 전극;
    상기 제2 반도체층으로부터 상기 제2 캐비티를 통해 외부로 연장되고, 상기 제1 전극의 일부에 접촉된 제4 전극; 및
    상기 제1 전극과 상기 제3 전극 사이의 절연층;을 포함하며,
    상기 전도성 지지부재는,
    상기 제1 전극과 접촉된 제1 지지부; 및
    상기 제1 지지부와 이격되며, 상기 제2 전극과 접촉된 제2 지지부;를 포함하는 발광소자.
KR1020100129354A 2010-12-16 2010-12-16 발광소자 KR101722630B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100129354A KR101722630B1 (ko) 2010-12-16 2010-12-16 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100129354A KR101722630B1 (ko) 2010-12-16 2010-12-16 발광소자

Publications (2)

Publication Number Publication Date
KR20120067782A true KR20120067782A (ko) 2012-06-26
KR101722630B1 KR101722630B1 (ko) 2017-04-03

Family

ID=46686708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100129354A KR101722630B1 (ko) 2010-12-16 2010-12-16 발광소자

Country Status (1)

Country Link
KR (1) KR101722630B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140006429A (ko) * 2012-07-05 2014-01-16 엘지이노텍 주식회사 발광소자
KR20140006428A (ko) * 2012-07-05 2014-01-16 엘지이노텍 주식회사 발광소자
KR20150098848A (ko) * 2014-02-21 2015-08-31 엘지이노텍 주식회사 발광 소자
WO2018016894A1 (ko) * 2016-07-20 2018-01-25 엘지이노텍 주식회사 반도체 소자
CN109328399A (zh) * 2016-06-10 2019-02-12 Lg伊诺特有限公司 半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100011116A (ko) * 2008-07-24 2010-02-03 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20100044726A (ko) * 2008-10-22 2010-04-30 삼성엘이디 주식회사 반도체 발광 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100011116A (ko) * 2008-07-24 2010-02-03 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20100044726A (ko) * 2008-10-22 2010-04-30 삼성엘이디 주식회사 반도체 발광 소자

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140006429A (ko) * 2012-07-05 2014-01-16 엘지이노텍 주식회사 발광소자
KR20140006428A (ko) * 2012-07-05 2014-01-16 엘지이노텍 주식회사 발광소자
KR20150098848A (ko) * 2014-02-21 2015-08-31 엘지이노텍 주식회사 발광 소자
CN109328399A (zh) * 2016-06-10 2019-02-12 Lg伊诺特有限公司 半导体器件
WO2018016894A1 (ko) * 2016-07-20 2018-01-25 엘지이노텍 주식회사 반도체 소자
US11183614B2 (en) 2016-07-20 2021-11-23 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR101722630B1 (ko) 2017-04-03

Similar Documents

Publication Publication Date Title
KR100999733B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101327106B1 (ko) 반도체 발광소자
US9450017B2 (en) Semiconductor light emitting device and method of fabricating the same
KR101756333B1 (ko) 발광 소자 및 발광 소자 패키지
KR101182920B1 (ko) 발광 소자 및 그 제조방법
JP5816243B2 (ja) 発光素子及び発光素子パッケージ
KR101007117B1 (ko) 반도체 발광소자 및 그 제조방법
CN103490000A (zh) 半导体发光元件和发光装置
TW201547058A (zh) 發光二極體及其製造方法
KR101722630B1 (ko) 발광소자
KR101659738B1 (ko) 발광 소자 제조방법
KR101690508B1 (ko) 발광소자
US10505073B2 (en) Semiconductor light emitting device including floating conductive pattern
KR100674875B1 (ko) 플립칩형 발광 장치
KR20130097363A (ko) 반도체 발광소자 및 그 제조방법
KR102413447B1 (ko) 발광소자
KR20110132160A (ko) 반도체 발광 소자 및 그 제조방법
KR102237144B1 (ko) 발광 소자 및 발광 소자 패키지
KR101039931B1 (ko) 발광 소자 및 그 제조방법
KR101689164B1 (ko) 발광소자
KR20120019750A (ko) 발광 소자
KR101710358B1 (ko) 발광 소자 및 발광소자 패키지
KR101710889B1 (ko) 발광 소자
KR101709992B1 (ko) 발광소자
KR20120059910A (ko) 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200211

Year of fee payment: 4