CN109328399A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN109328399A
CN109328399A CN201780036051.1A CN201780036051A CN109328399A CN 109328399 A CN109328399 A CN 109328399A CN 201780036051 A CN201780036051 A CN 201780036051A CN 109328399 A CN109328399 A CN 109328399A
Authority
CN
China
Prior art keywords
layer
groove
electrode
reflecting layer
conductive semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780036051.1A
Other languages
English (en)
Other versions
CN109328399B (zh
Inventor
朴修益
成演准
李容京
金珉成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160072797A external-priority patent/KR102502331B1/ko
Priority claimed from KR1020160083059A external-priority patent/KR102521625B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN109328399A publication Critical patent/CN109328399A/zh
Application granted granted Critical
Publication of CN109328399B publication Critical patent/CN109328399B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

一个实施例提供一种半导体器件，包括：发光结构，包括第一导电半导体层、有源层、第二导电半导体层并且还包括从第二导电半导体层穿过有源层延伸到第一导电半导体层的第一凹槽和第二凹槽；第一电极，与第一凹槽中的第一导电半导体层接触；第二电极，与第二导电半导体层接触；以及反射层，形成在第二凹槽中，其中第二凹槽具有设置在第二导电半导体层的下侧的开口的下部、设置在第一导电半导体层上的上部以及从下部延伸到上部的侧部，并且反射层包括布置在第二凹槽的内部的反射部以及从第二凹槽的下部延伸并接触第二电极的延伸部。

Description

半导体器件
技术领域
本发明涉及一种半导体器件，更具体地，涉及一种具有改善的光提取效率的半导体器件。
背景技术
包括诸如GaN、AlGaN等化合物的发光元件具有宽并且易于调节的能带等许多优点使得发光元件可以被广泛地用作发光器件、光接收器件、各种二极管等。
特别地，使用第III-V族或第II-VI族化合物半导体材料的诸如发光二极管(LED)或激光二极管等发光器件可以利用薄膜生长技术和元件材料的发展实现诸如红光、绿色、蓝光和紫外光等各种颜色的光，也可以使用荧光材料或组合颜色实现高效率的白光，并且与诸如荧光灯和白炽灯等传统光源相比，具有低功耗、半永久寿命、快速响应速度、安全和环境友好的优点。
另外，当诸如光探测器或太阳能电池等光接收器件使用第III-V族或第II-VI族化合物半导体材料制造时，由于元件材料的发展，光接收器件吸收各种波长区域的光以产生光电流使得可以使用从伽马射线到无线电波长范围的各种波长区域内光。另外，利用快速响应速度、安全、环境友好以及易于控制元件材料的优点，光接收器件也能易于用于功率控制、微波电路或通信模块。
因此，发光器件的应用已经扩展到光通信器件的传输模块、配置液晶显示(LCD)器件的背光的LED背光(替代冷阴极荧光灯(CCFL))、能够替代荧光灯或白炽灯的LED照明器件、车辆的前灯、交通信号灯、用于检测气体或火的传感器等。此外，可以将半导体器件的应用扩展到高频应用电路、其他电源控制器件和通信模块。
特别地，发出处于紫外线波长范围内的光的发光器件可以用于固化、医疗用途和通过进行固化和灭菌的灭菌。
现有的半导体器件可以被配置为使得包括第一导电半导体层、有源层以及第二导电半导体层的发光结构被设置在衬底上，第一电极被设置在第一导电半导体层上，第二电极设置在第二导电半导体层上。
在半导体器件的有源层中产生的光除了沿有源层的向上方向传播之外，还可以沿有源层的侧向和向下方向传播。因此，当从半导体器件发射的光沿侧向行进时，存在的问题是在发光结构的内部光的行进路径变长或光被吸收，使得光的提取效率降低。
发明内容
【技术问题】
示例性实施例旨在提供具有改善的光提取效率的发光器件。
【技术方案】
本发明的一个方案提供了一种半导体器件，包括：发光结构，具有第一导电半导体层、有源层、第二导电半导体层以及通过穿过有源层从第二导电半导体层延伸到第一导电半导体层的第一凹槽和第二凹槽；第一电极，配置为与第一凹槽中的第一导电半导体层接触；第二电极，配置为与第二导电半导体层接触；以及反射层，形成在第二凹槽处，其中第二凹槽可以具有设置在第二导电半导体层的下表面的开口的下部、设置在第一导电半导体层上的上部以及从开口的下部延伸到上部的侧部，并且反射层可以包括布置在第二凹槽的内部的反射部以及从第二凹槽的下部延伸以接触第二电极的延伸部。
反射层的反射部可以沿着其侧部从第二凹槽的下部形成到第二凹槽的上部，第二凹槽的下部可以与第二导电半导体层的下表面共面，并且反射部可以在从第二凹槽的下部到上部的方向上具有预定高度。
反射层的下表面处的宽度可以是反射层的高度的1.5倍至28倍。
反射层可以包括与第一导电半导体层对应的第一部以及与第二导电半导体层对应的第二部，并且第一部的侧表面的倾斜度可以与第二部的侧表面的倾斜度不同。
第一部的侧表面与底面之间的角度可以小于第二部的侧表面与底面之间的角度。
反射层的上表面可以是平坦的或具有弯曲度。
反射层可以电连接至第二导电半导体层。
本发明的另一个方案提供一种半导体器件，包括：发光结构，具有第一导电半导体层、有源层、第二导电半导体层以及从第二导电半导体层形成到有源层和第一导电半导体层的某一区域的多个第一凹槽和第二凹槽，并且配置为发射处于紫外线波长范围内的光；第一电极，设置在暴露在多个第一凹槽的每一个中的第一导电半导体层的下表面；边界区域，限定在多个第一凹槽中的每一个中；第二电极，设置在第二导电半导体层的下表面；以及反射层，设置在与多个第二凹槽的每一个中的第一导电半导体层和有源层的一部分对应的高度处，其中半导体器件可以进一步包括设置在多个第一凹槽的预定边界区域之间的低电流密度区域，并且反射层可以布置在低电流密度区域中。
反射层的水平横截面可以具有蜂窝形状。
预定值可以在I0的30％至40％的范围内，并且I0可以是与第一电极接触的第一导电半导体层中的电流密度。
第一电极周围的电流密度具有预定值的区域可以称为边界区域，反射层的横截面可以设置为限制边界区域的横截面。
通过设置彼此延伸的低电流密度区域并且将反射层设置在低电流密度区域中，反射层可以具有相互延伸的结构。
反射层可以布置为围绕多个第一凹槽中的每一个。
多个第一凹槽中的每一个的高度可以等于第二凹槽的高度。
多个第一凹槽中的每一个的宽度可以大于第二凹槽的宽度。
第二蚀刻区域的侧表面可以具有相对于底面的在20度至40度的范围内的倾斜度。
反射层可以设置在与上表面对应的高度处，并且设置在第二蚀刻区域的侧表面以及底面。
本发明的再一个方案提供一种半导体器件，包括：发光结构，具有第一导电半导体层、有源层、第二导电半导体层以及从第二导电半导体层形成到有源层和第一导电半导体层的某一区域的多个第一蚀刻区域，并且配置为发射处于紫外线波长范围内的光；第一电极，设置在暴露在多个第一蚀刻区域的每一个中的第一导电半导体层上；第二电极，设置在第二导电半导体层上；以及反射层，在第一电极的周边区域设置为从第一导电半导体层到有源层和第二导电半导体层，其中反射层可以布置在电流密度具有预定值或更小的区域中。
预定值可以在I0的30％至40％的范围内，并且I0可以是与第一电极接触的第一导电半导体层中的电流密度。
第一电极周围的电流密度具有预定值的区域可以称为边界区域，反射层的横截面可以设置为相交或外接边界区域的横截面。
【有益效果】
根据示例性实施例的半导体器件，第一电极设置在第一凹槽的每一个中以提供电子，反射层设置在位于第一凹槽之间的第二凹槽中，具体地，反射层的布置和形状被优化以反射从有源层发射的光，使得当半导体器件是发光器件时，可以提高光的提取效率。
本发明的各种有益优点和效果不受以上描述的限制，并且通过对本发明的详细实施例的描述应当容易理解。
附图说明
图1是根据一个实施例的半导体器件的平面图。
图2是沿图1的半导体器件的线I-I’截取的横截面图。
图3至图5是示出图2的多个部分的详细示意图。
图6是示出图2的平面图中的反射层的布置的示意图。
图7是示出图2的第一凹槽、第二凹槽和反射层的布置的详细示意图。
图8a至图8c是示出反射层的形状的示意图。
图9是示出反射层的另一种布置的示意图。
图10是根据本发明的另一个实施例的半导体器件的横截面图。
图11是示出通过反射层将光向上反射的过程的概念图。
图12是图10的A部分的放大图。
图13是描述第一凹槽与第二凹槽之间的高度差的示意图。
图14是根据本发明的一个实施例的半导体器件的平面图。
图15是示出半导体器件的电流密度的分布的示意图。
图16是图14的B部分的放大图。
图17是示出第一凹槽的示意图。
图18是示出图16的改型实施例的示意图。
图19是示出设置有半导体器件的封装的示意图。
具体实施方式
在下文参考附图描述能够实现上述目的的本发明的示例性实施例。
在描述根据本发明的实施例的过程中，当一个元件被描述为形成在另一个元件“上”或“下”时，词语“在...上”或“在...下”包括两个部件彼此直接接触(直接地)的含义以及在两个部件之间设置和形成一个或多个其他部件(间接地)的含义。另外，当一个元件被描述为形成在另一个元件“上”或“下”时，这种描述可以包括另一个元件形成在该元件的向上方向上并且形成在该元件的向下方向上的含义。
半导体器件可以包括诸如发光器件、光接收器件等各种电子器件，而发光器件和光接收器件均可以包括第一导电半导体层、有源层和第二导电半导体层。
根据示例性实施例的半导体器件可以是发光器件。
发光器件通过电子和空穴的复合发光，并且光的波长由材料的固有能带隙决定。因此，发射的光可以根据材料的成分而改变。
当发光结构包括铝(Al)所占的组分比较大的AlGaN时，发光结构可以发出紫外线，特别是处于深紫外线波长范围的光。例如，紫外线可以具有在10纳米(nm)至400nm范围内的波长，近紫外线(UV-A)可以具有在320nm至400nm范围内的波长，远紫外线(UV-B)可以具有在280nm至320nm范围内的波长，并且深紫外线(UV-C)可以具有在100nm至280nm范围内的波长。
图1是根据一个实施例的半导体器件的平面图，图2是根据一个实施例的沿图1的半导体器件的线I-I’截取的横截面图，以及图3至图5是示出图2的多个部分的详细示意图。
在图1中，半导体器件配置为使得反射层235设置在位于第一电极242与第一凹槽228之间的低电流密度区域R1中，低电流密度区域R1可以与第一电极242间隔开距离r0。在半导体器件中，第一电极和凹槽形成的结构实际上能够配置有更多数量的第一电极和凹槽，并且能够考虑电流密度来进行设计使得第一电极和凹槽的数量不受限制。在考虑第一电极的电流密度时，第一电极设置为使得可以设计低电流密度区域并且反射层可以设置在低电流密度区域之间。
根据本实施例的半导体器件200可以包括：半导体结构220，具有第一导电半导体层222、有源层224和第二导电半导体层226；第一电极242，与第一导电半导体层222接触；以及第二电极246，与第二导电半导体层226接触。
为从第二导电半导体层226到有源层224和第一导电半导体层222的一些区域设置第一凹槽以暴露第一导电半导体层222的多个区域，并且多个暴露的区域可以分类为第一凹槽228和第二凹槽227。例如，第一凹槽228和第二凹槽227中的每一个的横截面为圆形、多边形、椭圆形等，但本发明没有具体限制于此。第二凹槽227可以设置在第一凹槽228的周围处，并且参考图6等在下文进行描述。
第一电极242可以设置在暴露于第一凹槽228中的第一导电半导体层222上，第二电极246可以设置在位于第一凹槽228与第二凹槽227之间的第二导电半导体层226的下表面上。此外，反射层235可以设置为插入第二凹槽227中。反射层235的一部分可以设置为延伸到第二凹槽227外部的区域，并且参考图3等在下文进行描述。
反射层235的该部分可以设置在与有源层224对应的高度处以及与第一导电半导体层222的一部分对应的高度处。即，反射层235的上表面可以设置为高于有源层224。
当发光结构220中包含大量铝(Al)时，电流扩散特性可能在发光结构220中劣化。因此，在本实施例中，位于电流密度低的区域中的发光结构220可以被蚀刻和去除，以形成反射层235。反射层235可以在有源层中y以横磁(TM)模式发射光并且将在水平方向上行进的光的路径改变为向上方向。因此，反射层235可以减少发光结构中的光吸收，调节半导体器件的指向性角度，并提高光提取效率。
反射层235可以由导电材料(例如，金属)形成。例如，当反射层235由Al制成并且从有源层224发射处于紫外线波长范围内的光时，反射层235形成为具有50nm或更大的厚度，以使其可以足够反射80％或以上的紫外线波长范围内的光。
特别地，在半导体器件200发出处于UV-B或UV-C波长范围内的光时，发光结构220基于AlGaN生长使得与发出处于蓝光波长范围内的光的发光器件相比，TM模式的光发射可以增加。TM模式发射可以定义为使在有源层产生的光大部分沿与发光结构220的生长方向垂直的方向(图2中的水平方向)发射。
反射层235可以从有源层224反射沿横向方向行进的光，以改变光的行进方向并缩短其光路，从而减少发光结构220中的光再吸收。
第一导电半导体层222可以由第III-IV族或第II-V族化合物半导体形成，并且可以掺杂有第一导电掺杂剂。第一导电半导体层222可以利用AlGaN、GaN、InAlGaN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP中的一个或多个以及组分式为AlxInyGa(1-x-y)N(0≤x≤1、0≤y≤1和0≤x+y≤1)的半导体材料来生长。
当第一导电半导体层222是n型半导体层时，第一导电掺杂剂可以包括诸如Si、Ge、Sn、Se或Te等n型掺杂剂。第一导电半导体层222可以形成为单层或多层，但本发明不限于此。
有源层224可以具有单阱结构、多阱结构、单量子阱结构、多量子阱(MQW)结构、量子点结构以及量子线结构中的任何之一。
有源层224可以由势阱层和势垒层形成，例如，AlGaN/AlGaN、InGaN/GaN、InGaN/InGaN、AlGaN/GaN、InAlGaN/GaN、GaAs(InGaAs)/AlGaAs和GaP(InGaP)/AlGaP中的一个或多个的配对结构形成，但本发明不限于此。势阱层可以由能带隙小于势垒层的能带隙的材料形成。
第二导电半导体层226可以由第III-IV族或第II-V族化合物半导体形成，并且可以掺杂有第二导电掺杂剂。第二导电半导体层226可以由AlGaN、GaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP中的一个或多个以及组分式为InxAlyGa1-x-yN(0≤x≤1、0≤y≤1和0≤x+y≤1)的半导体材料形成。
当第二导电半导体层226由AlGaN制成时，空穴的注入可能由于AlGaN的低导电性而不顺利。在这种情况下，可以通过将导电率相对较高的GaN设置在第二导电半导体层226的下表面来解决这种问题。
当第二导电半导体层226是p型半导体层时，第二导电掺杂剂可以包括诸如Mg、Zn、Ca、Sr、Ba等p型掺杂剂。第二导电半导体层226可以形成为单层或多层，但本发明不限于此。
不规则部可以形成在第一导电半导体层222的上表面，并且可以提高从发光器件200发出的光的提取效率。宽度可以从第一导电半导体层222朝向有源层224、电子阻挡层和第二导电半导体层226变宽，这是因为发光结构220的下部结构的宽度可以在蚀刻工艺中被蚀刻得更宽。
例如，发光结构220的高度h21可以处于2μm至3μm的范围内。在发光结构220发出紫外线的情况下，为了提高具有比蓝光波长短的短波长的光的提取效率，上表面的不规则部的每一个的深度可以处于至的范围内，并且可以具有大约的平均深度。
覆盖层250可以设置在第二导电半导体层226的下表面以围绕第二电极246的下表面和侧表面的至少一部分。覆盖层250可以由导电材料(例如，金属)制成。具体地，覆盖层250可以由选自铬(Cr)、Al、钛(Ti)、金(Au)和镍(Ni)及其合金构成的组中的至少一种材料形成。
覆盖层250可以将第二电极246电连接至第二电极焊盘266并且围绕和支撑第二电极246和反射层235，从而确保稳定性。覆盖层250可以由具有高反射率的金属制成以反射光。因此，反射层235可以被定义为第一反射层，覆盖层250可以被定义为第二反射层。
第一导电层265和接合层260可以顺着发光结构220的下表面以及第一凹槽228和第二凹槽227的形貌来设置。
第一导电层265可以将多个第一电极242电连接。第一导电层265可以由具有高反射率的材料(例如，Al)制成。例如，在紫外线波长范围内，第一导电层265的厚度应该设置为或更大，以确保80％或更多的光反射。
接合层260可以是包括用于将第一导电层265扩散接合或共晶接合到位于接合层260下方的支撑衬底270的区域的区域，支撑衬底270包括混合有Ni、Sn、Au等的区域。
接合层260可以由导电材料形成。例如，接合层260可以由选自Au、Sn、In、Al、硅(Si)、银(Ag)、Ni、铜(Cu)或其合金构成的组中的材料形成。
扩散阻挡层(未示出)可以设置在第一导电层265与接合层260之间。例如，扩散阻挡层可以具有Ti/Ni/Ti/Ni的多层结构。
支撑衬底270可以由导电材料(例如，金属)或半导体材料制成。因此，电流可以经由支撑衬底270、接合层260、第一导电层265以及多个第一电极242注入到第一导电半导体层222中。此外，支撑衬底270可以由具有高热传导率的材料形成以充分消散在发光器件的运行期间产生的热量。
支撑衬底270可以由选自Si、钼(Mo)、Si、钨(W)、Cu和Al或其合金构成的组中的材料制成。此外，支撑衬底270可以选择性地包含Au、Cu合金、Ni、Cu-W以及承载晶片(例如，GaN、Si、Ge、GaAs、ZnO、SiGe、SiC、SiGe、Ga2O3等)。
第二电极焊盘266可以设置在半导体器件200的一个侧面的角部。第二电极焊盘266可以由导电材料(例如，金属)制成，并且可以具有单层结构或多层结构。具体地，第二电极焊盘266可以具有由Ti/Ni/Ti/Ni/Ti/Au形成的结构。
具有凹下的中心部的第二电极焊盘266可以被设置。导线(未示出)可以接合在凹下的中心部周围，并且接合区域变宽，使得第二电极焊盘266和导线可以更牢固地接合。
第二电极焊盘266可以用于反射光，使得当第二电极焊盘266靠近发光结构220时可以提高光的提取效率，但是当第二电极焊盘266和发光结构220彼此太靠近时，可能难以确保工艺余量。
第一绝缘层231可以在第二电极焊盘266的下部部分地开口，使得覆盖层250和第二电极焊盘266可以电连接。钝化层280设置在发光结构220的上表面和侧表面。第一绝缘层231和钝化层280可以在与第二电极焊盘266相邻的区域中彼此接触。
例如，使第一绝缘层231开口因此使第二电极焊盘266与覆盖层250接触的部分的宽度d22可以在大约40μm至90μm的范围内。当宽度d22小于40μm时，存在的问题是运行电压上升，而当宽度d22大于90μm时，可能难以确保使覆盖层250不暴露在外的工艺余量。当覆盖层250暴露于第二电极焊盘266的外部区域时，器件的可靠性可能劣化。因此，宽度d22可以处于第二电极焊盘266的总宽度的大约60％至大约95％的范围内。
例如，从第一绝缘层231的开口部的边缘到第二电极焊盘266的边缘的部分的宽度d23可以在5μm到10μm的范围内。当宽度d23小于5μm时，难以确保工艺余量，而当宽度d23等于或大于10μm时，第二电极焊盘266与覆盖层250接触的部分的宽度d22会变得更窄引起运行电压升高的问题。考虑到与导线的稳定接合，第二电极焊盘266的总宽度可以在50μm和150μm的范围内。当总体宽度小于50μm时，存在的问题是难以确保足够的面积来接合导线，而当总宽度大于150μm时，第二电极占据半导体器件整个面积的面积变大造成使发光区域变窄的问题。
例如，钝化层280的厚度可以为大约并且自发光结构220的侧表面，钝化层280的宽度d21可以在10μm至30μm的范围内。与宽度d21对应的区域可以对应于半导体器件200的边缘处的沟道，并且可以是在晶片级生长发光结构220之后的器件单元中被分离的区域。例如，在器件单元的分离工艺中，半导体器件可以通过激光划片分离，并且熔融金属等可以从钝化层280的上部沿沟道的向上方向设置在大约3μm的高度，其高于发光结构220的高度。
图3是示出与反射层相邻的区域的详细示意图，图4是示出与第二电极相邻的区域的详细示意图，以及图5是示出与第一电极相邻的区域的详细示意图。
在图3中，反射层235设置在第二凹槽227内。反射层235包括从与第二电极竖直重叠的部分开始的第二导电半导体层的下表面、设置在第二凹槽227的下部的开口区域、从第二凹槽227的下部延伸到上部的侧部、以及延伸到第二凹槽227的上部以电连接至第二电极的延伸部。
反射层235可以由选自Cr、Al、Ti、Au和Ni及其合金构成的组中的至少一种材料制成。当反射层235由Al制成并且从有源层224发射处于紫外线波长范围内的光时，反射层235的厚度应当设置为例如至少或更大，以确保80％或以上的光反射。
例如，反射层235可以沿向下方向在图2的上部具有Al、Ti、Au和Ti的层结构。
第一绝缘层231可以设置在发光结构220与反射层235之间，并且覆盖层250可以设置在反射层235下方。反射层235可以在第二电极246的边缘的区域S1中与发光结构220肖特基接触。
覆盖层250可以设置在反射层235下方以接触第二电极246并围绕反射层的下部和侧表面。此外，覆盖层可以设置为延伸到第一绝缘层231的一些区域，其从第一凹槽228的上部延伸到第二导电半导体层的上部。因此，覆盖层可以在第二电极246的边缘的区域S2中与发光结构220肖特基接触。反射层235和第二导电半导体层226在区域S1中彼此肖特基接触，并且覆盖层250和第二导电半导体层226在区域S2中彼此肖特基接触，使得有利于扩散供应到第二导电半导体层226的电流。
形成肖特基接触的区域S1和S2的每一个宽度可以在1μm至2μm的范围内，可以通过自对准工艺来确保宽度，并且当反射层235和覆盖层250形成时，台阶覆盖特性良好使得可以提高可靠性。
即，在图4中，发光结构220和反射层235可以在第二电极246的一侧的边缘的区域S1中彼此肖特基接触，并且发光结构220和覆盖层250可以在第二电极246的另一侧的边缘的区域S2中彼此肖特基接触。
第二绝缘层232可以设置在覆盖层250下方，并且第一导电层265可以设置在第二绝缘层232下方。第一导电层265可以通过朝向向上方向改变发射到第一凹槽228的光的方向来控制指向性的角度和通过缩短光路来减少光在发光器件内部被再吸收的可能性。
第二电极246的厚度t44可以是第一绝缘层231的厚度t41的40％至80％(例如，)。在区域S1和S2中彼此肖特基接触的反射层235和覆盖层250可以突出到发光结构220，即，在第二导电半导体层226的方向上。反射层235的突出部可以具有与第二电极246的厚度t44相同的尺寸。可选地，反射层235和覆盖层250可以是平坦的而不具有突出部。
第一绝缘层231的厚度t41可以小于第二绝缘层232的厚度t42。第一绝缘层231的厚度t41可以在至的范围内，例如，二第二绝缘层232的厚度t42可以在至的范围内，例如，
当第一绝缘层231的厚度t41和第二绝缘层232的厚度t42比上述范围薄时，第一电极242和反射层235的电分离的可靠性会降低，而当第一绝缘层231的厚度t41和第二绝缘层232的厚度t42比上述范围厚时，会由于在通过接合层260接合支撑衬底270时施加的压力而产生诸如裂纹或空隙等缺陷，使得可靠性可能降低。此外，覆盖层250的厚度t43可以比第一绝缘层231的厚度t41厚，可以比第二绝缘层232的厚度t42薄，并且可以在至的范围内。当覆盖层250的厚度t43小于时，难以扩散供应的电流使得运行电压可能上升，而当覆盖层250的厚度t43大于时，可能由于应力在构成半导体器件的多个层之间的界面处产生分层。例如，覆盖层250的厚度t43可以是
在图4中，覆盖层250与第二导电半导体层226在其中肖特基接触的区域S2的距离d43可以在1μm至2μm的范围内。第一绝缘层231可以形成倾斜表面，该倾斜表面在与覆盖层250与第二导电半导体层226肖特基在其中接触的区域S2相邻的第一绝缘层231的两个区域中与第二导电半导体层226和第一绝缘层231的界面成锐角θ1和θ2。由于倾斜表面具有锐角，因而可以减少由于在针对位于下方的支撑衬底270的接合工艺中施加的压力而产生的诸如裂纹和空隙等缺陷，从而防止可靠性降低。
使第二导电半导体层226的下表面和第一绝缘层231在第一凹槽228的方向上彼此接触的区域与上述区域S2的距离d41可以在例如5μm至15μm的范围内。此外，由于倾斜表面具有锐角θ41和θ42，与从使位于第一绝缘层231下方的多个层中的覆盖层250与倾斜表面接触的区域的远端到第二导电半导体层226的下表面的远端对应的区域的距离d42可以在例如4μm至8μm的范围内。
此外，在其中反射层235与第二电极246竖直重叠的区域的水平距离d44可以在从肖特基接触区域S1到第二电极246的方向上处于例如4μm至8μm的范围内。第二电极246和反射层235可以在上述距离d44内竖直重叠，以将向下行进的光向上发射，并且考虑到工艺余量，距离d44可以在2μm至8μm的范围内。当距离d44小于2μm时，可能难以确保使反射层235与第二电极246接触的工艺余量，而当距离d44大于8μm时，可能由于与第二电极246的应力差而发生分层。这里，竖直方向是图中的向上-向下方向并且可以是发光结构的生长方向。
在图5中，设置在位于第一凹槽228中的第一导电半导体层222下方的第一电极242的厚度t54可以小于第一绝缘层231的厚度t51。具体地，第一电极242的厚度t54可以是第一绝缘层231的厚度t51的40％至80％，例如，当第一电极242的厚度t54形成为小于第一绝缘层231的厚度t51并且因此第二绝缘层232设置在第一电极242与第一绝缘层231之间时，可以改善台阶覆盖。
此外，与第一导电半导体层222的下表面接触的第一电极242的侧表面和第一绝缘层231的侧表面可以分别设置为形成锐角。本文，在第一绝缘层231的侧表面与第一导电半导体层222的下表面之间的角度θ51和在第一电极242的侧表面与第一导电半导体层222的下表面之间的角度θ52可以彼此相等。例如，角度θ51和θ52中的每一个可以在30度至50度的范围内。当角度θ51和θ52中的每一个小于30度时，使第一绝缘层231在第一凹槽228中具有用于绝缘的足够厚度的距离可以变短，而当角度θ51和θ52中的每一个大于50度时，在设置第二绝缘层232时的台阶覆盖特性较差，使得可靠性可能降低。
此外，当在形成第一电极242并且设置第二绝缘层232之后将过孔形成在第二绝缘层232处以将第一绝缘层231电连接至第一电极242时，第一电极242的宽度w51可以大于使第一导电层265与第一电极242接触的区域的宽度w52。当使第一电极242的下表面与第二绝缘层232接触的区域的宽度是w54时，并且使第二电极242的倾斜表面与第二绝缘层232接触的区域的水平宽度是w53时，考虑到工艺余量，宽度w54可以在1μm至10μm的范围内。
例如，第一电极242与第一绝缘层231之间的分隔距离w55可以是1μm至2μm。第一导电半导体层222可以在分隔距离w55内与第二绝缘层232接触。可以通过自对准工艺确保分隔距离w55，并且当形成第二绝缘层232时，台阶覆盖特性良好，从而可以提高可靠性。
第一绝缘层231、第二绝缘层232和钝化层280可以由绝缘材料形成。例如，可以使用Al氧化物或Al氮化物，具体地，可以使用SiO2或SiN。
图6是示出图2的平面图中的反射层的设置的示意图。
多个第一电极242设置在半导体器件200处，第一凹槽228以孔的形式设置在第一电极242的每一个的周围，并且覆盖层250设置在第一凹槽228周围。如图2所示，虚线表示的部分可以是使第一绝缘层231开口并因此使第二电极246和覆盖层250彼此接触的区域。
虚线表示的区域是发光结构的内部，发光结构上面覆盖有钝化层280，并且第一电极、凹槽和覆盖层可以设置成较小尺寸的结构并且数量大于图中所示的数量。
第一电极242可以与第一导电半导体层欧姆接触。在这种情况下，欧姆接触区域中的电流可以称为I0。电流密度在远离欧姆接触区域时减小，因此有源层中的电子和空穴之间的耦合减小，使得光功率可能减小。
在这种情况下，反射层235可以设置在使电流密度减小到预定值或更小的区域附近。
具体地，在图6中，多个第一电极242每一个示出为圆形，与第一电极242间隔开距离r0的区域用虚线示出，并且用虚线示出的区域中的每一个的电流密度是Ii，将在下文参考图7描述。虚线表示的区域可以称为“边界区域”，并且边界区域可以是圆形，但是如上所述，边界区域的形状可以根据第一电极的形状而变化，本发明不限于圆形。边界区域中的电流密度Ii可以是I0的30％至40％。例如，电流密度Ii可以表示为Ii＝I0×exp(-1)。
此外，多个边界区域之间的区域可以称为“低电流密度区域R1”，并且低电流密度区域中的电流密度可以小于电流密度Ii。在本实施例中，反射层235限制单个第一电极周围的“边界区域”，并且多个“边界区域”可以被限制或者彼此分隔开一分隔距离。因此，当边界区域彼此被限制时，低电流密度区域可以彼此间隔开，并且当边界区域彼此间隔开时，低电流密度区域中的每一个可以设置为延伸。在图6的放大图中，类似使反射层235以“边界区域”的分隔距离设置的结构，反射层235可以设置在相互延伸的结构中并且可以设置为彼此间隔开。在图6的放大图中，当反射层设置在相互延伸的结构中时，可以设置使一个或多个反射层彼此接触的区域，并且一个或多个反射层可以在该区域中以一曲率彼此接触。边界区域的布置可以根据第一电极242的布置而变化，使得反射层的上表面的形状可以是六边形，但是本发明不限于此。六边形可以是类似于蜂窝的结构，并且反射层235可以连接并设置在位于第一电极周围的低电流密度区域中。
具体地，反射层235可以设置在位于相邻的第一电极之间的“低电流密度区域”中，并且具有六边形横截面的反射层235的顶点可以设置在“低电流密度区域”的每一个的中心区域中。在这种情况下，反射层235可以具有使相邻的边界区域彼此接触的六边形结构连接位置，或者可以是外接单个第一电极和位于凹槽周围的边界区域的多边形。
在图6中，当水平方向称为第一方向并且垂直方向称为第二方向时，第一方向和第二方向可以彼此相交。这里，相交的含义是接近垂直但不一定数学上垂直。
在图6中，两个第一凹槽228沿第一方向设置在最上面一行，三个第一凹槽228设置在中间一行，两个第一凹槽228设置在最下面一行。在这种情况下，设置成沿第一方向布置的三行的第一凹槽228被设置为沿第二方向彼此抵消。
图7是示出图2的第一凹槽、第二凹槽和反射层的布置的详细示意图。
第一凹槽228的高度h1和第二凹槽227的高度h2可以在例如1μm至2μm的范围内彼此相等。这是因为可以在制造工艺中通过同时蚀刻发光结构来形成第一凹槽228和第二凹槽227。这里，高度h1和h2是从虚线表示的部分(即，发光结构的下表面)到第一凹槽228和第二凹槽227的上表面的高度。
此外，第一凹槽228的宽度w1可以大于第二凹槽227的宽度w2。这是因为第二凹槽227是用于将反射层设置在发光结构中的低电流密度区域的空间，于是第二凹槽227的宽度w2可以窄于第一凹槽228的宽度w1。当第二凹槽227的宽度w2等于或宽于第一凹槽228的宽度w1时，低电流密度区域变宽，使得芯片的整体发光效率可能降低。
在图7中，第一凹槽228的宽度w1和第二凹槽227的宽度w2是第一凹槽228和第二凹槽227的下表面的宽度。此外，第一凹槽228的上表面的宽度可以比第二凹槽227的上表面的宽度宽。第一蚀刻区域1和第二蚀刻区域2分别对应于第一凹槽228和第二凹槽227，并且第一凹槽228和第二凹槽227可以通过其他方法而不是蚀刻形成。
上述宽度可以是指在第一凹槽228和第二凹槽227具有圆形横截面时的尺寸，或者可以是指在第一凹槽228和第二凹槽227具有四边形横截面时的一侧的长度。
在图7中，第一凹槽228和第二凹槽227中的每一个的上部的宽度可以小于第一凹槽228和第二凹槽227中的每一个的下部的宽度。因此，与第一导电半导体层对应的高度处的宽度可以小于与第二导电半导体层对应的高度处的宽度。
第一凹槽228的下部的宽度w1可以在24μm至32μm的范围内，例如，28μm。第二凹槽227的下部的宽度w2可以在2μm至4μm的范围内是最宽的。当第二凹槽227的下部的宽度w2小于2μm时，存在在其中设置反射层235的问题，而当第二凹槽227的下部的宽度w2大于4μm时，存在发光结构的蚀刻量的问题，具体地，有源层(MQW)增加，使得发光面积减小。
第一凹槽228的高度h1和第二凹槽227的高度h2中的每一个可以在0.7μm至2μm的范围内。当第一凹槽228的高度h1和第二凹槽227的高度h2中的每一个小于1μm时，第一导电半导体层可以不暴露在第一凹槽228和第二凹槽227中的每一个的上表面，而当第一凹槽228的高度h1和第二凹槽227的高度h2中的每一个大于2μm时，在第一导电半导体层的上表面附近进行蚀刻使得可以增加半导体器件的运行电压。
第二凹槽227的侧表面与第二凹槽227的底面之间的角度θ72可以在50度至70度的范围内。当角度θ72大于70度并且从有源层发射的光从与第二凹槽227的侧表面对应的反射层的侧表面反射时，光行进到外部的距离变长，使得发光结构中光吸收的概率可以增加。当角度θ72小于50度时，会在形成第二凹槽227的过程中增加发光结构的体积，特别是被去除的有源层的体积，从而导致电子和空穴之间的耦合减少和光量减少。
第一凹槽228的侧表面与第一凹槽228的底面之间的角度θ71可以等于或小于上述角度θ72。
在图7中，虚线表示的部分可以是第一凹槽228和第二凹槽227中的每一个的底面，并且该底面可以是与第二导电半导体层226的下表面平行且共面的表面。
在图7中，反射层235可以设置在第二凹槽227中，并且反射层235的形状可以类似于第二凹槽227的形状。第二电极246和第一绝缘层231的布置可以与如上所述的相同。
当位于第一电极242与第一导电半导体层222之间的接触区域中的电流密度是I0时，与该接触区域间隔开距离r0的区域中的第一导电半导体层222的电流密度可以是Ii。反射层235可以设置在电流密度为Ii的点的下方。
这里，与形成反射层235的区域对应的点处的电流密度Ii可以设定为预定值。例如，电流密度Ii可以在I0的30％至40％的范围内，并且可以表示为Ii＝I0×exp(-1)。
图8a至图8c是示出反射层235的形状的示意图。
在图8a至图8c的示例性实施例中，示出了反射层235的外形。为了方便起见，有源层MQW上方的区域可以称为第一区域P1，有源层MQW下方的区域可以称为第二区域P2。
第一区域P1的高度h91可以与第一导电半导体层222的第一位置A1的高度h81对应，第二区域P2的高度h92可以与第二导电半导体层226的第二位置A2的高度h82对应。有源层MQW的高度h83可以低于第一位置A1的高度h81，并且可以高于第二位置A2的高度h82。这里，高度h81、h82、h83、h91和h92可以是从发光结构或第二导电半导体层的底面算起的高度。
反射层235的上表面的宽度w81可以在2μm至4μm的范围内，反射层235的高度h100可以在1μm至2μm的范围内。此外，反射层235的下表面的宽度w82可以大于反射层235的上表面的宽度w81。
在至的范围内，5μm至15μm范围内和1μm至2μm的范围内，反射层235的下表面的宽度w82可以延伸到与反射层235的上表面的宽度对应的部分向左侧和右侧中的每一个；至是第一绝缘层231的厚度t41的范围，5μm至15μm是使第一绝缘层231与发光结构的下部接触的距离d41的范围，1μm至2μm的是使反射层235与发光结构肖特基接触的区域S1的宽度的范围。因此，可以建立W82＝w81+2t41+2d41+2S1的关系。反射层235的下表面的宽度w82可以是高度h100的1.5至28倍。也就是说，反射层236的下表面的宽度w2可以等于相邻的第二电极246之间的距离。
在这种情况下，由于光在到达反射层235之前可能从第二电极246反射，因而使反射层235与第二电极246重叠的区域可能不包括在反射层235的下表面的宽度w82中。
当反射层235的宽度(下表面的宽度w82)小于高度h100的1.5倍时，反射层235的面积变窄，使得存在将沿向下方向发射的光朝向向上方向反射的问题，而当反射层235的宽度大于高度h100的28倍时，可能由于反射层235与第二电极246之间的应力而在第二导电半导体层226与第二电极246之间或者反射层235与第二电极246之间的界面处发生分层，使得可靠性会降低。这里，反射层235的下表面的宽度w82可以是相邻的第二电极246之间的距离，但本发明不限于此。
在图8a的实施例中，反射层的第一部分P1和第二部分P2的侧表面设置有相同的倾斜度，但是在图8b的实施例中，反射层的第一部分P1和第二部分P2的侧表面可以设置有不同的倾斜度。
具体地，在图8b中，反射层的第二部分P2设置有一倾斜度，该倾斜度接近相对于底面的垂直方向，但是第一部分P1相对于底面成锐角。这一结构可以控制从有源层MQW发射并行进到第一部分P1和第二部分P2的光的指向性的角度，从而使光沿半导体器件的向上方向行进。底面可以与第二导电半导体层226的下表面平行并且共面。
在图8a和图8b的实施例中，反射层的上表面是平坦的，但是在图8c的实施例中，反射层的上表面可以设置有弯曲度。在图8c中，具有弯曲度的反射层的上表面可以称为第三部分R。
图9是示出反射层的另一种布置的示意图。图9是半导体器件的某个区域的俯视图，并且示出了第一电极、与第一凹槽228对应的凹槽(孔)以及反射层235的布置。
在图9中，第一凹槽228的布置与第一凹槽228在图6中的布置不同。也就是说，多个凹槽228沿水平第一方向和垂直第二方向设置成多行，并且沿第一方向和第二方向设置在相邻行中的多个凹槽228设置为彼此对应。
在这种结构中，相邻凹槽之间的边界区域可以彼此接触并且可以彼此间隔开，并且反射层235可以设置为限制边界区域。
也就是说，用虚线表示与第一电极和凹槽间隔开距离r0的边界区域，如上所述，虚线表示的边界区域中的每一个的电流密度是Ii。边界区域中的电流密度Ii可以在I0的30％至40％的范围内。例如，如上所述，电流密度Ii可以表示为Ii＝I0×exp(-1)。此外，在图6和图9的实施例中，相邻的第一电极周围的边界区域彼此表面接触，但是边界区域可以设置为彼此间隔开预定距离。
根据根据示例性实施例的半导体器件，第一电极设置在第一凹槽228中的每一个中以提供电子，并且反射层设置在位于第一凹槽228之间的第二凹槽227中，具体地，反射层的布置和形状被优化以反射从有源层发射的光，使得当半导体器件是发光器件时，可以提高光的提取效率。特别地，反射层可以设置在电流密度是预定值或者比第一欧姆接触区域的电流密度小的位置处，即，反射层设置在去除了电流密度是预定值或更小的发光结构的区域处。
图10是根据本发明的一个实施例的半导体器件的横截面图，图11是示出通过反射层将光向上反射的过程的概念图，图12是图10的A部分的放大图，以及图13是描述第一凹槽与第二凹槽之间的高度差的示意图。
参照图10，根据本实施例的半导体器件包括：发光结构120，具有第一导电半导体层122、第二导电半导体层126和有源层124；第一电极142，电连接至第一导电半导体层122；以及反射层135，设置在第二凹槽127中。
根据本实施例的发光结构120可以输出处于紫外线波长范围内的光。例如，发光结构120可以发射UV-A、UV-B或UV-C。紫外线波长范围可以由发光结构120的Al组分比来确定。
发光结构120包括：多个第一凹槽128，通过穿过第二导电半导体层126和有源层124形成到第一导电半导体层122的某一区域；以及至少一个第二凹槽127，设置在多个第一凹槽128之间。
第一绝缘层131可以形成在第一凹槽128和第二凹槽127上。第一绝缘层131可以使反射层135与有源层124和第一导电半导体层122电绝缘。第一绝缘层131可以从第一凹槽128和第二凹槽127延伸到第二导电半导体层126。
第一电极142可以设置在第一凹槽128的底面上，以电连接至第一导电半导体层122。第一电极142可以是欧姆电极。第一电极142可以由氧化铟锡(ITO)、氧化铟锌(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、氧化铝锌(AZO)、氧化锑锡(ATO)、氧化镓锌(GZO)、IZO氮化物(IZON)、Al-Ga ZnO(AGZO)、IGZO、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITO、Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Sn、In、Ru、Mg、Zn、Pt、Au和Hf中的至少一种，但是本发明不限于此。
反射层135可以设置在第二凹槽127内部。具体地，反射层135可以设置在第二凹槽127中的第一绝缘层131上。
反射层135可以由在紫外线波长范围内具有高反射率的材料形成。反射层135可以包括导电材料。例如，反射层135可以包括Al。当Al反射层135的厚度在大约30nm至100nm的范围内时，紫外线波长范围内的光可以被反射80％或以上。因此，可以防止从有源层124发射的光被半导体层吸收。
参照图11，随着发光结构120的Al组分增加，发光结构120中的电流扩散特性可能劣化。此外，与GaN基蓝色发光器件相比，有源层124增加发射到其侧表面的光量(即，TM模式)。TM模式可以在紫外线半导体器件中发生。
根据本实施例，由于蚀刻电流密度低的区域的一部分以形成反射层135，因而光L1可以被反射层135向上反射。因此，可以减少发光结构120中的光吸收并改善光的提取效率。此外，可以调节半导体器件的指向性角度。
第一导电半导体层122可以由第III-V族或第II-VI族化合物半导体形成，并且可以掺杂有第一掺杂剂。第一导电半导体层122可以由例如从GaN、AlGaN、InGaN、InAlGaN等中选择的组分式为Inx1Aly1Ga1-x1-y1N(0≤x1≤1、0≤y1≤1，并且0≤x1+y1≤1)的半导体材料形成。此外，第一掺杂剂可以是诸如Si、Ge、Sn、Se或Te等n型掺杂剂。当第一掺杂剂是n型掺杂剂时，掺杂有第一掺杂剂的第一导电半导体层122可以是n型半导体层。
第一导电半导体层122可以具有具有相对较低的Al浓度的低电阻层122a和具有相对较高的Al浓度的高电阻层122b。高电阻层122b可以具有在60％至70％的范围内的Al浓度，低电阻层122a可以具有在40％至50％的范围内的Al浓度。低电阻层122a与有源层124相邻设置。
第一电极142可以设置在低电阻层上。也就是说，优选地第一凹槽128可以形成到低电阻层122a的区域。这是因为高电阻层122b具有高Al浓度，使得高电阻层122b的电流扩散特性相对较低。
有源层124是使通过第一导电半导体层122注入的电子(或空穴)和通过第二导电半导体层126注入的空穴(或电子)相遇的层。由于电子和空穴的复合，有源层124可以转变为处于低能级，并且发射具有与转变对应的波长的光。
有源层124可以具有单阱结构、多阱结构、单量子阱结构、MQW结构、量子点结构或量子线结构中的任何之一，但是有源层124不限于此。有源层可以包含Al。
第二导电半导体层126可以形成在有源层124上，可以由第III-V族或第II-VI族化合物半导体形成，并且可以掺杂有第二掺杂剂。第二导电半导体层126可以由组分式为Inx5Aly2Ga1-x5-y2N(0≤x5≤1、0≤y2≤1和0≤x5+y2≤1)的材料形成，或者可以由选自AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP的材料形成。当第二掺杂剂是诸如Mg、Zn、Ca、Sr或Ba等p型掺杂剂时，掺杂有第二掺杂剂的第二导电半导体层126可以是p型半导体层。
当第二导电半导体层126是AlGaN时，空穴注入可能由于低导电性而不顺利。因此，具有相对较高的导电性的GaN可以设置在第二导电半导体层126的下表面。
第一电极142的厚度d2可以比第一绝缘层131的厚度d3薄，并且第一电极142与第一绝缘层131之间的间隔距离d4可以设置在1μm至4μm的范围内。
当第一电极142的厚度d2小于第一绝缘层131的厚度d3时，可以解决由于在设置第一导电层165时发生的台阶覆盖特性的劣化导致的诸如分层和裂纹等问题。此外，在第一电极142与第一绝缘层131之间提供分隔距离d4，使得可以改善第二绝缘层132的间隙填充特性。
不规则部可以形成在第一导电半导体层122的表面上。不规则部可以提高从发光结构120发射的光的提取效率。不规则部的平均高度可以根据紫外线波长而不同。在UV-C的情况下，不规则部的高度在300nm至800nm的范围内，并且当其平均高度在500nm至600nm的范围内时，可以提高光的提取效率。
参照图12，反射层135可以覆盖第二电极146的一个侧表面和第二电极146的上表面的一部分。利用这种配置，在第一绝缘层131和第二电极146之间入射的光可以向上反射。然而，由于由Al制成的反射层135的台阶覆盖相对较差，因而可能不能优选完全覆盖第二电极146。
第二电极146可以设置在第二导电半导体层126的上表面上。第二电极146的厚度可以形成为比第一绝缘层131的厚度薄。因此，当设置反射层135和第二导电层150，可以解决由于台阶覆盖的劣化导致的诸如反射层135或第二导电层150裂纹或分层等问题。
第二电极146与第一绝缘层131之间的第一分隔距离可以设置在1μm至4μm的范围内。当第一分隔距离小于1μm时，难以确保工艺余量从而引起运行电压上升的问题，而当第一分隔距离长于4μm时，可能出现设置有第二电极146的区域变窄使运行电压升高的问题。
为了电连接通过第二凹槽127分隔开的第二电极146，反射层135可以电连接至第二电极146。
反射层135可以设置在位于第二电极146与第一绝缘层131之间的第一分隔距离内，并且可以在第一分隔距离内与第一绝缘层131的侧表面和上表面以及第二电极146的侧表面和上表面接触。此外，使反射层135与第二导电半导体层126肖特基接触的区域可以设置在第一分隔距离内以形成肖特基结，使得电流可以容易扩散。
反射层135的倾斜部与第二导电半导体层126的上表面之间的角度θ4可以在90度至145度的范围内。当倾斜角θ4小于90度时，难以蚀刻第二导电半导体层126，而当倾斜角θ4大于145度时，被蚀刻的有源层的面积变大，从而发光效率降低。
第二导电层150可以覆盖反射层135和第二电极146。因此，第二电极焊盘166、第二导电层150、反射层135和第二电极146可以形成一个电子沟道。
第二导电层150可以完全围绕反射层135和第二电极146，并且可以与第一绝缘层131的侧表面和上表面接触。第二导电层150可以由对第一绝缘层131的粘合强度高的材料、选自Cr、Al、Ti、Ni、Au等构成的组中的至少一种材料及其合金形成，并且以单层或多层制成。
当第二导电层150与第一绝缘层131的侧表面和上表面接触时，可以改善反射层135和第二电极146的热可靠性和电可靠性。此外，第二导电层150可以具有将在第一绝缘层131和第二电极146之间发射的光向上反射的反射功能。
第二导电层150可以设置在第一绝缘层131与第二电极146之间的第二分隔距离内。第二导电层150可以在第二分隔距离内与第二电极146的侧表面和上表面以及第一绝缘层131的侧表面和上表面接触。此外，使第二导电层150与第二导电半导体层126肖特基接触的区域可以设置在第二分隔距离内以形成肖特基结，使得电流可以容易扩散。
再次参照图10，第一导电层165和接合层160可以顺着发光结构120的下表面和第一凹槽128和第二凹槽127的形貌设置。第一导电层165可以由具有高反射率的材料制成。例如，第一导电层165可以包括Al。当电极层165包括铝时，电极层165用于将沿从有源层124朝向衬底170的方向发射的光向上反射，从而提高光的提取效率。
第二绝缘层132使反射层135、第二电极146和第二导电层150与第一导电层165电绝缘。第一导电层165可以穿过第二绝缘层132以电连接至第一电极142。
第一绝缘层131的厚度可以小于第二绝缘层132的厚度。随着第一绝缘层131的厚度变薄，反射层135的上表面变得更接近第一导电半导体层122，使得可以提高光的提取效率。
例如，第一绝缘层131的厚度可以在至的范围内。当第一绝缘层131的厚度薄于时，电可靠性可能降低，而当第一绝缘层131的厚度厚于且反射层135和第二导电层150设置在第一绝缘层131的上表面和侧表面时，反射层135或第二导电层150的台阶覆盖特性差，从而可能引起分层或裂纹。当引起分层或裂纹时，可能出现电可靠性降低或光的提取效率可能降低的问题。
第二绝缘层132的厚度可以在和的范围内。当第二绝缘层132的厚度小薄于时，在器件运行时电可靠性可能降低，而当第二绝缘层132的厚度厚于时，可靠性可能由于在工艺期间施加到器件的压力或热应力而降低，并且工艺时间可能延长，使得器件的单位成本增加。第一绝缘层131和第二绝缘层132的厚度不限于此。
接合层160可以包括导电材料。例如，接合层160可以包括选自Au、Sn、In、Al、Si、Ag、Ni和Cu或其合金构成的组的材料。
衬底170可以由导电材料制成。例如，衬底170可以包括金属或半导体材料。衬底170可以是具有高导电性和/或高热传导性的金属。在这种情况下，在半导体器件的运行期间产生的热量可以快速消散到外部。
衬底170可以包括选自由Si、Mo、Si、W、Cu和Al或其合金构成的组中的材料。
第二电极焊盘166可以由导电材料制成。第二电极焊盘166可以具有单层或多层结构，并且可以包括Ti、Ni、Ag和Au。例如，第二电极焊盘166可以具有Ti/Ni/Ti/Ni/Ti/Au的结构。
钝化层180可以设置在发光结构12的上表面和侧表面。钝化层180的厚度可以在至的范围内。当钝化层180的厚度薄于时，钝化层180可能不足以保护器件免受外部湿气或异物的影响而降低器件的电学可靠性和光学可靠性，而当钝化层180的厚度厚于时，施加到器件的应力可能变大从而降低光学可靠性，或者工艺时间可能延长从而增加单位成本。
参照图13，第二凹槽127的突出高度H1可以低于第一凹槽128的突出高度H2。这里，突出高度可以定义为从有源层124到第一凹槽128和第二凹槽127的上表面的垂直距离。
具体地，第二凹槽127的突出高度H1可以满足以下关系式1。
【关系式1】
H1＝W4×tan(θ1)
这里，W4是从彼此相邻的第一凹槽128与第二凹槽127之间的中间点C1到第二凹槽的上表面C2的距离，并且θ1在0.5度到5度的范围内。
当θ1小于0.5度时，反射层的高度变得相对较低，使得可能难以执行有效的反射功能。此外，当θ1超过5度时，反射层的高度变得太高，使得存在有源层的面积与反射层的高度的比例过度减小的问题。此外，还存在的问题是应该更精确地管理凹槽工艺和绝缘工艺。
例如，从中间点C1到第二凹槽的上表面C2的距离可以在20μm至40μm的范围内，并且θ1可以是2.3度。第二凹槽127的突出高度可以在大约300nm至800nm的范围内。在这种情况下，以TM模式从有源层124发射的光可以被有效地向上反射。
第二凹槽127可以形成为高于第一凹槽128。然而，本发明没有具体限制于此，第一凹槽128的高度可以等于第二凹槽127的高度。
第一凹槽128的倾斜角θ2可以在40度至70度或60度至70度的范围内，第二凹槽127的倾斜角θ3可以在40度至70度或60度至70度的范围内。
图14是根据本发明的一个实施例的半导体器件的平面图，图15是示出半导体器件的电流密度的分布的示意图，图16是图14的B部分的放大图，图17是示出第一凹槽128的示意图，以及图18是示出图16的改型实施例的示意图。
参照图14，半导体器件100可以包括多个有源区136，每个有源区136在平面图上由反射层135分开。有源区136可以是由反射层135分开的独立空间。有源区136可以具有各种形状。例如，有源区136的形状可以是多边形或圆形。
多个第一电极142和多个第一凹槽128中的每一个可以设置在有源区136中。根据这种结构，反射层135围绕扩散电流的第一电极142。因此，在第一电极142附近发射的光可以被围绕有源区136的反射层135向上反射。
反射层135可以设置在一区域中，该区域将多个区域连接起来，该多个区域中的每一个区域相对于第一电极142 100％的电流密度可以具有40％的电流密度或更小。例如，第一凹槽的中心与设置在第一凹槽的水平线上的第二凹槽的中心之间的距离可以在30μm和40μm的范围内。
当距离小于30μm时，可以蚀刻具有高电流扩散的区域中的有源层以降低发光效率，而当距离长于40μm时，具有差的电流扩散特性的区域保留使得光的提取效率可能会降低。当反射层形成在电流密度小于30％的区域中时，有源区的面积可能过度变大，使得光的提取效率可能降低。此外，发射到侧表面的相当一部分光很可能在发光结构中被吸收。
反射层135可以包括与第一导电半导体层122的边缘相邻的多个远端部135a，并且远端部135a与第一导电半导体层122的边缘之间的距离d1可以在1.0μm和10μm的范围内。当距离d1小于1.0μm时，可能难以确保工艺余量，而当距离d1大于10μm时，电流扩散特性差的区域不被利用，使得光的提取效率可能降低。然而，本发明不限于此，反射层135的远端部135a也可以被密封以形成有源区。
参照图15，当Al的组分高时，可以减弱电流扩散效应。因此，电流仅扩散到与第一电极142相邻的位置，使得电流密度在远离第一电极142的位置处可能急剧降低。因此，有效发光区域P2较窄。有效发光区域P2可以被定义为相对于具有最高电流密度的第一电极附近的位置P1具有40％或更小的电流密度的边界位置。
例如，第一凹槽的中心与设置在第一凹槽的水平线上的第二凹槽的中心之间的距离可以在30μm和40μm的范围内。当距离比30μm短时，可以蚀刻具有高电流扩散的区域中的有源层以降低发光效率，而当距离比40μm长时，具有差的电流扩散特性的区域保留使得光提取效率可能降低。
具体地，相邻的第一电极142之间的中间位置可以具有低电流密度，使得有助于发光的效率可能非常低。因此，本实施例可以通过在低电流密度区域中形成反射层来提高光的提取效率。
参照图16，反射层135可以包括倾斜部135b和上表面部135c。从有源层124发射的大部分光可以通过倾斜部135b向上反射。
由反射层135限定的有源区136具有的面积可以为第一电极142的面积的2倍至5倍。在这种情况下，反射层135可以形成在电流密度为第一电极142的40％或更低的区域中。或者，反射层135限定的有源区136具有的面积可以是第一凹槽128的面积的2倍到5倍。有源区136的面积可以根据发光结构120的Al浓度调节。
反射层135的中心可以设置在电流密度减小为40％或更低的区域中，例如，设置在离第一凹槽128的中心的间隔距离处，该间隔距离在30μm至40μm的范围内，并且反射层135的宽度可以在2μm至5μm的范围内。
当反射层135的宽度比2μm窄时，构成反射层135的材料的台阶覆盖特性可能劣化而导致裂纹或分层，而当反射层135的宽度比5μm宽时，可以蚀刻有效的有源层以降低发光效率。
反射层135可以具有配置有直线的形状，该直线与电流密度减小为40％或更低的边界区域接触。例如，当隔离区域具有圆形时，反射层135可以具有配置有与圆形接触的直线的多边形。
参照图17，从形成第一凹槽128的区域移除有源层124，使得该区域不参与发光。实际上不参与光发射的区域是去除有源层124的第一区域W2。第一凹槽128的宽度可以根据倾斜表面的宽度W1而改变。因此，可以优选将倾斜表面的倾斜角制造得较大。例如，倾斜表面的角度可以在40度和70度或60度和70度的范围内。
参照图18，反射层135的形状可以具有连续设置矩形矩阵的形状。如上所述，由反射层135形成的有源区136的形状可以不同地变形。例如，有源区136的形状可以是六边形、八边形、三角形或圆形。
上述半导体器件可以配置在封装中，因此可以用于固化树脂、抗蚀剂、超氧化物歧化酶(SOD)或旋涂玻璃(SOG)、用于诸如特应性处理等医疗用途、或用于空气净化器或净水器的消毒。此外，半导体器件可以用作照明系统的光源。例如，半导体器件可以用作图像显示器件或照明器件的光源。
当半导体器件用作图像显示器件的背光单元时，半导体器件可以用作边缘型背光单元或直接型背光单元，并且当半导体器件用作照明器件的光源时，半导体器件可以用作照明设备或灯泡型设备，也可以用作移动终端的光源。
图19是示出设置有半导体器件的封装的示意图。
根据本实施例的发光器件封装300包括封装主体310、第一电极部321、第二电极部322和发光器件200。
封装主体310可以由具有空腔311的绝缘材料制成。例如，绝缘材料可以包括聚邻苯二甲酰胺(PPA)树脂、硅基材料等。
第一电极部321和第二电极部322可以设置在封装主体310上，第一电极部321和第二电极部322的一些部分可以设置在空腔311的底面上。
发光器件300可以是上述发光器件，可以设置在第一电极部321上，并且可以通过导线330电连接至第二电极部322。
模制部350设置在发光器件200和导线330周围。模制部350可以填充有空气或其他保护材料。在发射紫外线的发光器件的情况下，当模制部350填充有硅基材料时，与紫外线的波长对应的能量可能在模制部350中引起诸如裂纹等缺陷，使得可靠性可能降低。模制部350可以包括磷光体(未示出)。磷光体可以包括钇铝柘榴石(YAG)基磷光体、氮化物基磷光体、硅酸盐或其混合物，但是本发明不限于此。盖370设置在发光器件封装300的上部，并且可以由诸如玻璃等透光材料制成。
除了图19中的封装的形状，半导体器件可以倒装接合并用作封装。
除了上述发光二极管之外，发光器件还包括激光二极管，并且根据本实施例的发光器件的结构可以应用于诸如激光二极管等其他半导体器件。
从半导体器件发射的光与各种波长范围的光混合，并且可以围绕半导体器件径向发射。
与半导体器件类似，激光二极管可以包括第一导电半导体层、有源层和第二导电半导体层构成的上述结构。此外，激光二极管使用电致发光现象，该电致发光现象为当在p型第一导电类型半导体和n型第二导电类型半导体接合之后电流流动时，光从有源层发出，但是发光器件与激光二极管之间的光的指向性和波长范围存在差异。也就是说，激光二极管可以使用称为受激发射的现象和相长干涉现象在特定单个波长(即，单色光束)沿相同方向上发射具有相同相位的光，并且，利用上述特性，激光二极管可以用于光学通信。
光接收器件可以指光检测器，该光检测器是一种检测光并将检测的光的强度转换成电信号的变换器。这种光检测器可以包括光电池(硅或硒)、光电导元件(硫化镉或硒化镉)、光电二极管(PD)(例如，在可见盲光谱区域或真盲光谱区域中具有峰值波长的PD)、光电晶体管、光电倍增管、光电管(真空或充填气体)、红外(IR)检测器等，但本发明不限于此。
此外，诸如光检测器等半导体器件可以使用光转换效率通常优良的直接带隙半导体来制造。或者，光检测器具有多种结构，并且包括使用p-n结(其为最普通的结构)的pin型光检测器、使用肖特基结的肖特基型光检测器以及金属-半导体-金属(MSM)型光检测器。在光检测器中，pin型光检测器和肖特基型光检测器可以使用氮化物半导体材料来实现。
与半导体器件类似，光电二极管和激光二极管可以包括第一导电半导体层、有源层和第二导电半导体层构成的上述结构，并且可以配置有p-n结或pin结构。当向光电二极管施加反向偏压时，电阻变得非常高，因此流过微小电流。然而，当光入射到光电二极管中时，产生电子和空穴，因此电流流动，此时，电压的幅值几乎与入射到光电二极管中的光的强度成比例。
光伏电池或太阳能电池是一种光电二极管，并且可以使用光电效应将光转换为电流。与半导体器件类似，太阳能电池可以包括由第一导电半导体层、有源层和第二导电半导体层构成的结构。当太阳光从外部入射时，在n型第一导电半导体层和p型第二导电半导体层中产生电子和空穴，所产生的电子和空穴移动到n型电极和p型电极，当n型电极和p型电极彼此连接时，电子从n型电极移动到p型电极，使得电流流动。
太阳能电池可以分为晶态太阳能电池和薄膜太阳能电池，并且薄膜太阳能电池可以分为无机薄膜太阳能电池和有机薄膜太阳能电池。
此外，上述半导体器件不一定用半导体来实现，并且在一些情况下，半导体器件还可以包括金属材料。例如，诸如光接收器件等半导体器件可以使用Ag、Al、Au、In、Ga、N、Zn、Se和As中的至少之一来实现，或者也可以使用掺杂有p型或n型掺杂剂的半导体材料或本征半导体材料来实现。
虽然已经参考实施例主要描述了本发明，但是应该理解，本发明不限于所公开的示例性实施例，并且本领域技术人员可以在不脱离本发明的要旨的情况下设计出各种修改和应用。例如，示例性实施例中详细示出的各种部件可以彼此集结合和耦接，以通过修改示例性实施例中示出的各种部件来实现各种配置。应该理解，与这些修改和应用相关的差异落入由所附权利要求限定的本发明的范围内。

Claims (10)

1.一种半导体器件，包括：
发光结构，包括第一导电半导体层、有源层、第二导电半导体层、多个第一凹槽以及多个第二凹槽，其中所述第一凹槽和所述第二凹槽通过穿过所述有源层从所述第二导电半导体层延伸到所述第一导电半导体层；
第一电极，与位于所述第一凹槽中的所述第一导电半导体层接触；
第二电极，在所述发光结构的下表面处与所述第二导电半导体层接触；以及
反射层，设置在所述第二凹槽中；
其中所述反射层包括设置在所述第二凹槽内部的反射部以及延伸到所述第二凹槽的外部从而与所述第二电极接触的延伸部。
2.根据权利要求1所述的半导体器件，其中：
所述反射层的所述反射部从所述第二电极延伸到所述第二凹槽，并且沿其侧部设置在所述第二凹槽的上部；
所述发光结构在所述发光结构的所述下表面与所述第二凹槽的所述上部之间具有预定高度；
所述反射层的下表面的宽度在所述反射层的高度的1.5倍至28倍的范围内；并且
所述反射层的所述下表面的所述宽度是相邻的第二电极之间的距离。
3.根据权利要求1所述的半导体器件，其中：
所述反射层包括与所述第一导电半导体层对应的第一部以及与所述第二导电半导体层对应的第二部；
所述第一部的侧表面的倾斜度与所述第二部的侧表面的倾斜度不同；
所述第一部的所述侧表面与底面之间的角度小于所述第二部的所述侧表面与所述底面之间的角度；并且
所述底面与所述第二导电半导体层的下表面共面。
4.根据权利要求1所述的半导体器件，其中：
所述半导体结构包括设置在所述多个第一凹槽之间的低电流密度区域；并且
所述反射层设置在所述低电流密度区域中。
5.根据权利要求4所述的半导体器件，其中所述反射层的水平横截面具有蜂窝形状。
6.根据权利要求4所述的半导体器件，其中所述低电流密度区域的电流密度在设置有所述第一电极的区域的电流密度的30％至40％的范围内。
7.根据权利要求4所述的半导体器件，其中通过设置所述低电流密度区域以彼此延伸并且将所述反射层设置在所述低电流密度区域中，所述反射层具有相互延伸的结构。
8.根据权利要求4所述的半导体器件，其中：
所述反射层设置为围绕所述第一凹槽；
所述第一凹槽的高度等于所述第二凹槽的高度；并且
所述第一凹槽的上表面的宽度大于所述第二凹槽的上表面的宽度。
9.根据权利要求1所述的半导体器件，其中：
当从上方看时，所述发光结构包括由所述第二凹槽分开的多个有源区；
所述第一电极设置在所述多个有源区的每一个中；并且
所述多个有源区的面积在所述第一凹槽的所述上表面的面积的2倍至5倍的范围内。
10.根据权利要求1所述的半导体器件，其中：
所述第一导电半导体层包括与所述有源层相邻设置的低电阻层以及设置在所述低电阻层上的高电阻层；
所述高电阻层具有的Al含量高于所述低电阻层的Al含量；并且
所述第一电极设置在所述低电阻层上。
CN201780036051.1A 2016-06-10 2017-06-09 半导体器件 Active CN109328399B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2016-0072797 2016-06-10
KR1020160072797A KR102502331B1 (ko) 2016-06-10 2016-06-10 반도체 소자
KR1020160083059A KR102521625B1 (ko) 2016-06-30 2016-06-30 반도체 소자
KR10-2016-0083059 2016-06-30
PCT/KR2017/006009 WO2017213455A1 (ko) 2016-06-10 2017-06-09 반도체 소자

Publications (2)

Publication Number Publication Date
CN109328399A true CN109328399A (zh) 2019-02-12
CN109328399B CN109328399B (zh) 2022-08-23

Family

ID=60578016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780036051.1A Active CN109328399B (zh) 2016-06-10 2017-06-09 半导体器件

Country Status (5)

Country Link
US (1) US10636939B2 (zh)
EP (1) EP3471154A4 (zh)
JP (1) JP7209339B2 (zh)
CN (1) CN109328399B (zh)
WO (1) WO2017213455A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725369A (zh) * 2019-03-20 2020-09-29 隆达电子股份有限公司 发光装置
CN111883624A (zh) * 2020-07-20 2020-11-03 华灿光电(苏州）有限公司 发光二极管芯片及其制备方法
CN111933772A (zh) * 2020-07-09 2020-11-13 厦门士兰明镓化合物半导体有限公司 发光二极管及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014114194B4 (de) * 2014-09-30 2023-10-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
KR102631075B1 (ko) * 2018-06-29 2024-01-30 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
USD1012871S1 (en) * 2020-06-30 2024-01-30 Roche Molecular Systems, Inc. Circuit board sensor pad

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110117964A (ko) * 2010-04-22 2011-10-28 삼성엘이디 주식회사 반도체 발광 소자
KR20120067782A (ko) * 2010-12-16 2012-06-26 엘지이노텍 주식회사 발광소자
KR20130106675A (ko) * 2012-03-20 2013-09-30 서울반도체 주식회사 질화갈륨 기판을 갖는 발광 다이오드
KR20140006429A (ko) * 2012-07-05 2014-01-16 엘지이노텍 주식회사 발광소자
EP2797129A1 (en) * 2013-04-25 2014-10-29 Stanley Electric Co., Ltd. Semiconductor light emitting apparatus
WO2014195420A1 (de) * 2013-06-06 2014-12-11 Osram Opto Semiconductors Gmbh Leuchtdiode mit passivierungsschicht
CN204596843U (zh) * 2015-01-15 2015-08-26 大连德豪光电科技有限公司 倒装高压led芯片
WO2015156588A1 (ko) * 2014-04-07 2015-10-15 엘지이노텍 주식회사 발광소자 및 조명시스템

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
WO2004013916A1 (ja) 2002-08-01 2004-02-12 Nichia Corporation 半導体発光素子及びその製造方法並びにそれを用いた発光装置
TWI244221B (en) 2004-03-01 2005-11-21 Epistar Corp Micro-reflector containing flip-chip light emitting device
JP2006210730A (ja) 2005-01-28 2006-08-10 Toyoda Gosei Co Ltd 発光素子
JP4857733B2 (ja) 2005-11-25 2012-01-18 パナソニック電工株式会社 半導体発光素子およびその製造方法
JP2007173579A (ja) 2005-12-22 2007-07-05 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
WO2008047923A1 (fr) 2006-10-20 2008-04-24 Mitsubishi Chemical Corporation Dispositif de diode émettrice de lumière à semi-conducteur à base de nitrure
US7985979B2 (en) 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
EP2332185A2 (en) 2008-09-08 2011-06-15 3M Innovative Properties Company Electrically pixelated luminescent device
KR101064053B1 (ko) 2009-02-25 2011-09-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101007139B1 (ko) 2009-09-10 2011-01-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101761385B1 (ko) 2010-07-12 2017-08-04 엘지이노텍 주식회사 발광 소자
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US8846421B2 (en) 2011-03-10 2014-09-30 Mds Co. Ltd. Method of manufacturing lead frame for light-emitting device package and light-emitting device package
KR101775657B1 (ko) * 2011-03-10 2017-09-05 해성디에스 주식회사 발광소자 패키지용 리드 프레임의 제조방법
JP5050109B2 (ja) 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
JP5401534B2 (ja) 2011-03-25 2014-01-29 シャープ株式会社 発光装置、照明装置、および表示装置
JP5953155B2 (ja) 2012-02-24 2016-07-20 スタンレー電気株式会社 半導体発光装置
CN108461515A (zh) 2012-08-07 2018-08-28 首尔伟傲世有限公司 晶圆级发光二极管阵列
JP6087096B2 (ja) 2012-09-26 2017-03-01 シャープ株式会社 半導体発光素子及びその製造方法
KR102087933B1 (ko) 2012-11-05 2020-04-14 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 어레이
JP6287317B2 (ja) 2013-02-28 2018-03-07 日亜化学工業株式会社 半導体発光素子
JP2015012376A (ja) * 2013-06-27 2015-01-19 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 変調回路及び無線通信装置
KR102222861B1 (ko) 2013-07-18 2021-03-04 루미리즈 홀딩 비.브이. 고반사성 플립칩 led 다이
CN103390713B (zh) 2013-07-19 2016-04-13 深圳大道半导体有限公司 带光反射层的半导体发光器件
KR102076240B1 (ko) 2013-08-01 2020-05-18 엘지이노텍 주식회사 발광 소자
KR102130517B1 (ko) * 2013-12-24 2020-07-06 엘지디스플레이 주식회사 백라이트 유닛 및 이를 포함한 액정표시장치
US20160056351A1 (en) 2014-08-22 2016-02-25 Epistar Corporation Light-emitting device
DE102014114194B4 (de) * 2014-09-30 2023-10-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
KR102554702B1 (ko) 2015-08-25 2023-07-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110117964A (ko) * 2010-04-22 2011-10-28 삼성엘이디 주식회사 반도체 발광 소자
KR20120067782A (ko) * 2010-12-16 2012-06-26 엘지이노텍 주식회사 발광소자
KR20130106675A (ko) * 2012-03-20 2013-09-30 서울반도체 주식회사 질화갈륨 기판을 갖는 발광 다이오드
KR20140006429A (ko) * 2012-07-05 2014-01-16 엘지이노텍 주식회사 발광소자
EP2797129A1 (en) * 2013-04-25 2014-10-29 Stanley Electric Co., Ltd. Semiconductor light emitting apparatus
WO2014195420A1 (de) * 2013-06-06 2014-12-11 Osram Opto Semiconductors Gmbh Leuchtdiode mit passivierungsschicht
CN105283967A (zh) * 2013-06-06 2016-01-27 欧司朗光电半导体有限公司 具有钝化层的发光二极管
WO2015156588A1 (ko) * 2014-04-07 2015-10-15 엘지이노텍 주식회사 발광소자 및 조명시스템
CN204596843U (zh) * 2015-01-15 2015-08-26 大连德豪光电科技有限公司 倒装高压led芯片

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725369A (zh) * 2019-03-20 2020-09-29 隆达电子股份有限公司 发光装置
CN111725369B (zh) * 2019-03-20 2021-11-12 隆达电子股份有限公司 发光装置
CN111933772A (zh) * 2020-07-09 2020-11-13 厦门士兰明镓化合物半导体有限公司 发光二极管及其制造方法
CN111933772B (zh) * 2020-07-09 2022-04-26 厦门士兰明镓化合物半导体有限公司 发光二极管及其制造方法
CN111883624A (zh) * 2020-07-20 2020-11-03 华灿光电(苏州）有限公司 发光二极管芯片及其制备方法
CN111883624B (zh) * 2020-07-20 2021-11-05 华灿光电(苏州）有限公司 发光二极管芯片及其制备方法

Also Published As

Publication number Publication date
CN109328399B (zh) 2022-08-23
WO2017213455A1 (ko) 2017-12-14
JP2019522360A (ja) 2019-08-08
JP7209339B2 (ja) 2023-01-20
EP3471154A1 (en) 2019-04-17
US20190157504A1 (en) 2019-05-23
EP3471154A4 (en) 2019-06-05
US10636939B2 (en) 2020-04-28

Similar Documents

Publication Publication Date Title
US10490702B2 (en) Light-emitting device and light-emitting device package comprising same
CN109417111B (zh) 半导体器件
JP7281231B2 (ja) 半導体素子および半導体素子パッケージ
CN109075232B (zh) 半导体元件封装
CN109328399A (zh) 半导体器件
TWI434437B (zh) 發光元件、發光元件封裝及照明裝置
CN109997234B (zh) 半导体元件和包括该半导体元件的半导体元件封装
CN103094300A (zh) 发光器件
KR102568298B1 (ko) 반도체 소자
CN110034217A (zh) 半导体器件
CN110199398A (zh) 半导体器件和包括该半导体器件的半导体器件封装
CN109923682A (zh) 半导体器件和包括该半导体器件的半导体器件封装
KR20180001051A (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR102502331B1 (ko) 반도체 소자
KR102582184B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
CN109564956A (zh) 半导体器件
KR102551894B1 (ko) 반도체 소자
KR20170124283A (ko) 반도체 소자 패키지
KR102521625B1 (ko) 반도체 소자
KR102552889B1 (ko) 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법
KR20150017918A (ko) 발광소자 및 조명시스템
KR20150010147A (ko) 발광소자 및 조명시스템
KR20180054328A (ko) 반도체 소자 및 조명장치
KR20160076689A (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210719

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Applicant after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, Korea

Applicant before: LG INNOTEK Co.,Ltd.

TA01 Transfer of patent application right
CB02 Change of applicant information

Address after: 215499 No. 168, Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Applicant after: Suzhou Liyu Semiconductor Co.,Ltd.

Address before: 215499 No. 168, Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Applicant before: Suzhou Leyu Semiconductor Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant