CN108461515A - 晶圆级发光二极管阵列 - Google Patents

晶圆级发光二极管阵列 Download PDF

Info

Publication number
CN108461515A
CN108461515A CN201810244405.8A CN201810244405A CN108461515A CN 108461515 A CN108461515 A CN 108461515A CN 201810244405 A CN201810244405 A CN 201810244405A CN 108461515 A CN108461515 A CN 108461515A
Authority
CN
China
Prior art keywords
light emitting
emitting diode
top electrode
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810244405.8A
Other languages
English (en)
Inventor
张锺敏
蔡钟炫
李俊燮
徐大雄
卢元英
姜珉佑
金贤儿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130088709A external-priority patent/KR101892213B1/ko
Priority claimed from KR1020130088710A external-priority patent/KR101949505B1/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN108461515A publication Critical patent/CN108461515A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

公开了一种晶圆级发光二极管阵列以及一种用于制造该晶圆级发光二极管阵列的方法。该发光二极管阵列包括：生长基板；多个发光二极管，排列在基板上，其中，多个发光二极管中的每个发光二极管包括第一半导体层、有源层、第二半导体层；以及多个上电极，排列在多个发光二极管上并且由彼此相同的材料形成，其中，多个上电极电连接到对应的发光二极管的第一半导体层。另外，至少一个上电极电连接到与其相邻的发光二极管的第二半导体层，并且另一个上电极同与其相邻的发光二极管的第二半导体层绝缘。因此，提供了一种能够在高电压下运作并具有简化的制造工艺的发光二极管阵列。

Description

晶圆级发光二极管阵列
本申请是申请日为2013年8月6日、申请号为201380042047.8、题为“晶圆级发光二极管阵列及其制造方法”的专利申请的分案申请。
技术领域
本发明涉及一种发光二极管阵列以及形成该发光二极管阵列的方法，更具体地，涉及一种具有通过布线连接并且形成为倒装芯片型的多个发光二极管的发光二极管阵列。
背景技术
发光二极管是这样一种器件，即，当通过其阳极端子和阴极端子对其施加导通电压或更大的电压时执行发光操作。通常，用于使发光二极管发光的导通电压具有比通用电源的电压低得多的值。因此，发光二极管存在这样的缺点，即，其不能在110V或220V的通用AC电源下直接使用。使用通用AC电源操作发光二极管需要电压转换器，以降低提供的AC电压。因此，应该提供用于发光二极管的驱动电路，这成为导致包括发光二极管的照明设备的制造成本增加的一个因素。由于应该提供独立的驱动电路，因此照明设备的体积增大并且产生不必要的热量。另外，存在诸如对所供电来说提高功率因数的问题。
为了在不包括独立的电压转换方式的状态下使用通用AC电源，已经提出通过将多个发光二极管芯片彼此串联连接来构造阵列的方法。为了将发光二极管实施为阵列，应该将发光二极管芯片形成为单个封装件。因此，需要基板分离工艺、用于分离的发光二极管芯片的封装工艺等，另外需要在阵列基板上布置封装件的安装工艺和用于在封装件的电极之间形成布线的布线工艺。因此，存在用于构造阵列的处理时间增多并且阵列的制造成本增加的问题。
此外，引线键合被用于形成阵列的布线工艺，并且在阵列的整个表面上另外形成用于保护键合线的模制层。因此，存在因另外需要形成模制层的模制工艺而导致工艺复杂度增大的问题。具体地，在应用具有横向结构的芯片类型的情况下，发光二极管芯片的发光性能降低，并且发光二极管的品质由于热的产生而劣化。
为了解决上述问题，已经提出将包括多个发光二极管芯片的阵列制造为单个封装件的发光二极管芯片阵列。
在第2007-0035745号韩国专利公开公布中，多个横向型发光二极管芯片在单个基板上通过使用空气桥工艺形成的金属布线来电连接。根据该公开公布，优点在于对于每个单独的芯片来说不需要单独的封装工艺，并且在晶圆级上形成阵列。然而，空气桥连接结构使耐久性变弱，并且横向型导致发光性能或散热性能劣化的问题。
在第6,573,537号美国专利中，多个倒装芯片型发光二极管形成在单个基板上。然而，每个发光二极管的n电极和p电极在n电极和p电极彼此分离的状态下暴露于外部。因此，为了使用单个电源，应该增加将多个电极彼此连接的布线工艺。为此，在美国专利中使用了次安装基板。即，倒装芯片型发光二极管应该安装在用于电极之间的布线的单独的次安装基板上。用于与另一基板电连接的至少两个电极应该形成在次安装基板的背表面上。在美国专利中，由于使用倒装芯片型发光二极管，因此具有提高发光性能和散热性能的优点。相反，次安装基板的使用导致制造成本的增加和最终产品的厚度的增大。另外，还存在需要用于次安装基板的附加的布线工艺以及在新基板上安装次安装基板的附加工艺的缺点。
第2008-0002161号韩国专利公开公布公开了倒装芯片型发光二极管彼此串联连接的构造。根据公开专利公布，不需要在芯片基础上的封装工艺，并且倒装芯片型发光二极管的使用展现出发光性能和散热性能得到提高的效果。然而，除了n型和p型半导体层之间的布线之外，还使用了单独的反射层，并且在n型电极上使用了互连线。因此，应该形成多个图案化的金属层。为此，需要使用各种掩模，这也成为一个问题。此外，由于在n电极与互连电极等之间的热膨胀系数的差异而出现剥落或裂纹，因此，存在它们之间的电接触断开的问题。
发明内容
技术问题
本发明的一个目的是提供一种具有改进的结构的倒装芯片型发光二极管阵列以及形成该倒装芯片型发光二极管阵列的方法。
本发明的另一目的是提供一种在没有任何次安装基板的情况下可以使用的发光二极管阵列以及形成该发光二极管阵列的方法。
本发明的又一目的是提供一种在除了使用用于连接多个发光二极管的布线之外而不使用单独的反射金属层的情况下能够防止光损失的倒装芯片型发光二极管阵列以及形成该倒装芯片型发光二极管阵列的方法。
本发明的再一目的是提供一种能够通过减少光损失来改善光提取效率的倒装芯片型发光二极管阵列以及形成该倒装芯片型发光二极管阵列的方法。
通过下面的描述，本发明的其它特征和优点将是明显的而且也更好理解。
技术方案
根据本发明的一方面的发光二极管阵列包括：生长基板；多个发光二极管，布置在基板上，其中，多个发光二极管中的每个发光二极管具有第一半导体层、有源层和第二半导体层；以及多个上电极，布置在多个发光二极管上并且由相同的材料形成，其中，多个上电极中的每个上电极电连接到发光二极管中的相应的发光二极管的第一半导体层。至少一个上电极电连接到发光二极管中的相邻的一个发光二极管的第二半导体层，上电极中的另一上电极与发光二极管中的相邻的一个发光二极管的第二半导体层绝缘。
因此，能够提供这样一种倒装芯片型发光二极管阵列，即，该倒装芯片型发光二极管阵列可在高电压下被驱动，并且可简化其形成工艺而无需使用任何次安装基板。
上电极可包括与第一半导体层欧姆接触的欧姆接触层。由于上电极包括欧姆接触层，所以不需要通过使用单独的掩模来形成欧姆接触层和上电极，因此可进一步简化形成工艺。
欧姆接触层可包括Cr、Ni、Ti、Rh或Al的金属材料或者ITO。
上电极可包括反射导电层。反射导电层可位于欧姆接触层上。反射导电层可包括Al、Ag、Rh或Pt。此外，上电极还可包括用于保护反射导电层的阻挡层。阻挡层可形成为单层或多层结构，并具有300nm至5000nm的厚度。
发光二极管阵列还可包括布置在发光二极管和上电极之间的第一层间绝缘层。上电极可通过第一层间绝缘层与发光二极管的侧表面绝缘。第一层间绝缘层可覆盖发光二极管的侧表面以及发光二极管之间的区域。上电极可位于第一层间绝缘层上并且可覆盖发光二极管之间的大部分区域。在使用线性布线的传统情况下，布线几乎不覆盖发光二极管之间的区域。相反，上电极可覆盖发光二极管之间的至少30％、至少50％或甚至至少90％的区域。然而，由于上电极彼此分隔开，因此上电极覆盖发光二极管之间的少于100％的区域。
为了减小由上电极产生的电阻，上电极可形成为具有相对大的面积。因此，能够促进电流分布并减小发光二极管阵列的正向电压。
此外，上电极可与第一层间绝缘层一起构成全方位反射器。可选择地，第一层间绝缘层可包括分布式布拉格反射器。因此，全方位反射器或分布式布拉格反射器可进一步提高光的反射率。
发光二极管阵列还可包括分别布置在发光二极管的第二半导体层上的下电极。第一层间绝缘层可在每个发光二极管上暴露下电极的一部分。电连接到相邻的发光二极管的第二半导体层的上电极可连接到下电极的通过第一层间绝缘层暴露的部分。每个下电极可包括反射层。
发光二极管阵列还可包括覆盖上电极的第二层间绝缘层。第二层间绝缘层可暴露下电极中的一个以及与相邻的发光二极管的第二半导体层绝缘的上电极。
此外，发光二极管可通过上电极串联连接。这时，第二层间绝缘层可暴露与在串联连接的发光二极管的两端处的发光二极管对应的下电极和上电极。
发光二极管阵列还可包括位于第二层间绝缘层上的第一焊盘和第二焊盘。第一焊盘可连接到通过第二层间绝缘层暴露的下电极，第二焊盘可连接到通过第二层间绝缘层暴露的上电极。因此，能够提供可使用第一焊盘和第二焊盘来安装在印刷电路板等上的倒装芯片型发光二极管阵列。
在一些实施例中，每个发光二极管可具有贯穿第二半导体层和有源层以暴露第一半导体层的通孔。每个上电极可经由通孔连接到发光二极管中的相应的发光二极管的第一半导体层。
同时，上电极可占据发光二极管阵列的整个面积的至少30％且小于100％的面积。
每个上电极可为具有幅宽与宽度之比在1:3至3:1范围内的板或片的形式。与传统线性布线不同，由于上电极为板或片的形式，因此能够促进电流分布并减小发光二极管阵列的正向电压。
至少一个上电极可具有比发光二极管中的相应的发光二极管的幅宽或宽度大的幅宽或宽度。因此，上电极可覆盖发光二极管之间的区域，并且可向基板反射在有源层中产生的光。
根据本发明的另一方面的形成发光二极管阵列的方法包括形成多个发光二极管，其中，多个发光二极管中的每个发光二极管具有在生长基板上的第一半导体层、有源层和第二半导体层。多个发光二极管中的每个发光二极管具有通过去除第二半导体层和有源层而暴露的第一半导体层。随后，形成用于覆盖发光二极管的第一层间绝缘层。第一层间绝缘层使暴露的第一半导体层暴露并具有位于每个发光二极管的第二半导体层上的开口。另外，在第一层间绝缘层上由相同的材料形成多个上电极。每个上电极连接到发光二极管中的相应的发光二极管的第一半导体层。此外，至少一个上电极通过第一层间绝缘层的开口电连接到发光二极管中的相邻一个发光二极管的第二半导体层，并且上电极中的另一上电极与发光二极管中的相邻的一个发光二极管的第二半导体层绝缘。
因此，能够形成其中发光二极管可使用上电极来电连接的倒装芯片型发光二极管阵列。因此，不需要使用次安装基板。上电极可包括欧姆接触层，因此不需要在每个发光二极管的第一半导体层上形成单独的欧姆接触层。
此外，每个上电极可包括反射导电层。由于上电极包括反射导电层，所以能够减少发光二极管阵列的光损失。
同时，该方法还可包括在形成第一层间绝缘层之前在相应的发光二极管的第二半导体层上形成下电极。下电极可在形成彼此分离的多个发光二极管之前或之后形成，所述多个发光二极管通过图案化第一半导体层、有源层和第二半导体层来形成。
该方法还可包括在上电极上形成第二层间绝缘层。第二层间绝缘层可暴露下电极中的一个以及与相邻的发光二极管的第二半导体层绝缘的另一上电极。
该方法还可包括在第二层间绝缘层上形成第一焊盘和第二焊盘。第一焊盘可连接到下电极，第二焊盘可连接到上电极。
同时，该方法还可包括将生长基板切割成单个单元。上电极占据每个切割的单个单元的发光二极管阵列的至少30％且小于100％的面积。
在一些实施例中，第一层间绝缘层可形成为分布式布拉格反射器。在其它实施例中，第一层间绝缘层可与上电极一起构成全方位反射器。
有益效果
根据本发明的实施例，能够提供一种具有改进的结构的倒装芯片型发光二极管阵列。具体地，能够提供一种可在高电压下被驱动的晶圆级的发光二极管阵列。此外，发光二极管阵列可不需要次安装基板。由于上电极可包括欧姆接触层，因此不需要形成单独的欧姆接触层。
另外，上电极包括反射导电层。此外，由于上电极覆盖发光二极管的侧表面以及发光二极管之间的大部分区域，所以上电极可用于反射光。因此，能够减少在发光二极管之间的区域中产生的光损失。此外，除了上电极(布线)之外，不需要另外形成用于反射光的单独的反射金属层。
此外，上电极以具有宽的面积的板或片的形式制成，由此在使用相同数量的发光二极管时减小在相同电流下的正向电压并提高电流分布性能。
此外，由于第一焊盘和第二焊盘占据相对大的面积，所以能够在印刷电路板等上容易且牢固地安装发光二极管阵列。
附图说明
图1和图2是示出根据本发明的实施例的多个通孔形成在层压结构中的平面图和剖视图。
图3和图4是示出下电极形成在图1的第二半导体层上的平面图和剖视图。
图5是示出关于图3的结构的单元区被分离的状态的平面图。
图6是沿图5的平面图中的线A1-A2截取的剖视图。
图7是图5的平面图中的结构的透视图。
图8是示出第一层间绝缘层形成在图5至图7的结构的整个表面上并且第一半导体层的部分和下电极暴露在每个单元区中的平面图。
图9至图12是沿图8的平面图中的特定线截取的剖视图。
图13是示出上电极形成在图8至图12中示出的结构上的平面图。
图14至图17是沿图13的平面图中的特定线截取的剖视图。
图18是图13的平面图中的结构的透视图。
图19是根据本发明的实施例的通过模制图13至图18的结构而得到的等效电路图。
图20是示出第二层间绝缘层涂覆在图13的结构的整个表面上，在第一单元区中的第一下电极的一部分被暴露，并且在第四单元区中的第四上电极的一部分被暴露的平面图。
图21至图24是沿图20的平面图中的特定线截取的剖视图。
图25是示出第一焊盘和第二焊盘形成在图20的结构中的平面图。
图26至图29是沿图25的平面图中的特定线截取的剖视图。
图30是沿图25的平面图中的线C2-C3截取的透视图。
图31是根据本发明的实施例的通过模制串联连接的十个发光二极管而得到的电路图。
图32是根据本发明的实施例的通过模拟具有串联/并联连接的发光二极管的阵列而得到的电路图。
(附图标记的描述)
100：基板 111、112、113、114：第一半导体层
121、122、123、124：有源层 131、132、133、134：第二半导体层
140：通孔 151：第一下电极
152：第二下电极 153：第三下电极
154：第四下电极 161：第一单元区
162：第二单元区 163：第三单元区
164：第四单元区 170：第一层间绝缘层
181：第一上电极 182：第二上电极
183：第三上电极 184：第四上电极
190：第二层间绝缘层
210：第一焊盘 220：第二焊盘
具体实施方式
以下，为了更具体地描述本发明，将参照附图来详细地描述本发明的示例性实施例。然而，本发明不限于在这里描述的下面的实施例，而可以以其它形式来实施。
在这些实施例中，将理解的是，术语“第一”、“第二”或“第三”不对组件强加任何限制而是仅用于将组件区分开。
图1和图2是示出根据本发明的实施例的多个通孔形成在层压结构中的平面图和剖视图。
具体地，图2是沿图1的平面图中的线A1-A2截取的剖视图。
参照图1和图2，在基板100上形成第一半导体层110、有源层120和第二半导体层130，形成通孔140以使半导体层110的表面借此来暴露。
基板100包括诸如蓝宝石、碳化硅或GaN的材料。任何材料都可用于基板100，只要它可诱导将形成在基板100上的薄膜的生长即可。第一半导体层110可具有n型导电性。有源层120可具有多量子阱结构，第二半导体层130形成在有源层120上。当第一半导体层110具有n型导电性时，第二半导体层130具有p型导电性。缓冲层(未示出)还可形成在基板100与第一半导体层110之间，以促进第一半导体层110的单晶生长。
随后，对形成有上至第二半导体层130的结构执行选择性蚀刻，并形成多个通孔140。下面的第一半导体层110的部分通过通孔140暴露。通孔140可通过传统的蚀刻工艺来形成。例如，涂覆光致抗蚀剂，然后通过传统的图案化工艺去除光致抗蚀剂的在将形成通孔的区域上的部分，以形成光致抗蚀剂图案。其后，通过使用光致抗蚀剂图案作为蚀刻掩模来执行蚀刻工艺。执行蚀刻工艺直到第一半导体层110的所述部分被暴露。在蚀刻工艺之后，去除剩余的光致抗蚀剂图案。
可对通孔140的形状和数量进行各种改变。
图3和图4是示出下电极形成在图1的第二半导体层上的平面图和剖视图。具体地，图4是沿图3的平面图中的线A1-A2截取的剖视图。
参照图3和图4，在除通孔140之外的区域中形成下电极151、152、153和154，多个单元区161、162、163和164可通过下电极151、152、153和154的形成来界定。可通过利用在形成金属电极时使用的剥离工艺来形成下电极151、152、153和154。例如，在除虚拟的单元区161、162、163和164之外的分离区域中和其中形成有通孔140的区域中形成光致抗蚀剂，并通过传统的热沉积等来形成金属层。随后，去除光致抗蚀剂，由此在第二半导体层130上形成下电极151、152、153和154。任何材料可用于下电极151、152、153和154，只要它是能够与第二半导体层130欧姆接触的金属材料即可。下电极151、152、153和154可包括诸如Al、Ag、Rh或Pt的材料的反射层。例如，下电极151、152、153和154可包括Ni、Cr或Ti，并且可由Ti/Al/Ni/Au的复合金属层组成。
在图3和图4中，其中形成有四个下电极151、152、153和154的区域分别界定了四个单元区161、162、163和164。第二半导体层130暴露在单元区161、162、163和164之间的空间中。单元区的数量可与包括在将要形成的阵列中的发光二极管的数量对应。因此，可对单元区的数量进行各种改变。
尽管图4示出下电极151、152、153或154在同一单元区161、162、163或164中分隔开，但这是由于线A1-A2横贯通孔140而出现的现象。如在图3中所能看到的，形成在同一单元区161、162、163或164中的下电极151、152、153或154是物理连续的。因此，即使通孔140形成在下电极151、152、153或154中，形成在同一单元区中的下电极151、152、153或154仍处于电短路状态。
图5是示出关于图3的结构的单元区被分离的状态的平面图，图6是沿图5的平面图中的线A1-A2截取的剖视图，图7是图5的平面图中的结构的透视图。
参照图5、图6和图7，通过对四个单元区161、162、163和164之间的空间进行台面蚀刻来形成台面蚀刻区。基板100暴露在通过台面蚀刻形成的台面蚀刻区中。因此，四个单元区161、162、163和164彼此完全电分离。如果在图1至图4中将缓冲层设置在基板100与第一半导体层110之间，则甚至在单元区161、162、163和164的分离工艺中也可保留缓冲层。然而，为了使单元区161、162、163和164彼此完全分离，可通过台面蚀刻将单元区161、162、163和164中的相邻的单元区之间的缓冲层去除。
通过单元区161、162、163和164中的相邻的单元区之间的分离工艺，第一半导体层111、112、113和114、有源层121、122、123和124、第二半导体层131、132、133和134以及下电极151、152、153和154分别独立地形成在单元区161、162、163和164中。因此，第一下电极151暴露在第一单元区161中，并且第一半导体层111通过通孔140暴露。第二下电极152暴露在第二单元区162中，并且第一半导体层112通过通孔140暴露。相似地，第三下电极153和第一半导体层113暴露在第三单元区163中，第四下电极154和第一半导体层114暴露在第四单元区164中。
在本发明中，发光二极管是指其中分别层叠有第一半导体层111、112、113或114、有源层121、122、123或124以及第二半导体层131、132、133或134的结构。因此，一个发光二极管形成在一个单元区中。当发光二极管被模制为使得第一半导体层111、112、113或114具有n型导电性且第二半导体层131、132、133或134具有p型导电性时，形成在第二半导体层131、132、133或134上的下电极151、152、153或154可被称为发光二极管的阳极。
图8是示出第一层间绝缘层形成在图5至图7的结构的整个表面上并且第一半导体层的部分和下电极暴露在每个单元区中的平面图。
此外，图9至图12是沿图8的平面图中的特定线截取的剖视图。具体地，图9是沿图8的平面图中的线B1-B2截取的剖视图，图10是沿图8的平面图中的线C1-C2截取的剖视图，图11是沿图8的平面图中的线D1-D2截取的剖视图，图12是沿图8的平面图中的线E1-E2截取的剖视图。
首先，针对图5至图7的结构形成第一层间绝缘层170。此外，通过图案化的方式暴露下电极151、152、153和154的部分以及第一半导体层111、112、113和114的在通孔下的部分。
例如，在第一单元区161中，两个预形成的通孔敞开使得第一半导体层111的部分被暴露，在预形成的第二半导体层131上形成的第一下电极151的一部分暴露。在第二单元区162中，第一半导体层112的部分通过预形成的通孔暴露，第二下电极152的一部分通过蚀刻第一层间绝缘层170的一部分的方式暴露。在第三单元区163中，第一半导体层113的部分通过通孔暴露，第三下电极153的一部分通过蚀刻第一层间绝缘层170的一部分的方式暴露。在第四单元区164中，第一半导体层114的部分通过通孔暴露，第四下电极154的一部分通过蚀刻第一层间绝缘层170的一部分的方式暴露。
因此，在图8至图12中，第一层间绝缘层170形成在基板的整个表面上，第一半导体层111、112、113和114的在通孔下的部分以及在第二半导体层131、132、133和134上的下电极151、152、153和154的部分通过选择性蚀刻的方式暴露在每个单元区161、162、163和164中。即，在各个单元区161、162、163和164中，第一半导体层111、112、113和114的部分通过先前工艺中预先形成的通孔而暴露，并且下电极151、152、153和154的部分也被暴露。剩余区域被第一层间绝缘层170遮蔽。第一层间绝缘层170可由具有透光率的绝缘材料形成。例如，第一层间绝缘层可包括SiO2。可选择地，第一层间绝缘层170可形成为分布式布拉格反射器，在所述分布式布拉格反射器中层叠有不同折射率的材料层。例如，可通过重复地层叠SiO2/TiO2来形成第一层间绝缘层170，由此反射从有源层产生的光。
图13是示出上电极形成在图8至图12中示出的结构上的平面图，图14至图17是沿图13的平面图中的特定线截取的剖视图。具体地，图14是沿图13的平面图中的线B1-B2截取的剖视图，图15是沿图13的平面图中的线C1-C2截取的剖视图，图16是沿图13的平面图中的线D1-D2截取的剖视图，图17是沿图13的平面图中的线E1-E2截取的剖视图。
参照图13，形成上电极181、182、183和184。上电极181、182、183和184形成为四个独立的区域。例如，第一上电极181形成在第一单元区161的上方和第二单元区162的一部分的上方。第二上电极182形成在第二单元区162的一部分和第三单元区163的一部分的上方。第三上电极183形成在第三单元区163的一部分和第四单元区164的一部分的上方。第四上电极184形成在第四单元区164的一部分中。因此，上电极181、182、183和184中的每个被形成的同时遮蔽单元区中的相邻的单元区之间的空间。上电极181、182、183和184可覆盖相邻单元区之间的不少于30％、甚至不少于50％或不少于90％的空间。然而，由于上电极181、182、183和184彼此分隔开，因此上电极181、182、183和184覆盖发光二极管中的相邻的发光二极管之间的小于100％的区域。
上电极181、182、183和184的整体可占据发光二极管阵列的整个面积的不少于30％、不少于50％、不少于70％、不少于80％或不少于90％的面积。然而，由于上电极181、182、183和184彼此分隔开，因此它们占据发光二极管阵列的整个面积的少于100％的面积。每个上电极181、182、183和184具有板或片的形状，所述板或片具有范围为1:3至3:1的幅宽与宽度比。此外，上电极181、182、183和184中的至少一个具有比相应的发光二极管(单元区)的幅宽或宽度大的幅宽或宽度。
参照图14，第一上电极181在第一单元区161中形成在第一层间绝缘层170上，并且形成在第一半导体层111的通过通孔而敞开的部分上。另外，第一上电极181使第一下电极151的一部分在第一单元区161中敞开，并且第一上电极181形成在第二下电极152的在第二单元区162中暴露的一部分上。
在第二上电极182与第一上电极181物理分离的状态下，第二上电极182在第二单元区162中形成在第一半导体层112的通过通孔暴露的部分上。另外，第二上电极182形成在第一层间绝缘层170上。
在图14中，第一上电极181将第一单元区161中的第一半导体层111电连接到第二单元区162中的第二半导体层132。尽管存在通孔，但第二单元区162中的第二下电极152在一个单元区中完全处于电短路的状态。因此，第一单元区161中的第一半导体层111经由第二下电极152电连接到第二单元区162中的第二半导体层132。
在图15中，第二上电极182在第二单元区162中形成在第一半导体层112的通过通孔暴露的部分上，并且形成为延伸至第三单元区163中的第三下电极153。与第二上电极182物理分离的第三上电极183在第三单元区163中也形成在第一半导体层113的通过通孔暴露的部分上。
在图15中，第二上电极182通过第二单元区162中的通孔电连接到第一半导体层112的部分，并电连接到第三单元区163中的第三下电极153。因此，第二单元区162中的第一半导体层112可维持与第三单元区163中的第二半导体层133相同的电势。
参照图16，第三上电极183在第三单元区163中形成在第一半导体层113的通过通孔暴露的部分上，并且形成为延伸至第四单元区164中的第四下电极154。因此，在第三单元区163中的第一半导体层113电连接到第四单元区164中的第二半导体层134。与第三上电极183物理分离的第四上电极184在第四单元区164中电连接到第一半导体层114的通过通孔暴露的部分。
参照图17，第四上电极184在第四单元区164中形成在第一半导体层114的通过通孔暴露的部分上。与第四上电极184物理分离的第一上电极181在第一单元区161中形成在第一半导体层111的通过通孔暴露的部分上，并且使得第一下电极151的一部分暴露在第一单元区161中。
下面将总结在图13至图17中公开的内容。第一单元区161中的第一半导体层111和第二单元区162中的第二半导体层132通过第一上电极181建立相同的电势。第二单元区162中的第一半导体层112与第三单元区163中的第二半导体层133通过第二上电极182建立相同的电势。第三单元区163中的第一半导体层113通过第三上电极183建立与第四单元区164中的第二半导体层134相同的电势。第一单元区161中的电连接到第二半导体层131的第一下电极151被暴露。
当然，相同的电势是通过假设在上电极181、182、183和184的电阻以及上电极181、182、183和184与下电极151、152、153和154之间的接触电阻被忽略的状态下的理想的电连接而建立的。因此，在实际器件的操作中，电压降有时可由作为各种金属布线的上电极181、182、183和184与下电极151、152、153和154的电阻部分导致。
同时，上电极181、182、183和184可包括反射导电层180b。反射导电层180b可包括Al、Ag、Rh、Pt或它们的组合。包括反射导电层180b的上电极181、182、183和184可向基板100反射由各个单元区161、162、163和164中的有源层121、122、123和124产生的光。此外，上电极181、182、183和184可与第一层间绝缘层170一起构成全方位反射器。同时，即使当第一层间绝缘层170形成为分布式布拉格反射器时，包括反射导电层180b的上电极181、182、183和184也可提高光反射率。
上电极181、182、183和184还可包括欧姆接触层180a。反射导电层180b可位于欧姆接触层180a上。欧姆接触层180a包括可与第一半导体层111、112、113和114以及下电极151、152、153和154欧姆接触的诸如Ni、Cr、Ti、Rh、Al或它们的组合的材料。然而，欧姆接触层180a不限于此，任何材料都可用于欧姆接触层180a，只要它是能够与由金属材料制成的下电极151、152、153和154欧姆接触同时与第一半导体层111、112、113和114欧姆接触的材料即可。可使用诸如ITO的导电氧化物的层。
在各个单元区161、162、163和164中由有源层121、122、123和124产生的光可从下电极151、152、153和154向基板100反射。另外，透射穿过单元区161、162、163和164中的相邻的单元区之间的空间的光被将单元区161、162、163和164中的相邻的单元区之间的空间遮蔽的第一层间绝缘层170和/或上电极181、182、183和184反射。由有源层121、122、123和124产生并且指向通孔或单元区161、162、163和164中的相邻的单元区之间的空间的光L被设置在通孔或空间的侧壁上的第一层间绝缘层170和/或具有反射导电层180b的上电极181、182、183和184反射，使得光可穿过基板100被提取至外部。因此，能够减少光损耗，由此提高光提取效率。
为此，优选的是，上电极181、182、183和184在发光二极管阵列中占据大的面积。例如，上电极181、182、183和184可覆盖发光二极管阵列的整个面积的不小于70％、不小于80％或甚至不小于90％的面积。上电极181、182、183和184之间的间距可在大约1μm至100μm的范围内。更优选的是，上电极181、182、183和184之间的间距可为5μm至15μm。因此，能够防止通孔中或单元区161、162、163和164中的相邻的单元区之间的空间中的漏光。
上电极181、182、183和184还可包括设置在反射导电层180b上的阻挡层180c。阻挡层180c可包括Ti、Ni、Cr、Pt、TiW、W、Mo或它们的组合。阻挡层180c可防止反射导电层180b在随后的蚀刻或清洗工艺期间受到损坏。阻挡层180c可形成为单层或多层结构并且具有范围为300nm至5000nm的厚度。
如果第一半导体层111、112、113和114具有n型导电性且第二半导体层131、132、133和134具有p型导电性，则每个上电极可模制成为发光二极管的阴极，同时模制成为用于将发光二极管的阴极连接到作为形成在相邻单元区中的发光二极管的阳极的下电极的布线。即，在形成在单元区中的发光二极管中，可将上电极模制为形成阴极并且同时成为用于将发光二极管的阴极电连接到在相邻单元区中的发光二极管的阳极的布线。
图18是图13的平面图中的结构的透视图。
参照图18，第一上电极181至第三上电极183形成在至少两个单元区上方。相邻的单元区之间的空间被遮蔽。上电极使得在相邻的单元区之间可能泄漏的光反射穿过基板，并且在每个单元区中电连接到第一半导体层。上电极电连接到相邻的单元区中的第二半导体层。
图19是根据本发明的实施例的通过模制图13至图18的结构而得到的等效电路图。
参照图19，示出了四个发光二极管D1、D2、D3和D4以及发光二极管之间的布线关系。
第一发光二极管D1形成在第一单元区161中，第二发光二极管D2形成在第二单元区162中，第三发光二极管D3形成在第三单元区163中，第四发光二极管D4形成在第四单元区164中。在单元区161、162、163和164中的第一半导体层111、112、113和114模制为n型半导体，第二半导体层131、132、133和134模制为p型半导体。
第一上电极181在第一单元区161中电连接到第一半导体层111并且延伸至第二单元区162以电连接到第二单元区162中的第二半导体层132。因此，第一上电极181模制为用于将第一发光二极管D1的阴极端子连接到第二发光二极管D2的阳极的布线。
第二上电极182模制为用于第二发光二极管D2的阴极端子与第三发光二极管D3的阳极端子之间的连接的布线。第三上电极183模制为用于第三发光二极管D3的阴极与第四发光二极管D4的阳极端子之间的连接的布线。第四上电极184模制为用于形成第四发光二极管D4的阴极的布线。
因此，第一发光二极管D1的阳极端子和第四发光二极管D4的阴极端子相对于外部电源处在电断开的状态，而其它的发光二极管D2和D3串联电连接。
图20是示出第二层间绝缘层涂覆在图13的结构的整个表面上的平面图，在第一单元区中的第一下电极的一部分被暴露，且在第四单元区中的第四上电极的一部分被暴露。
图21是沿图20的平面图中的线B1-B2截取的剖视图，图22是沿图20的平面图中的线C1-C2截取的剖视图，图23是沿图20的平面图中的线D1-D2截取的剖视图，图24是沿图20的平面图中的线E1-E2截取的剖视图。
参照图21，在第一单元区161中，电连接到第二半导体层131的第一下电极151的部分被敞开。在第一单元区中的剩余部分被还位于第二单元区162上方的第二层间绝缘层190覆盖。
参照图22，第二单元区162和第三单元区163被第二层间绝缘层190完全覆盖。
参照图23和图24，在第四单元区164中的第四上电极184的部分被暴露，在第一单元区161中的第一下电极151的部分被暴露。
第二层间绝缘层190从能够保护在下面的薄膜免受外部环境影响的绝缘材料中选择。具体地，第二层间绝缘层可包括具有绝缘性能且可阻止温度或湿度改变的SiN等。
在图20至图24中，第二层间绝缘层190涂覆到形成在基板上的整个结构，另外暴露第一单元区161中的第一下电极151的一部分，并且暴露第四单元区164中的第四上电极184。
图25是示出第一焊盘和第二焊盘形成在图20的结构中的平面图。
参照图25，第一焊盘210可形成在第一单元区161和第二单元区162上方。因此，第一焊盘210可电连接到在第一单元区161中的在图20中被暴露的第一下电极151。
此外，第二焊盘220形成为与第一焊盘210分隔开预定距离，并且可形成在第三单元区163和第四单元区164上方。第二焊盘220电连接到在第四单元区164中的在图20中被暴露的第四上电极184。
图26是沿图25的平面图中的线B1-B2截取的剖视图，图27是沿图25的平面图中的线C1-C2截取的剖视图，图28是沿图25的平面图中的线D1-D2截取的剖视图，图29是沿图25的平面图中的线E1-E2截取的剖视图。
参照图26，第一焊盘210形成在第一单元区161和第二单元区162上方。第一焊盘210形成在第一单元区161中的暴露的第一下电极151上，并且形成在其它单元区中的第二层间绝缘层190上。因此，第一焊盘210在第一单元区161中经由第一下电极151电连接到第二半导体层131。
参照图27，第一焊盘210形成在第二单元区162中，第二焊盘220形成在第三单元区163中以与第一焊盘210分隔开。第一焊盘210或第二焊盘220与下电极或上电极的电接触在第二单元区162和第三单元区163中被阻挡。
参照图28，第二焊盘220形成在第三单元区163和第四单元区164上方。具体地，第二焊盘220电连接到在第四单元区164中敞开的第四上电极184。因此，第二焊盘220电连接到第四单元区164中的第一半导体层114。
参照图29，第二焊盘220形成在第四单元区164中，第一焊盘210在第一单元区161中形成为与第二焊盘220分隔开。第一焊盘210在第一单元区161中形成在第一下电极151上并且电连接到第二半导体层131。
图30是沿图25的平面图中的线C2-C3截取的透视图。
参照图30，在第三单元区163中的第一半导体层113电连接到第三上电极183。第三上电极183遮蔽第三单元区163和第四单元区164之间的空间并电连接到第四单元区164中的第四下电极154。第一焊盘210和第二焊盘220彼此分隔开并形成在第二层间绝缘层190上。当然，如上所述，第一焊盘210在第一单元区161中电连接到第二半导体层131，第二焊盘220在第四单元区164中电连接到第一半导体层114。
参照图19的模型，在各个单元区中的第一半导体层111、112、113和114模制为n型半导体，在各个单元区中的第二半导体层131、132、133和134模制为p型半导体。在第一单元区161中形成在第二半导体层131上的第一下电极151模制为第一发光二极管D1的阳极。因此，第一焊盘210可模制为连接到第一发光二极管D1的阳极的布线。在第四单元区164中电连接到第一半导体层114的第四上电极184模制为第四发光二极管D4的阴极。因此，第二焊盘220可模制为连接到第四发光二极管D4的阴极的布线。
因此，形成了四个发光二极管D1至D4串联连接的阵列结构，并且通过形成在单个基板100上的两个焊盘210和220实现了该阵列结构与外部的电连接。
在本发明中，示出了四个发光二极管被形成同时彼此分开，并且一个发光二极管的阳极端子通过下电极和上电极电连接到另一个发光二极管的阴极端子。然而，该实施例中的四个发光二极管仅是示例，并且可形成各种数量的发光二极管。
图31是根据本发明的实施例的通过模制十个发光二极管的串联连接而得到的电路图。
参照图31，十个单元区301至310使用在图5中示出的工艺来界定。在单元区301至310中的每个中的第一半导体层、有源层、第二半导体层和下电极与在其它单元区中的第一半导体层、有源层、第二半导体层和下电极分离。各个下电极形成在第二半导体层上以形成发光二极管D1至D10的阳极。
随后，利用在图6至图17中示出的工艺形成第一层间绝缘层以及第一上电极至第十上电极181、182、183、184、185、186、187、188、189和189'。上电极181、182、183、184、185、186、187、188、189和189'遮蔽相邻的单元区之间的空间。第一上电极至第九上电极181、182、183、184、185、186、187、188和189用作在一对相邻发光二极管中的一个的阳极与所述一对相邻发光二极管中的另一个的第一半导体层之间实现电连接的布线。第十上电极189'电连接到发光二极管D10的第一半导体层。
此外，使用在图20至图29中示出的工艺形成第二层间绝缘层。第一发光二极管D1的连接到在电流路径上的正电源电压V+的下电极被暴露，第十发光二极管D10的连接到在电流路径上的负电源电压V-的上电极敞开。然后，形成第一焊盘320，第一焊盘320连接到第一发光二极管D1的阳极端子，形成第二焊盘330，第二焊盘330连接到第十发光二极管D10的阴极端子。
其它发光二极管串联/并联连接以形成阵列。
图32是根据本发明的实施例的通过模制具有串联/并联连接的发光二极管的阵列而得到的电路图。
参照图32，多个发光二极管D1至D8彼此串联和/或并联连接。发光二极管D1至D8通过单元区401至408的界定而彼此独立地形成。如上所述，发光二极管D1至D8中的每个的阳极通过下电极来形成。发光二极管D1至D8中的每个的阴极与相邻发光二极管的阳极之间的布线通过形成上电极并且执行适当的布线工艺来制造。然而，下电极形成在第二半导体层上，上电极形成为遮蔽相邻单元区之间的空间。
最后，被提供正电源电压V+的第一焊盘410电连接到形成在第一发光二极管D1或第三发光二极管D3的第二半导体层上的下电极，被提供负电源电压V-的第二焊盘420电连接到作为第六发光二极管D6或第八发光二极管D8的阴极的上电极。
根据上述的本发明，在每个发光二极管的有源层中产生的光从下电极和上电极向基板反射，倒装芯片型发光二极管通过在单个基板上的上电极的布线来电连接。具体地，上电极用作在一对相邻发光二极管中的一个的第一半导体层与所述一对相邻发光二极管中的另一个的第二半导体层之间实现电连接的布线。在这种情况下，上电极包括反射导电层，由此反射从发光层发射的光以提高光提取效率。
上电极被第二层间绝缘层从外部遮蔽。被提供正电源电压的第一焊盘电连接到与正电源电压最紧密连接的发光二极管的下电极。被提供负电源电压的第二焊盘电连接到与负电源电压最紧密连接的发光二极管的上电极。
因此，能够解决在将多个倒装芯片型发光二极管安装在次安装基板上并且通过布置在次安装基板上的布线将两个端子实施至外部电源的工艺中的不便。另外，相邻单元区之间的空间可被上电极遮蔽，由此使光朝向基板的反射最大化。
此外，第二层间绝缘层保护布置在基板与第二层间绝缘层之间的层叠结构免受外部温度或湿度等的影响。因此，能够实现在不介入任何单独的封装方式的情况下可直接安装在基板上的结构。
具体地，由于多个倒装芯片型发光二极管实施在单个基板上，因此具有可直接使用商用电源同时不用考虑商用电源的电压降、电压电平的转换或波形的转换的优点。
尽管已经结合优选的实施例描述了本发明，但本发明不限于此。因此，本领域技术人员将理解的是，在不脱离由权利要求所限定的本发明的精神和范围的情况下，可对本发明进行各种修改和改变。

Claims (14)

1.一种发光二极管阵列，所述发光二极管阵列包括：
生长基板；
多个发光二极管，布置在基板上，所述多个发光二极管中的每个发光二极管具有第一半导体层、有源层和第二半导体层；
第一层间绝缘层,形成在所述多个发光二极管上并且暴露每个发光二极管的第一半导体层的一部分和第二半导体层的一部分；以及
多个上电极，布置在所述第一层间绝缘层上并且由相同的材料形成，所述多个上电极中的每个上电极电连接到相应的发光二极管的第一半导体层的一部分，
其中，至少一个上电极电连接到发光二极管中的相邻的一个发光二极管的第二半导体层的一部分，上电极中的另一上电极与发光二极管中的相邻的一个发光二极管的第二半导体层绝缘，
其中，上电极包括与第一半导体层欧姆接触的欧姆接触层和位于欧姆接触层上的反射导电层。
2.如权利要求1所述的发光二极管阵列，其中，欧姆接触层包括从Cr、Ni、Ti、Rh和Al组成的组中选择的任意一种金属材料。
3.如权利要求1所述的发光二极管阵列，其中，欧姆接触层包括ITO。
4.如权利要求1所述的发光二极管阵列，所述第一层间绝缘层使上电极与发光二极管的侧表面绝缘。
5.如权利要求4所述的发光二极管阵列，所述发光二极管阵列还包括分别布置在发光二极管的第二半导体层上的下电极，
其中，电连接到相邻的发光二极管的上电极通过第一层间绝缘层暴露的下电极连接到相应的发光二极管的第二半导体层。
6.如权利要求5所述的发光二极管阵列，其中，每个下电极包括反射层。
7.如权利要求5所述的发光二极管阵列，所述发光二极管阵列还包括覆盖上电极的第二层间绝缘层，
其中，第二层间绝缘层暴露一个下电极和与相邻的发光二极管的第二半导体层绝缘的上电极。
8.如权利要求7所述的发光二极管阵列，其中，发光二极管通过上电极串联连接，
其中，第二层间绝缘层暴露与在串联连接的发光二极管的两端处的发光二极管对应的下电极和上电极。
9.如权利要求7所述的发光二极管阵列，所述发光二极管阵列还包括位于第二层间绝缘层上的第一焊盘和第二焊盘，
其中，第一焊盘连接到通过第二层间绝缘层暴露的下电极，第二焊盘连接到通过第二层间绝缘层暴露的上电极。
10.如权利要求1所述的发光二极管阵列，其中，上电极占据发光二极管阵列的整个面积的至少30％且小于100％的面积。
11.如权利要求1所述的发光二极管阵列，其中，每个上电极为具有幅宽与宽度的比在1:3至3:1的范围内的板或片的形式。
12.如权利要求1所述的发光二极管阵列，其中，至少一个上电极具有比发光二极管中的相应的发光二极管的幅宽或宽度大的幅宽或宽度。
13.如权利要求4所述的发光二极管阵列，其中，第一层间绝缘层和上电极构成全方位反射器。
14.如权利要求4所述的发光二极管阵列，其中，第一层间绝缘层包括分布式布拉格反射器。
CN201810244405.8A 2012-08-07 2013-08-06 晶圆级发光二极管阵列 Pending CN108461515A (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
KR20120086329 2012-08-07
KR10-2012-0086329 2012-08-07
KR10-2012-0094107 2012-08-28
KR20120094107 2012-08-28
KR1020130088709A KR101892213B1 (ko) 2012-08-07 2013-07-26 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법
KR10-2013-0088709 2013-07-26
KR1020130088710A KR101949505B1 (ko) 2012-08-28 2013-07-26 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법
KR10-2013-0088710 2013-07-26
CN201380042047.8A CN104521012B (zh) 2012-08-07 2013-08-06 晶圆级发光二极管阵列及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380042047.8A Division CN104521012B (zh) 2012-08-07 2013-08-06 晶圆级发光二极管阵列及其制造方法

Publications (1)

Publication Number Publication Date
CN108461515A true CN108461515A (zh) 2018-08-28

Family

ID=50068364

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380042047.8A Active CN104521012B (zh) 2012-08-07 2013-08-06 晶圆级发光二极管阵列及其制造方法
CN201810244405.8A Pending CN108461515A (zh) 2012-08-07 2013-08-06 晶圆级发光二极管阵列

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201380042047.8A Active CN104521012B (zh) 2012-08-07 2013-08-06 晶圆级发光二极管阵列及其制造方法

Country Status (4)

Country Link
US (1) US9318530B2 (zh)
CN (2) CN104521012B (zh)
DE (1) DE112013003931T5 (zh)
WO (1) WO2014025195A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10243121B2 (en) 2011-06-24 2019-03-26 Cree, Inc. High voltage monolithic LED chip with improved reliability
JP6464147B2 (ja) * 2013-04-23 2019-02-06 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 発光デバイスのサイドインターコネクト
TWI536608B (zh) * 2013-11-11 2016-06-01 隆達電子股份有限公司 發光二極體結構
US9608168B2 (en) * 2014-06-13 2017-03-28 Seoul Viosys Co., Ltd. Light emitting diode
US9310045B2 (en) 2014-08-01 2016-04-12 Bridgelux, Inc. Linear LED module
KR102402260B1 (ko) * 2015-01-08 2022-05-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
US10658546B2 (en) * 2015-01-21 2020-05-19 Cree, Inc. High efficiency LEDs and methods of manufacturing
CN110690249B (zh) * 2015-02-13 2024-01-19 首尔伟傲世有限公司 发光元件
US11158767B2 (en) * 2015-03-30 2021-10-26 Sony Semiconductor Solutions Corporation Light-emitting element, light-emitting unit, light-emitting panel device, and method for driving light-emitting panel device
WO2016177333A1 (zh) * 2015-05-05 2016-11-10 湘能华磊光电股份有限公司 Iii族半导体发光器件倒装结构的制作方法
CN208990251U (zh) * 2015-06-26 2019-06-18 首尔半导体株式会社 利用多单元发光二极管的背光部件
KR102554702B1 (ko) 2015-08-25 2023-07-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지
US9929316B2 (en) 2015-12-25 2018-03-27 Nichia Corporation Light emitting element
JP6354799B2 (ja) * 2015-12-25 2018-07-11 日亜化学工業株式会社 発光素子
WO2017213455A1 (ko) * 2016-06-10 2017-12-14 엘지이노텍 주식회사 반도체 소자
DE102016112587A1 (de) * 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
FR3055948B1 (fr) * 2016-09-15 2018-09-07 Valeo Vision Procede de montage d'un composant electroluminescent matriciel sur un support
TWI663724B (zh) * 2017-01-26 2019-06-21 宏碁股份有限公司 發光二極體顯示器及其製造方法
US20180240931A1 (en) * 2017-02-23 2018-08-23 Novatek Microelectronics Corp. Micro-device panel and manufacturing process thereof
EP3422411B1 (en) * 2017-06-30 2020-05-20 Nichia Corporation Light emitting device and method of manufacturing same
JP6597837B2 (ja) * 2017-06-30 2019-10-30 日亜化学工業株式会社 発光装置及びその製造方法
CN108172568A (zh) * 2017-12-26 2018-06-15 黄星群 一种用于大型电子显示器的led发光体的制备方法
JP2019149480A (ja) * 2018-02-27 2019-09-05 豊田合成株式会社 半導体素子、発光装置、および発光装置の製造方法
CN108615795B (zh) * 2018-03-27 2020-09-08 北京大学 一种微米led芯片内互联的实现方法
US11282984B2 (en) * 2018-10-05 2022-03-22 Seoul Viosys Co., Ltd. Light emitting device
CN112968083B (zh) * 2020-11-04 2022-05-20 重庆康佳光电技术研究院有限公司 发光器件的制造方法
CN112599552B (zh) * 2020-12-14 2024-02-20 苏州芯聚半导体有限公司 微发光二极管显示面板及制备方法
US11869923B2 (en) * 2021-12-14 2024-01-09 Lumileds Llc Light-emitting array with dielectric light collection structures

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101479861A (zh) * 2006-07-04 2009-07-08 罗姆股份有限公司 半导体发光元件及其制造方法
CN101752399A (zh) * 2008-12-17 2010-06-23 首尔半导体株式会社 具有多个发光单元的发光二极管及其制造方法
US20110084294A1 (en) * 2007-11-14 2011-04-14 Cree, Inc. High voltage wire bond free leds
CN102117821A (zh) * 2009-12-31 2011-07-06 首尔Opto仪器股份有限公司 发光装置
CN102315352A (zh) * 2010-07-08 2012-01-11 三星Led株式会社 半导体发光器件及其制造方法
CN102386294A (zh) * 2010-08-27 2012-03-21 丰田合成株式会社 发光元件
WO2012039555A2 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
CN102460744A (zh) * 2009-05-11 2012-05-16 克里公司 具有反射结构的半导体发光二极管及其制造方法
JP4989773B1 (ja) * 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
CN102623480A (zh) * 2011-02-01 2012-08-01 绿种子能源科技股份有限公司 发光二极管阵列及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323750A (ja) 1999-05-10 2000-11-24 Hitachi Cable Ltd 発光ダイオードアレイ
JP3659098B2 (ja) 1999-11-30 2005-06-15 日亜化学工業株式会社 窒化物半導体発光素子
JP2002009331A (ja) * 2000-06-20 2002-01-11 Hitachi Cable Ltd 発光ダイオードアレイ
US7009199B2 (en) * 2002-10-22 2006-03-07 Cree, Inc. Electronic devices having a header and antiparallel connected light emitting diodes for producing light from AC current
WO2005022654A2 (en) * 2003-08-28 2005-03-10 Matsushita Electric Industrial Co.,Ltd. Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
KR101055768B1 (ko) * 2009-12-14 2011-08-11 서울옵토디바이스주식회사 전극패드들을 갖는 발광 다이오드

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101479861A (zh) * 2006-07-04 2009-07-08 罗姆股份有限公司 半导体发光元件及其制造方法
US20110084294A1 (en) * 2007-11-14 2011-04-14 Cree, Inc. High voltage wire bond free leds
CN101752399A (zh) * 2008-12-17 2010-06-23 首尔半导体株式会社 具有多个发光单元的发光二极管及其制造方法
CN102460744A (zh) * 2009-05-11 2012-05-16 克里公司 具有反射结构的半导体发光二极管及其制造方法
CN102117821A (zh) * 2009-12-31 2011-07-06 首尔Opto仪器股份有限公司 发光装置
CN102315352A (zh) * 2010-07-08 2012-01-11 三星Led株式会社 半导体发光器件及其制造方法
CN102386294A (zh) * 2010-08-27 2012-03-21 丰田合成株式会社 发光元件
WO2012039555A2 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
CN102623480A (zh) * 2011-02-01 2012-08-01 绿种子能源科技股份有限公司 发光二极管阵列及其制造方法
JP4989773B1 (ja) * 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子

Also Published As

Publication number Publication date
CN104521012B (zh) 2018-04-24
US20150200230A1 (en) 2015-07-16
CN104521012A (zh) 2015-04-15
WO2014025195A1 (ko) 2014-02-13
US9318530B2 (en) 2016-04-19
DE112013003931T5 (de) 2015-06-03

Similar Documents

Publication Publication Date Title
CN104521012B (zh) 晶圆级发光二极管阵列及其制造方法
CN109638032A (zh) 发光二极管阵列
CN103400920B (zh) 发光器件、发光器件制造方法、发光器件封装和照明系统
CN102163659B (zh) 发光二极管封装、高反射型硅次基板及其制造方法
US11587972B2 (en) Wafer level light-emitting diode array
US11139338B2 (en) Wafer level light-emitting diode array
CN106058028B (zh) 具有重新分布用于倒装芯片安装的垂直接触件的led
KR20090057382A (ko) 면 장착식 칩
KR101949718B1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
EP2201616A2 (en) Light emitting device and method for fabricating the same
EP2221889B1 (en) Light emitting diode package
CN110021691A (zh) 一种半导体发光器件
JP2005019653A (ja) 半導体発光素子および発光装置
TWI599017B (zh) 晶圓等級之發光二極體陣列及其製造方法
KR102122847B1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
KR101798134B1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법
KR20110031895A (ko) 감소된 전극 영역을 가지는 ｌｅｄ
KR101949505B1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법
KR20140035243A (ko) 웨이퍼 레벨의 발광 다이오드 어레이
CN204668307U (zh) 发光二极管阵列
TWI521741B (zh) 發光二極體封裝結構
KR101893579B1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
CN209418543U (zh) 一种半导体发光元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180828