WO2016177333A1 - Iii族半导体发光器件倒装结构的制作方法 - Google Patents

Iii族半导体发光器件倒装结构的制作方法 Download PDF

Info

Publication number
WO2016177333A1
WO2016177333A1 PCT/CN2016/081112 CN2016081112W WO2016177333A1 WO 2016177333 A1 WO2016177333 A1 WO 2016177333A1 CN 2016081112 W CN2016081112 W CN 2016081112W WO 2016177333 A1 WO2016177333 A1 WO 2016177333A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
type
insulating layer
flip
metal
Prior art date
Application number
PCT/CN2016/081112
Other languages
English (en)
French (fr)
Inventor
许顺成
梁智勇
蔡炳傑
Original Assignee
湘能华磊光电股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201510223311.9A external-priority patent/CN104821351B/zh
Priority claimed from CN201510224859.5A external-priority patent/CN104952995B/zh
Application filed by 湘能华磊光电股份有限公司 filed Critical 湘能华磊光电股份有限公司
Priority to US15/318,362 priority Critical patent/US10147849B2/en
Publication of WO2016177333A1 publication Critical patent/WO2016177333A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Abstract

提供一种III族半导体发光器件倒装结构的制作方法，包括步骤：自下而上依次生长衬底（1）、缓冲层（2）、n型氮化物半导体层（3）、有源层（4）和p型氮化物半导体层（5）形成外延结构；沉积透明导电层（14）；黄光蚀刻制程定义隔离槽（20）；沉积第一绝缘层结构（8-1）；同时沉积P型接触金属（9）与N型接触金属（10）；沉积第二绝缘层结构（11-1）；沉积倒装P型电极（12）与倒装N型电极（13），后利用剥离制程，再去除光阻，得到圆片；将圆片进行减薄、划片、裂片、测试及分选。采用线凸形台面技术取代现有技术中的多个孔洞vias技术。第一绝缘层结构为布拉格反射层-金属层-多层氧化物绝缘层来当反射镜结构以及绝缘层，取代倒装的反射镜结构设计以及第一绝缘层，也可以省略金属保护层。

Description

III族半导体发光器件倒装结构的制作方法 技术领域
本申请涉及半导体照明技术领域，具体地说，是涉及一种III族半导体发光器件倒装结构的制作方法。
背景技术
传统发光二极管采用正装结构，一般透明导电层采用高穿透率的材料，如ITO、AZO…等，而电极一般采用Cr/Pt/Au等，然而在倒装结构中，有源层激发的光直接从电极的另一面衬底发出，所以对P型电极的要求变成覆盖在整面p型氮化物半导体层的高反射材料来当反射镜结构，第一种是在p型氮化物半导体层上镀高穿透率的透明电极再加上高反射金属6，例如ITO/Ag等，另一种是在p型氮化物半导体层上直接镀上高反射率的金属6同时作为欧姆接触层和反射镜，例如Ag、Al等，不管选用哪一种方法，在高反射率的金属层6后面必须使用金属保护层7(guard metal)，覆盖高反射材料，以避免不稳定，所述金属保护层7材料例如为“先后设置的钛层和钨层”或“钛钨合金层”，再蚀刻多个孔洞(vias)，结构示意图如图1，整面覆盖第一绝缘层8，开孔存取n型氮化物半导体层及金属保护层，再镀P型接触金属与N型接触金属，整面再覆盖第二绝缘层，开孔存取P型接触金属与N型接触金属，最后镀倒装P型电极和N型电极，由于蚀刻孔洞的精度要求比较高，所以工艺复杂，生产成本也较高。
发明内容
为了解决在上述现有技术中出现的问题，本发明的目的是提供一种III族半导体发光器件倒装结构的制作方法，包括步骤：
自下而上依次生长衬底、缓冲层、n型氮化物半导体层、有源层和p型氮化物半导体层形成外延结构，所述外延结构的上表面为p型氮化物半导体层的上表面；
沉积透明导电层在所述p型氮化物半导体上表面，并利用黄光蚀刻制程定义线凸形台面图案，再蚀刻透明导电层、p型氮化物半导体层和有源层，暴露n型氮化物半导体层，再用蚀刻溶液将透明导电层内缩，最后去除光阻，得到线凸形台面，且所述线凸形台面的上表面有透明导电层，其中，所述线凸形台面包括：第一上表面、侧表面和第二上表面，所述第一上表面和第二上表面分别与所述侧表面形成L形结构，所述线凸形台面的第一上表面为p型氮化物半导体层的上表面，所述线凸形台面的第二上表面为所述n型氮化物半 导体层的上表面；此步骤中也可以将透明导电层与线凸形台面分开做，即不在同一个蚀刻步骤中同时得到透明导电层与线凸形台面，而是先形成透明导电层和后形成所述线凸形台面，或先形成所述线凸形台面和后形成透明导电层；
黄光蚀刻制程定义隔离槽，再蚀刻n型氮化物半导体层和缓冲层、而暴露衬底，最后去除光阻；也可以在所述III族半导体发光器件倒装结构中并不设置隔离槽，或者在该步骤之后的任意步骤设置隔离槽；
沉积第一绝缘层结构，所述第一绝缘层结构为布拉格反射层-金属层-多层氧化物绝缘层，先沉积布拉格反射层，再利用黄光剥离制程定义金属层图案，沉积金属层，后利用剥离制程，再去除光阻，得到金属层，再沉积多层氧化物绝缘层，再利用黄光蚀刻制程定义P型接触金属与透明导电层的连接图案及N型接触金属与线凸形台面的第二上表面的连接图案，再连续蚀刻多层氧化物绝缘层及布拉格反射层的连接图案，最后去除光阻，得到第一绝缘层结构；
黄光剥离制程定义P型接触金属与N型接触金属的图案，同时沉积P型接触金属与N型接触金属，然后利用剥离制程，再去除光阻，得到P型接触金属与N型接触金属，其中，所述P型接触金属的下端设置在所述透明导电层及第一绝缘层结构表面上，所述N型接触金属的下端设置在所述线凸形台面的第二上表面及第一绝缘层结构表面上；
沉积第二绝缘层结构，利用黄光蚀刻制程定义开孔存取P型接触金属与N型接触金属的图案，再蚀刻第二绝缘层结构的开孔图案，最后去除光阻；
黄光剥离制程定义倒装P型电极与倒装N型电极的图案，沉积倒装P型电极与倒装N型电极，后利用剥离制程，再去除光阻，得到圆片；
将圆片进行减薄、划片、裂片、测试及分选。
优选地，所述第一绝缘层结构，位于所述第一上表面、侧表面、第二上表面、透明导电层以及可选的隔离槽上。
优选地，所述布拉格反射层的结构为二氧化硅与二氧化钛组成的、或为二氧化硅与五氧化二钽组成的、或为二氧化硅与五氧化二铌组成的。
优选地，所述二氧化硅的厚度为30-1000nm，二氧化钛的厚度为10-200nm，五氧化二钽的厚度为10-200nm，五氧化二铌的厚度为10-200nm。
优选地，所述布拉格反射层，进一步为，3.5对的二氧化硅/二氧化钛/二氧化硅/二氧化钛/二氧化硅/二氧化钛/二氧化硅、或3.5对的二氧化硅/五氧化二钽/二氧化硅/五氧化二钽/二氧化硅/五氧化二钽/二氧化硅、或3.5对的二氧化硅/五氧化二铌/二氧化硅/五氧化二铌/二 氧化硅/五氧化二铌/二氧化硅。
优选地，第一绝缘层结构为布拉格反射层-金属层-布拉格反射层-金属层-多层氧化物绝缘层，所述金属层的下端设置在所述第一绝缘层结构的布拉格反射层上表面上，和/或在所述第一绝缘层结构的多层氧化物绝缘层内。
优选地，所述金属层至少为银、铝、银铟、铂、镍和钛中的一种，其中，所述银、铝、银铟与铂的厚度均为50-500nm，所述镍与钛厚度为0.3-30nm。
优选地，所述多层氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的至少两种，所述多层氧化物绝缘层的每一层的厚度为30-200nm。
优选地，所述P型接触金属，包括：P型线电极和P型连接金属，所述P型线电极的下端设置在所述第一绝缘层结构表面上及透明导电层上，所述P型连接金属的下端设置在所述第一绝缘层结构表面上；
所述N型接触金属，包括：N型线电极以及N型连接金属，所述N型线电极的下端设置在所述第一绝缘层结构以及所述第二上表面上，所述N型连接金属的下端设置在所述第一绝缘层结构表面上。
优选地，所述P型接触金属与N型接触金属的结构相同，为单层金属层或多层金属层，且均为由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层以及第三Ni层组成，或由内向外依次排列的Ti层、Al层、第二Ni层、Au层以及第三Ni层组成，或由内向外依次排列的Ti层、Al层以及第三Ni层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层以及第三Ni层组成，或由内向外依次排列的Cr层、Pt层、Au层以及第三Ni层组成，或由内向外依次排列的第一Ni层、Al层、以及第三Ni层组成，或由Rh层组成，其中，Rh层的厚度为50-3000nm，第一Ni层的厚度为0.3-300nm，Al层的厚度为50-3000nm，第二Ni层的厚度为10-300nm，Pt层的厚度为10-300nm，Au层的厚度为10-3000nm，第三Ni层的厚度为0.3-300nm。
优选地，所述第二绝缘层结构位于所述第一绝缘层结构的上表面、P型接触金属的上表面以及N型接触金属的上表面。
优选地，所述第二绝缘层结构的结构为多层氧化物绝缘层，所述多层氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅和氮化硅中的两种及以上，所述多层氧化物绝缘层的每层厚度为30-2000nm。
优选地，所述倒装P型电极的下端设置在所述P型接触金属及第二绝缘层结构的表面 上；
所述倒装N型电极的下端设置在所述N型接触金属以及第二绝缘层结构表面上。
优选地，所述倒装P型电极与倒装N型电极结构相同，进一步为，由内向外依次排列的Ti层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层、第二Ni层、Pt层、第二Ni层、AuSn层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，其中，所述第一Ni层的厚度为0.4-3nm，第二Ni层的厚度为10-300nm，Ti层的厚度为10-300nm，Al层的厚度为50-300nm，Au层的厚度为20-3000nm，中间Cr层的厚度为10-300nm，Pt层的厚度为10-300nm，AuSn层的厚度为1000-5000nm。
与现有技术相比，本申请所述的III族半导体发光器件倒装结构的制作方法，具有以下优点：
(1)本发明一律采用线凸形台面技术取代现有技术中的多个孔洞(vias)技术。
(2)本发明的第一绝缘层结构为布拉格反射层-金属层-多层氧化物绝缘层来当反射镜结构以及绝缘层，取代倒装的反射镜结构设计以及第一绝缘层，也可以省略金属保护层。而且传统倒装的线凸形台面侧壁并没有反射镜结构，使用本发明线凸形台面侧壁可以有反射镜结构。并且制作隔离槽，隔离槽也是有反射镜结构。
(3)本发明的第一步骤可将透明导电层与线凸形台面图案一起制作，不但简化了一道制程，也解决了透明导电层与线凸形台面图案对准的问题。
(4)本发明的第一绝缘层结构为布拉格反射层-金属层-多层氧化物绝缘层，然后镀P型接触金属与N型接触金属，就可在此步骤测出倒装的光电特性。
(5)本发明新结构中透明导电层和第一绝缘层结构依次设置在线凸形台面的第一上表面上，也即本发明在p型氮化物半导体层上方并未设置导电的“高反射率的金属层6”与ITO或P型氮化物半导体层直接接触，而是不导电的第一绝缘层结构8(具体是布拉格反射层)与位于p型氮化物半导体层上方的透明导电层直接接触，使得本发明提供的倒装LED芯片的结构与图1中倒装LED芯片的结构存在又一个显著的结构区别。
(6)当本发明的结构中第一绝缘层结构为布拉格反射层-金属层-多层氧化物绝缘层时，在第一绝缘层结构内夹设有金属层，具体是将金属层夹设在布拉格反射层与多层氧化物绝缘层之间，或者将金属层夹设在多层氧化物绝缘层内部。因此，为得到本发明中的倒装LED芯片，本发明提出了一种新的绝缘层结构。
当然，实施本申请的任一产品必不一定需要同时达到以上所述的所有技术效果。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是现有技术中Ⅲ族氮化物半导体发光器件的倒装结构示意图；
图2a-图2g本发明具有第一绝缘层结构为布拉格反射层-金属层-多层氧化物绝缘层倒装LED芯片的制作流程结构图；
图3a-图3b现有技术中多个孔洞(vias)的俯视图以及剖面图；
图4a-图4b线凸形台面的俯视图以及剖面图；
图5为P型线电极的剖面图；
图6为N型线电极的剖面图；
图7为本发明另一种具有第一绝缘层结构为布拉格反射层-金属层-多层氧化物绝缘层倒装LED芯片的结构示意图；
图8为本发明倒装LED芯片的亮度-电流-电压特性；
图9为本发明倒装LED芯片的峰值波长对电流特性。
图中：1、衬底，2、缓冲层，3、n型氮化物半导体层，4、有源层，5、p型氮化物半导体层，6、高反射率的金属层，7、金属保护层，8-1、第一绝缘层，801、单层氧化物绝缘层，804、多层氧化物绝缘层，802、金属层，803、布拉格反射层，9、P型接触金属，10、N型接触金属，11-1、第二绝缘层结构，12、倒装P型电极，13、倒装N型电极，14、透明导电层，15、P型线电极，17、N型线电极，19、线凸形台面，19-1、第一上表面，19-2、侧表面，19-3、第二上表面，20、隔离槽，21、P型连接金属，22、N型连接金属。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性耦接手段。因 此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电性耦接于所述第二装置，或通过其他装置或耦接手段间接地电性耦接至所述第二装置。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
以下结合附图对本申请作进一步详细说明，但不作为对本申请的限定。
实施例1：
本实施例提供一种III族半导体发光器件倒装结构的制作方法，详见图2a-图2g，包括以下步骤：
第一步：结构图如图2a所示，方法为在衬底1、缓冲层2、n型氮化物半导体层3、有源层4和所述p型氮化物半导体层5自下而上依次生长形成外延结构，所述外延结构的上表面为p型氮化物半导体层5的上表面，此结构为外延结构，其为通过现有技术中的制作工艺得到的，在所述外延结构上制作倒装芯片的方法包括以下步骤：
第二步：结构图如图2b所示，方法为沉积透明导电层14在p型氮化物半导体5上表面，并利用黄光蚀刻制程定义线凸形台面19图案，再蚀刻透明导电层14、p型氮化物半导体层5和有源层4，而暴露n型氮化物半导体层3，再用蚀刻溶液将透明导电层14内缩，最后去除光阻，得到线凸形台面19，且所述线凸形台面19的上表面有透明导电层14(此步骤也可以将透明导电层14与线凸形台面19分开做)；
在本发明中，透明导电层14与线凸形台面19同时做是指先在p型氮化物半导体5上整面沉积透明导电层14，再使透明导电层14和线凸形台面19在同一个蚀刻步骤中得到。而将透明导电层14与线凸形台面19分开做则有两种情况，一种是先做透明导电层14，后做线凸形台面19，具体是先定义透明导电层14的形状，并利用黄光蚀刻把透明导电层14沉积在p型氮化物半导体5上，再定义凸台形状并蚀刻得到线凸形台面19。第二种是先做线凸形台面19，后做透明导电层14，即先定义凸台形状并蚀刻得到线凸形台面19，再用黄光蚀刻把透明导电层14沉积在凸台的第一上表面19-1上；
第三步：结构图如图2c所示，方法为黄光蚀刻制程定义隔离槽20图案，再蚀刻n型氮化物半导体层3和缓冲层2、而暴露衬底1，最后去除光阻，此步骤可以放在任何步骤；
本发明中，LED芯片中所述隔离槽20相应为如下几种情况中的任意一种：
1)不设置隔离槽(如共晶焊的情况)；
2)隔离槽上方只含有第二绝缘层11-1；
3)隔离槽上方含有第一绝缘层8-1和第二绝缘层11-1；
4)隔离槽上方只含有第一绝缘层8-1。
如上所述，在LED芯片中可以有隔离槽20，也可以不含有隔离槽，且隔离槽一般在设置第二绝缘层结构之前设置。具体可以在设置第一绝缘层结构8-1之前设置隔离槽，这样所得隔离槽上方含有第一绝缘层8-1和第二绝缘层11-1，也可以仅含有第一绝缘层8-1；也可以在设置第一绝缘层结构8-1之后和设置第二绝缘层11-1之前的任何步骤设置隔离槽，这样所得隔离槽上方只含有第二绝缘层11-1。
第四步：假如第一绝缘层结构8-1的结构为布拉格反射层-金属层-多层氧化物绝缘层，结构图如图2d所示，方法为先沉积布拉格反射层，再利用黄光剥离制程定义金属层图案，沉积金属层，后利用剥离制程，再去除光阻，得到金属层，再沉积多层氧化物绝缘层，再利用黄光蚀刻制程定义P型接触金属9与透明导电层14的连接图案及N型接触金属10与线凸形台面的第二上表面19-3的连接图案，再连续蚀刻多层氧化物绝缘层及布拉格反射层的连接图案，最后去除光阻，得到第一绝缘层结构8-1；所述连接图案的形状可以是点状、线状或面状，这在本发明中不受限制。
在附图中均表示了所述第一绝缘层结构8-1的结构为布拉格反射层-金属层-单层/多层氧化物绝缘层，但使用布拉格反射层803-金属层802-多层氧化物绝缘层804比使用布拉格反射层803-金属层802-单层氧化物绝缘层801具有更好的效果，因而本发明中仅保护该优选方案。
第五步：结构图如图2e所示，方法为黄光剥离制程定义P型接触金属9与N型接触金属10图案，同时沉积P型接触金属9与N型接触金属10，后利用剥离制程，再去除光阻，得到P型接触金属9与N型接触金属10；
图2e为所述P型接触金属与N型接触金属包括P型线电极15、N型线电极17、P型连接金属21及N型连接金属22，所述P型线电极15的下端设置在所述第一绝缘层结构8-1表面上及透明导电层14上，所述P型连接金属21的下端设置在所述第一绝缘层结构8-1表面上；所述N型线电极17的下端设置在所述第一绝缘层结构8-1以及线凸形台面的第二上表面19-3上，所述N型连接金属22的下端设置在所述第一绝缘层结构8-1表面上；
事实上，所述P型接触金属9与N型接触金属10的结构可从下列三种中任选一种：
(1)所述P型接触金属9为整面金属，所述整面金属的下端设置在所述第一绝缘层结构8-1表面上及透明导电层14上，且整面金属的下端将露出的透明导电层14完全覆盖；
所述N型接触金属10为整面金属，所述整面金属的下端设置在所述第一绝缘层结构8-1表面上以及凸形台面的第二上表面19-3上，且整面金属的下端将露出的第二上表面 19-3完全覆盖；
(2)所述P型接触金属9包括P型线电极15以及正装P型焊盘，所述正装P型焊盘的下端设置在所述第一绝缘层结构8-1表面上，所述P型线电极15的下端设置在所述透明导电层6上或者设置在所述第一绝缘层结构8-1表面上及透明导电层6上；
所述N型接触金属10包括N型线电极17以及正装N型焊盘，所述正装N型焊盘的下端设置在所述第一绝缘层结构8-1表面上，所述N型线电极17的下端设置在所述线凸形台面的第二上表面19-3上或者设置在所述第一绝缘层结构8-1以及线凸形台面的第二上表面19-3上；
(3)所述P型接触金属9为P型线电极15以及P型连接金属21，所述P型线电极15的下端设置在所述透明导电层6上或者设置在所述第一绝缘层结构8-1表面上及透明导电层6上，所述P型连接金属21的下端设置在所述第一绝缘层结构8-1表面上；
所述N型接触金属10为型线电极17以及N型连接金属22，所述N型线电极17的下端设置在所述线凸形台面的第二上表面19-3上或者设置在所述第一绝缘层结构8-1以及线凸形台面的第二上表面19-3上，所述N型连接金属22的下端设置在所述第一绝缘层结构8-1表面上；
本领域技术人员可知的，上述第(2)种方案中的焊盘和第(3)种方案中的连接金属的主要区别在于，焊盘的形状和尺寸均固定，而连接金属的形状和尺寸均不受限制。
另外，不论上述(1)至(3)中哪种情况的接触金属，所述接触金属都可以通过黄光剥离制程定义P型接触金属与N型接触金属的图案，使用电子束蒸镀法同时沉积P型接触金属与N型接触金属，然后利用剥离制程，再去除光阻，得到P型接触金属与N型接触金属。
第六步：结构图如图2f所示，方法为沉积第二绝缘层结构11-1，利用黄光蚀刻制程定义开孔存取P型接触金属9与N型接触金属10图案，再蚀刻第二绝缘层结构11-1的开孔图案，最后去除光阻；同样的，该步骤中开孔存取的开孔图案的形状可以是点状、线状或面状，这在本发明中不受限制；
所述第二绝缘层结构为单层氧化物绝缘层或多层氧化物绝缘层。本领域技术人员可知的，无论P型接触金属9与N型接触金属10属于上述三种结构中的任意一种，所述第二绝缘层结构11-1都可以是单层氧化物绝缘层或多层氧化物绝缘层。
第七步：结构图如图2g所示，方法为黄光剥离制程定义倒装P/N型电极12、13图案，沉积倒装P/N型电极12、13，后利用剥离制程，再去除光阻；
第八步：最后将圆片进行减薄、划片、裂片、测试、分选，其步骤为通过现有技术中的制作工艺得到的。
通过上述方法，得到了一种III族半导体发光器件的倒装结构，包括：衬底1、缓冲层2、n型氮化物半导体层3、有源层4、p型氮化物半导体层5、第一绝缘层结构8-1、P型接触金属9、N型接触金属10、第二绝缘层结构11-1、倒装P型电极12、倒装N型电极13以及透明导电层14；
所述衬底1、缓冲层2、n型氮化物半导体层3、有源层4以及p型氮化物半导体层5形成具有线凸形台面19的氮化物半导体结构；
所述线凸形台面19包括线凸形台面的第一上表面19-1、线凸形台面的侧表面19-2以及线凸形台面的第二上表面19-3，所述第一上表面的两端分别设有由所述侧表面以及所述第二上表面形成的L形表面；
所述线凸台台面的第一上表面19-1为p型氮化物半导体层5的上表面，它构成线凸形台面的在上的平面，所述线凸台台面的第二上表面19-3为n型氮化物半导体层的上表面，它构成线凸形台面的在下的平面，所述侧表面19-2连接在第一上表面19-1和第二上表面19-3之间，三者共同形成线凸台台面；
所述线凸形台面19被蚀刻掉的区域为单一或多个线条，也就是说本发明中所述线凸形台面19是指对平面划线蚀刻后形成的凸形台面；
所述线凸形台面的第一上表面19-1上均设有透明导电层14；
所述透明导电层14的材料可为氧化铟锡(ITO)、氧化镉锡、氧化锌、氧化铟、氧化锡、氧化铜铝、氧化铜镓以及氧化锶铜所组成之一族群。
所述线凸形台面的第一上表面19-1、侧表面19-2、第二上表面19-3以及透明导电层14的上表面以及隔离槽20表面均设有第一绝缘层结构8-1；
优选地，所述第一绝缘层结构8-1的结构为布拉格反射层-金属层-多层氧化物绝缘层。
所述布拉格反射层的结构为二氧化硅与二氧化钛组成的、或为二氧化硅与五氧化二钽组成的、或为二氧化硅与五氧化二铌组成的，上述布拉格反射层中的二氧化硅厚度为30-1000nm，二氧化钛厚度为10-200nm，五氧化二钽厚度为10-200nm，五氧化二铌厚度为10-200nm。
优选的，所述布拉格反射层的材质结构为3.5对的二氧化硅/二氧化钛/二氧化硅/二氧化钛/二氧化硅/二氧化钛/二氧化硅、或3.5对的二氧化硅/五氧化二钽/二氧化硅/五氧化二钽/二氧化硅/五氧化二钽/二氧化硅、或3.5对的二氧化硅/五氧化二铌/二氧化硅/五氧化二铌/ 二氧化硅/五氧化二铌/二氧化硅。
优选地，第一绝缘层结构8-1为布拉格反射层-金属层-布拉格反射层-金属层-多层氧化物绝缘层，上述金属层的下端设置在所述第一绝缘层结构8-1的布拉格反射层上表面上以及在所述第一绝缘层结构8-1的多层氧化物绝缘层内，这样的设置使得其中的金属层不会与透明导电层14直接接触，以确保含有金属层802的第一绝缘层结构8-1的绝缘性。
所述金属层的材料为银、铝、银铟、铂、镍、以及钛中的一种或几种组合，所述银、铝、银铟、铂的厚度为50-500nm，所述镍及钛的厚度为0.3-30nm。
所述多层氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的两种或两种以上的组合而成。
所述多层氧化物绝缘层的每层厚度为30-2000nm。
所述P型接触金属9的下端设置在所述第一绝缘层结构8-1表面上及透明导电层14上；
所述N型接触金属10的下端设置在所述第一绝缘层结构8-1表面上以及线凸形台面的第二上表面19-3上；
所述P型接触金属9包括P型线电极15以及P型连接金属21，所述P型线电极15的下端设置在所述第一绝缘层结构8-1表面上及透明导电层14上，所述P型连接金属21的下端设置在所述第一绝缘层结构8-1表面上；
所述N型接触金属10包括N型线电极17以及N型连接金属22，所述N型线电极17的下端设置在所述第一绝缘层结构8-1以及线凸形台面的第二上表面19-3上，所述N型连接金属22的下端设置在所述第一绝缘层结构8-1表面上；
所述P型接触金属9、N型接触金属10的结构为单层金属层或多层金属层。
所述P型接触金属9和N型接触金属10结构相同，
且均为由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层以及第三Ni层组成，或由内向外依次排列的Ti层、Al层、第二Ni层、Au层以及第三Ni层组成，或由内向外依次排列的Ti层、Al层以及第三Ni层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层以及第三Ni层组成，或由内向外依次排列的Cr层、Pt层、Au层以及第三Ni层组成，或由内向外依次排列的第一Ni层、Al层、以及第三Ni层组成，或由Rh层组成，其中Rh层的厚度为50-3000nm，第一Ni层的厚度为0.3-300nm，Al层的厚度为50-3000nm，第二Ni层的厚度为10-300nm，Pt层的厚度为10-300nm，Au层的厚度为10-3000nm，第三Ni层的厚度为0.3-300nm。
所述第一绝缘层结构8-1、P型接触金属9以及N型接触金属10的上表面设有第二绝缘层结构11-1；
所述第二绝缘层结构11-1的结构为多层氧化物绝缘层。
所述多层氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的两种及两种以上的组合。
所述多层氧化物绝缘层的每层厚度为30-2000nm。
所述倒装P型电极12的下端设置在所述P型接触金属9以及第二绝缘层结构11-1表面上；
所述倒装N型电极13的下端设置在所述N型接触金属10以及第二绝缘层结构11-1表面上；
所述倒装P型电极12、倒装N型电极13的结构为由内向外依次排列的Ti层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层、第二Ni层、Pt层、第二Ni层、AuSn层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，其中所述第一Ni层的厚度为0.4～3nm，第二Ni层的厚度为10～300nm，Ti层的厚度为10～300nm，Al层的厚度为50～300nm，Au层的厚度为20～3000nm，中间Cr层的厚度为10～300nm，Pt层的厚度为10～300nm，AuSn层的厚度为1000～5000nm。
实施例2：
本发明新结构一律采用线凸形台面19技术取代多个孔洞(vias)技术。
如图3a所示为现有技术中多个孔洞(vias)的俯视图，图3b为图3a沿A-B方向的剖面图。
如图4a所示为线凸形台面的俯视图，图4b为图4a沿A-B方向的剖面图。
所述线凸形台面19被蚀刻掉的区域为单一或多个线条；
所述衬底1、缓冲层2、n型氮化物半导体层3、有源层4以及p型氮化物半导体层5形成具有线凸形台面19的氮化物半导体结构；
所述线凸形台面包括第一上表面19-1、侧表面19-2以及第二上表面19-3，所述第一上表面的两端分别设有由所述侧表面以及所述第二上表面形成的L形表面；
所述线凸台台面的第一上表面19-1为p型氮化物半导体层的上表面，所述线凸台台面的第二上表面19-3为n型氮化物半导体层的上表面。
实施例3：
所述P型线电极15的下端设置在所述第一绝缘层结构8-1表面上及透明导电层14上(如图5所示)。
实施例4：
所述N型线电极17填满线凸形台面19的凹槽，位于所述第一绝缘层结构8-1以及线凸形台面的第二上表面19-3上(如图6所示)。
实施例5：
在制作芯片的第四步骤，如图2d(或图7)所示，本实施例提供第一绝缘层结构8-1为布拉格反射层-金属层-多层氧化物绝缘层。
上述布拉格反射层的结构为二氧化硅(SiO2)/二氧化钛(TiO2)的组合、二氧化硅(SiO2)/五氧化二钽(Ta2O5)的组合、或二氧化硅(SiO2)/五氧化二铌(Nb2O5)的组合，上述布拉格反射层中的二氧化硅(SiO2)厚度为30-1000nm，二氧化钛(TiO2)厚度为10-200nm，五氧化二钽(Ta2O5)厚度为10-200nm，五氧化二铌(Nb2O5)厚度为10-200nm。
其中，图7的侧表面19-2处的第一绝缘层8-1中不包含“金属层802”，而图2d的侧表面19-2处的第一绝缘层8-1中包含“金属层802”。也就是说，侧表面19-2处的第一绝缘层8-1可以是“布拉格反射层-氧化物绝缘层”，但透明导电层14上方的第一绝缘层8-1为“布拉格反射层-金属层-多层氧化物绝缘层”。
以上技术方案中优选的，所述布拉格反射层的材质结构为3.5对的SiO2/TiO2/SiO2/TiO2/SiO2/TiO2/SiO2、或3.5对的SiO2/Ta2O5/SiO2/Ta2O5/SiO2/Ta2O5/SiO2、或3.5对的SiO2/Nb2O5/SiO2/Nb2O5/SiO2/Nb2O5/SiO2。
以上技术方案中，第一绝缘层结构8-1为布拉格反射层-金属层-布拉格反射层-金属层-多层氧化物绝缘层，上述金属层的下端设置在所述第一绝缘层结构8-1的布拉格反射层上表面上以及在所述第一绝缘层结构8-1的多层氧化物绝缘层内。
以上技术方案中，所述金属层的材料为银(Ag)、铝(Al)、银铟(AgIn)、铂(Pt)、镍(Ni)、以及钛(Ti)中的一种或几种组合，其中所述银(Ag)、铝(Al)、银铟(AgIn)、铂(Pt)厚度为50-500nm，所述镍(Ni)、钛(Ti)厚度为0.3-30nm。
上述多层氧化物绝缘层的材料为三氧化二铝(Al2O3)、二氧化硅(SiO2)、二氧化钛(TiO2)、五氧化二钽(Ta2O5)、五氧化二铌(Nb2O5)、氮氧化硅(Si2N2O)以及氮化硅(Si3N4)中的一种或几种组合，其中所述多层氧化物绝缘层的每层厚度为30-2000nm。
上述优选的多层氧化物绝缘层的材质结构为二氧化钛(TiO2)/二氧化硅(SiO2)的组合，其中所述每层厚度为30-2000nm。
以上技术方案中，所述第一绝缘层结构8-1的结构为布拉格反射层-金属层-多层氧化物绝缘层的制作方法如下，先沉积布拉格反射层，再利用黄光剥离制程定义金属层图案，沉积金属层，后利用剥离制程，再去除光阻，得到金属层，再沉积多层氧化物绝缘层，再利用黄光蚀刻制程定义P型接触金属9与透明导电层14的连接图案及N型接触金属10与线凸形台面的第二上表面19-3的连接图案，再连续蚀刻多层氧化物绝缘层及布拉格反射层的连接图案，最后去除光阻，得到第一绝缘层结构8-1。
实施例6：
在制作芯片的第五步骤，结构图如图2e所示，方法为黄光剥离制程定义P型接触金属9与N型接触金属10图案，同时沉积P型接触金属9与N型接触金属10，后利用剥离制程，再去除光阻，得到P型接触金属9与N型接触金属10；
图2e为所述P型接触金属9与N型接触金属10为P/N型线电极15、17以及P/N型连接金属21、22，所述P型线电极15的下端设置在所述第一绝缘层结构8-1表面上及透明导电层14上；所述N型线电极17的下端设置在所述第一绝缘层结构8-1以及线凸形台面的第二上表面19-3上；所述P/N型连接金属21、22的下端设置在所述第一绝缘层结构8-1表面上；
实施例7：
在制作芯片的第六步骤，本实施例提供第二绝缘层结构11-1为多层氧化物绝缘层。
所述第一绝缘层结构8-1、P型接触金属9以及N型接触金属10的上表面设有第二绝缘层结构11-1；
上述多层氧化物绝缘层的材料为三氧化二铝(Al2O3)、二氧化硅(SiO2)、二氧化钛(TiO2)、五氧化二钽(Ta2O5)、五氧化二铌(Nb2O5)、氮氧化硅(Si2N2O)以及氮化硅(Si3N4)中的几种组合。
以上技术方案中，所述或多层氧化物绝缘层的每层厚度为30-2000nm。
上述优选的多层氧化物绝缘层的材质结构为二氧化钛(TiO2)/二氧化硅(SiO2)的组合，所述二氧化钛的厚度为10-300nm，所述二氧化硅的厚度为100-1000nm。
实施例8：
在实施例1、实施例2、实施例3、实施例4和实施例5的基础上，制作Ⅲ族氮化物半导体倒装发光器件，规格为840um×410um，该Ⅲ族氮化物半导体倒装器件其制作方法包括以下步骤：
第一步：结构图如图2a所示，方法为在衬底1、缓冲层2、n型氮化物半导体层3、有源层4和所述p型氮化物半导体层5自下而上依次生长形成外延结构，所述外延结构的上表面为p型氮化物半导体层5的上表面，此结构为外延结构，其为通过现有技术中的制作工艺得到的，在所述外延结构上制作芯片的方法包括以下步骤：
第二步：结构图如图2b所示，使用电子束蒸镀法、或溅镀法、或反应等离子体(reactive plasma deposition，RPD)沉积ITO(氧化铟锡)当透明导电层14在p型氮化物半导体5上表面，ITO厚度为10-400nm，并利用黄光蚀刻制程定义线凸形台面19图案，再利用ICP蚀刻透明导电层14、p型氮化物半导体层5和有源层4，而暴露n型氮化物半导体层3，再用蚀刻溶液将透明导电层14内缩，最后去除光阻，得到线凸形台面19，且所述线凸形台面19的上表面有透明导电层14(此步骤也可以将透明导电层14与线凸形台面19分开做)；再将Wafer进行高温退火，使透明导电层14与p型氮化物半导体层5之间形成良好的欧姆接触和穿透率。退火方式用快速退火炉(RTA)快速退火，温度为560℃，时间为3分钟。
第三步：结构图如图2c所示，方法为黄光蚀刻制程定义隔离槽20图案，再蚀刻n型氮化物半导体层3和缓冲层2、而暴露衬底1，最后去除光阻，此步骤可以放在任何步骤；
第四步：第一绝缘层结构8-1的结构为布拉格反射层-金属层-多层氧化物绝缘层，结构图如图2d所示，使用光学真空镀膜机镀布拉格反射层，再利用黄光剥离制程定义金属层图案，利用电子束蒸镀法沉积金属层，后利用剥离制程，再去除光阻，得到金属层，再使用光学真空镀膜机镀沉积多层氧化物绝缘层，再利用黄光蚀刻制程定义P型接触金属9与透明导电层14的连接图案及N型接触金属10与线凸形台面的第二上表面19-3的连接图案，再连续蚀刻多层氧化物绝缘层及布拉格反射层的连接图案，最后去除光阻，得到第一绝缘层结构8-1；
本实施例中，所述布拉格反射层的结构为SiO2/TiO2/SiO2/TiO2/SiO2/TiO2/SiO2，其中的SiO2的厚度为30-1000nm，TiO2的厚度为10-200nm。
本实施例中，所述金属层的结构为铝/钛组成的剁成结构，其中，铝的厚度为50-500nm，钛的厚度为0.3-30nm。
本实施例中，所述多层氧化物绝缘层的结构为二氧化钛(TiO2)/二氧化硅(SiO2)，其中每层厚度为30-2000nm。
第五步：结构图如图2e所示，方法为黄光剥离制程定义P型接触金属9与N型接触金属10图案(包括P/N型线电极15、17以及P/N型连接金属21、22)，使用电子束蒸镀法同时沉积P型接触金属9与N型接触金属10，后利用剥离制程，再去除光阻，得到P型接触金属9与N型接触金属10；
本实施例中P型接触金属9和N型接触金属10结构相同，且均为由内向外依次排列第一Ni层、Al层、第二Ni层、Au层以及第三Ni层组成，其中第一Ni层的厚度为0.4-3nm，Al层的厚度为50-300nm，第二Ni层的厚度为10-300nm，Au层的厚度为10-3000nm，第三Ni层的厚度为0.4-3nm。
第六步：第二绝缘层结构11-1的结构为多层氧化物绝缘层，结构图如图2f所示，使用光学真空镀膜机镀沉积多层氧化物绝缘层，所述多层氧化物绝缘层的结构为二氧化钛(TiO2)/二氧化硅(SiO2)的组合，其中二氧化钛的厚度为10-300nm，所述二氧化硅的厚度为100-1000nm。
第七步：结构图如图2g所示，方法为黄光剥离制程定义倒装P/N型电极12、13图案，使用电子束蒸镀法同时沉积倒装P/N型电极12、13，后利用剥离制程，再去除光阻；
本实施例中倒装P型电极12和倒装N型电极13结构相同，且均为由内向外依次排列Ti层、第二Ni层、以及Au层，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，其中Ti层的厚度为10-300nm，第一Ni层的厚度为0.4～3nm，第二Ni层的厚度为10-300nm，Au层的厚度为20-3000nm。
第八步：最后将圆片进行减薄、划片、裂片、测试、分选，其步骤为通过现有技术中的制作工艺得到的。
第九步：将倒装芯片封装，测量光电特性。
按照实施例8提供的方法制作的产品，特性测试结果如图8和图9所示：
从图8和图9中可知产品的光电特性，在输入电流为150mA时，产品电压为2.88V，产品亮度为55.3m(色温6900K)，峰值波长为447.1nm；在输入电流为300mA时，产品电压为3.01V，产品亮度为92.6lm(色温7174K)，峰值波长为446.2nm；在输入电流为860mA时，产品电压为3.29V，产品亮度为157.4lm(色温7724K)，峰值波长为447.1nm；由图8和图9可知此产品可以比正装的操作电流更高且电压更低，亮度更高，波长位移更少。
与现有技术相比，本申请所述的III族半导体发光器件倒装结构的制作方法，具有以下优点：
(1)本发明一律采用线凸形台面技术取代现有技术中的多个孔洞(vias)技术。
(2)本发明的第一绝缘层结构为布拉格反射层-金属层-多层氧化物绝缘层来当反射镜结构以及绝缘层，取代倒装的反射镜结构设计以及第一绝缘层8，也可以省略金属保护层7，而且传统倒装的线凸形台面侧壁并没有反射镜结构，使用本发明线凸形台面侧壁是有反射镜结构，并且制作隔离槽，隔离槽也是有反射镜结构。
(3)本发明的第一步骤可将透明导电层与线凸形台面图案一起制作，不但简化了一道制程，也解决了透明导电层与线凸形台面图案对准的问题。
(4)本发明的第一绝缘层结构为布拉格反射层-金属层-多层氧化物绝缘层，然后镀P型接触金属与N型接触金属，就可在此步骤测出倒装的光电特性。
上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述申请构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。

Claims (14)

  1. 一种III族半导体发光器件倒装结构的制作方法，其特征在于，包括步骤：
    自下而上依次生长衬底、缓冲层、n型氮化物半导体层、有源层和p型氮化物半导体层形成外延结构，所述外延结构的上表面为p型氮化物半导体层的上表面；
    沉积透明导电层在所述p型氮化物半导体上表面，并利用黄光蚀刻制程定义线凸形台面图案，再蚀刻透明导电层、p型氮化物半导体层和有源层，暴露n型氮化物半导体层，再用蚀刻溶液将透明导电层内缩，最后去除光阻，得到线凸形台面，且所述线凸形台面的上表面有透明导电层，其中，所述线凸形台面包括：第一上表面、侧表面和第二上表面，所述第一上表面和第二上表面分别与所述侧表面形成L形结构，所述线凸形台面的第一上表面为p型氮化物半导体层的上表面，所述线凸形台面的第二上表面为所述n型氮化物半导体层的上表面；此步骤中也可以将透明导电层与线凸形台面分开做，即不在同一个蚀刻步骤中同时得到透明导电层与线凸形台面，而是先形成透明导电层和后形成所述线凸形台面，或先形成所述线凸形台面和后形成透明导电层；
    黄光蚀刻制程定义隔离槽，再蚀刻n型氮化物半导体层和缓冲层、而暴露衬底，最后去除光阻；也可以在所述III族半导体发光器件倒装结构中并不设置隔离槽，或者在该步骤之后的任意步骤设置隔离槽；
    沉积第一绝缘层结构，所述第一绝缘层结构为布拉格反射层-金属层-多层氧化物绝缘层，先沉积布拉格反射层，再利用黄光剥离制程定义金属层图案，沉积金属层，后利用剥离制程，再去除光阻，得到金属层，再沉积多层氧化物绝缘层，再利用黄光蚀刻制程定义P型接触金属与透明导电层的连接图案及N型接触金属与线凸形台面的第二上表面的连接图案，再连续蚀刻多层氧化物绝缘层及布拉格反射层的连接图案，最后去除光阻，得到第一绝缘层结构；
    黄光剥离制程定义P型接触金属与N型接触金属的图案，同时沉积P型接触金属与N型接触金属，然后利用剥离制程，再去除光阻，得到P型接触金属与N型接触金属，其中，所述P型接触金属的下端设置在所述透明导电层及第一绝缘层结构表面上，所述N型接触金属的下端设置在所述线凸形台面的第二上表面及第一绝缘层结构表面上；
    沉积第二绝缘层结构，利用黄光蚀刻制程定义开孔存取P型接触金属与N型接触金属的图案，再蚀刻第二绝缘层结构的开孔图案，最后去除光阻；
    黄光剥离制程定义倒装P型电极与倒装N型电极的图案，沉积倒装P型电极与倒装N 型电极，后利用剥离制程，再去除光阻，得到圆片；
    将圆片进行减薄、划片、裂片、测试及分选。
  2. 根据权利要求1所述的III族半导体发光器件倒装结构的制作方法，其特征在于，所述第一绝缘层结构，位于所述第一上表面、侧表面、第二上表面、透明导电层以及可选的隔离槽上。
  3. 根据权利要求1所述的III族半导体发光器件倒装结构的制作方法，其特征在于，所述布拉格反射层的结构为二氧化硅与二氧化钛组成的、或为二氧化硅与五氧化二钽组成的、或为二氧化硅与五氧化二铌组成的。
  4. 根据权利要求3所述的III族半导体发光器件倒装结构的制作方法，其特征在于，所述二氧化硅的厚度为30-1000nm，二氧化钛的厚度为10-200nm，五氧化二钽的厚度为10-200nm，五氧化二铌的厚度为10-200nm。
  5. 根据权利要求3所述的III族半导体发光器件倒装结构的制作方法，其特征在于，所述布拉格反射层为3.5对的二氧化硅/二氧化钛/二氧化硅/二氧化钛/二氧化硅/二氧化钛/二氧化硅、或3.5对的二氧化硅/五氧化二钽/二氧化硅/五氧化二钽/二氧化硅/五氧化二钽/二氧化硅、或3.5对的二氧化硅/五氧化二铌/二氧化硅/五氧化二铌/二氧化硅/五氧化二铌/二氧化硅。
  6. 根据权利要求1所述的III族半导体发光器件倒装结构的制作方法，其特征在于，第一绝缘层结构为布拉格反射层-金属层-布拉格反射层-金属层-多层氧化物绝缘层，所述金属层的下端设置在所述第一绝缘层结构的布拉格反射层上表面上，和/或在所述第一绝缘层结构的多层氧化物绝缘层内。
  7. 根据权利要求6所述的III族半导体发光器件倒装结构的制作方法，其特征在于，所述金属层至少为银、铝、银铟、铂、镍和钛中的一种，其中，所述银、铝、银铟与铂的厚度均为50-500nm，所述镍与钛厚度为0.3-30nm。
  8. 根据权利要求6所述的III族半导体发光器件倒装结构的制作方法，其特征在于，所 述多层氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的至少两种，所述多层氧化物绝缘层的每一层的厚度为30-200nm。
  9. 根据权利要求1所述的III族半导体发光器件倒装结构的制作方法，其特征在于，所述P型接触金属，包括：P型线电极和P型连接金属，所述P型线电极的下端设置在所述第一绝缘层结构表面上及透明导电层上，所述P型连接金属的下端设置在所述第一绝缘层结构表面上；
    所述N型接触金属，包括：N型线电极以及N型连接金属，所述N型线电极的下端设置在所述第一绝缘层结构以及所述第二上表面上，所述N型连接金属的下端设置在所述第一绝缘层结构表面上。
  10. 根据权利要求1所述的III族半导体发光器件倒装结构的制作方法，其特征在于，所述P型接触金属与N型接触金属的结构相同，为单层金属层或多层金属层，
    且均为由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层以及第三Ni层组成，或由内向外依次排列的Ti层、Al层、第二Ni层、Au层以及第三Ni层组成，或由内向外依次排列的Ti层、Al层以及第三Ni层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层以及第三Ni层组成，或由内向外依次排列的Cr层、Pt层、Au层以及第三Ni层组成，或由内向外依次排列的第一Ni层、Al层、以及第三Ni层组成，或由Rh层组成，其中，Rh层的厚度为50-3000nm，第一Ni层的厚度为0.3-300nm，Al层的厚度为50-3000nm，第二Ni层的厚度为10-300nm，Pt层的厚度为10-300nm，Au层的厚度为10-3000nm，第三Ni层的厚度为0.3-300nm。
  11. 根据权利要求1所述的III族半导体发光器件倒装结构的制作方法，其特征在于，所述第二绝缘层结构位于所述第一绝缘层结构的上表面、P型接触金属的上表面以及N型接触金属的上表面。
  12. 根据权利要求11所述的III族半导体发光器件倒装结构的制作方法，其特征在于，所述第二绝缘层结构的结构为多层氧化物绝缘层，所述多层氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅和氮化硅中的两种及以 上，所述多层氧化物绝缘层的每层厚度为30-2000nm。
  13. 根据权利要求1所述的III族半导体发光器件倒装结构的制作方法，其特征在于，所述倒装P型电极的下端设置在所述P型接触金属及第二绝缘层结构的表面上；
    所述倒装N型电极的下端设置在所述N型接触金属以及第二绝缘层结构表面上。
  14. 根据权利要求13所述的III族半导体发光器件倒装结构的制作方法，其特征在于，所述倒装P型电极与倒装N型电极结构相同，进一步为，由内向外依次排列的Ti层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层、第二Ni层、Pt层、第二Ni层、AuSn层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，其中，所述第一Ni层的厚度为0.4-3nm，第二Ni层的厚度为10-300nm，Ti层的厚度为10-300nm，Al层的厚度为50-300nm，Au层的厚度为20-3000nm，中间Cr层的厚度为10-300nm，Pt层的厚度为10-300nm，AuSn层的厚度为1000-5000nm。
PCT/CN2016/081112 2015-05-05 2016-05-05 Iii族半导体发光器件倒装结构的制作方法 WO2016177333A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/318,362 US10147849B2 (en) 2015-05-05 2016-05-05 Manufacturing method of flip-chip structure of group III semiconductor light emitting device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201510223311.9 2015-05-05
CN201510223311.9A CN104821351B (zh) 2015-05-05 2015-05-05 Iii族半导体发光器件倒装结构的制作方法
CN201510224859.5A CN104952995B (zh) 2015-05-05 2015-05-05 一种iii族半导体发光器件的倒装结构
CN201510224859.5 2015-05-05

Publications (1)

Publication Number Publication Date
WO2016177333A1 true WO2016177333A1 (zh) 2016-11-10

Family

ID=57218137

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2016/081112 WO2016177333A1 (zh) 2015-05-05 2016-05-05 Iii族半导体发光器件倒装结构的制作方法

Country Status (2)

Country Link
US (1) US10147849B2 (zh)
WO (1) WO2016177333A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410356A (zh) * 2021-07-21 2021-09-17 山西中科潞安紫外光电科技有限公司 一种倒装结构深紫外发光二极管芯片及其制备方法
CN114203873A (zh) * 2021-10-28 2022-03-18 华灿光电（浙江）有限公司 微型发光二极管芯片及其制备方法
CN114256389A (zh) * 2021-12-13 2022-03-29 广东省科学院半导体研究所 一种高密度微led阵列及其制作方法与应用

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107689408B (zh) * 2016-08-04 2020-03-17 展晶科技(深圳)有限公司 发光二极管覆晶晶粒及显示器
DE102017127920A1 (de) 2017-01-26 2018-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Erhöhte Durchkontaktierung für Anschlüsse auf unterschiedlichen Ebenen
US10396248B2 (en) * 2017-04-17 2019-08-27 Lumens Co., Ltd. Semiconductor light emitting diode
CN107706275B (zh) * 2017-09-29 2023-10-13 华灿光电（浙江）有限公司 一种发光二极管芯片、面板及其制作方法
US11355549B2 (en) 2017-12-29 2022-06-07 Lumileds Llc High density interconnect for segmented LEDs
KR102543183B1 (ko) 2018-01-26 2023-06-14 삼성전자주식회사 반도체 발광소자
CN108172674A (zh) * 2018-02-06 2018-06-15 佛山市国星半导体技术有限公司 一种倒装led芯片及其制作方法
US10622302B2 (en) 2018-02-14 2020-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Via for semiconductor device connection and methods of forming the same
CN110416380A (zh) * 2018-04-26 2019-11-05 厦门乾照光电股份有限公司 发光二极管的倒装芯片及其制造方法和发光方法
US11158775B2 (en) * 2018-06-08 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
DE102018126130B4 (de) 2018-06-08 2023-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und -verfahren
US10992100B2 (en) 2018-07-06 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN109449271B (zh) * 2018-11-01 2024-04-16 佛山市国星半导体技术有限公司 一种具有焊料电极的led芯片及其制作方法
CN109545937A (zh) * 2018-12-29 2019-03-29 佛山市国星半导体技术有限公司 一种高亮度侧镀倒装led芯片及其制作方法
CN110265586A (zh) * 2019-07-09 2019-09-20 昆山梦显电子科技有限公司 显示面板及其制造方法
CN113036012B (zh) * 2019-12-25 2022-09-06 深圳第三代半导体研究院 一种高出光率集成单元二极管芯片
WO2022156879A1 (en) * 2021-01-19 2022-07-28 Ams-Osram International Gmbh Radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip
CN113066806B (zh) * 2021-03-24 2024-03-22 武汉天马微电子有限公司 显示面板及其制作方法、显示装置
CN113270438B (zh) * 2021-04-30 2024-02-20 广东德力光电有限公司 一种倒装微led点阵的制作工艺
CN113571622B (zh) * 2021-07-22 2022-08-23 厦门三安光电有限公司 发光二极管及其制备方法
CN116581225B (zh) * 2023-07-13 2023-10-17 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3439161B2 (ja) * 1999-08-03 2003-08-25 三洋電機株式会社 窒化物系発光素子
CN101872823A (zh) * 2010-06-07 2010-10-27 厦门市三安光电科技有限公司 侧壁具有分布布拉格反射镜的氮化镓基发光二极管及其制备方法
CN104576867A (zh) * 2015-01-20 2015-04-29 湘能华磊光电股份有限公司 一种iii族半导体发光器件的制作方法
CN104821351A (zh) * 2015-05-05 2015-08-05 湘能华磊光电股份有限公司 Iii族半导体发光器件倒装结构的制作方法
CN104952995A (zh) * 2015-05-05 2015-09-30 湘能华磊光电股份有限公司 一种iii族半导体发光器件的倒装结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362459B2 (en) * 2009-09-02 2016-06-07 United States Department Of Energy High reflectivity mirrors and method for making same
KR101654340B1 (ko) * 2009-12-28 2016-09-06 서울바이오시스 주식회사 발광 다이오드
US20120043567A1 (en) * 2010-08-18 2012-02-23 Liang-Jyi Yan Led structure with bragg film and metal layer
JP5333382B2 (ja) * 2010-08-27 2013-11-06 豊田合成株式会社 発光素子
JP5633477B2 (ja) * 2010-08-27 2014-12-03 豊田合成株式会社 発光素子
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101888604B1 (ko) * 2011-10-28 2018-08-14 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
WO2014014298A1 (ko) * 2012-07-18 2014-01-23 주식회사 세미콘라이트 반도체 발광소자의 제조 방법
CN108461515A (zh) * 2012-08-07 2018-08-28 首尔伟傲世有限公司 晶圆级发光二极管阵列
KR102087933B1 (ko) * 2012-11-05 2020-04-14 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 어레이
KR20140073351A (ko) * 2012-12-06 2014-06-16 엘지이노텍 주식회사 발광 소자
KR101967837B1 (ko) * 2013-03-11 2019-04-10 삼성전자주식회사 반도체 발광 소자
TWI527263B (zh) * 2013-07-17 2016-03-21 新世紀光電股份有限公司 發光二極體結構
JP6720472B2 (ja) * 2014-06-13 2020-07-08 日亜化学工業株式会社 発光素子の製造方法
US10074777B2 (en) * 2014-08-27 2018-09-11 Epistar Corporation Light emitting diode structure with dielectric reflective layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3439161B2 (ja) * 1999-08-03 2003-08-25 三洋電機株式会社 窒化物系発光素子
CN101872823A (zh) * 2010-06-07 2010-10-27 厦门市三安光电科技有限公司 侧壁具有分布布拉格反射镜的氮化镓基发光二极管及其制备方法
CN104576867A (zh) * 2015-01-20 2015-04-29 湘能华磊光电股份有限公司 一种iii族半导体发光器件的制作方法
CN104821351A (zh) * 2015-05-05 2015-08-05 湘能华磊光电股份有限公司 Iii族半导体发光器件倒装结构的制作方法
CN104952995A (zh) * 2015-05-05 2015-09-30 湘能华磊光电股份有限公司 一种iii族半导体发光器件的倒装结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410356A (zh) * 2021-07-21 2021-09-17 山西中科潞安紫外光电科技有限公司 一种倒装结构深紫外发光二极管芯片及其制备方法
CN113410356B (zh) * 2021-07-21 2023-11-17 山西中科潞安紫外光电科技有限公司 一种倒装结构深紫外发光二极管芯片及其制备方法
CN114203873A (zh) * 2021-10-28 2022-03-18 华灿光电（浙江）有限公司 微型发光二极管芯片及其制备方法
CN114203873B (zh) * 2021-10-28 2023-05-09 华灿光电（浙江）有限公司 微型发光二极管芯片及其制备方法
CN114256389A (zh) * 2021-12-13 2022-03-29 广东省科学院半导体研究所 一种高密度微led阵列及其制作方法与应用

Also Published As

Publication number Publication date
US20170133549A1 (en) 2017-05-11
US10147849B2 (en) 2018-12-04

Similar Documents

Publication Publication Date Title
WO2016177333A1 (zh) Iii族半导体发光器件倒装结构的制作方法
WO2016177335A1 (zh) 一种iii族半导体发光器件的倒装结构
TWI795205B (zh) 發光元件
TWI772253B (zh) 發光元件
KR20160025455A (ko) 발광 소자 및 이의 제조 방법
TW201633563A (zh) 發光元件
TW201208117A (en) Wafer-level light emitting diode structure, light emitting diode chip, and fabricating method thereof
CN104471727A (zh) 半导体发光器件
WO2016115877A1 (zh) 一种iii族半导体发光器件
WO2016115876A1 (zh) 一种iii族半导体发光器件的制作方法
CN115498088B (zh) 微型发光二极管及制备方法
WO2022140898A1 (zh) 高压倒装发光二极管芯片及其制备方法
CN111509097A (zh) 一种大功率半导体发光器件及其制备方法
WO2023093446A1 (zh) 一种发光二极管芯片、发光装置
KR101690508B1 (ko) 발광소자
CN109037407B (zh) 半导体发光芯片及其制造方法
WO2016115875A1 (zh) 一种iii族半导体发光器件的制作方法
US10396248B2 (en) Semiconductor light emitting diode
WO2016177334A1 (zh) Iii族半导体发光器件倒装结构的制作方法
KR20170018239A (ko) 플립 타입 질화물 반도체 발광 소자 및 그 제조 방법
US20210336090A1 (en) Light-emitting device and manufacturing method thereof
TWI809311B (zh) 發光元件
CN112201735B (zh) 半导体发光二极管及其制备方法
CN114464710A (zh) 一种led芯片及其制备方法
CN114864777A (zh) Led芯片及其制备方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 15318362

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16789327

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16789327

Country of ref document: EP

Kind code of ref document: A1