CN104952995B - 一种iii族半导体发光器件的倒装结构 - Google Patents

一种iii族半导体发光器件的倒装结构 Download PDF

Info

Publication number
CN104952995B
CN104952995B CN201510224859.5A CN201510224859A CN104952995B CN 104952995 B CN104952995 B CN 104952995B CN 201510224859 A CN201510224859 A CN 201510224859A CN 104952995 B CN104952995 B CN 104952995B
Authority
CN
China
Prior art keywords
layer
type
metal
layers
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510224859.5A
Other languages
English (en)
Other versions
CN104952995A (zh
Inventor
许顺成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangneng Hualei Optoelectrical Co Ltd
Original Assignee
Xiangneng Hualei Optoelectrical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangneng Hualei Optoelectrical Co Ltd filed Critical Xiangneng Hualei Optoelectrical Co Ltd
Priority to CN201510224859.5A priority Critical patent/CN104952995B/zh
Publication of CN104952995A publication Critical patent/CN104952995A/zh
Priority to US15/318,362 priority patent/US10147849B2/en
Priority to US15/318,658 priority patent/US9893040B2/en
Priority to PCT/CN2016/081116 priority patent/WO2016177334A1/zh
Priority to PCT/CN2016/081112 priority patent/WO2016177333A1/zh
Priority to PCT/CN2016/081118 priority patent/WO2016177335A1/zh
Application granted granted Critical
Publication of CN104952995B publication Critical patent/CN104952995B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars

Abstract

本申请公开了一种III族半导体发光器件的倒装结构，该倒装结构包括：衬底、缓冲层、n型氮化物半导体层、有源层、p型氮化物半导体层、透明导电层、第一绝缘层结构、P型接触金属、N型接触金属、第二绝缘层结构、倒装P型电极以及倒装N型电极，其中，自下而上依次设置的衬底、缓冲层、n型氮化物半导体层、有源层和p型氮化物半导体层构成线凸形台面。本发明的结构采用线凸形台面技术取代现有技术中的多个孔洞vias技术。本发明中当使用第一绝缘层结构为布拉格反射层‑金属层‑单层氧化物绝缘层或布拉格反射层‑金属层‑多层氧化物绝缘层来当反射镜结构以及绝缘层，取代倒装的反射镜结构设计以及第一绝缘层，还可以省略金属保护层。

Description

一种III族半导体发光器件的倒装结构
技术领域
本申请涉及半导体照明技术领域，具体地说，是涉及一种III族半导体发光器件的倒装结构。
背景技术
传统发光二极管采用正装结构，一般透明导电层采用高穿透率的材料，如ITO、AZO…等，而电极一般采用Cr/Pt/Au等，然而在倒装结构中，有源层激发的光直接从电极的另一面衬底发出，所以对P型电极的要求変成覆盖在整面p型氮化物半导体层的高反射材料来当反射镜结构，第一种是在p型氮化物半导体层上镀高穿透率的透明电极再加上高反射金属，例如ITO/Ag等，另一种是在p型氮化物半导体层上直接镀上高反射率的金属同时作为欧姆接触层和反射镜，例如Ag、Al等，不管选用哪一种方法，后面必须使用金属保护层(guard metal)，覆盖高反射材料，以避免不稳定，再蚀刻多个孔洞(vias)，结构示意图如图1，整面覆盖第一绝缘层，开孔存取n型氮化物半导体层及金属保护层，再镀P型接触金属与N型接触金属，整面再覆盖第二绝缘层，开孔存取P型接触金属与N型接触金属，最后镀倒装P型电极和N型电极，由于蚀刻孔洞的精度要求比较高，所以工艺复杂，生产成本也较高。
发明内容
为了解决在上述现有技术中出现的问题，本发明的目的是提供一种III族半导体发光器件的倒装结构。
本发明提供了一种III族半导体发光器件的倒装结构，该倒装结构包括：衬底、缓冲层、n型氮化物半导体层、有源层、p型氮化物半导体层、透明导电层、第一绝缘层结构、P型接触金属、N型接触金属、第二绝缘层结构、倒装P型电极以及倒装N型电极，其中，自下而上依次设置的衬底、缓冲层、n型氮化物半导体层、有源层和p型氮化物半导体层构成线凸形台面，其中，
所述线凸形台面包括：第一上表面、侧表面和第二上表面，所述第一上表面和第二上表面分别与所述侧表面形成L形结构，所述线凸形台面的第一 上表面为p型氮化物半导体层的上表面，所述线凸形台面的第二上表面为所述n型氮化物半导体层的上表面；
所述第一上表面的上方设有透明导电层；
所述第一上表面、侧表面、第二上表面和透明导电层的表面设有第一绝缘层结构；
所述P型接触金属的下端设置在所述第一绝缘层结构及透明导电层之间、或者位于所述透明导电层上；
所述N型接触金属的下端设置在所述第一绝缘层结构及所述第二上表面之间、或者位于所述第二上表面上；
所述第一绝缘层结构、P型接触金属与N型接触金属的上表面分别设有第二绝缘层结构；
所述P型倒装电极的下端设置在所述P型接触金属及第二绝缘层结构的表面上；
所述N型倒装电极的下端设置在所述N型接触金属及第二绝缘层结构的表面上。
优选地，所述倒装结构还包括隔离槽，该隔离槽设置于所述倒装结构的周围，所述隔离槽的表面设有所述第一绝缘层结构。
优选地，所述第一绝缘层结构为单层氧化物绝缘层、多层氧化物绝缘层、布拉格反射层-金属层-单层氧化物绝缘层或布拉格反射层-金属层-多层氧化物绝缘层。
优选地，所述单层氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的一种；
所述多层氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的至少两种。
优选地，所述单层氧化物绝缘层的厚度或所述多层氧化物绝缘层的每一层的厚度为30-2000nm。
优选地，所述布拉格反射层的结构为二氧化硅与二氧化钛组成的、或二氧化硅与五氧化二钽组成的、或二氧化硅与五氧化二铌组成的，其中二氧化硅厚度为30-1000nm，二氧化钛厚度为10-200nm，五氧化二钽厚度为10-200nm，五氧化二铌厚度为10-200nm。
优选地，所述布拉格反射层，进一步为，3.5对的二氧化硅/二氧化钛/二氧化硅/二氧化钛/二氧化硅/二氧化钛/二氧化硅、或3.5对的二氧化硅/五氧化二钽/二氧化硅/五氧化二钽/二氧化硅/五氧化二钽/二氧化硅、或3.5对的二氧化硅/五氧化二铌/二氧化硅/五氧化二铌/二氧化硅/五氧化二铌/二氧化硅。
优选地，所述第一绝缘层结构为布拉格反射层-金属层-单层氧化物绝缘层或布拉格反射层-金属层-多层氧化物绝缘层时，
所述金属层的下端设置在所述第一绝缘层结构的布拉格反射层的上表面上，和/或设置在所述第一绝缘层结构的单层氧化物绝缘层及多层氧化物绝缘层内。
优选地，所述金属层至少为银、铝、银铟、铂、镍和钛中的一种，其中，所述银、铝、银铟与铂的厚度均为50-500nm，所述镍与钛厚度为0.3-30nm。
优选地，所述P型接触金属为整面金属，该P型接触金属的下端设置在所述第一绝缘层结构表面上及透明导电层上；
所述N型接触金属为整面金属，该N型接触金属的下端设置在所述第一绝缘层结构表面上及所述第二上表面上。
优选地，所述P型接触金属，包括：P型线电极和正装P型焊盘，所述正装P型焊盘的下端设置在所述第一绝缘层结构表面上，所述P型线电极的下端设置在所述透明导电层上、或者设置在所述第一绝缘层结构表面及透明导电层上；
所述N型接触金属，包括：N型线电极和正装N型焊盘，所述正装N型焊盘的下端设置在所述第一绝缘层结构表面上，所述N型线电极的下端设置在所述第二上表面上、或者设置在所述第一绝缘层结构以及第二上表面上。
优选地，所述P型接触金属，包括：P型线电极和P型连接金属，所述P型线电极的下端设置在所述透明导电层上、或者设置在所述第一绝缘层结构表面上及透明导电层上，所述P型连接金属的下端设置在所述第一绝缘层结构表面上；
所述N型接触金属，包括：N型线电极以及N型连接金属，所述N型线电极的下端设置在所述第二上表面上、或者设置在所述第一绝缘层结构以及第二上表面上，所述N型连接金属的下端设置在所述第一绝缘层结构表面上。
优选地，所述P型接触金属与N型接触金属的结构为单层金属层或多层金 属层，
当所述P型接触金属与N型接触金属的结构为单层金属层时，所述单层金属层为铝、钛、铂、金、铑、钨、镍、银、或银铟中的一种，其中，所述单层金属层的厚度为50-3000nm；
当所述P型接触金属与N型接触金属的结构为多层金属层时，由内向外依次排列为第一金属层，中间金属层，末端金属层组成，其中，所述第一金属层的材料为镍、钛、以及铬中的一种，所述中间金属层的材料为铝、钛、铬、铂、金、铑、钨、镍、银、或银铟中的一种或一种以上，所述未端金属层的材料为镍、钛、以及铬中的一种，其中，所述第一金属层的厚度为0.3-300nm、所述中间金属层的每层厚度为10-3000nm、所述未端金属层的厚度为0.3-300nm。
优选地，所述第二绝缘层结构的结构为单层氧化物绝缘层或多层氧化物绝缘层，其中，单层氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的一种；所述多层氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中至少两种的组合，单层氧化物绝缘层的厚度或所述多层氧化物绝缘层的每一层的厚度为30-2000nm。
优选地，所述倒装P型电极与倒装N型电极，进一步为，由内向外依次排列的Ti层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层、第二Ni层、Pt层、第二Ni层、AuSn层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层组成，或由内向外依次排列的中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层以及Au层组成，或由内向外依次排列的第一Cr层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Cr层、Al层、Ni层、Pt层、Au层组成，其中，所述第一Ni层的厚度为0.4-3nm，第二Ni层的厚度为10-300nm，Ti层的厚度为10-300nm，Al层的厚度为50-300nm，Au层的厚度为20-3000nm，第一Cr层的厚度为0.4-5nm，中间Cr 层的厚度为10-300nm，Pt层的厚度为10-300nm，AuSn层的厚度为1000-5000nm。
与现有技术相比，本申请所述的III族半导体发光器件的倒装结构，具有以下优点：
(1)本发明的新结构一律采用线凸形台面技术取代现有技术中的多个孔洞(vias)技术。
(2)本发明新结构中，当使用第一绝缘层结构为布拉格反射层-金属层-单层氧化物绝缘层或布拉格反射层-金属层-多层氧化物绝缘层来当反射镜结构以及绝缘层，取代倒装的反射镜结构设计以及第一绝缘层，也可以省略金属保护层，而且传统倒装的台面侧壁并没有反射镜结构，使用本发明台面侧壁是可以有反射镜结构，如有制作隔离槽，隔离槽也可以具有反射镜结构。
(3)本发明的第一步骤可将透明导电层与线凸形台面图案一起制作，不但简化了一道制程，也解决了透明导电层与线凸形台面图案对准的问题。
(4)本发明新结构如使用第一绝缘层结构为单层或多层氧化物绝缘层，然后镀P型接触金属与N型接触金属，所述P型接触金属与N型接触金属包括P型线电极与N型线电极以及正装P型焊盘与N型焊盘，此结构图2e就是正装结构，可在此步骤可测出正装的光电特性，可利用此步骤推测倒装的光电特性，如推测没有达到倒装的光电特性，可以在此步骤可以以正装出货或返工。
(5)本发明新结构当使用第一绝缘层结构为布拉格反射层-金属层-单层氧化物绝缘层或布拉格反射层-金属层-多层氧化物绝缘层，然后镀P型接触金属与N型接触金属，就可在此步骤测出倒装的光电特性。
当然，实施本申请的任一产品必不一定需要同时达到以上所述的所有技术效果。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是现有的III族氮化物半导体发光器件的倒装结构示意图；
图2a-图2g本发明具有正装P型焊盘与N型焊盘的倒装LED芯片的制 作流程结构示意图；
图3a-图3b现有技术中多个孔洞(vias)的俯视图以及剖面图；
图4a-图4b为线凸形台面的俯视图以及剖面图；
图5a-图5b为P型线电极的剖面图；
图6a-图6c为N型线电极的剖面图；
图7a-图7b为当第一绝缘层结构为布拉格反射层-金属层-单层(或多层)氧化物绝缘层时的结构示意图；
图8a为P型接触金属与N型接触金属为整面金属的结构示意图；
图8b为P型接触金属为P型线电极与P型连接金属、N型接触金属为N型线电极与N型连接金属是的结构示意图；
图2a-图2d、图8a、图9、图10为本发明具有P型接触金属与N型接触金属为整面金属以及单层氧化物绝缘层的倒装LED芯片制作流程结构示意图；
图2a-图2c、图7a(或图7b)、图11、图12、图13为本发明具有布拉格反射层-金属层-单层(或多层)氧化物绝缘层的倒装LED芯片的制作流程结构示意图；
图14为本发明具有正装P型焊盘与N型焊盘以及单层氧化物绝缘层的倒装LED芯片的亮度-电流-电压特性；
图15为本发明具有正装P型焊盘与N型焊盘以及单层氧化物绝缘层的倒装LED芯片的峰值波长对电流特性；
图16为本发明具有第一绝缘层结构为布拉格反射层-金属层-多层氧化物绝缘层的倒装LED芯片的亮度-电流-电压特性；
图17为本发明具有第一绝缘层结构为布拉格反射层-金属层-多层氧化物绝缘层的倒装LED芯片的峰值波长对电流特性。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的 误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性耦接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电性耦接于所述第二装置，或通过其他装置或耦接手段间接地电性耦接至所述第二装置。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
以下结合附图对本申请作进一步详细说明，但不作为对本申请的限定。
实施例1：
结合图2a-图13，本发明的一个目的是提供一种III族半导体发光器件的倒装新结构，包括：包括衬底1、缓冲层2、n型氮化物半导体层3、有源层4、p型氮化物半导体层5、第一绝缘层结构8-1、P型接触金属9、N型接触金属10、第二绝缘层结构11-1、倒装P型电极12、倒装N型电极13以及透明导电层14；
其中，自下而上依次设置的所述衬底1、缓冲层2、n型氮化物半导体层3、有源层4以及p型氮化物半导体层5形成具有线凸形台面19的氮化物半导体结构。
所述线凸形台面19：包括第一上表面19-1、侧表面19-2以及第二上表面19-3，所述第一上表面19-1和第二上表面19-3分别与所述侧表面19-2形成L形结构；
所述线凸台台面的第一上表面19-1为p型氮化物半导体层5的上表面，所述线凸台台面的第二上表面19-3为n型氮化物半导体层3的上表面；
本发明中需要将所述线凸形台面19蚀刻掉，被蚀刻掉的区域为单一或多个线条，即侧表面19-2以及第二上表面19-3形成的L型凹槽；
所述线凸形台面的第一上表面19-1上均设有透明导电层14；
上述结构中，所述透明导电层14的材料为氧化铟锡(ITO)、氧化镉锡、氧化锌、氧化铟、氧化锡、氧化铜铝、氧化铜镓以及氧化锶铜所组成的。
本发明的倒装结构还包括隔离槽20，该隔离槽20位于所述倒装结构的周围，所述隔离槽的表面设有第一绝缘层结构8-1。
所述线凸形台面的第一上表面19-1、侧表面19-2、第二上表面19-3以及 透明导电层14的表面或隔离槽20表面均设有第一绝缘层结构8-1；
上述结构中，所述第一绝缘层结构8-1的结构为单层氧化物绝缘层、多层氧化物绝缘层、布拉格反射层-金属层-单层氧化物绝缘层或布拉格反射层-金属层-多层氧化物绝缘层。
这里的所述单层氧化物绝缘层的材料为三氧化二铝(Al2O3)、二氧化硅(SiO2)、二氧化钛(TiO2)、五氧化二钽(Ta2O5)、五氧化二铌(Nb2O5)、氮氧化硅(Si2N2O)以及氮化硅(Si3N4)中的一种；
所述多层氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的几种组合。这里的组合是指每一种材料作为一层，每层的材料可以相同也可以不同，而不是将材料混合后再沉积出绝缘层。所述单层氧化物绝缘层的厚度或所述多层氧化物绝缘层的每一层的厚度为30-2000nm。
所述布拉格反射层的结构为二氧化硅与二氧化钛组成的、二氧化硅与五氧化二钽组成的、或二氧化硅与五氧化二铌组成的，上述布拉格反射层中的二氧化硅的厚度为30-1000nm，二氧化钛的厚度为10-200nm，五氧化二钽的厚度为10-200nm，五氧化二铌的厚度为10-200nm。
优选的，所述布拉格反射层的材质结构为3.5对的二氧化硅/二氧化钛/二氧化硅/二氧化钛/二氧化硅/二氧化钛/二氧化硅、或3.5对的二氧化硅/五氧化二钽/二氧化硅/五氧化二钽/二氧化硅/五氧化二钽/二氧化硅、或3.5对的二氧化硅/五氧化二铌/二氧化硅/五氧化二铌/二氧化硅/五氧化二铌/二氧化硅。
当第一绝缘层结构8-1为布拉格反射层-金属层-单层氧化物绝缘层或布拉格反射层-金属层-多层氧化物绝缘层时，而金属层的下端设置在所述第一绝缘层结构8-1的布拉格反射层上表面上以及在所述第一绝缘层结构8-1的单层(或多层)氧化物绝缘层内。本发明单层氧化物绝缘层的标号为801、多层氧化物绝缘层为804、金属层为802、布拉格反射层为803。
所述金属层的材料为银(Ag)、铝(Al)、银铟(AgIn)、铂(Pt)、镍(Ni)、以及钛(Ti)中的一种或几种组合，所述银、铝、银铟与铂的厚度均为50-500nm，所述镍与钛厚度为0.3-30nm。
所述P型接触金属9的下端设置在所述第一绝缘层结构8-1表面上及透明导电层14上或设置在所述透明导电层14上；
所述N型接触金属10的下端设置在所述第一绝缘层结构8-1表面上及线凸形台面的第二上表面19-3上或设置在所述线凸形台面的第二上表面19-3上；
所述P型接触金属9与N型接触金属10的结构可分为下列三种:
(1)所述P型接触金属9为整面金属，所述整面金属的下端设置在所述第一绝缘层结构8-1表面上及透明导电层6上；
所述N型接触金属10为整面金属，所述整面金属的下端设置在所述第一绝缘层结构8-1表面上以及凸形台面的第二上表面19-3上；
(2)所述P型接触金属9包括P型线电极15以及正装P型焊盘16，所述正装P型焊盘16的下端设置在所述第一绝缘层结构8-1表面上，所述P型线电极15的下端设置在所述透明导电层6上或者设置在所述第一绝缘层结构8-1表面上及透明导电层6上；
所述N型接触金属10包括N型线电极17以及正装N型焊盘18，所述正装N型焊盘18的下端设置在所述第一绝缘层结构8-1表面上，所述N型线电极17的下端设置在所述线凸形台面的第二上表面19-3上或者设置在所述第一绝缘层结构8-1以及线凸形台面的第二上表面19-3上；
(3)所述P型接触金属9为P型线电极15以及P型连接金属21，所述P型线电极15的下端设置在所述透明导电层6上或者设置在所述第一绝缘层结构8-1表面上及透明导电层6上，所述P型连接金属21的下端设置在所述第一绝缘层结构8-1表面上；
所述N型接触金属10为型线电极17以及N型连接金属22，所述N型线电极17的下端设置在所述线凸形台面的第二上表面19-3上或者设置在所述第一绝缘层结构8-1以及线凸形台面的第二上表面19-3上，所述N型连接金属22的下端设置在所述第一绝缘层结构8-1表面上；
本发明中的所述P型接触金属9与N型接触金属10的结构为单层金属层或多层金属层。
所述P型接触金属9、N型接触金属10的结构为单层金属层，上述单层金属层为铝(Al)、钛(Ti)、铂(Pt)、金(Au)、铑(Rh)、钨(W)、镍(Ni)、银(Ag)、或银铟(AgIn)中的一种，其中单层金属层的厚度为50-3000nm。
所述P型接触金属9、N型接触金属10的结构为多层金属层，由内向外依次排列为第一金属层，中间金属层，末端金属层组成。第一金属层的材料为镍、钛、以及铬中的一种。上述中间金属层的材料为铝、钛、铬、铂、金、铑、钨、镍、银、或银铟中的一种或几种组合。上述未端金属层的材料为镍、钛、以及铬中的一种。其中，所述第一金属层厚度为0.3-300nm；所述中间金属层的每层厚度为10-3000nm；所述未端金属层厚度为0.3-300nm。
所述第一绝缘层结构8-1、P型接触金属9以及N型接触金属10的上表面设有第二绝缘层结构11-1；
所述第二绝缘层结构11-1的结构为单层氧化物绝缘层或多层氧化物绝缘层。单层氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的一种。多层氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的几种组合。所述单层(或多层)氧化物绝缘层的每层厚度为30-2000nm。
所述倒装P型电极12的下端设置在所述P型接触金属9以及第二绝缘层结构11-1表面上；
所述倒装N型电极13的下端设置在所述N型接触金属10以及第二绝缘层结构11-1表面上；
上述倒装P型电极12、倒装N型电极13的结构为由内向外依次排列的Ti层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层、第二Ni层、Pt层、第二Ni层、AuSn层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层组成，或由内向外依次排列的中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层以及Au层组成，或由内向外依次排列的第一Cr层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Cr层、Al层、Ni层、Pt层、 Au层组成，其中所述第一Ni层的厚度为0.4-3nm，第二Ni层的厚度为10-300nm，Ti层的厚度为10-300nm，Al层的厚度为50-300nm，Au层的厚度为20-3000nm，第一Cr层的厚度为0.4-5nm，中间Cr层的厚度为10-300nm，Pt层的厚度为10-300nm，AuSn层的厚度为1000-5000nm。
需要说明的是当该倒装新结构中如果采用共金固晶的封装形式时，可以使用AuSn倒装P型电极和倒装N型电极的最外层。
本发明的一个目的是提供一种III族半导体发光器件的倒装新结构，制作方法详见图2，包括以下步骤：
第一步：结构图如图2a所示，方法为在衬底1、缓冲层2、n型氮化物半导体层3、有源层4和所述p型氮化物半导体层5自下而上依次生长形成外延结构，所述外延结构的上表面为p型氮化物半导体层5的上表面，此结构为外延结构，其为通过现有技术中的制作工艺得到的，在所述外延结构上制作倒装芯片的方法包括以下步骤：
第二步：结构图如图2b所示，方法为沉积透明导电层14在p型氮化物半导体5上表面，并利用黄光蚀刻制程定义线凸形台面19图案，再蚀刻透明导电层14、p型氮化物半导体层5和有源层4，而暴露n型氮化物半导体层3，再用蚀刻溶液将透明导电层14内缩，最后去除光阻，得到线凸形台面19，且所述线凸形台面19的上表面有透明导电层14。需要说明的是，此步骤也可以将透明导电层14与线凸形台面19分开做；
第三步：结构图如图2c所示，方法为黄光蚀刻制程定义隔离槽20图案，再蚀刻n型氮化物半导体层3和缓冲层2、而暴露衬底1，最后去除光阻，此步骤可以放在任何步骤；
第四步：当第一绝缘层结构8-1的结构为单层(或多层)氧化物绝缘层时，结构图如图2d所示，方法为沉积第一绝缘层结构8-1的结构为单层氧化物绝缘层或多层氧化物绝缘层，利用黄光蚀刻制程定义P型接触金属9与透明导电层14及N型接触金属10与线凸形台面的第二上表面19-3的连接图案，再蚀刻第一绝缘层结构8-1的连接图案，最后去除光阻，得到第一绝缘层结构8-1；
当第一绝缘层结构8-1的结构为布拉格反射层-金属层-单层(或多层)氧化物绝缘层时，结构图如图7a或7b所示，方法为先沉积布拉格反射层 803，再利用黄光剥离制程定义金属层图案，沉积金属层802，后利用剥离制程，再去除光阻，得到金属层802，再沉积单层(或多层)氧化物绝缘层801(或804)，再利用黄光蚀刻制程定义P型接触金属9与透明导电层14及N型接触金属10与线凸形台面的第二上表面19-3的连接图案，再连续蚀刻单层(或多层)氧化物绝缘层及布拉格反射层的连接图案，最后去除光阻，得到第一绝缘层结构8-1；
第五步：结构图如图2e，8a，或8b所示，方法为黄光剥离制程定义P型接触金属9与N型接触金属10图案，同时沉积P型接触金属9与N型接触金属10，后利用剥离制程，再去除光阻，得到P型接触金属9与N型接触金属10；
图8a为所述P型接触金属9与N型接触金属10为整面金属，所述P型接触金属9的整面金属的下端设置在所述第一绝缘层结构8-1表面上及透明导电层6上；所述N型接触金属10的整面金属下端设置在所述第一绝缘层结构8-1表面上以及凸形台面的第二上表面19-3上；
图2e为所述P型接触金属9与N型接触金属10包括P型线电极15、N型线电极17以及正装P型焊盘16、正装N型焊盘18，所述正装P型焊盘16的下端设置在所述第一绝缘层结构8-1表面上，所述P型线电极15的下端设置在所述透明导电层6上或者设置在所述第一绝缘层结构8-1表面上及透明导电层6上；所述N型接触金属10包括N型线电极17以及正装N型焊盘18，所述正装N型焊盘18的下端设置在所述第一绝缘层结构8-1表面上，所述N型线电极17的下端设置在所述线凸形台面的第二上表面19-3上或者设置在所述第一绝缘层结构8-1以及线凸形台面的第二上表面19-3上；
图8b为所述P型接触金属9与N型接触金属10为P型线电极15、N型线电极17以及P型连接金属21、N型连接金属22，所述P型线电极15的下端设置在所述透明导电层6上或者设置在所述第一绝缘层结构8-1表面上及透明导电层6上，所述P型连接金属21的下端设置在所述第一绝缘层结构8-1表面上；所述N型线电极17的下端设置在所述线凸形台面的第二上表面19-3上或者设置在所述第一绝缘层结构8-1以及线凸形台面的第二上表面19-3上，所述N型连接金属22的下端设置在所述第一绝缘层结构8-1表面上；
第六步：结构图如图2f所示，方法为沉积第二绝缘层结构11-1，利用黄光蚀刻制程定义开孔存取P型接触金属9与N型接触金属10图案，再蚀刻第二绝缘层结构11-1的开孔图案，最后去除光阻；
第七步：结构图如图2g所示，方法为黄光剥离制程定义倒装P型电极12和倒装N型电极13的图案，沉积倒装P型电极12和倒装N型电极13，后利用剥离制程，再去除光阻；
第八步：最后将圆片进行减薄、划片、裂片、测试、分选，其步骤为通过现有技术中的制作工艺得到的。
实施例2：
本实施例中的倒装结构全部采用线凸形台面19技术取代多个孔洞(vias)技术。
如图3a所示为现有技术中多个孔洞(vias)的俯视图，图3b为图3a沿A-B方向的剖面图。
如图4a所示为线凸形台面的俯视图，图4b为图4a沿C-D方向的剖面图。
所述线凸形台面19被蚀刻掉的区域为单一或多个线条；
所述衬底1、缓冲层2、n型氮化物半导体层3、有源层4以及p型氮化物半导体层5形成具有线凸形台面19的氮化物半导体结构；
所述线凸形台面包括第一上表面19-1、侧表面19-2以及第二上表面19-3，所述第一上表面的两端分别设有由所述侧表面以及所述第二上表面形成的L形表面；
所述线凸台台面的第一上表面19-1为p型氮化物半导体层的上表面，所述线凸台台面的的第二上表面19-3为n型氮化物半导体层的上表面；
实施例3：
在实施例2的基础上，本实施例中的所述P型线电极15的下端设置在所述透明导电层14上(如图5a所示)或者设置在所述第一绝缘层结构8-1表面上及透明导电层14上(如图5b所示)。
实施例4：
在实施例2的基础上，所述N型线电极17位于所述线凸台台面的的第二上表面19-3上，即为n型氮化物半导体层的上表面(如图6a所示)，或N型线电极17填满线凸台台面19的凹槽(如图6c所示)，位于所述第一绝缘层结构8-1 以及线凸形台面的第二上表面19-3上(如图6b或图6c所示)。
实施例5：
在实施例1的基础上，在制作芯片的第四步骤，如图2d所示，本实施例提供第一绝缘层结构8-1为单层(或多层)氧化物绝缘层。
上述单层(或多层)氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的一种或几种组合，其中所述单层(或多层)氧化物绝缘层的每层厚度为30-2000nm。
本实施例中，所述第一绝缘层结构8-1为单层(或多层)氧化物绝缘层的制作方法如下，使用化学气相沉积或光学镀膜机沉积等方法来制造单层或多层氧化物绝缘层，再利用黄光蚀刻制程定义第一绝缘层结构8-1的图案，再用干法或湿法蚀刻第一绝缘层结构8-1的图案，最后去除光阻，得到第一绝缘层结构8-1，其中干法蚀刻的刻蚀气体为SF6/O2或CF4/CHF3/O2；
实施例6：
在实施例1的基础上，在制作芯片的第四步骤，如图7a或7b(其中一种特例)所示，本实施例提供第一绝缘层结构8-1为布拉格反射层-金属层-单层(或多层)氧化物绝缘层。
上述布拉格反射层的结构为二氧化硅与二氧化钛组成的、二氧化硅与五氧化二钽组成的、或二氧化硅与五氧化二铌组成的，上述布拉格反射层中的二氧化硅厚度为30-1000nm，二氧化钛厚度为10-200nm，五氧化二钽厚度为10-200nm，五氧化二铌厚度为10-200nm。
优选的，所述布拉格反射层的材质结构为3.5对的SiO2/TiO2/SiO2/TiO2/SiO2/TiO2/SiO2、或3.5对的SiO2/Ta2O5/SiO2/Ta2O5/SiO2/Ta2O5/SiO2、或3.5对的SiO2/Nb2O5/SiO2/Nb2O5/SiO2/Nb2O5/SiO2。
本实施例中，第一绝缘层结构8-1为布拉格反射层-金属层-单层氧化物绝缘层或布拉格反射层-金属层-多层氧化物绝缘层，上述金属层的下端设置在所述第一绝缘层结构8-1的布拉格反射层上表面上，和/或在所述第一绝缘层结构8-1的单层(或多层)氧化物绝缘层内。这里的“和”是指同时和所述第一绝缘层结构8-1的布拉格反射层上表面及所述第一绝缘层结构8-1的单层(或多层)氧化物绝缘层相接触。
其中，所述金属层的材料为银、铝、银铟、铂、镍、以及钛中的一种或几种组合，其中所述银、铝、银铟、铂的厚度为50-500nm，所述镍、钛的厚度为0.3-30nm。
上述单层(或多层)氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的一种或几种组合，其中所述单层(或多层)氧化物绝缘层的每层厚度为30-2000nm。
在实施例1的基础上，所述第一绝缘层结构8-1的结构为布拉格反射层-金属层-单层(或多层)氧化物绝缘层的制作方法如下，先沉积布拉格反射层，再利用黄光剥离制程定义金属层图案，沉积金属层，后利用剥离制程，再去除光阻，得到金属层，再沉积单层(或多层)氧化物绝缘层，再利用黄光蚀刻制程定义P型接触金属9与透明导电层14及N型接触金属10与线凸形台面的第二上表面19-3的连接图案，再连续蚀刻单层(或多层)氧化物绝缘层及布拉格反射层的连接图案，最后去除光阻，得到第一绝缘层结构8-1；
本发明的结构如果使用第一绝缘层结构8-1为布拉格反射层-金属层-单层(或多层)氧化物绝缘层，然后镀P型接触金属9和N型接触金属10，就可在此步骤测出倒装的光电特性。
实施例7：
在实施例1的基础上，在制作芯片的第五步骤，结构图如图8a，2e，或8b所示，方法为黄光剥离制程定义P型接触金属9和N型接触金属10图案，同时沉积P型接触金属9和N型接触金属10，后利用剥离制程，再去除光阻，得到P型接触金属9和N型接触金属10；
图8a为所述P型接触金属9和N型接触金属10为整面金属，所述P型接触金属9的整面金属的下端设置在所述第一绝缘层结构8-1表面上及透明导电层14上；所述N型接触金属10的整面金属下端设置在所述第一绝缘层结构8-1表面上以及凸形台面的第二上表面19-3上；
图2e为所述P型接触金属9和N型接触金属10包括P型线电极15、N型线电极17以及正装P型焊盘16、正装N型焊盘18，所述正装P型焊盘16的下端设置在所述第一绝缘层结构8-1表面上，所述P型线电极15的下端设置在所述透明导电层14上或者设置在所述第一绝缘层结构8-1表面上及 透明导电层14上；所述N型接触金属10包括N型线电极17以及正装N型焊盘18，所述正装N型焊盘18的下端设置在所述第一绝缘层结构8-1表面上，所述N型线电极17的下端设置在所述线凸形台面的第二上表面19-3上或者设置在所述第一绝缘层结构8-1以及线凸形台面的第二上表面19-3上；
图8b为所述P型接触金属9和N型接触金属10为P型线电极15、N型线电极17以及P型连接金属21、N型连接金属22，所述P型线电极15的下端设置在所述透明导电层14上或者设置在所述第一绝缘层结构8-1表面上及透明导电层14上；所述N型线电极17的下端设置在所述线凸形台面的第二上表面19-3上或者设置在所述第一绝缘层结构8-1以及线凸形台面的第二上表面19-3上；所述P型连接金属21、N型连接金属22的下端设置在所述第一绝缘层结构8-1表面上；
实施例8：
在制作芯片的第六步骤，本实施例提供第二绝缘层结构11-1为单层(或多层)氧化物绝缘层。
所述第一绝缘层结构8-1、P型接触金属9以及N型接触金属10的上表面设有第二绝缘层结构11-1；
以上技术方案中，所述第二绝缘层结构11-1的结构为单层氧化物绝缘层或多层氧化物绝缘层。
本实施例中单层氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的一种。
本实施例中多层氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的几种组合。
以上技术方案中，所述单层(或多层)氧化物绝缘层的每层厚度为30-2000nm。
上述优选的多层氧化物绝缘层的材质结构为二氧化钛与二氧化硅的组成的，所述二氧化钛的厚度为10-300nm，所述二氧化硅的厚度为100-1000nm。
实施例9：
在实施例1、实施例2、实施例3、实施例4、实施例5、实施例6、实施例7和实施例8的基础上，制作Ⅲ族氮化物半导体倒装发光器件，规格为 760um×250um，该Ⅲ族氮化物半导体倒装器件其制作方法包括以下步骤：
第一步：结构图如图2a所示，方法为在衬底1、缓冲层2、n型氮化物半导体层3、有源层4和所述p型氮化物半导体层5自下而上依次生长形成外延结构，所述外延结构的上表面为p型氮化物半导体层5的上表面，此结构为外延结构，其为通过现有技术中的制作工艺得到的，在所述外延结构上制作芯片的方法包括以下步骤：
第二步：结构图如图2b所示，使用电子束蒸镀法、或溅镀法、或反应等离子体(reactive plasma deposition，RPD)沉积ITO(氧化铟锡)当透明导电层14在p型氮化物半导体5上表面，ITO厚度为10-400nm，并利用黄光蚀刻制程定义线凸形台面19图案，再利用ICP蚀刻透明导电层14、p型氮化物半导体层5和有源层4，而暴露n型氮化物半导体层3，再用蚀刻溶液将透明导电层14内缩，最后去除光阻，得到线凸形台面19，且所述线凸形台面19的上表面有透明导电层14(此步骤也可以将透明导电层14与线凸形台面19分开做)；再将Wafer进行高温退火，使透明导电层14与p型氮化物半导体层5之间形成良好的欧姆接触和穿透率。退火方式用快速退火炉(RTA)快速退火，温度为560℃，时间为3分钟。
第三步：结构图如图2c所示，方法为黄光蚀刻制程定义隔离槽20图案，再蚀刻n型氮化物半导体层3和缓冲层2、而暴露衬底1，最后去除光阻，此步骤可以放在任何步骤；
第四步：第一绝缘层结构8-1的结构为单层氧化物绝缘层，结构图如图2d所示，使用PECVD(等离子体增强化学气相沉积法)沉积SiO2当第一绝缘层结构8-1，SiO2厚度为30-2000nm，其中功率为50W，压力为850mTorr，温度为200～400℃，N2O为1000sccm，N2为400sccm，5％SiH4/N2为400sccm；利用黄光蚀刻制程定义P型接触金属9与透明导电层14及N型接触金属10与线凸形台面的第二上表面19-3的连接图案，再利用干法或湿法蚀刻第一绝缘层结构8-1的连接图案，最后去除光阻，得到第一绝缘层结构8-1；
第五步：结构图如图2e所示，方法为黄光剥离制程定义P型接触金属9和N型接触金属10图案(包括P型线电极15、N型线电极17以及正装P型焊盘16、正装N型焊盘18)，使用电子束蒸镀法同时沉积P型接触金属 9和N型接触金属10，后利用剥离制程，再去除光阻，得到P型接触金属9和N型接触金属10；
本实施例中P型接触金属9和N型接触金属10结构相同，且均为由内向外依次排列第一Ni层、Al层、第二Ni层、Au层以及第三Ni层组成，其中第一Ni层的厚度为0.4-3nm，Al层的厚度为50-300nm，第二Ni层的厚度为10-300nm，Au层的厚度为10-3000nm，第三Ni层的厚度为0.4-3nm。
第六步：第二绝缘层结构11-1的结构为单层氧化物绝缘层，结构图如图2f所示，使用PECVD(等离子体增强化学气相沉积法)沉积SiO2当第二绝缘层结构11-1，SiO2厚度为30-2000nm，其中功率为50W，压力为850mTorr，温度为200～400℃，N2O为1000sccm，N2为400sccm，5％SiH4/N2为400sccm；利用黄光蚀刻制程定义开孔存取P型接触金属9和N型接触金属10图案，再利用干法或湿法蚀刻第二绝缘层结构11-1的开孔图案，最后去除光阻；
第七步：结构图如图2g所示，方法为黄光剥离制程定义倒装P型电极12、倒装N型电极13图案，使用电子束蒸镀法同时沉积倒装P型电极12、倒装N型电极13，后利用剥离制程，再去除光阻；
本实施例中倒装P型电极12和倒装N型电极13结构相同，且均为由内向外依次排列Ti层、第二Ni层、以及Au层，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，其中Ti层的厚度为10-300nm，第一Ni层的厚度为0.4～3nm，第二Ni层的厚度为10-300nm，Al层的厚度为50～300nm，Au层的厚度为20-3000nm。
第八步：最后将圆片进行减薄、划片、裂片、测试、分选，其步骤为通过现有技术中的制作工艺得到的。
第九步：将倒装芯片封装，测量光电特性。
从图14和图15中可知产品的光电特性，在输入电流为60mA时，产品电压为2.82V，产品亮度为23.4lm(色温6807K)，峰值波长为449.5nm；在输入电流为150mA时，产品电压为3.02V，产品亮度为50.3lm(色温7095K)，峰值波长为447.3nm；在输入电流为620mA时，产品电压为3.56V，产品亮度为116.3lm(色温7832K)，峰值波长为447.3nm；由图14和图15可知此产品可以比正装的操作电流更高且电压更低，亮度更高，波 长位移更少。
本发明新结构当使用第一绝缘层结构8-1为单层氧化物绝缘层，然后镀P型接触金属9和N型接触金属10，所述P型接触金属9和N型接触金属10包括P型线电极15、N型线电极17以及正装P型焊盘16、正装N型焊盘18，此结构图2e就是正装结构，可在此步骤可测出正装的光电特性，可利用此步骤推测倒装的光电特性，如推测没有达到倒装的光电特性，可以在此步骤以正装出货。
实施例10：
在实施例1、实施例2、实施例3、实施例4、实施例5、实施例6、实施例7和实施例8的基础上，制作Ⅲ族氮化物半导体倒装发光器件，规格为760um×250um，该Ⅲ族氮化物半导体倒装器件其制作方法包括以下步骤：
第一步：结构图如图2a所示，方法为在衬底1、缓冲层2、n型氮化物半导体层3、有源层4和所述p型氮化物半导体层5自下而上依次生长形成外延结构，所述外延结构的上表面为p型氮化物半导体层5的上表面，此结构为外延结构，其为通过现有技术中的制作工艺得到的，在所述外延结构上制作倒装芯片的方法包括以下步骤：
第二步：结构图如图2b所示，使用电子束蒸镀法、或溅镀法、或反应等离子体(reactive plasma deposition，RPD)沉积ITO(氧化铟锡)当透明导电层14在p型氮化物半导体5上表面，ITO厚度为10-400nm，并利用黄光蚀刻制程定义线凸形台面19图案，再利用ICP蚀刻透明导电层14、p型氮化物半导体层5和有源层4，而暴露n型氮化物半导体层3，再用蚀刻溶液将透明导电层14内缩，最后去除光阻，得到线凸形台面19，且所述线凸形台面19的上表面有透明导电层14(此步骤也可以将透明导电层14与线凸形台面19分开做)；再将Wafer进行高温退火，使透明导电层14与p型氮化物半导体层5之间形成良好的欧姆接触和穿透率。退火方式用快速退火炉(RTA)快速退火，温度为560℃，时间为3分钟。
第三步：结构图如图2c所示，方法为黄光蚀刻制程定义隔离槽20图案，再蚀刻n型氮化物半导体层3和缓冲层2、而暴露衬底1，最后去除光阻，此步骤可以放在任何步骤；
第四步：第一绝缘层结构8-1的结构为单层氧化物绝缘层，结构图如图 2d所示，使用PECVD(等离子体增强化学气相沉积法)沉积SiO2当第一绝缘层结构8-1，SiO2厚度为30-2000nm，其中功率为50W，压力为850mTorr，温度为200～400℃，N2O为1000sccm，N2为400sccm，5％SiH4/N2为400sccm；利用黄光蚀刻制程定义P型接触金属9与透明导电层14及N型接触金属10与线凸形台面的第二上表面19-3的连接图案，再利用干法或湿法蚀刻第一绝缘层结构8-1的连接图案，最后去除光阻，得到第一绝缘层结构8-1；
第五步：结构图如图8a所示，方法为黄光剥离制程定义P型接触金属9和N型接触金属10图案为整面金属，使用电子束蒸镀法同时沉积P型接触金属9和N型接触金属10，后利用剥离制程，再去除光阻，得到P型接触金属9和N型接触金属10；
本实施例中P型接触金属9和N型接触金属10结构相同，且均为由内向外依次排列第一Ni层、Al层、第二Ni层、Au层以及第三Ni层组成，其中第一Ni层的厚度为0.4-3nm，Al层的厚度为50-300nm，第二Ni层的厚度为10-300nm，Au层的厚度为10-3000nm，第三Ni层的厚度为0.4-3nm。
第六步：第二绝缘层结构11-1的结构为单层氧化物绝缘层，结构图如图9所示，使用PECVD(等离子体增强化学气相沉积法)沉积SiO2当第二绝缘层结构11-1，SiO2厚度为30-2000nm，其中功率为50W，压力为850mTorr，温度为200～400℃，N2O为1000sccm，N2为400sccm，5％SiH4/N2为400sccm；利用黄光蚀刻制程定义开孔存取P型接触金属9和N型接触金属10图案，再利用干法或湿法蚀刻第二绝缘层结构11-1的开孔图案，最后去除光阻；
第七步：结构图如图10所示，方法为黄光剥离制程定义倒装P型电极12、倒装N型电极13图案，使用电子束蒸镀法同时沉积倒装P型电极12、倒装N型电极13，后利用剥离制程，再去除光阻；
本实施例中倒装P型电极12和倒装N型电极13结构相同，且均为由内向外依次排列Ti层、第二Ni层、以及Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，其中Ti层的厚度为10-300nm，第一Ni层的厚度为0.4～3nm，第二Ni层的厚度为10-300nm，Al层的厚度为50～300nm，Au层的厚度为20-3000nm。
第八步：最后将圆片进行减薄、划片、裂片、测试、分选，其步骤为通过现有技术中的制作工艺得到的。
第九步：将倒装芯片封装，测量光电特性。
在实施例9和实施例8的制作方法是一样的，只差在第五步，实施例9的P型接触金属9和N型接触金属10为整面金属，其他步骤一样，实施例9的倒装新结构图如图7所示。
试验条件与实施例8相同，将实施例8的技术产品标号为S1，按照实施例9提供的方法制作的产品标号S2，在同一条件下进行检测，测试结果如表1：
表1 产品检测结果比对
从表1中可知，S1与S2的光电特性差不多。
实施例10：
在实施例1、实施例2、实施例3、实施例4、实施例5、实施例6、实施例7和实施例8的基础上，制作Ⅲ族氮化物半导体倒装发光器件，规格为840um×410um，该Ⅲ族氮化物半导体倒装器件其制作方法包括以下步骤：
第一步：结构图如图2a所示，方法为在衬底1、缓冲层2、n型氮化物半导体层3、有源层4和所述p型氮化物半导体层5自下而上依次生长形成外延结构，所述外延结构的上表面为p型氮化物半导体层5的上表面，此结构为外延结构，其为通过现有技术中的制作工艺得到的，在所述外延结构上制作芯片的方法包括以下步骤：
第二步：结构图如图2b所示，使用电子束蒸镀法、或溅镀法、或反应等离子体(reactive plasma deposition，RPD)沉积ITO(氧化铟锡)当透明 导电层14在p型氮化物半导体5上表面，ITO厚度为10-400nm，并利用黄光蚀刻制程定义线凸形台面19图案，再利用ICP蚀刻透明导电层14、p型氮化物半导体层5和有源层4，而暴露n型氮化物半导体层3，再用蚀刻溶液将透明导电层14内缩，最后去除光阻，得到线凸形台面19，且所述线凸形台面19的上表面有透明导电层14(此步骤也可以将透明导电层14与线凸形台面19分开做)；再将Wafer进行高温退火，使透明导电层14与p型氮化物半导体层5之间形成良好的欧姆接触和穿透率。退火方式用快速退火炉(RTA)快速退火，温度为560℃，时间为3分钟。
第三步：结构图如图2c所示，方法为黄光蚀刻制程定义隔离槽20图案，再蚀刻n型氮化物半导体层3和缓冲层2、而暴露衬底1，最后去除光阻，此步骤可以放在任何步骤；
第四步：第一绝缘层结构8-1的结构为布拉格反射层-金属层-多层氧化物绝缘层，结构图如图7a或7b所示，使用光学真空镀膜机镀布拉格反射层，再利用黄光剥离制程定义金属层图案，利用电子束蒸镀法沉积金属层，后利用剥离制程，再去除光阻，得到金属层，再使用光学真空镀膜机镀沉积多层氧化物绝缘层，再利用黄光蚀刻制程定义P型接触金属9与透明导电层14及N型接触金属10与线凸形台面的第二上表面19-3的连接图案，再连续蚀刻多层氧化物绝缘层及布拉格反射层的连接图案，最后去除光阻，得到第一绝缘层结构8-1；
本实施例中，所述布拉格反射层的结构为SiO2/TiO2/SiO2/TiO2/SiO2/TiO2/SiO2，其中SiO2的厚度为30-1000nm，TiO2的厚度为10-200nm。
本实施例中，所述金属层的结构为铝/钛组成的多层结构，其中铝的厚度为50-500nm，钛的厚度为0.3-30nm。
本实施例中，所述多层氧化物绝缘层的结构为二氧化钛/二氧化硅，其中每层厚度为30-2000nm。
第五步：结构图如图11所示，方法为黄光剥离制程定义P型接触金属9和N型接触金属10图案(包括P型线电极15、N型线电极17以及P型连接金属21、N型连接金属22)，使用电子束蒸镀法同时沉积P型接触金属9和N型接触金属10，后利用剥离制程，再去除光阻，得到P型接触金属9 和N型接触金属10；
本实施例中P型接触金属9和N型接触金属10结构相同，且均为由内向外依次排列第一Ni层、Al层、第二Ni层、Au层以及第三Ni层组成，其中第一Ni层的厚度为0.4-3nm，Al层的厚度为50-300nm，第二Ni层的厚度为10-300nm，Au层的厚度为10-3000nm，第三Ni层的厚度为0.4-3nm。
第六步：第二绝缘层结构11-1的结构为多层氧化物绝缘层，结构图如图12所示，使用光学真空镀膜机镀沉积多层氧化物绝缘层，所述多层氧化物绝缘层的结构为二氧化钛与二氧化硅的组成的，其中所述二氧化钛的厚度为10-300nm，二氧化硅的厚度为100-1000nm。
第七步：结构图如图13所示，方法为黄光剥离制程定义倒装P型电极12、倒装N型电极13图案，使用电子束蒸镀法同时沉积倒装P型电极12、倒装N型电极13，后利用剥离制程，再去除光阻；
本实施例中倒装P型电极12和倒装N型电极13结构相同，且均为由内向外依次排列Ti层、第二Ni层、以及Au层，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，其中Ti层的厚度为10-300nm，第一Ni层的厚度为0.4～3nm，第二Ni层的厚度为10-300nm，Al层的厚度为50～300nm，Au层的厚度为20-3000nm。
第八步：最后将圆片进行减薄、划片、裂片、测试、分选，其步骤为通过现有技术中的制作工艺得到的。
第九步：将倒装芯片封装，测量光电特性。
按照实施例10提供的方法制作的产品，特性测试结果如图16和图17所示：
从图16和图17中可知产品的光电特性，在输入电流为150mA时，产品电压为2.88V，产品亮度为55.3lm(色温6900K)，峰值波长为447.1nm；在输入电流为300mA时，产品电压为3.01V，产品亮度为92.6lm(色温7174K)，峰值波长为446.2nm；在输入电流为860mA时，产品电压为3.29V，产品亮度为157.4lm(色温7724K)，峰值波长为447.1nm；由图16和图17可知此产品可以比正装的操作电流更高且电压更低，亮度更高，波长位移更少。
上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理 解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述申请构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。
A1、一种III族半导体发光器件的倒装结构，其特征在于，该倒装结构包括：衬底、缓冲层、n型氮化物半导体层、有源层、p型氮化物半导体层、透明导电层、第一绝缘层结构、P型接触金属、N型接触金属、第二绝缘层结构、倒装P型电极以及倒装N型电极，其中，自下而上依次设置的衬底、缓冲层、n型氮化物半导体层、有源层和p型氮化物半导体层构成线凸形台面，其中，
所述线凸形台面包括：第一上表面、侧表面和第二上表面，所述第一上表面和第二上表面分别与所述侧表面形成L形结构，所述线凸形台面的第一上表面为p型氮化物半导体层的上表面，所述线凸形台面的第二上表面为所述n型氮化物半导体层的上表面；
所述第一上表面的上方设有透明导电层；
所述第一上表面、侧表面、第二上表面和透明导电层的表面设有第一绝缘层结构；
所述P型接触金属的下端设置在所述第一绝缘层结构及透明导电层之间、或者位于所述透明导电层上；
所述N型接触金属的下端设置在所述第一绝缘层结构及所述第二上表面之间、或者位于所述第二上表面上；
所述第一绝缘层结构、P型接触金属与N型接触金属的上表面分别设有第二绝缘层结构；
所述P型倒装电极的下端设置在所述P型接触金属及第二绝缘层结构的表面上；
所述N型倒装电极的下端设置在所述N型接触金属及第二绝缘层结构的表面上。
A2、根据A1所述的III族半导体发光器件的倒装结构，其特征在于，所述倒装结构还包括隔离槽，该隔离槽设置于所述倒装结构的周围，所述隔离槽的表面设有所述第一绝缘层结构。
A3、根据A1或A2所述的III族半导体发光器件的倒装结构，其特征在于，所述第一绝缘层结构为单层氧化物绝缘层、多层氧化物绝缘层、布拉格反射层-金属层-单层氧化物绝缘层或布拉格反射层-金属层-多层氧化物绝缘层。
A4、根据A3所述的III族半导体发光器件的倒装结构，其特征在于，所述单层氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的一种；
所述多层氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的至少两种。
A5、根据A4所述的III族半导体发光器件的倒装结构，其特征在于，所述单层氧化物绝缘层的厚度或所述多层氧化物绝缘层的每一层的厚度为30-2000nm。
A6、根据A3所述的III族半导体发光器件的倒装结构，其特征在于，所述布拉格反射层的结构为二氧化硅与二氧化钛组成的、或二氧化硅与五氧化二钽组成的、或二氧化硅与五氧化二铌组成的，其中二氧化硅厚度为30-1000nm，二氧化钛厚度为10-200nm，五氧化二钽厚度为10-200nm，五氧化二铌厚度为10-200nm。
A7、根据A6所述的III族半导体发光器件的倒装结构，其特征在于，所述布拉格反射层，进一步为，3.5对的二氧化硅/二氧化钛/二氧化硅/二氧化钛/二氧化硅/二氧化钛/二氧化硅、或3.5对的二氧化硅/五氧化二钽/二氧化硅/五氧化二钽/二氧化硅/五氧化二钽/二氧化硅、或3.5对的二氧化硅/五氧化二铌/二氧化硅/五氧化二铌/二氧化硅/五氧化二铌/二氧化硅。
A8、根据A7中所述的III族半导体发光器件的倒装结构，其特征在于，所述第一绝缘层结构为布拉格反射层-金属层-单层氧化物绝缘层或布拉格反射层-金属层-多层氧化物绝缘层时，
所述金属层的下端设置在所述第一绝缘层结构的布拉格反射层的上表面上，和/或设置在所述第一绝缘层结构的单层氧化物绝缘层及多层氧化物绝缘层内。
A9、根据A8所述的III族半导体发光器件的倒装结构，其特征在于，所述金属层至少为银、铝、银铟、铂、镍和钛中的一种，其中，所述银、铝、银铟与铂的厚度均为50-500nm，所述镍与钛厚度为0.3-30nm。
A10、根据A1所述的III族半导体发光器件的倒装结构，其特征在于，所述P型接触金属为整面金属，该P型接触金属的下端设置在所述第一绝缘层结构表面上及透明导电层上；
所述N型接触金属为整面金属，该N型接触金属的下端设置在所述第一绝缘层结构表面上及所述第二上表面上。
A11、根据A1所述的III族半导体发光器件的倒装结构，其特征在于，所述P型接触金属，包括：P型线电极和正装P型焊盘，所述正装P型焊盘的下端设置在所述第一绝缘层结构表面上，所述P型线电极的下端设置在所述透明导电层上、或者设置在所述第一绝缘层结构表面及透明导电层上；
所述N型接触金属，包括：N型线电极和正装N型焊盘，所述正装N型焊盘的下端设置在所述第一绝缘层结构表面上，所述N型线电极的下端设置在所述第二上表面上、或者设置在所述第一绝缘层结构以及第二上表面上。
A12、根据A1所述的III族半导体发光器件的倒装结构，其特征在于，所述P型接触金属，包括：P型线电极和P型连接金属，所述P型线电极的下端设置在所述透明导电层上、或者设置在所述第一绝缘层结构表面上及透明导电层上，所述P型连接金属的下端设置在所述第一绝缘层结构表面上；
所述N型接触金属，包括：N型线电极以及N型连接金属，所述N型线电极的下端设置在所述第二上表面上、或者设置在所述第一绝缘层结构以及第二上表面上，所述N型连接金属的下端设置在所述第一绝缘层结构表面上。
A13、根据A10、A11或A12所述的III族半导体发光器件的倒装结构，其特征在于，所述P型接触金属与N型接触金属的结构为单层金属层或多层金属层，
当所述P型接触金属与N型接触金属的结构为单层金属层时，所述单层金属层为铝、钛、铂、金、铑、钨、镍、银、或银铟中的一种，其中，所述单层金属层的厚度为50-3000nm；
当所述P型接触金属与N型接触金属的结构为多层金属层时，由内向外依次排列为第一金属层，中间金属层，末端金属层组成，其中，所述第一金属层的材料为镍、钛、以及铬中的一种，所述中间金属层的材料为铝、钛、铬、铂、金、铑、钨、镍、银、或银铟中的一种或一种以上，所述未端金属层的材料为镍、钛、以及铬中的一种，其中，所述第一金属层的厚度为0.3-300nm、 所述中间金属层的每层厚度为10-3000nm、所述未端金属层的厚度为0.3-300nm。
A14、根据A1所述的III族半导体发光器件的倒装结构，其特征在于，所述第二绝缘层结构的结构为单层氧化物绝缘层或多层氧化物绝缘层，其中，单层氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的一种；所述多层氧化物绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中至少两种的组合，单层氧化物绝缘层的厚度或所述多层氧化物绝缘层的每一层的厚度为30-2000nm。
A15、根据A1所述的III族半导体发光器件的倒装结构，其特征在于，所述倒装P型电极与倒装N型电极，进一步为，由内向外依次排列的Ti层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层、第二Ni层、Pt层、第二Ni层、AuSn层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层组成，或由内向外依次排列的中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层以及Au层组成，或由内向外依次排列的第一Cr层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Cr层、Al层、Ni层、Pt层、Au层组成，其中，所述第一Ni层的厚度为0.4-3nm，第二Ni层的厚度为10-300nm，Ti层的厚度为10-300nm，Al层的厚度为50-300nm，Au层的厚度为20-3000nm，第一Cr层的厚度为0.4-5nm，中间Cr层的厚度为10-300nm，Pt层的厚度为10-300nm，AuSn层的厚度为1000-5000nm。

Claims (2)

1.一种III族半导体发光器件的倒装结构，其特征在于，该倒装结构包括：衬底、缓冲层、n型氮化物半导体层、有源层、p型氮化物半导体层、透明导电层、第一绝缘层结构、P型接触金属、N型接触金属、第二绝缘层结构、倒装P型电极以及倒装N型电极，其中，自下而上依次设置的衬底、缓冲层、n型氮化物半导体层、有源层和p型氮化物半导体层构成线凸形台面，其中，
所述线凸形台面包括：第一上表面、侧表面和第二上表面，所述第一上表面和第二上表面分别与所述侧表面形成L形结构，所述线凸形台面的第一上表面为p型氮化物半导体层的上表面，所述线凸形台面的第二上表面为所述n型氮化物半导体层的上表面；
所述第一上表面的上方设有透明导电层；
所述第一上表面、侧表面、第二上表面和透明导电层的表面设有第一绝缘层结构；
所述P型接触金属的下端设置在所述第一绝缘层结构及透明导电层之间、或者位于所述透明导电层上；
所述N型接触金属的下端设置在所述第一绝缘层结构及所述第二上表面之间、或者位于所述第二上表面上；
所述第一绝缘层结构、P型接触金属与N型接触金属的上表面分别设有第二绝缘层结构；
所述P型倒装电极的下端设置在所述P型接触金属及第二绝缘层结构的表面上；
所述N型倒装电极的下端设置在所述N型接触金属及第二绝缘层结构的表面上；
其中，所述倒装结构还包括隔离槽，该隔离槽设置于所述倒装结构的周围，所述隔离槽的表面设有所述第一绝缘层结构；
所述第一绝缘层结构为布拉格反射层-金属层-单层氧化物绝缘层或布拉格反射层-金属层-多层氧化物绝缘层；
其中，所述布拉格反射层的结构为二氧化硅与二氧化钛组成的、或二氧化硅与五氧化二钽组成的、或二氧化硅与五氧化二铌组成的，其中二氧化硅厚度为30-1000nm，二氧化钛厚度为10-200nm，五氧化二钽厚度为10-200nm，五氧化二铌厚度为10-200nm；
其中，所述布拉格反射层，进一步为，3.5对的二氧化硅/二氧化钛/二氧化硅/二氧化钛/二氧化硅/二氧化钛/二氧化硅、或3.5对的二氧化硅/五氧化二钽/二氧化硅/五氧化二钽/二氧化硅/五氧化二钽/二氧化硅、或3.5对的二氧化硅/五氧化二铌/二氧化硅/五氧化二铌/二氧化硅/五氧化二铌/二氧化硅；所述金属层的下端设置在所述第一绝缘层结构的布拉格反射层的上表面上，和/或设置在所述第一绝缘层结构的单层氧化物绝缘层及多层氧化物绝缘层内。
2.根据权利要求1所述的III族半导体发光器件的倒装结构，其特征在于，所述金属层至少为银、铝、银铟、铂、镍和钛中的一种，其中，所述银、铝、银铟与铂的厚度均为50-500nm，所述镍与钛厚度为0.3-30nm。
CN201510224859.5A 2015-05-05 2015-05-05 一种iii族半导体发光器件的倒装结构 Active CN104952995B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201510224859.5A CN104952995B (zh) 2015-05-05 2015-05-05 一种iii族半导体发光器件的倒装结构
US15/318,362 US10147849B2 (en) 2015-05-05 2016-05-05 Manufacturing method of flip-chip structure of group III semiconductor light emitting device
US15/318,658 US9893040B2 (en) 2015-05-05 2016-05-05 Flip-chip structure of group III semiconductor light emitting device
PCT/CN2016/081116 WO2016177334A1 (zh) 2015-05-05 2016-05-05 Iii族半导体发光器件倒装结构的制作方法
PCT/CN2016/081112 WO2016177333A1 (zh) 2015-05-05 2016-05-05 Iii族半导体发光器件倒装结构的制作方法
PCT/CN2016/081118 WO2016177335A1 (zh) 2015-05-05 2016-05-05 一种iii族半导体发光器件的倒装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510224859.5A CN104952995B (zh) 2015-05-05 2015-05-05 一种iii族半导体发光器件的倒装结构

Publications (2)

Publication Number Publication Date
CN104952995A CN104952995A (zh) 2015-09-30
CN104952995B true CN104952995B (zh) 2017-08-25

Family

ID=54167523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510224859.5A Active CN104952995B (zh) 2015-05-05 2015-05-05 一种iii族半导体发光器件的倒装结构

Country Status (3)

Country Link
US (1) US9893040B2 (zh)
CN (1) CN104952995B (zh)
WO (1) WO2016177335A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102239627B1 (ko) * 2015-03-26 2021-04-12 엘지이노텍 주식회사 발광 소자 패키지
CN104952995B (zh) 2015-05-05 2017-08-25 湘能华磊光电股份有限公司 一种iii族半导体发光器件的倒装结构
WO2016177334A1 (zh) * 2015-05-05 2016-11-10 湘能华磊光电股份有限公司 Iii族半导体发光器件倒装结构的制作方法
WO2016177333A1 (zh) * 2015-05-05 2016-11-10 湘能华磊光电股份有限公司 Iii族半导体发光器件倒装结构的制作方法
DE102015119353B4 (de) * 2015-11-10 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
CN111987209A (zh) * 2015-11-18 2020-11-24 晶元光电股份有限公司 发光元件
CN107195747B (zh) * 2017-06-01 2024-03-26 华南理工大学 一种微米尺寸倒装led芯片及其制备方法
CN107275455A (zh) * 2017-07-25 2017-10-20 南京迈智芯微光电科技有限公司 一种基于剥离工艺的硅基发光器件的电极制备方法
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US10892296B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US10748881B2 (en) 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10886327B2 (en) 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11114499B2 (en) 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US10784240B2 (en) 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
CN109599464A (zh) * 2018-12-11 2019-04-09 合肥彩虹蓝光科技有限公司 一种发光二极管芯片及其制造方法与应用
US20210091265A1 (en) * 2019-08-21 2021-03-25 Industrial Technology Research Institute Light-emitting device and display apparatus
KR102469704B1 (ko) * 2020-04-23 2022-11-22 주식회사 썬다이오드코리아 경사진 측면을 가지는 마이크로 디스플레이의 화소
CN112216782B (zh) * 2020-08-26 2021-10-08 华灿光电（浙江）有限公司 发光二极管芯片及其制作方法
CN112652669A (zh) * 2020-12-24 2021-04-13 上海师范大学 一种光学Tamm态增强型石墨烯光电探测器及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101820043A (zh) * 2006-01-09 2010-09-01 首尔Opto仪器股份有限公司 发光装置
CN101858961A (zh) * 2010-05-04 2010-10-13 西南大学 一种双参数、高灵敏度的有机小分子半导体薄膜磁性传感器
CN203521454U (zh) * 2013-09-05 2014-04-02 深圳市智讯达光电科技有限公司 一种倒装led芯片的欧姆接触电极结构及倒装led芯片
CN104037277A (zh) * 2014-06-26 2014-09-10 圆融光电科技有限公司 倒装led芯片的制备方法及倒装led芯片
CN104393139A (zh) * 2014-10-29 2015-03-04 湘能华磊光电股份有限公司 反射电极结构、led器件及制备方法
CN104538513A (zh) * 2015-01-20 2015-04-22 湘能华磊光电股份有限公司 一种 iii 族半导体发光器件的制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3881472B2 (ja) * 1999-04-15 2007-02-14 ローム株式会社 半導体発光素子の製法
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
EP1515368B1 (en) * 2003-09-05 2019-12-25 Nichia Corporation Light equipment
EP3223313B1 (en) * 2007-01-22 2021-04-14 Cree, Inc. Monolithic light emitter having multiple light emitting sub-devices
US20100012954A1 (en) 2008-07-21 2010-01-21 Chen-Hua Yu Vertical III-Nitride Light Emitting Diodes on Patterned Substrates with Embedded Bottom Electrodes
CN101859847B (zh) 2009-04-13 2012-03-07 奇力光电科技股份有限公司 发光二极管及其制造方法
CN101872824A (zh) * 2010-06-07 2010-10-27 厦门市三安光电科技有限公司 侧面具有双反射层的氮化镓基倒装发光二极管及其制备方法
JP2015012244A (ja) * 2013-07-01 2015-01-19 株式会社東芝 半導体発光素子
JP2015028997A (ja) * 2013-07-30 2015-02-12 日亜化学工業株式会社 発光装置及びその製造方法
US10074777B2 (en) * 2014-08-27 2018-09-11 Epistar Corporation Light emitting diode structure with dielectric reflective layer
CN104576867B (zh) 2015-01-20 2017-08-29 湘能华磊光电股份有限公司 一种 iii 族半导体发光器件的制作方法
CN104821351B (zh) 2015-05-05 2017-08-29 湘能华磊光电股份有限公司 Iii族半导体发光器件倒装结构的制作方法
CN104810439A (zh) * 2015-05-05 2015-07-29 湘能华磊光电股份有限公司 一种iii族半导体发光器件的制作方法
CN104821350A (zh) 2015-05-05 2015-08-05 湘能华磊光电股份有限公司 Iii族半导体发光器件倒装结构的制作方法
CN104952995B (zh) 2015-05-05 2017-08-25 湘能华磊光电股份有限公司 一种iii族半导体发光器件的倒装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101820043A (zh) * 2006-01-09 2010-09-01 首尔Opto仪器股份有限公司 发光装置
CN101858961A (zh) * 2010-05-04 2010-10-13 西南大学 一种双参数、高灵敏度的有机小分子半导体薄膜磁性传感器
CN203521454U (zh) * 2013-09-05 2014-04-02 深圳市智讯达光电科技有限公司 一种倒装led芯片的欧姆接触电极结构及倒装led芯片
CN104037277A (zh) * 2014-06-26 2014-09-10 圆融光电科技有限公司 倒装led芯片的制备方法及倒装led芯片
CN104393139A (zh) * 2014-10-29 2015-03-04 湘能华磊光电股份有限公司 反射电极结构、led器件及制备方法
CN104538513A (zh) * 2015-01-20 2015-04-22 湘能华磊光电股份有限公司 一种 iii 族半导体发光器件的制作方法

Also Published As

Publication number Publication date
US9893040B2 (en) 2018-02-13
WO2016177335A1 (zh) 2016-11-10
CN104952995A (zh) 2015-09-30
US20170117259A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
CN104952995B (zh) 一种iii族半导体发光器件的倒装结构
CN104821351B (zh) Iii族半导体发光器件倒装结构的制作方法
CN104821350A (zh) Iii族半导体发光器件倒装结构的制作方法
US10147849B2 (en) Manufacturing method of flip-chip structure of group III semiconductor light emitting device
CN104810439A (zh) 一种iii族半导体发光器件的制作方法
CN100536184C (zh) 垂直的氮化镓基发光二极管及其制造方法
CN104471727B (zh) 半导体发光器件
CN104969365B (zh) 半导体发光元件及其制造方法
CN104538513B (zh) 一种 iii 族半导体发光器件的制作方法
CN102694085B (zh) 制造iii族氮化物半导体发光元件的方法
CN104393139B (zh) 反射电极结构、led器件及制备方法
CN105957928A (zh) 一种谐振腔发光二极管及其制造方法
CN104659177A (zh) 一种 iii 族半导体发光器件
CN106159057A (zh) Led芯片及其制作方法
CN104576851B (zh) 一种 iii 族半导体发光器件的制作方法
CN104576868B (zh) 一种 iii 族半导体发光器件的制作方法
CN107134470B (zh) 照明装置的倒装结构及其制作方法
KR102612253B1 (ko) 플립칩 발광다이오드
CN102956784A (zh) 发光二极管结构及其制造方法
CN104576867B (zh) 一种 iii 族半导体发光器件的制作方法
WO2016177334A1 (zh) Iii族半导体发光器件倒装结构的制作方法
CN113078247B (zh) 一种发光二极管
CN202651117U (zh) 水平式发光二极管
CN106784174B (zh) 一种led芯片及其制作方法
CN215377431U (zh) 一种发光二极管芯片结构及发光二极管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant