CN104810439A - 一种iii族半导体发光器件的制作方法 - Google Patents
一种iii族半导体发光器件的制作方法 Download PDFInfo
- Publication number
- CN104810439A CN104810439A CN201510223935.0A CN201510223935A CN104810439A CN 104810439 A CN104810439 A CN 104810439A CN 201510223935 A CN201510223935 A CN 201510223935A CN 104810439 A CN104810439 A CN 104810439A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- thickness
- outside
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 103
- 238000000034 method Methods 0.000 title claims abstract description 97
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 100
- 239000002184 metal Substances 0.000 claims abstract description 100
- 150000004767 nitrides Chemical class 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000008569 process Effects 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 27
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims description 77
- 239000000203 mixture Substances 0.000 claims description 50
- 239000010936 titanium Substances 0.000 claims description 34
- 239000011248 coating agent Substances 0.000 claims description 20
- 238000000576 coating method Methods 0.000 claims description 20
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 18
- 238000001704 evaporation Methods 0.000 claims description 18
- 230000008020 evaporation Effects 0.000 claims description 18
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 13
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 12
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- 238000004064 recycling Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000007788 roughening Methods 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052593 corundum Inorganic materials 0.000 claims description 6
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 claims description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 6
- 239000004408 titanium dioxide Substances 0.000 claims description 6
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 2
- 229910052906 cristobalite Inorganic materials 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- 229910052682 stishovite Inorganic materials 0.000 claims description 2
- 229910052905 tridymite Inorganic materials 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 8
- 239000000853 adhesive Substances 0.000 abstract description 6
- 230000001070 adhesive effect Effects 0.000 abstract description 6
- 230000003746 surface roughness Effects 0.000 abstract 5
- 235000012431 wafers Nutrition 0.000 abstract 2
- 238000005336 cracking Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 abstract 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 14
- 238000000137 annealing Methods 0.000 description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 239000006071 cream Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- -1 nitride compound Chemical class 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请公开了一种III族半导体发光器件的制作方法，包括步骤：自下而上依次生长衬底、缓冲层、n型氮化物半导体层、有源层和p型氮化物半导体层形成外延结构，所述外延结构的上表面为p型氮化物半导体层的上表面；沉积透明导电层在所述p型氮化物半导体上表面；黄光蚀刻制程定义隔离槽；同时沉积P型接触金属与N型接触金属；沉积第一表面粗糙绝缘层；同时沉积倒装P型表面粗糙电极和倒装N型表面粗糙电极，得到圆片；将圆片进行减薄、划片、裂片、测试、分选。本发明采用线凸形台面技术取代现有技术中的多个孔洞vias技术。本发明使用倒装P型表面粗糙电极、倒装N型表面粗糙电极，增加与锡膏的附着力，使贴片率上升。
Description
技术领域
本申请涉及半导体照明技术领域，具体地说，是涉及一种III族半导体发光器件的制作方法。
背景技术
传统发光二极管采用正装结构，一般透明导电层采用高穿透率的材料，如ITO、AZO…等，而电极一般采用Cr/Pt/Au等，然而在倒装结构中，有源层激发的光直接从电极的另一面衬底发出，所以对P型电极的要求変成覆盖在整面p型氮化物半导体层的高反射材料来当反射镜结构，第一种是在p型氮化物半导体层上镀高穿透率的透明电极再加上高反射金属，例如ITO/Ag等，另一种是在p型氮化物半导体层上直接镀上高反射率的金属同时作为欧姆接触层和反射镜，例如Ag、Al等，不管选用哪一种方法，后面必须使用金属保护层(guard metal)，覆盖高反射材料，以避免不稳定，再蚀刻多个孔洞(vias)。
此外贴片式倒装的最后一道金属(倒装P型电极、倒装N型电极)通常位于绝缘层上，利用锡膏将贴片式倒装芯片的倒装P型电极、倒装N型电极与封装支架连接在一起，由于倒装P型电极、倒装N型电极表面太过平整造成贴片率下降。
发明内容
为了解决在上述现有技术中出现的问题，本发明的目的在于克服倒装P型电极、倒装N型电极表面太过平整造成贴片率下降的问题，提供一种使倒装P型电极、倒装N型电极表面变粗糙(倒装P型表面粗糙电极、倒装N型表面粗糙电极)，增加其与锡膏的附着力，使贴片率上升的方法，
本发明提供了一种III族半导体发光器件的制作方法，包括步骤：
自下而上依次生长衬底、缓冲层、n型氮化物半导体层、有源层和p型氮化物半导体层形成外延结构，所述外延结构的上表面为p型氮化物半导体层的上表面；
沉积透明导电层在所述p型氮化物半导体上表面，并利用黄光蚀刻制程定义线凸形台面图案，再蚀刻透明导电层、p型氮化物半导体层和有源层，暴露n型氮化物半导体层，再用蚀刻溶液将透明导电层内缩，最后去除光阻，得到线凸形台面，且所述线凸形台面的上表面有透明导电层；
黄光蚀刻制程定义隔离槽，再蚀刻n型氮化物半导体层和缓冲层而暴露衬底，最后去除光阻；
黄光剥离制程定义P型接触金属与N型接触金属的图案，同时沉积P型接触金属与N型接触金属，然后利用剥离制程，再去除光阻，得到P型接触金属与N型接触金属；
沉积第一表面粗糙绝缘层，使用等离子体增强化学气相沉积法沉积SiO2作为第一绝缘层，利用黄光蚀刻制程定义开孔存取P型接触金属和N型接触金属的图案，利用干法蚀刻第一绝缘层的开孔图案，利用蚀刻选择比的控制，过蚀刻使得光阻消失，继续蚀刻第一绝缘层表面，使第一绝缘层表面从平整变粗糙，得到第一表面粗糙绝缘层，清洁；黄光剥离制程定义倒装P型表面粗糙电极和倒装N型表面粗糙电极的图案，使用电子束蒸镀法同时沉积倒装P型表面粗糙电极和倒装N型表面粗糙电极，利用剥离制程，再去除光阻，得到圆片；
将圆片进行减薄、划片、裂片、测试、分选。
优选地，所述P型接触金属和N型接触金属结构相同，且均为由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层以及第三Ni层组成，或由内向外依次排列的Ti层、Al层、第二Ni层、Au层以及第三Ni层组成，或由内向外依次排列的Ti层、Al层以及第三Ni层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层以及第三Ni层组成，或由内向外依次排列的Cr层、Pt层、Au层以及第三Ni层组成，或由内向外依次排列的第一Ni层、Al层、以及第三Ni层组成，或由Rh层组成，其中，Rh层的厚度为50-3000nm，第一Ni层的厚度为0.3-300nm，Al层的厚度为50-3000nm，第二Ni层的厚度为10-300nm，Pt层的厚度为10-300nm，Au层的厚度为10-3000nm，第三Ni层的厚度为0.3-300nm。
优选地，所述第一表面粗糙绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的一种。
优选地，所述倒装P型表面粗糙电极与倒装N型表面粗糙电极的结构相同，均为由内向外依次排列的Ti层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层、第二Ni层、Pt层、第二Ni层、AuSn层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层组成，或由内向外依次排列的中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层以及Au层组成，或由内向外依次排列的第一Cr层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Cr层、Al层、Ni层、Pt层、Au层组成，其中，所述第一Ni层的厚度为0.4-3nm，第二Ni层的厚度为10-300nm，Ti层的厚度为10-300nm，Al层的厚度为50-300nm，Au层的厚度为20-3000nm，第一Cr层的厚度为0.4-5nm，中间Cr层的厚度为10-300nm，Pt层的厚度为10-300nm，AuSn层的厚度为1000-5000nm。
本发明还提供一种III族半导体发光器件的制作方法，包括步骤：
自下而上依次生长衬底、缓冲层、n型氮化物半导体层、有源层和p型氮化物半导体层形成外延结构，所述外延结构的上表面为p型氮化物半导体层的上表面；
沉积透明导电层在所述p型氮化物半导体上表面，并利用黄光蚀刻制程定义线凸形线凸形台面图案，再蚀刻透明导电层、p型氮化物半导体层和有源层，暴露n型氮化物半导体层，再用蚀刻溶液将透明导电层内缩，最后去除光阻，得到线凸形线凸形台面，且所述线凸形线凸形台面的上表面有透明导电层；
黄光蚀刻制程定义隔离槽图案，再蚀刻n型氮化物半导体层和缓冲层而暴露衬底，最后去除光阻；
沉积第一绝缘层，使用等离子体增强化学气相沉积法沉积SiO2作为第一绝缘层，利用黄光蚀刻制程定义P型接触金属与透明导电层、及N型接触金属与线凸形台面的n型氮化物半导体层的连接图案，再利用干法或湿法蚀刻第一绝缘层的连接图案，最后去除光阻，得到第一绝缘层；
黄光剥离制程定义P型接触金属与N型接触金属的图案，使用电子束蒸镀法同时沉积P型接触金属与N型接触金属，然后利用剥离制程，再去除光阻，得到P型接触金属与N型接触金属；
沉积第二表面粗糙绝缘层，使用等离子体增强化学气相沉积法沉积SiO2作为第二绝缘层，利用黄光蚀刻制程定义开孔存取P型接触金属与N型接触金属的图案，利用干法蚀刻第二绝缘层的开孔图案，利用蚀刻选择比的控制，过蚀刻让光阻消失，然后继续蚀刻第二绝缘层表面，使第二绝缘层表面从平整变粗糙，得到第二表面粗糙绝缘层，然后清洁；
黄光剥离制程定义倒装P型表面粗糙电极与倒装N型表面粗糙电极的图案，使用电子束蒸镀法同时沉积倒装P型表面粗糙电极和倒装N型表面粗糙电极，利用剥离制程，再去除光阻，得到圆片；
最后将圆片进行减薄、划片、裂片、测试、分选。
优选地，所述第一表面粗糙绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的一种。
优选地，所述P型接触金属和N型接触金属结构相同，且均为由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层以及第三Ni层组成，或由内向外依次排列的Ti层、Al层、第二Ni层、Au层以及第三Ni层组成，或由内向外依次排列的Ti层、Al层以及第三Ni层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层以及第三Ni层组成，或由内向外依次排列的Cr层、Pt层、Au层以及第三Ni层组成，或由内向外依次排列的第一Ni层、Al层、以及第三Ni层组成，或由Rh层组成，其中，Rh层的厚度为50-3000nm，第一Ni层的厚度为0.3-300nm，Al层的厚度为50-3000nm，第二Ni层的厚度为10-300nm，Pt层的厚度为10-300nm，Au层的厚度为10-3000nm，第三Ni层的厚度为0.3-300nm。
优选地，所述第二表面粗糙绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的一种。
优选地，所述倒装P型表面粗糙电极与倒装N型表面粗糙电极的结构相同，均为由内向外依次排列的Ti层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层、第二Ni层、Pt层、第二Ni层、AuSn层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层组成，或由内向外依次排列的中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层以及Au层组成，或由内向外依次排列的第一Cr层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Cr层、Al层、Ni层、Pt层、Au层组成，其中，所述第一Ni层的厚度为0.4-3nm，第二Ni层的厚度为10-300nm，Ti层的厚度为10-300nm，Al层的厚度为50-300nm，Au层的厚度为20-3000nm，第一Cr层的厚度为0.4-5nm，中间Cr层的厚度为10-300nm，Pt层的厚度为10-300nm，AuSn层的厚度为1000-5000nm。
与现有技术相比，本申请所述的III族半导体发光器件的制作方法，具有以下优点：
(1)本发明采用线凸形台面技术取代现有技术中的多个孔洞vias技术。
(2)本发明使用倒装P型表面粗糙电极、倒装N型表面粗糙电极，增加与锡膏的附着力，使贴片率上升。
当然，实施本申请的任一产品必不一定需要同时达到以上所述的所有技术效果。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本发明具有倒装P/N型表面粗糙电极的Ⅲ族氮化物半导体发光器件的倒装结构示意图；
图2为本发明不具有倒装P/N型表面粗糙电极的Ⅲ族氮化物半导体发光器件的倒装结构示意图；
图3为本发明另一种具有倒装P/N型表面粗糙电极的Ⅲ族氮化物半导体发光器件的倒装结构示意图；
图4为本发明另一种不具有倒装P/N型表面粗糙电极的Ⅲ族氮化物半导体发光器件的倒装结构示意图；
图5为第一绝缘层(或第二绝缘层)表面的扫描电子显微镜图片；
图6为为第一表面粗糙绝缘层(或第二表面粗糙绝缘层)表面的扫描电子显微镜图片；
图7为倒装P/N型电极(不具有倒装P/N型表面粗糙电极)表面的显微镜图片；
图8为具有倒装P/N型表面粗糙电极表面的显微镜图片。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性耦接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电性耦接于所述第二装置，或通过其他装置或耦接手段间接地电性耦接至所述第二装置。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
以下结合附图对本申请作进一步详细说明，但不作为对本申请的限定。
实施例1
请参照图1，本实施例的倒装P型表面粗糙电极15、倒装N型表面粗糙电极16应用于倒装的LED器件，其规格为762um×254um，具体包括衬底(或PSS衬底)1、缓冲层2、N型氮化物半导体层3、有源层4、P型氮化物半导体层5、透明导电层7、P型接触金属9、N型接触金属10、第一表面粗糙绝缘层8-1、倒装P型表面粗糙电极15、倒装N型表面粗糙电极16，其制作方法包括以下步骤：
第一步：在衬底(或PSS衬底)1、缓冲层2、n型氮化物半导体层3、有源层4和所述p型氮化物半导体层5自下而上依次生长形成外延结构，所述外延结构的上表面为p型氮化物半导体层5的上表面，此结构为外延结构，其为通过现有技术中的制作工艺得到的，在所述外延结构上制作倒装芯片的方法包括以下步骤：
第二步：使用电子束蒸镀法、或溅镀法、或反应等离子体(reactiveplasma deposition，RPD)沉积ITO(氧化铟锡)当透明导电层7在p型氮化物半导体5上表面，ITO厚度为10-400nm，并利用黄光蚀刻制程定义线凸形台面6图案，再利用ICP蚀刻透明导电层7、p型氮化物半导体层5和有源层4，而暴露n型氮化物半导体层3，再用蚀刻溶液将透明导电层7内缩，最后去除光阻，得到线凸形台面6，且所述线凸形台面6的上表面有透明导电层7(此步骤也可以将透明导电层7与线凸形台面6分开做)；再将Wafer进行高温退火，使透明导电层7与p型氮化物半导体层5之间形成良好的欧姆接触和穿透率。退火方式用快速退火炉(RTA)快速退火，温度为560℃，时间为3分钟。
第三步：黄光蚀刻制程定义隔离槽14图案，再蚀刻n型氮化物半导体层3和缓冲层2、而暴露衬底1，最后去除光阻，此步骤可以放在任何步骤；
第四步：黄光剥离制程定义P型接触金属9、N型接触金属10图案，使用电子束蒸镀法同时沉积P型接触金属9、N型接触金属10，后利用剥离制程，再去除光阻，得到P型接触金属9、N型接触金属10；
第五步：制作第一表面粗糙绝缘层8-1的方法包括以下步骤：
(1)使用PECVD(等离子体增强化学气相沉积法)沉积SiO2当第一绝缘层8，SiO2厚度为30-2000nm，其中功率为50W，压力为850mTorr，温度为200～400℃，N2O为1000sccm，N2为400sccm，5％SiH4/N2为400sccm；
(2)利用黄光蚀刻制程定义开孔存取P型接触金属9、N型接触金属10图案，利用干法蚀刻第一绝缘层8的开孔图案，利用蚀刻选择比(SiO2/光阻)的控制，过蚀刻让光阻消失，然后继续蚀刻第一绝缘层表面，使第一绝缘层表面从平整变粗糙，定义为第一表面粗糙绝缘层8-1，然后清洁；
第六步：黄光剥离制程定义倒装P型表面粗糙电极15、倒装N型表面粗糙电极16图案，使用电子束蒸镀法同时沉积倒装P型表面粗糙电极15、倒装N型表面粗糙电极16，后利用剥离制程，再去除光阻；
所述倒装P型表面粗糙电极与倒装N型表面粗糙电极的结构相同，均为由内向外依次排列的Ti层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层、第二Ni层、Pt层、第二Ni层、AuSn层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层组成，或由内向外依次排列的中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层以及Au层组成，或由内向外依次排列的第一Cr层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Cr层、Al层、Ni层、Pt层、Au层组成，其中，所述第一Ni层的厚度为0.4-3nm，第二Ni层的厚度为10-300nm，Ti层的厚度为10-300nm，Al层的厚度为50-300nm，Au层的厚度为20-3000nm，第一Cr层的厚度为0.4-5nm，中间Cr层的厚度为10-300nm，Pt层的厚度为10-300nm，AuSn层的厚度为1000-5000nm。
本实施例中倒装P型表面粗糙电极15和倒装N型表面粗糙电极16结构相同，且均为由内向外依次排列Ti层、第二Ni层、以及Au层，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，其中Ti层的厚度为10-300nm，第一Ni层的厚度为0.4～3nm，第二Ni层的厚度为10-300nm，Al层的厚度为50～300nm，Au层的厚度为20-3000nm。
第七步：最后将圆片进行减薄、划片、裂片、测试、分选，此步骤为通过现有技术中的制作工艺得到的；
第八步：将倒装芯片封装，测量光电特性及贴片率。
对比试验1：
为不具有倒装P型表面粗糙电极和倒装N型表面粗糙电极的Ⅲ族氮化物半导体发光器件，如图2所示：包括衬底(或PSS衬底)1、缓冲层2、N型氮化物半导体层3、有源层4、P型氮化物半导体层5、透明导电层7、P型接触金属9、N型接触金属10、第一绝缘层8、倒装P型电极12、倒装N型电极13，其制作方法包括以下步骤：
第一步：在衬底(或PSS衬底)1、缓冲层2、n型氮化物半导体层3、有源层4和所述p型氮化物半导体层5自下而上依次生长形成外延结构，所述外延结构的上表面为p型氮化物半导体层5的上表面，此结构为外延结构，其为通过现有技术中的制作工艺得到的，在所述外延结构上制作倒装芯片的方法包括以下步骤：
第二步：使用电子束蒸镀法、溅镀法、或反应等离子体(reactive plasmadeposition，RPD)沉积ITO(氧化铟锡)当透明导电层7在p型氮化物半导体5上表面，ITO厚度为10-400nm，并利用黄光蚀刻制程定义线凸形台面6图案，再利用ICP蚀刻透明导电层7、p型氮化物半导体层5和有源层4，而暴露n型氮化物半导体层3，再用蚀刻溶液将透明导电层7内缩，最后去除光阻，得到线凸形台面6，且所述线凸形台面6的上表面有透明导电层7(此步骤也可以将透明导电层7与线凸形台面6分开做)；再将Wafer进行高温退火，使透明导电层7与p型氮化物半导体层5之间形成良好的欧姆接触和穿透率。退火方式用快速退火炉(RTA)快速退火，温度为560℃，时间为3分钟。
第三步：黄光蚀刻制程定义隔离槽14图案，再蚀刻n型氮化物半导体层3和缓冲层2、而暴露衬底1，最后去除光阻，此步骤可以放在任何步骤；
第四步：黄光剥离制程定义P型接触金属9、N型接触金属10图案，使用电子束蒸镀法同时沉积P型接触金属9、N型接触金属10，后利用剥离制程，再去除光阻，得到P型接触金属9、N型接触金属10；
第五步：使用PECVD(等离子体增强化学气相沉积法)沉积SiO2当第一绝缘层8，SiO2厚度为30-2000nm，其中功率为50W，压力为850mTorr，温度为200～400℃，N2O为1000sccm，N2为400sccm，5％SiH4/N2为400sccm；利用黄光蚀刻制程定义倒装P型电极12与P型接触金属9及倒装N型电极13与N型接触金属10的连接图案，再利用干法蚀刻第一绝缘层8的连接图案，最后去除光阻，得到第一绝缘层8；
第六步：黄光剥离制程定义倒装P型电极12、倒装N型电极13图案，使用电子束蒸镀法同时沉积倒装P型电极12、倒装N型电极13，后利用剥离制程，再去除光阻；
本实施例中倒装P型电极12和倒装N型电极13结构相同，且均为由内向外依次排列Ti层、第二Ni层、以及Au层，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，其中Ti层的厚度为10-300nm，第一Ni层的厚度为0.4～3nm，第二Ni层的厚度为10-300nm，Al层的厚度为50～300nm，Au层的厚度为20-3000nm；
第七步：最后将圆片进行减薄、划片、裂片、测试、分选，其步骤为通过现有技术中的制作工艺得到的；
第八步：将倒装芯片封装，测量光电特性及贴片率。
按照实施例1提供的方法制作具有倒装P型表面粗糙电极和倒装N型表面粗糙电极的产品标号S1，将对比试验的产品标号为XY1(不具有倒装P型表面粗糙电极和倒装N型表面粗糙电极)，在同一条件下进行检测，测试结果如表1所示：
表1实施例1与对比文件1的测试结果比对
从表1中可知，S1与XY1的光电特性差不多，但是具有倒装P型表面粗糙电极和倒装N型表面粗糙电极S1的贴片率比不具有倒装P型表面粗糙电极和倒装N型表面粗糙电极XY1的贴片率高。
实施例2：
请参照图3，本实施例的倒装P型表面粗糙电极和倒装N型表面粗糙电极应用于倒装的LED器件，其规格为762um×254um，具体包括衬底(或PSS衬底)1、缓冲层2、N型氮化物半导体层3、有源层4、P型氮化物半导体层5、透明导电层7、第一绝缘层8、P型接触金属9、N型接触金属10、第二表面粗糙绝缘层11-1、倒装P型表面粗糙电极15、倒装N型表面粗糙电极16，其制作方法包括以下步骤：
第一步：在衬底(或PSS衬底)1、缓冲层2、n型氮化物半导体层3、有源层4和所述p型氮化物半导体层5自下而上依次生长形成外延结构，所述外延结构的上表面为p型氮化物半导体层5的上表面，此结构为外延结构，其为通过现有技术中的制作工艺得到的，在所述外延结构上制作倒装芯片的方法包括以下步骤：
第二步：使用电子束蒸镀法、或溅镀法、或反应等离子体(reactiveplasma deposition，RPD)沉积ITO(氧化铟锡)当透明导电层7在p型氮化物半导体5上表面，ITO厚度为10-400nm，并利用黄光蚀刻制程定义线凸形台面6图案，再利用ICP蚀刻透明导电层7、p型氮化物半导体层5和有源层4，而暴露n型氮化物半导体层3，再用蚀刻溶液将透明导电层7内缩，最后去除光阻，得到线凸形台面6，且所述线凸形台面6的上表面有透明导电层7(此步骤也可以将透明导电层7与线凸形台面6分开做)；再将Wafer进行高温退火，使透明导电层7与p型氮化物半导体层5之间形成良好的欧姆接触和穿透率。退火方式用快速退火炉(RTA)快速退火，温度为560℃，时间为3分钟。
第三步：黄光蚀刻制程定义隔离槽14图案，再蚀刻n型氮化物半导体层3和缓冲层2而暴露衬底1，最后去除光阻，此步骤可以放在任何步骤；
第四步：使用PECVD(等离子体增强化学气相沉积法)沉积SiO2当第一绝缘层8，SiO2厚度为30-2000nm，其中功率为50W，压力为850mTorr，温度为200～400℃，N2O为1000sccm，N2为400sccm，5％SiH4/N2为400sccm；利用黄光蚀刻制程定义P型接触金属9与透明导电层7及N型接触金属10与线凸形台面的n型氮化物半导体层3的连接图案，再利用干法或湿法蚀刻第一绝缘层8的连接图案，最后去除光阻，得到第一绝缘层8；
第五步：黄光剥离制程定义P型接触金属9、N型接触金属10图案，使用电子束蒸镀法同时沉积P型接触金属9、N型接触金属10，后利用剥离制程，再去除光阻，得到P型接触金属9、N型接触金属10；
本实施例中P型接触金属9和N型接触金属10结构相同，且均为由内向外依次排列第一Ni层、Al层、第二Ni层、Au层以及第三Ni层组成，其中第一Ni层的厚度为0.4-3nm，Al层的厚度为50-300nm，第二Ni层的厚度为10-300nm，Au层的厚度为10-3000nm，第三Ni层的厚度为0.4-3nm。
第六步：制作第二表面粗糙绝缘层11-1的方法包括以下步骤：
(1)使用PECVD(等离子体增强化学气相沉积法)沉积SiO2当第二绝缘层11，SiO2厚度为30-2000nm，其中功率为50W，压力为850mTorr，温度为200～400℃，N2O为1000sccm，N2为400sccm，5％SiH4/N2为400sccm；
(2)利用黄光蚀刻制程定义开孔存取P型接触金属9、N型接触金属10图案，利用干法蚀刻第二绝缘层11的开孔图案，利用蚀刻选择比(SiO2/光阻)的控制，过蚀刻让光阻消失，然后继续蚀刻第二绝缘层表面，使第二绝缘层表面从平整变粗糙，定义为第二表面粗糙绝缘层11-1，然后清洁；
第七步：黄光剥离制程定义倒装P型表面粗糙电极15、倒装N型表面粗糙电极16图案，使用电子束蒸镀法同时沉积倒装P型表面粗糙电极15、倒装N型表面粗糙电极16，后利用剥离制程，再去除光阻；
所述倒装P型表面粗糙电极与倒装N型表面粗糙电极的结构相同，均为由内向外依次排列的Ti层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层、第二Ni层、Pt层、第二Ni层、AuSn层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层组成，或由内向外依次排列的中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层以及Au层组成，或由内向外依次排列的第一Cr层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Cr层、Al层、Ni层、Pt层、Au层组成，其中，所述第一Ni层的厚度为0.4-3nm，第二Ni层的厚度为10-300nm，Ti层的厚度为10-300nm，Al层的厚度为50-300nm，Au层的厚度为20-3000nm，第一Cr层的厚度为0.4-5nm，中间Cr层的厚度为10-300nm，Pt层的厚度为10-300nm，AuSn层的厚度为1000-5000nm。
本实施例中倒装P型表面粗糙电极15和倒装N型表面粗糙电极16结构相同，且均为由内向外依次排列Ti层、第二Ni层、以及Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，其中Ti层的厚度为10-300nm，第一Ni层的厚度为0.4～3nm，第二Ni层的厚度为10-300nm，Al层的厚度为50～300nm，Au层的厚度为20-3000nm；
第八步：最后将圆片进行减薄、划片、裂片、测试、分选，其步骤为通过现有技术中的制作工艺得到的；
第九步：将倒装芯片封装，测量光电特性及贴片率。
对比试验2：
为不具有倒装P型表面粗糙电极和倒装N型表面粗糙电极的Ⅲ族氮化物半导体发光器件，如图4所示：包括衬底(或PSS衬底)1、缓冲层2、N型氮化物半导体层3、有源层4、P型氮化物半导体层5、透明导电层7、第一绝缘层8、P型接触金属9、N型接触金属10、第二绝缘层11、倒装P型电极12、倒装N型电极13，其制作方法包括以下步骤：
第一步：在衬底(或PSS衬底)1、缓冲层2、n型氮化物半导体层3、有源层4和所述p型氮化物半导体层5自下而上依次生长形成外延结构，所述外延结构的上表面为p型氮化物半导体层5的上表面，此结构为外延结构，其为通过现有技术中的制作工艺得到的，在所述外延结构上制作倒装芯片的方法包括以下步骤：
第二步：使用电子束蒸镀法、或溅镀法、或反应等离子体(reactiveplasma deposition，RPD)沉积ITO(氧化铟锡)当透明导电层7在p型氮化物半导体5上表面，ITO厚度为10-400nm，并利用黄光蚀刻制程定义线凸形台面6图案，再利用ICP蚀刻透明导电层7、p型氮化物半导体层5和有源层4，而暴露n型氮化物半导体层3，再用蚀刻溶液将透明导电层7内缩，最后去除光阻，得到线凸形台面6，且所述线凸形台面6的上表面有透明导电层7(此步骤也可以将透明导电层7与线凸形台面6分开做)；再将Wafer进行高温退火，使透明导电层7与p型氮化物半导体层5之间形成良好的欧姆接触和穿透率。退火方式用快速退火炉(RTA)快速退火，温度为560℃，时间为3分钟。
第三步：黄光蚀刻制程定义隔离槽14图案，再蚀刻n型氮化物半导体层3和缓冲层2、而暴露衬底1，最后去除光阻，此步骤可以放在任何步骤；
第四步：使用PECVD(等离子体增强化学气相沉积法)沉积SiO2当第一绝缘层8，SiO2厚度为30-2000nm，其中功率为50W，压力为850mTorr，温度为200～400℃，N2O为1000sccm，N2为400sccm，5％SiH4/N2为400sccm；利用黄光蚀刻制程定义P型接触金属9与透明导电层7及N型接触金属10与线凸形台面的n型氮化物半导体层3的连接图案，再利用干法或湿法蚀刻第一绝缘层8的连接图案，最后去除光阻，得到第一绝缘层8；
第五步：黄光剥离制程定义P型接触金属9、N型接触金属10图案，使用电子束蒸镀法同时沉积P型接触金属9、N型接触金属10，后利用剥离制程，再去除光阻，得到P型接触金属9、N型接触金属10；
本实施例中P型接触金属9和N型接触金属10结构相同，且均为由内向外依次排列第一Ni层、Al层、第二Ni层、Au层以及第三Ni层组成，其中第一Ni层的厚度为0.4-3nm，Al层的厚度为50-300nm，第二Ni层的厚度为10-300nm，Au层的厚度为10-3000nm，第三Ni层的厚度为0.4-3nm。
第六步：使用PECVD(等离子体增强化学气相沉积法)沉积SiO2当第二绝缘层11，SiO2厚度为30-2000nm，其中功率为50W，压力为850mTorr，温度为200～400℃，N2O为1000sccm，N2为400sccm，5％SiH4/N2为400sccm；利用黄光蚀刻制程定义开孔存取P型接触金属9、N型接触金属10图案，再利用干法或湿法蚀刻第二绝缘层11的开孔图案，最后去除光阻；
第七步：黄光剥离制程定义倒装P型电极12、倒装N型电极13图案，使用电子束蒸镀法同时沉积倒装P型电极12、倒装N型电极13，后利用剥离制程，再去除光阻；
本实施例中倒装P型电极12和倒装N型电极13结构相同，且均为由内向外依次排列Ti层、第二Ni层、以及Au层，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，其中Ti层的厚度为10-300nm，第一Ni层的厚度为0.4～3nm，第二Ni层的厚度为10-300nm，Al层的厚度为50～300nm，Au层的厚度为20-3000nm；
第八步：最后将圆片进行减薄、划片、裂片、测试、分选，其步骤为通过现有技术中的制作工艺得到的；
第九步：将倒装芯片封装，测量光电特性及贴片率。
按照实施例2提供的方法制作具有倒装P型表面粗糙电极和倒装N型表面粗糙电极的产品标号S2，将对比试验的产品标号为XY2(不具有倒装P型表面粗糙电极和倒装N型表面粗糙电极)，在同一条件下进行检测，测试结果如表2所示：
表2实施例2与对比试验2的测试结果
从表2中可知，S2与XY2的光电特性差不多，但是具有倒装P型表面粗糙电极和倒装N型表面粗糙电极S2的贴片率比不具有倒装P型表面粗糙电极和倒装N型表面粗糙电极XY2的贴片率高。
实施例3：
图5是第一绝缘层8(或第二绝缘层11)表面的透射电子显微镜图片，使用干法蚀刻第一绝缘层8(或第二绝缘层11)表面，使第一绝缘层(或第二绝缘层11)表面从平整变粗糙，定义为第一表面粗糙绝缘层8-1(或第二表面粗糙绝缘层11-1)，图6为第一表面粗糙绝缘层8-1(或第二表面粗糙绝缘层11-1)表面的扫描电子显微镜图片，从图5与图6中可知，具有第一表面粗糙绝缘层8-1(或第二表面粗糙绝缘层11-1)表面较第一绝缘层8(或第二绝缘层11)的粗糙。
本发明中第一表面粗糙绝缘层和第二表面粗糙绝缘层中的粗糙程度为最高点与最低点之差在50-2000nm之间，本领域的技术人员能够理解这个粗糙程度，根据这个数值即可蚀刻出第一表面粗糙绝缘层或第二表面粗糙绝缘层。
实施例4：
图7是倒装P/N型电极(不具有倒装P/N型表面粗糙电极)表面的显微镜图片，图8是具有倒装P/N型表面粗糙电极表面的显微镜图片，从图7与图8中可知，具有倒装P/N型表面粗糙电极表面较倒装P/N型电极的粗糙，增加与锡膏的附着力，使贴片率上升。
贴片式倒装的最后一道金属(倒装P型电极、倒装N型电极)通常位于绝缘层上，利用锡膏将贴片式倒装芯片的倒装P型电极、倒装N型电极与封装支架连接在一起，由于倒装P型电极、倒装N型电极表面太过平整造成贴片率下降。本发明使用倒装P型表面粗糙电极、倒装N型表面粗糙电极，增加与锡膏的附着力，使贴片率上升。
本发明中倒装P型表面粗糙电极、倒装N型表面粗糙电极中的粗糙程度为最高点与最低点之差在50-2000nm之间，本领域的技术人员能够理解这个粗糙程度，根据这个数值即可蚀刻出倒装P型表面粗糙电极、倒装N型表面粗糙电极。
与现有技术相比，本申请所述的III族半导体发光器件的制作方法，具有以下优点：
(1)本发明采用线凸形台面技术取代现有技术中的多个孔洞vias技术。
(2)本发明使用倒装P型表面粗糙电极、倒装N型表面粗糙电极，增加与锡膏的附着力，使贴片率上升。
上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述申请构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。
Claims (9)
1.一种III族半导体发光器件的制作方法，其特征在于，包括步骤：
自下而上依次生长衬底、缓冲层、n型氮化物半导体层、有源层和p型氮化物半导体层形成外延结构，所述外延结构的上表面为p型氮化物半导体层的上表面；
沉积透明导电层在所述p型氮化物半导体上表面，并利用黄光蚀刻制程定义线凸形台面图案，再蚀刻透明导电层、p型氮化物半导体层和有源层，暴露n型氮化物半导体层，再用蚀刻溶液将透明导电层内缩，最后去除光阻，得到线凸形台面，且所述线凸形台面的上表面有透明导电层；
黄光蚀刻制程定义隔离槽，再蚀刻n型氮化物半导体层和缓冲层而暴露衬底，最后去除光阻；
黄光剥离制程定义P型接触金属与N型接触金属的图案，同时沉积P型接触金属与N型接触金属，然后利用剥离制程，再去除光阻，得到P型接触金属与N型接触金属；
沉积第一表面粗糙绝缘层，使用等离子体增强化学气相沉积法沉积SiO2作为第一绝缘层，利用黄光蚀刻制程定义开孔存取P型接触金属和N型接触金属的图案，利用干法蚀刻第一绝缘层的开孔图案，利用蚀刻选择比的控制，过蚀刻使得光阻消失，继续蚀刻第一绝缘层表面，使第一绝缘层表面从平整变粗糙，得到第一表面粗糙绝缘层，清洁；黄光剥离制程定义倒装P型表面粗糙电极和倒装N型表面粗糙电极的图案，使用电子束蒸镀法同时沉积倒装P型表面粗糙电极和倒装N型表面粗糙电极，利用剥离制程，再去除光阻，得到圆片；
将圆片进行减薄、划片、裂片、测试、分选。
2.根据权利要求1所述的III族半导体发光器件倒装结构的制作方法，其特征在于，所述P型接触金属和N型接触金属结构相同，且均为由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层以及第三Ni层组成，或由内向外依次排列的Ti层、Al层、第二Ni层、Au层以及第三Ni层组成，或由内向外依次排列的Ti层、Al层以及第三Ni层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层以及第三Ni层组成，或由内向外依次排列的Cr层、Pt层、Au层以及第三Ni层组成，或由内向外依次排列的第一Ni层、Al层、以及第三Ni层组成，或由Rh层组成，其中，Rh层的厚度为50-3000nm，第一Ni层的厚度为0.3-300nm，Al层的厚度为50-3000nm，第二Ni层的厚度为10-300nm，Pt层的厚度为10-300nm，Au层的厚度为10-3000nm，第三Ni层的厚度为0.3-300nm。
3.根据权利要求2所述的III族半导体发光器件倒装结构的制作方法，其特征在于，所述第一表面粗糙绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的一种。
4.根据权利要求3所述的III族半导体发光器件的制作方法，其特征在于，所述倒装P型表面粗糙电极与倒装N型表面粗糙电极的结构相同，均为由内向外依次排列的Ti层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层、第二Ni层、Pt层、第二Ni层、AuSn层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层组成，或由内向外依次排列的中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层以及Au层组成，或由内向外依次排列的第一Cr层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Cr层、Al层、Ni层、Pt层、Au层组成，其中，所述第一Ni层的厚度为0.4-3nm，第二Ni层的厚度为10-300nm，Ti层的厚度为10-300nm，Al层的厚度为50-300nm，Au层的厚度为20-3000nm，第一Cr层的厚度为0.4-5nm，中间Cr层的厚度为10-300nm，Pt层的厚度为10-300nm，AuSn层的厚度为1000-5000nm。
5.一种III族半导体发光器件的制作方法，其特征在于，包括步骤：
自下而上依次生长衬底、缓冲层、n型氮化物半导体层、有源层和p型氮化物半导体层形成外延结构，所述外延结构的上表面为p型氮化物半导体层的上表面；
沉积透明导电层在所述p型氮化物半导体上表面，并利用黄光蚀刻制程定义线凸形线凸形台面图案，再蚀刻透明导电层、p型氮化物半导体层和有源层，暴露n型氮化物半导体层，再用蚀刻溶液将透明导电层内缩，最后去除光阻，得到线凸形线凸形台面，且所述线凸形线凸形台面的上表面有透明导电层；
黄光蚀刻制程定义隔离槽图案，再蚀刻n型氮化物半导体层和缓冲层而暴露衬底，最后去除光阻；
沉积第一绝缘层，使用等离子体增强化学气相沉积法沉积SiO2作为第一绝缘层，利用黄光蚀刻制程定义P型接触金属与透明导电层、及N型接触金属与线凸形台面的n型氮化物半导体层的连接图案，再利用干法或湿法蚀刻第一绝缘层的连接图案，最后去除光阻，得到第一绝缘层；
黄光剥离制程定义P型接触金属与N型接触金属的图案，使用电子束蒸镀法同时沉积P型接触金属与N型接触金属，然后利用剥离制程，再去除光阻，得到P型接触金属与N型接触金属；
沉积第二表面粗糙绝缘层，使用等离子体增强化学气相沉积法沉积SiO2作为第二绝缘层，利用黄光蚀刻制程定义开孔存取P型接触金属与N型接触金属的图案，利用干法蚀刻第二绝缘层的开孔图案，利用蚀刻选择比的控制，过蚀刻让光阻消失，然后继续蚀刻第二绝缘层表面，使第二绝缘层表面从平整变粗糙，得到第二表面粗糙绝缘层，然后清洁；
黄光剥离制程定义倒装P型表面粗糙电极与倒装N型表面粗糙电极的图案，使用电子束蒸镀法同时沉积倒装P型表面粗糙电极和倒装N型表面粗糙电极，利用剥离制程，再去除光阻，得到圆片；
最后将圆片进行减薄、划片、裂片、测试、分选。
6.根据权利要求5所述的III族半导体发光器件倒装结构的制作方法，其特征在于，所述第一表面粗糙绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的一种。
7.根据权利要求6所述的III族半导体发光器件倒装结构的制作方法，其特征在于，所述P型接触金属和N型接触金属结构相同，且均为由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层以及第三Ni层组成，或由内向外依次排列的Ti层、Al层、第二Ni层、Au层以及第三Ni层组成，或由内向外依次排列的Ti层、Al层以及第三Ni层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层以及第三Ni层组成，或由内向外依次排列的Cr层、Pt层、Au层以及第三Ni层组成，或由内向外依次排列的第一Ni层、Al层、以及第三Ni层组成，或由Rh层组成，其中，Rh层的厚度为50-3000nm，第一Ni层的厚度为0.3-300nm，Al层的厚度为50-3000nm，第二Ni层的厚度为10-300nm，Pt层的厚度为10-300nm，Au层的厚度为10-3000nm，第三Ni层的厚度为0.3-300nm。
8.根据权利要求7所述的III族半导体发光器件倒装结构的制作方法，其特征在于，所述第二表面粗糙绝缘层的材料为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅以及氮化硅中的一种。
9.根据权利要求8所述的III族半导体发光器件的制作方法，其特征在于，所述倒装P型表面粗糙电极与倒装N型表面粗糙电极的结构相同，均为由内向外依次排列的Ti层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层、第二Ni层、Pt层、第二Ni层、AuSn层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层组成，或由内向外依次排列的中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层以及Au层组成，或由内向外依次排列的第一Cr层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Cr层、Al层、Ni层、Pt层、Au层组成，其中，所述第一Ni层的厚度为0.4-3nm，第二Ni层的厚度为10-300nm，Ti层的厚度为10-300nm，Al层的厚度为50-300nm，Au层的厚度为20-3000nm，第一Cr层的厚度为0.4-5nm，中间Cr层的厚度为10-300nm，Pt层的厚度为10-300nm，AuSn层的厚度为1000-5000nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510223935.0A CN104810439A (zh) | 2015-05-05 | 2015-05-05 | 一种iii族半导体发光器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510223935.0A CN104810439A (zh) | 2015-05-05 | 2015-05-05 | 一种iii族半导体发光器件的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104810439A true CN104810439A (zh) | 2015-07-29 |
Family
ID=53695111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510223935.0A Pending CN104810439A (zh) | 2015-05-05 | 2015-05-05 | 一种iii族半导体发光器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104810439A (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106025010A (zh) * | 2016-07-19 | 2016-10-12 | 厦门乾照光电股份有限公司 | 一种基于导电dbr结构的倒装led芯片及其制作方法 |
| WO2016177335A1 (zh) * | 2015-05-05 | 2016-11-10 | 湘能华磊光电股份有限公司 | 一种iii族半导体发光器件的倒装结构 |
| CN106848006A (zh) * | 2015-12-03 | 2017-06-13 | 映瑞光电科技(上海)有限公司 | 倒装led芯片及其制备方法 |
| CN106848005A (zh) * | 2015-12-03 | 2017-06-13 | 映瑞光电科技(上海)有限公司 | 提升亮度的倒装led芯片及其制备方法 |
| CN107134470A (zh) * | 2017-05-08 | 2017-09-05 | 深圳市尚来特科技有限公司 | 照明装置的倒装结构及其制作方法 |
| CN107331736A (zh) * | 2016-04-28 | 2017-11-07 | 中国科学院物理研究所 | 具有改善性能的led器件及其制造方法 |
| CN108051951A (zh) * | 2017-12-29 | 2018-05-18 | 西安智盛锐芯半导体科技有限公司 | Led光源、背光模组及液晶显示装置 |
| CN109643744A (zh) * | 2016-08-19 | 2019-04-16 | 信越半导体株式会社 | 发光组件以及发光组件的制造方法 |
| CN111987209A (zh) * | 2015-11-18 | 2020-11-24 | 晶元光电股份有限公司 | 发光元件 |
| WO2021063035A1 (zh) * | 2019-09-30 | 2021-04-08 | 成都辰显光电有限公司 | 微发光二极管芯片及显示面板 |
| CN113659048A (zh) * | 2021-07-22 | 2021-11-16 | 厦门三安光电有限公司 | 倒装发光二极管及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101150156A (zh) * | 2006-09-22 | 2008-03-26 | 晶元光电股份有限公司 | 发光元件及其制造方法 |
| CN104538513A (zh) * | 2015-01-20 | 2015-04-22 | 湘能华磊光电股份有限公司 | 一种 iii 族半导体发光器件的制作方法 |
| CN104576868A (zh) * | 2015-01-20 | 2015-04-29 | 湘能华磊光电股份有限公司 | 一种iii族半导体发光器件的制作方法 |
| CN104576851A (zh) * | 2015-01-20 | 2015-04-29 | 湘能华磊光电股份有限公司 | 一种iii族半导体发光器件的制作方法 |
-
2015
- 2015-05-05 CN CN201510223935.0A patent/CN104810439A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101150156A (zh) * | 2006-09-22 | 2008-03-26 | 晶元光电股份有限公司 | 发光元件及其制造方法 |
| CN104538513A (zh) * | 2015-01-20 | 2015-04-22 | 湘能华磊光电股份有限公司 | 一种 iii 族半导体发光器件的制作方法 |
| CN104576868A (zh) * | 2015-01-20 | 2015-04-29 | 湘能华磊光电股份有限公司 | 一种iii族半导体发光器件的制作方法 |
| CN104576851A (zh) * | 2015-01-20 | 2015-04-29 | 湘能华磊光电股份有限公司 | 一种iii族半导体发光器件的制作方法 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016177335A1 (zh) * | 2015-05-05 | 2016-11-10 | 湘能华磊光电股份有限公司 | 一种iii族半导体发光器件的倒装结构 |
| US9893040B2 (en) | 2015-05-05 | 2018-02-13 | Xiangneng Hualei Optoelectronic Co., Ltd | Flip-chip structure of group III semiconductor light emitting device |
| CN111987208B (zh) * | 2015-11-18 | 2023-07-04 | 晶元光电股份有限公司 | 发光元件 |
| CN111987209A (zh) * | 2015-11-18 | 2020-11-24 | 晶元光电股份有限公司 | 发光元件 |
| CN111987208A (zh) * | 2015-11-18 | 2020-11-24 | 晶元光电股份有限公司 | 发光元件 |
| CN106848006A (zh) * | 2015-12-03 | 2017-06-13 | 映瑞光电科技(上海)有限公司 | 倒装led芯片及其制备方法 |
| CN106848005A (zh) * | 2015-12-03 | 2017-06-13 | 映瑞光电科技(上海)有限公司 | 提升亮度的倒装led芯片及其制备方法 |
| CN106848005B (zh) * | 2015-12-03 | 2020-02-18 | 映瑞光电科技(上海)有限公司 | 提升亮度的倒装led芯片及其制备方法 |
| CN107331736A (zh) * | 2016-04-28 | 2017-11-07 | 中国科学院物理研究所 | 具有改善性能的led器件及其制造方法 |
| CN106025010A (zh) * | 2016-07-19 | 2016-10-12 | 厦门乾照光电股份有限公司 | 一种基于导电dbr结构的倒装led芯片及其制作方法 |
| CN109643744B (zh) * | 2016-08-19 | 2021-07-23 | 信越半导体株式会社 | 发光组件以及发光组件的制造方法 |
| CN109643744A (zh) * | 2016-08-19 | 2019-04-16 | 信越半导体株式会社 | 发光组件以及发光组件的制造方法 |
| CN107134470A (zh) * | 2017-05-08 | 2017-09-05 | 深圳市尚来特科技有限公司 | 照明装置的倒装结构及其制作方法 |
| CN108051951A (zh) * | 2017-12-29 | 2018-05-18 | 西安智盛锐芯半导体科技有限公司 | Led光源、背光模组及液晶显示装置 |
| WO2021063035A1 (zh) * | 2019-09-30 | 2021-04-08 | 成都辰显光电有限公司 | 微发光二极管芯片及显示面板 |
| CN113659048A (zh) * | 2021-07-22 | 2021-11-16 | 厦门三安光电有限公司 | 倒装发光二极管及其制备方法 |
| CN113659048B (zh) * | 2021-07-22 | 2023-10-20 | 厦门三安光电有限公司 | 倒装发光二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104810439A (zh) | 一种iii族半导体发光器件的制作方法 | |
| CN104952995B (zh) | 一种iii族半导体发光器件的倒装结构 | |
| CN104821351B (zh) | Iii族半导体发光器件倒装结构的制作方法 | |
| CN104821350A (zh) | Iii族半导体发光器件倒装结构的制作方法 | |
| CN102057505B (zh) | 光电子器件及其制造的方法 | |
| CN102694085B (zh) | 制造iii族氮化物半导体发光元件的方法 | |
| CN106784192B (zh) | 一种发光二极管芯片及其制作方法 | |
| CN104538513B (zh) | 一种 iii 族半导体发光器件的制作方法 | |
| CN104659177A (zh) | 一种 iii 族半导体发光器件 | |
| CN102709422A (zh) | 半导体发光器件及其制备方法 | |
| CN104393139A (zh) | 反射电极结构、led器件及制备方法 | |
| US20110291136A1 (en) | Light-emitting element and fabrication method thereof | |
| CN105070799B (zh) | 一种led芯片的制作方法 | |
| US20100273331A1 (en) | Method of fabricating a nano/micro structure | |
| CN108281457A (zh) | Led矩阵显示阵列及其制作方法 | |
| KR20060049302A (ko) | 발광 다이오드 | |
| CN104576851A (zh) | 一种iii族半导体发光器件的制作方法 | |
| CN104576868A (zh) | 一种iii族半导体发光器件的制作方法 | |
| WO2016193909A1 (en) | Efficient dual metal contact formation for a semiconductor device | |
| CN100438101C (zh) | 基于氮化镓的化合物半导体发光器件 | |
| TWI466318B (zh) | The process of vertical non - cutting metal substrate light - emitting diodes | |
| CN108110107A (zh) | 一种led芯片的制作方法 | |
| CN105789404A (zh) | 一种GaN基发光二极管芯片及其制备方法 | |
| US20180145226A1 (en) | Method for producing light-emitting device | |
| CN104576867B (zh) | 一种 iii 族半导体发光器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150729 |
|
| RJ01 | Rejection of invention patent application after publication |