CN104576868A - 一种iii族半导体发光器件的制作方法 - Google Patents
一种iii族半导体发光器件的制作方法 Download PDFInfo
- Publication number
- CN104576868A CN104576868A CN201510027679.8A CN201510027679A CN104576868A CN 104576868 A CN104576868 A CN 104576868A CN 201510027679 A CN201510027679 A CN 201510027679A CN 104576868 A CN104576868 A CN 104576868A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- deposited
- insulating barrier
- line electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 130
- 238000000034 method Methods 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 230000004888 barrier function Effects 0.000 claims abstract description 129
- 150000004767 nitrides Chemical class 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000009826 distribution Methods 0.000 claims description 36
- 238000000151 deposition Methods 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 22
- 230000008021 deposition Effects 0.000 claims description 20
- 239000010936 titanium Substances 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 claims description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 6
- 239000004408 titanium dioxide Substances 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- 229910052593 corundum Inorganic materials 0.000 claims 1
- 229910001845 yogo sapphire Inorganic materials 0.000 claims 1
- 238000005286 illumination Methods 0.000 abstract description 2
- 238000000407 epitaxy Methods 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 38
- 238000005516 engineering process Methods 0.000 description 7
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 4
- -1 nitride compound Chemical class 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000004064 recycling Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 206010040844 Skin exfoliation Diseases 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000035618 desquamation Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申请公开了一种III族半导体发光器件的制作方法，包括：衬底、缓冲层、n型氮化物半导体层、有源层和p型氮化物半导体层自下而上依次生长形成外延结构；沉积电流阻挡层在p型氮化物半导体层上，利用黄光蚀刻制程定义所述电流阻挡层图案；沉积透明导电层在p型氮化物半导体层及电流阻挡层上；利用黄光蚀刻制程定义凸台图案，得到凸台；沉积绝缘层；黄光剥离制程定义P型电极和N型电极图案，同时沉积P型电极、N型电极，后利用剥离制程去除光阻，制成圆片；最后将所述圆片进行减薄、划片、裂片、测试、分选。本发明还原了N型焊盘下方的有源层，解决有源层蚀刻过多的问题，改善光电特性，发光面积变大，操作电压下降，亮度上升。
Description
技术领域
本申请涉及半导体照明技术领域，具体地说，是涉及一种III族半导体发光器件的制作方法。
背景技术
氮化镓基发光二极管的发光效率近些年得到了很大程度上的提高，但外部量子效率、电流分布均匀性已经成为制约发光二极管性能进一步提高的主要技术瓶颈。现有技术中蓝宝石衬底上氮化镓基发光二极管会因其P/N型电极均沉积于衬底同一则，其P型电极、N型电极一般包括线接合焊盘以及线电极，由于N型电极的线接合焊盘要用来焊接金球(金球直径一般为75um)，因此N型电极线接合焊盘尺寸设计的较大，这样就导致有源层蚀刻面积过大。
为了解决蓝宝石衬底上氮化镓基发光二极管存在有源层蚀刻面积过大问题，目前解决方法如下：
1、由激光剥离技术将衬底与氮化物半导体层相剥离而制造垂直式发光器件，虽然垂直结构发光二极管技术解决了传统蓝宝石衬底上氮化镓基发光二极管存在的问题，如散热、有源层蚀刻面积过大、电流分布均匀性等问题，但是衬底剥离工艺复杂，成本高昂且良率过低。
2、通过在蓝宝石衬底里形成多个蓝宝石孔，蓝宝石衬底孔壁和底部沉积一种N型半导体金属，并且每个孔被填满另一种金属以形成一个N型电极触点进而形成垂直结构发光二极管。但是此方案存在蓝宝石钻多个孔工艺复杂，成本高昂并且工艺可靠性较低等问题。
发明内容
为了解决在上述现有技术中出现的问题，本发明的目的是提供一种III族半导体发光器件的制作方法，以解决有源层蚀刻过多的问题，增加有源层从而改善光电特性，并通过提供的新结构让电流分布更均匀。
本发明提供了一种III族半导体发光器件的制作方法，包括以下步骤：
衬底、缓冲层、n型氮化物半导体层、有源层和p型氮化物半导体层自下而上依次生长形成外延结构，所述外延结构的上表面为所述p型氮化物半导体层的上表面；
沉积电流阻挡层在所述p型氮化物半导体层上，并利用黄光蚀刻制程定义所述电流阻挡层图案，再蚀刻电流阻挡层、后去除光阻，得到电流阻挡层；
沉积透明导电层在所述p型氮化物半导体层及电流阻挡层上，并利用黄光蚀刻制程定义所述透明导电层图案，再蚀刻透明导电层、最后去除光阻，得到透明导电层；
利用黄光蚀刻制程定义凸台图案，再蚀刻p型氮化物半导体层和有源层，而暴露n型氮化物半导体层，最后去除光阻，得到凸台，且凸台的上表面有电流阻挡层及透明导电层；
沉积绝缘层在透明导电层的上表面及所述凸台的表面上，利用黄光蚀刻制程定义要参于电流分布的图案，再蚀刻绝缘层，最后去除光阻；
黄光剥离制程定义P型电极和N型电极图案，同时沉积P型电极、N型电极，后利用剥离制程，再去除光阻，制成圆片，其中，所述N型电极包括：N型线电极与N型焊盘，所述N型线电极下方的有源层被蚀刻掉或所述N型线电极下方的有源层被部分蚀刻掉，所述N型焊盘沉积在所述有源层的上方，所述P型电极包括：P型焊盘与P型线电极，所述P型电极沉积在所述凸台上；
最后将所述圆片进行减薄、划片、裂片、测试、分选。
优选地，所述N型焊盘沉积于所述绝缘层上；所述N型线电极沉积于所述n型氮化物半导体层上。
优选地，所述N型焊盘沉积于所述绝缘层上；所述N型线电极沉积于所述n型氮化物半导体层及绝缘层之间。
优选地，所述N型焊盘沉积于所述绝缘层上；所述N型线电极沉积于所述绝缘层上。
优选地，所述P型焊盘沉积于所述绝缘层上；所述P型线电极沉积于所述透明导电层上、或沉积于所述透明导电层及绝缘层之间、或部分沉积于所述绝缘层上。
优选地，所述P型焊盘沉积于所述透明导电层上；所述P型线电极沉积于所述透明导电层上、或沉积于所述透明导电层及绝缘层之间、或部分沉积于所述绝缘层上。
优选地，所述P型焊盘沉积于所述绝缘层及透明导电层之间；所述P型线电极沉积于所述透明导电层上、沉积于所述透明导电层及绝缘层之间、或部分沉积于所述绝缘层上。
优选地，所述P型焊盘、N型焊盘结构相同，进一步地，
所述P型焊盘、N型焊盘、P型线电极和N型线电极为由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层、Ti层、Pt层、Ti层、Pt层以及Au层组成，或由内向外依次排列的第一Cr层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Cr层、Al层、第二Ni层、Pt层、Au层组成。
优选地，所述P型焊盘、N型焊盘、P型线电极和N型线电极的结构，进一步为，所述第一Ni层的厚度为0.4～3nm，Al层的厚度为50～300nm，中间Cr层的厚度为10～300nm，第二Ni层的厚度为10～300nm，Au层的厚度为200～3000nm，Pt层的厚度为10～300nm，Ti层的厚度为10～300nm，第一Cr层的厚度为0.4～5nm。
优选地，所述绝缘层，为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅或氮化硅中的一种或两种以上制成的绝缘层。
优选地，所述N型焊盘与所述P型焊盘之间的高度差低于或等于300nm。
与现有技术相比，本申请所述的III族半导体发光器件的制作方法，具有以下优点：
(1)本发明提供的制作方法还原了N型焊盘下方的有源层，以解决有源层蚀刻过多的问题，增加了有源层从而改善光电特性，还原了N型焊盘下方的有源层，还可以还原部分N型线电极下方的有源层，这样增加了发光面积。由于发光面积变大，所以操作电压下降，亮度上升。
(2)本发明也提供P型焊盘或N型焊盘的结构可沉积于绝缘层上方的任何位置，所以完全不参于电流分布，只有线电极参于电流分布，因此更容易设计光罩图案。本发明还原了N型焊盘下方的有源层，由于发光面积変大，透明导电层与p型氮化物半导体层的接触电阻下降，所以操作电压下降；
(3)本发明中可以定义要参于电流分布的图案，所以P型焊盘、P型线电极及N型线电极可以靠蚀刻绝缘层的区域来定义要参于电流分布的图案，所以光罩设计更容易。
(4)现有技术中的P型焊盘或N型焊盘之间的高度差达1100～1600nm，而本发明中P型焊盘和N型焊盘之间的高度差低于或等于300nm，相比现有技术本发明的比传统更有利于打线。
当然，实施本申请的方法不必一定需要同时达到以上所述的所有技术效果。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本发明提供的III族半导体发光器件的俯视图；
图2为图3中的N型焊盘沿I-J方向的剖面图；
图3a-图3c为图3中的P型焊盘沿M-N方向的剖面图；
图4a和图4b为图3中的N型焊盘沿C-D方向的剖面图；
图5a-图5d为图3中的P型线电极沿E-F方向的剖面图；
图6a-图6c为图3中的N型线电极沿G-H方向的剖面图；图7为N型线电极及其下方的有源层的俯视图；
图8a-图8b为图7中的N型线电极沿P-Q方向的剖面图；
图9a-图9e为实施例1中各步骤的产品剖面图；
图10为本发明提供的III族半导体发光器件制作流程图。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性耦接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电性耦接于所述第二装置，或通过其他装置或耦接手段间接地电性耦接至所述第二装置。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
以下结合附图对本申请作进一步详细说明，但不作为对本申请的限定。
实施例1：
如图1所示，为本实施例提供的III族半导体发光器件的俯视图，图2为图3中的N型焊盘沿I-J方向的剖面图；图3a至图3c为图1中的P型焊盘沿M-N方向的剖面图；图4a和图4b为图1中的N型焊盘沿C-D方向的剖面图；图5a至图5d为图1中的P型线电极沿E-F方向的剖面图；图6a至图6c为图1中的N型线电极沿G-H方向的剖面图；图7为N型线电极及其下方的有源层的俯视图，图7中G-H方向的剖面图对应图6a-图6c，P-Q方向的剖面图对应图8a和图8b。
制作Ⅲ族氮化物半导体发光器件，规格为650um×810um。结合图9a-图9e和图10。
S1001：衬底、缓冲层、n型氮化物半导体层、有源层和p型氮化物半导体层自下而上依次生长形成外延结构，所述外延结构的上表面为所述p型氮化物半导体层的上表面。在所述衬底1上外延生长缓冲层2，在所述缓冲层2上外延生长n型氮化物半导体层3，在所述n型氮化物半导体层3上外延生长的有源层4，在所述有源层4上外延生长p型氮化物半导体层5，此结构为外延结构。其为通过现有技术中的制作工艺得到的，在外延结构上制作芯片的方法包括以下步骤：
S1002：结构图如图9a所示，沉积电流阻挡层6在p型氮化物半导体层上，并利用黄光蚀刻制程定义所述电流阻挡层图案，再蚀刻电流阻挡层，最后去除光阻，得到电流阻挡层6。
S1003：结构图如图9b所示，沉积透明导电层7，使用电子束蒸镀法或溅镀法沉积ITO(氧化铟锡)当透明导电层7，沉积在p型氮化物半导体层5及电流阻挡层6上，得到透明导电层7，透明导电层7的厚度为10-300nm；并利用黄光蚀刻制程定义透明导电层7图案，再用蚀刻溶液蚀刻透明导电层7、最后去除光阻；再将Wafer进行高温退火，使透明导电层7与p型氮化物半导体层5之间形成良好的欧姆接触和穿透率。退火方式用快速退火炉(RTA)快速退火，温度为560℃，时间为3分钟。
S1004：
结构图如图9c所示，利用黄光蚀刻制程定义所述凸台图案，再利用ICP蚀刻p型氮化物半导体层5和有源层4，而暴露n型氮化物半导体层，最后去除光阻，得到凸台，且凸台的上表面有电流阻挡层及透明导电层，形成了具有凸台的氮化物半导体结构，凸台16的上表面即为p型氮化物半导体层5的上表面。
S1005：结构图如图9d所示，使用PECVD(等离子体增强化学气相沉积法)沉积SiO2当绝缘层15，SiO2厚度为50-300nm，其中功率为50W，压力为850mTorr，温度为200～400℃，N2O为1000sccm，N2为400sccm，5％SiH4/N2为400sccm；利用黄光蚀刻制程定义要参于电流分布的图案，再利用干法或湿法蚀刻绝缘层15，最后去除光阻。
本实施例中的绝缘层为二氧化硅，当然，还可以沉积三氧化二铝、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅或氮化硅中的一种或两种作为绝缘层，这里不做具体限定。
S1006：黄光剥离制程定义P型电极8和N型电极9(包含P型焊盘11、N型焊盘12及P型线电极13、N型线电极14)图案，使用电子束蒸镀法同时沉积P型电极8和N型电极9，再去除光阻，，制成圆片，其中，所述N型电极包括：N型线电极与N型焊盘，所述N型线电极下方的有源层被蚀刻掉或所述N型线电极下方的有源层被部分蚀刻掉，所述N型焊盘沉积在所述有源层的上方，所述P型电极包括：P型焊盘与P型线电极，所述P型电极沉 积在所述凸台上。其结构详见图9e；P型电极8和N型电极9结构相同，且均为由氮化物半导体层的表层向外依次排列的第一Ni层、Al层、第二Ni层、Pt层以及Au层，第一Ni层的厚度为0.4～3nm，Al层的厚度为150nm，第二Ni层的厚度为50nm，Pt层的厚度为60nm，Au层的厚度为1500nm；
当然，这里的P型焊盘11、N型焊盘12、P型线电极13、N型线电极14可以是结构相同的，为由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层以及Au层组成，还是可以是由内向外依次排列的第一Ni层、Al层、中间Cr层、Pt层、Au层组成，也可以是由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，也可以是由内向外依次排列的第一Ni层、Al层、Ti层、Pt层以及Au层组成，也可以是由内向外依次排列的第一Ni层、Al层、Ti层、Pt层、Ti层、Pt层、Ti层、Pt层以及Au层组成，也可以是由内向外依次排列的第一Cr层、Al层、中间Cr层、Pt层、Au层组成，还可以由内向外依次排列的第一Cr层、Al层、第二Ni层、Pt层、Au层组成，其中所述第一Ni层的厚度为0.4～3nm，Al层的厚度为50～300nm，中间Cr层的厚度为10～300nm，第二Ni层的厚度为10～300nm，Au层的厚度为200～3000nm，Pt层的厚度为10～300nm，Ti层的厚度为10～300nm，第一Cr层的厚度为0.4～5nm，这里对P型焊盘11、N型焊盘12、P型线电极13和N型线电极14的结构不做具体限定。
S1007:最后将圆片进行减薄、划片、背镀、裂片、测试、分选。
利用上述方法制得的半导体发光器件，自下而上依次设置的衬底1、缓冲层2、n型氮化物半导体层3、有源层4和p型氮化物半导体层5，这五个层构成外延结构，外延结构的上表面即为p型氮化物半导体层的上表面。凸台16上设有N型线电极14，N型线电极14与n型氮化物半导体层3相接触，如图7所示，N型线电极14下方的有源层4被部分蚀刻掉，N型线电极14还连接有N型焊盘12，该N型焊盘12沉积于有源层4上方，N型线电极14与N型焊盘12组成N型电极9。这里的发光器件还包括P型电极8，包括：P型焊盘11与P型线电极13，该P型电极8沉积于所述凸台16上。
此外，在本发明的另一实施例中还提供一种III族半导体发光器件，其自下而上依次设置的衬底1、缓冲层2、n型氮化物半导体层3、有源层4和p型氮化物半导体层5，这五个层构成外延结构，外延结构的上表面即为p型氮化物 半导体层的上表面。凸台16上设有N型线电极14，N型线电极14与n型氮化物半导体层3相接触，如图1所示，N型线电极14下方的有源层4全部被蚀刻掉，N型线电极14还连接有N型焊盘12，该N型焊盘12沉积于有源层4上方，N型线电极14与N型焊盘12组成N型电极9。这里的发光器件还包括P型电极8，包括：P型焊盘11与P型线电极13，该P型电极8沉积于所述凸台16上。
如图2至图6c、以及图8a和图8b所示，在上述III族半导体发光器件的基础上，其还设有绝缘层15和透明导电层7，透明导电层7沉积于p型氮化物半导体层5上表面，绝缘层15沉积于透明导电层7的上表面及凸台16的表面。
如图2至图6c、以及图8a和图8b中所示发光器件设有绝缘层15，该绝缘层15沉积于所述透明导电层7的上表面及所述凸台16的表面，从图中可以看出，绝缘层15将透明导电层7和凸台16全部包裹在其中以达到绝缘的目的，这里的绝缘层15的材质为绝缘材料，优选地是三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅或氮化硅中的一种或两种以上制成的绝缘层，本实施例中的绝缘材料为二氧化硅化硅，当然这里不对其材质做具体限定，也不对其绝缘材料的生产方法做具体限定，具体可以实际情况而定。
如图3a至图3c、和图5a至图5d中所示，该发光器件的P型电极8，包括：P型焊盘11和P型线电极13，其中：
P型焊盘11的位置可以有多种设置，图3a中P型焊盘11沉积于绝缘层15上，所以P型焊盘11不参与电流分布；在本发明提供的另外一个实施例中，如图3b所示，P型焊盘11沉积于透明导电层7上，所以P型焊盘11参与电流分布；在本发明提供的又一个实施例中，如图3c所示，P型焊盘11部分沉积于绝缘层15及沉积于透明导电层7之间(即同时与绝缘层15及透明导电层7接触)，所以P型焊盘11部分参与电流分布。
本发明中不对P型焊盘11的形状做具体限定，P型焊盘11可以为圆形、二十五边形、正方形或椭圆形，本实施例中P型焊盘为圆形。
P型线电极13沉积于所述透明导电层7上，如图5a所示，还可以沉积于所述透明导电层7及绝缘层15上，如图5b所示，或者部分P型线电极13的线段沉积于所述绝缘层15上，如图5c或图5d所示，且其正下方可设有所述电流阻挡层6。
需要说明的是，本实施例中的P型电极8的结构为由内而外依次排列的第一Ni层、Al层、第二Ni层、Pt层和Au层组成，其中，所述第一Ni层的厚度为0.4-3nm，所述Al层的厚度为50～300nm，所述第二Ni层的厚度为10～300nm，所述Pt层的厚度为10～300nm，所述Au层的厚度为200～3000nm。
本发明提供的发光器件，其N型电极9中的N型焊盘12和N型线电极14进一步为：
N型焊盘12沉积于绝缘层15上，这样的N型焊盘12是100％不参与电流分布的，这样的结构达到了更容易设计光罩图案的目的。
需要说明的是本发明中不对N型焊盘12的形状做具体限定，N型焊盘12可以为圆形、二十五边形、正方形或椭圆形，本实施例中的N型焊盘12为正方形。
再者，N型线电极14可以沉积于n型氮化物半导体层3上(如图6a所示)，也可以同时沉积于n型氮化物半导体层3和绝缘层15上(如图6b所示)，还可以沉积于绝缘层15上(如图6c、8a、8b所示)，如果其沉积于绝缘层15上，那么N型线电极14就完全不参与电流分布，所以图6c、8a、8b通常不单独存在，所以会和图6a、图6b一起使用。
需要说明的是，本实施例中的N型电极9的结构为由内而外依次排列的第一Ni层、Al层、第二Ni层、Pt层和Au层组成，其中，所述第一Ni层的厚度为0.4-3nm，所述Al层的厚度为50～300nm，所述第二Ni层的厚度为10～300nm，所述Pt层的厚度为10～300nm，所述Au层的厚度为200～3000nm。
由此可见，本发明中N型电极9与P型电极8的材质或结构是相同的，当然也可以不相同，这里不做具体限定。
本发明的N型焊盘12与P型焊盘11的的具体位置不做具体限定。本发明的这种结构中N型焊盘12与P型焊盘11的高度相同的，这样更有利于打线。
如图5a～图5c所示，在一III族半导体发光器件中凸台16上表面还设有电流阻挡层6，当然也可以不设置该电流阻挡层6，这里不对是否在凸台16上表面设置电流阻挡层6做具体限定。如果实施例中同时具有电流阻挡层6和透明导电层7，则所述P型线电极13沉积于所述透明导电层7上或者沉积于所述透明导7层及绝缘层15且其正下方设有所述电流阻挡层6。
如图2至图6c以及图8a和图8b所示，本实施例提供的III族半导体发光器件 在凸台16上表面还设有透明导电层7。
如图2至图6c所示发光器件还设有绝缘层15，该绝缘层15沉积于所述透明导电层7的上表面及所述凸台16的表面，从图中可以看出，绝缘层15将透明导电层7和凸台16全部包裹在其中以达到绝缘的目的，这里的绝缘层15的材质为绝缘材料，优选地是三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅或氮化硅中的一种或两种以上制成的绝缘层，本实施例中的绝缘材料为二氧化硅，当然这里不对其材质做具体限定，也不对其绝缘材料的生产方法做具体限定，具体可以实际情况而定。
该发光器件还包括P型电极8，如图3a至图3c、和图5a至图5d中所示，包括：P型焊盘11和P型线电极13，其中：
P型焊盘11的位置可以有多种设置，图3a中P型焊盘11沉积于绝缘层15上，所以P型焊盘11不参与电流分布；在本发明提供的另外一个实施例中，如图3b所示，P型焊盘11沉积于透明导电层7上，所以P型焊盘11参与电流分布；在本发明提供的又一个实施例中，如图3c所示，P型焊盘11沉积于绝缘层15及透明导电层7上，所以P型焊盘11部分参与电流分布及部分不参与电流分布。本实施例中的P型焊盘11沉积于绝缘层15上，这里不对P型焊盘11的具体位置不做具体限定。
本发明中不对P型焊盘11的形状做具体限定，P型焊盘11可以为圆形、二十五边形、正方形或椭圆形，本实施例中P型焊盘为圆形。
P型线电极13沉积于所述透明导电层7上，如图5a所示，还可以沉积于所述透明导电层7及绝缘层15上，如图5b所示，或者部分沉积于所述绝缘层15上，如图5c或图5d所示，且其正下方可设有所述电流阻挡层6。
需要说明的是，本实施例中的P型电极8的结构为由内而外依次排列的第一Ni层、Al层、第二Ni层、Pt层和Au层组成，其中，所述第一Ni层的厚度为0.4-3nm，所述Al层的厚度为50～300nm，所述第二Ni层的厚度为10～300nm，所述Pt层的厚度为10～300nm，所述Au层的厚度为200～3000nm。
本发明提供的发光器件，其N型电极9中的N型焊盘12和N型线电极14进一步为：
N型焊盘12沉积于绝缘层15上，这样的N型焊盘是100％不参与电流分布的，这样的结构达到了更容易设计光罩图案的目的。
需要说明的是本发明中不对N型焊盘12的形状做具体限定，N型焊盘12可以为圆形、二十五边形、正方形或椭圆形，本实施例中的N型焊盘12为正方形。
再者，N型线电极14可以沉积于n型氮化物半导体层3上(如图6a所示)，还可以同时沉积于n型氮化物半导体层3和绝缘层15上(如图6b所示)，还可以沉积于绝缘层15上(如图6c、8a、8b所示)，如果其沉积于绝缘层15上，那么N型线电极14就完全不参与电流分布，所以图6c、8a、8b通常不单独存在，所以会和图6a、图6b一起使用。
N型电极9为由内而外依次排列的第一Ni层、Al层、第二Ni层、Pt层和Au层组成，其中，所述第一Ni层的厚度为0.4-3nm，所述Al层的厚度为50～300nm，所述第二Ni层的厚度为10～300nm，所述Pt层的厚度为10～300nm，所述Au层的厚度为200～3000nm。
由此可见，本发明中N型电极9与P型电极8的材质或结构是相同的，当然也可以不相同，这里不做具体限定。
本发明的这种结构中N型焊盘12与P型焊盘11的高度相同的，这样更有利于打线。
实施例2：
在实施例1的基础上，图1是本实施例提供的III族半导体发光器件的俯视图，而图2至～图6c别是图3的截面图。
图3a-图3c、图4a、图4b分别是图1的P型焊盘11和N型焊盘12沿M-N及C-D剖面线之截面图，可看出P型焊盘11和N型焊盘12皆沉积于有源层4的上方，其中图3a、图4a、图4b的结构可沉积于绝缘层上方的任何位置，因为不影响电流分布，因此更容易设计光罩图案。
图3a、图4a和图4b中的P型焊盘11和N型焊盘12下方是绝缘层，所以不参于电流分布，因此此结构只有P型线电极13、N型线电极14参于电流分布。图3b的P型焊盘11皆参于电流分布。而图3c的P型焊盘11部分沉积于绝缘层15上及部分沉积于透明导电层7上，所以图3c的P型焊盘11部分不参与电流分布及部分参与电流分布。
图3a、4a的P型焊盘11和N型焊盘12下方是绝缘层，所以不参于电流分布，但是可以增加抗静电能力的良率，因为结构为线接合焊盘(金属)/绝缘层/透明导电层，此结构为电容结构，所以将此结构运用在半导体发光器件上，假设圆形焊盘的半径为50μm，圆形焊盘面积S为7.85×10-9m2，本实施例中SiO2为绝缘层，SiO2厚度d为200nm，相对介电常数εr为4，真空介电常数ε0为8.85×10-12F/m，代入电容公式C＝ε0εrS/d，得到一个圆形焊盘产生电容1.39pF，可以增加抗静电的能力。
图5a-图6c是图1的P型线电极13、N型线电极14的截面图，图5a和图5b结构可同时存在或单独存在，但图5c和图5d结构通常不单独存在，因为不参于电流分布，所以会和图5a和图5b结构一起使用，另外图6c、图8a和图8b结构通常不单独存在，因为不参于电流分布，所以会和图6a或图6b的结构一起使用。
实施例3：
本实施例提供一种具有新结构运用于Ⅲ族氮化物半导体发光器件的制作方法，发光器件的规格为650um×810um，所述Ⅲ族氮化物半导体器件包括衬底1，在所述衬底1上外延生长缓冲层2，在所述缓冲层2上外延生长n型氮化物半导体层3，在所述n型氮化物半导体层3上外延生长的有源层4，在所述有源层4上外延生长的p型氮化物半导体层5，这些方法均为现有技术的常规技术手段实现，这里不做具体限定，其芯片制作方法包括以下步骤：
第一步：沉积电流阻挡层6在p型氮化物半导体5上，并利用黄光蚀刻制程定义所述电流阻挡层图案，再蚀刻电流阻挡层、最后去除光阻，得到电流阻挡层6；
第二步：沉积透明导电层7，使用电子束蒸镀法或溅镀法沉积ITO(氧化铟锡)当透明导电层7，沉积在p型氮化物半导体层5及电流阻挡层6上，得到透明导电层7，透明导电层7的厚度为10-300nm；并利用黄光蚀刻制程定透明导电层7图案，再用蚀刻溶液蚀刻透明导电层7、最后去除光阻；再将Wafer进行高温退火，使透明导电层7与p型氮化物半导体层5之间形成良好的欧姆接触和穿透率。退火方式用快速退火炉(RTA)快速退火，温度为560℃，时间为3分钟；
第三步：利用黄光蚀刻制程定义凸台图案，再利用ICP蚀刻p型氮化物半导体层和有源层，而暴露n型氮化物半导体层，最后去除光阻，得到凸台，且凸台的上表面有电流阻挡层及透明导电层，形成了具有凸台的氮化物半导体结构；
第四步：使用PECVD(等离子体增强化学气相沉积法)沉积SiO2当绝缘层15，SiO2厚度为30-500nm，其中功率为50W，压力为850mTorr，温度为200～400℃，N2O为1000sccm，N2为400sccm，5％SiH4/N2为400sccm；利用黄光蚀刻制程定义要参于电流分布的图案，再利用干法或湿法蚀刻绝缘层15，最后去除光阻；
第五步：黄光剥离制程定义P型电极8和N型电极9(包含P型焊盘11、N型焊盘12及P型线电极13、N型线电极14)图案，使用电子束蒸镀法同时沉积P型电极8和N型电极9，再去除光阻，其结构详见图9e；P型电极8和N型电极9结构相同，且均为由氮化物半导体层的表层向外依次排列的第一Ni层、Al层、第二Ni层、Pt层以及Au层，第一Ni层的厚度为0.4～3nm，Al层的厚度为150nm，第二Ni层的厚度为50nm，Pt层的厚度为60nm，Au层的厚度为1500nm；
最后将圆片进行减薄、划片、背镀、裂片、测试、分选。
对比试验：
对比试验:为现有技术的Ⅲ族氮化物半导体发光器件：包括衬底1，在所述衬底1上外延生长缓冲层2，在所述缓冲层2上外延生长的n型氮化物半导体层3，在所述n型氮化物半导体层3上外延生长的有源层4，在所述有源层4上外延生长的p型氮化物半导体层5，在所述p型氮化物半导体5上分别沉积电流阻挡层6，透明导电层7及P型电极8(包含P型焊盘11，P型线电极13)，在通过蚀刻p型氮化物半导体层5和有源层4，而暴露n型氮化物半导体层3上形成N型电极9(包含N型焊盘12，N型线电极14)，最后沉积钝化层10。其制作流程如下：
现有的Ⅲ族氮化物半导体发光器件通过五个步骤获得，详情如下：
(1)制作凸形台面：通过蚀刻p型氮化物半导体层和有源层而暴露n型氮化物半导体层；
(2)制作电流阻挡层：沉积电流阻挡层在p型氮化物半导体层上；
(3)制作透明导电层：沉积在p型氮化物半导体层及电流阻挡层上；
(4)制作P型电极和N型电极：一起沉积P型电极以及N型电极，P型电极包括P型焊盘以及P型线电极，所述P型线电极沉积在透明导电层上，所述P型焊盘沉积在所述p型氮化物半导体层上，所述N型电极沉积在n型氮化物半导体层上；
(5)制作钝化层：最后沉积钝化层，并开孔让P型焊盘及N型电极中的N型焊盘露出。
最后将圆片进行减薄、划片、背镀、裂片、测试、分选。
试验条件与实施例1相同，将现有技术产品标号为XY1，按照实施例1提供的方法制作的产品标号S1，在同一条件下进行检测，测试结果如表1所示：
表1 S1、XY1比较数据表
从表1中可知，S1的逆向电压(输入电流为-10uA)以及漏电(输入电压为-5V)特性与XY1差不多；S1抗静电能力的良率远好于XY1；在操作电压(输入电流为280mA)方面，S1与XY1比较，电压下降0.1V；在亮度方面，S1的平均亮度为84.4lm(282mW)，XY1的平均亮度为81.1lm(271mW)，发光亮度提升了4％；综合良率>85％，稳定性好。
与现有技术相比，本申请所述的III族半导体发光器件，具有以下优点：
(1)本发明提供的制作方法还原了N型焊盘下方的有源层；以解决有源层蚀刻过多的问题，增加了有源层从而改善光电特性，还原了N型焊盘下方的有源层，还可以还原部分N型线电极下方的有源层，这样增加了发光面积。由于发光面积变大，所以操作电压下降，亮度上升。
(2)本发明也提供P型焊盘或N型焊盘的结构可沉积于绝缘层上方的任何位置，所以完全不参于电流分布，只有线电极参于电流分布，因此更容 易设计光罩图案。本发明还原了N型焊盘下方的有源层，由于发光面积変大，透明导电层与p型氮化物半导体层的接触电阻下降，所以操作电压下降；
(3)本发明中可以定义要参于电流分布的图案，所以P型焊盘、P型线电极及N型线电极14可以靠蚀刻绝缘层的区域来定义要参于电流分布的图案，所以光罩设计更容易。
(4)现有技术中的P型焊盘或N型焊盘之间的高度差达1100～1600nm，而本发明中P型焊盘和N型焊盘之间的高度差低于或等于300nm，相比现有技术本发明的比传统更有利于打线。
(5)本发明还原了N型焊盘下方的有源层，芯片尺寸越小还原N型焊盘下方的有源层占发光面积的百分比越多，所以越小尺寸操作电压下降越多，亮度上升越多。
上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述申请构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。
本发明公开了A1一种III族半导体发光器件的制作方法，其特征在于，包括以下步骤：
衬底、缓冲层、n型氮化物半导体层、有源层和p型氮化物半导体层自下而上依次生长形成外延结构，所述外延结构的上表面为所述p型氮化物半导体层的上表面；
沉积电流阻挡层在所述p型氮化物半导体层上，并利用黄光蚀刻制程定义所述电流阻挡层图案，再蚀刻电流阻挡层、后去除光阻，得到电流阻挡层；
沉积透明导电层在所述p型氮化物半导体层及电流阻挡层上，并利用黄光蚀刻制程定义所述透明导电层图案，再蚀刻透明导电层、最后去除光阻，得到透明导电层；
利用黄光蚀刻制程定义凸台图案，再蚀刻p型氮化物半导体层和有源层，而暴露n型氮化物半导体层，最后去除光阻，得到凸台，且凸台的上表面有电流阻挡层及透明导电层；
沉积绝缘层在透明导电层的上表面及所述凸台的表面上，利用黄光蚀刻制程定义要参于电流分布的图案，再蚀刻绝缘层，最后去除光阻；
黄光剥离制程定义P型电极和N型电极图案，同时沉积P型电极、N型电极，后利用剥离制程，再去除光阻，制成圆片，其中，所述N型电极包括：N型线电极与N型焊盘，所述N型线电极下方的有源层被蚀刻掉或所述N型线电极下方的有源层被部分蚀刻掉，所述N型焊盘沉积在所述有源层的上方，所述P型电极包括：P型焊盘与P型线电极，所述P型电极沉积在所述凸台上；
最后将所述圆片进行减薄、划片、裂片、测试、分选。
A2、根据权利要求A1所述的III族半导体发光器件的制作方法，其特征在于，
所述N型焊盘沉积于所述绝缘层上；
所述N型线电极沉积于所述n型氮化物半导体层上。
A3、根据权利要求A1所述的III族半导体发光器件的制作方法，其特征在于，所述N型焊盘沉积于所述绝缘层上；
所述N型线电极沉积于所述n型氮化物半导体层及绝缘层之间。
A4、根据权利要求A2或A3所述的III族半导体发光器件的制作方法，其特征在于，
所述N型焊盘沉积于所述绝缘层上；
所述N型线电极沉积于所述绝缘层上。
A5、根据权利要求A4所述的III族半导体发光器件的制作方法，其特征在于，所述P型焊盘沉积于所述绝缘层上；
所述P型线电极沉积于所述透明导电层上、或沉积于所述透明导电层及绝缘层之间、或部分沉积于所述绝缘层上。
A6、根据权利要求A4所述的III族半导体发光器件的制作方法，其特征在于，所述P型焊盘沉积于所述透明导电层上；
所述P型线电极沉积于所述透明导电层上、或沉积于所述透明导电层及绝缘层之间、或部分沉积于所述绝缘层上。
A7、根据权利要求A4所述的III族半导体发光器件的制作方法，其特征在 于，所述P型焊盘沉积于所述绝缘层及透明导电层之间；
所述P型线电极沉积于所述透明导电层上、沉积于所述透明导电层及绝缘层之间、或部分沉积于所述绝缘层上。
A8、根据权利要求A7所述的III族半导体发光器件的制作方法，其特征在于，所述P型焊盘、N型焊盘结构相同，进一步地，
所述P型焊盘、N型焊盘、P型线电极和N型线电极为由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层、Ti层、Pt层、Ti层、Pt层以及Au层组成，或由内向外依次排列的第一Cr层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Cr层、Al层、第二Ni层、Pt层、Au层组成。
A9、根据权利要求A8所述的III族半导体发光器件的制作方法，其特征在于，所述P型焊盘、N型焊盘、P型线电极和N型线电极的结构，进一步为，所述第一Ni层的厚度为0.4～3nm，Al层的厚度为50～300nm，中间Cr层的厚度为10～300nm，第二Ni层的厚度为10～300nm，Au层的厚度为200～3000nm，Pt层的厚度为10～300nm，Ti层的厚度为10～300nm，第一Cr层的厚度为0.4～5nm。
A10、根据权利要求A1所述的III族半导体发光器件的制作方法，其特征在于，所述绝缘层，为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅或氮化硅中的一种或两种以上制成的绝缘层。
A11、根据权利要求A1所述的III族半导体发光器件的制作方法，其特征在于，所述N型焊盘与所述P型焊盘之间的高度差低于或等于300nm。
Claims (10)
1.一种III族半导体发光器件的制作方法，其特征在于，包括以下步骤：
衬底、缓冲层、n型氮化物半导体层、有源层和p型氮化物半导体层自下而上依次生长形成外延结构，所述外延结构的上表面为所述p型氮化物半导体层的上表面；
沉积电流阻挡层在所述p型氮化物半导体层上，并利用黄光蚀刻制程定义所述电流阻挡层图案，再蚀刻电流阻挡层、后去除光阻，得到电流阻挡层；
沉积透明导电层在所述p型氮化物半导体层及电流阻挡层上，并利用黄光蚀刻制程定义所述透明导电层图案，再蚀刻透明导电层、最后去除光阻，得到透明导电层；
利用黄光蚀刻制程定义凸台图案，再蚀刻p型氮化物半导体层和有源层，而暴露n型氮化物半导体层，最后去除光阻，得到凸台，且凸台的上表面有电流阻挡层及透明导电层；
沉积绝缘层在透明导电层的上表面及所述凸台的表面上，利用黄光蚀刻制程定义要参于电流分布的图案，再蚀刻绝缘层，最后去除光阻；
黄光剥离制程定义P型电极和N型电极图案，同时沉积P型电极、N型电极，后利用剥离制程，再去除光阻，制成圆片，其中，所述N型电极包括：N型线电极与N型焊盘，所述N型线电极下方的有源层被蚀刻掉或所述N型线电极下方的有源层被部分蚀刻掉，所述N型焊盘沉积在所述有源层的上方，所述P型电极包括：P型焊盘与P型线电极，所述P型电极沉积在所述凸台上；
最后将所述圆片进行减薄、划片、裂片、测试、分选。
2.根据权利要求1所述的III族半导体发光器件的制作方法，其特征在于，
所述N型焊盘沉积于所述绝缘层上；
所述N型线电极沉积于所述n型氮化物半导体层上。
3.根据权利要求1所述的III族半导体发光器件的制作方法，其特征在于，
所述N型焊盘沉积于所述绝缘层上；
所述N型线电极沉积于所述n型氮化物半导体层及绝缘层之间。
4.根据权利要求2或3所述的III族半导体发光器件的制作方法，其特征在于，
所述N型焊盘沉积于所述绝缘层上；
所述N型线电极沉积于所述绝缘层上。
5.根据权利要求4所述的III族半导体发光器件的制作方法，其特征在于，
所述P型焊盘沉积于所述绝缘层上；
所述P型线电极沉积于所述透明导电层上、或沉积于所述透明导电层及绝缘层之间、或部分沉积于所述绝缘层上。
6.根据权利要求4所述的III族半导体发光器件的制作方法，其特征在于，
所述P型焊盘沉积于所述透明导电层上；
所述P型线电极沉积于所述透明导电层上、或沉积于所述透明导电层及绝缘层之间、或部分沉积于所述绝缘层上。
7.根据权利要求4所述的III族半导体发光器件的制作方法，其特征在于，
所述P型焊盘沉积于所述绝缘层及透明导电层之间；
所述P型线电极沉积于所述透明导电层上、沉积于所述透明导电层及绝缘层之间、或部分沉积于所述绝缘层上。
8.根据权利要求7所述的III族半导体发光器件的制作方法，其特征在于，所述P型焊盘、N型焊盘结构相同，进一步地，
所述P型焊盘、N型焊盘、P型线电极和N型线电极为由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层、Ti层、Pt层、Ti层、Pt层以及Au层组成，或由内向外依次排列的第一Cr层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Cr层、Al层、第二Ni层、Pt层、Au层组成。
9.根据权利要求8所述的III族半导体发光器件的制作方法，其特征在于，所述P型焊盘、N型焊盘、P型线电极和N型线电极的结构，进一步为，所述第一Ni层的厚度为0.4～3nm，Al层的厚度为50～300nm，中间Cr层的厚度为10～300nm，第二Ni层的厚度为10～300nm，Au层的厚度为200～3000nm，Pt层的厚度为10～300nm，Ti层的厚度为10～300nm，第一Cr层的厚度为0.4～5nm。
10.根据权利要求1所述的III族半导体发光器件的制作方法，其特征在于，所述绝缘层，为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅或氮化硅中的一种或两种以上制成的绝缘层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510027679.8A CN104576868B (zh) | 2015-01-20 | 2015-01-20 | 一种 iii 族半导体发光器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510027679.8A CN104576868B (zh) | 2015-01-20 | 2015-01-20 | 一种 iii 族半导体发光器件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104576868A true CN104576868A (zh) | 2015-04-29 |
| CN104576868B CN104576868B (zh) | 2017-11-17 |
Family
ID=53092489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510027679.8A Active CN104576868B (zh) | 2015-01-20 | 2015-01-20 | 一种 iii 族半导体发光器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104576868B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104810439A (zh) * | 2015-05-05 | 2015-07-29 | 湘能华磊光电股份有限公司 | 一种iii族半导体发光器件的制作方法 |
| CN108133999A (zh) * | 2017-12-22 | 2018-06-08 | 湘能华磊光电股份有限公司 | 一种led芯片结构及其制备方法 |
| CN111799354A (zh) * | 2020-06-11 | 2020-10-20 | 淮安澳洋顺昌光电技术有限公司 | 一种高推力值的MiniLED芯片制备方法 |
| CN111799353A (zh) * | 2020-06-11 | 2020-10-20 | 淮安澳洋顺昌光电技术有限公司 | 一种制备MiniLED芯片的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101097978A (zh) * | 2007-06-26 | 2008-01-02 | 上海大学 | 铜互连倒装芯片发光二极管及其制备方法 |
| CN102569585A (zh) * | 2012-02-24 | 2012-07-11 | 余丽 | 一种led芯片 |
| CN103222074A (zh) * | 2010-11-18 | 2013-07-24 | 首尔Opto仪器股份有限公司 | 具有电极焊盘的发光二极管芯片 |
-
2015
- 2015-01-20 CN CN201510027679.8A patent/CN104576868B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101097978A (zh) * | 2007-06-26 | 2008-01-02 | 上海大学 | 铜互连倒装芯片发光二极管及其制备方法 |
| CN103222074A (zh) * | 2010-11-18 | 2013-07-24 | 首尔Opto仪器股份有限公司 | 具有电极焊盘的发光二极管芯片 |
| CN102569585A (zh) * | 2012-02-24 | 2012-07-11 | 余丽 | 一种led芯片 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104810439A (zh) * | 2015-05-05 | 2015-07-29 | 湘能华磊光电股份有限公司 | 一种iii族半导体发光器件的制作方法 |
| CN108133999A (zh) * | 2017-12-22 | 2018-06-08 | 湘能华磊光电股份有限公司 | 一种led芯片结构及其制备方法 |
| CN111799354A (zh) * | 2020-06-11 | 2020-10-20 | 淮安澳洋顺昌光电技术有限公司 | 一种高推力值的MiniLED芯片制备方法 |
| CN111799353A (zh) * | 2020-06-11 | 2020-10-20 | 淮安澳洋顺昌光电技术有限公司 | 一种制备MiniLED芯片的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104576868B (zh) | 2017-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9893040B2 (en) | Flip-chip structure of group III semiconductor light emitting device | |
| CN104538513B (zh) | 一种 iii 族半导体发光器件的制作方法 | |
| US20170133549A1 (en) | Manufacturing method of flip-chip structure of iii group semiconductor light emitting device | |
| CN104659177A (zh) | 一种 iii 族半导体发光器件 | |
| CN101789478B (zh) | 一种发光二极管芯片及其制造方法 | |
| CN104821351A (zh) | Iii族半导体发光器件倒装结构的制作方法 | |
| CN104810439A (zh) | 一种iii族半导体发光器件的制作方法 | |
| JP2012044171A (ja) | 発光ダイオード構造及びその製造方法 | |
| CN104821350A (zh) | Iii族半导体发光器件倒装结构的制作方法 | |
| CN104037294B (zh) | GaN基发光二极管及其制作方法 | |
| CN104576868A (zh) | 一种iii族半导体发光器件的制作方法 | |
| CN106784192A (zh) | 一种发光二极管芯片及其制作方法 | |
| CN106058003B (zh) | 一种提升led芯片亮度的方法 | |
| CN104576851A (zh) | 一种iii族半导体发光器件的制作方法 | |
| CN106159057A (zh) | Led芯片及其制作方法 | |
| CN108470809A (zh) | 具有透明导电层复合膜组的led芯片及其制作方法 | |
| CN104576867A (zh) | 一种iii族半导体发光器件的制作方法 | |
| CN104795481B (zh) | 发光二极管及其制作方法 | |
| CN107134470B (zh) | 照明装置的倒装结构及其制作方法 | |
| CN108110107A (zh) | 一种led芯片的制作方法 | |
| CN102956784A (zh) | 发光二极管结构及其制造方法 | |
| CN203260616U (zh) | Led芯片 | |
| CN106848027B (zh) | 高可靠性垂直倒装led芯片的制备方法 | |
| TW201143078A (en) | Light emitting diode module with bridging electrode and manufacturing method thereof | |
| CN116960252A (zh) | 一种led芯片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |