CN108133999A - 一种led芯片结构及其制备方法 - Google Patents
一种led芯片结构及其制备方法 Download PDFInfo
- Publication number
- CN108133999A CN108133999A CN201711401586.2A CN201711401586A CN108133999A CN 108133999 A CN108133999 A CN 108133999A CN 201711401586 A CN201711401586 A CN 201711401586A CN 108133999 A CN108133999 A CN 108133999A
- Authority
- CN
- China
- Prior art keywords
- type
- electrode
- barrier layer
- current barrier
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 30
- 230000004888 barrier function Effects 0.000 claims abstract description 138
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 31
- 229910052681 coesite Inorganic materials 0.000 claims description 22
- 229910052906 cristobalite Inorganic materials 0.000 claims description 22
- 229910052682 stishovite Inorganic materials 0.000 claims description 22
- 229910052905 tridymite Inorganic materials 0.000 claims description 22
- 238000005520 cutting process Methods 0.000 claims description 20
- 239000000377 silicon dioxide Substances 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- 238000001259 photo etching Methods 0.000 claims description 16
- 230000008878 coupling Effects 0.000 claims description 14
- 238000010168 coupling process Methods 0.000 claims description 14
- 238000005859 coupling reaction Methods 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 13
- 230000005611 electricity Effects 0.000 claims description 12
- 229910015844 BCl3 Inorganic materials 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 238000001883 metal evaporation Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 7
- 238000005275 alloying Methods 0.000 claims description 7
- 229910052594 sapphire Inorganic materials 0.000 claims description 7
- 239000010980 sapphire Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 28
- 230000000694 effects Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 206010054949 Metaplasia Diseases 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 238000009776 industrial production Methods 0.000 description 2
- 230000015689 metaplastic ossification Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申请提供了一种LED芯片结构及其制备方法，LED芯片结构，包括：衬底、外延片、电流阻挡层、电流扩展层、P型电极、N型电极和透明绝缘层；外延片包括依次生长在衬底上的缓冲层、N‑GaN层、多量子阱层、P‑GaN层；P型电极与P‑GaN层电连接；N型电极与N‑GaN层电连接；其中，电流阻挡层为图形化的电流阻挡层，图形化电流阻挡层的图案为多个均匀排布的凹槽，凹槽位于电流阻挡层远离衬底的一面上。本申请中图形化电流阻挡层有利于电流在电流扩展层的扩展，增加LED芯片的出光角度和提高芯片出光效率，进而提升LED芯片的亮度。
Description
技术领域
本发明属于LED技术领域，具体涉及一种LED芯片结构及其制备方法。
背景技术
随着半导体行业技术的不断革新以及半导体产品的普及应用，现如今LED芯片已经在人们日常生活中的各个领域起着重要的作用。尤其是在日常照明、显示器、手机、指示灯等方面，LED芯片得到了广泛应用。目前为止，制备高亮度、高可靠性的LED芯片成为行业的主流发展方向，同时也成为工程技术人员必须面临的技术挑战。
电流扩展层作为LED芯片中的结构之一，起到扩展电流的作用，电流扩展层对电流的扩展能力，是影响LED芯片亮度的因素之一，为了提高LED芯片的亮度，需要进一步提高电流扩展层对电流的扩展能力。
因此，针对上述问题，提供一种LED芯片结构及其制备方法，是本技术领域亟待解决的技术问题。
发明内容
有鉴于此，本发明提供了一种LED芯片结构及其制备方法，能够改善LED芯片提高电流扩展层对电流的扩展能力，从而提高芯片的出光效率。
为解决上述技术问题，本发明提供了一种LED芯片结构，包括：
衬底；
外延片，包括：依次生长在所述衬底上的缓冲层、N-GaN层、多量子阱层、P-GaN层，所述外延片的厚度为5.0-7.5um；
电流阻挡层，位于所述P-GaN上，所述电流阻挡层的厚度为
电流扩展层，位于所述电流阻挡层上，所述电流扩展层的厚度为
P型电极，包括P型焊盘和P型线电极，P型焊盘和P型线电极电连接，P型焊盘依次贯穿透明绝缘层、电流扩展层和电流阻挡层，P型电极与P-GaN层电连接；
N型电极，包括N型焊盘和N型线电极，N型焊盘和N型线电极电连接，N型电极与N-GaN层电连接；
透明绝缘层，位于所述电流扩展层上，覆盖除所述P型焊盘、所述N型焊盘以外的区域，所述透明绝缘层包括SiO2、Si3N4中的至少一种；
其中，所述电流阻挡层为图形化的电流阻挡层，所述图形化电流阻挡层的图案为多个均匀排布的凹槽，所述凹槽位于所述电流阻挡层远离所述衬底的一面上，所述凹槽的刻蚀深度为
进一步地，所述凹槽，包括：倒置圆锥形槽、圆柱形槽、弧形槽或长方形槽中至少一种。
进一步地，所述电流阻挡层，包括SiO2和/或Si3N4。
进一步地，所述衬底，包括：蓝宝石衬底、SiC衬底、Si衬底、GaN衬底、ZnO衬底。
为解决上述技术问题，本发明还提供了一种LED芯片制备方法，包括：
在衬底上形成外延片：在衬底上依次生长缓冲层、N-GaN层、多量子阱层、P-GaN层以获得外延片，所述外延片的厚度为5.0-7.5um；
生长厚度为的电流阻挡层；
采用正性光刻胶，通过黄光光刻工艺在所述电流阻挡层上制备出光刻图形，利用感应耦合等离子体刻蚀设备，在上射频为150-300W，下射频为50-200W，真空度为2-6mTorr，Cl2：BCl3＝2～5∶1的条件下，对所述电流阻挡层进行刻蚀，以获得图形化电流阻挡层，所述图形化电流阻挡层的图案为多个均匀排布的凹槽，所述凹槽位于所述电流阻挡层远离所述衬底的一面上，所述凹槽的刻蚀深度为
生长电流扩展层，所述电流扩展层的厚度为
通过感应耦合等离子体刻蚀(ICP)设备刻蚀出切割道和N电极区，其中，所述切割道用于限定所述LED芯片的边沿，所述N电极区暴露所述N-GaN层，所述P电极区暴露所述P-GaN层；
采用黄光刻蚀工艺刻蚀出P电极区，所述P电极区暴露所述P-GaN层，采用金属蒸镀工艺，制作P型电极和N型电极，并利用炉管合金工艺，在温度为250℃-350℃的条件下对所述进行P型电极和所述N型电极进行金属合金化处理，其中，所述P型电极，包括P型焊盘和P型线电极，所述P型焊盘和所述P型线电极电连接，所述P型焊盘依次贯穿所述透明绝缘层、所述电流扩展层和所述电流阻挡层，所述P型电极与所述P-GaN层电连接；所述N型电极，包括N型焊盘和N型线电极，所述N型焊盘和所述N型线电极电连接，所述N型电极与所述N-GaN层电连接；生长透明绝缘层：在所述P型焊盘和所述N型焊盘以外的区域，采用黄光光刻工艺和PECVD制备出一层透明绝缘层，所述透明绝缘层位于电流扩展层上，所述透明绝缘层包括SiO2、Si3N4中的至少一种。
进一步地，包括依次进行的如下步骤：
在衬底上形成外延片：在衬底上依次生长缓冲层、N-GaN层、多量子阱层、P-GaN层以获得外延片，所述外延片的厚度为5.0-7.5um；
生长厚度为的电流阻挡层；
采用正性光刻胶，通过黄光光刻工艺在所述电流阻挡层上制备出光刻图形，利用感应耦合等离子体刻蚀设备，在上射频为150-300W，下射频为50-200W，真空度为2-6mTorr，Cl2：BCl3＝2～5∶1的条件下，对所述电流阻挡层进行刻蚀，以获得图形化电流阻挡层，所述图形化电流阻挡层的图案为多个均匀排布的凹槽，所述凹槽位于所述电流阻挡层远离所述衬底的一面上，所述凹槽的刻蚀深度为
生长电流扩展层，所述电流扩展层的厚度为
采用黄光刻蚀工艺刻蚀出P电极区，所述P电极区暴露所述P-GaN层，采用金属蒸镀工艺，制作P型电极和N型电极，并利用炉管合金工艺，在温度为250℃-350℃的条件下对所述进行P型电极和所述N型电极进行金属合金化处理，其中，所述P型电极，包括P型焊盘和P型线电极，所述P型焊盘和所述P型线电极电连接，所述P型焊盘依次贯穿所述透明绝缘层、所述电流扩展层和所述电流阻挡层，所述P型电极与所述P-GaN层电连接；所述N型电极，包括N型焊盘和N型线电极，所述N型焊盘和所述N型线电极电连接，所述N型电极与所述N-GaN层电连接；
生长透明绝缘层：在所述P型焊盘和所述N型焊盘以外的区域，采用黄光光刻工艺和PECVD制备出一层透明绝缘层，所述透明绝缘层位于电流扩展层上，所述透明绝缘层包括SiO2、Si3N4中的至少一种。
进一步地，包括依次进行的如下步骤：
在衬底上形成外延片：在衬底上依次生长缓冲层、N-GaN层、多量子阱层、P-GaN层以获得外延片，所述外延片的厚度为5.0-7.5um；
通过感应耦合等离子体刻蚀(ICP)设备刻蚀出切割道和N电极区，其中，所述切割道用于限定所述LED芯片的边沿，所述N电极区暴露所述N-GaN层，所述P电极区暴露所述P-GaN层；
生长厚度为的电流阻挡层；
采用正性光刻胶，通过黄光光刻工艺在所述电流阻挡层上制备出光刻图形，利用感应耦合等离子体刻蚀设备，在上射频为150-300W，下射频为50-200W，真空度为2-6mTorr，Cl2：BCl3＝2～5∶1的条件下，对所述电流阻挡层进行刻蚀，以获得图形化电流阻挡层，所述图形化电流阻挡层的图案为多个均匀排布的凹槽，所述凹槽位于所述电流阻挡层远离所述衬底的一面上，所述凹槽的刻蚀深度为
生长电流扩展层，所述电流扩展层的厚度为
采用黄光刻蚀工艺刻蚀出P电极区，所述P电极区暴露所述P-GaN层，采用金属蒸镀工艺，制作P型电极和N型电极，并利用炉管合金工艺，在温度为250℃-350℃的条件下对所述进行P型电极和所述N型电极进行金属合金化处理，其中，所述P型电极，包括P型焊盘和P型线电极，所述P型焊盘和所述P型线电极电连接，所述P型焊盘依次贯穿所述透明绝缘层、所述电流扩展层和所述电流阻挡层，所述P型电极与所述P-GaN层电连接；所述N型电极，包括N型焊盘和N型线电极，所述N型焊盘和所述N型线电极电连接，所述N型电极与所述N-GaN层电连接；
生长透明绝缘层：在所述P型焊盘和所述N型焊盘以外的区域，采用黄光光刻工艺和PECVD制备出一层透明绝缘层，所述透明绝缘层位于电流扩展层上，所述透明绝缘层包括SiO2和/或Si3N4。
进一步地，所述凹槽，包括：倒置圆锥形槽、圆柱形槽、弧形槽或长方形槽中至少一种。
进一步地，所述电流阻挡层，包括SiO2和/或Si3N4。
进一步地，所述衬底，包括：蓝宝石衬底、SiC衬底、Si衬底、GaN衬底、ZnO衬底。
与现有技术相比，本申请所述的LED芯片结构及其制备方法，达到了如下效果：
(1)本发明提供的LED芯片结构及其制备方法，由于图形化电流阻挡层的存在，有利于电流在电流扩展层的扩展。
(2)本发明提供的LED芯片结构及其制备方法，能够增加LED芯片的出光角度和提高芯片出光效率，进而提升LED芯片的亮度，亮度可以提高0.5％-1％
(3)本发明提供的LED芯片结构及其制备方法，由于图形化电流阻挡层的存在，增加了电流扩展层与电流阻挡层的接触面积，从而增加了电流扩展层与电流阻挡层的粘附力，同时也增加了LED芯片电极的粘附力。
(4)本发明的LED芯片制备方法，具有工业生产简单、工艺路线简洁、能够实现批量化生产的优点。
当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例1中的LED芯片的俯视示意图；
图2为图1中LED芯片沿A-A线的截面示意图；
图3为本发明实施例2中的一种LED芯片制备方法的流程图；
图4为本发明实施例2中的步骤S101的示意图；
图5为本发明实施例2中的步骤S102的示意图；
图6为本发明实施例2中的步骤S103的示意图；
图7为本发明实施例2中的步骤S104的示意图；
图8为本发明实施例2中的步骤S105的示意图；
图9为本发明实施例2中的步骤S106的示意图；
图10为本发明实施例2中的步骤S107的示意图；
图11为本发明实施例3中的一种LED芯片制备方法的流程图；
图12为本发明实施例3中的步骤S201的示意图；
图13为本发明实施例3中的步骤S202的示意图；
图14为本发明实施例3中的步骤S203的示意图；
图15为本发明实施例3中的步骤S204的示意图；
图16为本发明实施例3中的步骤S205的示意图；
图17为本发明实施例3中的步骤S206的示意图；
图18为本发明实施例3中的步骤S207的示意图。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性耦接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电性耦接于所述第二装置，或通过其他装置或耦接手段间接地电性耦接至所述第二装置。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
另外，本说明书并没有将权利要求书公开的构件和方法步骤限定于实施方式的构件和方法步骤。特别是，在实施方式中记载的结构部件的尺寸、材质、形状、其结构顺序和邻接顺序以及制造方法等只要没有具体的限定，就仅作为说明例，而不是将本发明的范围限定于此。附图中所示的结构部件的大小和位置关系是为了清楚地进行说明而放大示出。
以下结合附图对本申请作进一步详细说明，但不作为对本申请的限定。
实施例1
电流扩展层作为LED芯片中的结构之一，起到扩展电流的作用，电流扩展层对电流的扩展能力，是影响LED芯片亮度的因素之一，为了提高LED芯片的亮度，需要进一步提高电流扩展层对电流的扩展能力。针对上述问题，本实施例提供一种LED芯片结构，以下进行详细说明。
图1为本发明实施例1中的LED芯片的俯视示意图。请参见图1，LED芯片包括P型电极9和N型电极10，其中，P型电极9所在的区域为P电极区，N型电极10所在的区域为N电极区。P型电极9包括P型焊盘901和P型线电极902，P型焊盘901和P型线电极902电连接，其中，P型线电极902被透明绝缘层8覆盖，而P型焊盘901贯穿透明绝缘层，P型焊盘901用于与电源实现电连接。N型电极10包括N型焊盘1001和N型线电极1002，N型焊盘1001和N型线电极1002电连接，其中，N型线电极1002被透明绝缘层8覆盖，而N型焊盘1001贯穿透明绝缘层，N焊盘1001用于与电源实现电连接。也就是电源的正负极分别与P型焊盘901、N焊盘1001电连接，从而为LED芯片提供驱动电压。需要说明的是，图1中的LED芯片仅为示例性说明，P型电极9和N型电极10所在的位置可根据实际需求进行设计，本发明对此并不做限制。
图2为图1中LED芯片沿A-A线的截面示意图。请参见图2，该LED芯片结构，包括：
衬底1；
外延片，包括：依次生长在衬底1上的缓冲层2、N-GaN层3、多量子阱层4和P-GaN层5，外延片的厚度为5.0-7.5um；
电流阻挡层6，位于P-GaN层5上，电流阻挡层的厚度为
电流扩展层7，位于电流阻挡层6上，电流扩展层7的厚度为
透明绝缘层8，覆盖电流扩展层6。
P型电极9，包括P型焊盘901和P型线电极902，P型焊盘901和P型线电极902电连接，P型焊盘901依次贯穿透明绝缘层8、电流扩展层7和电流阻挡层6，P型电极9与P-GaN层5电连接。
N型电极10，包括N型焊盘1001和N型线电极1002，N型焊盘1001和N型线电极1002电连接，N型电极10与N-GaN层3电连接。
其中，电流阻挡层6为图形化的电流阻挡层，图形化电流阻挡层的图案为多个均匀排布的凹槽601，凹槽位于电流阻挡层6远离衬底1的一面上，凹槽6的刻蚀深度为
需要说明的是，电流阻挡层位于P电极区周围，并非完整覆盖P-GaN层。
本实施例提供的LED芯片结构，由于图形化电流阻挡层的存在，有利于电流在电流扩展层的扩展；图形化电流阻挡层能够增加LED芯片的出光角度和提高芯片出光效率，进而提升LED芯片的亮度，亮度可以提高0.5％-1％；图形化电流阻挡层的增加了电流扩展层与电流阻挡层的接触面积，从而增加了电流扩展层与电流阻挡层的粘附力，同时也增加了LED芯片电极的粘附力。
可选地，凹槽601包括：倒置圆锥形槽、圆柱形槽、弧形槽或长方形槽中至少一种。均匀分布的多个凹槽可以只具有一种形状，也可以同时具有两种或者两种以上的形状。以一个具体的实施方式进行说明，将电流阻挡层进行图形化处理后，图形化电流阻挡层上具有多个呈阵列排布的倒置圆锥形槽。当然，凹槽的具体排列方式及凹槽的形状，可根据实际的需求进行设计，从而提高电流扩展层对电流的扩展能力，增加LED芯片的出光角度和提高芯片出光效率，增加电流扩展层与电流阻挡层的粘附力。
可选地，电流阻挡层6，包括SiO2和/或Si3N4。可根据实际应用需求选择不同的衬底材料。
可选地，衬底1包括：蓝宝石衬底、SiC衬底、Si衬底、GaN衬底、ZnO衬底。可根据实际应用需求选择不同的衬底材料。
实施例2
为了制备本发明提供的LED芯片，本实施例提供了一种LED芯片制备方法，以下进行详细说明。
图3为本发明实施例2中的一种LED芯片制备方法的流程图。请参见图3，该制备方法，包括：
步骤S101：在衬底上生长外延片
图4为本发明实施例2中的步骤S101的示意图。请参见图4，在衬底1上依次生长缓冲层2、N-GaN层3、多量子阱层4、P-GaN层5以获得外延片，外延片的厚度为5.0-7.5um。外延片的生长条件请参考现有技术，本发明对此不作赘述。衬底1可以为蓝宝石衬底、SiC衬底、Si衬底、GaN衬底、ZnO衬底，可根据实际生长需求进行选择。
步骤S102：生长电流阻挡层
图5为本发明实施例2中的步骤S102的示意图。请参见图5，在外延片上生长一层SiO2作为电流阻挡层6，电流阻挡层6的厚度为也可以生长一层Si3N4作为电流阻挡层，当然，电流阻挡层6也可以包括SiO2和Si3N4。对于电流阻挡层6的具体材料本发明不作具体限制。
步骤S103：对电流阻挡层进行图形化处理以获得图形化电流阻挡层
图6为本发明实施例2中的步骤S103的示意图。请参见图6，采用正性光刻胶，通过黄光光刻工艺在电流阻挡层6上制备出光刻图形，利用感应耦合等离子体刻蚀设备，在上射频为150-300W，下射频为50-200W，真空度为2-6mTorr，Cl2：BCl3＝2～5∶1的条件下，对电流阻挡层进行刻蚀，以获得图形化电流阻挡层，图形化电流阻挡层的图案为多个均匀排布的凹槽601，凹槽601位于电流阻挡层6远离衬底的一面上，凹槽601的刻蚀深度为
可选地，凹槽601包括：倒置圆锥形槽、圆柱形槽、弧形槽或长方形槽中至少一种。均匀分布的多个凹槽601可以只具有一种形状，也可以同时具有两种或者两种以上的形状。以一个具体的实施方式进行说明，将电流阻挡层6进行图形化处理后，图形化电流阻挡层上具有多个呈阵列排布的倒置圆锥形槽。当然，凹槽601的具体排列方式及凹槽601的形状，可根据实际的需求进行设计，从而提高电流扩展层对电流的扩展能力，增加LED芯片的出光角度和提高芯片出光效率，增加电流扩展层与电流阻挡层的粘附力。
步骤S104：生长电流扩展层
图7为本发明实施例2中的步骤S104的示意图。请参见图7，在本发明中，电流扩展层7的厚度为在本实施例中，电流扩展层7材料为氧化铟锡(ITO)，当然，也可以是满足使用需求的其他材料。需要说明的是，由于电流阻挡层6进行了图形化处理，使得电流扩展层7远离衬底的一面上并非平滑的，而是粗糙平面，从而使透明绝缘层与电流扩展层的接触面积增大，有利于提高透明绝缘层与电流扩展层的粘附力。
步骤S105：刻蚀N电极区及切割道
图8为本发明实施例2中的步骤S105的示意图。请参见图8，通过感应耦合等离子体刻蚀(ICP)设备刻蚀出切割道c和N电极区b其中，切割道c用于限定LED芯片的边沿，N电极区b暴露N-GaN层3。需要说明的是，在制作LED芯片时，通常是在在衬底的一侧整体生长外延片等结构，再通过刻蚀技术，根据设计需求，刻蚀出芯片的形貌，也就是芯片的边沿位置即为切割道，而在衬底上生长的外延片可刻蚀出多个芯片。
步骤S106：黄光刻蚀P电极区，制作P型电极和N型电极
图9为本发明实施例2中的步骤S106的示意图。请参见图9，采用黄光刻蚀工艺刻蚀出P电极区，P电极区暴露P-GaN层5，采用金属蒸镀工艺，制作P型电极9和N型电极10，并利用炉管合金工艺，在温度为250℃-350℃的条件下对进行P型电极和N型电极进行金属合金化处理，其中，N型电极10位于N电极区且与N-GaN层3电连接，P型电极9位于P电极区且与P-GaN层5电连接。其中，P型电极9包括P型焊盘和P型线电极，P型焊盘和P型线电极电连接；N型电极10包括N型焊盘和N型线电极，N型焊盘和N型线电极电连接。
步骤S107：生长透明绝缘层
图10为本发明实施例2中的步骤S107的示意图。请参见图10，在P型焊盘和N型焊盘以外的区域，采用黄光光刻工艺和PECVD制备出一层透明绝缘层8，透明绝缘层8包括SiO2、Si3N4中的至少一种。透明绝缘层既能起到绝缘作用，又能对电流扩展层、P型线电极、N型线电极等起到保护作用，同时，具有良好的透光性能。
在完成步骤S107后，需要通过研磨、精抛、背镀、切割、裂片、点测、分选等工艺制备出LED芯片。
本实施例提供的LED芯片的制作方法，由于图形化电流阻挡层的存在，有利于电流在电流扩展层的扩展；图形化电流阻挡层能够增加LED芯片的出光角度和提高芯片出光效率，进而提升LED芯片的亮度，亮度可以提高0.5％-1％；图形化电流阻挡层的增加了电流扩展层与电流阻挡层的接触面积，从而增加了电流扩展层与电流阻挡层的粘附力，同时也增加了LED芯片电极的粘附力。
实施例3
为了制备本发明提供的LED芯片，本实施例提供了一种LED芯片制备方法，以下进行详细说明。
图11为本发明实施例3中的一种LED芯片制备方法的流程图。请参见图3，该制备方法，包括：
步骤S201：在衬底上生长外延片
图12为本发明实施例3中的步骤S201的示意图。请参见图12，在衬底1上依次生长缓冲层2、N-GaN层3、多量子阱层4、P-GaN层5以获得外延片，外延片的厚度为5.0-7.5um。外延片的生长条件请参考现有技术，本发明对此不作赘述。衬底1可以为蓝宝石衬底、SiC衬底、Si衬底、GaN衬底、ZnO衬底，可根据实际生长需求进行选择。
步骤S202：刻蚀N电极区及切割道
图13为本发明实施例3中的步骤S202的示意图。请参见图13，通过感应耦合等离子体刻蚀(ICP)设备刻蚀出切割道c和N电极区b其中，切割道c用于限定LED芯片的边沿，N电极区b暴露N-GaN层3，P电极区a暴露P-GaN层5。需要说明的是，在制作LED芯片时，通常是在在衬底的一侧整体生长外延片等结构，再通过刻蚀技术，根据设计需求，刻蚀出芯片的形貌，也就是芯片的边沿位置即为切割道，而在衬底上生长的外延片可刻蚀出多个芯片。需要说明的是，暴露出N-GaN层是指至少暴露N-GaN层远离衬底的一面，也可以继续进行以刻蚀掉部分N-GaN层本发明对此不作具体限制。
步骤S203：生长电流阻挡层
图14为本发明实施例3中的步骤S203的示意图。请参见图14，在外延片上生长一层SiO2作为电流阻挡层6，电流阻挡层6的厚度为也可以生长一层Si3N4作为电流阻挡层6，当然，电流阻挡层6也可以包括SiO2和Si3N4。对于电流阻挡层6的具体材料本发明不作具体限制。
步骤S202：对电流阻挡层进行图形化处理以获得图形化电流阻挡层
图15为本发明实施例3中的步骤S204的示意图。请参见图15，采用正性光刻胶，通过黄光光刻工艺在电流阻挡层6上制备出光刻图形，利用感应耦合等离子体刻蚀设备，在上射频为150-300W，下射频为50-200W，真空度为2-6mTorr，Cl2：BCl3＝2～5∶1的条件下，对电流阻挡层6进行刻蚀，以获得图形化电流阻挡层，图形化电流阻挡层的图案为多个均匀排布的凹槽601，凹槽601位于电流阻挡层6远离衬底的一面上，凹槽601的刻蚀深度为
可选地，凹槽601包括：倒置圆锥形槽、圆柱形槽、弧形槽或长方形槽中至少一种。均匀分布的多个凹槽601可以只具有一种形状，也可以同时具有两种或者两种以上的形状。以一个具体的实施方式进行说明，将电流阻挡层6进行图形化处理后，图形化电流阻挡层上具有多个呈阵列排布的倒置圆锥形槽。当然，凹槽601的具体排列方式及凹槽601的形状，可根据实际的需求进行设计，从而提高电流扩展层对电流的扩展能力，增加LED芯片的出光角度和提高芯片出光效率，增加电流扩展层与电流阻挡层的粘附力。
步骤S205：生长电流扩展层
图16为本发明实施例3中的步骤S205的示意图。请参见图16，在本发明中，电流扩展层7的厚度为在本实施例中，电流扩展层7的材料为氧化铟锡(ITO)，当然，也可以是满足使用需求的其他材料。需要说明的是，由于电流阻挡层6进行了图形化处理，使得电流扩展层7远离衬底的一面上并非平滑的，而是粗糙平面，透明绝缘层与电流扩展层的接触面积增大，有利于提高透明绝缘层与电流扩展层的粘附力。
步骤S206：黄光刻蚀P电极区，制作P型电极和N型电极
图17为本发明实施例3中的步骤S206的示意图。请参见图17，采用黄光刻蚀工艺刻蚀出P电极区，P电极区暴露P-GaN层5，采用金属蒸镀工艺，制作P型电极9和N型电极10，并利用炉管合金工艺，在温度为250℃-350℃的条件下对进行P型电极9和N型电极10进行金属合金化处理，其中，N型电极10位于N电极区且与N-GaN层3电连接，P型电极9位于P电极区且与P-GaN层5电连接。其中，P型电极9包括P型焊盘和P型线电极，P型焊盘和P型线电极电连接；N型电极10包括N型焊盘和N型线电极，N型焊盘和N型线电极电连接。
步骤S207：生长透明绝缘层
图18为本发明实施例3中的步骤S207的示意图。请参见图18，在P型焊盘和N型焊盘以外的区域，采用黄光光刻工艺和PECVD制备出一层8透明绝缘层8，透明绝缘层8包括SiO2、Si3N4中的至少一种。透明绝缘层既能起到绝缘作用，又能对电流扩展层、P型线电极、N型线电极等起到保护作用，同时，具有良好的透光性能。
在完成步骤S207后，需要通过研磨、精抛、背镀、切割、裂片、点测、分选等工艺制备出LED芯片。
本实施例提供的LED芯片的制作方法，由于图形化电流阻挡层的存在，有利于电流在电流扩展层的扩展；图形化电流阻挡层能够增加LED芯片的出光角度和提高芯片出光效率，进而提升LED芯片的亮度，亮度可以提高0.5％-1％；图形化电流阻挡层的增加了电流扩展层与电流阻挡层的接触面积，从而增加了电流扩展层与电流阻挡层的粘附力，同时也增加了LED芯片电极的粘附力。
与现有技术相比，本申请所述的LED芯片结构及其制备方法，达到了如下效果：
(1)本发明提供的LED芯片结构及其制备方法，由于图形化电流阻挡层的存在，有利于电流在电流扩展层的扩展。
(2)本发明提供的LED芯片结构及其制备方法，能够增加LED芯片的出光角度和提高芯片出光效率，进而提升LED芯片的亮度，亮度可以提高0.5％-1％
(3)本发明提供的LED芯片结构及其制备方法，由于图形化电流阻挡层的存在，增加了电流扩展层与电流阻挡层的接触面积，从而增加了电流扩展层与电流阻挡层的粘附力，同时也增加了LED芯片电极的粘附力。
(4)本发明的LED芯片制备方法，具有工业生产简单、工艺路线简洁、能够实现批量化生产的优点。
当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
由于方法部分已经对本申请实施例进行了详细描述，这里对实施例中涉及的结构与方法对应部分的展开描述省略，不再赘述。对于结构中具体内容的描述可参考方法实施例的内容，这里不再具体限定。
上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述申请构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。
Claims (10)
1.一种LED芯片结构，其特征在于，包括：
衬底；
外延片，包括：依次生长在所述衬底上的缓冲层、N-GaN层、多量子阱层、P-GaN层，所述外延片的厚度为5.0-7.5um；
电流阻挡层，位于所述P-GaN上，所述电流阻挡层的厚度为
电流扩展层，位于所述电流阻挡层上，所述电流扩展层的厚度为
P型电极，包括P型焊盘和P型线电极，P型焊盘和P型线电极电连接，P型焊盘依次贯穿透明绝缘层、电流扩展层和电流阻挡层，P型电极与P-GaN层电连接；
N型电极，包括N型焊盘和N型线电极，N型焊盘和N型线电极电连接，N型电极与N-GaN层电连接；
透明绝缘层，位于所述电流扩展层上，覆盖除所述P型焊盘、所述N型焊盘以外的区域，所述透明绝缘层包括SiO2、Si3N4中的至少一种；
其中，所述电流阻挡层为图形化的电流阻挡层，所述图形化电流阻挡层的图案为多个均匀排布的凹槽，所述凹槽位于所述电流阻挡层远离所述衬底的一面上，所述凹槽的刻蚀深度为
2.根据权利要求1所述的LED芯片结构，其特征在于，
所述凹槽，包括：倒置圆锥形槽、圆柱形槽、弧形槽或长方形槽中至少一种。
3.根据权利要求1所述的LED芯片结构，其特征在于，
所述电流阻挡层，包括SiO2和/或Si3N4。
4.根据权利要求1所述的LED芯片结构，其特征在于，
所述衬底，包括：蓝宝石衬底、SiC衬底、Si衬底、GaN衬底、ZnO衬底。
5.一种LED芯片制备方法，其特征在于，包括：
在衬底上形成外延片：在衬底上依次生长缓冲层、N-GaN层、多量子阱层、P-GaN层以获得外延片，所述外延片的厚度为5.0-7.5um；
生长厚度为的电流阻挡层；
采用正性光刻胶，通过黄光光刻工艺在所述电流阻挡层上制备出光刻图形，利用感应耦合等离子体刻蚀设备，在上射频为150-300W，下射频为50-200W，真空度为2-6mTorr，Cl2：BCl3＝2～5∶1的条件下，对所述电流阻挡层进行刻蚀，以获得图形化电流阻挡层，所述图形化电流阻挡层的图案为多个均匀排布的凹槽，所述凹槽位于所述电流阻挡层远离所述衬底的一面上，所述凹槽的刻蚀深度为
生长电流扩展层，所述电流扩展层的厚度为
通过感应耦合等离子体刻蚀(ICP)设备刻蚀出切割道和N电极区，其中，所述切割道用于限定所述LED芯片的边沿，所述N电极区暴露所述N-GaN层，所述P电极区暴露所述P-GaN层；
采用黄光刻蚀工艺刻蚀出P电极区，所述P电极区暴露所述P-GaN层，采用金属蒸镀工艺，制作P型电极和N型电极，并利用炉管合金工艺，在温度为250℃-350℃的条件下对所述进行P型电极和所述N型电极进行金属合金化处理，其中，所述P型电极，包括P型焊盘和P型线电极，所述P型焊盘和所述P型线电极电连接，所述P型焊盘依次贯穿所述透明绝缘层、所述电流扩展层和所述电流阻挡层，所述P型电极与所述P-GaN层电连接；所述N型电极，包括N型焊盘和N型线电极，所述N型焊盘和所述N型线电极电连接，所述N型电极与所述N-GaN层电连接；
生长透明绝缘层：在所述P型焊盘和所述N型焊盘以外的区域，采用黄光光刻工艺和PECVD制备出一层透明绝缘层，所述透明绝缘层位于电流扩展层上，所述透明绝缘层包括SiO2、Si3N4中的至少一种。
6.根据权利要求5所述的LED芯片制备方法，其特征在于，包括依次进行的如下步骤：
在衬底上形成外延片：在衬底上依次生长缓冲层、N-GaN层、多量子阱层、P-GaN层以获得外延片，所述外延片的厚度为5.0-7.5um；
生长厚度为的电流阻挡层；
采用正性光刻胶，通过黄光光刻工艺在所述电流阻挡层上制备出光刻图形，利用感应耦合等离子体刻蚀设备，在上射频为150-300W，下射频为50-200W，真空度为2-6mTorr，Cl2：BCl3＝2～5∶1的条件下，对所述电流阻挡层进行刻蚀，以获得图形化电流阻挡层，所述图形化电流阻挡层的图案为多个均匀排布的凹槽，所述凹槽位于所述电流阻挡层远离所述衬底的一面上，所述凹槽的刻蚀深度为
生长电流扩展层，所述电流扩展层的厚度为
通过感应耦合等离子体刻蚀(ICP)设备刻蚀出切割道和N电极区，，其中，所述切割道用于限定所述LED芯片的边沿，所述N电极区暴露所述N-GaN层，所述P电极区暴露所述P-GaN层；
采用黄光刻蚀工艺刻蚀出P电极区，所述P电极区暴露所述P-GaN层，采用金属蒸镀工艺，制作P型电极和N型电极，并利用炉管合金工艺，在温度为250℃-350℃的条件下对所述进行P型电极和所述N型电极进行金属合金化处理，其中，所述P型电极，包括P型焊盘和P型线电极，所述P型焊盘和所述P型线电极电连接，所述P型焊盘依次贯穿所述透明绝缘层、所述电流扩展层和所述电流阻挡层，所述P型电极与所述P-GaN层电连接；所述N型电极，包括N型焊盘和N型线电极，所述N型焊盘和所述N型线电极电连接，所述N型电极与所述N-GaN层电连接；
生长透明绝缘层：在所述P型焊盘和所述N型焊盘以外的区域，采用黄光光刻工艺和PECVD制备出一层透明绝缘层，所述透明绝缘层位于电流扩展层上，所述透明绝缘层包括SiO2、Si3N4中的至少一种。
7.根据权利要求5所述的LED芯片制备方法，其特征在于，包括依次进行的如下步骤：
在衬底上形成外延片：在衬底上依次生长缓冲层、N-GaN层、多量子阱层、P-GaN层以获得外延片，所述外延片的厚度为5.0-7.5um；
通过感应耦合等离子体刻蚀(ICP)设备刻蚀出切割道、N电极区、其中，所述切割道用于限定所述LED芯片的边沿，所述N电极区暴露所述N-GaN层；
生长厚度为的电流阻挡层；
采用正性光刻胶，通过黄光光刻工艺在所述电流阻挡层上制备出光刻图形，利用感应耦合等离子体刻蚀设备，在上射频为150-300W，下射频为50-200W，真空度为2-6mTorr，Cl2：BCl3＝2～5∶1的条件下，对所述电流阻挡层进行刻蚀，以获得图形化电流阻挡层，所述图形化电流阻挡层的图案为多个均匀排布的凹槽，所述凹槽位于所述电流阻挡层远离所述衬底的一面上，所述凹槽的刻蚀深度为
生长电流扩展层，所述电流扩展层的厚度为
采用黄光刻蚀工艺刻蚀出P电极区，所述P电极区暴露所述P-GaN层，采用金属蒸镀工艺，制作P型电极和N型电极，并利用炉管合金工艺，在温度为250℃-350℃的条件下对所述进行P型电极和所述N型电极进行金属合金化处理，其中，所述P型电极，包括P型焊盘和P型线电极，所述P型焊盘和所述P型线电极电连接，所述P型焊盘依次贯穿所述透明绝缘层、所述电流扩展层和所述电流阻挡层，所述P型电极与所述P-GaN层电连接；所述N型电极，包括N型焊盘和N型线电极，所述N型焊盘和所述N型线电极电连接，所述N型电极与所述N-GaN层电连接；
生长透明绝缘层：在所述P型焊盘和所述N型焊盘以外的区域，采用黄光光刻工艺和PECVD制备出一层透明绝缘层，所述透明绝缘层位于电流扩展层上，所述透明绝缘层包括SiO2、Si3N4中的至少一种。
8.根据权利要求5所述的LED芯片结构，其特征在于，
所述凹槽，包括：倒置圆锥形槽、圆柱形槽、弧形槽或长方形槽中至少一种。
9.根据权利要求5所述的LED芯片结构，其特征在于，
所述电流阻挡层，包括SiO2和/或Si3N4。
10.根据权利要求5所述的LED芯片结构，其特征在于，
所述衬底，包括：蓝宝石衬底、SiC衬底、Si衬底、GaN衬底、ZnO衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711401586.2A CN108133999B (zh) | 2017-12-22 | 2017-12-22 | 一种led芯片结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711401586.2A CN108133999B (zh) | 2017-12-22 | 2017-12-22 | 一种led芯片结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108133999A true CN108133999A (zh) | 2018-06-08 |
| CN108133999B CN108133999B (zh) | 2019-09-27 |
Family
ID=62391455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711401586.2A Active CN108133999B (zh) | 2017-12-22 | 2017-12-22 | 一种led芯片结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108133999B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109545934A (zh) * | 2018-12-20 | 2019-03-29 | 湘能华磊光电股份有限公司 | 微孔型led电极结构及其制备方法 |
| CN109638033A (zh) * | 2018-11-27 | 2019-04-16 | 合肥彩虹蓝光科技有限公司 | 一种发光二极管基板及其制造方法 |
| CN109728148A (zh) * | 2018-12-28 | 2019-05-07 | 映瑞光电科技(上海)有限公司 | Led芯片结构及其形成方法和led芯片 |
| CN110085620A (zh) * | 2019-04-30 | 2019-08-02 | 湘能华磊光电股份有限公司 | 一种微阵列集成led芯片及其制备方法 |
| CN113097354A (zh) * | 2021-03-04 | 2021-07-09 | 厦门三安光电有限公司 | 一种发光二极管及其制备方法 |
| CN113690352A (zh) * | 2021-07-01 | 2021-11-23 | 华灿光电（浙江）有限公司 | 具有电流阻挡层的发光二极管芯片及其制备方法 |
| CN116014044A (zh) * | 2023-03-27 | 2023-04-25 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4728625A (en) * | 1984-09-19 | 1988-03-01 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating buried crescent semiconductor laser device by removing a surface portion of substrate around a groove therein |
| CN104576868A (zh) * | 2015-01-20 | 2015-04-29 | 湘能华磊光电股份有限公司 | 一种iii族半导体发光器件的制作方法 |
| CN106784218A (zh) * | 2016-12-13 | 2017-05-31 | 华灿光电（浙江）有限公司 | 一种led芯片及其制作方法 |
| CN106848019A (zh) * | 2017-03-28 | 2017-06-13 | 湘能华磊光电股份有限公司 | 一种高亮度led芯片结构及其制备方法 |
-
2017
- 2017-12-22 CN CN201711401586.2A patent/CN108133999B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4728625A (en) * | 1984-09-19 | 1988-03-01 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating buried crescent semiconductor laser device by removing a surface portion of substrate around a groove therein |
| CN104576868A (zh) * | 2015-01-20 | 2015-04-29 | 湘能华磊光电股份有限公司 | 一种iii族半导体发光器件的制作方法 |
| CN106784218A (zh) * | 2016-12-13 | 2017-05-31 | 华灿光电（浙江）有限公司 | 一种led芯片及其制作方法 |
| CN106848019A (zh) * | 2017-03-28 | 2017-06-13 | 湘能华磊光电股份有限公司 | 一种高亮度led芯片结构及其制备方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109638033A (zh) * | 2018-11-27 | 2019-04-16 | 合肥彩虹蓝光科技有限公司 | 一种发光二极管基板及其制造方法 |
| CN109545934A (zh) * | 2018-12-20 | 2019-03-29 | 湘能华磊光电股份有限公司 | 微孔型led电极结构及其制备方法 |
| CN109545934B (zh) * | 2018-12-20 | 2020-05-19 | 湘能华磊光电股份有限公司 | 微孔型led电极结构及其制备方法 |
| CN109728148A (zh) * | 2018-12-28 | 2019-05-07 | 映瑞光电科技(上海)有限公司 | Led芯片结构及其形成方法和led芯片 |
| CN110085620A (zh) * | 2019-04-30 | 2019-08-02 | 湘能华磊光电股份有限公司 | 一种微阵列集成led芯片及其制备方法 |
| CN110085620B (zh) * | 2019-04-30 | 2022-02-15 | 湘能华磊光电股份有限公司 | 一种微阵列集成led芯片及其制备方法 |
| CN113097354A (zh) * | 2021-03-04 | 2021-07-09 | 厦门三安光电有限公司 | 一种发光二极管及其制备方法 |
| CN113690352A (zh) * | 2021-07-01 | 2021-11-23 | 华灿光电（浙江）有限公司 | 具有电流阻挡层的发光二极管芯片及其制备方法 |
| CN113690352B (zh) * | 2021-07-01 | 2023-08-15 | 华灿光电（浙江）有限公司 | 具有电流阻挡层的发光二极管芯片及其制备方法 |
| CN116014044A (zh) * | 2023-03-27 | 2023-04-25 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108133999B (zh) | 2019-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108133999B (zh) | 一种led芯片结构及其制备方法 | |
| CN101604717B (zh) | 一种垂直GaN基LED芯片及其制作方法 | |
| CN110085620B (zh) | 一种微阵列集成led芯片及其制备方法 | |
| CN102157632B (zh) | 一种利用ZnO纳米锥阵列提高LED发光效率的方法 | |
| CN103219352B (zh) | 阵列式结构的led组合芯片及其制作方法 | |
| CN108400206A (zh) | Led芯片结构及其制备方法 | |
| CN102723417B (zh) | 便于打线的led芯片及其制备方法 | |
| CN104124321B (zh) | 半导体发光元件及其制造方法 | |
| CN104241475A (zh) | 发光二极管芯片及其制备方法 | |
| CN107808914A (zh) | 一种发光二极管及其制作方法 | |
| CN106711291A (zh) | 一种led垂直芯片结构及其制作方法 | |
| CN106784173B (zh) | 具有电容结构的led芯片及其制备方法 | |
| CN108183151A (zh) | 一种led芯片及其制作方法 | |
| CN105914277A (zh) | 一种倒装式大功率紫外led芯片及其制备方法 | |
| CN110212069A (zh) | 发光二极管芯片及其制作方法 | |
| CN108281457A (zh) | Led矩阵显示阵列及其制作方法 | |
| CN103094442A (zh) | 一种氮化物发光二极管及其制备方法 | |
| CN106058003A (zh) | 一种提升led芯片亮度的方法 | |
| CN102856454A (zh) | Led磊晶结构 | |
| CN109545935A (zh) | 一种高亮度led芯片及其制作方法 | |
| CN101540356A (zh) | 发光二极管及其制作方法 | |
| CN105374917A (zh) | 发光二极管及其制作方法 | |
| CN103137800A (zh) | 一种发光二极管制作方法 | |
| TWI427822B (zh) | 發光二極體及其製作方法 | |
| CN103647010A (zh) | 一种大功率led芯片的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |