CN104241475A - 发光二极管芯片及其制备方法 - Google Patents

发光二极管芯片及其制备方法 Download PDF

Info

Publication number
CN104241475A
CN104241475A CN201410449231.0A CN201410449231A CN104241475A CN 104241475 A CN104241475 A CN 104241475A CN 201410449231 A CN201410449231 A CN 201410449231A CN 104241475 A CN104241475 A CN 104241475A
Authority
CN
China
Prior art keywords
gallium nitride
type gallium
nitride layer
layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410449231.0A
Other languages
English (en)
Inventor
郑远志
陈向东
姚禹
康建
梁旭东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EPITOP OPTOELECTRONIC Co Ltd
Original Assignee
EPITOP OPTOELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EPITOP OPTOELECTRONIC Co Ltd filed Critical EPITOP OPTOELECTRONIC Co Ltd
Priority to CN201410449231.0A priority Critical patent/CN104241475A/zh
Publication of CN104241475A publication Critical patent/CN104241475A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种发光二极管芯片及其制备方法,该方法包括:在衬底上依次外延生长N型氮化镓层、发光层、P型氮化镓层,形成外延片;在外延片上,由上至下,去除部分区域的P型氮化镓层和发光层,直至暴露出N型氮化镓层,并设置N焊盘;在剩余区域的P型氮化镓层上,制作透明电流传导层;在带有透明电流传导层的区域,制作电流阻挡层和P焊盘,电流阻挡层位于N焊盘和P焊盘之间;在发光二极管芯片的上表面、避开P焊盘和N焊盘的位置,设置钝化层。本发明通过在PN焊盘间设置电流阻挡层,使电流在发光二极管芯片中的传输根据设计要求进行重新分布,实现了电流在发光二极管芯片中均匀传输,避免了电流拥挤现象,较大程度上提高了光的萃取效率。

Description

发光二极管芯片及其制备方法
技术领域
本发明涉及半导体光电子器件及照明技术,尤其涉及一种发光二极管芯片及其制备方法。
背景技术
为世界各国政府、科技界及产业界所公认的,发光二极管(Light EmittingDiode,简称:LED)是继白炽灯和荧光灯之后的新一代“绿色照明”光源。其中,发光二极管芯片是发光二极管的核心部分,在其制作过程,设置电流阻挡层(Current block layer,简称:CBL)以提供亮度。
现有技术中电流阻挡层有多种形式,或采用在电极底下用二氧化硅绝缘层作为电流阻挡层;或采用二氧化硅(SiO2)、氮化硅(Si3N4)和二氧化钛(TiO2)作为电流阻挡层,并在电流阻挡层上进行开孔处理,以增加电极粘附性;还有的采用等离子轰击P型氮化镓表面使之形成高阻层来制作电流阻挡层。
上述形式在一定程度上解决了电极下电流拥挤现象,但电流在发光二极管芯片中传输时,依然会沿传输途径最短的路线进行传输,在PN电极连线上电流密度依然是最大,两侧向外逐渐减小。也就是说当前的电流阻挡层结构使得发光二极管芯片的电流分布不均匀。
发明内容
本发明提供一种发光二极管芯片及其制备方法,以克服上述电流阻挡层的不足,在较好地避免电流拥挤现象及提高光的萃取效率的同时,改善电流在发光二极管芯片中的分布。
一方面,本发明提供一种发光二极管芯片制备方法,包括:
在衬底上依次外延生长N型氮化镓层、发光层、P型氮化镓层,形成外延片;
在所述外延片上,由上至下,去除部分区域的P型氮化镓层和发光层,直至暴露出N型氮化镓层,并设置N焊盘;
在剩余区域的P型氮化镓层上,制作透明电流传导层;
在带有所述透明电流传导层的区域,制作电流阻挡层和P焊盘,其中,所述电流阻挡层位于所述N焊盘和所述P焊盘之间;
在所述发光二极管芯片的上表面、避开所述P焊盘和所述N焊盘的位置,设置钝化层。
在第一方面的第一种可能的实现方式中,所述在带有所述透明电流传导层的区域,制作电流阻挡层,包括:
在带有所述透明电流传导层的区域,根据刻蚀图形,通过等离子干法刻蚀,选择性去除部分P型氮化镓层和N型氮化镓层。
根据第一方面的第一种可能的实现方式,在第一方面的第二种可能的实现方式中,所述选择性去除部分P型氮化镓层、发光层和N型氮化镓层,包括:
在刻蚀位置,根据所述刻蚀图形,自上而下进行刻蚀,至P型氮化镓层去除,N型氮化镓层部分或全部去除。
根据第一方面的第二种可能的实现方式,在第一方面的第三种可能的实现方式中,所述刻蚀位置分布在所述发光二极管芯片上电流密度较高的区域。
根据第一方面的第三种可能的实现方式,在第一方面的第四种可能的实现方式中,所述刻蚀图形的面积及密度取决于所述发光二极管芯片上的电流密度,电流密度越高所对应的刻蚀图形的面积越大或密度越高。
根据第一方面的第一种至第四种可能的实现方式中任意一种,在第一方面的第五种可能的实现方式中,所述刻蚀图形的形状为圆形、椭圆形、或多边形,分布上可连续或不连续,对称或不对称。
根据第一方面的第五种可能的实现方式,在第一方面的第六种可能的实现方式中,所述等离子干法刻蚀采用以下任一气体组合作为刻蚀气体:
二氯甲烷CH2Cl2和三氯化硼BCl3、CH2Cl2和六氟化硫SF6、氯气Cl2和BCl3
第二方面,本发明提供一种发光二极管芯片,所述发光二极管芯片根据如第一方面任一项所述的方法制备而成。
在第二方面的第一种可能的实现方式中,所述发光二极管芯片还包括:缓冲层和/或非掺杂N型氮化镓层,其中,
所述缓冲层介于所述衬底和所述N型氮化镓层之间;
若所述发光二极管芯片包括缓冲层,则所述非掺杂N型氮化镓层介于所述N型氮化镓层和所述缓冲层之间,否则,所述非掺杂N型氮化镓层介于所述N型氮化镓层和所述衬底之间。
根据第二方面的第一种可能的实现方式,在第二方面的第二种可能的实现方式中,所述电流阻挡层的深度至所述非掺杂N型氮化镓层,或所述缓冲层,或所述衬底。
本发明通过在PN焊盘间设置电流阻挡层,可以使电流在发光二极管芯片中的传输根据设计要求进行重新分布,从而实现了电流在发光二极管芯片中均匀的传输,避免了电流拥挤现象,较大程度上提高了光的萃取效率。
附图说明
图1为本发明发光二极管芯片制备方法实施例一的流程示意图;
图2至图5为本发明发光二极管芯片制备过程中的剖面示意图;
图6为本发明一发光二极管芯片的俯视图;
图7为本发明另一发光二极管芯片的俯视图;
图8为本发明又一发光二极管芯片的俯视图。
附图标记说明:
1:衬底;
2:缓冲层;
3:N型氮化镓层;
4:发光层;
5:P型氮化镓层;
6:透明电流传导层;
7:钝化层;
8:N焊盘;
9:P焊盘;
10-12:电流阻挡层。
具体实施方式
图1为本发明发光二极管芯片制备方法实施例一的流程示意图。如图1所示,该实施例提供一种发光二极管芯片制备方法,包括:
S101、在衬底上依次外延生长N型氮化镓层、发光层、P型氮化镓层,形成外延片。
具体地,在衬底1上依次生长缓冲层2、N型氮化镓层3、发光层(又称为多层量子阱)4、P型氮化镓层5,完成外延片的生长,此时,外延片的剖面示意图如图2所示。其中,衬底1可以是蓝宝石衬底或硅衬底等;缓冲层2是为了避免异质外延带来的应力而加入的可选层。
S102、在外延片上,由上至下,去除部分区域的P型氮化镓层和发光层,直至暴露出N型氮化镓层,并设置N焊盘。
该步骤可通过多种方式实现。
一种实现方式中,通过光刻制作光刻胶掩膜图形,并使用电感耦合等离子体(inductively couple plasma,简称:ICP)刻蚀设备采用氯气(Cl2)和三氯化硼(BCl3)作为刻蚀气体对外延片表面进行选择性刻蚀,去除部分P型氮化镓层5和发光层4,直至暴露出N型氮化镓层3,如图3所示。
另一种实现方式中,参考图3,通过光刻制作光刻胶掩膜图形,并使用电感耦合等离子体刻蚀设备采用二氯甲烷(CH2Cl2)和三氯化硼作为刻蚀气体对外延片表面进行选择性刻蚀,去除部分P型氮化镓层5和发光层4,直至暴露出N型氮化镓层3。
又一种实现方式中,参考图3,通过光刻制作光刻胶掩膜图形,并使用电感耦合等离子体刻蚀设备采用氯气和六氟化硫(SF6)作为刻蚀气体对外延片表面进行选择性刻蚀,去除部分P型氮化镓层4和发光层5,直至暴露出N型氮化镓层3。
S103、在剩余区域的P型氮化镓层上,制作透明电流传导层。
例如,采用真空电子束蒸发镀膜的方式蒸镀的透明电流传导层,如图4所示。
其中,透明电流传导层可以为ITO膜,厚度介于200至3000埃,如厚度为300埃,并通过光刻工艺完成掩膜制作后,采用三氯化铁(FeCl3)和氯化氢(HCl)混合溶液去除部分ITO膜,或,厚度为2300埃,采用硝酸(HNO3)、HCl和乙酸(CH3COOH)混合溶液去除部分ITO膜。可选地,透明电流传导层可以为透明电极Ni/Au,厚度是2nm和70nm,并通过光刻工艺完成掩膜制作后,用KI和I2混合溶液去除部分Ni/Au膜。
S104、在带有透明电流传导层的区域,制作电流阻挡层和P焊盘,其中,电流阻挡层位于N焊盘和P焊盘之间。
具体地,在带有所述透明电流传导层的区域,根据刻蚀图形,通过等离子干法刻蚀,选择性去除部分P型氮化镓层、发光层和N型氮化镓层。图4和图5示出了电流阻挡层制成后的剖面示意图,其中,标记为10-12的区域为电流阻挡层。
需要说明的是,上述选择性去除部分P型氮化镓层、发光层和N型氮化镓层,可以包括:在刻蚀位置,根据刻蚀图形,自上而下进行刻蚀,至P型氮化镓层去除,N型氮化镓层部分或全部去除。以下举例说明如何选择性去除部分P型氮化镓层、发光层和N型氮化镓层。
一种示例中,通过光刻制作光刻胶掩膜图形,并使用电感耦合等离子体刻蚀设备采用Cl2和BCl3作为刻蚀气体对外延片表面区域(如图6所示的标记为10的四边形区域)进行选择性刻蚀,去除部分P型氮化镓层5、发光层4、N型氮化镓层3,直至暴露出缓冲层2。
另一种示例中,通过光刻制作光刻胶掩膜图形,并使用电感耦合等离子体刻蚀设备采用Cl2和BCl3作为刻蚀气体对外延片表面区域(如图7所示的标记为11的方形图形组)进行选择性刻蚀,去除P型氮化镓层5、发光层4、N型氮化镓层3和缓冲层2,直至暴露出蓝宝石衬底1。
又一种示例中,通过光刻制作光刻胶掩膜图形,并使用电感耦合等离子体刻蚀设备采用CH2Cl2和SF6作为刻蚀气体对外延片表面区域(如图8所示的标记为12的圆形图形组)进行选择性刻蚀,去除P型氮化镓层5、发光层4和部分N型氮化镓层3,直至暴露出剩余的部分N型氮化镓层3。
上述示例中,刻蚀图形的形状可以为圆形(如图8所示)、椭圆形、或多边形(如图6和图7所示),分布上可连续或不连续,对称或不对称,即本发明对刻蚀图形的形状及其分布不进行限制。可选地,刻蚀位置可以分布在发光二极管芯片上电流密度较高的区域。其中,刻蚀图形的面积及密度取决于发光二极管芯片上的电流密度,电流密度越高所对应的刻蚀图形的面积越大或密度越高。
S105、在发光二极管芯片的上表面、避开P焊盘和N焊盘的位置,设置钝化层。
例如,采用等离子化学气相沉积的方式在发光二极管芯片上沉积二氧化硅7,如图5所示,厚度可以介于700~2300埃,如800埃或1000埃;随后,在开了窗口的二氧化硅上完成焊盘(焊线电极)8和焊盘(焊线电极)9的制作,如图6-8所示,焊盘8或9所采用的金属材料可以为Cr/Ni/Au,厚度分别为500埃、500埃、12000埃;或,金属材料可以为Cr/Au,厚度分别为30埃和18000埃;另外,金属材料还可以为Cr/Al,厚度分别为500埃和15000埃,等等。最后,经过研磨减薄、切割完成发光二极管芯片制作。
本发明通过在PN焊盘间设置电流阻挡层,可以使电流在发光二极管芯片中的传输根据设计要求进行重新分布,从而实现了电流在发光二极管芯片中均匀的传输,避免了电流拥挤现象,较大程度上提高了光的萃取效率。
本发明还提供一种发光二极管芯片,该发光二极管芯片可以根据上述方法制备而成,其示意图可以参考图5-8,其中,图5为本发明发光二极管芯片的剖面示意图,图6-8为本发明发光二极管芯片的俯视图。
在上述基础上,发光二极管芯片还可以包括:缓冲层和/或非掺杂N型氮化镓层,其中,缓冲层介于衬底和N型氮化镓层之间,如图2-5所示。若发光二极管芯片包括缓冲层,则非掺杂N型氮化镓层介于N型氮化镓层和缓冲层之间,否则,非掺杂N型氮化镓层介于N型氮化镓层和衬底之间(未示出)。
可选地,电流阻挡层的深度可以至非掺杂N型氮化镓层,或缓冲层,或衬底。
本发明进一步提供了一种发光二极管芯片,包括:衬底、在衬底表面逐层设置的缓冲层、N型氮化镓层、发光层、和P型氮化镓层,发光层和P型氮化镓层设置有窗口以暴露出部分的N型氮化镓层,P型氮化镓层表面设置有导电薄膜层,即透明电流传导层,导电薄膜层和N型氮化镓上设置有PN焊盘,发光二极管芯片两焊盘之间设置电流阻挡层,发光二极管芯片整面除两焊盘位置上设置有钝化层。
本发明通过在PN焊盘间设置电流阻挡层,可以使电流在芯片中的传输根据设计要求进行重新分布,从而实现了电流在发光二极管芯片中均匀的传输,避免了电流拥挤现象,较大程度上提高了光的萃取效率。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种发光二极管芯片制备方法,其特征在于,包括:
在衬底上依次外延生长N型氮化镓层、发光层、P型氮化镓层,形成外延片;
在所述外延片上,由上至下,去除部分区域的P型氮化镓层和发光层,直至暴露出N型氮化镓层,并设置N焊盘;
在剩余区域的P型氮化镓层上,制作透明电流传导层;
在带有所述透明电流传导层的区域,制作电流阻挡层和P焊盘,其中,所述电流阻挡层位于所述N焊盘和所述P焊盘之间;
在所述发光二极管芯片的上表面、避开所述P焊盘和所述N焊盘的位置,设置钝化层。
2.根据权利要求1所述的方法,其特征在于,所述在带有所述透明电流传导层的区域,制作电流阻挡层,包括:
在带有所述透明电流传导层的区域,根据刻蚀图形,通过等离子干法刻蚀,选择性去除部分P型氮化镓层和N型氮化镓层。
3.根据权利要求2所述的方法,其特征在于,所述选择性去除部分P型氮化镓层、发光层和N型氮化镓层,包括:
在刻蚀位置,根据所述刻蚀图形,自上而下进行刻蚀,至P型氮化镓层去除,N型氮化镓层部分或全部去除。
4.根据权利要求3所述的方法,其特征在于,所述刻蚀位置分布在所述发光二极管芯片上电流密度较高的区域。
5.根据权利要求4所述的方法,其特征在于,所述刻蚀图形的面积及密度取决于所述发光二极管芯片上的电流密度,电流密度越高所对应的刻蚀图形的面积越大或密度越高。
6.根据权利要求2-5任一项所述的方法,其特征在于,所述刻蚀图形的形状为圆形、椭圆形、或多边形,分布上可连续或不连续,对称或不对称。
7.根据权利要求6所述的方法,其特征在于,所述等离子干法刻蚀采用以下任一气体组合作为刻蚀气体:
二氯甲烷CH2Cl2和三氯化硼BCl3、CH2Cl2和六氟化硫SF6、氯气Cl2和BCl3
8.一种发光二极管芯片,其特征在于,所述发光二极管芯片根据如权利要求1-7任一项所述的方法制备而成。
9.根据权利要求8所述的发光二极管芯片,其特征在于,所述发光二极管芯片还包括:缓冲层和/或非掺杂N型氮化镓层,其中,
所述缓冲层介于所述衬底和所述N型氮化镓层之间;
若所述发光二极管芯片包括缓冲层,则所述非掺杂N型氮化镓层介于所述N型氮化镓层和所述缓冲层之间,否则,所述非掺杂N型氮化镓层介于所述N型氮化镓层和所述衬底之间。
10.根据权利要求9所述的发光二极管芯片,其特征在于,所述电流阻挡层的深度至所述非掺杂N型氮化镓层,或所述缓冲层,或所述衬底。
CN201410449231.0A 2014-09-04 2014-09-04 发光二极管芯片及其制备方法 Pending CN104241475A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410449231.0A CN104241475A (zh) 2014-09-04 2014-09-04 发光二极管芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410449231.0A CN104241475A (zh) 2014-09-04 2014-09-04 发光二极管芯片及其制备方法

Publications (1)

Publication Number Publication Date
CN104241475A true CN104241475A (zh) 2014-12-24

Family

ID=52229207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410449231.0A Pending CN104241475A (zh) 2014-09-04 2014-09-04 发光二极管芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN104241475A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252476A (zh) * 2016-09-29 2016-12-21 山东浪潮华光光电子股份有限公司 一种GaN基发光二极管芯片的制备方法
CN109216477A (zh) * 2018-08-02 2019-01-15 深圳市芯思杰智慧传感技术有限公司 双负极光电二极管芯片及其制作方法
CN109388992A (zh) * 2018-09-28 2019-02-26 苏宁易购集团股份有限公司 一种扫描设备及扫描系统
CN109997235A (zh) * 2016-11-24 2019-07-09 日机装株式会社 半导体发光元件的制造方法
CN110518033A (zh) * 2019-09-29 2019-11-29 深圳市晶台股份有限公司 一种集成全彩发光芯片结构
CN110767794A (zh) * 2019-12-11 2020-02-07 江苏新广联科技股份有限公司 一种led显示芯片及其制作方法
CN110808328A (zh) * 2019-12-11 2020-02-18 江苏新广联科技股份有限公司 一种led彩色显示芯片及其制作方法
CN113130307A (zh) * 2021-03-15 2021-07-16 深圳市思坦科技有限公司 外延片处理方法、外延片和Micro-LED阵列

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252476A (zh) * 2016-09-29 2016-12-21 山东浪潮华光光电子股份有限公司 一种GaN基发光二极管芯片的制备方法
CN106252476B (zh) * 2016-09-29 2018-04-13 山东浪潮华光光电子股份有限公司 一种GaN 基发光二极管芯片的制备方法
CN109997235A (zh) * 2016-11-24 2019-07-09 日机装株式会社 半导体发光元件的制造方法
CN109997235B (zh) * 2016-11-24 2021-08-20 日机装株式会社 半导体发光元件的制造方法
CN109216477A (zh) * 2018-08-02 2019-01-15 深圳市芯思杰智慧传感技术有限公司 双负极光电二极管芯片及其制作方法
CN109216477B (zh) * 2018-08-02 2024-04-12 芯思杰技术(深圳)股份有限公司 双负极光电二极管芯片及其制作方法
CN109388992A (zh) * 2018-09-28 2019-02-26 苏宁易购集团股份有限公司 一种扫描设备及扫描系统
CN110518033A (zh) * 2019-09-29 2019-11-29 深圳市晶台股份有限公司 一种集成全彩发光芯片结构
CN110767794A (zh) * 2019-12-11 2020-02-07 江苏新广联科技股份有限公司 一种led显示芯片及其制作方法
CN110808328A (zh) * 2019-12-11 2020-02-18 江苏新广联科技股份有限公司 一种led彩色显示芯片及其制作方法
CN113130307A (zh) * 2021-03-15 2021-07-16 深圳市思坦科技有限公司 外延片处理方法、外延片和Micro-LED阵列
CN113130307B (zh) * 2021-03-15 2024-01-30 深圳市思坦科技有限公司 外延片处理方法、外延片和Micro-LED阵列

Similar Documents

Publication Publication Date Title
CN104241475A (zh) 发光二极管芯片及其制备方法
US20140048830A1 (en) Light emitting device and manufacturing method thereof
JP2007294972A (ja) 発光素子及びその製造方法
CN108133999B (zh) 一种led芯片结构及其制备方法
CN106711291B (zh) 一种led垂直芯片结构及其制作方法
CN103219352B (zh) 阵列式结构的led组合芯片及其制作方法
CN102024898B (zh) 发光二极管及其制造方法
US9728670B2 (en) Light-emitting diode and manufacturing method therefor
CN102709426A (zh) 一种表面粗化的GaN基LED芯片的制作方法
CN101325237A (zh) 一种发光二极管芯片及其制造方法
CN102723417B (zh) 便于打线的led芯片及其制备方法
CN102916028A (zh) 发光二极管阵列及其制造方法
CN204144307U (zh) 一种led芯片
CN102130245A (zh) 发光二极管及其制造方法
CN103094442A (zh) 一种氮化物发光二极管及其制备方法
CN104993024A (zh) 发光二极管芯片及其制作方法和封装方法
CN105514230A (zh) GaN基LED垂直芯片结构及其制备方法
CN103137795B (zh) 一种GaN基发光二极管芯片晶胞的制备方法
CN103035787A (zh) 一种高亮度led芯片及其制造方法
CN104576845A (zh) 一种图形化的蓝宝石衬底的制造方法
CN102856454A (zh) Led磊晶结构
CN102130252B (zh) 发光二极管及其制造方法
CN108281522A (zh) 一种垂直结构的发光二极管及其制备方法
CN103066179A (zh) 蓝宝石衬底可自剥离的氮化镓薄膜制备用外延结构及方法
CN102064253A (zh) 发光二极管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141224

RJ01 Rejection of invention patent application after publication