CN109216477B - 双负极光电二极管芯片及其制作方法 - Google Patents
双负极光电二极管芯片及其制作方法 Download PDFInfo
- Publication number
- CN109216477B CN109216477B CN201810872855.1A CN201810872855A CN109216477B CN 109216477 B CN109216477 B CN 109216477B CN 201810872855 A CN201810872855 A CN 201810872855A CN 109216477 B CN109216477 B CN 109216477B
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- boss
- electrode ring
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 239000002346 layers by function Substances 0.000 claims abstract description 55
- 239000010410 layer Substances 0.000 claims description 185
- 238000000034 method Methods 0.000 claims description 32
- 238000002161 passivation Methods 0.000 claims description 31
- 238000010521 absorption reaction Methods 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 11
- 230000009977 dual effect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 abstract description 20
- 229910052751 metal Inorganic materials 0.000 abstract description 20
- 239000010931 gold Substances 0.000 abstract description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052737 gold Inorganic materials 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 description 9
- 238000001704 evaporation Methods 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000006096 absorbing agent Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明公开了一种双负极光电二极管芯片及其制作方法，光电二极管芯片包括：芯片衬底；设置在芯片衬底一侧表面的外延功能层；外延功能层具有位于芯片衬底表面的负极凸台以及位于负极凸台背离芯片衬底一侧表面的正极凸台；负极凸台背离芯片衬底一侧的表面具有第一区域以及包围第一区域的第二区域，正极凸台位于第一区域；位于正极凸台背离负极凸台一侧表面的第一电极环；位于第二区域的第二电极环；第一电极环连接有一个焊盘，第二电极环连接有两个焊盘。第二电极环可以通过两根并行金属线与其他元件连接，与其他元件连接后，具有较低的电感，两根金线连接可以提高器件连接的可靠性。
Description
技术领域
本发明涉及半导体器件技术领域，更具体的说，涉及一种双负极光电二极管芯片及其制作方法。
背景技术
随着科学技术的不断发展，光电二极管芯片广泛的应用于人们的日常生活和工作当中，例如光纤通信、数据中心、光学探测等诸多领域具有广泛的应用，为人们的日常生活和工作带来了巨大的便利，成为当今人们不可或缺的重要工具。
光电二极管芯片需要其他元件连接配合使用，传统的光电二极管芯片的结构会导致连接后具有较高的电感，连接时的可靠性低。
发明内容
为了解决上述问题，本发明技术方案提供了一种双负极光电二极管芯片及其制作方法，可以降低光电二极管芯片与其他元件连接后的电感，提高光电二极管芯片的可靠性。
为了实现上述目的，本发明提供如下技术方案：
一种双负极光电二极管芯片，所述光电二极管芯片包括：
芯片衬底；
设置在所述芯片衬底一侧表面的外延功能层；所述外延功能层具有位于所述芯片衬底表面的负极凸台以及位于所述负极凸台背离所述芯片衬底一侧表面的正极凸台；所述负极凸台背离所述芯片衬底一侧的表面具有第一区域以及包围所述第一区域的第二区域，所述正极凸台位于所述第一区域；
位于所述正极凸台背离所述负极凸台一侧表面的第一电极环；
位于所述第二区域的第二电极环；
其中，所述第一电极环连接有一个焊盘，所述第二电极环连接有两个焊盘。
优选的，在上述光电二极管芯片中，所有所述焊盘位于同一平面。
优选的，在上述光电二极管芯片中，所述正极凸台背离所述负极凸台的一侧表面包括：通光窗口以及包围所述通光窗口的外围区域；
所述第一电极环位于所述外围区域，包围所述通光窗口；
所述第二电极环位于所述第二区域，包围所述正极凸台。
优选的，在上述光电二极管芯片中，所述芯片衬底设置所述外延功能层的一侧表面包括：第三区域以及包围所述第三区域的第四区域；
所述外延功能层位于所述第三区域；
所述焊盘均位于所述第四区域。
优选的，在上述光电二极管芯片中，还包括：覆盖所述第四区域、所述负极凸台以及所述正极凸台的钝化层，所述钝化层对应所述通光窗口、所述第一电极环以及所述第二电极的位置具有开口；
其中，所有所述焊盘位于所述钝化层背离所述芯片衬底的一侧。
优选的，在上述光电二极管芯片中，还包括：覆盖所述通光窗口的增透膜，所述增透膜还覆盖所述钝化层。
优选的，在上述光电二极管芯片中，所述第二电极环具有开口，所述开口用于引出所述第一电极圆环连接的所述焊盘；
所述第二电极环包括中间部，以及与所述中间部两端分别连接的第一部以及第二部，所述第一部与所述第二部之间具有所述开口。
优选的，在上述光电二极管芯片中，所述第一部与所述第二部相对的一端连接有一所述焊盘，所述第二部与所述第一部相对的一端连接有另一所述焊盘；所述第一电极环连接的所述焊盘位于所述第二电极环连接的两个所述焊盘之间；
或，所述中间部背离所述开口的一侧连接有两个所述焊盘。
优选的，在上述光电二极管芯片中，所述第一电极环为封闭圆环。
优选的，在上述光电二极管芯片中，所述芯片衬底为Fe掺杂的半绝缘InP衬底；
所述外延功能层包括与所述半绝缘InP衬底晶格匹配的多层子功能层；
所述多层子功能层在垂直于所述芯片衬底的方向上层叠设置。
优选的，在上述光电二极管芯片中，所述多层子功能层包括：在所述芯片衬底的同一侧依次外延生长的缓冲层、吸收层以及顶层；所述顶层表面设置有接触层；
所述缓冲层用于形成所述负极凸台，所述吸收层以及所述顶层用于形成所述正极凸台；
所述接触层包括位于所述第一电极环与所述顶层之间的接触单元，用于减少接触电阻。
本发明还提供了一种双负极光电二极管的制作方法，用于制作上述任一项所述的光电二极管，其特征在于，所述制作方法包括：
提供一晶圆，所述晶圆包括多个芯片衬底，相邻所述芯片衬底之间具有切割沟道；
在所述晶圆的一侧表面形成图案化的外延功能层，所述外延功能层对于每个所述芯片衬底的区域具有位于所述芯片衬底表面的负极凸台以及位于所述负极凸台背离所述芯片衬底一侧表面的正极凸台；所述负极凸台背离所述芯片衬底一侧的表面具有第一区域以及包围所述第一区域的第二区域，所述正极凸台位于所述第一区域；
形成电极结构，所述电极结构包括位于所述正极凸台背离所述负极凸台一侧表面的第一电极环以及位于所述第二区域的第二电极环；其中，所述第一电极环连接有一个焊盘，所述第二电极环连接有两个焊盘；
基于切割沟道进行分割，形成多个单粒的光电二极管芯片。
优选的，在上述制作方法中，所述形成电极结构的方法包括：
通过相同的导电层制备所述第一电极环、所述第二电极环以及所有所述焊盘；
其中，所有所述焊盘位于同一平面。
优选的，在上述制作方法中，所述正极凸台背离所述负极凸台的一侧表面包括：通光窗口以及包围所述通光窗口的外围区域；
所述形成电极结构的方法包括：
在所述外围区域形成所述第一电极环，所述第一电极环包围所述通光窗口；
在所述第二区域形成所述第二电极环，所述第二电极环包围所述正极凸台。
优选的，在上述制作方法中，所述芯片衬底设置所述外延功能层的一侧表面包括：第三区域以及包围所述第三区域的第四区域；所述外延功能层位于所述第三区域；
所述形成电极结构的方法包括：在所述第四区域形成所有所述焊盘。
优选的，在上述制作方法中，在形成所述电极结构之前，还包括：
形成覆盖所述第四区域、所述负极凸台以及所述正极凸台的钝化层，所述钝化层对应所述通光窗口、所述第一电极环以及所述第二电极的位置具有开口；
其中，所有所述焊盘位于所述钝化层背离所述芯片衬底的一侧。
优选的，在上述制作方法中，所述第二电极环具有开口，所述开口用于引出所述第一电极圆环连接的所述焊盘；所述第二电极环包括中间部，以及与所述中间部两端分别连接的第一部以及第二部，所述第一部与所述第二部之间具有所述开口；
所述第一部与所述第二部相对的一端连接有一所述焊盘，所述第二部与所述第一部相对的一端连接有另一所述焊盘；所述第一电极环连接的所述焊盘位于所述第二电极环连接的两个所述焊盘之间；
或，所述中间部背离所述开口的一侧连接有两个所述焊盘。
优选的，在上述制作方法中，所述在所述晶圆的一侧表面形成图案化的外延功能层包括：
采用外延生长工艺依次在所述晶圆的表面形成缓冲层、吸收层以及顶层；
刻蚀所述吸收层以及所述顶层，形成所述正极凸台，刻蚀所述缓冲层，形成所述负极凸台；
其中，所述顶层表面设置有接触层；所述接触层包括位于所述第一电极环与所述顶层之间的接触单元，用于减少接触电阻。
通过上述描述可知，发明技术方案提供的双负极光电二极管芯片及其制作方法中，所述光电二极管芯片包括：芯片衬底；设置在所述芯片衬底一侧表面的外延功能层；所述外延功能层具有位于所述芯片衬底表面的负极凸台以及位于所述负极凸台背离所述芯片衬底一侧表面的正极凸台；所述负极凸台背离所述芯片衬底一侧的表面具有第一区域以及包围所述第一区域的第二区域，所述正极凸台位于所述第一区域；位于所述正极凸台背离所述负极凸台一侧表面的第一电极环；位于所述第二区域的第二电极环；其中，所述第一电极环连接有一个焊盘，所述第二电极环连接有两个焊盘。本发明所述光电二极管芯片设置第二电极环具有两个焊盘，第二电极环可以通过两根并行金属线与其他元件连接时的电感，与其他元件连接后，具有较低的电感，两根金线连接可以提高器件连接的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为一种传统光电二极管芯片的电极结构的俯视图；
图2为本发明实施例提供的一种光电二极管芯片的正面俯视图；
图3位图2所示光电二极管芯片中负极的结构示意图；
图4为图2所示光电二极管芯片在A-A方向的切面图；
图5为本发明实施例提供的另一种光电二极管芯片的正面俯视图；
图6-图15为本发明实施例提供的一种制作方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如背景技术所述，光电二极管芯片需要其他元件连接配合使用，例如，光电二极管芯片通常需要与跨阻放大器连接配合使用，光电二极管芯片将微弱的光信号转换为电信号，再通过跨阻放大器将该电信号进行一定强度的低噪声放大，以便于后续电路基于放大后的电信号进行信号处理。
参考图1，图1为一种传统光电二极管芯片的电极结构的俯视图，传统的光电二极管芯片中，正极42具有一个焊盘421，负极41具有一个焊盘411。焊盘411和焊盘421分别通过一根金属线与其他元件的不同焊盘电连接。所述金属线的直径较小，如常用25μm的金丝，连接后具有较大的电感。正负极焊盘都通过一根金属线连接，可靠性差。
为了解决上述问题，本发明实施例提供的光电二极管芯片中，设置负极具有两个焊盘，负极可以通过两根并行的金属线与其他元件的不同焊盘电连接，降低连接后的电感，提高整体器件的性能。而且通过两根金属线并行连接其他元件的方式还可以提高电连接的可靠性，如果一根金属线存在虚焊或是断裂等失效情况，另一个金属线连接完好，可以起到双重保护作用。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图2-图4，图2为本发明实施例提供的一种双负极光电二极管芯片的正面俯视图，图3位图2所示光电二极管芯片中负极的结构示意图，图4为图2所示光电二极管芯片在A-A方向的切面图，所示光电二极管芯片包括：芯片衬底1；设置在所述芯片衬底1一侧表面的外延功能层100。
所述外延功能层100具有位于所述芯片衬底1表面的负极凸台101以及位于所述负极凸台101背离所述芯片衬底1一侧表面的正极凸台102；所述负极凸台101背离所述芯片衬底1一侧的表面具有第一区域以及包围所述第一区域的第二区域，所述正极凸台102位于所述第一区域。
所述光电二极管芯片还包括：位于所述正极凸台102背离所述负极凸台101一侧表面的第一电极环13；以及位于所述第二区域的第二电极环12。其中，所述第一电极环13连接有一个焊盘15，所述第二电极环12连接有两个焊盘14、16。第一电极环13与所连接的焊盘15构成芯片的正极。第二电极环12与所连接的焊盘14、16构成芯片的负极。
可见，本发明实施例所述光电二极管芯片与传统芯片的电极结构不同，本发明实施例所述光电二极管芯片中，正极包括第一电极环13以及一个焊盘15，负极包括第二电极环12以及两个焊盘14、16。相对于传统芯片中正负极均是一个焊盘的结构，本发明实施例提供的光电二极管芯片的负极可以通过两根并行的金属线与其他元件的不同焊盘电连接，降低连接后的电感，提高芯片的可靠性。其中，所述其他元件包括但不局限于跨阻放大器。
为了便于所述光电二极管芯片与其他元件连接，设置所有所述焊盘位于同一平面。
所述光电二极管芯片中，所述正极凸台102背离所述负极凸台101的一侧表面包括：通光窗口17以及包围所述通光窗口17的外围区域；所述第一电极环13位于所述外围区域，所述第一电极环13包围所述通光窗口17；所述第二电极环12位于所述第二区域，所述第二电极环12包围所述正极凸台102。
所述光电二极管芯片中，所述芯片衬底1设置所述外延功能层100的一侧表面包括：第三区域以及包围所述第三区域的第四区域；所述外延功能层100位于所述第三区域。所述焊盘均位于所述第四区域，这样，可以保证所有所述焊盘均位于同一平面。
所述光电二极管芯片还包括：覆盖所述第四区域、所述负极凸台101以及所述正极凸台102的钝化层7，所述钝化层7对应所述通光窗口17、所述第一电极环13以及所述第二电极环12的位置具有开口。所述第一电极环13通过对应开口与顶层5电连接，所述第二电极环12通过对应的开口与缓冲层2电连接。其中，所有所述焊盘位于所述钝化层7背离所述芯片衬底1的一侧。
所述钝化层7包括至少一层子层，当具有多层子层时，所述子层层叠设置。可选的所述钝化层7可以包括两层子层，该两层子层为氮化硅层和二氧化硅层。可以设置氮化硅层位于朝向所述外延功能层100的一侧。
如图4所示，所述光电二极管芯片还包括：覆盖所述通光窗口17的增透膜9。通过所述增透膜9，可以增加所述通光窗口17位置的光透过率，提高光电二极管芯片的光电转换效率。
如图3所示，所述第二电极环12具有开口K1，该开口K1用于引出所述第一电极环13连接的焊盘15。所述第二电极环12包括中间部121，以及与所述中间部121两端分别连接的第一部122以及第二部123，所述第一部122与所述第二部123之间具有所述开口K1。所述第一部122与所述第二部123相对的一端连接有一所述焊盘14，所述第二部123与所述第一部122相对的一端连接有另一所述焊盘16；所述第一电极环13连接的所述焊盘15位于所述第二电极12环连接的两个所述焊盘14和16之间。所述第一电极环13为封闭圆环。
本发明是实例所述光电二极管芯片中，所述芯片衬底1为Fe掺杂的半绝缘InP衬底；所述外延功能层100包括与所述半绝缘InP衬底晶格匹配的多层子功能层；所述多层子功能层在垂直于所述芯片衬底1的方向上层叠设置。可以通过外延生长工艺形成所述外延功能层100。可以通过MOCVD外延生长设备制备所述外延功能层。
具体的，所述多层子功能层包括：在所述芯片衬底1的同一侧依次外延生长的缓冲层2、吸收层3以及顶层5；所述顶层5表面设置有接触层6；所述缓冲层2用于形成所述负极凸台101，所述吸收层3以及所述顶层5用于形成所述正极凸台102；所述接触层6包括位于所述第一电极环13与所述顶层5之间的接触单元，用于减少接触电阻。
如上述，所述芯片衬底1为Fe掺杂的半绝缘InP衬底，可以通过外延生长工艺在所述芯片衬底的表面形成与之晶格匹配的外延功能层100，可以形成接收速率为10Gbps的光电二极管芯片，并使得光电二极管芯片在长距离(数公里，甚至是数十公里)接收1310nm或是1550nm的光信号。可以通过调整光电二极管芯片中一些设计参数，以调整通信距离。
所述光电二极管芯片中，芯片衬底1的厚度大于2μm；所述缓冲层2为掺杂浓度大于1×1018cm-3的InP缓冲层，其厚度大于2μm且小于5μm；所述吸收层3为掺杂浓度小于5×1014cm-3的InGaAs吸收层，其厚度大于0.5μm且小于3μm，该层掺杂浓度最低，该层掺杂浓度越低越好，掺杂浓度太低，现有工艺无法实现，掺杂浓度太高，耗尽层(图中的吸收层3)难以处于耗尽状态，会导致芯片电容变大，无法满足高速带宽要求，本申请实施例中提供的吸收层3的厚度可以在目前工艺条件下使得其掺杂浓度较低，避免其掺杂浓度过高导致无法满足高速带宽要求的问题；顶层5为InP顶层，厚度大于0.5μm且小于2μm；接触层6为InGaAs接触层，厚度大于0.1且小于0.5μm。
通过Zn扩散技术在顶层5内形成有源区4，有源区4的扩散深度大于顶层5的厚度，从而使得部分有源区4位于所述吸收层3内。有源区4的扩散深度为1μm-1.5μm。有源区4的扩散深度小于顶层5和吸收层3的厚度之和。有源区7为圆形区域，直径范围是20μm-40μm。
所述光电二极管芯片中，所述芯片衬底1背离所述外延功能层100的一侧表面还设置有焊接层18。所述焊接层18可以为Au层。所述焊接层18用于将所述光电二极管芯片固定在一预设载体板上，所述载体板可以为具有焊接层的陶瓷板等。
如图4所示，本发明是实例所述光电二极管芯片中，形成外延功能层100后，在外延功能层100背离芯片衬底1的一侧表面形成接触层6，图案化接触层，形成对应第一电极环13的接触单元，以便于在该接触单元上形成第一电极环13。之后，刻蚀形成正极凸台102以及负极凸台101。再形成钝化层7以及增透膜9。在钝化层7上设置有开口，所述开口包括：用于连接第一电极环13的通孔8、用于连接第二电极环12的通孔10以及用于露出所述通光窗口17的通孔。所述通孔8用于露出接触单元，以便于第一电极环13与接触单元电接触。所述通孔10用于露出部分缓冲层2，以便于第二电极环12与该部分缓冲层2电接触。增透膜9对应通孔8的位置具有通孔，以便于第一电极环13与接触单元电接触。
为了降低与其他元件连接时金属线增加的电感，本发明实施例所述光电二极管芯片中，设置第一电极环13连接有一个焊盘15，第二电极环12连接有第一焊盘14以及第二焊盘16，相对于第一电极环和第二电极环均是一个焊盘的传统结构，本发明实施例所述光电二极管芯片可以降低光电二极管芯片与跨阻放大器连接时的电感。由于第二电极环12连接有两个焊盘14、16，在与跨阻放大器连接时，该两个焊盘14、16可以分别通过一根金属线对应连接跨阻放大器中的一个对应焊盘，两根金属线为并行方式，相对于现有采用一根金属线的方式，可以大大降低电感。一般的，跨阻放大器中具有三个焊盘用于和光电二极管芯片电连接，第二电极环12设置两个焊盘，第一电极环13设置一个焊盘更容易焊盘的布局引出。
具体的，第二电极环12的两个焊盘可以分别通过一根直径为25μm的金属线与跨阻放大器的两个焊盘对应连接，由于两个金属线采用并行的连接方式，连接后电感L可以如下表示：
其中，l为金属线长度，d为金属线直径，二者单位均为cm，连接后由于金属线引入的电感值L中，相对于传统结构中负极连接一个焊盘采用的一根金属线方式，本发明实施方式中，负极具有两个焊盘，采用两根金属线分别与跨阻放大器的两个焊盘连接，等效于金属线直径增加了一倍，电感值降低约1倍。
本发明实施例中，所述第二电极环12连接的两个焊盘14、16的布局位置不局限于图2和图3所示方式，还可以如图5所示，图5为本发明实施例提供的另一种光电二极管芯片的正面俯视图，该方式与图2和图3所示方式不同在于，所述第二电极环12中，所述中间121部背离所述开口K1的一侧连接有两个所述焊盘14、16。
基于上述光电二极管芯片实施例，本发明另一实施例还提供了一种制作方法，用于制作上述实施例所述的光电二极管芯片，该制作方法如图6-图15所示，图6-图15为本发明实施例提供的一种制作方法的流程示意图，该制作方法包括：
步骤S11：如图6和图7所示，提供一晶圆50，所述晶圆50包括多个芯片衬底1，相邻芯片衬底1之间具有切割沟道51。
其中，图6为晶圆50的俯视图，图7为图3在P-P’方向的切面图。所述晶圆50为Fe掺杂的半绝缘InP晶圆。晶圆50的厚度大于2μm。这样，每个所述芯片衬底1均为Fe掺杂的半绝缘InP衬底。
步骤S12：如图8和图9所示，在所述晶圆50的一侧表面形成图案化的外延功能层100。
所述外延功能层100对于每个所述芯片衬底1的区域具有位于所述芯片衬底1表面的负极凸台101以及位于所述负极凸台101背离所述芯片衬底1一侧表面的正极凸台102；所述负极凸台101背离所述芯片衬底1一侧的表面具有第一区域以及包围所述第一区域的第二区域，所述正极凸台102位于所述第一区域。
该步骤中，所述在所述晶圆50的一侧表面形成图案化的外延功能层100包括：
首先，如图8所示，采用外延生长工艺依次在所述晶圆50的表面形成缓冲层2、吸收层3、以及顶层5。所述顶层5表面设置有接触层6。同样可以通过外延生长工艺形成所述接触层6。形成接触层6后，通过Zn扩散技术形成圆形有源区7。其中，缓冲层2、吸收层3、顶层5、接触层6以及有源区7的实现方式与上述实施例相同，在此不再赘述。
然后，如图9所示，刻蚀所述吸收层3以及所述顶层5，形成所述正极凸台102，刻蚀所述缓冲层2，形成所述负极凸台101。在形成正极凸台102之前，刻蚀接触层6，图案化接触层6，图案化后的接触层6包括位于第一电极环13与顶层5之间的接触单元，用于减少接触电阻。
可以采用光刻和湿法腐蚀图案化所述接触层6，形成多个与芯片衬底1一一对应的接触单元。其他方式中，还可以通过RIE(反应离子刻蚀)的方法图案化所述接触层6。每个所述芯片衬底对应设置有一个所述接触单元，所述接触单元为环形，该环形中间区域为通光窗口17。
图案化所述接触层6后，可以采用光刻和湿法腐蚀图案化所述吸收层3、所述以及所述顶层5，形成所述正极凸台102，其他方式中，还可以通过RIE的方法图案化所述吸收层3、以及所述顶层5，形成所述正极凸台102。正极凸台102背离芯片衬底1的一侧表面为圆形，该圆形直径范围是40μm-70μm，该直径太小工艺难度高，影响后续器件级别的耦合效率，太大影响芯片带宽，速率达不到10Gbps。
形成所述正极凸台102后，可以采用相同的工艺方案图案化所述缓冲层2，形成负极凸台101。正极凸台102和负极凸台101在平行于芯片衬底1的界面均为圆形。负极凸台101的高度由换从层2的厚度决定。
步骤S13：如图10-图12所示，形成电极结构。
在形成所述电极结构之前，还包括：形成覆盖所述第四区域、所述负极凸台以及所述正极凸台的钝化层7，所述钝化层7对应所述通光窗口17、所述第一电极环13以及所述第二电极12的位置具有开口；其中，所有所述焊盘位于所述钝化层7背离所述芯片衬底的一侧。
所述电极结构包括位于所述正极凸台102背离所述负极凸台101一侧表面的第一电极环13以及位于所述第二区域的第二电极环12。其中，电极结构的俯视图可以如上述图2和图5所示，所述第一电极环13连接有一个焊盘15，所述第二电极环连接有两个焊盘14和16。
该步骤中，所述形成电极结构的方法包括：通过相同的导电层制备所述第一电极环13、所述第二电极环12以及所有所述焊盘；其中，所有所述焊盘位于同一平面。
所述正极凸台102背离所述负极凸台101的一侧表面包括：通光窗口17以及包围所述通光窗口的外围区域；该步骤中，所述形成电极结构的方法包括：在所述外围区域形成所述第一电极环13，所述第一电极环13包围所述通光窗口17；在所述第二区域形成所述第二电极环12，所述第二电极环12包围所述正极凸台102。
所述芯片衬底1设置所述外延功能层100的一侧表面包括：第三区域以及包围所述第三区域的第四区域；所述外延功能层100位于所述第三区域；所述形成电极结构的方法包括：在所述第四区域形成所有所述焊盘。
该步骤中，所述形成电极结构包括：
首先，形成覆盖所述外延功能层的钝化层7。可以通过PECVD设备在图案化后的外延功能层100表面依次沉积氮化硅层以及二氧化硅层作为钝化层7，钝化层7的厚度大于0.1μm，且小于1μm。
然后，如图10所示，图案化所述钝化层7。在钝化层7表面形成开口，以露出所述通光窗口17，并形成用于连接第一电极环13的通孔8。可以通过光刻剥离以及蒸发工艺，在通孔8内形成欧姆接触层，以进一步降低接触电阻。
最后，如图11和图12所示，在图案化后的所述钝化层7表面，制作所述第一电极环13以及所述第二电极环12。
该步骤中，还包括：在形成电极结构之前，形成覆盖所述通光窗口17的增透膜9。增透膜9还覆盖钝化层7。通过PECVD设备形成增透膜9，厚度大于0.1μm，且小于0.5μm。
增透膜9具有用于设置第一电极环13的通孔11以及用于设置第二电极环12的通孔10。该通孔10贯穿钝化层7以及增透膜9。第一电极环13通过通孔11和通孔8与接触层6电连接。形成增透膜9以后，在形成通孔10的同时，将相邻芯片衬底1之间的增透膜9分离，以便于后续分割晶圆50。
可以首先通过溅射或e-beam(电子束)蒸镀以及光刻剥离的方法，在通孔11以及通孔10内形成欧姆接触层。再通过溅射或e-beam(电子束)蒸镀以及光刻剥离的方法，形成第一电极环13和第二电极环12。
通过相同的导电层在正极凸台102上制备第一电极环13，在负极凸台101上制作第二电极环12，以及两个电极连接的焊盘。第一电极环13通过通孔8和通孔11与接触层6电接触。第二电极环12通过通孔10与缓冲层2电接触。制作电极结构的导电层包括依次层叠设置的Ti层、Pt层以及Au层，Au层位于最外侧。Ti层可以增加与下方材料的结合稳定性，Pt为过渡层，可以增大Ti和Au之间的扩散，提高电极可靠性，避免Au扩散后污染外延功能层100。采用该导电层结构，能够有效降低接触电阻，从而有利于提高芯片带宽。
其中，Ti层厚度范围是Pt层厚度范围是/>Au层厚度范围是/>Ti层和Pt层对Au层向芯片内扩散具有一定的阻挡作用，可以有效防止热处理过程中Au与芯片衬底1的互扩散问题。
步骤S14：如图13-图15所示，基于切割沟道51进行分割，形成多个单粒的光电二极管芯片。
该步骤中，如图13和图14所示，还包括：在分割所述晶圆之前，在所述晶圆50背离所述外延功能层100的一侧表面形成图案化的焊接层18。
首先，如图13所示，形成覆盖晶圆50表面的焊接层18，再如图14所示，将相邻芯片衬底1之间的焊接层18分离，以便于后续对晶圆50进行分割处理。可以通过溅射或是e-beam(电子束)蒸镀形成焊接层18，通过光刻剥离的方法分离相邻芯片衬底1之间的焊接层18。可以通过热阻蒸发工艺在晶圆50表面蒸镀一层Au层作为焊接层18。
在形成焊接层18之前，可以先对晶圆50背离外延功能层100的一侧表面进行减薄处理，使得芯片的整体厚度减至120μm±10μm。
然后，如图15所示，通过切割工艺，分割晶圆50，形成多个单粒光电二极管芯片。
通过上述描述可知，本发明实施例所述制作方法，可以用于制作上述实施例所述光电二极管芯片，制作方法简单，制作成本低。制备的光电二极管芯片中，第二电极环12具有两个焊盘，第二电极环12可以通过两根并行金属线与其他元件连接时的电感，与其他元件连接后，具有较低的电感，可以提高绑线后器件整体的性能，提高金属焊线连接的可靠性。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (12)
1.一种双负极光电二极管芯片，其特征在于，所述光电二极管芯片包括：
芯片衬底；
设置在所述芯片衬底一侧表面的外延功能层；所述外延功能层具有位于所述芯片衬底表面的负极凸台以及位于所述负极凸台背离所述芯片衬底一侧表面的正极凸台；所述负极凸台背离所述芯片衬底一侧的表面具有第一区域以及包围所述第一区域的第二区域，所述正极凸台位于所述第一区域；
位于所述正极凸台背离所述负极凸台一侧表面的第一电极环；
位于所述第二区域的第二电极环；
其中，所述第一电极环连接有一个焊盘，所述第二电极环连接有两个焊盘；
所述第二电极环具有开口，所述开口用于引出所述第一电极环连接的所述焊盘；
所述第二电极环包括中间部，以及与所述中间部两端分别连接的第一部以及第二部，所述第一部与所述第二部之间具有所述开口；
所述正极凸台背离所述负极凸台的一侧表面包括：通光窗口以及包围所述通光窗口的外围区域；
所述第一电极环位于所述外围区域，包围所述通光窗口；
所述第二电极环位于所述第二区域，包围所述正极凸台；
所述芯片衬底设置所述外延功能层的一侧表面包括：第三区域以及包围所述第三区域的第四区域；
所述外延功能层位于所述第三区域；
所述焊盘均位于所述第四区域。
2.根据权利要求1所述的光电二极管芯片，其特征在于，还包括：覆盖所述第四区域、所述负极凸台以及所述正极凸台的钝化层，所述钝化层对应所述通光窗口、所述第一电极环以及所述第二电极的位置具有开口；
其中，所有所述焊盘位于所述钝化层背离所述芯片衬底的一侧。
3.根据权利要求1所述的光电二极管芯片，其特征在于，所述第一部与所述第二部相对的一端连接有一所述焊盘，所述第二部与所述第一部相对的一端连接有另一所述焊盘；所述第一电极环连接的所述焊盘位于所述第二电极环连接的两个所述焊盘之间；
或，所述中间部背离所述开口的一侧连接有两个所述焊盘。
4.根据权利要求1-3任一项所述的光电二极管芯片，其特征在于，所述芯片衬底为Fe掺杂的半绝缘InP衬底；
所述外延功能层包括与所述半绝缘InP衬底晶格匹配的多层子功能层；
所述多层子功能层在垂直于所述芯片衬底的方向上层叠设置。
5.根据权利要求4所述的光电二极管芯片，其特征在于，所述多层子功能层包括：在所述芯片衬底的同一侧依次外延生长的缓冲层、吸收层以及顶层；所述顶层表面设置有接触层；
所述缓冲层用于形成所述负极凸台，所述吸收层以及所述顶层用于形成所述正极凸台；
所述接触层包括位于所述第一电极环与所述顶层之间的接触单元，用于减少接触电阻。
6.一种双负极光电二极管芯片制作方法，用于制作如权利要求1-5任一项所述的光电二极管，其特征在于，所述制作方法包括：
提供一晶圆，所述晶圆包括多个芯片衬底，相邻所述芯片衬底之间具有切割沟道；
在所述晶圆的一侧表面形成图案化的外延功能层，所述外延功能层对于每个所述芯片衬底的区域具有位于所述芯片衬底表面的负极凸台以及位于所述负极凸台背离所述芯片衬底一侧表面的正极凸台；所述负极凸台背离所述芯片衬底一侧的表面具有第一区域以及包围所述第一区域的第二区域，所述正极凸台位于所述第一区域；
形成电极结构，所述电极结构包括位于所述正极凸台背离所述负极凸台一侧表面的第一电极环以及位于所述第二区域的第二电极环；其中，所述第一电极环连接有一个焊盘，所述第二电极环连接有两个焊盘；
基于切割沟道进行分割，形成多个单粒的光电二极管芯片。
7.根据权利要求6所述的制作方法，其特征在于，所述形成电极结构的方法包括：
通过相同的导电层制备所述第一电极环、所述第二电极环以及所有所述焊盘；
其中，所有所述焊盘位于同一平面。
8.根据权利要求7所述的制作方法，其特征在于，所述正极凸台背离所述负极凸台的一侧表面包括：通光窗口以及包围所述通光窗口的外围区域；
所述形成电极结构的方法包括：
在所述外围区域形成所述第一电极环，所述第一电极环包围所述通光窗口；
在所述第二区域形成所述第二电极环，所述第二电极环包围所述正极凸台。
9.根据权利要求8所述的制作方法，其特征在于，所述芯片衬底设置所述外延功能层的一侧表面包括：第三区域以及包围所述第三区域的第四区域；所述外延功能层位于所述第三区域；
所述形成电极结构的方法包括：在所述第四区域形成所有所述焊盘。
10.根据权利要求9所述的制作方法，其特征在于，在形成所述电极结构之前，还包括：
形成覆盖所述第四区域、所述负极凸台以及所述正极凸台的钝化层，所述钝化层对应所述通光窗口、所述第一电极环以及所述第二电极的位置具有开口；
其中，所有所述焊盘位于所述钝化层背离所述芯片衬底的一侧。
11.根据权利要求6所述的制作方法，其特征在于，所述第二电极环具有开口，所述开口用于引出所述第一电极环连接的所述焊盘；所述第二电极环包括中间部，以及与所述中间部两端分别连接的第一部以及第二部，所述第一部与所述第二部之间具有所述开口；
所述第一部与所述第二部相对的一端连接有一所述焊盘，所述第二部与所述第一部相对的一端连接有另一所述焊盘；所述第一电极环连接的所述焊盘位于所述第二电极环连接的两个所述焊盘之间；
或，所述中间部背离所述开口的一侧连接有两个所述焊盘。
12.根据权利要求6所述的制作方法，其特征在于，所述在所述晶圆的一侧表面形成图案化的外延功能层包括：
采用外延生长工艺依次在所述晶圆的表面形成缓冲层、吸收层以及顶层；
刻蚀所述吸收层以及所述顶层，形成所述正极凸台，刻蚀所述缓冲层，形成所述负极凸台；
其中，所述顶层表面设置有接触层；所述接触层包括位于所述第一电极环与所述顶层之间的接触单元，用于减少接触电阻。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810872855.1A CN109216477B (zh) | 2018-08-02 | 2018-08-02 | 双负极光电二极管芯片及其制作方法 |
| JP2021600081U JP3233263U (ja) | 2018-08-02 | 2019-07-17 | フォトダイオードチップとその製造方法 |
| PCT/CN2019/096395 WO2020024796A1 (zh) | 2018-08-02 | 2019-07-17 | 光电二极管芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810872855.1A CN109216477B (zh) | 2018-08-02 | 2018-08-02 | 双负极光电二极管芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109216477A CN109216477A (zh) | 2019-01-15 |
| CN109216477B true CN109216477B (zh) | 2024-04-12 |
Family
ID=64987442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810872855.1A Active CN109216477B (zh) | 2018-08-02 | 2018-08-02 | 双负极光电二极管芯片及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3233263U (zh) |
| CN (1) | CN109216477B (zh) |
| WO (1) | WO2020024796A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109216477B (zh) * | 2018-08-02 | 2024-04-12 | 芯思杰技术(深圳)股份有限公司 | 双负极光电二极管芯片及其制作方法 |
| CN113990983B (zh) * | 2021-10-25 | 2023-07-04 | 西安微电子技术研究所 | 一种光吸收能力强的光敏二极管及制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378244A (zh) * | 2012-04-27 | 2013-10-30 | 无锡华润华晶微电子有限公司 | 发光二极管器件及其制造方法 |
| CN104241475A (zh) * | 2014-09-04 | 2014-12-24 | 圆融光电科技有限公司 | 发光二极管芯片及其制备方法 |
| CN104576808A (zh) * | 2014-08-12 | 2015-04-29 | 深圳市芯思杰联邦国际科技发展有限公司 | 带载体的高速雪崩光电探测器芯片及其制作方法 |
| CN104576806A (zh) * | 2014-08-12 | 2015-04-29 | 深圳市芯思杰联邦国际科技发展有限公司 | 侧入光式pin光电探测器芯片及其制作方法 |
| CN104576810A (zh) * | 2014-08-12 | 2015-04-29 | 深圳市芯思杰联邦国际科技发展有限公司 | 共面电极模拟光电探测器芯片及其制作方法 |
| JP2018029121A (ja) * | 2016-08-17 | 2018-02-22 | ローム株式会社 | チップダイオードおよび回路モジュール |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253676A (ja) * | 2005-03-08 | 2006-09-21 | Sumitomo Electric Ind Ltd | 光アセンブリ |
| US9159612B2 (en) * | 2012-10-15 | 2015-10-13 | Electronics And Telecommunications Research Institute | Semiconductor device and method of fabricating the same |
| CN106711274B (zh) * | 2016-11-30 | 2017-12-08 | 武汉光迅科技股份有限公司 | 一种雪崩光电二极管及其制造方法 |
| CN208596681U (zh) * | 2018-08-02 | 2019-03-12 | 深圳市芯思杰智慧传感技术有限公司 | 一种双负极光电二极管芯片 |
| CN109244152B (zh) * | 2018-08-02 | 2023-09-29 | 芯思杰技术(深圳)股份有限公司 | 一种短距离通信高速光电二极管芯片及其制作方法 |
| CN109216477B (zh) * | 2018-08-02 | 2024-04-12 | 芯思杰技术(深圳)股份有限公司 | 双负极光电二极管芯片及其制作方法 |
-
2018
- 2018-08-02 CN CN201810872855.1A patent/CN109216477B/zh active Active
-
2019
- 2019-07-17 WO PCT/CN2019/096395 patent/WO2020024796A1/zh active Application Filing
- 2019-07-17 JP JP2021600081U patent/JP3233263U/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378244A (zh) * | 2012-04-27 | 2013-10-30 | 无锡华润华晶微电子有限公司 | 发光二极管器件及其制造方法 |
| CN104576808A (zh) * | 2014-08-12 | 2015-04-29 | 深圳市芯思杰联邦国际科技发展有限公司 | 带载体的高速雪崩光电探测器芯片及其制作方法 |
| CN104576806A (zh) * | 2014-08-12 | 2015-04-29 | 深圳市芯思杰联邦国际科技发展有限公司 | 侧入光式pin光电探测器芯片及其制作方法 |
| CN104576810A (zh) * | 2014-08-12 | 2015-04-29 | 深圳市芯思杰联邦国际科技发展有限公司 | 共面电极模拟光电探测器芯片及其制作方法 |
| CN104241475A (zh) * | 2014-09-04 | 2014-12-24 | 圆融光电科技有限公司 | 发光二极管芯片及其制备方法 |
| JP2018029121A (ja) * | 2016-08-17 | 2018-02-22 | ローム株式会社 | チップダイオードおよび回路モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020024796A1 (zh) | 2020-02-06 |
| CN109216477A (zh) | 2019-01-15 |
| JP3233263U (ja) | 2021-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627516B2 (en) | Method of fabricating a light receiving device | |
| US6740861B2 (en) | Photodetector and method having a conductive layer with etch susceptibility different from that of the semiconductor substrate | |
| JP5842393B2 (ja) | 受光デバイス、これを用いた光受信機、及び受光デバイスの製造方法 | |
| CN109216477B (zh) | 双负极光电二极管芯片及其制作方法 | |
| JPH09213988A (ja) | ｐｉｎ型受光素子、光電変換回路及び光電変換モジュール | |
| US5185272A (en) | Method of producing semiconductor device having light receiving element with capacitance | |
| EP0452801B1 (en) | Semiconductor device having light receiving element and method of producing the same | |
| JPS62501883A (ja) | 集積光検出器−増幅器装置 | |
| CN100466301C (zh) | 半导体受光元件及其制造方法 | |
| CN109244152B (zh) | 一种短距离通信高速光电二极管芯片及其制作方法 | |
| CN208596681U (zh) | 一种双负极光电二极管芯片 | |
| JP4109159B2 (ja) | 半導体受光素子 | |
| CN109844963B (zh) | 背面入射型受光元件及光模块 | |
| JP3674255B2 (ja) | 受光素子の製造方法 | |
| JP4279650B2 (ja) | 半導体受光素子 | |
| JP3008571B2 (ja) | 受光装置 | |
| KR100249785B1 (ko) | 수평 구조의 피아이엔 광 다이오드와 이종접합 쌍극자 트랜지스터의 결합 소자 및 그 제조방법 | |
| CN211320113U (zh) | 一种芯片 | |
| CN208596680U (zh) | 一种短距离通信高速光电二极管芯片 | |
| JP2005129776A (ja) | 半導体受光素子 | |
| JPH01196182A (ja) | フォトダイオード | |
| JP2847561B2 (ja) | 半導体受光素子 | |
| JP2018142581A (ja) | 半導体装置の製造方法、半導体装置 | |
| KR100444820B1 (ko) | 광검출기와 이종접합 바이폴라 트랜지스터가 집적된 장파장 반도체 광수신 칩 | |
| JPS639987A (ja) | 半導体受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518000 4th Floor, Building A5, Nanshan Zhiyuan, 1001 Xueyuan Avenue, Nanshan District, Shenzhen City, Guangdong Province Applicant after: Core technology (Shenzhen) Co.,Ltd. Address before: 518000 4th Floor, Building A5, Nanshan Zhiyuan, 1001 Xueyuan Avenue, Nanshan District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN PHOGRAIN INTELLIGENT SENSING TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |