JP2847561B2 - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JP2847561B2 JP2847561B2 JP2097489A JP9748990A JP2847561B2 JP 2847561 B2 JP2847561 B2 JP 2847561B2 JP 2097489 A JP2097489 A JP 2097489A JP 9748990 A JP9748990 A JP 9748990A JP 2847561 B2 JP2847561 B2 JP 2847561B2
- Authority
- JP
- Japan
- Prior art keywords
- type impurity
- type
- area
- region
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 〔概要〕 高速光波形観測や集積化光受信器を構成する場合に用
いて好適な半導体受光素子に関し、 半導体受光素子の構造を改変して、従来のものに比較
し、静電容量やインダクタンスが少なく、超高速の応答
が可能であるようにすることを目的とし、 半導体基板上に順に積層されたｎ型導電性半導体層及
びノン・ドープ光吸収半導体層及びｎ型導電性半導体層
と、該表面側ｎ型導電性半導体層に選択的に形成され且
つpin接合を生成させるのに支障がない程度で小面積化
されたｐ型不純物導入領域と、該ｐ型不純物導入領域と
は分離され且つそれに比較して大面積且されたｐ型不純
物導入領域と、該小面積のｐ型不純物導入領域及び大面
積のｐ型不純物導入領域及びそれ等が形成されたｎ型導
電性半導体層を覆う絶縁層と、該小面積のｐ型不純物導
入領域にコンタクト且つ該小面積のｐ型不純物導入領域
を構成要素とするpinフォト・ダイオードに逆バイアス
電圧を印加する電極と、前記大面積のｐ型不純物導入領
域にコンタクトし且つ該大面積のｐ型不純物導入領域を
構成要素とするpinフォト・ダイオードに順バイアス電
圧を印加する電極とを備えてなるよう構成する。
いて好適な半導体受光素子に関し、 半導体受光素子の構造を改変して、従来のものに比較
し、静電容量やインダクタンスが少なく、超高速の応答
が可能であるようにすることを目的とし、 半導体基板上に順に積層されたｎ型導電性半導体層及
びノン・ドープ光吸収半導体層及びｎ型導電性半導体層
と、該表面側ｎ型導電性半導体層に選択的に形成され且
つpin接合を生成させるのに支障がない程度で小面積化
されたｐ型不純物導入領域と、該ｐ型不純物導入領域と
は分離され且つそれに比較して大面積且されたｐ型不純
物導入領域と、該小面積のｐ型不純物導入領域及び大面
積のｐ型不純物導入領域及びそれ等が形成されたｎ型導
電性半導体層を覆う絶縁層と、該小面積のｐ型不純物導
入領域にコンタクト且つ該小面積のｐ型不純物導入領域
を構成要素とするpinフォト・ダイオードに逆バイアス
電圧を印加する電極と、前記大面積のｐ型不純物導入領
域にコンタクトし且つ該大面積のｐ型不純物導入領域を
構成要素とするpinフォト・ダイオードに順バイアス電
圧を印加する電極とを備えてなるよう構成する。
本発明は、高速光波形観測や集積化光受信器を構成す
る場合に用いて好適な半導体受光素子に関する。
る場合に用いて好適な半導体受光素子に関する。
近年、光通信システムの組み立て或いは調整を行う場
合、光信号の伝送速度が高速化していることから、応答
速度が30〔GHz〕以上もの超高速半導体受光素子を用い
て半導体レーザの高速光出力変動を直接観測する必要が
生じている。
合、光信号の伝送速度が高速化していることから、応答
速度が30〔GHz〕以上もの超高速半導体受光素子を用い
て半導体レーザの高速光出力変動を直接観測する必要が
生じている。
一般に、pinフォト・ダイオードの応答性を高速化す
る為には、pin接合径を小さくし、そして、ｉ型光吸収
半導体層を薄くすることが行われている。
る為には、pin接合径を小さくし、そして、ｉ型光吸収
半導体層を薄くすることが行われている。
因に、そのような手段を採る場合、例えば、応答速度
が30〔GHz〕以上であると、pin接合径は10〔μｍ〕φ以
下、また、ｉ型光吸収半導体層の厚さは１〔μｍ〕以下
にする必要がある。
が30〔GHz〕以上であると、pin接合径は10〔μｍ〕φ以
下、また、ｉ型光吸収半導体層の厚さは１〔μｍ〕以下
にする必要がある。
前記したように、pin接合径が小さく、そして、ｉ型
光吸収半導体層が薄いpinフォト・ダイオードを製造す
ることは容易でないのも然る事ながら、そのように小型
化されたpinフォト・ダイオードから、劣化を生じるこ
となく光電変換した電気信号を取り出すのは甚だ困難で
ある。その理由は、pinフォト・ダイオードの動作部分
自体は、現今の半導体プロセス技術を駆使することで、
かなり小型のものにすることができるのであるが、電気
信号に関連するワイヤ・ボンディング部分を小型化した
り、ボンディング・ワイヤ長さなどを短くするには限界
があり、従って静電容量やインダクタンスの低減にも限
界がることに依る。
光吸収半導体層が薄いpinフォト・ダイオードを製造す
ることは容易でないのも然る事ながら、そのように小型
化されたpinフォト・ダイオードから、劣化を生じるこ
となく光電変換した電気信号を取り出すのは甚だ困難で
ある。その理由は、pinフォト・ダイオードの動作部分
自体は、現今の半導体プロセス技術を駆使することで、
かなり小型のものにすることができるのであるが、電気
信号に関連するワイヤ・ボンディング部分を小型化した
り、ボンディング・ワイヤ長さなどを短くするには限界
があり、従って静電容量やインダクタンスの低減にも限
界がることに依る。
本発明は、半導体受光素子の構造を改変して、従来の
ものに比較し、静電容量やインダクタンスが少なく、超
高速の応答が可能であるようにしようとする。
ものに比較し、静電容量やインダクタンスが少なく、超
高速の応答が可能であるようにしようとする。
第１図の本発明の原理を説明する為の半導体受光素子
の要部切断側面図を表している。
の要部切断側面図を表している。
図に於いて、１は半導体基板、２はｎ型導電性半導体
層、３はｉ型光吸収半導体層、４はｎ型半導体層（絶縁
性半導体層）、5A並びに5Bはｐ型導電性半導体領域、６
は例えばポリイミドからなる絶縁層、7A,7B,7Cは光電流
取り出し用電極、8A,8B,8Cは光電流取り出し用接続電極
をそれぞれ示している。
層、３はｉ型光吸収半導体層、４はｎ型半導体層（絶縁
性半導体層）、5A並びに5Bはｐ型導電性半導体領域、６
は例えばポリイミドからなる絶縁層、7A,7B,7Cは光電流
取り出し用電極、8A,8B,8Cは光電流取り出し用接続電極
をそれぞれ示している。
第２図は第１図に見られる半導体受光素子の等価回路
図を表し、第１図に於いて用いた記号と同記号は同部分
を表すか或いは同じ意味を持つものとする。
図を表し、第１図に於いて用いた記号と同記号は同部分
を表すか或いは同じ意味を持つものとする。
図に於いて、PD1,PD2A,PD2Bはpinフォト・ダイオード
を示している。
を示している。
図示の半導体受光素子で、pinフォト・ダイオードPD1
は、第１図に於けるｎ型導電性半導体層２、ｉ型光吸収
半導体層３、ｐ型導電性半導体領域5Aなどで構成されて
いる。ｐ型導電性半導体領域5Aを見ても判るように、著
しく小さいpin接合面積を持ち、また、pinフォト・ダイ
オードPD2A並びにPD2Bは、pinフォト・ダイオードPD1に
比較すれば、著しく大きいpin接合面積を持っている。
は、第１図に於けるｎ型導電性半導体層２、ｉ型光吸収
半導体層３、ｐ型導電性半導体領域5Aなどで構成されて
いる。ｐ型導電性半導体領域5Aを見ても判るように、著
しく小さいpin接合面積を持ち、また、pinフォト・ダイ
オードPD2A並びにPD2Bは、pinフォト・ダイオードPD1に
比較すれば、著しく大きいpin接合面積を持っている。
この半導体受光素子を動作させる場合、図示された極
性のバイアス電圧を印加する。即ち、光電流取り出し用
接続電極8Aには負極性となるように、そして、光電流取
り出し用接続電極8Bには正極性となるようにバイアス電
圧を印加する。このようにすると、pinフォト・ダイオ
ードPD1には逆バイアス電圧が印加させることになり、p
inフォト・ダイオード本来の動作をすることができ、ま
た、pinフォト・ダイオードPD2A並びにPD2Bには順バイ
アス電圧が印加されることになり、pinフォト・ダイオ
ード本来の動作はすることができない。また、pinフォ
ト・ダイオードPD2A及びPD2Bの接合面積は非常に大きい
ので静電容量が大きく、高周波電気信号に対しては短絡
状態となる。
性のバイアス電圧を印加する。即ち、光電流取り出し用
接続電極8Aには負極性となるように、そして、光電流取
り出し用接続電極8Bには正極性となるようにバイアス電
圧を印加する。このようにすると、pinフォト・ダイオ
ードPD1には逆バイアス電圧が印加させることになり、p
inフォト・ダイオード本来の動作をすることができ、ま
た、pinフォト・ダイオードPD2A並びにPD2Bには順バイ
アス電圧が印加されることになり、pinフォト・ダイオ
ード本来の動作はすることができない。また、pinフォ
ト・ダイオードPD2A及びPD2Bの接合面積は非常に大きい
ので静電容量が大きく、高周波電気信号に対しては短絡
状態となる。
図示の半導体受光素子では、メサ・エッチングなどに
依る段差は全く発生していないから、中心に在るpin接
合の直径が５〔μｍ〕〜10〔μｍ〕程度と小さくなって
も、その光電流を取り出す為の電極7A及び接続電極8Aは
大型のものを作り付けることができ、しかも、第１図に
見られるように、ポリイミドからなる絶縁層６が存在し
ているので寄生容量の増加は起こらない。
依る段差は全く発生していないから、中心に在るpin接
合の直径が５〔μｍ〕〜10〔μｍ〕程度と小さくなって
も、その光電流を取り出す為の電極7A及び接続電極8Aは
大型のものを作り付けることができ、しかも、第１図に
見られるように、ポリイミドからなる絶縁層６が存在し
ているので寄生容量の増加は起こらない。
前記したようなことから、本発明の半導体受光素子に
於いては、半導体基板（例えばn+型InP基板11）上に順
に積層されたｎ型導電性半導体層（例えばn+型InP層1
2）及びノン・ドープ光吸収半導体層（例えばノン・ド
ープのInGaAs光吸収層13）及びｎ型導電性半導体層（例
えばn-型InP層14）と、該表面側のｎ型導電性半導体層
に選択的に形成され且つpin接合を生成させるのに支障
がない程度で小面積化されたｐ型不純物導入領域（例え
ばｐ型不純物拡散領域15A）と、該ｐ型不純物導入領域
とは分離され且つそれに比較して大面積化されたｐ型不
純物導入領域（例えばｐ型不純物拡散領域15B）と、該
小面積のｐ型不純物導入領域及び大面積のｐ型不純物導
入領域及びそれ等が形成されたｎ型導電性半導体層を覆
う絶縁層（例えば絶縁層16）と、該小面積のｐ型不純物
導入領域にコンタクトし且つ該小面積のｐ型不純物導入
領域を構成要素とするpinフォト・ダイオードに逆バイ
アス電圧を印加する電極（例えば引き出し電極18A、接
続電極19Aなど）と、前記大面積のｐ型不純物導入領域
にコンタクトし且つ該大面積のｐ型不純物導入領域を構
成要素とするpinフォト・ダイオードに順バイアス電圧
を印加する電極（例へば引き出し電極18B及び18C、接続
電極19B及び19Cなど）とを備えている。
於いては、半導体基板（例えばn+型InP基板11）上に順
に積層されたｎ型導電性半導体層（例えばn+型InP層1
2）及びノン・ドープ光吸収半導体層（例えばノン・ド
ープのInGaAs光吸収層13）及びｎ型導電性半導体層（例
えばn-型InP層14）と、該表面側のｎ型導電性半導体層
に選択的に形成され且つpin接合を生成させるのに支障
がない程度で小面積化されたｐ型不純物導入領域（例え
ばｐ型不純物拡散領域15A）と、該ｐ型不純物導入領域
とは分離され且つそれに比較して大面積化されたｐ型不
純物導入領域（例えばｐ型不純物拡散領域15B）と、該
小面積のｐ型不純物導入領域及び大面積のｐ型不純物導
入領域及びそれ等が形成されたｎ型導電性半導体層を覆
う絶縁層（例えば絶縁層16）と、該小面積のｐ型不純物
導入領域にコンタクトし且つ該小面積のｐ型不純物導入
領域を構成要素とするpinフォト・ダイオードに逆バイ
アス電圧を印加する電極（例えば引き出し電極18A、接
続電極19Aなど）と、前記大面積のｐ型不純物導入領域
にコンタクトし且つ該大面積のｐ型不純物導入領域を構
成要素とするpinフォト・ダイオードに順バイアス電圧
を印加する電極（例へば引き出し電極18B及び18C、接続
電極19B及び19Cなど）とを備えている。
前記手段を採ることに依り、表面を平坦にすることが
できることから、微細なpin接合に対して大型の電極を
形成することが可能となり、そして光電変換を行う本来
のpinフォト・ダイオート以外の大面積のpinフォト・ダ
イオードは半導体受光素子を実装する際に安定な支持を
行う役割を果たすことができ、しかも、順バイアス電圧
が加わるようになっているので、大きな光電流を取り出
すことに些からも支障にならない。また、実装する際
は、所謂、フリップ・チップ・ボンディング方式を適用
することができるから、寄生インダクタンスや寄生容量
は大変に少なく、従って、特性が劣化することはなくな
る。
できることから、微細なpin接合に対して大型の電極を
形成することが可能となり、そして光電変換を行う本来
のpinフォト・ダイオート以外の大面積のpinフォト・ダ
イオードは半導体受光素子を実装する際に安定な支持を
行う役割を果たすことができ、しかも、順バイアス電圧
が加わるようになっているので、大きな光電流を取り出
すことに些からも支障にならない。また、実装する際
は、所謂、フリップ・チップ・ボンディング方式を適用
することができるから、寄生インダクタンスや寄生容量
は大変に少なく、従って、特性が劣化することはなくな
る。
第３図は本発明一実施例の要部切断側面図を表してい
る。
る。
図に於いて、 11はn+型ImP基板、 11Aはマイクロ・レンズ、 12はn+型InP層、 13はノン・ドープInGaAs光吸収層、 14はn-型InP層、 15A及び15Bはｐ型不純物拡散領域、 16はポリイミドからなる絶縁層、 17はオーミック・コタクト・メタル膜、 18A,18B,18Cは、バイヤ・メタルを兼ねた引き出し電
極、 19A,19B,19Cは接続電極、 20は無反射コート膜 をそれぞれ示している。
極、 19A,19B,19Cは接続電極、 20は無反射コート膜 をそれぞれ示している。
本実施例に於ける各部分についての主要なデータを例
示すると次の通りである。
示すると次の通りである。
基板11について 厚さS1:70〔μｍ〕 不純物濃度:1×1018〔cm-3〕 マイクロ・レンズ11Aについて 最大厚さS2:6〔μｍ〕 開口径:50〔μｍ〕 n+型InP層12について 厚さ:1.5〔μｍ〕 不純物濃度:1×1018〔cm-3〕 光吸収層13について 厚さ:1.4〔μｍ〕 n-型ImP層14について 厚さ:1〔μｍ〕 不純物濃度:1×1016〔cm-3〕 ｐ型不純物拡散領域15A及び15B 不純物:Zn 不純物濃度：約１×1018〔cm-3〕 絶縁層16について 厚さ:2〔μｍ〕 オーミック・コンタクト・メタル膜17について 材料:AuZn/Au 引き出し電極18A,18B,18Cについて 材料:Ti/Pt/Au 接続電極19A,19B,19Cについて 材料:AuSn 本実施例に於いては、ｐ型不純物拡散領域15Aで代表
されるpinフォト・ダイオード（第２図に於けるPD1に相
当）に於けるpin接合の直径は５〔μｍ〕〜10〔μｍ〕
と小さいので、基板11の裏面を加工して開口径50〔μ
ｍ〕φマイクロ・レンズ11Aを形成し、そのマイクロ・
レンズ11Aで入射光を集束してpin接合に入射させるよう
にしている。このように、pin接合が小さくても、表面
に段差がないことから、光電流を取り出すための電極18
A,19Aはマッシュルーム形状に大型化でき、しかも、寄
生容量の増加がないとこは第１図について説明した本発
明の原理の通りである。
されるpinフォト・ダイオード（第２図に於けるPD1に相
当）に於けるpin接合の直径は５〔μｍ〕〜10〔μｍ〕
と小さいので、基板11の裏面を加工して開口径50〔μ
ｍ〕φマイクロ・レンズ11Aを形成し、そのマイクロ・
レンズ11Aで入射光を集束してpin接合に入射させるよう
にしている。このように、pin接合が小さくても、表面
に段差がないことから、光電流を取り出すための電極18
A,19Aはマッシュルーム形状に大型化でき、しかも、寄
生容量の増加がないとこは第１図について説明した本発
明の原理の通りである。
第４図は本発明一実施例の要部平面図を表し、第３図
に於いて用いた記号と同記号は同部分を表すか或いは同
じ意味を持つものとする。因に、第３図に見られる実施
例は、第４図に見られる線Ｘ−Ｘに沿って切断した状態
を表したものである。
に於いて用いた記号と同記号は同部分を表すか或いは同
じ意味を持つものとする。因に、第３図に見られる実施
例は、第４図に見られる線Ｘ−Ｘに沿って切断した状態
を表したものである。
第５図は第４図に見られる半導体受光素子を実装する
場合の相手方パターンを表す要部平面図である。
場合の相手方パターンを表す要部平面図である。
図に於いて、19A′は電極19Aをボンディングする個
所、19B′及び19C′は電極19B及び19Cをそれぞれ対応さ
せてボンディングする箇所を示している。
所、19B′及び19C′は電極19B及び19Cをそれぞれ対応さ
せてボンディングする箇所を示している。
第４図に見られる半導体受光素子を第５図に見られる
パターンに取り付けるには、所謂、フリップ・チップ・
ボンディング方式で実施するものである。
パターンに取り付けるには、所謂、フリップ・チップ・
ボンディング方式で実施するものである。
第４図に見られる四個の接続電極及びその他のパター
ンは種々改変することができ、例えば、三個の接続電極
を正三角形に於ける各頂点に位置させたり、一個の大型
のものにするなどは任意であり、また、実際に光電変換
を行うpinフォト・ダイオードの位置も中央に限定する
必要はない。
ンは種々改変することができ、例えば、三個の接続電極
を正三角形に於ける各頂点に位置させたり、一個の大型
のものにするなどは任意であり、また、実際に光電変換
を行うpinフォト・ダイオードの位置も中央に限定する
必要はない。
本発明に依る半導体受光素子では、半導体基板の同一
面に微細なpinフォト・ダイオードと大型のpinフォト・
ダイオードが作り込まれ、その構造上から、必然的に、
微細なpinフォト・ダイオードには逆バイアス電圧が、
また、大型のpinフォト・ダイオードには順バイアス電
圧がそれぞれ印加されるようになっている。
面に微細なpinフォト・ダイオードと大型のpinフォト・
ダイオードが作り込まれ、その構造上から、必然的に、
微細なpinフォト・ダイオードには逆バイアス電圧が、
また、大型のpinフォト・ダイオードには順バイアス電
圧がそれぞれ印加されるようになっている。
前記構成を採ることに依り、表面を平坦にすることが
でき、微細なpin接合に対して大型の電極を形成するこ
とが可能となり、そして、光電変換を行う微細なpinフ
ォト・ダイオード以外の大面積のpinフォト・ダイオー
ドは半導体受光素子を実装する際に安定な支持を行う役
割を果たすことができ、しかも、順バイアス電圧が加わ
るようになっているので高周波的には短絡状態にあり、
大きな光電流を取り出すことに些かも支障にならない。
また、実装する際は、所謂、フリップ・チップ・ボンデ
ィング方式を適用することができるから、寄生インダク
タンス或いは寄生容量が大変に少なく、従って、特性が
劣化することはなくなる。
でき、微細なpin接合に対して大型の電極を形成するこ
とが可能となり、そして、光電変換を行う微細なpinフ
ォト・ダイオード以外の大面積のpinフォト・ダイオー
ドは半導体受光素子を実装する際に安定な支持を行う役
割を果たすことができ、しかも、順バイアス電圧が加わ
るようになっているので高周波的には短絡状態にあり、
大きな光電流を取り出すことに些かも支障にならない。
また、実装する際は、所謂、フリップ・チップ・ボンデ
ィング方式を適用することができるから、寄生インダク
タンス或いは寄生容量が大変に少なく、従って、特性が
劣化することはなくなる。
第１図は本発明の原理を説明する為の半導体受光素子の
要部切断側面図、第２図は第１図に見られる半導体受光
素子の等価回路図、第３図は本発明一実施例の要部切断
側面図、第４図は本発明一実施例の要部平面図、第５図
は第４図に見られる半導体受光素子を実装する場合に於
ける相手方パターンの要部平面図をそれぞれ表してい
る。 図に於いて、 11はn+型InP基板、11Aはマイクロ・レンズ、12はn+型In
P層、13はノン・ドープInGaAs光吸収層、14はn-型InP
層、15A及び15Bはｐ型不純物拡散領域、16はポリイミド
からなる絶縁層、17はオーミック・コンタクト・メタル
膜、18A,18B,18Cはバイヤ・メタルを兼ねた引き出し電
極、19A,19B,19Cは接続電極、20は無反射コート膜 をそれぞれ示している。
要部切断側面図、第２図は第１図に見られる半導体受光
素子の等価回路図、第３図は本発明一実施例の要部切断
側面図、第４図は本発明一実施例の要部平面図、第５図
は第４図に見られる半導体受光素子を実装する場合に於
ける相手方パターンの要部平面図をそれぞれ表してい
る。 図に於いて、 11はn+型InP基板、11Aはマイクロ・レンズ、12はn+型In
P層、13はノン・ドープInGaAs光吸収層、14はn-型InP
層、15A及び15Bはｐ型不純物拡散領域、16はポリイミド
からなる絶縁層、17はオーミック・コンタクト・メタル
膜、18A,18B,18Cはバイヤ・メタルを兼ねた引き出し電
極、19A,19B,19Cは接続電極、20は無反射コート膜 をそれぞれ示している。
Claims (1)
- 【請求項１】半導体基板上に順に積層されたｎ型導電性
半導体層及びノン・ドープ光吸収半導体層及びｎ型導電
性半導体層と、 該表面側のｎ型導電性半導体層に選択的に形成されたｐ
型不純物導入領域と、 該ｐ型不純物導入領域とは分離され且つそれに比較して
大きく形成されたｐ型不純物導入領域と、 該小面積のｐ型不純物導入領域及び大面積のｐ型不純物
導入領域及びそれ等が形成されたｎ型導電性半導体層を
覆う絶縁層と、 該小面積のｐ型不純物導入領域にコンタクトし且つ該小
面積のｐ型不純物導入領域を構成要素とするpinフォト
・ダイオードに逆バイアス電圧を印加する電極と、 前記大面積のｐ型不純物導入領域にコンタクトし且つ該
大面積のｐ型不純物導入領域を構成要素とするpinフォ
ト・ダイオードに順バイアス電圧を印加する電極と を備えてなることを特徴とする半導体受光素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2097489A JP2847561B2 (ja) | 1990-04-16 | 1990-04-16 | 半導体受光素子 |
| DE69123280T DE69123280T2 (de) | 1990-04-16 | 1991-04-10 | Halbleitervorrichtung mit lichtempfindlichem Element und Verfahren zu deren Herstellung |
| EP91105732A EP0452801B1 (en) | 1990-04-16 | 1991-04-10 | Semiconductor device having light receiving element and method of producing the same |
| US07/684,394 US5107318A (en) | 1990-04-16 | 1991-04-12 | Semiconductor device having light receiving diode element with capacitance |
| US07/793,998 US5185272A (en) | 1990-04-16 | 1991-11-18 | Method of producing semiconductor device having light receiving element with capacitance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2097489A JP2847561B2 (ja) | 1990-04-16 | 1990-04-16 | 半導体受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03296279A JPH03296279A (ja) | 1991-12-26 |
| JP2847561B2 true JP2847561B2 (ja) | 1999-01-20 |
Family
ID=14193688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2097489A Expired - Fee Related JP2847561B2 (ja) | 1990-04-16 | 1990-04-16 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2847561B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4306508B2 (ja) * | 2004-03-29 | 2009-08-05 | 三菱電機株式会社 | アバランシェフォトダイオード |
| JP2011253987A (ja) | 2010-06-03 | 2011-12-15 | Mitsubishi Electric Corp | 半導体受光素子及び光モジュール |
-
1990
- 1990-04-16 JP JP2097489A patent/JP2847561B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03296279A (ja) | 1991-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3601761B2 (ja) | 受光素子およびその製造方法 | |
| US7038288B2 (en) | Front side illuminated photodiode with backside bump | |
| US11676976B2 (en) | PIN photodetector | |
| JP5842393B2 (ja) | 受光デバイス、これを用いた光受信機、及び受光デバイスの製造方法 | |
| US6399967B1 (en) | Device for selectively detecting light by wavelengths | |
| US5185272A (en) | Method of producing semiconductor device having light receiving element with capacitance | |
| JP4291521B2 (ja) | 半導体受光素子、半導体受光装置、半導体装置、光モジュール及び光伝送装置 | |
| EP0452801B1 (en) | Semiconductor device having light receiving element and method of producing the same | |
| JPH05129638A (ja) | 光半導体装置 | |
| JP2847561B2 (ja) | 半導体受光素子 | |
| JPH04246868A (ja) | Ｐ−ｉ−ｎフォトダイオードおよびその効率を改善する方法 | |
| JP4109159B2 (ja) | 半導体受光素子 | |
| JP6658910B2 (ja) | 裏面入射型受光素子及び光モジュール | |
| JP3674255B2 (ja) | 受光素子の製造方法 | |
| JP2000223685A (ja) | 光電気集積回路およびヘテロ接合ホトトランジスタ | |
| JPH04263475A (ja) | 半導体受光素子及びその製造方法 | |
| JP2945438B2 (ja) | 光半導体装置及びそれを用いた受光器 | |
| JP3178384B2 (ja) | 受光素子モジュール | |
| JPH05145051A (ja) | 光半導体装置 | |
| JPH04167565A (ja) | フリップチップ型受光素子 | |
| JPH01196182A (ja) | フォトダイオード | |
| JPH05198834A (ja) | 半導体受光素子 | |
| JPH01276675A (ja) | 半導体受光素子 | |
| JPH0389565A (ja) | アバランシェホトダイオード | |
| JP2006505930A (ja) | 逆さ光検出器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081106 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |