JPH04167565A - フリップチップ型受光素子 - Google Patents
フリップチップ型受光素子Info
- Publication number
- JPH04167565A JPH04167565A JP2294698A JP29469890A JPH04167565A JP H04167565 A JPH04167565 A JP H04167565A JP 2294698 A JP2294698 A JP 2294698A JP 29469890 A JP29469890 A JP 29469890A JP H04167565 A JPH04167565 A JP H04167565A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- groove
- circuit board
- electrode
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000007740 vapor deposition Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 230000008646 thermal stress Effects 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
フリップチップ型受光素子に関し、
受光部のメサ径を小さくすることなくチップサイズを小
さくすることができ、熱応力によるチップに加わるひず
みを小さくすることができ、リークを生じ難くして素子
特性を安定にすることができるフリップチップ型受光素
子を提供することを目的とし、 回路基板に溝が形成され、該溝内及び溝が形成されてい
る領域以外の該回路基板上に第１のバンプ電極が形成さ
れ、受光素子基板上に受光部を有するメサが形成され、
該メサ上及び該メサが形成されいる領域以外の該基板上
に第２のバンプ電極が形成され、該メサが該溝内に挿入
され該第１、第２のバンプ電極がフリンブチップボンデ
ィングされ構成されてなるように構成する。
さくすることができ、熱応力によるチップに加わるひず
みを小さくすることができ、リークを生じ難くして素子
特性を安定にすることができるフリップチップ型受光素
子を提供することを目的とし、 回路基板に溝が形成され、該溝内及び溝が形成されてい
る領域以外の該回路基板上に第１のバンプ電極が形成さ
れ、受光素子基板上に受光部を有するメサが形成され、
該メサ上及び該メサが形成されいる領域以外の該基板上
に第２のバンプ電極が形成され、該メサが該溝内に挿入
され該第１、第２のバンプ電極がフリンブチップボンデ
ィングされ構成されてなるように構成する。
本発明は、超高速光通信に用いる受光素子に係り、特に
フリップチップボンディングを行う裏面入射型アバラン
シェフォトダイオード（Ａ Ｐ Ｄ）に関する。
フリップチップボンディングを行う裏面入射型アバラン
シェフォトダイオード（Ａ Ｐ Ｄ）に関する。
光通信の長距離・超高速化に伴い、その受光素子にワイ
ヤボンディングではなく、フリンプチ。
ヤボンディングではなく、フリンプチ。
ブボンディングを行う裏面入射型ＡＰＤが要求されてい
る。
る。
第８図は従来のフリップチップ型受光素子の構造を示す
概略図である。第８図において、３１は八１２０、系セ
ラミック等からなり表面裏面共に平坦な形状のサブマウ
ントとも言われる回路基板、３２は回路基板３１上に形
成されたＡｕ等からなるバンプ電極、３３はｎ−１ｎＰ
等からなる基板、３４は基板３３裏面に形成されたレン
ズ、３５はｎ−−１ｎＰ （ｎ−−１ｎＧａＡｓでもよ
い）等からなる半導体層、３６は例えばＺｎ拡散により
形成されたｐ゛領域３７はＡｕｚｎ等からなるｐ電極、
３８はＡｕＧｅ等からなるｎ電極、３９はＳｉ３Ｎ４等
からなる絶縁膜、４０はＡｕＳｎ等の半田材からなるバ
ンプ電極、４１は受光素子である。
概略図である。第８図において、３１は八１２０、系セ
ラミック等からなり表面裏面共に平坦な形状のサブマウ
ントとも言われる回路基板、３２は回路基板３１上に形
成されたＡｕ等からなるバンプ電極、３３はｎ−１ｎＰ
等からなる基板、３４は基板３３裏面に形成されたレン
ズ、３５はｎ−−１ｎＰ （ｎ−−１ｎＧａＡｓでもよ
い）等からなる半導体層、３６は例えばＺｎ拡散により
形成されたｐ゛領域３７はＡｕｚｎ等からなるｐ電極、
３８はＡｕＧｅ等からなるｎ電極、３９はＳｉ３Ｎ４等
からなる絶縁膜、４０はＡｕＳｎ等の半田材からなるバ
ンプ電極、４１は受光素子である。
従来のフリップチップ型受光素子には第８図に示すよう
なＰＩＮ構造の受光素子４１があり、受光素子４１のｐ
側とｎ側を基板３３までエツチングして分離溝により分
離し、ｐ側とｎ側にメサを有するメサ型構造を用いてお
り、バンプ電極３２が形成されている側の面が平坦形状
の回路基板３１にフリップチップボンディングを行って
いた。そして、ｎ側のｎ電極３８は分離溝下の基板３３
まで形成されており、ｐ側のｐ電極３７とｎ側のｎ電極
３８とは同じ面上（水平面上）に形成されていた。この
ため、このフリップチップ型受光素子は水平を取り易く
、ワイヤの寄生容量がなくなるためワイヤボンディング
の場合よりも高速化に有利であるという利点があった。
なＰＩＮ構造の受光素子４１があり、受光素子４１のｐ
側とｎ側を基板３３までエツチングして分離溝により分
離し、ｐ側とｎ側にメサを有するメサ型構造を用いてお
り、バンプ電極３２が形成されている側の面が平坦形状
の回路基板３１にフリップチップボンディングを行って
いた。そして、ｎ側のｎ電極３８は分離溝下の基板３３
まで形成されており、ｐ側のｐ電極３７とｎ側のｎ電極
３８とは同じ面上（水平面上）に形成されていた。この
ため、このフリップチップ型受光素子は水平を取り易く
、ワイヤの寄生容量がなくなるためワイヤボンディング
の場合よりも高速化に有利であるという利点があった。
なお、ここでのｎ側のバンプ電極４０は第８図（ｂ）に
示すように、Ｐ側バンプ電極４ｏをチップ中心とし、チ
ップ周囲に例えば４箇所設けられている場合であり、チ
ップサイズは２００μｍ角である。
示すように、Ｐ側バンプ電極４ｏをチップ中心とし、チ
ップ周囲に例えば４箇所設けられている場合であり、チ
ップサイズは２００μｍ角である。
しかしながら、上記した従来のフリップチップ型受光素
子では、受光素子４１受光部ｐ側とｎ側を分離するため
に基板３３までエツチングして分離溝を形成しなければ
ならず、ｐ側とｎ側両方にメサを有する構造となってい
たため、従来よりチップサイズを小さくすることは加工
上メサ間の分離が難しくなる（メサエッチングできなく
なる）等非常に困難であり、また、完全に分離するとメ
サ径が小さくなり過ぎてしまうことがあった。逆に、チ
ップサイズを大きくすると、熱応力（各ボンディングメ
タルと各半導体材料と回路基板の熱膨張係数の違いによ
り生じる熱応力）によりボンディング後チップに加わる
ひずみが大きくなり、リークが生じ易（なる（特に受光
部で生じ易い）という問題があった。これはＰＩＮ−Ｐ
ＤＣビンフォトダイオード）よりもＡＰＤ （アバラン
シェフォトダイオード）の方が顕著になる傾向がある。
子では、受光素子４１受光部ｐ側とｎ側を分離するため
に基板３３までエツチングして分離溝を形成しなければ
ならず、ｐ側とｎ側両方にメサを有する構造となってい
たため、従来よりチップサイズを小さくすることは加工
上メサ間の分離が難しくなる（メサエッチングできなく
なる）等非常に困難であり、また、完全に分離するとメ
サ径が小さくなり過ぎてしまうことがあった。逆に、チ
ップサイズを大きくすると、熱応力（各ボンディングメ
タルと各半導体材料と回路基板の熱膨張係数の違いによ
り生じる熱応力）によりボンディング後チップに加わる
ひずみが大きくなり、リークが生じ易（なる（特に受光
部で生じ易い）という問題があった。これはＰＩＮ−Ｐ
ＤＣビンフォトダイオード）よりもＡＰＤ （アバラン
シェフォトダイオード）の方が顕著になる傾向がある。
ＡＰＤはＰＩＮ−ＰＤよりも高価であり、ガードリング
を有する等受光部のｐｎ接合まわりの構造が複雑で受光
部ｐ側のメサ径がＰＩＮ−ＰＤよりも大きいうえ、ＡＰ
Ｄでは高電界をかけて素子を使うためわずかなひずみが
リークの原因となる。
を有する等受光部のｐｎ接合まわりの構造が複雑で受光
部ｐ側のメサ径がＰＩＮ−ＰＤよりも大きいうえ、ＡＰ
Ｄでは高電界をかけて素子を使うためわずかなひずみが
リークの原因となる。
そこで、本発明は、受光部のメサ径を小さくすることな
くチップサイズを小さくすることができ、熱応力による
チ・ノブに加わるひずみを小さくすることができ、リー
クを生し難くシて素子特性を安定にすることができるフ
リップチップ型受光素子を提供することを目的としてい
る。
くチップサイズを小さくすることができ、熱応力による
チ・ノブに加わるひずみを小さくすることができ、リー
クを生し難くシて素子特性を安定にすることができるフ
リップチップ型受光素子を提供することを目的としてい
る。
〔課題を解決するための手段］
本発明によるフリップチップ型受光素子は上記目的達成
のため、回路基板に溝が形成され、該溝内及び溝が形成
されている領域以外の該回路基板上に第１のハンプ電極
が形成され、受光素子基板上に受光部を有するメサが形
成され、該メサ上及び該メサが形成されいる領域以外の
該基板上に第２のバンプ電極が形成され、該メサが該溝
内に挿入され該第１、第２のハンプ電極がフリフプチ。
のため、回路基板に溝が形成され、該溝内及び溝が形成
されている領域以外の該回路基板上に第１のハンプ電極
が形成され、受光素子基板上に受光部を有するメサが形
成され、該メサ上及び該メサが形成されいる領域以外の
該基板上に第２のバンプ電極が形成され、該メサが該溝
内に挿入され該第１、第２のハンプ電極がフリフプチ。
プボンディングされ構成されてなるものである。
第１図は本発明の原理説明図である。第１図において、
１はＡｌｚＯｚ系セラミック等からなる回路基板、２は
回路基板ｌに形成された溝、３はＡＬｌ等からなるバン
プ電極、４はｎ−−ＩｎＰ等からなる基板、５はｎ−層
、６はｐ−領域、７はｎ−層５及びｐ″領域６からなる
受光部を有するメサ、８はｐ″領域６上に形成されたＡ
ｕＺｎ等からなるｎ電極、９は基板４上に形成されたＡ
ｕＧｅ等からなるｎ電極、１０はｎ電極９及びｎ電極８
上に形成されたＡｕＳｎ等の半田材からなるバンプ電極
、１１はフリップチップＡＰＤ等の受光素子である。
１はＡｌｚＯｚ系セラミック等からなる回路基板、２は
回路基板ｌに形成された溝、３はＡＬｌ等からなるバン
プ電極、４はｎ−−ＩｎＰ等からなる基板、５はｎ−層
、６はｐ−領域、７はｎ−層５及びｐ″領域６からなる
受光部を有するメサ、８はｐ″領域６上に形成されたＡ
ｕＺｎ等からなるｎ電極、９は基板４上に形成されたＡ
ｕＧｅ等からなるｎ電極、１０はｎ電極９及びｎ電極８
上に形成されたＡｕＳｎ等の半田材からなるバンプ電極
、１１はフリップチップＡＰＤ等の受光素子である。
本発明では、受光素子１１り側受先部のハンプ電極１０
をメサ７上に形成し、ｎ側のバンプ電極１０をメサ７が
形成されている領域以外の基板４上に形成するようにし
、メサをｐ側だけに形成してｎ側にはメサを形成しない
ようにしたため、ｎ側がメサ状でなくなった分、小さい
領域にｎ電極を形成することができるとともに、ｐ側の
メサ７径を大きくすることができる。
をメサ７上に形成し、ｎ側のバンプ電極１０をメサ７が
形成されている領域以外の基板４上に形成するようにし
、メサをｐ側だけに形成してｎ側にはメサを形成しない
ようにしたため、ｎ側がメサ状でなくなった分、小さい
領域にｎ電極を形成することができるとともに、ｐ側の
メサ７径を大きくすることができる。
以下、本発明を図面に基づいて説明する。
第２図は本発明に係るフリップチップ型受光素子の一実
施例の構造を示す概略図である。図示例の受光素子はＩ
ｎＰ／ＩｎＧａＡｓ系のＬｏ−Ｈｉ−Ｌｏ型のＳ ＡＭ
（Ｓｅｐａｒａｔｅｄ Ａｂｓｏｒｐｔｉｏｎ Ａｎ
ｄＭｕｌｔｉｐｌｉｃａｔｉｏｎ）構造ＡＰＤの場合で
ある。第２図において、第１図と同一符号は同一または
相当部分を示し、１２は基板４裏面に形成されたレンズ
、１３はｎ”−１ｎＰ等からなるバッファ層、１４はｎ
−−ＩｎＧａＡｓ等からなる光吸収層、１５はｎ−−Ｉ
ｎＣ；ａＡｓＰ等からなるヘテロ緩和層、１６はｎ″イ
ーｌｎＰからなる電界降下層、１７はｎ−−ＩｎＰ等か
らなる増倍層、１８はガードリング、１９はＳｉ３Ｎ、
等からなる絶縁膜である。
施例の構造を示す概略図である。図示例の受光素子はＩ
ｎＰ／ＩｎＧａＡｓ系のＬｏ−Ｈｉ−Ｌｏ型のＳ ＡＭ
（Ｓｅｐａｒａｔｅｄ Ａｂｓｏｒｐｔｉｏｎ Ａｎ
ｄＭｕｌｔｉｐｌｉｃａｔｉｏｎ）構造ＡＰＤの場合で
ある。第２図において、第１図と同一符号は同一または
相当部分を示し、１２は基板４裏面に形成されたレンズ
、１３はｎ”−１ｎＰ等からなるバッファ層、１４はｎ
−−ＩｎＧａＡｓ等からなる光吸収層、１５はｎ−−Ｉ
ｎＣ；ａＡｓＰ等からなるヘテロ緩和層、１６はｎ″イ
ーｌｎＰからなる電界降下層、１７はｎ−−ＩｎＰ等か
らなる増倍層、１８はガードリング、１９はＳｉ３Ｎ、
等からなる絶縁膜である。
次に、その製造方法について説明する。
まず、受光素子１１を形成するために、基板４上にｎ”
−１ｎＰを堆積してバッファ層１３を形成した後、バッ
ファ層１３上にｎ−−１ｎＧａＡｓ、ｎ−−ＩｎＧａＡ
ｓＰ、ｎ”−１ｎＰ及びｎ−−ＩｎＰをＭＯＣＶＤ法等
により堆積、光吸収層１４、ヘテロ緩和層１５、電界降
下層１６及び増倍層１７を形成する。フォトリソグラフ
ィー等によりパターニングし、イオンビームエツチング
等によりこれらの層からなるメサ７を形成する。なお、
メサ７形成はガードリング１８及びＰ″領域６を形成し
た後行ってもよい。次いで、増倍層１７内にＢｅ等のイ
オン注入によりガードリング１８を形成し、増倍層１７
内にＣｄ、Ｚｎ等の選択拡散によりｐ″領域６を形成し
た後、バッファ層１３上に蒸着等によりＡｕＧｅからな
るｎ電極９を形成するとともに、ｐ゛領域６上に蒸着等
によりＡｕＺｎからなるｎ電極８を形成する。次いで、
ｎ電極８及びｎ電極９を覆うように５ｉｓＮ、を堆積し
て絶縁膜１９を形成し、例えばＲＩＨにより絶縁膜１９
をパターニングしてｎ電極８及びｎ電極９が露出する開
口部を形成した後、ｎ電極８及びｎ電極９とコンタクト
するように蒸着等によりＡｕＳｎバンプ電極１０を形成
する。次いで、基板４裏面にイオンビームエツチング等
によりレンズ１２を形成し、Ｓｉ、Ｎ、を堆積して無反
射膜２４を形成する。
−１ｎＰを堆積してバッファ層１３を形成した後、バッ
ファ層１３上にｎ−−１ｎＧａＡｓ、ｎ−−ＩｎＧａＡ
ｓＰ、ｎ”−１ｎＰ及びｎ−−ＩｎＰをＭＯＣＶＤ法等
により堆積、光吸収層１４、ヘテロ緩和層１５、電界降
下層１６及び増倍層１７を形成する。フォトリソグラフ
ィー等によりパターニングし、イオンビームエツチング
等によりこれらの層からなるメサ７を形成する。なお、
メサ７形成はガードリング１８及びＰ″領域６を形成し
た後行ってもよい。次いで、増倍層１７内にＢｅ等のイ
オン注入によりガードリング１８を形成し、増倍層１７
内にＣｄ、Ｚｎ等の選択拡散によりｐ″領域６を形成し
た後、バッファ層１３上に蒸着等によりＡｕＧｅからな
るｎ電極９を形成するとともに、ｐ゛領域６上に蒸着等
によりＡｕＺｎからなるｎ電極８を形成する。次いで、
ｎ電極８及びｎ電極９を覆うように５ｉｓＮ、を堆積し
て絶縁膜１９を形成し、例えばＲＩＨにより絶縁膜１９
をパターニングしてｎ電極８及びｎ電極９が露出する開
口部を形成した後、ｎ電極８及びｎ電極９とコンタクト
するように蒸着等によりＡｕＳｎバンプ電極１０を形成
する。次いで、基板４裏面にイオンビームエツチング等
によりレンズ１２を形成し、Ｓｉ、Ｎ、を堆積して無反
射膜２４を形成する。
一方、回路基板１側にはイオンビームエツチング等によ
り溝２を形成し、溝２内及び溝２が形成されている領域
以外の回路基板１上に選択鍍金によりＡｕハンプ電極３
を形成する。
り溝２を形成し、溝２内及び溝２が形成されている領域
以外の回路基板１上に選択鍍金によりＡｕハンプ電極３
を形成する。
そして、回路基板１と受光素子１１をＸＹステージを用
いて位置合わせを行った後、受光素子１１のメサ７を回
路基板ｌの溝２内に挿入し受光素子１１のｎ電極８、ｎ
電極９を回路基Ｆｉ１のバンプ電極３に押し付けて、Ａ
ｕＳｎハンプ電極１０を加熱溶融することにより、受光
素子１１のバンプ電極１０と回路基板ｌのバンプ電極３
をコンタクトして第２図に示すようなフリップチップ型
費光素子を得ることができる。なお、ハンプ電極３は受
光素子１１周囲のバッファ層１３上に例えば４箇所設け
られている。
いて位置合わせを行った後、受光素子１１のメサ７を回
路基板ｌの溝２内に挿入し受光素子１１のｎ電極８、ｎ
電極９を回路基Ｆｉ１のバンプ電極３に押し付けて、Ａ
ｕＳｎハンプ電極１０を加熱溶融することにより、受光
素子１１のバンプ電極１０と回路基板ｌのバンプ電極３
をコンタクトして第２図に示すようなフリップチップ型
費光素子を得ることができる。なお、ハンプ電極３は受
光素子１１周囲のバッファ層１３上に例えば４箇所設け
られている。
すなわち、上記実施例では、回路基板１に溝２を形成し
、溝２及び溝２が形成されている領域以外の回路基板１
上にバンプ電極３を形成し、−力受光素子１１基板４上
に受光部を有するメサ７を形成し、メサ７上及びメサ７
が形成されている９Ｉ域以外の基板４上にｎ電極９を形
成し、メサ７を溝２内に挿入してハンプ電極３．１０を
フリップチップボンディングして構成している。このよ
うに、受光素子ｌｉｐ側受光部のバンプ電極ｌＯをメサ
７上に形成し、ｎ側のバンプ電極１０をメサ７が形成さ
れている領域以外の基板４上に形成するようにし、メサ
をｐ側だけに形成してｎ側にはメサを形成しないように
したため、ｎ側がメサ状でなくなった分、小さい領域に
ｎｔ極を形成することができるとともに、ｐ側のメサ７
径を大きくすることができる。従って、ｐ側受先部のメ
サ７径を小さくすることなくチップサイズを小さくする
ことができ、熱応力によるチップに加わるひずみを小さ
くすることができ、リークを生し難くして素子特性を安
定にすることができる。
、溝２及び溝２が形成されている領域以外の回路基板１
上にバンプ電極３を形成し、−力受光素子１１基板４上
に受光部を有するメサ７を形成し、メサ７上及びメサ７
が形成されている９Ｉ域以外の基板４上にｎ電極９を形
成し、メサ７を溝２内に挿入してハンプ電極３．１０を
フリップチップボンディングして構成している。このよ
うに、受光素子ｌｉｐ側受光部のバンプ電極ｌＯをメサ
７上に形成し、ｎ側のバンプ電極１０をメサ７が形成さ
れている領域以外の基板４上に形成するようにし、メサ
をｐ側だけに形成してｎ側にはメサを形成しないように
したため、ｎ側がメサ状でなくなった分、小さい領域に
ｎｔ極を形成することができるとともに、ｐ側のメサ７
径を大きくすることができる。従って、ｐ側受先部のメ
サ７径を小さくすることなくチップサイズを小さくする
ことができ、熱応力によるチップに加わるひずみを小さ
くすることができ、リークを生し難くして素子特性を安
定にすることができる。
また、溝２内のバンプ電極３と溝２以外の基板１上のハ
ンプ電極３間に溝２による段差があるため、フリップチ
ップボンディング後溶けたｐ側とｎ側のハンプメタルを
従来よりも接触し難くすることができる。更には構造が
従来よりも単純であるため、プロセスが容易である。
ンプ電極３間に溝２による段差があるため、フリップチ
ップボンディング後溶けたｐ側とｎ側のハンプメタルを
従来よりも接触し難くすることができる。更には構造が
従来よりも単純であるため、プロセスが容易である。
なお、本発明においては、第３図に示すように、受光素
子１１のメサ７が回路基板１の溝２内に噛み ゛合
わせ挿入されるようにメサ７形状と溝２形状を対応させ
る構成にする場合であってもよく、この場合、受光素子
１１のハンプ電極１０と回路基板ｌのバンプ電極３をフ
リップチップボンディングする際、自己整合がとれ、受
光素子１１のハンプ電極１０と回路基板１のハンプ電極
３の位置合わせを第８図に示す従来の場合及び第２図に
示す上記実施例の場合よりも容易にすることができ好ま
しい。受光素子１１ｎ側のハンプ電極ｌＯは第３図（ｂ
）に示す如く受光素子１１周囲４箇所設ける場合であっ
てもよく、第３図（ｃ）に示す如く２箇所設ける場合で
あってもよく、第３図（ｄ）に示す如く１箇所設ける場
合であってもよい。
子１１のメサ７が回路基板１の溝２内に噛み ゛合
わせ挿入されるようにメサ７形状と溝２形状を対応させ
る構成にする場合であってもよく、この場合、受光素子
１１のハンプ電極１０と回路基板ｌのバンプ電極３をフ
リップチップボンディングする際、自己整合がとれ、受
光素子１１のハンプ電極１０と回路基板１のハンプ電極
３の位置合わせを第８図に示す従来の場合及び第２図に
示す上記実施例の場合よりも容易にすることができ好ま
しい。受光素子１１ｎ側のハンプ電極ｌＯは第３図（ｂ
）に示す如く受光素子１１周囲４箇所設ける場合であっ
てもよく、第３図（ｃ）に示す如く２箇所設ける場合で
あってもよく、第３図（ｄ）に示す如く１箇所設ける場
合であってもよい。
本発明においては、回路基板側を以下に説明するように
加工する場合であってもよい。第４図及び第５図に示す
ように、凹型に成形、加工したセラミンク等からなり溝
２を有する回路基板１上にＴｉ層／ Ａ ｕ層からなる
ｐ、ｎ各配線メタル層２１を蒸着により形成し、Ｓｉ３
Ｎ４からなるパンシベーション膜２２を形成した後、ハ
ンプ電極３を蒸着または鍍金により形成する。この場合
、第４図及び第５図に示すように、下部電極の配線メタ
ル層２１は段差の上を通しても下を通しても構わない。
加工する場合であってもよい。第４図及び第５図に示す
ように、凹型に成形、加工したセラミンク等からなり溝
２を有する回路基板１上にＴｉ層／ Ａ ｕ層からなる
ｐ、ｎ各配線メタル層２１を蒸着により形成し、Ｓｉ３
Ｎ４からなるパンシベーション膜２２を形成した後、ハ
ンプ電極３を蒸着または鍍金により形成する。この場合
、第４図及び第５図に示すように、下部電極の配線メタ
ル層２１は段差の上を通しても下を通しても構わない。
ここで、下を通す場合は上を通す場合よりも各配線の溶
融したメタルによるショートを生じ難くすることができ
好ましい。
融したメタルによるショートを生じ難くすることができ
好ましい。
また、第６図に示すように、平板形状の基板ｌａ上に内
側の配線メタル層２１を蒸着により形成し、ポリイミド
等を全体に付着させて絶縁層２３を形成し、中央部にエ
ツチングにより溝２を形成し、絶縁層２３上に配線メタ
ル層２１を蒸着により形成し、更にパンシベーション膜
２２を形成した後、バンプ電極３を形成する場合であっ
てもよい。ここでの回路基板１は平板形状の基板１ａ及
び絶縁層２３からなる。
側の配線メタル層２１を蒸着により形成し、ポリイミド
等を全体に付着させて絶縁層２３を形成し、中央部にエ
ツチングにより溝２を形成し、絶縁層２３上に配線メタ
ル層２１を蒸着により形成し、更にパンシベーション膜
２２を形成した後、バンプ電極３を形成する場合であっ
てもよい。ここでの回路基板１は平板形状の基板１ａ及
び絶縁層２３からなる。
また、第７図に示すように、平板形状の基板ｌａ上に配
線メタル層２１を蒸着により形成し、ポリイミドからな
る絶縁層２３を全体に付着させて形成した後、中央部及
び外側の電極部分４箇所をエツチングにより開口部を形
成し、更にパンシヘーション膜２２を形成した後、鍍金
によりハンプ電極３を形成する場合であってもよい。こ
こでの回路基Ｆｉ１は基板ｌａ及び絶縁層２３からなる
。
線メタル層２１を蒸着により形成し、ポリイミドからな
る絶縁層２３を全体に付着させて形成した後、中央部及
び外側の電極部分４箇所をエツチングにより開口部を形
成し、更にパンシヘーション膜２２を形成した後、鍍金
によりハンプ電極３を形成する場合であってもよい。こ
こでの回路基Ｆｉ１は基板ｌａ及び絶縁層２３からなる
。
なお、第２図に示す上記実施例では、Ｌ、ｏ−Ｈｉ−Ｌ
Ｏ型ＳＡＭ構造のＡＰＤについて説明したが、本発明は
これに限定されるものではなく、Ｌｏ−Ｈｉ−Ｌｏ型以
外のＡＰＤ、ＰＩＮ−ＰＤであってもよい。
Ｏ型ＳＡＭ構造のＡＰＤについて説明したが、本発明は
これに限定されるものではなく、Ｌｏ−Ｈｉ−Ｌｏ型以
外のＡＰＤ、ＰＩＮ−ＰＤであってもよい。
本発明によれば、受光部のメサ径を小さくすることなく
チップサイズを小さくすることができ、熱応力によるチ
ップに加わるひずみを小さくすることができ、リークを
生し難くして素子特性を安定にすることができるという
効果がある。
チップサイズを小さくすることができ、熱応力によるチ
ップに加わるひずみを小さくすることができ、リークを
生し難くして素子特性を安定にすることができるという
効果がある。
【図面の簡単な説明】
第１図は本発明の原理説明図、
第２図は一実施例の構造を示す概略図、第３図〜第７図
は他の実施例を説明する図、第８図は従来例の構造を示
す概略図である。 １・・・・・−回路基板、 ２・・−・・−溝、 ３・・・−・・バンプ電極、 ４・・・・・一基板、 ７・・・・・・メサ、 １０・・・・・・ハンプ電極。 １１・・−・・・受光素子。 （ａ） （ｂ） 本発明の原理説明図 ９に１図 一実施例の構造を示す概略図 第２図 （ｂ） 他の実施例を説明する図 Ｎ４図 】 （ａ） （ｂ） 他の実施例を説明する図 第５図 （ａ） 他の実施例を説明する図 第６図 （ａ） （ｂ） 他の実施例を説明する図 第７図 （ａ） 従来例の構造を示す概略図 第８図
は他の実施例を説明する図、第８図は従来例の構造を示
す概略図である。 １・・・・・−回路基板、 ２・・−・・−溝、 ３・・・−・・バンプ電極、 ４・・・・・一基板、 ７・・・・・・メサ、 １０・・・・・・ハンプ電極。 １１・・−・・・受光素子。 （ａ） （ｂ） 本発明の原理説明図 ９に１図 一実施例の構造を示す概略図 第２図 （ｂ） 他の実施例を説明する図 Ｎ４図 】 （ａ） （ｂ） 他の実施例を説明する図 第５図 （ａ） 他の実施例を説明する図 第６図 （ａ） （ｂ） 他の実施例を説明する図 第７図 （ａ） 従来例の構造を示す概略図 第８図
Claims (1)
- （１）回路基板（１）に溝（２）が形成され、該溝（２
）内及び溝（２）が形成されている領域以外の該回路基
板（１）上に第１のバンプ電極（３）が形成され、 受光素子（１１）基板（４）上に受光部を有するメサ（
７）が形成され、 該メサ（７）上及び該メサ（７）が形成されいる領域以
外の該基板（４）上に第２のバンプ電極（９）が形成さ
れ、 該メサ（７）が該溝（２）内に挿入され該第１、第２の
バンプ電極（３、１０）がフリップチップボンディング
され構成されてなることを特徴とするフリップチップ型
受光素子。（２）前記メサ（７）が前記溝（２）内に噛
み合わせて挿入され構成されてなることを特徴とする請
求項１記載のフリップチップ型受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2294698A JPH04167565A (ja) | 1990-10-31 | 1990-10-31 | フリップチップ型受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2294698A JPH04167565A (ja) | 1990-10-31 | 1990-10-31 | フリップチップ型受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04167565A true JPH04167565A (ja) | 1992-06-15 |
Family
ID=17811148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2294698A Pending JPH04167565A (ja) | 1990-10-31 | 1990-10-31 | フリップチップ型受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04167565A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011091139A (ja) * | 2009-10-21 | 2011-05-06 | Sumitomo Electric Device Innovations Inc | 半導体受光装置 |
| JP2012004537A (ja) * | 2010-05-18 | 2012-01-05 | Opnext Japan Inc | 裏面入射型半導体受光素子、光受信モジュール、光トランシーバ |
| JP2021034644A (ja) * | 2019-08-28 | 2021-03-01 | 住友電気工業株式会社 | 受光素子 |
| WO2022059261A1 (ja) * | 2020-09-16 | 2022-03-24 | 浜松ホトニクス株式会社 | 光検出モジュール及びビート分光装置 |
-
1990
- 1990-10-31 JP JP2294698A patent/JPH04167565A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011091139A (ja) * | 2009-10-21 | 2011-05-06 | Sumitomo Electric Device Innovations Inc | 半導体受光装置 |
| JP2012004537A (ja) * | 2010-05-18 | 2012-01-05 | Opnext Japan Inc | 裏面入射型半導体受光素子、光受信モジュール、光トランシーバ |
| JP2021034644A (ja) * | 2019-08-28 | 2021-03-01 | 住友電気工業株式会社 | 受光素子 |
| WO2022059261A1 (ja) * | 2020-09-16 | 2022-03-24 | 浜松ホトニクス株式会社 | 光検出モジュール及びビート分光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7038288B2 (en) | Front side illuminated photodiode with backside bump | |
| JPH0730209A (ja) | 光素子実装体の製造方法 | |
| KR20060129526A (ko) | 서브 장착부가 없는 플립칩 발광 다이오드 장치 | |
| JP2000156520A (ja) | 受光素子およびその製造方法 | |
| US6399967B1 (en) | Device for selectively detecting light by wavelengths | |
| JP4291521B2 (ja) | 半導体受光素子、半導体受光装置、半導体装置、光モジュール及び光伝送装置 | |
| US4752816A (en) | Electronic component | |
| JPH0888393A (ja) | 半導体光検出装置およびその製造方法 | |
| CN100466301C (zh) | 半导体受光元件及其制造方法 | |
| JP4034153B2 (ja) | 半導体受光装置 | |
| JPH0258878A (ja) | 半導体受光素子アレイ | |
| JPH08236808A (ja) | Ｌｅｄ及びその作製方法 | |
| JPH04167565A (ja) | フリップチップ型受光素子 | |
| JPH05129638A (ja) | 光半導体装置 | |
| JPH0582829A (ja) | 半導体受光素子 | |
| JP3674255B2 (ja) | 受光素子の製造方法 | |
| JP3008571B2 (ja) | 受光装置 | |
| JP2002319669A (ja) | 裏面入射型ホトダイオード及びホトダイオードアレイ | |
| JP2945438B2 (ja) | 光半導体装置及びそれを用いた受光器 | |
| JP2847561B2 (ja) | 半導体受光素子 | |
| JPS60124885A (ja) | 受光ダイオードの製造方法 | |
| JPH02239674A (ja) | 半導体装置の製造方法 | |
| JPH01196182A (ja) | フォトダイオード | |
| JPH03201571A (ja) | 波長多重受光装置 | |
| JPH04167567A (ja) | フリップチップ型受光素子 |