KR20060129526A - 서브 장착부가 없는 플립칩 발광 다이오드 장치 - Google Patents

서브 장착부가 없는 플립칩 발광 다이오드 장치 Download PDF

Info

Publication number
KR20060129526A
KR20060129526A KR1020067020807A KR20067020807A KR20060129526A KR 20060129526 A KR20060129526 A KR 20060129526A KR 1020067020807 A KR1020067020807 A KR 1020067020807A KR 20067020807 A KR20067020807 A KR 20067020807A KR 20060129526 A KR20060129526 A KR 20060129526A
Authority
KR
South Korea
Prior art keywords
type
light emitting
pad
layer
emitting diode
Prior art date
Application number
KR1020067020807A
Other languages
English (en)
Inventor
브라이언 에스. 쉘톤
세바스티엔 리본
해리 에스. 베누고팔란
이반 엘리아쉐비치
스탠튼 이 2세 위버
첸-룽 싱 첸
토마스 에프. 소울레스
스티븐 프랜시스 레뵈우프
스티븐 아더
Original Assignee
젤코어 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 젤코어 엘엘씨 filed Critical 젤코어 엘엘씨
Publication of KR20060129526A publication Critical patent/KR20060129526A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8323—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

발광 다이오드(10)는 전극 최소 이격거리(d전극)을 형성하도록 배치된 적어도 하나의 n형 전극(14)과, 적어도 하나의 p형 전극(12)과, 후방측을 포함한다. 접합 패드층(50)은 전극 최소 이격거리(d전극) 보다 긴 접합 패드 최소 이격거리(d패드)를 형성하는 적어도 하나의 n형 접합 패드(64)와, 적어도 하나의 p형 접합 패드(62)를 포함한다. 발광 다이오드(10)의 전방측과 접합 패드층(50) 사이에 개지된 적어도 하나의 팬닝층(30)은 적어도 하나의 n형 전극(14)과 적어도 하나의 n형 접합 패드(64) 사이와, 적어도 하나의 p형 전극(12)과 적어도 하나의 p형 접합 패드(62) 사이에, 전기적 접속을 제공하기 위하여 유전층(32, 52)의 바이어스(34, 54)를 통과하는 다수의 도전성 경로를 포함한다.
전극, 경로, 유전층, 전기회로, 범프, 패드, 팬닝층

Description

서브 장착부가 없는 플립칩 발광 다이오드 장치{FLIP-CHIP LIGHT EMITTING DIODE DEVICE WITHOUT SUB-MOUNT}
본 발명은 조명 기법에 관한 것이다. 본 발명은 하기에 서술되는 바와 같이 인디케이터 광과 조명 분야 등에 관한 것이다. 그러나, 본 발명은 표면장착 발광 다이오드 등에도 양호하게 사용될 수 있다.
플립칩 발광 다이오드 형태는 전극의 새도우잉(shadowing)으로 인한 광손실의 감소와, 장착부를 갖는 활성층의 열 커플링의 개선과, 넓게 분포된 전극을 사용하여 장치를 횡단하는 전류 스프레딩의 개선과, 전기 배선 또는 와이어 접합의 감소와, 자동화된 다이 접합 설비를 갖는 플립칩 장착기법의 순응성 등과 같은 여러가지 장점을 내포하고 있다. 사파이어 또는 실리콘 탄화물 기판상의 그룹Ⅲ-질화물계 발광 다이오드는 플립칩 접합에 순응하는 투광성 기판을 갖는다. 에피택시 기판이 불투명하거나 광 추출특성이 빈약한 물질 시스템에서, 기판은 세선화(細線化)하거나, 또는 에피택셜 층은 성형후 투명한 주-기판으로 전송되어야 한다.
그러나, 현존의 자동장치 부착공구는 너무 대형이어서 발광 다이오드를 신뢰성있게 플립칩 접합할 수 없는 공차를 갖기 때문에, 문제가 발생되고 있다. 플립칩 발광 다이오드의 전극은 전류 스프레딩 및 후방측 반사를 최적화하기 위해, 미 세하게 이격된 특징부 및 구조를 갖고 있다. 예를 들어, 예시적인 p-on-n 형태에 있어서, n형 전극 핑거는 측방향 전류 스프레딩을 촉진시키기 위해, p형 메사(mesa)에 인접하여 정렬된다. 상기 n형 전극 핑거는 측방향으로 약 0.20 mm 내지 0.25 mm 이격되어 있으며, p형 전극 물질이 그 사이에 배치되어 있다. 측방향 이격거리가 길면 저항성 전기 손실 및 가열이 증가되는 결과를 초래한다. 이러한 미세 전극 특징부는 플립칩 접합의 정밀도 및 정확도에 있어서 타이트한 공차를 약 0.15 mm 이상으로 부여한다. 0.15 mm 이상의 배치 에러는 n형 접합 범프에 대해 교차결합된 p형 영역을 초래할 수 있으며 또한 이와 반대인 상태를 초래할 수도 있다. 이와 마찬가지로, n-on-p 형태에는 엄격한 공차한계값이 부여된다. 전형적으로, 플립칩 발광 다이오드의 자동화된 다이 부착에 있어서 인쇄회로기판 또는 기타 매우 대형인 전기부품에 직접적으로 이러한 타이트한 접합 공차를 달성하는 것은 어렵다. 또한, LED 상의 미세 특징부는 현존의 인쇄회로기판에서는 리토그래피 및 현재 사용중인 전송 처리과정상의 한계로 인하여, 복제될 수 없다.
미세 전극 특징부를 수용하기 위하여, 통상적으로 발광 다이오드와 인쇄회로기판 사이에는 서브 장착부가 배치된다. 발광 다이오드는 발광 다이오드와 유사한 크기를 갖는 서브 장착부에 플립칩 접합되므로, 다이 부착중 정밀한 정렬이 용이하게 달성될 수 있다. 서브 장착부는 플립칩 접합을 위한 접합 패드의 제1세트와, 인쇄회로기판과 전기적으로 접속되기 위하여 길게 이격된 전극 또는 접합 패드의 제2세트를 갖는다. 발광 다이오드 플립칩이 접합되어 있는 서브 장착부는 표면장착 기법 또는 와이어접합에 의해 인쇄회로기판에 부착될 수 있다.
타이트한 플립칩 접합 공차를 수용하기 위해 채택되는 서브 장착부를 사용하므로써, 제조시간 및 비용을 증가시키는 부가의 패키징 처리과정이 도입된다는 단점이 발생된다. 또한, 상기 서브 장착부는 히트 싱킹 효율을 제한하는 부가의 열저항을 유발시킨다. 서브 장착부를 개재시키므로써, 기계적 신뢰성 또한 타협될 수 있다. 서브 장착부 물질은 일반적으로 전극 절연을 제공할 수 있는 히트 싱킹 및 전기절연을 위해 전열성인 물질로 선택된다. 만일 도전성 서브 장착부가 사용된다면, 전기절연을 위해 유전층이 인가된다. 만일 이러한 층이 너무 얇다면, 고속 용도를 위해 절환을 용량가능하게 제한할 수 있다. 또 다른 고려사항은 발광 다이오드와 서브 장착부와 인쇄회로기판 사이의 계면에 열팽창계수를 일치시키는 것이다.
본 발명은 상술한 바와 같은 단점을 극복할 수 있는 개선된 장치 및 방법을 제공한다.
본 발명의 특징에 따르면, 발광 장치가 설명될 것이다. 발광 다이오드는 전극 최소 이격거리를 형성하도록 배치된 적어도 하나의 n형 전극 및 적어도 하나의 p형 전극이 구비된, 전방측 및 후방측을 포함한다. 접합 패드층은 상기 전극 최소 이격거리 보다 큰 접합 패드 최소 이격거리를 형성하도록 적어도 하나의 n형 접합 패드와 적어도 하나의 p형 접합 패드를 포함한다. 발광 다이오드의 전방측과 접합 패드층 사이에는 적어도 하나의 팬닝층(fanning layer)이 배치된다. 상기 적어도 하나의 팬닝층은 다수의 도전성 경로를 포함하며; 이러한 도전성 경로는 적어도 하나의 n형 전극과 적어도 하나의 n형 접합 패드 사이와, 적어도 하나의 p형 전극과 적어도 하나의 p형 접합패드 사이에, 전기 접속을 제공하도록 유전층의 바이어스(vias)를 통과한다.
본 발명의 다른 특징에 따르면, 발광 다이오드를 지지체에 플립칩 접합하는 방법이 제공된다. 상기 발광 다이오드는 그 사이에 전극 최소 이격거리를 형성하는, 전방측 n형 및 p형 전극을 포함한다. 발광 다이오드의 적어도 하나의 전방측 위에는 유전층이 침착된다. 상기 유전층은 전방측을 적어도 부분적으로 밀봉한다. n형 및 p형 전극에 접근하는 바이어스는 유전층을 통해 형성된다. 제1형 전기접촉부는 p형 전극 및 n형 전극으로 구성된 집단으로부터 선택된 제1형 전극에 접근하는 바이어스 위에 배치된다. 상기 제1형 전기접촉부는 제1형 접촉 패드를 형성하도록 제1형 전극에 접근하는 바이어스 사이에서, 유전층 위로 연장된다. 제2형 전기접촉부는 p형 전극 및 n형 전극의 나머지로 이루어진 집단으로부터 선택된 제2형 전극에 접근하는 하나이상의 바이어스 위에 배치된다. 제2형 전기접촉부는 제2형 접촉 패드를 형성하도록 유전층 위로 연장된다. 제1형 접촉 패드 및 제2형 접촉 패드는 그 사이에 전극 최소 이격거리 보다 긴 이격거리를 형성한다. 제1형 접촉 패드 및 제2형 접촉 패드는 기판과 접합 패드중 적어도 하나 위에 침착된 접합 범프를 통해 기판의 접합 범프에 플립칩 접합된다. 상기 접합 패드는 예를 들어 도전성 접착제 접합을 위한 금속 스택이나; 또는 고착 금속, 장벽 금속, 납땜가능한 금속 스택 등과 같은 납땜가능한 금속 스택이나; 또는 최외층 금속이 땜납이나 땜납 합금으로 구성된 금속 스택을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 발광 다이오드를 인쇄회로기판에 기계적으로 고정하고 또한 전방측 n형 및 p형 전극을 인쇄회로기판의 인쇄회로에 전기적으로 접속시키기 위하여, 그 사이에 전극 최소 이격거리를 형성하는 전방측 n형 및 p형 전극이 구비된 발광 다이오드를 플립칩 접합하는 방법이 제공된다. 적어도 하나의 n형 및 p형 전극 위에는 유전층이 배치된다. 상기 유전층은 n형 및 p형 전극에 접근하기 위해 통과해야 하는 바이어스를 갖는다. 전기 접촉 패드는 상기 바이어스 및 유전층 위에 배치된다. 전기 접촉 패드는 선택된 바이어스를 통해 p형 전극과 연결되는 p형 접촉 패드와, 선택된 또 다른 바이어스를 통해 n형 전극에 연결되는 n형 접촉 패드를 포함한다. 상기 접촉 패드는 전극 최소 이격거리 보다 긴, 접촉 패드 최소 이격거리로 유전층 위에 배치된다. 상기 접촉 패드는 인쇄회로기판 및 칩중 하나에 형성된 접합 범프를 통해, 인쇄회로기판의 인쇄회로에 플립칩 접합된다. 상기 범프는 납땜가능한 금속 스택 등과 같은, 금속 스택을 포함한다. 플립칩 접합은 전극 최소 이격거리 보다 길고 접촉 패드 최소 이격거리 보다는 짧은 기계적 공차를 갖는다. 접촉 패드와 인쇄회로기판 사이에는 서브 장착부가 배치되지 않는다.
본 발명의 또 다른 특징에 따르면, 다수의 발광 다이오드를 갖는 웨이퍼 처리 방법이 제공된다. 각각의 발광 다이오드는 그 사이에 전극 최소 이격거리가 형성되는 전방측 n형 및 p형 전극을 갖는다. 유전층은 적어도 n형 및 p형 전극 위에 배치된다. 상기 유전층은 n형 및 p형 전극에 접근하기 위해 통과해야 하는 바이어스를 갖는다. 전기 접촉 패드는 상기 바이어스 및 유전층 위에 배치된다. 각각의 발광 다이오드를 위한 전기 접촉 패드는 p형 전극에 연결되는 p형 접촉 패드와, n형 전극에 연결되는 n형 접촉 패드를 포함하며; 상기 연결은 바이어스를 통해 이루어진다. 각각의 발광 다이오드를 위한 접촉 패드는 그 사이의 접촉 패드 최소 이격거리가 전극 최소 이격거리 보다 길게, 유전층 위에 배치된다. 전기 접촉 패드를 배치한 후, 상기 웨이퍼는 발광 다이오드를 분리하기 위해 다이싱된다.
본 발명의 기타 다른 목적과 특징 및 장점은 첨부된 도면을 참조한 하기의 상세한 설명에 의해 보다 명확하게 이해될 것이다.
본 발명은 여러 부품과, 부품의 배열과, 다양한 처리 공정과, 처리 공정의 배열을 포함한다. 도면은 단지 양호한 실시예만 도시하고 있으며, 본 발명은 이에 한정되지 않는다. 도면에서 발광 다이오드는 크기대로 도시되지 않았다.
도1은 전방측 n형 및 p형 전극을 갖는 예시적인 플립칩 발광 다이오드를 도시한 도면.
도2는 도1의 선A-A를 따른 플립칩 발광 다이오드의 측단면도.
도3은 도1의 선A'-A'를 따른 플립칩 발광 다이오드의 측단면도.
도4는 n형 및 p형 전극에 접근하기 위해 통과해야 하는 바이어스를 갖는 유전층을 인가한 후, 도1의 발광 다이오드를 도시한 도면.
도5는 도4의 유전층상에 중간 연결 패드를 형성하는 도전성 물질을 인가한 후, 도1의 발광 다이오드를 도시한 도면.
도6은 도5의 처리 스테이지에서 선B-B를 따른, 플립칩 발광 다이오드의 측단 면도.
도7은 도5의 처리 스테이지에서 선B'-B'를 따른, 플립칩 발광 다이오드의 측단면도.
도8은 도5에 도시된 중간 연결 패드 위에 배치된 제2유전층을 인가한 후, 도1의 발광 다이오드를 도시한 도면.
도9는 접합 패드 형성 처리과정의 완료후, 도1의 발광 다이오드를 도시한 도면.
도10은 도9에 도시된 완성된 접합 패드를 갖는, 선C-C를 따른 플립칩 발광 다이오드의 측단면도.
도11은 도9에 도시된 완성된 접합 패드를 갖는, 선C'-C'를 따른 플립칩 발광 다이오드의 측단면도.
도12는 인쇄회로기판으로의 플립칩 접합후, 도9에 도시된 완성된 접합 패드를 갖는, 선C-C를 따른 플립칩 발광 다이오드의 측단면도.
도13은 최소 이격거리가 길고 대칭량이 많은 접합 패드를 형성하는 제3층을 형성하도록 부가의 처리과정을 실행한 후, 선C-C를 따라 도9에 도시된 완성된 접합 패드를 갖는 플립칩 발광 다이오드의 측단면도.
도14는 또 다른 발광 다이오드가 제조되어 있는 기판 웨이퍼의 일부로서 그 양호한 실시예에서 접합 패드 형성이 완료된, 도9의 발광 다이오드를 도시한 도면.
도15는 접합 패드의 형성이 완료된 후, 그러나 포위부가 인가된 도14의 기판 웨이퍼를 다이싱하기 전에 실행된, 양호한 제1처리를 도시한 도면.
도16은 접합 패드의 형성이 완료된 후, 그러나 인층이 인가되고 반사 측벽이 형성된 도14의 기판 웨이퍼를 다이싱하기 전에 실행된, 양호한 제1처리를 도시한 도면.
도1 내지 도11에는 발광 다이오드(10)의 전극(12, 14) 사이에 플립칩 접합 처리과정 보다 긴 공차로 최소 이격거리(d전극)를 포함하는 미세 특징부를 채택하는 방식으로, 플립칩 발광 다이오드(10)상에 접합 패드를 형성하는 처리과정이 도시되어 있다.
도1 내지 도3에 있어서, 접합 패드를 형성하기 전의 예시적인 발광 다이오드(10)는 기판(20)과, n형 기저층(22)과, 하나이상의 장치 메사(24)를 포함한다. 플립칩 접합된 형태에서 광추출을 촉진시키기 위하여, 상기 기판(20)은 발광 다이오드(10)에 의해 발생된 광에 대해서는 투광성인 것이 바람직하다. 선택적으로, 기판(20)은 광추출을 개선시키기 위하여 세선화되는 것이 바람직하다.
양호한 실시예에서, 발광 다이오드(10)는 그룹Ⅲ-질화물계 발광 다이오드로서, 기판(20)은 사아피어 또는 실리콘 탄화물이며; n형 기저층(22)은 n형 갈륨 질화물층이거나 n형 알루미늄 갈륨 질화물층이며; 상기 장치 메사(24)는 n형 기저층(22)에 인접하여 n형 갈륨 질화물 또는 알루미늄 갈륨 질화물 클래딩층과, 하나이상의 인듐 갈륨 질화물층을 포함하는 n형 클래딩층에 인접한 활성 영역과, 기판(20)으로부터 멀리 배치된 활성 영역의 한쪽에 인접한 p형 갈륨 질화물 또는 알 루미늄 갈륨 질화물 클래딩층과, 상기 기판(20)으로부터 멀리 배치된 p형 갈륨 질화물 클래딩층의 한쪽에 인접하여 인듐과 갈륨과 알루미늄중 하나이상을 포함하는 그룹Ⅲ-질화물 물질이 두껍게 도핑된 p형 접촉강화층을 포함한다.
도시되지는 않았지만, 예시적인 그룹Ⅲ-질화물 발광 다이오드(10)는 기타 다른 층을 선택적으로 포함하며, 이러한 층으로는 기판(20)과 n형 기저층(22) 사이에 배치된 알루미늄 질화물 또는 기타 다른 물질의 에피택시 강화용 버퍼층 등이 포함된다. 전류 스프레딩과 개선된 전기 도전성과 광학적 한정성과 캐리어 한정성과 층들 사이의 급작스러운 계면 등과 같은 필요로 하는 구조적, 전기적 및/또는 광학적 효과를 제공하기 위해, 에피택셜 층 스택에는 또 다른 그룹Ⅲ-질화물층이 포함될 수 있다. 발광 다이오드(10)는 장치 메사(24)를 형성하고 n형 물질에 접근하기 위해, 기판(20)상에 그룹Ⅲ-질화물층을 헤태로에피택셜가능하게 침착하고 또한 침착된 층의 선택된 부분을 리토그래픽 처리에 의해 제거하므로써 적절하게 형성된다.
서술한 그룹Ⅲ-질화물 발광 다이오드는 단지 예시적이다. 발광 다이오드(10)는 그룹Ⅲ-인화물, 그룹Ⅲ-비소화물 등과 같은 기타 다른 물질을 사용하여 구성될 수도 있다. 또한, 접합 패드의 형성은 예시적인 p-on-n 발광 다이오드(10)에 대해 서술되었지만, 서술된 접합 패드 형성 처리과정은 n-on-p 발광 다이오드에도 적용될 수 있다.
상기 발광 다이오드(10)는 장치 메사(24)를 한정하고 n형 기저층(22)의 일부를 노출시키기 위해, 기판(20)상에 그룹 층을 침착하므로써 또한 리토그래픽 처리 과정에 의해 물질을 제거하므로써 적절히 형성된다. 전극(12, 14)은 장치 메사(24)에 대응하여 이에 형성되는 하나이상의 p형 전극(12)과, n형 기저층(22)의 노출부에 형성되는 n형 전극(14)을 포함한다. 전형적으로, 전극(12, 14)은 그룹Ⅲ-질화물과 접촉하기에 적합한 니켈/티타늄/금 스택 등과 같은, 금속 스택이다. 본 기술분야의 숙련자라면 전극(12, 14)을 위해 적절한 물질 또는 물질 스택을 용이하게 선택할 수 있을 것이다. 도1에 상세히 도시된 바와 같이, 예시적인 발광 다이오드(10)는 4개의 사각형 장치 메사(24)와, 이에 대응하는 4개의 사각형 p형 전극(12)을 포함한다. n형 전극(14)은 4개의 장치 메사(24)에 인접한 핑거로서 배치된다. 본 기술분야의 숙련자라면 전류 스프레딩이나 기타 다른 다이오드 특징을 강화하기 위하여 다른 전극 형태를 사용할 수도 있다. 도2에 도시된 p형 전극(12)과 n형 전극(14) 사이의 작은 갭(d전극)은 도1에는 도시되지 않았다.
작동시, 전극(12, 14) 사이를 흐르는 전류에 의해 장치(24)에서는 전기장 발광이 생성되지 않았다. 전극(14, 14) 사이의 이격거리(d전극)는 전류 흐름에 대한 저항을 감소시키기 위하여 작은 것이 바람직하다. 또한, 장치 메사(24) 및 n형 전극(14)은 메사(24)를 횡단하여 측방향 전류 스프레딩을 최대로 하기 위하여, 발광 다이오드(10)의 측방향 영역 위에 분포되어 있다.
p형 및 n형 전극(12, 14)의 미세 측방향 특징부와 이들 사이의 최소 이격거리(d전극)는 서브 장착부의 개재없이 인쇄회로기판에 직접적인 발광 다이오드(10)의 플립칩 접합을 어렵게 한다. 이러한 어려움을 정량화하기 위해, 예시적인 양호한 그룹Ⅲ-질화물 실시예에서 n형 전극 핑거는 약 0.20 mm 내지 0.25 mm 이격되는 것이 바람직하다. p형 전극(12)이 n형 전극 핑거 사이에 배치되기 때문에, 이것은 d전극 을 핑거 이격거리 보다 짧게 한다. 다이 부착 처리과정중 오정렬로 인해 접합 범프가 p형 전극(12)과 n형 전극(14) 사이의 분로(shunt)를 생성하는 것을 피하기 위해, 플립칩 접합은 약 0.15 mm 이하의 측방향 공차로 실행되어야 한다. 이러한 타이트한 공차는 일반적으로 현존의 다이 부착공구를 사용해서는 달성될 수 없다.
이러한 문제점에 접근하기 위해, 도4 내지 도11을 참조하여 서술되는 접합 패드 형성 처리과정에서는 전극(12, 14)의 미세 특징부를 플립칩 접합 처리과정 공차 보다 길게 채택하여 사용하고 있다. 접합 패드 형성 처리과정은 도4 내지 도7에 도시된 바와 같이 팬닝층(30)의 형성을 포함한다. 팬닝층(30)의 형성은 금속화 처리과정에 이어, p형 전극(12) 및 n형 전극(14)에 접근하기 위해 바이어스(34)가 형성되는 유전층(32)을 침착하는 단계를 포함하며; 상기 금속화 처리과정은 바이어스(34)를 도전성 물질(36)로 충진하고, 중간 연결 패드, 특히 중간 p형 연결 패드 및 중간 n형 연결 패드(447)를 형성한다.
유전층(32)은 n형 및 p형 전극(12, 14)과, 발광 다이오드(10)의 전방측을 밀폐가능하게 밀봉시킨다. 밀폐식 밀봉은 차후의 장치 패키징중 분리된 밀봉제층의 선택적 생략을 허용한다. 도4는 도전성 물질(36)이 배치되기 전에 유전층(32)이 침착되고 바이어스(34)가 형성된 후의, 발광 다이오드(10)를 도시하고 있다. 상기 유전층(32)은 폴리아미드 물질이 적절하지만, 실리콘 질화물 또는 실리콘 이산화물 등과 같은 기타 다른 물질도 사용될 수 있다. 도4에 도시된 유전층(32)은 투광성이므로, n형 전극(14) 및 메사(24)의 측방향 구조는 유전층(32)을 통해 도4에서 투시가능한 상태로 남아있다. 그러나, 반투명 또는 불투명 유전 물질이 사용될 수도 있다. 적절한 전기절연을 제공하기 위하여, 유전층(32)은 적어도 2 미크론의 두께를 갖는 것이 바람직하다. 유전층(32)의 유전 특성 및 구조적 특성에 따라, 더욱 얇은 유전층이 적합할 수도 있다.
바이어스(34)는 밀폐가능하게 밀봉되는 유전층(32)의 블랭키 침착후에 리토그래픽 처리에 의해 적절히 형성된다. 선택적으로, 리토그래픽 처리는 유전층(32)의 침착중 바이어스 영역을 마스크하는데 사용되며, 그후 마스크가 제거되어 바이어스(34)를 남기게 된다. 상기 바이어스(34)는 p형 및 n형 전극(12, 14)으로의 접근을 제공한다. 양호한 실시예에서, 각각의 전극(12, 14)에 접촉하는 여러개의 바이어스(34)는 발광 다이오드(10)를 횡단하는 전류 스프레딩을 촉진시키기 위해, 발광 다이오드(10)의 측방향 영역을 횡단하여 분포된다.
도전성 물질(36)은 증착, 스퍼터링, 전기도금 등에 의해 침착될 수 있다. 만일 증기 기법이 사용되었다면, 중간 p형 및 n형 연결 패드(42, 44)의 측방향도(lateral extent)는 본 기술분야에 공지된 리토그래픽 기법에 의해 형성된다. 전기도금에 있어서, 얇은 시드층(도시않음)은 바이어스(34)를 충진하고 바이어스(34) 외측으로 연장되도록 전기도금된다. 바이어스 외부로의 전기도금된 물질의 연장 또는 범람은 본 기술분야에서는 "머시루밍(mushrooming)"으로 알려져 있다. 바이어스(34)의 외측에 놓인 도전성 물질(36)은 연결 패드(42, 44)를 형성한다.
도6 및 도7에 도시되지 않은 도전성 물질(36)의 침착시에는 기타 다른 층이 포함될 수도 있다. 선택적으로, 도전성 물질(36)과 전극(12, 14) 사이에는 접착을 촉진시키기 위하여 얇은 접착층이 배치될 수도 있다. 이와 마찬가지로, 전극(12, 14)의 물질과 도전성 물질(36)의 혼합을 억제하기 위하여, 도전성 물질(36)과 전극(12, 14) 사이의 계면에는 얇은 확산층이 선택적으로 배치될 수도 있다. 그룹Ⅲ-질화물 발광 다이오드에 대한 적절한 실시예에서는 얇은 티타늄 및/또는 니켈층이 전극(12, 14)상에 배치되며, 도전성 물질(36)은 금 또는 은 이다. 본 기술분야의 숙련자라면 전극(12, 14)과 도전성 물질(36) 사이에서의 혼합 및 고착을 제어할 수 있는 기타 다른 물질 스택을 용이하게 선택할 수 있을 것이다.
바이어스(34)에 존재하는 도전성 물질(36)의 일부는 전극(12, 14)과 연결 패드(42, 44) 사이에 전기 접속을 제공하는 도전성 경로를 형성한다. 상기 연결 패드(42, 44)는 전극 최소 이격거리(d전극) 보다 긴 최소 이격거리(d연결)를 갖는 것이 바람직하다. 도5 내지 도7에 상세히 도시된 바와 같이, 중간 p형 연결 패드(42)는 p형 전극에 접근하는 바이어스를 연결하고 또한 4개의 장치 메사(24)를 연결하여 단일의 p형 연결 패드(42)를 형성하기 위해, 유전층(32)을 횡단하여 측방향으로 연장된다. 이와 마찬가지로, 도5에 상세히 도시된 바와 같이, n형 연결 패드(44)는 n형 전극(14)에 접근하는 바이어스를 연결하여 단일의 n형 연결 패드(44)를 형성하기 위해, 유전층(32)을 횡단하여 측방향으로 연장된다. 또한, 연결 패드(42, 44)는 패드(42, 44)가 전기저항원을 한정하지 않도록 두꺼운 것이 바람직하다. 약 1 미크론 이상의 두꺼운 패드 두께가 바람직하다.
연결 패드(42, 44)는 전극(12, 14)의 측방향 형태 보다 플립칩 접합에 양호하게 적용되는 측방향 형태를 갖는다. 첫번째로, 연결 패드(42, 44)는 n형 전극(14)의 핑거와 4개의 메사(24)의 복잡한 측방향 형상을 따르지 않는 간단한 사각형 형상을 갖는다. 따라서, 다이 부착을 위한 인쇄회로기판상의 접합 범프는 이에 대응하여 간단한 형상을 가질 수 있다. 두번째로, 연결 패드(42, 44)의 최소 이격거리(d연결)는 전극 최소 이격거리(d전극) 보다 길다. 최소 이격거리는 플립칩 접합 처리과정에 허용될 수 있는 측방향 최대 공차와 연관되어 있는데, 그 이유는 다이 부착중 작은 이격거리와 이에 대응하는 측방향의 작은 정렬 에러는 이격거리를 다르게 할 수 있기 때문이다. 따라서, 연결 패드(42, 44)의 긴 최소 이격거리(d연결)는 플립칩 접합 처리과정에서 긴 측방향 공차를 허용한다.
이러한 장점으로 인하여, 발광 다이오드(10)의 전방측에 배치된 팬닝층(30)을 갖는 도5 내지 도7에 도시되어 있는 장치는 연결 패드(42, 44)를 접합 패드로 사용하여, 서브 장착부가 없어도 인쇄회로기판에 직접 플립칩 접합된다. 이러한 실시예에서, 연결 패드(42, 44)는 접합층 또는 스택으로 선택적으로 코팅되며; 이러한 접합층 또는 스택은 납땜, 재유동 혼합 접합, 또는 발광 다이오드(10)를 인쇄회로기판의 접합 범프에 전기적 및 기계적으로 고정하기 위한 기타 다른 접합 방법을 촉진시킨다.
그러나, 도8 내지 도11의 양호한 실시예에서, 접합 패드 제조과정은 팬닝 층(30)의 상부에 제2접합 패드층(50)을 계속 생성한다. 연결 패드(42, 44)는 서브 장착부가 없어도 인쇄회로기판에 LED(10)의 직접저인 플립칩 접합의 채택을 제공하지만, 단점을 내포하고 있다. p형 전극(12)과 p형 연결 패드(42) 사이에서 접속되는 바이어스(34)는 p형 전극(12)과 p형 연결 패드(42) 사이에 측방향 중첩을 부여한다. 이러한 중첩은 연결 패드(42, 44)의 최소 이격거리(d연결)의 최대 크기를 억제한다. 훨씬 긴 이격거리를 제공하기 위하여, 접합 패드층(50)은 전극(12, 14)으로부터 멀리 배치된 팬닝층(30)의 측부에 배치된다.
접합 패드층(50)의 형성은 바이어스(54)를 도전성 물질(56)[도전성 물질(36)과 동일하거나 또는 상이한]로 충진하고 접합 패드, 특히 p형 접합 패드(62) 및 n형 접합 패드(64)를 형성하는 금속화 처리과정에 이어, 제2유전층(52)의 침착을 포함하며; 상기 제2유전층에는 p형 연결 패드(42) 및 n형 연결 패드(44)로의 접근을 제공하는 바이어스(54)가 형성된다.
도8은 도전성 물질(56)이 침착되기 전에, 제2유전층(52)이 침착되고 바이어스(54)가 형성된 후, 발광 다이오드(10)를 도시하고 있다. 제2유전층(52)은 폴리아미드 물질이 바람직하지만, 실리콘 질화물 또는 실리콘 이산화물 등과 같은 기타 다른 물질도 사용될 수 있다. 도8에 도시된 제2유전층(52)은 투광성이므로, 중간 연결 패드(42, 44)는 제2유전층(52)을 통해 도8에서 투시가능한 상태로 남아있다. 그러나, 반투명 또는 불투명 유전 물질이 사용될 수도 있다. 적절한 전기절연을 제공하기 위하여, 유전층(52)은 적어도 2 미크론의 두께를 갖는 것이 바람직하다. 유전층(52)의 유전 특성 및 구조적 특성에 따라, 더욱 얇은 유전층이 적합할 수도 있다. 제2유전층(52)은 유전층(32)과 동일한 물질로 제조되거나, 상이한 물질로 제조될 수도 있다.
바이어스(54)는 제2유전층(52)의 블랭킷 침착후 리토그래픽 처리에 의해 적절히 형성된다. 선택적으로, 리토그래픽 처리는 유전층(52)의 침착중 바이어스 영역을 마스크하는데 사용될 수 있으며, 그후 마스크가 제거되어 바이어스(54)를 남기게 된다. 상기 바이어스(54)는 p형 및 n형 중간 연결 패드(42, 44)로의 접근을 제공한다. 도전성 물질(56)은 증착, 스퍼터링, 전기도금 등에 의해 침착될 수 있다. 만일 증기 기법이 사용되었다면, 중간 p형 및 n형 접합 패드(62, 64)의 측방향도는 본 기술분야에 공지된 리토그래픽 기법에 의해 형성된다.
도10 및 도11은 전기도금의 실시예로서; 바이어스(54)의 내측에는 얇은 시드층(66)이 침착되고; 바이어스(54)를 충진하고 바이어스(54)의 외측으로 머시루밍되어 접합 패드(62, 64)를 형성하도록, 도전성 물질(56)이 전기도금된다. 도10 및 도11에 도시되지 않은 도전성 물질(56)의 배치에는 다른 층도 포함될 수 있다. 선택적으로, 도전성 물질(56)과 중간 연결 패드(42, 44) 사이에는 얇은 접착층 및/또는 확산 장벽층이 배치될 수도 있다. 양호한 일실시예에서는 얇은 티타늄 및/또는 니켈층이 중간 연결 패드(42, 44)에 침착되며, 도전성 물질(56)은 금 또는 은 이다. 본 기술분야의 숙련자라면 중간 연결 패드(42, 44)와 도전성 물질(56) 사이의 계면에서의 혼합 및 고착을 제어하는 기타 다른 물질 스택을 적절히 선택할 수 있을 것이다.
바이어스(54)에 존재하는 도전성 물질(56)의 일부는 연결 패드(42, 44)와 접합 패드(62, 64) 사이에 전기적 접속을 제공하는 도전성 경로를 형성한다. 상기 접합 패드(62, 64)는 전극 최소 이격거리(d전극) 보다 길고 중간 연결 패드(42, 44)의 최소 이격거리(d연결) 보다 긴 최소 이격거리(d패드)를 갖는다. 접합 패드(62, 64)는 전기저항원을 한정하지 않을 정도로 두꺼운 것이 바람직하며, 선택된 다이 부착 처리과정에 참여할 수 있을 정도로 두꺼운 것이 바람직하다. 얇은 접합 패드도 사용될 수 있지만, 두께가 약 2 미크론 이상인 접합 패드(62, 64)의 두께가 바람직하다.
도9 내지 도11 및 도12를 참조하여 재유동 접합 처리과정을 채택한 양호한 플립칩 접합이 설명될 것이다. 도10 및 도11에 도시된 바와 간이, 접합 패드(62, 64)는 확산 장벽층(70) 및 재유동층 스택(72)으로 코팅된다. 양호한 일실시예에서, 확산 장벽층(70)은 니켈층이고, 재유동 스택(72)은 원하는 조성물을 갖는 금/주석 스택이다. 상기 재유동 스택(72)은 재유동중 원하는 확산 특성을 제공하기 위하여, 분리된 층으로, 엇갈린 층으로, 또는 혼합된 층으로 형성될 수 있다.
도12에 있어서, 발광 다이오드(10)는 인쇄회로가 구비된 인쇄회로기판(76)(도12에 부분적으로 도시)에 접합된 플립칩이며, 상기 인쇄회로에는 접합 범프(86)가 배치되어 있는 적어도 하나의 포지티브 및 네거티브 파워 트레이스(power trace)(80, 82)가 구비되어 있다. 상기 접합 범프는 금도금되거나 은도금된 구리 범프, 금 범프, 은 범프일 수도 있다. 접합 범프(86)는 접착층, 확산 장벽층, 접 합가능한 층을 포함하는 스택과 같은 복합층을 포함할 수 있다. 상기 접합 범프(86)는 플립칩 접합을 위해 접합 패드(62, 64)와 측방향으로 정렬된다. 다이 부착은 접합 범프(86)의 물질을 갖는 재유동층(72)의 재유동 혼합에 의해 달성된다. 상기 재유동 혼합은 적외선 또는 대류 재유동 오븐, 증기상, 대류, 또는 보온판 열원 등과 같은, 열원을 사용하여 실행된다. 금/주석 재유동 스택(72)에 있어서, 가열은 재유동 혼합을 실행하기 위하여, 주석 용융점에 대응하는 약 232℃ 이상의 온도로 재유동 스택(72)의 온도를 상승시킨다. 재유동은 재유동 스택(72)과 접합 범프(86) 사이의 계면에서 혼합을 유발시키므로써, 기계적 고정 및 도전성 접합(72')을 형성한다. 이러한 물질의 조합에 있어서, 재유동 접합 처리를 촉진시키기 위하여, 다이 부착 영역에 산화물 감소 플럭스가 양호하게 인가된다.
서술한 바와 같은 재유동 처리가 바람직하지만, 열초음파 접합, 초음파 접합, 종래의 납땜 등을 이용하여 플립칩 접합 부착이 이루어질 수도 있다. 또한, 인쇄회로기판(76)에 대한 접합이 설명되었지만, 본 발명에 서술된 다이 부착기법은 유리기판, 또는 복합물질의 기판 등과 같은 어떠한 형태의 기판에 대한 다이부착에 사용될 수 있다.
도4 내지 도11을 참조하여 서술한 접합 패드를 제조하기 위한 양호한 처리과정은 2개의 층 즉, 판층(30)과 접합 패드층(50)을 사용한다.
도13에 있어서, 접합 패드 처리과정은 3개의 층으로 연장된다. 도13에 도시된 3개층 실시예에 있어서, 접합 패드층(50)은 제2팬층으로 작용하며, p형 및 n형 접합 패드(62, 64)는 제2세트의 중간 연결 패드로 작용한다. 제3층(90)은 제2 층(50) 위에 배치된다. 제3층(90)의 형성은 금속화 처리과정에 이어 제3유전층(92)을 침착하는 단계를 포함하며; 상기 금속화 처리과정은 노출된 p형 및 n형 접합 패드(102, 104)를 형성하기 위해 패드(62, 64)에 접근하는 유전층(92)을 통해 도전성 물질(96)로 바이어스를 충진하며, 유전층(92) 위로 연장된다.
도13에 도시된 바와 같이, 제3층(90)은 제2층(50)의 접합 패드 최소 이격거리(d패드) 보다 긴 접합 패드 최소 이격거리(d3-층)를 갖는다. 또한, 접합 패드(102, 104)는 패드(62, 64)가 아니라, 발광 다이오드(10)의 측방향 영역에 대해 대칭인 것이 바람직하다. 도13에 도시된 바와 같이, 중간 p형 연결 패드(42)로부터, 노출된 접합 패드(102)에 대해 제2중간 연결 패드로서 작용하는 p형 패드(62)까지 상향으로 이동하면, p형 접촉 영역의 중심은 발광 다이오드(10)의 엣지를 향해 외측으로 이동한다. 이와 마찬가지로, 중간 n형 연결 패드(44)로부터 노출된 접합 패드(104)에 대해 제2중간 연결 패드로서 작용하는 n형 패드(64)까지 상향으로 이동하면, n형 접촉 영역의 중심은 발광 다이오드(10)의 엣지로부터 내측으로 이동한다. n형 전극(14)이 발광 다이오드(0)의 엣지 근처에 배치되어 있을 동안 p형 전극(12)이 발광 다이오드(10)의 중심 근처에 배치되기 때문에, 이러한 이동의 결과는 노출된 접합 패드(102, 104)가 전극(12, 14)이 아니라 발광 다이오드(10)에 대해 거의 배칭으로 배치된다. 긴 접합 패드 최소 이격거리(d3-층)와 결합된 이러한 대칭은 플립칩 접합 처리에 있어서 측방향 공차를 수용한다.
도4 내지 도13을 참조하여 하나, 둘, 또는 3개의 층을 생성하는 접합 패드 제조과정에 대해 설명하기로 한다. 각각의 부가적인 층은 부가의 팬닝을 제공하여, n형 패드와 p형 패드 사이에 최소 이격거리를 증가시킨다. 각각의 부가적인 층은 최상의 노출된 접합 패드를 정렬함에 있어 부가적인 유연성을 제공한다. 서술된 처리과정은 4개 이상의 층으로 쉽게 연장되어 보다 많은 유연성을 제공하지만; 그러나 각각의 층의 제조는 적어도 유전 침착, 바이어스를 형성하는 리토그래피, 금속화 등과 같은 여러가지 처리과정을 포함하기 때문에, 층의 갯수는 매우 적게 유지된다. 전형적으로는 그 정점이 도9 내지 도12에 도시되어 있는 2층 처리과정이 바람직하며, 그 정점이 도13에 도시되어 있는 3층 처리과정은 특히 큰 공차를 갖는 다이 부착 처리과정과 함께 사용하는 것이 바람직하다.
도1 내지 도13은 단일의 발광 다이오드(10)에 인가된 접합 패드 제조과정을 도시하고 있다. 그러나, 양호한 실시예에 있어서, 서술된 처리과정은 웨이퍼 레벨로 인가되며, 웨이퍼는 패드(42, 44)(1층 처리과정)의 형성후에, 또는 접합 패드(62, 64)(2층 처리과정)의 형성후에, 또는 접합 패드(102, 104)(3층 처리과정)의 형성 후에 다이싱된다.
달리 말하면, 도14에 있어서, 발광 다이오드(10)의 기판(20)은 기타 다른 발광 다이오드와 공유되는 기판 웨이퍼(110)의 일부인 것이 바람직하다. 도14에 도시된 바와 같이, 기판 웨이퍼(110)는 예시적인 발광 다이오드(10)를 포함하여, 웨이퍼 레벨 처리과정을 사용하여 제조된 다수의 발광 다이오드를 포함한다. 발광 다이오드(10)는 웨이퍼 레벨 처리과정으로서 인가된 상술한 바와 같은 접합 패드와 함께 제조되는 접합 패드(62, 64)(예시적인 2층 처리과정)를 포함한다. 따라서, 기판 웨이퍼(110)상의 모든 발광 다이오드는 접합 패드(62, 64)에 대응하는 접합 패드를 포함한다.
도14에 있어서, 접합 패드(62, 64)의 형성후 기판 웨이퍼(110)의 양호한 다이싱은 점선의 다이 분리선으로 도시되어 있다. 또한, 양호한 실시예에 있어서, 발광 다이오드(10) 및 기판 웨이퍼(110)의 기타 다른 발광 다이오드상에 하나이상의 광학 성분의 침착을 포함하는 부가의 웨이퍼 레벨 처리과정은 다이싱하기 전에 접합 패드(62, 64)의 형성후에 실행된다.
도15를 참조하여 접합 패드가 제조된 후 인가되는 하나의 적절한 처리 시컨스에 대해 서술하기로 한다. 이러한 처리 시컨스에 있어서, 투명한 기판(20) 및 측벽에 대해 선택된 두께의 밀봉제가 인가된다. 상기 밀봉제는 양호한 인덱스 매칭을 통해 개선된 광추출을 제공하며, 선택적으로 굴절 포커싱을 제공한다.
도15는 처리과정중 3개의 지점에서 도14에 도시된 선D-D를 따라 기판 웨이퍼(110)를 개략적으로 도시하므로써, 처리과정을 도시하고 있다. 특히 예시적인 발광 다이오드(10)를 중심으로 설명이 이루어지고 있다. 기판 웨이퍼(110)는 하방을 향하는 위치에서, 즉 점착성 테이프에 인접한 접합 패드층(50)을 갖는 위치에서 펼쳐질 수 있는 점착성 테이프(120)에 고착된다. 다이싱은 테이프(120)에 고정된 후 후방측[즉, 기판(20)의 측부로부터]으로부터 실행된다. 다이싱은 다이아몬드 스크라이브(scribe), 레이저 절단 등을 사용하여 실행된다. 다이싱후, 장력(T)(화살표로 도시)이 테이프(120)에 인가되어, 다이스 사이에 설정의 이격거리(S)를 유도한다. 장력과정후, 에폭시 등과 같은 밀봉제가 다이스의 후방측에 인가되어, 이 격거리(S)내로 흐른다. 상기 밀봉제(122)는 저온에서 경화된다. 경화후, 밀봉된 다이스는 당겨진 펼침가능한 점착성 테이프(120)로부터 제거되며, 밀봉제의 다이싱을 위하여 제2테이프(126)상에서 밀봉제가 하방인 상태로 배치된다. 밀봉제의 다이싱은 도15의 하부에 수직의 점선으로 도시되었다.
최종 장치는 도12에 도시된 바와 같이 플립칩 접합에 적합하게 된다. 각각의 다이는 침착된 밀봉제(122)의 두께로 제어된 후방측상에 일정한 밀봉제 두께와, 장력과정(T)에 의해 생성된 이격거리(S)로 제어된 측벽상에 일정한 밀봉제 두께를 갖는다.
도16을 참조하여, 접합 패드가 제조된 후 인가되는 또 다른 적절한 처리 시컨스가 서술될 것이다. 이러한 처리 시컨스에 있어서, 선택된 두께를 갖는 인층은 투명한 기판(20)에 인가되어, 경사진 측벽이 형성되어 반사 코팅으로 코팅된다. 본 기술분야에 공지된 바와 같이, 자외선 또는 전기장 발광을 생성하는 그룹Ⅲ-질화물 발광 다이오드는 백색, 황색, 또는 기타 다른 인과 양호하게 조합되어 백색의 광을 발생시킨다.
도16은 처리과정중 두 지점에서 도14에 도시된 선D-D를 따라 기판 웨이퍼(110)를 개략적으로 도시한 처리과정이다. 특히 예시적인 발광 다이오드(10)를 중심으로 설명하기로 한다. 기판 웨이퍼(110)는 레이저 또는 기타 다른 절단장치를 사용하여 전방측으로부터 쐐기형 절단부(130)를 형성하므로써 처리가 시작된다. 반사 코팅(132)은 전기도금 또는 증착 등에 의해 절단부(130)에 침착된다. 그후, 웨이퍼는 기계적 지지를 제공하기 위해 왁스(136)에 표면을 하방으로 하여 장착되 며, 기판(20)은 세선화된다. 이러한 세선화는 웨이퍼 레벨 처리과정으로서 실행되며, 즉 기판(20)을 포함하는 기판 웨이퍼(110)의 후방측이 세선화된다. 인 코팅(140)은 후방측에 인가되어, 저온에서 경화된다. 그후, 상기 왁스(136)가 제거되며, 다이스는 절단부(130)에서 분리되어, 예를 들어 발광 다이오드(10)를 절연시킨다.
최종 장치는 도12에 도시된 바와 같이 플립칩 접합에 적합하다. 반사 코팅(132) 및 웨이퍼 세선화는 인 코팅(140)내로의 광추출을 개선시키며, 상기 인 코팅(140)은 예를 들어 그룹Ⅲ-질화물 발광 다이오드를 위해 자외선으로부터 백색광으로의 선택된 광변환을 제공한다.
도15 및 도16의 처리과정 시컨스는 접합 패드가 제조된 후에 인가된다. 본 기술분야의 숙련자라면 특정 용도를 위한 예시적인 처리과정 시컨스를 쉽게 변형할 수 있을 것이다. 도 15 및 도16의 처리과정 시컨스는 밀봉제(32)에 의해 발광 다이오드(10)의 전방측의 밀폐가능한 밀봉에 의해, 일반적으로는 접합 패드층 (30, 50, 90)에 의해 실행될 수 있다. 도15 및 도16의 단부 처리과정 시컨스를 실행하기 전에 전방측의 밀폐가능한 밀봉을 포함하는 접합 패드를 형성하므로써, 웨이퍼 레벨 단부 처리과정은 매우 미세한 전방측을 보호하기 위한 부가적인 간섭 처리과정없이 실행될 수 있다.
예를 들어, 현존의 웨이퍼 레벨 처리과정에 있어서, 전방측은 처리전에 전방측에 대해 두꺼운 포토레지스트를 인가하므로써 보호된다. 이것은 포토레지스트내의 탄화수소나 기타 다른 기질에 의한 전방측의 화학적 오염과 포토레지스트 인가 및 제거에 따른 부가의 시간 및 경우를 포함하여, 여러가지 단점을 내포하고 있다. 상술한 바와 같이 웨이퍼 레벨 처리과정으로서 접합 패드 처리과정을 먼저 인가하고 그후 도15 및 도16의 처리과정에 같은 단부 처리과정을 실행하므로써, 두꺼운 보호성 포토레지스트 코팅이 필요성이 제거된다.
본 발명은 양호한 실시예를 참조로 서술되었기에 이에 한정되지 않으며, 본 기술분야의 숙련자라면 첨부된 청구범위로부터의 일탈없이 본 발명에 다양한 변형과 수정이 가해질 수 있음을 인식해야 한다.

Claims (38)

  1. 전극 최소 이격거리를 형성하도록 배치된 적어도 하나의 n형 전극 및 적어도 하나의 p형 전극이 구비된, 전방측 및 후방측을 포함하는 발광 다이오드와,
    상기 전극 최소 이격거리 보다 긴 접합 패드 최소 이격거리를 형성하도록 적어도 하나의 n형 접합 패드와 적어도 하나의 p형 접합 패드를 포함하는 접합 패드층과,
    발광 다이오드의 전방측과 접합 패드층 사이에 배치되는 적어도 하나의 팬닝층을 포함하며,
    상기 적어도 하나의 팬닝층은 다수의 도전성 경로를 포함하며; 이러한 도전성 경로는 적어도 하나의 n형 전극과 적어도 하나의 n형 접합 패드 사이와, 또한 적어도 하나의 p형 전극과 적어도 하나의 p형 접합패드 사이에, 전기 접속을 제공하도록 유전층의 바이어스를 통과하는 것을 특징으로 하는 발광 장치.
  2. 제1항에 있어서, 전기회로와, 전기회로를 연결하는 적어도 하나의 n형 접합 범프와, 적어도 하나의 n형 접합 패드와, 전기회로를 연결하는 적어도 하나의 p형 접합 범프와, 적어도 하나의 p형 접합 패드를 포함하며; 상기 접합 범프와 접합 패드 사이에는 서브 장착부가 배치되지 않는 것을 특징으로 하는 발광 장치.
  3. 제1항에 있어서, 상기 적어도 하나의 팬닝층은 발광 다이오드의 전방측에 인 접하여 상기 접합 패드층으로부터 멀리 배치되는 제1팬닝층과, 발광 다이오드의 전방측으로부터 멀리 배치되고 상기 접합 패드층에 인접하여 배치되는 제2팬닝층을 포함하는 것을 특징으로 하는 발광 장치.
  4. 제1항에 있어서, 상기 적어도 하나의 팬닝층은 적어도 하나의 n형 연결 패드와, 적어도 하나의 p형 연결 패드를 포함하며; 상기 n형 연결 패드는 적어도 하나의 n형 전극과 적어도 하나의 n형 접합 패드 사이에 정렬되고, 적어도 하나의 n형 전극 및 적어도 하나의 n형 접합 패드와 전기적으로 접속되며; 상기 p형 연결 패드는 적어도 하나의 p형 전극과 적어도 하나의 p형 접합 패드 사이에 정렬되고, 적어도 하나의 p형 전극 및 적어도 하나의 p형 접합 패드와 전기적으로 접속되는 것을 특징으로 하는 발광 장치.
  5. 제4항에 있어서, 적어도 하나의 p형 연결 패드 및 적어도 하나의 n형 연결 패드는 그 사이에 접합 패드 최소 이격거리 보다 작은 연결 패드 최소 이격거리를 형성하는 것을 특징으로 하는 발광 장치.
  6. 제1항에 있어서, 적어도 하나의 팬닝층은 n형 및 p형 전극을 밀봉하는 것을 특징으로 하는 발광 장치.
  7. 제1항에 있어서, 적어도 하나의 팬닝층은 다수의 팬닝층을 포함하며; 각각의 팬닝층은 발광 다이오드의 전방측으로부터 멀리 배치된 팬닝층의 측부 위에 배치되는 n형 및 p형 중간 연결 패드를 포함하며; 상기 n형 및 p형 중간 연결 패드는 n형 및 p형 전극과 전기적으로 각각 접속되며; 상기 n형 및 p형 연결 패드는 중간 연결 패드 최소 이격거리를 형성하며;
    접합 패드는 접합 패드층에 인접하여 팬닝층의 중간 연결 패드상에 형성되는 것을 특징으로 하는 발광 장치.
  8. 제1항에 있어서, 적어도 하나의 팬닝층은 다수의 팬닝층을 포함하며; 각각의 팬닝층은 발광 다이오드의 전방측으로부터 멀리 배치된 팬닝층의 측부 위에 배치되는 n형 및 p형 중간 연결 패드를 포함하며; 상기 n형 및 p형 중간 연결 패드는 n형 및 p형 전극과 전기적으로 각각 접속되며; 상기 n형 및 p형 연결 패드는 중간 연결 패드 최소 이격거리를 형성하며;
    접합 패드층에 인접한 팬닝층의 중간 연결 패드는 접합 패드를 형성하는 것을 특징으로 하는 발광 장치.
  9. 제1항에 있어서, 적어도 하나의 n형 전극 및 p형 전극은 다수의 전극을 포함하며, 이에 대응하는 적어도 하나의 n형 접합 패드 및 p형 접합 패드는 다수의 전극을 전기적으로 연결하는 것을 특징으로 하는 발광 장치.
  10. 그 사이에 전극 최소 이격거리를 형성하는 전방측 n형 및 p형 전극을 포함하 는 발광 다이오드를 지지체에 플립칩 접합하는 방법에 있어서,
    발광 다이오드의 적어도 전방측 위에 유전층을 침착하는 단계와
    n형 및 p형 전극에 접근하는 유전층을 통해 바이어스를 형성하는 단계와,
    p형 전극 및 n형 전극으로 이루어진 집단으로부터 선택된 제1형 전극에 접근하는 바이어스 위에 제1형 전기 접촉부를 배치하는 단계와,
    p형 전극 및 n형 전극의 나머지로 이루어진 집단으로부터 선택된 제2형 전극에 접근하는 하나이상의 바이어스 위에 제2형 전기 접촉부를 배치하는 단계와,
    제1형 접촉 패드 및 제2형 접촉 패드를 접촉 패드 및 기판중 적어도 하나에 배치되어 있는 접합 범프를 통해 기판에 플립칩 접합하는 단계를 포함하며,
    상기 유전층은 전방측을 적어도 부분적으로 밀봉하며; 상기 제1형 전기 접촉부는 제1형 접촉 패드를 형성하기 위해 제1형 전극에 접근하는 바이어스 사이에서 유전층 위로 연장되며; 상기 제2형 전기 접촉부는 제2형 접촉 패드를 형성하기 위해 유전층 위로 연장되며; 상기 제1형 접촉 패드 및 제2형 접촉 패드는 그 사이에 전극 최소 이격거리 보다 긴 접촉 패드 최소 이격거리를 형성하는 것을 특징으로 하는 플립칩 접합방법.
  11. 제10항에 있어서, 상기 플립칩 접합단계는 전극 최소 이격거리 보다 길고 접촉 패드 최소 이격거리 보다 짧은 측방향 공차를 갖는 접합 처리과정을 포함하는 것을 특징으로 하는 플립칩 접합방법.
  12. 제10항에 있어서, 제1형 전기 접촉부를 배치하는 단계와 제2형 전기 접촉부를 배치하는 단계는 재유동 스택을 침착하는 단계를 각각 포함하며; 상기 플립칩 접합단계는 접촉 패드와 접합 범프 사이에 재유동을 실행하도록 가열하는 단계를 포함하는 것을 특징으로 하는 플립칩 접합방법.
  13. 제12항에 있어서, 상기 가열단계는 재유동 스택의 적어도 하나의 성분의 용융점 보다 높은 온도로 실행되는 것을 특징으로 하는 플립칩 접합방법.
  14. 제13항에 있어서, 상기 재유동 스택은 주석층을 포함하며, 상기 가열단계는 232℃ 이상의 온도로 실행되는 것을 특징으로 하는 플립칩 접합방법.
  15. 제12항에 있어서, 상기 플립칩 접합단계는 가열단계 이전에, 기판의 접합 범프와 접촉 패드 사이에 산화물 감소 재유동 플럭스를 배치하는 단계를 포함하는 것을 특징으로 하는 플립칩 접합방법.
  16. 제10항에 있어서, 제1형 전극에 접근하는 바이어스 위에 제1형 전기 접촉부를 배치하는 단계는 제1형 전극에 접근하는 바이어스에 시드층을 배치하는 단계와, 상기 제1형 전극에 접근하는 제1바이어스를 충진하기 위해 전기도금하는 단계를 포함하는 것을 특징으로 하는 플립칩 접합방법.
  17. 제16항에 있어서, 제1형 전극에 접근하는 바이어스 위에 제1형 전기 접촉부를 배치하는 단계는, 전기도금된 물질이 바이어스의 외측에 머시루밍되어 제1형 접촉 패드를 형성하도록, 제1형 전극에 접근하는 바이어스가 충진된 후 지속적인 전기도금 단계를 부가로 포함하는 것을 특징으로 하는 플립칩 접합방법.
  18. 제10항에 있어서, 제1형 전극에 접근하는 바이어스 위에 제1형 전기 접촉부를 배치하는 단계는, 제1형 전극에 접근하는 바이어스 위에 또한 제1형 전극에 접근하는 바이어스 사이의 유전층 위에 도전성 물질을 침착하는 단계를 포함하는 것을 특징으로 하는 플립칩 접합방법.
  19. 제10항에 있어서, 상기 플립칩 접합단계는 도전성 접착제 접합단계 및 납땜단계중 하나인 것을 특징으로 하는 플립칩 접합방법.
  20. 제10항에 있어서, 발광 다이오드의 전방측 위에 유전층을 침착하는 단계는 적어도 2 미크론의 두께를 갖는 폴리아미드 유전층을 침착하는 단계를 포함하는 것을 특징으로 하는 플립칩 접합방법.
  21. 제10항에 있어서, 유전층의 침착단계에 이어, 제1형 전기 접촉부의 배치단계와, 제2형 전기 접촉부의 배치단계와, 전방측 n형 및 p형 전극이 구비된 상기 적어 도 발광 다이오드를 다른 발광 다이오드로부터 분리시키기 위하여 기판 웨이퍼를 다이싱하는 단계를 부가로 포함하며;
    상기 전방측 n형 및 p형 전극을 갖는 발광 다이오드는 또 다른 발광 다이오드가 형성된 기판 웨이퍼를 포함하는 것을 특징으로 하는 플립칩 접합방법.
  22. 제21항에 있어서, 유전층의 침착단계에 이어, 제1형 전기 접촉부의 배치단계와, 제2형 전기 접촉부의 배치단계와, 다이싱 단계 이전에 적어도 하나의 웨이퍼 레벨 처리과정을 실행하는 단계를 부가로 포함하는 것을 특징으로 하는 플립칩 접합방법.
  23. 제22항에 있어서, 상기 적어도 하나의 웨이퍼 레벨 처리과정을 실행하는 단계는 전방측과는 대향하는 기판 웨이퍼의 후방측을 포위하는 단계와, 전방측과는 대향하는 기판 웨이퍼의 후방측에 인을 인가하는 단계중 적어도 하나를 포함하는 것을 특징으로 하는 플립칩 접합방법.
  24. 제10항에 있어서, 접촉 패드 및 기판중 적어도 하나에 배치된 접합 범프를 통해 제1형 접촉 패드 및 제2형 접촉 패드를 기판에 플립칩 접합하는 단계는 다음중 하나이상을 통해 플립칩 접합하는 단계를 포함하며, 각각의 접합 범프는 장벽 물질을 포함하는 것을 특징으로 하는 플립칩 접합방법.
    (a)접합 범프를 형성하는 하나이상의 금속 스택
    (b)하나이상의 납땜가능한 합금 접합 범프
    (c)접촉 패드상에 배치된 하나이상의 접합 범프
  25. 발광 다이오드를 인쇄회로기판에 기계적으로 고정하기 위해, 또한 전방측 n형 및 p형 전극을 인쇄회로기판의 인쇄회로에 전기적으로 연결하기 위해, 그 사이에 전극 최소 이격거리를 형성하는 전방측 n형 및 p형 전극이 구비된 발광 다이오드를 플립칩 접합하는 방법에 있어서,
    적어도 n형 및 p형 전극 위에 유전층을 배치하는 단계와,
    바이어스 및 유전층 위에 전기 접촉 패드를 배치하는 단계와,
    인쇄회로기판 및 칩중 하나에 정렬된 접합 범프를 통해 인쇄회로기판의 인쇄회로에 접촉 패드를 플립칩 접합하는 단계를 포함하며,
    상기 유전층은 n형 및 p형 전극에 접근하기 위해 통과해야 하는 바이어스를 가지며; 상기 전기 접촉 패드는 선택된 바이어스를 통해 p형 전극에 연결되는 p형 접촉 패드와, 선택된 다른 바이어스를 통해 n형 전극에 연결되는 n형 접촉 패드를 포함하며; 상기 접촉 패드는 전극 최소 이격거리 보다 긴 접촉 패드 최소 이격거리로 유전층 위에 배치되며; 상기 플립칩 접합단계는 전극 최소 이격거리 보다 길고 접촉 패드 최소 이격거리 보다 짧은 기계적 공차를 가지며; 접촉 패드와 인쇄회로기판 사이에는 서브 장착부가 배치되지 않는 것을 특징으로 하는 플립칩 접합방법.
  26. 제25항에 있어서, 전기 접촉 패드의 배치단계는 바이어스의 내부에 시드층을 침착하는 단계와; 바이어스를 충진하도록, 또한 유전층 위에 전기도금된 물질을 연장시켜 p형 접촉 패드 및 n형 접촉 패드를 형성하도록, 전기도금하는 단계를 포함하는 것을 특징으로 하는 플립칩 접합방법.
  27. 제25항에 있어서, 전기 접촉 패드의 배치단계는 재유동층을 침착하는 단계를 포함하며; 접합 범프에 접촉 패드의 플립칩 접합단계는 접촉 패드를 접합 범프와 접촉시켜 정렬하는 단계와, 재유동 접합을 실행하기 위해 재유동층에 열을 인가하는 단계를 포함하는 것을 특징으로 하는 플립칩 접합방법.
  28. 제27항에 있어서, 상기 재유동층은 주석 및 금을 포함하는 것을 특징으로 하는 플립칩 접합방법.
  29. 제25항에 있어서, 바이어스를 제1도전성 물질로 충진하는 단계와, 제1도전성 물질 위에 제2유전층을 배치하는 단계와, 제2유전층 위에 전기 접촉 패드를 배치하는 단계를 포함하며; 상기 제2유전층은 제1도전성 물질에 접근하기 위해 통과해야 하는 바이어스를 포함하며; 상기 전기 접촉 패드는 제1도전성 물질을 통해 n형 및 p형 전극과 전기적으로 접촉하며, 제2유전층을 통해 바이어스와 접촉하는 것을 특징으로 하는 플립칩 접합방법.
  30. 제29항에 있어서, 상기 바이어스 및 유전층 위에 전기 접촉 패드를 배치하는 단계는 전기 접촉 패드를 배치하기 전에, 제2유전층을 통해 바이어스를 제2도전성 물질로 충진하는 단계와, 제3유전층을 제2도전성 물질 위에 배치하는 단계를 부가로 포함하며,
    상기 제3유전층은 제2도전성 물질에 접근하기 위해 통과해야 하는 바이어스를 포함하며,
    상기 전기 접촉 패드는 제3유전층 위에 배치되어, 제1도전성 물질과 제2도전성 물질을 통해 n형 및 p형 전극과 전기적으로 접촉하며, 제3유전층을 통해 바이어스와 접촉하는 것을 특징으로 하는 플립칩 접합방법.
  31. 제25항에 있어서, 전기 접촉 패드의 배치단계 후 그리고 플립칩 접합단계 이전에, 발광 다이오드를 다른 발광 다르로부터 분리시키기 위해 기판 웨이퍼를 다이싱하는 단계를 부가로 포함하며; 발광 다이오드는 기판 웨이퍼상에 제조되어 있는 다른 발광 다이오드와 공유되는 기판 웨이퍼의 일부를 포함하며; 유전층 배치단계와 전기 접촉 패드 배치단계는 다른 발광 다이오드상에 p형 및 n형 전기 접촉 패드를 부가적으로 배치하는 웨이퍼 레벨 처리과정으로서 실행되는 것을 특징으로 하는 플립칩 접합방법.
  32. 제31항에 있어서, 전기 접촉 패드의 배치단계 후 그리고 기판 웨이퍼의 다이싱 단계 이전에, 발광 다이오드상에 적어도 하나의 광학 소자를 형성하기 위해 적어도 부가적인 웨이퍼 레벨 처리과정을 실행하는 단계를 부가로 포함하는 것을 특 징으로 하는 플립칩 접합방법.
  33. 제32항에 있어서, 상기 적어도 하나의 광학 소자는 밀봉제, 인층, 반사 코팅으로 구성된 집단으로부터 선택되는 것을 특징으로 하는 플립칩 접합방법.
  34. 제32항에 있어서, 유전층 배치단계는 p형 및 n형 전기 접촉 패드의 밀봉을 포함하는 발광 다이오드의 전방측을 밀봉하기 위해 기판 위에 유전층을 배치하는 단계를 포함하는 것을 특징으로 하는 플립칩 접합방법.
  35. 그 사이에 전극 최소 이격거리를 형성하는 전방측 n형 및 p형 전극이 각각 구비된 다수의 발광 다이오드를 포함하는 웨이퍼의 처리방법에 있어서,
    적어도 n형 및 p형 전극 위에 유전층을 배치하는 단계와,
    상기 유전층 및 바이어스 위에 전기 접촉 패드를 배치하는 단계와,
    전기 접촉 패드의 배치후, 발광 다이오드를 분리시키기 위해 웨이퍼를 다이싱하는 단계를 포함하며,
    상기 유전층은 n형 및 p형 전극에 접근하기 위해 통과해야 하는 바이어스를 가지며; 각각의 발광 다이오드를 위한 전기 접촉 패드는 p형 전극과 연결되는 p형 접촉 패드와, n형 전극과 연결되는 n형 접촉 패드를 포함하며; 상기 연결은 바이어스를 통해 이루어지며; 각각의 발광 다이오드를 위한 접촉 패드는 그 사이에 전극 최소 이격거리 보다 긴 접촉 패드 최소 이격거리로, 유전층 위에 정렬되는 것을 특 징으로 하는 웨이퍼 처리방법.
  36. 제35항에 있어서, 웨이퍼의 다이싱 단계 이전에 전기 접촉 패드의 배치단계에 이어, 발광 다이오드가 배치되는 웨이퍼의 측부와 대향하는 웨이퍼의 후방측에 적어도 하나의 광학 코팅을 인가하는 단계를 부가로 포함하는 것을 특징으로 하는 웨이퍼 처리방법.
  37. 제35항에 있어서, 부분 분리 절단부를 형성하기 전에 또한 부분 분리 절단부를 따라 파괴하기 이전에, 부분 분리 절단부에 의해 형성된 표면에 금속 코팅을 인가하는 단계를 포함하며; 웨이퍼의 다이싱 단계는 웨이퍼를 통해 부분 분리 절단부를 형성하는 단계와, 발광 다이오드를 분리시키기 위해 부분 분리 절단부를 따라 파괴하는 단계를 포함하며; 발광 다이오드는 웨이퍼에 의해 서로 고정된 상태로 유지되는 것을 특징으로 하는 웨이퍼 처리방법.
  38. 제35항에 있어서, 전기 접촉 패드의 배치단계에 이어 그리고 다이싱 단계 이전에, 웨이퍼의 전방측을 테이프에 고정하는 단계와; 다이싱 단계에 이어, 분리된 발광 다이오드의 선택된 이격거리를 형성하기 위해 상기 테이프를 스트레칭하는 단계와; 상기 스트레팅 단계에 이어, 발광 다이오드에 성형 물질을 인가하는 단계를 부가로 포함하며; 상기 전기 접촉 패드는 웨이퍼의 전방측에 배치되는 것을 특징으로 하는 웨이퍼 처리방법.
KR1020067020807A 2004-03-05 2005-02-18 서브 장착부가 없는 플립칩 발광 다이오드 장치 KR20060129526A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/794,935 US7179670B2 (en) 2004-03-05 2004-03-05 Flip-chip light emitting diode device without sub-mount
US10/794,935 2004-03-05

Publications (1)

Publication Number Publication Date
KR20060129526A true KR20060129526A (ko) 2006-12-15

Family

ID=34912385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067020807A KR20060129526A (ko) 2004-03-05 2005-02-18 서브 장착부가 없는 플립칩 발광 다이오드 장치

Country Status (6)

Country Link
US (2) US7179670B2 (ko)
EP (1) EP1726033A2 (ko)
JP (1) JP5112049B2 (ko)
KR (1) KR20060129526A (ko)
CN (1) CN1947222A (ko)
WO (1) WO2005091848A2 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263640B2 (en) 2011-02-09 2016-02-16 Kabushiki Kaisha Toshiba Semiconductor light emitting device
KR20160056524A (ko) * 2014-11-12 2016-05-20 서울바이오시스 주식회사 발광 소자
KR20160068715A (ko) * 2011-03-22 2016-06-15 서울바이오시스 주식회사 발광 다이오드 패키지 및 그의 제조 방법
KR20160092465A (ko) * 2015-01-27 2016-08-04 서울바이오시스 주식회사 발광 소자
US9851056B2 (en) 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
KR20180022310A (ko) * 2016-08-24 2018-03-06 서울바이오시스 주식회사 소형 발광 다이오드 칩 및 그것을 포함하는 발광 장치
KR20180098197A (ko) * 2018-08-23 2018-09-03 서울바이오시스 주식회사 발광 다이오드 패키지
US10126831B2 (en) 2015-10-16 2018-11-13 Seoul Viosys Co., Ltd. Compact light emitting diode chip, light emitting device and electronic device including the same

Families Citing this family (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003096387A2 (en) 2002-05-08 2003-11-20 Phoseon Technology, Inc. High efficiency solid-state light source and methods of use and manufacture
US20070126016A1 (en) * 2005-05-12 2007-06-07 Epistar Corporation Light emitting device and manufacture method thereof
US10686106B2 (en) * 2003-07-04 2020-06-16 Epistar Corporation Optoelectronic element
WO2005041632A2 (en) * 2003-10-31 2005-05-12 Phoseon Technology, Inc. Collection optics for led array with offset hemispherical or faceted surfaces
US7524085B2 (en) * 2003-10-31 2009-04-28 Phoseon Technology, Inc. Series wiring of highly reliable light sources
TWI312583B (en) * 2004-03-18 2009-07-21 Phoseon Technology Inc Micro-reflectors on a substrate for high-density led array
ES2363435T3 (es) * 2004-04-12 2011-08-04 Phoseon Technology, Inc. Matriz led de alta densidad.
TWI302756B (en) * 2004-04-19 2008-11-01 Phoseon Technology Inc Imaging semiconductor structures using solid state illumination
US7462861B2 (en) * 2004-04-28 2008-12-09 Cree, Inc. LED bonding structures and methods of fabricating LED bonding structures
JP4632690B2 (ja) * 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
SE527101C2 (sv) * 2004-05-19 2005-12-20 Volvo Lastvagnar Ab Magnetbrytararrangemang och förfarande för att erhålla en differentialmagnetbrytare
TW200541094A (en) * 2004-06-03 2005-12-16 Yu-Nung Shen Light-emitting diode wafer package and packaging method thereof
US20060001035A1 (en) * 2004-06-22 2006-01-05 Toyoda Gosei Co., Ltd. Light emitting element and method of making same
TW200637033A (en) * 2004-11-22 2006-10-16 Matsushita Electric Ind Co Ltd Light-emitting device, light-emitting module, display unit, lighting unit and method for manufacturing light-emitting device
EP1866954B1 (en) * 2004-12-30 2016-04-20 Phoseon Technology, Inc. Methods and systems relating to light sources for use in industrial processes
TWI244228B (en) * 2005-02-03 2005-11-21 United Epitaxy Co Ltd Light emitting device and manufacture method thereof
US20150295154A1 (en) 2005-02-03 2015-10-15 Epistar Corporation Light emitting device and manufacturing method thereof
US9018655B2 (en) 2005-02-03 2015-04-28 Epistar Corporation Light emitting apparatus and manufacture method thereof
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
JP4778745B2 (ja) * 2005-07-27 2011-09-21 パナソニック株式会社 半導体発光装置及びその製造方法
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US7642527B2 (en) * 2005-12-30 2010-01-05 Phoseon Technology, Inc. Multi-attribute light effects for use in curing and other applications involving photoreactions and processing
US9443903B2 (en) * 2006-06-30 2016-09-13 Cree, Inc. Low temperature high strength metal stack for die attachment
KR100763345B1 (ko) * 2006-08-30 2007-10-04 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
US9111950B2 (en) * 2006-09-28 2015-08-18 Philips Lumileds Lighting Company, Llc Process for preparing a semiconductor structure for mounting
JP2008258459A (ja) * 2007-04-06 2008-10-23 Toshiba Corp 発光装置及びその製造方法
JP5045336B2 (ja) * 2007-04-16 2012-10-10 豊田合成株式会社 半導体発光素子
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP5216251B2 (ja) * 2007-05-16 2013-06-19 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 実装用に半導体発光デバイスを前処理するための方法
KR100941766B1 (ko) * 2007-08-08 2010-02-11 한국광기술원 패드 재배열을 이용한 반도체 발광 다이오드 및 그의제조방법
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
KR101423929B1 (ko) 2007-12-26 2014-08-04 삼성전자주식회사 발광다이오드 소자
US7749813B2 (en) * 2008-02-27 2010-07-06 Lumination Llc Circuit board for direct flip chip attachment
US8124999B2 (en) * 2008-07-18 2012-02-28 Toyoda Gosei Co., Ltd. Light emitting element and method of making the same
TW201021240A (en) * 2008-11-24 2010-06-01 Harvatek Corp Wafer level LED package structure for increasing light-emitting efficiency
JP4724222B2 (ja) * 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
TWI422075B (zh) * 2009-03-13 2014-01-01 Advanced Optoelectronic Tech 覆晶式半導體光電元件之結構及其製造方法
CN102804415A (zh) * 2009-06-18 2012-11-28 松下电器产业株式会社 氮化镓系化合物半导体发光二极管
DE102009039891A1 (de) 2009-09-03 2011-03-10 Osram Opto Semiconductors Gmbh Optoelektronisches Modul aufweisend zumindest einen ersten Halbleiterkörper mit einer Strahlungsaustrittsseite und einer Isolationsschicht und Verfahren zu dessen Herstellung
JP5326957B2 (ja) * 2009-09-15 2013-10-30 豊田合成株式会社 発光素子の製造方法及び発光素子
JP5152133B2 (ja) * 2009-09-18 2013-02-27 豊田合成株式会社 発光素子
US8450822B2 (en) * 2009-09-23 2013-05-28 International Business Machines Corporation Thick bond pad for chip with cavity package
JP2011071272A (ja) 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
JP5414579B2 (ja) * 2009-11-19 2014-02-12 株式会社東芝 半導体発光装置
JP5349260B2 (ja) 2009-11-19 2013-11-20 株式会社東芝 半導体発光装置及びその製造方法
JP5197654B2 (ja) 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法
JP2011199193A (ja) 2010-03-23 2011-10-06 Toshiba Corp 発光装置及びその製造方法
JP2011199221A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 発光ダイオード
US8604498B2 (en) * 2010-03-26 2013-12-10 Tsmc Solid State Lighting Ltd. Single phosphor layer photonic device for generating white light or color lights
JP2011233650A (ja) * 2010-04-26 2011-11-17 Toshiba Corp 半導体発光装置
US9431316B2 (en) * 2010-05-04 2016-08-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming channels in back surface of FO-WLCSP for heat dissipation
WO2011145247A1 (ja) * 2010-05-18 2011-11-24 シャープ株式会社 表示装置
JP5325834B2 (ja) 2010-05-24 2013-10-23 株式会社東芝 半導体発光装置及びその製造方法
JP5356312B2 (ja) * 2010-05-24 2013-12-04 株式会社東芝 半導体発光装置
JP5426481B2 (ja) * 2010-05-26 2014-02-26 株式会社東芝 発光装置
JP5281612B2 (ja) * 2010-05-26 2013-09-04 株式会社東芝 半導体発光装置及びその製造方法
JP5337105B2 (ja) * 2010-06-03 2013-11-06 株式会社東芝 半導体発光装置
JP5390472B2 (ja) 2010-06-03 2014-01-15 株式会社東芝 半導体発光装置及びその製造方法
JP5337106B2 (ja) * 2010-06-04 2013-11-06 株式会社東芝 半導体発光装置
JP5398644B2 (ja) 2010-06-07 2014-01-29 株式会社東芝 半導体発光装置を用いた光源装置
JP5759790B2 (ja) * 2010-06-07 2015-08-05 株式会社東芝 半導体発光装置の製造方法
JP5343040B2 (ja) * 2010-06-07 2013-11-13 株式会社東芝 半導体発光装置
JP5449039B2 (ja) 2010-06-07 2014-03-19 株式会社東芝 半導体発光装置及びその製造方法
KR101150861B1 (ko) * 2010-08-16 2012-06-13 한국광기술원 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
US8506105B2 (en) 2010-08-25 2013-08-13 Generla Electric Company Thermal management systems for solid state lighting and other electronic systems
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101142965B1 (ko) * 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
JP4778107B1 (ja) * 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法
CN102064164B (zh) * 2010-10-28 2012-03-21 山东华光光电子有限公司 倒装功率led管芯自由组合灯芯
KR20120045919A (ko) * 2010-11-01 2012-05-09 삼성엘이디 주식회사 반도체 발광소자
JP2012164938A (ja) * 2011-02-09 2012-08-30 Stanley Electric Co Ltd 半導体発光装置の製造方法
US8941137B2 (en) * 2011-03-06 2015-01-27 Mordehai MARGALIT Light emitting diode package and method of manufacture
JP5603813B2 (ja) 2011-03-15 2014-10-08 株式会社東芝 半導体発光装置及び発光装置
JP5462217B2 (ja) * 2011-05-20 2014-04-02 株式会社東芝 発光装置の製造方法
RU2597071C2 (ru) * 2011-05-24 2016-09-10 Конинклейке Филипс Н.В. МЕТАЛЛИЧЕСКИЙ НАПОЛНИТЕЛЬ, РАЗДЕЛЯЮЩИЙ СЛОИ р- И n-ТИПА, ДЛЯ СВЕТОИЗЛУЧАЮЩИХ ДИОДОВ, МОНТИРУЕМЫХ МЕТОДОМ ПЕРЕВЕРНУТОГО КРИСТАЛЛА
US9666764B2 (en) 2012-04-09 2017-05-30 Cree, Inc. Wafer level packaging of multiple light emitting diodes (LEDs) on a single carrier die
US9653643B2 (en) 2012-04-09 2017-05-16 Cree, Inc. Wafer level packaging of light emitting diodes (LEDs)
US8896125B2 (en) 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US9269858B2 (en) * 2011-08-31 2016-02-23 Micron Technology, Inc. Engineered substrates for semiconductor devices and associated systems and methods
EP4243094A3 (en) * 2011-09-16 2023-12-06 Seoul Viosys Co., Ltd. Light emitting diode
KR101939333B1 (ko) * 2011-10-07 2019-01-16 서울바이오시스 주식회사 발광 다이오드 패키지
KR101969334B1 (ko) * 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
TW201336031A (zh) * 2012-02-16 2013-09-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US9847445B2 (en) * 2012-04-05 2017-12-19 Koninklijke Philips N.V. LED thin-film device partial singulation prior to substrate thinning or removal
WO2013161208A1 (ja) * 2012-04-27 2013-10-31 パナソニック株式会社 発光素子
JP2013232504A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体発光装置
JP5989420B2 (ja) * 2012-06-28 2016-09-07 株式会社東芝 半導体発光装置
US8816383B2 (en) * 2012-07-06 2014-08-26 Invensas Corporation High performance light emitting diode with vias
TWI572068B (zh) 2012-12-07 2017-02-21 晶元光電股份有限公司 發光元件
JP5915504B2 (ja) * 2012-11-06 2016-05-11 日亜化学工業株式会社 半導体発光素子
JP2013042191A (ja) * 2012-11-30 2013-02-28 Toshiba Corp 半導体発光装置
TWI602326B (zh) * 2012-12-07 2017-10-11 晶元光電股份有限公司 發光元件
TWI570955B (zh) 2013-01-10 2017-02-11 晶元光電股份有限公司 發光元件
JP5462378B2 (ja) * 2013-01-10 2014-04-02 株式会社東芝 半導体発光装置、発光装置、半導体発光装置の製造方法
JP5592963B2 (ja) * 2013-01-30 2014-09-17 株式会社東芝 半導体発光装置を用いた光源装置
JP5426788B2 (ja) * 2013-01-31 2014-02-26 株式会社東芝 半導体発光装置
JP5422760B2 (ja) * 2013-02-04 2014-02-19 株式会社東芝 半導体発光装置
US10439107B2 (en) 2013-02-05 2019-10-08 Cree, Inc. Chip with integrated phosphor
US9318674B2 (en) * 2013-02-05 2016-04-19 Cree, Inc. Submount-free light emitting diode (LED) components and methods of fabricating same
JP6580299B2 (ja) * 2013-02-12 2019-09-25 日亜化学工業株式会社 発光装置
JP5537700B2 (ja) * 2013-05-23 2014-07-02 株式会社東芝 半導体発光装置
JP6180801B2 (ja) * 2013-06-07 2017-08-16 ルネサスエレクトロニクス株式会社 半導体装置
JP6136737B2 (ja) * 2013-08-09 2017-05-31 日亜化学工業株式会社 発光素子
US9490173B2 (en) * 2013-10-30 2016-11-08 Infineon Technologies Ag Method for processing wafer
JP6248604B2 (ja) * 2013-12-18 2017-12-20 日亜化学工業株式会社 半導体発光素子及びその電極形成方法
TWI552386B (zh) * 2013-12-20 2016-10-01 新世紀光電股份有限公司 半導體發光結構及半導體封裝結構
KR102122358B1 (ko) 2014-01-20 2020-06-15 삼성전자주식회사 반도체 발광 소자
US20150228594A1 (en) * 2014-02-13 2015-08-13 Qualcomm Incorporated Via under the interconnect structures for semiconductor devices
CN103794689A (zh) * 2014-02-25 2014-05-14 深圳市兆明芯科技控股有限公司 覆晶式led芯片的制作方法
JP5834109B2 (ja) * 2014-05-14 2015-12-16 株式会社東芝 半導体発光装置、半導体発光装置の製造方法、発光装置の製造方法
JP6308025B2 (ja) * 2014-05-30 2018-04-11 日亜化学工業株式会社 発光装置及び発光装置の製造方法
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
JP6019367B2 (ja) * 2015-01-13 2016-11-02 株式会社野田スクリーン 半導体装置
TWI583019B (zh) * 2015-02-17 2017-05-11 新世紀光電股份有限公司 Light emitting diode and manufacturing method thereof
JP6034456B2 (ja) * 2015-07-16 2016-11-30 株式会社東芝 半導体発光装置及び発光装置
TWI667813B (zh) * 2015-08-03 2019-08-01 日商創光科學股份有限公司 氮化物半導體晶圓及其製造方法、及氮化物半導體紫外線發光元件及裝置
KR102409964B1 (ko) * 2015-08-04 2022-06-16 삼성전자주식회사 반도체 발광소자 및 제조방법
KR102443033B1 (ko) 2015-10-12 2022-09-16 삼성전자주식회사 발광소자 패키지 및 이를 포함하는 조명 장치
WO2017065545A1 (en) * 2015-10-16 2017-04-20 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device including the same
JP6072192B2 (ja) * 2015-10-22 2017-02-01 株式会社東芝 半導体発光装置、半導体発光装置の製造方法、発光装置の製造方法
KR102601579B1 (ko) 2015-12-16 2023-11-13 삼성전자주식회사 발광소자 실장용 회로 기판 및 이를 이용한 반도체 발광소자 패키지
CN105489744A (zh) * 2016-01-20 2016-04-13 深圳市聚飞光电股份有限公司 一种覆晶式led元件及制作方法
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
KR102550005B1 (ko) * 2016-07-15 2023-07-03 서울바이오시스 주식회사 자외선 발광 다이오드
KR102553630B1 (ko) 2016-08-11 2023-07-10 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
DE102017111123A1 (de) * 2017-05-22 2018-11-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102017113407A1 (de) * 2017-06-19 2018-12-20 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip, Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und ein Verfahren zur Herstellung einer strahlungsemittierenden Anordnung
JP6903087B2 (ja) * 2017-09-26 2021-07-14 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 発光素子
JP6501845B2 (ja) * 2017-09-26 2019-04-17 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 発光素子
JP2019106406A (ja) * 2017-12-08 2019-06-27 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびそれを用いた表面実装デバイスならびにそれらの製造方法
US10490428B2 (en) 2017-12-22 2019-11-26 Lumidleds LLC Method and system for dual stretching of wafers for isolated segmented chip scale packages
US10141475B1 (en) * 2017-12-24 2018-11-27 Mikro Mesa Technology Co., Ltd. Method for binding micro device to conductive pad
US20190378963A1 (en) * 2018-06-06 2019-12-12 Advanced Semiconductor Engineering, Inc. Electronic apparatus and method for manufacturing the same
JP7336451B2 (ja) * 2018-09-13 2023-08-31 ヌヴォトンテクノロジージャパン株式会社 半導体発光装置
JP6806218B2 (ja) * 2018-10-31 2021-01-06 日亜化学工業株式会社 発光装置、発光モジュール、発光装置及び発光モジュールの製造方法
JP7312789B2 (ja) 2019-03-19 2023-07-21 晶元光電股▲ふん▼有限公司 発光素子
US10986737B2 (en) * 2019-03-28 2021-04-20 Mikro Mesa Technology Co., Ltd. Method of restricting micro device on conductive pad
US10959336B2 (en) * 2019-03-28 2021-03-23 Mikro Mesa Technology Co., Ltd. Method of liquid assisted binding
CN111916419B (zh) * 2019-05-08 2024-01-09 菲尼萨公司 用于光电模块的电耦合配件和方法
CN112185988B (zh) * 2019-06-17 2022-12-06 成都辰显光电有限公司 显示面板及显示面板的制备方法
KR102149911B1 (ko) * 2019-11-25 2020-08-31 서울바이오시스 주식회사 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
CN114930550A (zh) 2020-01-08 2022-08-19 艾维森纳科技有限公司 用于芯片到芯片通信的微型发光二极管的封装
US11605618B2 (en) 2020-03-18 2023-03-14 Avicenatech Corp. LED array for in-plane optical interconnects
JP6839320B1 (ja) * 2020-05-13 2021-03-03 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
TWI787890B (zh) * 2021-06-30 2022-12-21 錼創顯示科技股份有限公司 微型發光二極體顯示裝置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795619A (en) 1995-12-13 1998-08-18 National Science Council Solder bump fabricated method incorporate with electroless deposit and dip solder
TW322613B (en) 1997-03-10 1997-12-11 guang-long Lin Continuous method of implementing solder bump on semiconductor wafer electrode
US6268114B1 (en) 1998-09-18 2001-07-31 Taiwan Semiconductor Manufacturing Company, Ltd Method for forming fine-pitched solder bumps
US6307218B1 (en) 1998-11-20 2001-10-23 Lumileds Lighting, U.S., Llc Electrode structures for light emitting devices
WO2000044043A1 (fr) 1999-01-22 2000-07-27 Hitachi, Ltd. Dispositif a semi-conducteurs et son procede de fabrication
US6326701B1 (en) * 1999-02-24 2001-12-04 Sanyo Electric Co., Ltd. Chip size package and manufacturing method thereof
US6440836B1 (en) 1999-03-16 2002-08-27 Industrial Technology Research Institute Method for forming solder bumps on flip chips and devices formed
US6222207B1 (en) 1999-05-24 2001-04-24 Lumileds Lighting, U.S. Llc Diffusion barrier for increased mirror reflectivity in reflective solderable contacts on high power LED chip
US6573537B1 (en) 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
US6514782B1 (en) 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US6661029B1 (en) 2000-03-31 2003-12-09 General Electric Company Color tunable organic electroluminescent light source
US6544812B1 (en) * 2000-11-06 2003-04-08 St Assembly Test Service Ltd. Single unit automated assembly of flex enhanced ball grid array packages
US6547249B2 (en) 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
JP4841751B2 (ja) * 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
JP2003017757A (ja) * 2001-06-29 2003-01-17 Sanken Electric Co Ltd フリップチップ形半導体発光素子
JP4214704B2 (ja) * 2002-03-20 2009-01-28 日亜化学工業株式会社 半導体素子
US6818532B2 (en) 2002-04-09 2004-11-16 Oriol, Inc. Method of etching substrates
US6924437B1 (en) * 2003-04-10 2005-08-02 Cisco Technology, Inc. Techniques for coupling an object to a circuit board using a surface mount coupling device
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法
US6969626B2 (en) 2004-02-05 2005-11-29 Advanced Epitaxy Technology Method for forming LED by a substrate removal process
JP4976849B2 (ja) * 2004-07-12 2012-07-18 ローム株式会社 半導体発光素子
US7402831B2 (en) * 2004-12-09 2008-07-22 3M Innovative Properties Company Adapting short-wavelength LED's for polychromatic, broadband, or “white” emission
KR100708936B1 (ko) * 2005-10-17 2007-04-17 삼성전기주식회사 플립칩용 질화물계 반도체 발광소자

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263640B2 (en) 2011-02-09 2016-02-16 Kabushiki Kaisha Toshiba Semiconductor light emitting device
KR20160068715A (ko) * 2011-03-22 2016-06-15 서울바이오시스 주식회사 발광 다이오드 패키지 및 그의 제조 방법
KR20160056524A (ko) * 2014-11-12 2016-05-20 서울바이오시스 주식회사 발광 소자
KR20160092465A (ko) * 2015-01-27 2016-08-04 서울바이오시스 주식회사 발광 소자
US9851056B2 (en) 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
US10107458B2 (en) 2015-10-16 2018-10-23 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device including the same
US10126831B2 (en) 2015-10-16 2018-11-13 Seoul Viosys Co., Ltd. Compact light emitting diode chip, light emitting device and electronic device including the same
US10359153B2 (en) 2015-10-16 2019-07-23 Seoul Viosys Co., Ltd. Light emitting diode chip having a small area and slim thickness, light emitting device and electronic device including the same
KR20180022310A (ko) * 2016-08-24 2018-03-06 서울바이오시스 주식회사 소형 발광 다이오드 칩 및 그것을 포함하는 발광 장치
KR20180098197A (ko) * 2018-08-23 2018-09-03 서울바이오시스 주식회사 발광 다이오드 패키지

Also Published As

Publication number Publication date
US20070114557A1 (en) 2007-05-24
US20050194605A1 (en) 2005-09-08
CN1947222A (zh) 2007-04-11
JP2007527123A (ja) 2007-09-20
JP5112049B2 (ja) 2013-01-09
WO2005091848A3 (en) 2006-01-19
WO2005091848A2 (en) 2005-10-06
EP1726033A2 (en) 2006-11-29
US7179670B2 (en) 2007-02-20

Similar Documents

Publication Publication Date Title
KR20060129526A (ko) 서브 장착부가 없는 플립칩 발광 다이오드 장치
US10475778B2 (en) Optoelectronic component and method for producing an optoelectronic component
US4316208A (en) Light-emitting semiconductor device and method of fabricating same
TWI422044B (zh) 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
KR101028965B1 (ko) 장벽층을 구비한 발광 다이오드 및 그 제조방법
EP1774598B1 (en) Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
US9224932B2 (en) Wafer level photonic device die structure and method of making the same
TWI535077B (zh) 發光單元及其發光模組
EP3454372A1 (en) Light emitting diode
CN102160197B (zh) 光电元件封装基座
US8431950B2 (en) Light emitting device package structure and fabricating method thereof
CN110854251B (zh) 发光二极管
US20150108529A1 (en) Light Emitting Diode Package and Method of Manufacture
EP2533313B1 (en) Light emitting diode
US10411168B2 (en) Semiconductor component having a small structural height
US5644586A (en) Semiconductor laser device and method of fabricating semiconductor laser device
US4143385A (en) Photocoupler
JP2005322847A (ja) 半導体発光装置とその製造方法
KR20090071622A (ko) 발광 다이오드 어레이 그리고 상기 발광 다이오드 어레이의 제조 방법
WO2015077623A1 (en) Led submount with integrated interconnects
KR20140106652A (ko) 발광 다이오드 어레인지먼트
JP2017098509A (ja) 素子載置用基板及び発光装置
TW200849751A (en) Optical semiconductor device
US7635869B2 (en) Support with recessed electrically conductive chip attachment material for flip-chip bonding a light emitting chip
WO2015077609A1 (en) Methods of locating differently shaped or differently sized led die in a submount

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid