JP5045336B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP5045336B2
JP5045336B2 JP2007249946A JP2007249946A JP5045336B2 JP 5045336 B2 JP5045336 B2 JP 5045336B2 JP 2007249946 A JP2007249946 A JP 2007249946A JP 2007249946 A JP2007249946 A JP 2007249946A JP 5045336 B2 JP5045336 B2 JP 5045336B2
Authority
JP
Japan
Prior art keywords
layer
electrode
light emitting
semiconductor light
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007249946A
Other languages
English (en)
Other versions
JP2008288548A (ja
Inventor
滋 福本
雅浩 大橋
佳明 桝田
信治 下野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2007249946A priority Critical patent/JP5045336B2/ja
Publication of JP2008288548A publication Critical patent/JP2008288548A/ja
Application granted granted Critical
Publication of JP5045336B2 publication Critical patent/JP5045336B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は半導体発光素子に関する。詳しくは半導体発光素子のカソード側電極部分の改良に関する。
従来、半導体発光素子の電極をサブマウントなどへ接合する際に金バンプ(Auバンプ)が使用されることが多い。しかしAuバンプによる接合には放熱性の問題など克服すべき問題が多くあるため、Auバンプに代えて金錫半田(AuSn半田)を使用することが検討されている。
ところで、良好な接合性を得るために半導体発光素子の電極の上部は金で形成されるとともに、接合領域である上面の一部を除いて電極表面はパッシベーション膜(保護膜)で被覆される。このような構成の半導体発光素子をAuSn半田でサブマウントなどに接合すれば、接合時の熱によってAuSn半田と電極側の金が相互拡散して電極の大きな変形を招き、パッシベーション膜の剥離や破壊などを引き起こす。また、AuSn半田に由来するSnが電極中に侵入・拡散し、素子機能に影響を及ぼす。
ここで、電極を半導体層側から順にチタン(Ti)層、ニッケル(Ni)層、及び金(Au)又は銀(Ag)層の三層構造とすることでAuSn半田に由来するSnが電極内で拡散することを阻止し、もって電極の剥離を防止する方法が提案されている(特許文献1)。しかし、この方法はあくまでも電極内へSnが侵入した後の対策にすぎず、電極内へのSnの侵入を阻止するものではないことから、接合時にSnが電極上部に侵入し電極を変形させることに対しては何ら有効でない。従って、電極表面にパッシベーション膜が形成されている場合、このような方法を採用したとしても電極の変形に伴うパッシベーション膜の剥離や破壊が発生することになる。また上記方法ではSnが電極内へ侵入することは避けられず、素子機能への影響も無視できない。
本発明に関連する技術を紹介する文献として特許文献2〜特許文献4を参照されたい。
特開2003−347487号公報 特開平11−126847号公報 特開平11―340514号公報 特開2003−347487号公報
AuSn半田に由来するSnが電極内に侵入・拡散することによるパッシベーション膜や素子機能への影響を防止するためには、(1)パッシベーション膜と電極上面との界面にSnを拡散させないこと、及び(2)Snを電極下層部まで拡散させないことが要求される。このような要求に応える対策として電極上にバリア層を形成することが有効といえる。バリア層には(1)バリア効果が高いこと、(2)製造コストが低いこと、(3)量産性に優れること(剥離し難いこと)が必要となる。高いバリア効果を得るためにはバリア層を厚くすることが有効とも考えられるが、厚いバリア層では応力によるクラックや剥離が発生し易く、量産性が損なわれる。また、バリア効果の高い白金(Pt)を材料としたバリア層を使用して高いバリア効果を得ることもできるが、Ptは高価であるため製造コストの大幅な上昇を引き起こす。
本発明者らは以上の問題を克服したバリア層を見出すべく検討を重ねた。まず、バリア層を構成する材料を選定するにあたって、各材料のSnに対する浸食特性を調べることにした。具体的には候補材料の代表としてNiとTiを選択しそのSnに対する浸食特性を以下の実験手順で詳細に調べた。
まず、Ni層の上にAu層を形成した試料を用意し、半導体発光素子の電極接合時と同様の熱条件下でAu層の上にAuSn半田を載せた。その後、試料の切断面を走査型電子顕微鏡(SEM)で観察したところ、Ni層の厚さに減少が認められた。この結果は、AuSnとNiが反応しやすいためにNi全面でSnによる浸食が生じることを反映したものであると考えられた(図1aを参照)。
一方、Ti層の上にAu層を形成して同様の実験を実施したところ、Ti層の厚さに変化は認められず、その代わりにTi層の一部において上面から下面に亘るクラック状の欠陥が観察された。この結果は、AuSnとTiは反応せず、Ti層の粒界又はピンホール等の欠陥に沿ってSnによる浸食が生じることを反映したものであると考えられた(図1bを参照)。
以上の実験結果より、NiとTiはそのSnに対する浸食特性が全く異なることが明らかとなった。この結果を踏まえて本発明者らは、図1cに示すようにTi層とNi層を交互に連続して積層した多層構造のバリア層によれば、Snの侵入・拡散に対する高いバリア効果が得られると考えた。図1cに示すバリア層ではまず、最上層のNi層がその中でSnを拡散することによってSnの下層への侵入・拡散を防止する。このようにNi層が一次障壁として機能し、下層へのSnの侵入量を低減させる。次のTi層では部分的な欠陥に沿ったSnの侵入が生ずるが、上記の通りNi層によってTi層へ到達するSnの量が低減されているため、Ti層を通過するSnの量は少ない。そしてTi層の下のNi層には、Ti層の欠陥を通って侵入したSnのみが到達することになるから、図で模式的に示したように、少量のSnによる部分的な拡散のみが生ずることになる。このように、図1cに示す構成のバリア層では、機構の異なるバリア作用が交互に繰り返し発揮されることによってSnの侵入・拡散の連続性が絶たれ、深部へのSnの侵入を効果的に阻止することができる。このように、Ni層とTi層を交互に繰り返し積層した多層構造のバリア層によれば強力なバリア効果が得られる。
尚、Ti層とNi層を組み合わせた多層構造のバリア層に限らず、Snに対する浸食特性の異なる2種類の層、即ちNiのように拡散効果によってSnの侵入を阻止する層と、TiのようにSnと実質的に反応しないことによってSnの侵入を阻止する層とを交互に繰り返し積層した多層構造のバリア層であれば同様の高いバリア効果が発揮されると考えられる。
以上の知見に基づき、出願人は以下の構成の発光素子に想到した。
半導体層上に形成された電極と、該電極の上面の一部を残して該電極表面を被覆するパッシベーション膜とを備えた半導体発光素子において、
チタン層とニッケル層を一組とする繰り返し構造の多層膜を少なくとも一組、前記電極上に形成する、ことを特徴とする半導体発光素子である。
上記の構成によれば、Snに対する拡散防止機構の異なるチタン層とニッケル層を交互に積層した多層膜がバリア層として機能し、高いバリア効果が得られる。これによって電極側へのSnの侵入・拡散を阻止することができ、電極上面とパッシベーション膜の界面へSnが拡散することによるパッシベーション膜の損傷、電極内へSnが侵入・拡散することによる電極の変形及びそれに伴うパッシベーション膜の損傷や素子機能への影響を防ぐことができる。また、バリア層を多層構造としたことによって、バリア層を構成する各層を薄くしたとしても高いバリア効果を発揮させることが可能となる。バリア層を構成する各層が薄くなればバリア層内に生ずる応力が低減し、クラックの発生や剥離に対して強いバリア層となる。このようなバリア層を備えた本発明の半導体発光素子は量産に適したものである。一方、多層膜の材料として比較的安価なチタン及びニッケルを使用することで製造コストの上昇が抑えられる。このように上記構成は製造コスト面においても有利なものといえる。
より具体的な発光素子1の構成を図2に示す。
この発光素子1はIII族窒化物系化合物半導体からなり、青色系の短波長光を出力する。カソードとしての拡散電極11とアノードとしてのn電極13とがともに半導体層5,7,9の上面に形成されている。パッシベーション膜15は拡散電極11及びn電極13を被覆し、一部が開口してそこにバリア層21の材料が充填されている。このバリア層21はチタン層とニッケル層とを交互に積層した多層構造であり、AuSn半田層23のSnが半導体層へ拡散することを防止している。このバリア層21とAuSn半田層23とで接合電極24が構成される。
本発明者らは上記構成の半導体発光素子について更に検討を進めたところ、下記の課題に気が付いた。拡散電極11を薄膜化し、例えばITOなどの金属酸化膜としたとき、その表面に平坦性を確保することが困難である。また、p−GaN層11の上面に凹凸を設けて光取出し効率の向上を図る場合もある。かかる発光素子ではp−GaN層11の凹凸が拡散電極11にも反映されてしまう。
パッシベーション膜15の開口部は一般的にエッチングにより形成されるものであるが、拡散電極11の表面が凹凸状態であると、この開口部を設けるとき拡散電極11とパッシベーション膜15との界面においてエッチングが横方向に進行しやすい。その結果、接合電極の層構成が変形したり、パッシベーション膜15が不安定になる。その結果、AuSn半田層のSn原子の拡散を有効に防止できなくなるおそれがある。
この発明は上記課題を解決するものであり、その第1の局面は次のように規定される。即ち、
半導体層上に形成された拡散電極と、該拡散電極表面を被覆するパッシベーション膜であって一部に開口部を有するパッシベーション膜と、上面に半田層を有する接合電極とを備える半導体発光素子において、
前記拡散電極表面には、前記パッシベーション膜の開口部の底部に該開口部より大径でかつその表面が前記拡散電極の表面より平坦なバッファ電極が形成され、該バッファ電極の表面に前記バッファ電極を覆う第2のバリア層が形成され、前記バッファ電極へ前記接合電極が該第2のバリア層を介して接続する、ことを特徴とする半導体発光素子。
このように規定される第1の局面の半導体発光素子によれば、拡散電極の表面にバッファ電極が形成されて、このバッファ電極上においてパッシベーション膜にバッファ電極よりも小さな開口部が形成される。ここにバッファ電極の表面は平坦に形成されているため、バッファ電極とパッシベーション膜との間には密着性が確保され、開口部をエッチングするときも両者の界面から横方向エッチングが殆ど生じない。
また、第1の局面の半導体発光素子によれば、該バッファ電極の表面に前記バッファ電極を覆う第2のバリア層が形成され、前記バッファ電極へ前記接合電極が該第2のバリア層を介して接続する。
第2のバリア層を形成することにより、拡散電極表面の凹凸は更に緩和され、パッシベーション膜の接着性が向上する。これにより、パッシベーション膜を開口する際に、パッシベーション膜に対する横方向エッチングが確実に抑制される。
本発明者らの検討によれば、パッシベーション膜と電極(接合電極と接する要素を指す)との界面において横方向エッチングが生じると、当該横方向エッチングにより形成された逆テーパを起点として接合電極に亀裂の入るおそれがあることがわかった。したがって、電極の表面にはより高い平坦性が求められる。
上記逆テーパ等に起因して接合電極に亀裂が生じたとしても、バッファ電極が第2のバリア層で被覆されておれば、接合電極に由来するSnの拡散を確実に防止することができる。
この発明の第2の局面は次のように規定される。即ち、
第1の局面に規定の半導体発光素子において、前記バッファ電極は前記拡散電極より厚くかつ前記拡散電極より柔らかい金属材料で形成されている。
バッファ電極を厚く形成することにより、その表面に平坦性を確保しやすくなる。また、拡散電極より柔らかい金属材料を用いることにより、製造工程中における通電テスト(テスタをカソード側電極に当接する)を行なうときに、バッファ電極がテスタ当接時の衝撃を吸収する。これにより、カソード側電極に不要なストレスがかかることを防止できる。
この発明の第3の局面は次のように規定される。即ち、
第1又は第2の局面で規定される半導体発光素子において、前記接合電極はチタン層とニッケル層とを交互に積層した多層構造を有するバリア層と、該バリア層の上面に積層されるAuSn半田層とを備えてなる。
バリア層をチタン層とニッケル層とて形成することにより、図1で説明したようにSnに対するバリア作用が確保される。またこれらを多層構造とすることによりバリア層内に生じる応力を緩和することができる。
この発明の第4の局面は次のように規定される。即ち、
第1〜第3の局面で規定される半導体発光素子において、前記拡散電極はITOからなり、前記バッファ電極はAu/Niを含む合金からなる。
ここに、ITOは透明な拡散電極として汎用されるものであり、このITOを用いることにより安価に半導体発光素子を提供できる。このITOに対するオーミックコンタクトと接着性を確実にするため、バッファ電極はAu/Ni合金からなるもの若しくはこのAu/Niを含む合金からなるものとすることが好ましい。
この発明の第5の局面は次のように規定される。即ち、
第1〜4のいずれかの局面で規定される半導体発光素子において、前記拡散電極の表面は凹凸状態である。
かかる凹凸状態の拡散電極を有する半導体発光素子であっても本発明を適用することにより、即ち、バッファ電極を形成することにより、電極表面の平坦性が確保される。これにより、パッシベーション膜に対する横方向エッチングを防止することができる。
かかる第2のバリア層はチタン層とニッケル層とを積層した多層構造とすることが好ましい(第の局面参照)。かかる第2のバリア層を接合電極のバリア層と同様なNi/Tiの積層構造とすることにより、仮に接合電極バリア層に亀裂が入ったとしてもこの第2のバリア層でSnの拡散を効果的に抑制できる。
また、Ni/Tiは比較的柔らかい材料であるので、通電テスト時においてもテスタに不要な衝撃力がかかることを未然に防止できる。
更に、この発明の第7の局面は次のように規定される。即ち、
前記第2のバリア層は、チタン層とニッケル層とを積層した多層構造の上面にアルミニウム層を備える。
このように規定される第7の局面の半導体発光素子によれば、バッファ電極を覆う第2のバリア層の上面にアルミニウム層が設けられるので、パッシベーション膜との接着性を向上することができる。
この発明の第8の局面は次のように規定される。即ち、
第1〜第7の何れかの局面の半導体発光素子において、前記パッシベーション膜は前記拡散電極の下側にある半導体層及び基板表面までを被覆する。
このように規定される第8の局面の半導体発光装置によれば、半導体層の全体がパッシベーション膜で被覆される。よって、半導体層へ接合電極のAuSn半田層が接触することを確実に防止できる。
本発明者らの検討によれば、フラックスを用いてAuSn半田をサブマウント等へ熱接合するとき、フラックスが残留してAuSn半田材料が拡散し、拡散電極の下側に位置する半導体層(n−GaN層等)に接するおそれがあった。AuSn半田材料と半導体層とが接触すると、半導体発光装置においてp電極とn型半導体層とがショートされてしまうので好ましくない。
そこでこの局面で規定するように、パッシベーション膜で半導体層の全面を被覆することにより、上記ショート状態を未然に防止できる。
以下、図3を参照しながら本発明の実施の形態を説明する。なお、図3において、比較容易のため、図2と同一の要素には同一の符号を付してある。
本発明の半導体発光素子31は好ましくは、同一平面側にp側電極及びn側電極を備えたIII族窒化物系化合物半導体素子である。このような半導体発光素子はサブマウントなどにフェースダウン実装(フリップチップ実装)されて使用される。
III族窒化物系化合物半導体素子とは、III族窒化物系化合物半導体からなる発光層を有する発光素子をいう。ここで、III族窒化物系化合物半導体とは、一般式としてAlGaIn1−X−YN(0≦X≦1、0≦Y≦1、0≦X+Y≦1)の四元系で表され、AlN、GaN及びInNのいわゆる2元系、AlGa1−xN、AlIn1−xN及びGaIn1−xN(以上において0<x<1)のいわゆる3元系を包含する。III族元素の少なくとも一部をボロン(B)、タリウム(Tl)等で置換しても良く、また、窒素(N)の少なくとも一部もリン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)等で置換できる。III族窒化物系化合物半導体層は任意のドーパントを含むものであっても良い。n型不純物として、Si、Ge、Se、Te、C等を用いることができる。p型不純物として、Mg、Zn、Be、Ca、Sr、Ba等を用いることができる。
III族窒化物系化合物半導体層は、周知の有機金属気相成長法(MOCVD法)、分子線結晶成長法(MBE法)、ハライド系気相成長法(HVPE法)、スパッタ法、イオンプレーティング法、電子シャワー法等によって形成することができる。
なお、p型不純物をドープした後にIII族窒化物系化合物半導体を電子線照射、プラズマ照射若しくは炉による加熱にさらすことも可能であるが必須ではない。
拡散電極11は導電性の低いp型III族窒化物系化合物半導体層9へ電流を均等に分配するものである。拡散電極11の材料はp型III族窒化物系化合物半導体層9に対するオーミック性を考慮して適宜選択されるものであるが、例えば、拡散電極11としてITO、TiO、SnO、ZnO等の金属酸化物を用いることができる。また、Au、Rh、Pt、Ag、Cu、Al、Ni、Co、Mg、Pd、V、Mn、Bi、Sn、Reなどの金属またはこれらの合金を用いることができる。拡散電極11において発光層7からの光を反射させるときには、Pt、Ag若しくはRh又はこれらの合金により拡散電極11を形成することが好ましい。
拡散電極11に光透過性を持たせるときはITOやZnO等の金属酸化物を用いることができる。
拡散電極11は、上記の材料を用いて、蒸着又はスパッタにより形成される。
バッファ電極32は拡散電極11及び後述のバリア層21に対するオーミック性を備え、汎用的な半導体製造工程における電極形成方法を実行してその上面が平坦になる材料を選択する。かかる材料として、Au、Rh、Pt、Ag、Cu、Al、Ni、Co、Mg、Pd、V、Mn、Bi、Sn、Reなどの金属またはこれらの合金を用いることができる。
また、パッシベーション膜21との接着性を確保する必要がある。これにより、パッシベーション膜21とバッファ電極32との界面での横方向エッチングを防止できるからである。
このバッファ電極32は拡散電極11より厚膜に形成することが好ましい。拡散電極11の表面に凹凸があっても拡散電極11を厚く形成する際にこの凹凸を吸収し、その上面を平坦にしやすくなるからである。たとえば、バッファ電極32の膜厚を拡散電極11の膜厚の3〜5倍とすることが好ましい。
また、バッファ電極32の材料は拡散電極11の材料に比べて柔らかいものを選択することが好ましい。通電テストにおいてテスタを当接させたときの衝撃を干渉するためである。
拡散電極11としてITOを選択したときかかるバッファ電極32の材料として実施例ではNi/Auを用いている。更に拡散電極11としてITOを選択したとき、ITOからNiとAuを順に積層して後で加熱して合金化することが好ましい。ITOに対するオーミックコンタクト及び接合性を更に良好にすることができるためである。また、合金化前のバッファ電極32の表面をAl層とすると、パッシベーション膜21との接着性を確保できる。なお、バッファ電極32としてNiとAuを一組としてこの多層構造を二以上繰返したものを用いてもよい。この際においてても、繰返し構造を形成後に、合金化することが好ましい。
パッシベーション膜21は金属酸化物や金属窒化物、或いはガラス等によって形成される。パッシベーション膜の代表的な形成材料として、酸化硅素(SiO、SiO2 、Six y など)、窒化硅素(SiN、Si2 3 、Six y など)、酸化チタン(TiO、TiO2 、Tix y など)、窒化チタン(TiN、TiN2 、Tix y など)を例示することができる。これらの材料を複合させた組成物を用いてもよい。また、パッシベーション膜を複層構造にしてもよい。
パッシベーション膜21はCVD法、好ましくはプラズマCVD法で形成される。
拡散電極11として透明導電膜を採用したとき、パッシベーション膜21上に金属反射膜17を備えることができる。当該構成では拡散電極11の上方に金属反射膜17が備えられることになり、発光層7で発光した光は拡散電極11を透過した後、金属反射膜17で反射される。これによって基板3側に向かう光が生成する。一方、当該構成では拡散電極11と金属反射膜17との間にパッシベーション膜15が介在していることから、拡散電極11と金属反射膜17の界面反応が防止される。これによって拡散電極11の透過率及び金属反射膜17の反射率の低下を防止することができ、光の取り出し効率が向上する。通電した場合には、バッファ電極32と拡散電極11との接触部からのみ電流が拡散電極11に流れ込むことになるから、金属反射膜17のエレクトロマイグレーション発生の可能性を大幅に低減することができる。金属反射膜17のエレクトロマイグレーション発生を一層防止するため、金属反射膜17とバリア層21との間にもパッシベーション膜15を形成することが好ましい。特に、パッシベーション膜15の中に金属反射膜17が埋設されるように構成すれば、電流による金属反射膜17の金属原子のエレクトロマイグレーションを完全に防止することができ、素子の信頼性が向上する。
金属反射膜17の形成材料は、半導体層において発光した光に対する反射率が高い金属であれば任意である。好ましい材料は、銀(Ag)、アルミニウム(Al)、銀合金、アルミニウム合金、銀とアルミニウムを主成分に含む合金などである。中でもアルミニウムはパッシベーション膜との接着性が良好であり、好ましい材料といえる。金属反射膜17の形成方法は特に限定されないが、好ましくはスパッタ又は真空蒸着である。
バッファ電極32上には接合電極24が形成される。接合電極24はその上面を半田層としている。
この発明の一つの実施形態として接合電極24はバリア層21の上面へAuSn半田層23を積層してなる。
このバリア層21は、加熱前において、Ti層とNi層との多層構造を有する。好ましくはTi層とNi層とを一組としてこの多層構造を2以上繰り返す。好ましくはTi層がNi層よりもバッファ電極32側に配置されるように(バッファ電極32側から順にTi層、Ni層が交互に並ぶように)バリア層21を構築する。このようにすれば、バッファ電極32がAuを含むものであるとき、バッファ電極32との接着性に優れたTi層がバリア層21の最下層を構成することになりバッファ電極32とバリア層21との接着性が向上する。
多層膜を構成するTi層とNi層の繰り返し数は、高いバリア効果が発揮される限り特に限定されない。好ましくは繰り返し数を2〜5とする。繰り返し数が少なすぎると、期待されるバリア効果が得られない。一方で繰り返し数が多すぎれば製造コストの上昇や順方向電圧(Vf)の増加を引き起こすことから好ましくない。
バリア層21を構成する各層の膜厚は特に限定されない。バリア層21を多層構造にしたことによって各層の膜厚を比較的薄く設定することができる。これによってバリア層21内で生ずる応力を低減することができ、クラックや剥離等が発生し難いバリア層21となる。尚、Ti層の膜厚は例えば0.05μm〜1μmの範囲内で設定することができ、同様にNi層の膜厚は0.05μm〜1μmの範囲内で設定することができる。
多層膜に含まれる全てのTi層が同一の膜厚でなくてもよい。Ni層についても同様である。例えば、電極側の層ほど膜厚が厚くなるように多層膜を構築することができる。
多層膜全体の膜厚は例えば0.2μm〜2.0μmとする。好ましくは、高いバリア効果を発揮しつつ、製造コストの上昇や順方向電圧(Vf)の増加を抑えることができるように多層膜の膜厚を0.3μm〜1.0μmとする。
Snに対する浸食特性の異なるTi層とNi層を交互に積層した多層構造を備えることによって本発明のバリア層21は高いバリア効果を発揮する。ここで、Niのように拡散効果によってSnの侵入を阻止する層(以下、「第1の層」ともいう)と、TiのようにSnと実質的に反応しないことによってSnの侵入を阻止する層(以下、「第2の層」ともいう)とを交互に繰り返し積層した多層膜によれば、Ti層とNi層を組み合わせた多層構造のバリア層と同様の高いバリア効果の発揮を期待できる。そこで例えば、スカンジウム(Sc)、バナジウム(V)、クロム(Cr)、鉄(Fe)、コバルト(Co)、イットリウム(Y)、ジルコニウム(Zr)、ニオブ(Nb)、モリブデン(Mo)、テクネチウム(Tc)、ルビジウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、ハフニウム(Hf)、タンタル(Ta)、タングステン(W)、レニウム(Re)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)の中からSnに対するバリア効果がNiと同等又は類似の材料を第1の層の材料として選択するとともに、Snに対するバリア効果がTiと同等又は類似の材料を第2の層の材料として選択し、選択された材料を用いて多層構造のバリア層を構築することができる。
本発明のバリア層21ではSnに対するバリア効果が異なる層が交互に積層されていることが好ましいが、バリア層21を構成する第1の層の全てが同一の材料で形成されていなくてもよい。同様に第2の層の全てが同一の材料で形成されていなくてもよい。組成の異なる第1の層が混在する場合、及び/又は組成の異なる第2の層が混在する場合、バリア層21を構成する層の一部としてTi層及び/又はNi層を用いてもよい。
バリア層21の上にAu層を形成することが好ましい。この場合、当該Au層の上面が接合面となる。通常は、接合時の熱によって当該Au層はAuSn半田層と融合し、その結果、見かけ上バリア層の上にはAuSn半田層が存在することになる。これにより、バリア層21とAuSn半田層23との間に良好な接着性が確保できる。
なお、AuSn半田層23は配線基板等へマウントする際にAuSnとなるものであればよい。具体的にはAu/Sn構造でも、その繰返し構造でもよい。
接合電極の上面を構成する半田層としてAuSnの他に、SnAg等の二元系半田、SnAgCu半田等の三元系半田を用いることができる。
以下、本発明の実施例を用いて、本発明の構成をより詳細に説明する。図4は実施例の半導体発光素子51の構成を模式的に示した図である。
実施例の半導体発光素子1において半導体層のスペックは次の通りである。
層 :組成
p型層59 :p−GaN:Mg
発光する層を含む層57 :InGaN/AlGaNの層を含む
n型層55 :n−GaN:Si
バッファ層54 :AlN
基板13 :サファイア
基板53の上にはバッファ層54を介してn型不純物としてSiをドープしたGaNからなるn型層55が形成される。基板53にはサファイアを用いたが、これに限定されることはなく、サファイア、スピネル、シリコン、炭化シリコン、酸化亜鉛、リン化ガリウム、ヒ化ガリウム、酸化マグネシウム、酸化マンガン、III族窒化物系化合物半導体単結晶等を基板材料として用いることができる。バッファ層54はAlNを用いてMOCVD法で形成したが、これに限定されることはなく、材料としてはGaN、InN、AlGaN、InGaN及びAlInGaN等を用いることができ、製法としては分子線結晶成長法(MBE法)、ハライド系気相成長法(HVPE法)、スパッタ法、イオンプレーティング法、電子シャワー法等を用いることができる。III族窒化物系化合物半導体を基板として用いた場合は、当該バッファ層54を省略することもできる。また、半導体素子形成後、基板とバッファ層54を必要に応じて除去することにしてもよい。
この例ではn型層55をGaNで形成したが、GaNに代えてAlGaN、InGaN若しくはAlInGaNを用いることもできる。また、n型層55にはn型不純物としてSiをドープすることにしたが、n型不純物としてGe、Se、Te、C等を用いることもできる。
n型層55を、発光する層を含む層57側の低電子濃度n-層とバッファ層12側の高電子濃度n+層とからなる2層構造にしてもよい。
発光する層を含む層57は量子井戸構造の発光層を含んでいてもよく、また発光素子の構造としてはシングルへテロ型、ダブルへテロ型及びホモ接合型のものなどでもよい。
発光する層を含む層57が、p型層59の側にマグネシウム等のアクセプタをドープしたバンドギャップの広いIII族窒化物系化合物半導体層を含んでいてもよい。発光する層を含む層57中に注入された電子がp型層59に拡散するのを効果的に防止するためである。
発光する層を含む層57の上には、p型不純物としてMgをドープしたGaNからなるp型層59が形成される。このp型層59をAlGaN、InGaN又はAlInGaNで形成することもできる。p型不純物としてはZn、Be、Ca、Sr、Baを用いることもできる。また、p型層59を、発光する層を含む層57側の低ホール濃度p−層と電極側の高ホール濃度p+層とからなる2層構造にしてもよい。
上記構成の発光素子において、各III族窒化物系化合物半導体層は一般的な条件でMOCVDを実行して形成することができる。また、分子線結晶成長法(MBE法)、ハライド系気相成長法(HVPE法)、スパッタ法、イオンプレーティング法、電子シャワー法等の方法で各III族窒化物系化合物半導体層を形成することもできる。
p型層59を形成した後、p型層59、発光する層を含む層57、n型層55のそれぞれ一部をエッチングにより除去し、n型層55の一部を表出させる。続いて、p型層59上にITOからなる拡散電極61をスパッタ法又は蒸着法で形成する。この拡散電極61の膜厚は300nmである。
拡散電極61の上には、図5に示すように、バッファ電極62が形成される。このバッファ電極62は拡散電極61側から順にNi層621(40nm)、Au層622(1500nm)、Al層623(10nm)を蒸着により積層した構成である。このバッファ電極62の表面は、拡散電極61の表面の如何にかかわらず、平坦となった。バッファ電極62の上面を平坦にするには、その膜厚を1000nm以上とすることが好ましい。
この実施例のバッファ電極62は全てITOより硬度の低い金属材料で、かつ上記のように厚く形成されている。これにより、通電テスト時においてカソード側電極へテスタを当接させる際の衝撃が吸収される。
上記において、Al層623はSiOからなるパッシベーション層65との接着性を確保している。
n側電極63はn型層55側から順にV層、Al層、Ti層、Ti層、Ni層、Au層が積層した構成を有し、蒸着によりn型層55上に形成される。その後、周知の手段により合金化する。
なお、n側電極はAu、Al、V、Sn、Ti、Ni、Cr、Nb、Ta、Mo、W、Hfなどの金属またはこれらの合金やTiN、TaN、WN等の窒化物又はTiC、TaC、WC等の炭化物から選ばれる単層又は多層構造により形成することができる。
次に、SiOからなるパッシベーション膜(保護膜)65を形成する。まず、素子の表面全体へSiOをプラズマCVD法で形成する。そして、レジストマスクを積層して、バッファ電極62及びn電極63に対向する位置をエッチングして開口部72、73を形成する。開口部72はバッファ電極62より小径に形成されている。これにより、開口部72の周縁とバッファ電極62の上面と接続の接続は維持される。バッファ電極62の上面は平坦でありかつAlで形成されているため、SiOからなるパッシベーション膜65と強固に接着している。よって、開口部72を形成するためにパッシベーション膜65をエッチングするときにも、パッシベーション膜65とバッファ層65との界面で横方向のエッチングは殆ど生じない。パッシベーション膜65とバッファ電極62の上面との間に十分な接触面積を確保するため、バッファ電極62の中心と開口部72の中心とを一致させることが好ましい。
これにより、p電極側のパッシベーション膜65はp型層59表面、拡散電極61の側面及び上面の周縁部、バッファ電極62の側面及び上面、並びにn側電極63bの側面及び上面を被覆するように形成される。
同様に、n側電極63の上面とパッシベーション膜65の開口部73との周縁との間にも強固な接着性が確保されている。
続いてパッシベーション膜65にバリア層81を形成する。まず、電極形成面側において、バリア層81を形成する領域以外をレジストでマスクする。バリア層81はTi層とNi層が交互に積層された構造を有し、次の手順で形成される。まず、レジストから露出した領域に所定膜厚のTi層を蒸着(EB蒸着など)、スパッタリングなどで形成する。次にTi層の上に所定膜厚のNi層を同様に形成する。このTi層の形成及びNi層の形成を必要な回数だけ繰り返す(例えば1回〜5回)。この実施例では各層の形成工程をそれぞれ2回行うことにした尚、各層の膜厚は電極側から順に0.15μm(Ti層)、0.1μm(Ni層)、0.15μm(Ti層)、0.1μm(Ni層)とした。
この実施例では、パッシベーション層65を成長させる途中でAlからなる金属反射層67を蒸着により形成し、パッシベーション膜65内に金属反射層67を埋設している。
Ni層の上に膜厚0.5μmのAu層を蒸着で形成する。
最後にAuSn半田層83を蒸着により形成して実施例の半導体発光素子51とする。
バリア層81とAuSn半田層83とで接合電極84が構成される。
以上の工程の後、スクライバ等を用いてチップの分離工程を行う。
図6は実施例の半導体発光素子51の電極構造を示す平面図である。この実施例では、n電極63を素子の中央部分まで伸ばし、n型層55の電流密度の均一化を図っている。
この実施例ではAuSn半田層83を予め発光素子に作りこんでいるが、このAuSn半田層は、発光素子を配線基板等へマウントするときに必要なものであるため、当該マウント作業時に供給されてもよい。
次に、発光素子51を用いて発光装置を構成した例を説明する。図7に示すのは、発光素子51を内蔵するLEDランプ200である。LEDランプ200は大別して発光素子51、リードフレーム230及び231、サブマウント用基板250、並びに封止樹脂235から構成される。
以下、リードフレーム230のカップ状部233部分を拡大した図(図8)を参照しながら、発光素子51の実装工程を説明する。発光素子51は、サブマウント用基板250を介してリードフレーム230のカップ状部233にマウントされる。基板250はp型領域251及びn型領域252を有し、その表面には接合領域を除いてSiOからなる絶縁膜260が形成されている。この基板250に対して発光素子51のAuSn半田層83を接合する。これによってAuSn半田層83及びバリア層81を介してバッファ電極62が基板250のp型領域251に接合され、同様にn側電極63もAuSn半田層83及びバリア層81を介して基板250のn側領域252に接合される。接合時にはバリア層81上に形成されたAu層がAuSn半田層83と融合するとともにバリア層81へとSnが拡散することになるが、Snに対する拡散防止機構の異なるTi層とNi層を交互に積層したバリア層81が高いバリア機能を発揮し、電極側へのSnの侵入・拡散を阻害する。これによって、各電極の上面(Au層)とパッシベーション膜65の界面へSnが拡散することによるパッシベーション膜65の損傷、各電極内へSnが侵入・拡散することによる各電極の変形及びそれに伴うパッシベーション膜65の損傷や素子機能への影響を防ぐことができる。
基板250は、発光素子1がマウントされる面と反対の面を接着面として、銀ペースト261によりリードフレーム230のカップ状部233に接着、固定される。その後、ワイヤボンディング工程、封止工程などを経て図7に示す構成のLEDランプ200を得る。
発光素子1を用いて構成される他のタイプの発光装置(LEDランプ300)を図9に示す。LEDランプ300はSMD(Surface Mount device)タイプのLEDランプである。尚、上記のLEDランプ200と同一の部材には同一の符号を付し、重複する説明を省略する。
LEDランプ300は発光素子51、基板370、及び反射部材380を備える。発光素子51は、上記LEDランプ200の場合と同様に、電極側を下にして基板370にAuSn半田層で実装される。基板370の表面には配線パターン371が形成されており、かかる配線パターン371と発光素子51のp側電極及びn側電極がバリア層82、AuSn半田層83を介して接合され、各電極の電気的接続が確立される。基板370上には発光素子51を取り囲むように反射部材380が配置される。反射部材380は白色系の樹脂からなり、その表面で発光素子51から放射された光を高効率で反射することができる。
図10に他の実施例の半導体発光素子451の構成を示す。図10において図4と同一の要素には同一の符号を付してその説明を部分的に省略する。
この実施例の半導体発光素子451では、バッファ電極62とn電極63の表面へ第2のバリア層453、455がそれぞれ積層されている。
この第2のバリア層453,455はそれぞれTi/Ni/Ni/Al(合計膜厚0.2μm)とした。バッファ電極62及びn電極63を形成後に、各電極表面へTi層、Ni層、TI層及びAl層を順次蒸着することにより第2のバリア層453,455は形成される。この第2のバリア層453,455を形成した後、パッシベーション膜65が形成される。
この実施例のように、第2のバリア層453,455はNi層とTi層とを積層した構成であるため、図1で説明したようにSnに対する優れたバリア機能を奏する。最上層のアルミ層はパッシベーション層に対する接着性を確保している。
このように第2のバリア層453を形成することにより、電極(接合電極84と接触する要素)の表面は、これがないものに比べて、より平坦になる。よって、パッシベーション材料へ開口部72を開口するとき、横方向エッチングの生じることをより確実に防止できる。
同様の作用は、n電極63側においても奏される。
第2のバリア層453,455は各電極62、63の少なくとも上面を被覆しておればよい。
図11に他の実施例の半導体発光素子551の断面図を示す。図10と同一の要素には同一の符号を付してその説明を部分的に省略する。
図11に示す半導体発光素子551では、パッシベーション膜565が拡散電極(ITO)61の下方に存在する全ての半導体層(p−GaN層59、MQW層57、n−GaN層55及びバッファ層54)の表面及び側面を被覆し、半導体層の周縁のサファイア基板53の表面を被覆している。これにより、パッシベーション層565、567から表出する部分はバッファ電極(p電極)とn電極のみとなり、両電極はそれらの中央に存在するパッシベーション膜567により確実に絶縁されている。
このように構成された半導体発光素子551によれば、接合電極84をサブマウントへ熱接合するときにAuSn半田材料が残留フラックスに沿って拡散しても、導電性を有する部分(半導体層)がパッシベーション膜で被覆されているので、AuSn半田材料が半導体層へ接することによる不用なショートを確実に防止できる。
図10及び図11に示した半導体発光素子451,551も図7及び図9に示すようにして発光装置へ組付けられる。
この発明は、上記発明の実施の形態及び実施例の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様もこの発明に含まれる。
(a)はAuSnとNiの反応性を説明する模式図である。(b)はAuSnとTiの反応性を説明する模式図である。(c)はTi層とNi層の繰り返し多層構造のバリア層によるバリア効果を説明する模式図である。 検討例の半導体発光素子の層構成を示す模式図である。 この発明の半導体発光素子の層構成を示す模式図である。 実施例の半導体発光素子の層構成を示す模式図である。 バッファ電極の構成を示す模式図である。 実施例の半導体発光素子の電極構造を示す平面図である。 発光素子を内蔵するLEDランプの断面図である。 同LEDランプの部分拡大断面図である。 発光素子を内蔵するSMDタイプのLEDランプの断面図である。 他の実施例の半導体発光素子の層構成を示す模式図である。 他の実施例の半導体発光素子の層構成を示す模式図である。
符号の説明
1,31,51,451,551 半導体発光素子
11,61 拡散電極
15,65,565,567 パッシベーション膜
21,81 バリア層
23,83 AuSn半田層
24,84 接合電極
33,62 バッファ電極
72,73 開口部
453、455 第2のバリア層

Claims (8)

  1. 半導体層上に形成された拡散電極と、該拡散電極表面を被覆するパッシベーション膜であって一部に開口部を有するパッシベーション膜と、上面に半田層を有する接合電極とを備える半導体発光素子において、
    前記拡散電極表面には、前記パッシベーション膜の開口部の底部に該開口部より大径でかつその表面が前記拡散電極の表面より平坦なバッファ電極が形成され、該バッファ電極の表面に前記バッファ電極を覆う第2のバリア層が形成され、前記バッファ電極へ前記接合電極が該第2のバリア層を介して接続する、ことを特徴とする半導体発光素子。
  2. 前記バッファ電極は前記拡散電極より厚くかつ前記拡散電極より柔らかい金属材料で形成されている、ことを特徴とする請求項1に記載の半導体発光素子。
  3. 前記接合電極はチタン層とニッケル層とを交互に積層した多層構造を有するバリア層と、該バリア層の上面に積層されるAuSn半田層とを備えてなる、ことを特徴とする請求項1又は2に記載の半導体発光素子。
  4. 前記拡散電極はITOからなり、前記バッファ電極はAu/Niを含む合金からなる、ことを特徴とする請求項1〜3のいずれかに記載の半導体発光素子。
  5. 前記拡散電極の表面は凹凸状態である、ことを特徴とする請求項1〜4の何れかに記載の半導体発光素子。
  6. 前記第2のバリア層はチタン層とニッケル層とを積層した多層構造である、ことを特徴とする請求項1〜5の何れかに記載の半導体発光素子。
  7. 前記第2のバリア層は、チタン層とニッケル層とを積層した多層構造の上面にアルミニウム層を備える、ことを特徴とする請求項6に記載の半導体発光素子。
  8. 前記パッシベーション膜は前記拡散電極の下側にある半導体層及び基板表面までを被覆する、ことを特徴とする請求項1〜7に記載の半導体発光素子。
JP2007249946A 2007-04-16 2007-09-26 半導体発光素子 Active JP5045336B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007249946A JP5045336B2 (ja) 2007-04-16 2007-09-26 半導体発光素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007107094 2007-04-16
JP2007107094 2007-04-16
JP2007249946A JP5045336B2 (ja) 2007-04-16 2007-09-26 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2008288548A JP2008288548A (ja) 2008-11-27
JP5045336B2 true JP5045336B2 (ja) 2012-10-10

Family

ID=40147949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007249946A Active JP5045336B2 (ja) 2007-04-16 2007-09-26 半導体発光素子

Country Status (1)

Country Link
JP (1) JP5045336B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878245B2 (en) 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
US9484499B2 (en) 2007-04-20 2016-11-01 Cree, Inc. Transparent ohmic contacts on light emitting diodes with carrier substrates
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US8741715B2 (en) 2009-04-29 2014-06-03 Cree, Inc. Gate electrodes for millimeter-wave operation and methods of fabrication
DE102009023849B4 (de) * 2009-06-04 2022-10-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip
JP5139519B2 (ja) 2009-09-01 2013-02-06 株式会社東芝 半導体発光素子及び半導体発光装置
JP5326957B2 (ja) * 2009-09-15 2013-10-30 豊田合成株式会社 発光素子の製造方法及び発光素子
JP5152133B2 (ja) * 2009-09-18 2013-02-27 豊田合成株式会社 発光素子
JP2011119491A (ja) * 2009-12-04 2011-06-16 Showa Denko Kk 半導体発光素子、電子機器および発光装置
JP5793292B2 (ja) * 2010-02-17 2015-10-14 豊田合成株式会社 半導体発光素子
JP2011199221A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 発光ダイオード
JP5633477B2 (ja) 2010-08-27 2014-12-03 豊田合成株式会社 発光素子
JP5630384B2 (ja) * 2010-09-28 2014-11-26 豊田合成株式会社 Iii族窒化物半導体発光素子の製造方法
JP5849388B2 (ja) * 2010-11-04 2016-01-27 サンケン電気株式会社 半導体発光装置
JP5589812B2 (ja) 2010-12-06 2014-09-17 豊田合成株式会社 半導体発光素子
JP5777879B2 (ja) 2010-12-27 2015-09-09 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
JP5541260B2 (ja) * 2011-03-21 2014-07-09 豊田合成株式会社 Iii族窒化物半導体発光素子
CN102916102B (zh) * 2011-08-04 2016-12-07 晶元光电股份有限公司 光电元件
WO2013051326A1 (ja) * 2011-10-05 2013-04-11 シャープ株式会社 窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法
JP5787739B2 (ja) * 2011-12-16 2015-09-30 株式会社東芝 半導体発光装置およびその製造方法
US9166116B2 (en) 2012-05-29 2015-10-20 Formosa Epitaxy Incorporation Light emitting device
TWI572068B (zh) 2012-12-07 2017-02-21 晶元光電股份有限公司 發光元件
JP5514283B2 (ja) * 2012-11-07 2014-06-04 株式会社東芝 半導体発光素子及び半導体発光装置
JP6252123B2 (ja) * 2013-11-14 2017-12-27 日亜化学工業株式会社 発光素子の製造方法
EP3084850B1 (en) 2013-12-19 2022-03-09 Lumileds LLC Light emitting device package
CN105830240B (zh) * 2014-01-07 2019-11-01 亮锐控股有限公司 发光器件封装
JP6265799B2 (ja) * 2014-03-14 2018-01-24 スタンレー電気株式会社 半導体発光装置
KR102019914B1 (ko) * 2014-06-11 2019-11-04 엘지이노텍 주식회사 발광 소자
JP5991348B2 (ja) * 2014-07-28 2016-09-14 豊田合成株式会社 半導体発光素子
JP2015043462A (ja) * 2014-11-17 2015-03-05 株式会社東芝 半導体発光装置及びその製造方法
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
JP6039026B1 (ja) * 2015-09-04 2016-12-07 Dowaエレクトロニクス株式会社 n型オーミック電極の製造方法、ならびにn型オーミック電極、n型電極およびIII族窒化物半導体発光素子
JP6738169B2 (ja) * 2016-03-11 2020-08-12 Dowaエレクトロニクス株式会社 半導体光デバイスおよびその製造方法
KR20180081371A (ko) * 2017-01-06 2018-07-16 서울바이오시스 주식회사 전류 차단층을 가지는 발광 소자
JP6839320B1 (ja) * 2020-05-13 2021-03-03 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
WO2023223859A1 (ja) * 2022-05-19 2023-11-23 ヌヴォトンテクノロジージャパン株式会社 半導体発光素子、及び半導体発光装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620720B1 (en) * 2000-04-10 2003-09-16 Agere Systems Inc Interconnections to copper IC's
JP2003347487A (ja) * 2002-05-29 2003-12-05 Nec Kansai Ltd 半導体装置
JP4507636B2 (ja) * 2003-03-27 2010-07-21 日亜化学工業株式会社 半導体発光素子
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
JP4961887B2 (ja) * 2005-09-07 2012-06-27 豊田合成株式会社 固体素子デバイス

Also Published As

Publication number Publication date
JP2008288548A (ja) 2008-11-27

Similar Documents

Publication Publication Date Title
JP5045336B2 (ja) 半導体発光素子
JP5162909B2 (ja) 半導体発光素子
JP5305790B2 (ja) 半導体発光素子
US5990500A (en) Nitride compound semiconductor light emitting element and its manufacturing method
KR100594534B1 (ko) Ⅲ족 질화물계 화합물 반도체 발광 소자 및 발광 장치
US8643046B2 (en) Semiconductor light-emitting element, method for producing the same, lamp, lighting device, electronic equipment, mechanical device and electrode
KR100573346B1 (ko) Ⅲ족 질화물계 화합물 반도체 발광 소자
JP4449405B2 (ja) 窒化物半導体発光素子およびその製造方法
US20060214574A1 (en) Light emitting element and method for manufacturing the same
JP2007335793A (ja) 半導体発光素子及びその製造方法
JP2003168823A (ja) Iii族窒化物系化合物半導体発光素子
WO2011055664A1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2005277372A (ja) 半導体発光素子及びその製造方法
JP7049186B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP3994287B2 (ja) 半導体発光素子
US20080293231A1 (en) Method for forming electrode for Group-III nitride compound semiconductor light-emitting devices
JP4411871B2 (ja) 窒化物半導体発光素子
JP4857883B2 (ja) 窒化物半導体発光素子
JP4868821B2 (ja) 窒化ガリウム系化合物半導体及び発光素子
TWI568024B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP5353809B2 (ja) 半導体発光素子及び発光装置
JP5608762B2 (ja) 半導体発光素子
US6653215B1 (en) Contact to n-GaN with Au termination
KR100764450B1 (ko) 플립칩형 질화물 반도체 발광소자
JP5851001B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5045336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150