JP2011119491A - 半導体発光素子、電子機器および発光装置 - Google Patents

半導体発光素子、電子機器および発光装置 Download PDF

Info

Publication number
JP2011119491A
JP2011119491A JP2009276114A JP2009276114A JP2011119491A JP 2011119491 A JP2011119491 A JP 2011119491A JP 2009276114 A JP2009276114 A JP 2009276114A JP 2009276114 A JP2009276114 A JP 2009276114A JP 2011119491 A JP2011119491 A JP 2011119491A
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor
light
emitting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009276114A
Other languages
English (en)
Inventor
Takashi Hodota
高史 程田
Takehiko Okabe
健彦 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2009276114A priority Critical patent/JP2011119491A/ja
Priority to PCT/JP2010/071589 priority patent/WO2011068161A1/ja
Priority to US13/513,519 priority patent/US8592837B2/en
Priority to TW099142142A priority patent/TWI456796B/zh
Publication of JP2011119491A publication Critical patent/JP2011119491A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Abstract

【課題】半導体発光素子の発光層から出力される光量のむらを抑制し、且つ、半導体発光素子における発光層の面積の減少を抑制する。
【解決手段】半導体発光素子1は、それぞれがp型半導体層160および発光層150を貫通して設けられ、それぞれがn型半導体層140と電気的に接続される複数のn側柱状導体部183と、発光層150からみてp型半導体層160の背面側で発光層150の面と対向して配置され、複数のn側柱状導体183と電気的に接続されるn側層状導体部184と、それぞれがp型半導体層160と電気的に接続される複数のp側柱状導体部173と、発光層150からみてp型半導体層160の背面側で発光層150と対向して配置され、複数のp側柱状導体部173と電気的に接続されるp側層状導体部174とを含んでいる。
【選択図】図1

Description

本発明は、通電により発光する半導体発光素子、電子機器および発光装置に関する。
GaN等のIII族窒化物半導体を用いた半導体発光素子は、通常、サファイア等の基板上に、n型半導体層、発光層およびp型半導体層を含むIII族窒化物半導体薄膜を順次積層して構成される。
ここで、III族窒化物半導体薄膜は、薄膜の面内方向への電流拡散が小さいという特性があることが知られている。このため、III族窒化物半導体を用いた半導体発光素子では、電極に近い場所に比べて電極から遠い場所での電流量が小さくなりやすく、結果として発光層から出力される光量にむらが生じやすい。
公報記載の従来技術として、実質的に四角形状を有する半導体発光素子において、半導体発光素子の四辺に沿ってp型半導体層および発光層を除去することで露出したn型半導体層の上に延長電極を形成するとともに、半導体発光素子の対角線方向にp型半導体層および発光層を除去することで露出したn型層の上に延長電極と接続される電極指を形成することで、p型半導体層から発光層を介してn型半導体層に流れる電流を拡散させるようにしたものが知られている(特許文献1参照)。また、特許文献1には、p型半導体層上に、複数のpボンディングパッド電極を設けることも記載されている。
特開2006−237550号公報
しかしながら、電流を拡散させるためにn型半導体層の上に線状に電極を形成した場合には、電極の形成部位では発光層を取り除かなければならなくなるため、その分、発光層の面積が減ってしまう。また、pボンディングパッド電極を複数設けた場合には、半導体発光素子を配線基板等に実装するのが困難となってしまう。
本発明は、半導体発光素子の発光層から出力される光量のむらを抑制し、且つ、半導体発光素子における発光層の面積の減少を抑制することを目的とする。
本発明が適用される半導体発光素子は、第1の導電型を有するIII族窒化物半導体で構成される第1の半導体層と、III族窒化物半導体で構成され、前記第1の半導体層に積層され、通電により発光する発光層と、前記第1の導電型とは異なる第2の導電型を有するIII族窒化物半導体で構成され、前記発光層に積層される第2の半導体層と、それぞれが前記第2の半導体層および前記発光層を貫通して設けられ、それぞれが当該第2の半導体層および当該発光層と電気的に絶縁され且つ前記第1の半導体層と電気的に接続される複数の第1の導体部と、前記発光層からみて前記第2の半導体層の背面側であって当該発光層の面と対向するように設けられ、複数の前記第1の導体部と電気的に接続される第1の接続導体部と、それぞれが前記第1の導体部および前記第1の接続導体部と電気的に絶縁され且つ前記第2の半導体層と電気的に接続される複数の第2の導体部と、前記発光層からみて前記第2の半導体層の背面側であって当該発光層と対向するように設けられ、前記第1の導体部および前記第1の接続導体部と電気的に絶縁され且つ複数の前記第2の導体部と電気的に接続される第2の接続導体部とを含んでいる。
このような半導体発光素子では、前記発光層の面上において、前記第1の接続導体部と前記第2の接続導体部とが重なるように配置されることを特徴とすることができる。
また、前記発光層の面に対し、複数の前記第1の導体部の間に1つの前記第2の導体部が配置され、あるいは、複数の前記第2の導体部の間に1つの前記第1の導体部が配置されることを特徴とすることができる。
さらに、前記発光層の面に対し、複数の前記第1の導体部と複数の前記第2の導体部とが互い違いに配置されることを特徴とすることができる。
さらにまた、前記第2の半導体層に積層され、複数の前記第2の導体部と電気的に接続され、複数の当該第2の導体部を介して供給される電流を拡散させるための拡散層をさらに含み、前記拡散層が、前記発光層から出射される光に対する反射性を有する金属層を含むことを特徴とすることができる。
そして、前記第1の導体部および前記第1の接続導体部と、前記第2の導体部および前記第2の接続導体部とを電気的に絶縁する絶縁部をさらに含み、前記絶縁部が、第1の屈折率を有し前記発光層から出射される光に対する透過性を有する第1の屈折率層と当該第1の屈折率よりも高い第2の屈折率を有し当該発光層から出射される光に対する透過性を有する第2の屈折率層とを交互に積層して構成され、当該発光層から出射される光を反射する多層反射膜にて構成されることを特徴とすることができる。
また、本発明が適用される電子機器は、前述の半導体発光素子が組み込まれていることを特徴とすることができる。
さらに、他の観点から捉えると、本発明が適用される発光装置は、第1の配線および第2の配線が形成された基部と、当該基部に対しフリップチップ接続される半導体発光素子とを含み、前記半導体発光素子は、第1の導電型を有するIII族窒化物半導体で構成される第1の半導体層と、III族窒化物半導体で構成され、前記第1の半導体層に積層され、通電により発光する発光層と、前記第1の導電型とは異なる第2の導電型を有するIII族窒化物半導体で構成され、前記発光層に積層される第2の半導体層と、それぞれが前記第2の半導体層および前記発光層を貫通して設けられ、それぞれが当該第2の半導体層および当該発光層と電気的に絶縁され且つ前記第1の半導体層と電気的に接続される複数の第1の導体部と、前記発光層からみて前記第2の半導体層の背面側であって当該発光層の面と対向するように設けられ、複数の前記第1の導体部および前記基部に設けられた前記第1の配線と電気的に接続される第1の接続導体部と、それぞれが前記第1の導体部および前記第1の接続導体部と電気的に絶縁され且つ前記第2の半導体層と電気的に接続される複数の第2の導体部と、前記発光層からみて前記第2の半導体層の背面側であって当該発光層と対向するように設けられ、前記第1の導体部および前記第1の接続導体部と電気的に絶縁され、複数の前記第2の導体部および前記基部に設けられた前記第2の配線と電気的に接続される第2の接続導体部とを備えることを特徴している。
本発明によれば、半導体発光素子の発光層から出力される光量のむらを抑制し、且つ、半導体発光素子における発光層の面積の減少を抑制することができる。
本実施の形態が適用される半導体発光素子の構成の一例を説明するための図である。 半導体発光素子における保護層の断面模式図の一例を説明するための図である。 半導体層形成工程の一例を説明するための図である。 導電層形成工程の一例を説明するための図である。 第1保護層形成工程の一例を説明するための図である。 n側給電部形成工程の一例を説明するための図である。 第2保護層形成工程の一例を説明するための図である。 p側給電部形成工程の一例を説明するための図である。 第3保護層形成工程の一例を説明するための図である。 (a)は複数のn側柱状導体部およびn側層状導体部の構成の一例を示す断面図であり、(b)は複数のp側柱状導体部およびp側層状導体部の構成の一例を示す断面図である。 図1に示す半導体発光素子を備えた発光チップの構成の一例を示す図である。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
<実施の形態1>
図1は、本実施の形態が適用される半導体発光素子1の構成の一例を説明するための図である。ここで、図1(a)は半導体発光素子1の上面図を、図1(b)は図1(a)のIB−IB断面図を、図1(c)は図1(a)のIC−IC断面図を、それぞれ示している。
(半導体発光素子)
本実施の形態の半導体発光素子1は、基板110と、基板110の上に積層されるn型半導体層140と、n型半導体層140の上に積層される発光層150と、発光層150の上に積層されるp型半導体層160とを備える。なお、以下の説明においては、必要に応じて、これらn型半導体層140、発光層150およびp型半導体層160を、まとめて積層半導体層100と呼ぶ。
さらに、半導体発光素子1は、p型半導体層160と電気的に接続されるp側給電部170と、積層されたp型半導体層160、発光層150およびn型半導体層140の一部を切り欠くことによって露出したn型半導体層140の露出面と電気的に接続されるn側給電部180とを備えている。
これらのうち、p側給電部170は、p型半導体層160に積層される給電反射層171と、p型半導体層160との間に給電反射層171を挟むように給電反射層171に積層されるオーバーコート層172とを有している。また、給電反射層171は、p型半導体層160の上に形成される透明導電層(図示せず)と、この透明導電層の上に形成される金属層(図示せず)とによって構成されている。なお、給電反射層171およびオーバーコート層172には、後述するように、n型半導体層140に到達する9個の穴が、マトリクス状に貫通形成されている。
また、p側給電部170は、オーバーコート層172上にマトリクス状に設けられ、それぞれがオーバーコート層172と電気的に接続される複数(この例では16個)のp側柱状導体部173と、16個のp側柱状導体部173の上部において各p側柱状導体部173と電気的に接続されるp側層状導体部174とをさらに備えている。なお、本実施の形態では、p側柱状導体部173が第1の導体部として、p側層状導体部174が第1の接続導体部として、それぞれ機能している。
一方、n側給電部180は、上述したp型給電部170において給電反射層171およびオーバーコート層172を貫通するように設けられた16個の穴にそれぞれ設けられ、それぞれが底部に露出するn型半導体層140と電気的に接続される複数(この例では9個)のn側柱状導体部183と、9個のn側柱状導体部183の上部において各n側柱状導体部183を電気的に接続するn側層状導体部184とを備えている。なお、本実施の形態では、n側柱状導体部183が第2の導体部として、n側層状導体部184が第2の接続導体部として、それぞれ機能している。
さらにまた、半導体発光素子1は、外部から進入しようとする水分から発光層150等を保護する保護層190をさらに備えている。ここで、保護層190は、n型半導体層140および発光層150とp側給電部170とを電気的に絶縁し、発光層150およびp型半導体層160とn側給電部180とを電気的に絶縁し、且つ、p側給電部170とn側給電部180とを電気的に絶縁する機能も有している。
そして、半導体発光素子1において、p側層状導体部174の一部は保護層190によって覆われずに露出しており、この部位が外部との電気的な接続に用いられるp側給電電極174aとなっている。また、半導体発光素子1において、n側層状導体部184の一部は保護層190によって覆われずに露出しており、この部位が外部との電気的な接続に用いられるn側給電電極184aとなっている。
このように、本実施の形態に係る半導体発光素子1は、基板110とは反対側となる一方の面側にp側給電電極174aおよびn側給電電極184aが形成された構造を有している。また、この半導体発光素子1においては、p側給電電極174aを正極、n側給電電極184aを負極として積層半導体層100(より具体的にはp型半導体層160、発光層150およびn型半導体層140)に電流を流すことで、発光層150が発光するようになっている。そして、この半導体発光素子1は、発光層150から出射された光をn型半導体層140側から取り出すように、所謂フリップチップ接続で実装され、使用される。ただし、本実施の形態の半導体発光素子1において、基板110は必須ではない。
図2は、絶縁部の一例としての保護層190の断面模式図の一例を示している。
保護層190は、屈折率が異なる第1の屈折率層の一例としての低屈折率層190aと第2の屈折率層の一例としての高屈折率層190bとを、交互に積層した多層反射膜として構成されている。特に、本実施の形態では、2つの低屈折率層190aによって1つの高屈折率層190bを挟み込む構成を採用しており、この例では、6層の低屈折率層190aの間に5層の高屈折率層190bを挟み込むことにより、合計11層の積層構造を有している。
低屈折率層190aおよび高屈折率層190bには、発光層150から出力される光に対する光透過性能が高いものが用いられる。ここで、低屈折率層190aとしては、例えばSiO(酸化珪素)やMgF(フッ化マグネシウム)を使用することができ、また、高屈折率層190bとしては、TiO(酸化チタン)、Ta(酸化タンタル)、ZrO(酸化ジルコニウム)、HfO(酸化ハフニウム)、Nb(酸化ニオブ)を使用することができる。ただし、高屈折率層190bとの間の屈折率の関係が満たされるのであれば、これらTiO、Ta、ZrO、HfO、Nbを低屈折率層190aに用いてもかまわない。
本実施の形態では、低屈折率層190aとしてSiO(酸化珪素、波長455nmの光ならば、屈折率n=1.4879)を用い、高屈折率層190bとしてTiO(酸化チタン、波長455nmの光ならば、屈折率n=2.5276)を用いるようにした。これらは、発光層150の発光波長λ(=400nm〜460nm)の光に対して高い光透過性を有している。なお、発光層150の発光波長λがさらに短く、近紫外領域の光を発する場合は、近紫外領域の光を吸収してしまうTiO(酸化チタン)に代えて、Ta(酸化タンタル)、Nb(酸化ニオブ)、ZrO(酸化ジルコニウム)、HfO(酸化ハフニウム)など、光学バンドギャップがTiO(酸化チタン)より大きいものを高屈折率層190bとして使用することが望ましい。ただし、発光層150が紫外領域の光を発する場合であっても、低屈折率層190aにはSiO(酸化珪素)を用いることができる。
また、各低屈折率層190aの層厚さdLおよび高屈折率層190bの層厚さdHは、発光層150の発光波長をλ(nm)、発光波長λにおける低屈折率層190aの屈折率をnL、発光波長λにおける高屈折率層190bの屈折率をnHとしたとき、以下に示す式に基づいて設定されている。
Figure 2011119491
では続いて、図1に示す半導体発光素子1における各部の詳細な構成を、半導体発光素子1の製造方法とともに説明する。図1に示す半導体発光素子1は、基板110上に積層半導体層100を形成する半導体層形成工程と、基板110上の積層半導体層100上に給電反射層171およびオーバーコート層172を含む導電層を形成する導電層形成工程と、給電反射層171およびオーバーコート層172の形成後に保護層190の一部の層(第1保護層と称する)を形成する第1保護層形成工程と、第1保護層の形成後にn側給電部180を形成するn側給電部形成工程と、n側給電部180の形成後に保護層190の一部の層(第2保護層と称する)を形成する第2保護層形成工程と、第2保護層の形成後にp側給電部170のうちのp側柱状導体部173およびp側層状導体部174を形成するp側給電部形成工程と、p側給電部170の形成後に保護層190の残りの一部の層(第3保護層と称する)を形成する第3保護層形成工程とを経て得られる。
まず、本実施の形態で用いる基板110について説明する。
基板110としては、III族窒化物半導体結晶が表面にエピタキシャル成長される基板であれば、特に限定されず、各種の基板を選択して用いることができる。ただし、本実施の形態の半導体発光素子1は、上述したように、基板110側から光を取り出すようにフリップチップ実装されることから、発光層150から出射される光に対する光透過性を有していることが好ましい。したがって、例えば、サファイア、酸化亜鉛、酸化マグネシウム、酸化ジルコニウム、酸化マグネシウムアルミニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン等からなる基板110を用いることができる。
また、上記材料の中でも、特に、C面を主面とするサファイアを基板110として用いることが好ましい。サファイアを基板110として用いる場合は、サファイアのC面上に格子定数を整合させるための中間層(バッファ層)を形成した後に、積層半導体層100を形成するとよい。
以下、各工程について具体的に説明を行う。なお、以下の説明では、AlGaN、GaN、GaInNについて、各元素の組成比を省略した形で記述する場合がある。
<半導体層形成工程>
図3は、半導体層形成工程を説明するための図である。ここで、図3(a)は図1(a)に対応する上面図を、図3(b)は図1(b)に対応する図3(a)のIIIB−IIIB断面図を、図3(c)は図1(c)に対応する図3(a)のIIIC−IIIC断面図を、それぞれ示している。
半導体層形成工程では、まず、基板110あるいは基板110の一方の面に積層された中間層(図示せず)の上に、積層半導体層100すなわちn型半導体層140、発光層150およびp型半導体層160を、この順に積層する。なお、積層半導体層100は、MOCVD法で形成すると結晶性の良いものが得られるが、スパッタ法によっても条件を最適化することで、MOCVD法よりも優れた結晶性を有する半導体層を形成することが可能である。
そして、半導体層形成工程では、基板110上に積層半導体層100(n型半導体層140、発光層150およびp型半導体層160)を積層した後、その周縁部と図1に示すn側柱状導体部183の形成予定部位に対しドライエッチングを行い、この部位にn型半導体層140を露出させる。なお、ドライエッチングにおいては、n型半導体層140の一部までを掘り込むようにしてもよい。これにより、積層半導体層100には、マトリクス状に合計9個(3×3)の円形状の穴が形成されることになる。
n側柱状導体部183は、直径として好ましくは10μm〜50μmの範囲がよく、長さ(深さ)としては、800nm〜5μmの範囲がよく、例えば直径10μm、長さ(深さ)700nmが適用される。ここで、穴の直径が10μmより小さい場合は、スパッタ時の材料の積層が困難に(埋め込みが困難に)、またn型半導体層140との界面の接触抵抗が大きくなり、電流拡散の効率が悪くなる。一方、穴の直径が50μmより大きい場合は、発光面積が小さくなることから発光素子として好ましくない。
ここで、第1の半導体層の一例としてのn型半導体層140は、例えば電子をキャリアとする第1の導電型で電気伝導を行うものである。また、n型半導体層140は、基板110側に積層されるnコンタクト層と、nコンタクト層の上に積層されるnクラッド層とによって構成することが好ましい。ここで、nコンタクト層は、例えば図1に示す複数のn側柱状導体部183と電気的に接続するための層である。また、nコンタクト層は、AlxGa1-xN(0≦x<1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)に、n型不純物としてSi、GeおよびSn等からなるIV族の元素を添加したもので構成することが望ましい。一方、nクラッド層は、発光層150へのキャリアの注入とキャリアの閉じ込めとを行うための層である。nクラッド層はAlGaN、GaN、GaInN等に、上述したn型不純物を添加したもので構成することが可能である。
また、発光層150は、通電に伴って発光する層であり、単一量子井戸構造あるいは多重量子井戸構造などを採用することができる。
単一量子井戸構造の井戸層としては、Ga1-yInyN(0<y<0.4)からなるIII族窒化物半導体層が通常用いられる。また、多重量子井戸構造の発光層150の場合は、上記Ga1-yInyNを井戸層とし、井戸層よりバンドギャップエネルギーが大きいAlzGa1-zN(0≦z<0.3)を障壁層とする。この場合において、井戸層および障壁層には、設計により不純物をドープしてもしなくてもよい。
なお、本実施の形態では、発光層150が、井戸層のIn組成を調整することによって、紫外領域から緑色領域(発光波長λ=365nm〜540nm程度)の光を出力することができる。
さらに、第2の半導体層の一例としてのp型半導体層160は、例えば正孔をキャリアとする第2の導電型で電気伝導を行うものである。また、p型半導体層160は、発光層150側に積層されるpクラッド層と、pクラッド層の上に積層されるpコンタクト層とによって構成することが好ましい。ここで、pクラッド層は、発光層150へのキャリアの注入とキャリアの閉じ込めとを行うための層である。pクラッド層としては、発光層150のバンドギャップエネルギーより大きくなる組成であり、発光層150へのキャリアの閉じ込めができるものであれば特に限定されないが、AlxGa1-xN(0<x≦0.4)に、p型不純物としてMg等を添加したもので構成することが望ましい。一方、pコンタクト層は、例えば図1に示す複数のp側柱状導体部173と電気的に接続するための層である。また、pコンタクト層は、AlxGa1-xN(0≦x≦0.4)に、上述したp型不純物を添加したもので構成することが可能である。
<導電層形成工程>
図4は、導電層形成工程を説明するための図である。ここで、図4(a)は図1(a)に対応する上面図を、図4(b)は図1(b)に対応する図4(a)のIVB−IVB断面図を、図4(c)は図1(c)に対応する図4(a)のIVC−IVC断面図を、それぞれ示している。
導電層形成工程では、n型半導体層140の露出部位との境界部側を除くp型半導体層160上に給電反射層171を積層し、次いで、p型半導体層160との間に給電反射層171を挟み込んで覆うようにオーバーコート層172を積層する。本実施の形態では、これら給電反射層171およびオーバーコート層172が、拡散層として機能している。なお、給電反射層171およびオーバーコート層172は、例えばスパッタ法で作成することができる。また、導電層形成工程が完了した状態において、半導体層形成工程で露出させたn型半導体層140は、露出した状態をそのまま維持している。
ここで、給電反射層171は、p型半導体層160上に積層される透明導電層と、この透明導電層の上に積層される金属層の一例としての金属反射層とによって構成することが好ましい。これらのうち、透明導電層は、各種材料より適宜選択して差し支えないが、例えばInを含む酸化物、より好ましくはIZO(In23−ZnO)を用いることができる。
透明導電層の膜厚は、好ましくは50nm〜500nmの範囲で用いられる。膜厚が50nm未満の場合には、抵抗が悪くなり電流拡散層としての機能が低下し、発光出力低下を招いてしまう。膜厚が500nmを越える場合には、透明導電層としての透明性が悪くなり、発光出力低下を招いてしまう。
また、金属反射層は、発光層150の発光波長λにおいて反射率の高い材料を使用することが好ましく、例えばAgあるいはAgを含む合金を用いることが好ましい。
金属反射層の膜厚は、好ましくは80nm〜200nmの範囲で用いられる。膜厚が80nm未満の場合には、金属反射層による反射率が下がってしまうために好ましくない。また膜厚が200nmを越える場合には、発光素子の製造コストが高くなってしまうために好ましくない。
一方、オーバーコート層172は、金属反射層をAgで構成した場合に、Agのマイグレーションを抑制するものであり、例えばTaやTaNを用いることができる。
オーバーコート層172の膜厚は、好ましくは20nm〜200nmの範囲で用いられる。膜厚が20nm未満の場合には、金属反射層(この例ではAg)のマイグレーションを抑制することができなくなる。また、膜厚が200nmを越える場合には、発光素子の製造コストが高くなってしまうために好ましくない。
<第1保護層形成工程>
図5は、第1保護層形成工程を説明するための図である。ここで、図5(a)は図1(a)に対応する上面図を、図5(b)は図1(b)に対応する図5(a)のVB−VB断面図を、図5(c)は図1(c)に対応する図5(a)のVC−VC断面図を、それぞれ示している。
第1保護層形成工程では、まず、上面全面に対して第1保護層191の積層を行う。ここで、第1保護層191は、保護層190のうちの4層分であり、SiO2からなる低屈折率層190a、TiO2からなる高屈折率層190b、SiO2からなる低屈折率層190a、TiO2からなる高屈折率層190bを、この順に順次積層して構成されている。このとき、第1保護層191は、上部に露出していたオーバーコート層172およびn型半導体層140を覆うとともに、周縁部の壁面やマトリクス状に形成された9個の穴の壁面も覆う。なお、第1保護層191は、例えばスパッタ法によって作成することができる。
そして、第1保護層形成工程では、第1保護層191を形成した後、9個の穴の底面の中央部に対しドライエッチングを行い、この部位にn型半導体層140を露出させる。ただし、ドライエッチングにおいては、9個の穴の壁面からは第1保護層191の除去を行わないようにする。これにより、図5(b)に例示したように、n型半導体層140を露出させるようにマトリクス状に9個の穴が形成される。
<n側給電部形成工程>
図6は、n側給電部形成工程を説明するための図である。ここで、図6(a)は図1(a)に対応する上面図を、図6(b)は図1(b)に対応する図6(a)のVIB−VIB断面図を、図6(c)は図1(c)に対応する図6(a)のVIC−VIC断面図を、それぞれ示している。
n側給電部形成工程では、まず、上面全面に対して金属膜の積層を行う。これにより、第1保護層191の上面には金属膜からなるn側層状導体部184が形成され、9個の穴の内側には金属が充填されることによりそれぞれにn側柱状導体部183が形成される。ここで、各n側柱状導体部183およびn側層状導体部184は、当然のことながら一体化している。なお、この金属膜は例えばスパッタ法によって作成することができる。
そして、n側給電部形成工程では、金属膜の形成を行った後、n側層状導体部184によって各n側柱状導体部183が接続された状態を維持し、且つ、「E」字状の形状となるように、n側層状導体部184に対しウェットエッチングを行う。なお、このとき、図1に示すn側給電電極184aの形成予定部位については、n側層状導体部184の一部を半円状に残しておく。これにより、n側層状導体部184は、発光層150からみてp型半導体層160の背面側であって、発光層150の面と対向するように設けられることになる。
ここで、図10(a)は、本実施の形態における複数のn側柱状導体部183およびn側層状導体部184の構成の一例を示す断面図である。
本実施の形態において、複数のn側柱状導体部183およびn側層状導体部184は、例えば、Alからなるn側第1層186と、Taからなるn側第2層187と、Ptからなるn側第3層188と、Auからなるn側第4層189とを、この順に積層することによって構成されている。
n側第1層186の膜厚は、好ましくは80nm〜200nmの範囲で用いられる。膜厚が80nm未満の場合には、n側第1層186による反射率が下がってしまうために好ましくない。また膜厚が200nmを越える場合には、発光素子の製造コストが高くなってしまうために好ましくない。
n側第2層187の膜厚は、好ましくは20nm〜200nmの範囲で用いられる。膜厚が20nm未満の場合には、両側層へのバリヤー性が悪くなる恐れがある。また、膜厚が200nmを越える場合には、発光素子の製造コストが高くなってしまうために好ましくない。
n側第3層188の膜厚は、好ましくは50nm〜200nmの範囲で用いられる。膜厚が50nm未満の場合には、n側第2層187(例えば、Ta)とn側第4層189(例えば、Au)と反応する恐れがある。また、膜厚が200nmを越える場合には、発光素子の製造コストが高くなってしまうために好ましくない。
n側第4層189の膜厚は、好ましくは100nm〜2μmの範囲で用いられる。膜厚が100nm未満の場合にはn側第4層189としての抵抗が高くなる。また、膜厚が2μmを越える場合には、発光素子の製造コストが高くなってしまうために好ましくない。
<第2保護層形成工程>
図7は、第2保護層形成工程を説明するための図である。ここで、図7(a)は図1(a)に対応する上面図を、図7(b)は図1(b)に対応する図7(a)のVIIB−VIIB断面図を、図7(c)は図1(c)に対応する図7(a)のVIIC−VIIC断面図を、それぞれ示している。
第2保護層形成工程では、まず、上面全面に対して第2保護層192の積層を行う。ここで、第2保護層192は、保護層190のうちの4層分であり、SiO2からなる低屈折率層190a、TiO2からなる高屈折率層190b、SiO2からなる低屈折率層190a、TiO2からなる高屈折率層190bを、この順に順次積層して構成されている。上述したように、第1保護層191の最上層はTiO2からなる高屈折率層190bであることから、その上に、第2保護層192を構成する低屈折率側190aが積層されることになる。このとき、第2保護層192は、上部に露出していた第1保護層191およびn側層状導体部184を覆う。なお、第2保護層192は、例えばスパッタ法によって作成することができる。
そして、第2保護層形成工程では、第2保護層192を形成した後、図1に示すp側柱状導体部173の形成予定部位に対しドライエッチングを行い、この部位にオーバーコート層172を露出させる。これにより、第1保護層191および第2保護層192には、マトリクス状に合計16個(4×4)の円形状の穴が形成されることになる。なお、図7(c)に例示したように、これら16個の穴は、発光層150の面上であって、n側柱状導体部183およびn側層状導体部184の形成位置からずらされた位置に形成されることになる。
<p側給電部形成工程>
図8は、p側給電部形成工程を説明するための図である。ここで、図8(a)は図1(a)に対応する上面図を、図8(b)は図1(b)に対応する図8(a)のVIIIB−VIIIB断面図を、図8(c)は図1(c)に対応する図8(a)のVIIIC−VIIIC断面図を、それぞれ示している。
p側給電部形成工程では、まず、上面全面に対して金属膜の積層を行う。これにより、第2保護層192の上面には金属膜からなるp側層状導体部174が形成され、16個の穴の内側には金属が充填されることによりそれぞれにp側柱状導体部173が形成される。ここで、各p側柱状導体部173およびp側層状導体部174は、当然のことながら一体化している。なお、この金属膜は例えばスパッタ法によって作成することができる。
そして、p側給電部形成工程では、金属膜の形成を行った後、p側層状導体部174によって各p側柱状導体部173が接続された状態を維持し、且つ、周縁部および図1に示すn側給電電極184aの形成予定部位とその周辺とが除去されるように、p側層状導体部174に対しウェットエッチングを行う。これにより、p側層状導体部174は、発光層150からみてp型半導体層160の背面側であって、発光層150の面と対向するように設けられることになる。また、発光層150の面上において、p側層状導体部174とn側層状導体部184とが重なるように配置されることにもなる。さらに、発光層150の面に対し、4個のp側柱状導体部173の間に1個のn側柱状導体部183が配置され、あるいは、4個のn側柱状導体部183の間に1個のp側柱状導体部173が配置されることになる。さらにまた、発光層150の面に対し、各p側柱状導体部173と各n側柱状導体部183とが、互い違いに配置されることになる。
ここで、図10(b)は、本実施の形態における複数のp側柱状導体部173およびp側層状導体部174の構成の一例を示す断面図である。p側柱状導体部173は、穴の直径として好ましくは10μm〜50μmの範囲がよく、長さ(深さ)としては、保護層190等の厚みにより依存するものの、300nm〜5μmの範囲がよく、例えば直径10μm、長さ(深さ)850nm程度が適用される。ここで、穴の直径が10μmより小さい場合は、スパッタ時の材料の積層が困難に(埋め込みが困難に)、またn型半導体層140との界面の接触抵抗が大きくなり、電流拡散の効率が悪くなる。一方、穴の直径が50μmより大きい場合は、発光面積が小さくなり発光素子として好ましくない。
本実施の形態において、複数のp側柱状導体部173およびp側層状導体部174は、例えば、TiあるいはTaからなるp側第1層176と、Ptからなるp側第2層177と、Auからなるp側第3層178とを、この順に積層することによって構成されている。
p側第1層176の膜厚は、好ましくは20nm〜200nmの範囲で用いられる。膜厚が20nm未満の場合には、両側層へのバリヤー性が悪くなる恐れがある。また、膜厚が200nmを越える場合には、発光素子の製造コストが高くなってしまうために好ましくない。
p側第2層177の膜厚は、好ましくは50nm〜200nmの範囲で用いられる。膜厚が50nm未満の場合には、p側第1層176(TiあるいはTa)とp側第3層178(例えば、Au)と反応する恐れがある。また、膜厚が200nmを越える場合には、発光素子の製造コストが高くなってしまうために好ましくない。
p側第3層178の膜厚は、好ましくは100nm〜2μmの範囲で用いられる。膜厚が100nm未満の場合にはp側第3層178としての抵抗が高くなる。また、膜厚が2μmを越える場合には、発光素子の製造コストが高くなってしまうために好ましくない。
<第3保護層形成工程>
図9は、第3保護層形成工程を説明するための図である。ここで、図9(a)は図1(a)に対応する上面図を、図9(b)は図1(b)に対応する図9(a)のIXB−IXB断面図を、図9(c)は図1(c)に対応する図9(a)のIXC−IXC断面図を、それぞれ示している。
第3保護層形成工程では、まず、上面全面に対して第3保護層193の積層を行う。ここで、第3保護層193は、保護層190のうちの3層分であり、SiO2からなる低屈折率層190a、TiO2からなる高屈折率層190b、SiO2からなる低屈折率層190aを、この順に順次積層して構成されている。上述したように、第2保護層192の最上層はTiO2からなる高屈折率層190bであることから、その上に、第3保護層193を構成する低屈折率側190aが積層されることになる。このとき、第3保護層193は、上部に露出していた第2保護層192およびp側層状導体部174を覆う。なお、第3保護層193は、例えばスパッタ法によって作成することができる。
そして、第3保護層形成工程では、第3保護層193を形成した後、図1に示すp側給電電極174aの形成予定部位およびn側給電電極184aの形成予定部位に対しドライエッチングを行い、p側層状導体部174の一部を露出させることによってp側給電電極174aを形成し、且つ、n側層状導体部184の一部を露出させることによってn側給電電極184aを形成する。また、第1保護層191、第2保護層192および第3保護層193が、絶縁層および反射層を兼ねる保護層190となる。
以上により、図1に示す半導体発光素子1が得られる。
図11は、図1に示す半導体発光素子1を備えた発光装置の一例としての発光チップ10の構成の一例を示す図である。ここで、図11(a)は発光チップ10の上面図を、図11(b)は図11(a)のXIB−XIB断面図を、それぞれ示している。
この発光チップ10は、一方の側に凹部11aが形成された筐体11と、筐体11に形成されたリードフレームからなる第1リード部12および第2リード部13と、凹部11aの底面に取り付けられた半導体発光素子1と、凹部11aを覆うように設けられた封止部14とを備えている。なお、図11(a)においては、封止部14の記載を省略している。
基部の一例としての筐体11は、第1リード部12および第2リード部13を含む金属リード部に、白色の熱可塑性樹脂を射出成型することによって形成されている。
第1リード部12および第2リード部13は、0.1〜0.5mm程度の厚みをもつ金属板であり、加工性、熱伝導性に優れた金属として例えば鉄/銅合金をベースとし、その上にめっき層としてニッケル、チタン、金、銀などを数μm積層して構成されている。そして、本実施の形態では、第1リード部12および第2リード部13の一部が、凹部11aの底面に露出するようになっている。また、第1リード部12および第2リード部13の一端部側は筐体11の外側に露出し、且つ、筐体11の外壁面から裏面側に折り曲げられている。なお、本実施の形態では、第1リード部12が第1の配線として、第2リード部13が第2の配線として、それぞれ機能している。
また、半導体発光素子1は、凹部11aに、第1リード部12と第2リード部13とに跨って取り付けられている。
そして、封止部14は、可視領域の波長において光透過率が高く、また屈折率が高い透明樹脂にて構成される。封止部14を構成する耐熱性、耐候性、及び機械的強度が高い特性を満たす樹脂としては、例えばエポキシ樹脂やシリコン樹脂を用いることができる。そして、本実施の形態では、封止部14を構成する透明樹脂に、半導体発光素子1から出射される光の一部を、緑色光および赤色光に変換する蛍光体を含有させている。なお、このような蛍光体に代えて、青色光の一部を黄色光に変換する蛍光体、あるいは、青色光の一部を黄色光および赤色光に変換する蛍光体を含有させるようにしてもよい。
本実施の形態では、発光チップ10の凹部11aに対し、図1に示す半導体発光素子1の上下を反転させた状態で、正電極の一例としての第1リード部12にはp側給電電極174aを、負電極の一例としての第2リード部13にはn側給電電極184aを、それぞれはんだを用いて電気的に接続するとともに機械的に固定している。このような半導体発光素子1の接続手法は、一般にフリップチップ接続と呼ばれるものである。
なお、本実施の形態の発光チップ10を組み込んだバックライト、携帯電話、ディスプレイ、各種パネル類、コンピュータ、ゲーム機、照明などの電子機器や、それらの電子機器を組み込んだ自動車などの機械装置は、優れた発光特性を有する半導体発光素子1を備えたものとなる。特に、バックライト、携帯電話、ディスプレイ、ゲーム機、照明などのバッテリ駆動させる電子機器において、優れた発光特性を有する半導体発光素子1を具備した優れた製品を提供することができ、好ましい。また、半導体発光素子1を備えた発光チップ10の構成は、図11に示すものに限られるわけではなく、例えば砲弾型と呼ばれるパッケージ構成を採用したものであってもよい。
では、図11に示す発光チップ10および発光チップ10に組み込まれた半導体発光素子1の発光動作について説明する。
発光チップ10において、半導体発光素子1に対し、第1リード部12から第2リード部13に向かう電流を流すと、半導体発光素子1では、p側給電部170からp型半導体層160、発光層150およびn型半導体層140を介してn側給電部180に向かう電流が流れる。このとき、p側給電部170では、p側給電電極174aからp側層状導体部174を介して各p側柱状導体部173に電流が供給され、各p側柱状導体部173からオーバーコート層172および給電反射層171を介してp型半導体層160に電流が流れる。一方、n側給電部180では、n型半導体層140から複数のn側柱状導体部183およびn側層状導体部184を介してn側給電電極184aに電流が流れる。これに伴い、発光層150は、n型半導体層140側に向かう光とp型半導体層160側に向かう光と主とし、その組成に応じた光(例えば青色光)を出力する。
発光層150から出力される光のうちn型半導体層140側に向かう光は、n型半導体層140から基板110を透過し、半導体発光素子1の外部すなわち図11(a)における上方に向けて出射される。
また、発光層150から出射される光のうちp型半導体層160側に向かう光の一部は、p型半導体層160を介して給電反射層171に到達し、給電反射層171に設けられた金属反射層(図示せず)にて反射される。そして、金属反射層で反射した光は、給電反射層171を介してオーバーコート層172に到達し、オーバーコート層172で反射される。そして、オーバーコート層172で反射した光は、p型半導体層160、発光層150、n型半導体層140および基板110を透過し、半導体発光素子1の外部に出射される。
一方、発光層150から出射される光のうち側方に向かう光は保護層190(より具体的には第1保護層191で反射される。そして、保護層190で反射した光は、半導体発光素子1内を進行し、その後、半導体発光素子1の外部に出射される。
また、発光層150から直接基板110に向かう光の一部、発光層150からオーバーコート層172を介して基板110に向かう光の一部、そして、発光層150から保護層190を介して基板に110に向かう光の一部は、例えば基板110と外部との境界において反射され、半導体発光素子1内へと戻ってくる。このようにして半導体発光素子1内に戻ってきた光は、p側給電部170の給電反射層171に設けられた金属反射層(図示せず)や保護層190によって反射され、再び基板110側へと向かい、その後半導体発光素子1の外部に出射される。
ここで、本実施の形態では、各n側柱状導体部183を電気的に接続するn側層状導体184を、発光層150からみてp型半導体層160の背面側に設けているので、これらを接続するために発光層150を削り取る必要がなくなる。したがって、同じ面積の半導体発光素子1における発光層150の面積の減少を抑制することが可能になり、結果として、出力される光量の低下を抑制することができるようになる。
また、本実施の形態では、p型半導体層160側に複数のp側柱状導体部173を接続するとともに、n型半導体層140側に複数のn側柱状導体部183を接続することにより、p型半導体層160とn型半導体層140との間に設けられる発光層150に流れる電流を分散させやすくしている。特に、本実施の形態では、複数(この例では4個)のp側柱状導体部173の間に1個のn側柱状導体部183を配置し、また、複数(この例では4個)のn側柱状導体部183の間に1個のp側柱状導体部173を配置しているので、p型半導体層160から発光層150を介してn型半導体層140へと向かう電流が面方向に分散されやすい。その結果、発光層150を通過する電流の面内むらが抑制されることとなり、発光層150は、発光むらが抑制された状態で光を出力することが可能になる。
さらに、本実施の形態では、複数のp側柱状導体部173を電気的に接続するp側層状導体部174と、複数のn側柱状導体部183を電気的に接続するn側層状導体部184とを、発光層150の面上に、重ねて立体的に配置するようにした。これにより、配線を平面的に配置する場合と比較して、半導体発光素子1の面積の増加を抑制することができる。
なお、本実施の形態では、複数のp側柱状導体部173およびp側層状導体部174を一体的に形成していたが、これに限られるものではなく、それぞれ別個に形成してもかまわない。また、本実施の形態では、複数のn側柱状導体部183およびn側層状導体部184を一体的に形成していたが、これに限られるものではなく、それぞれ別個に形成してもかまわない。
また、本実施の形態では、p側柱状導体部173の数を16個とし、n側柱状導体部183の数を9個としていたが、p側柱状導体部173およびn側柱状導体部183の数については、それぞれ変更して差し支えない。
1…半導体発光素子、10…発光チップ、11…筐体、12…第1リード部、13…第2リード部、14…封止部、110…基板、140…n型半導体層、150…発光層、160…p型半導体層、170…p側給電部、171…給電反射層、172…オーバーコート層、173…p側柱状導体部、174…p側層状導体部、174a…p側給電電極、180…n側給電部、183…n側柱状導体部、184…n側層状導体部、184a…n側給電電極、190…保護層、190a…低屈折率層、190b…高屈折率層

Claims (8)

  1. 第1の導電型を有するIII族窒化物半導体で構成される第1の半導体層と、
    III族窒化物半導体で構成され、前記第1の半導体層に積層され、通電により発光する発光層と、
    前記第1の導電型とは異なる第2の導電型を有するIII族窒化物半導体で構成され、前記発光層に積層される第2の半導体層と、
    それぞれが前記第2の半導体層および前記発光層を貫通して設けられ、それぞれが当該第2の半導体層および当該発光層と電気的に絶縁され且つ前記第1の半導体層と電気的に接続される複数の第1の導体部と、
    前記発光層からみて前記第2の半導体層の背面側であって当該発光層の面と対向するように設けられ、複数の前記第1の導体部と電気的に接続される第1の接続導体部と、
    それぞれが前記第1の導体部および前記第1の接続導体部と電気的に絶縁され且つ前記第2の半導体層と電気的に接続される複数の第2の導体部と、
    前記発光層からみて前記第2の半導体層の背面側であって当該発光層と対向するように設けられ、前記第1の導体部および前記第1の接続導体部と電気的に絶縁され且つ複数の前記第2の導体部と電気的に接続される第2の接続導体部と
    を含む半導体発光素子。
  2. 前記発光層の面上において、前記第1の接続導体部と前記第2の接続導体部とが重なるように配置されることを特徴とする請求項1記載の半導体発光素子。
  3. 前記発光層の面に対し、複数の前記第1の導体部の間に1つの前記第2の導体部が配置され、あるいは、複数の前記第2の導体部の間に1つの前記第1の導体部が配置されることを特徴とする請求項1または2記載の半導体発光素子。
  4. 前記発光層の面に対し、複数の前記第1の導体部と複数の前記第2の導体部とが互い違いに配置されることを特徴とする請求項1乃至3のいずれか1項記載の半導体発光素子。
  5. 前記第2の半導体層に積層され、複数の前記第2の導体部と電気的に接続され、複数の当該第2の導体部を介して供給される電流を拡散させるための拡散層をさらに含み、
    前記拡散層が、前記発光層から出射される光に対する反射性を有する金属層を含むことを特徴とする請求項1乃至4のいずれか1項記載の半導体発光素子。
  6. 前記第1の導体部および前記第1の接続導体部と、前記第2の導体部および前記第2の接続導体部とを電気的に絶縁する絶縁部をさらに含み、
    前記絶縁部が、第1の屈折率を有し前記発光層から出射される光に対する透過性を有する第1の屈折率層と当該第1の屈折率よりも高い第2の屈折率を有し当該発光層から出射される光に対する透過性を有する第2の屈折率層とを交互に積層して構成され、当該発光層から出射される光を反射する多層反射膜にて構成されることを特徴とする請求項1乃至5のいずれか1項記載の半導体発光素子。
  7. 請求項1乃至6のいずれか1項記載の半導体発光素子が組み込まれていることを特徴とする電子機器。
  8. 第1の配線および第2の配線が形成された基部と、当該基部に対しフリップチップ接続される半導体発光素子とを含み、
    前記半導体発光素子は、
    第1の導電型を有するIII族窒化物半導体で構成される第1の半導体層と、
    III族窒化物半導体で構成され、前記第1の半導体層に積層され、通電により発光する発光層と、
    前記第1の導電型とは異なる第2の導電型を有するIII族窒化物半導体で構成され、前記発光層に積層される第2の半導体層と、
    それぞれが前記第2の半導体層および前記発光層を貫通して設けられ、それぞれが当該第2の半導体層および当該発光層と電気的に絶縁され且つ前記第1の半導体層と電気的に接続される複数の第1の導体部と、
    前記発光層からみて前記第2の半導体層の背面側であって当該発光層の面と対向するように設けられ、複数の前記第1の導体部および前記基部に設けられた前記第1の配線と電気的に接続される第1の接続導体部と、
    それぞれが前記第1の導体部および前記第1の接続導体部と電気的に絶縁され且つ前記第2の半導体層と電気的に接続される複数の第2の導体部と、
    前記発光層からみて前記第2の半導体層の背面側であって当該発光層と対向するように設けられ、前記第1の導体部および前記第1の接続導体部と電気的に絶縁され、複数の前記第2の導体部および前記基部に設けられた前記第2の配線と電気的に接続される第2の接続導体部と
    を備えることを特徴とする発光装置。
JP2009276114A 2009-12-04 2009-12-04 半導体発光素子、電子機器および発光装置 Pending JP2011119491A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009276114A JP2011119491A (ja) 2009-12-04 2009-12-04 半導体発光素子、電子機器および発光装置
PCT/JP2010/071589 WO2011068161A1 (ja) 2009-12-04 2010-12-02 半導体発光素子、電子機器および発光装置
US13/513,519 US8592837B2 (en) 2009-12-04 2010-12-02 Semiconductor light emitting element, electronic apparatus, and light emitting device
TW099142142A TWI456796B (zh) 2009-12-04 2010-12-03 半導體發光元件、電子機器、及發光裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009276114A JP2011119491A (ja) 2009-12-04 2009-12-04 半導体発光素子、電子機器および発光装置

Publications (1)

Publication Number Publication Date
JP2011119491A true JP2011119491A (ja) 2011-06-16

Family

ID=44115007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009276114A Pending JP2011119491A (ja) 2009-12-04 2009-12-04 半導体発光素子、電子機器および発光装置

Country Status (4)

Country Link
US (1) US8592837B2 (ja)
JP (1) JP2011119491A (ja)
TW (1) TWI456796B (ja)
WO (1) WO2011068161A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095617A (ja) * 2013-11-14 2015-05-18 日亜化学工業株式会社 発光素子の製造方法
US9123864B2 (en) 2012-11-06 2015-09-01 Nichia Corporation Semiconductor light-emitting element
JP2015216401A (ja) * 2015-07-31 2015-12-03 株式会社東芝 半導体発光装置
JP2018010926A (ja) * 2016-07-12 2018-01-18 日亜化学工業株式会社 光反射膜及び発光素子

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8785952B2 (en) * 2011-10-10 2014-07-22 Lg Innotek Co., Ltd. Light emitting device and light emitting device package including the same
KR101857025B1 (ko) * 2011-10-31 2018-05-14 삼성전자주식회사 반도체 소자의 제조방법
JP5989420B2 (ja) * 2012-06-28 2016-09-07 株式会社東芝 半導体発光装置
TWI758603B (zh) * 2014-07-03 2022-03-21 晶元光電股份有限公司 光電元件及其製造方法
TWI625868B (zh) 2014-07-03 2018-06-01 晶元光電股份有限公司 光電元件及其製造方法
JP6890952B2 (ja) * 2015-11-13 2021-06-18 晶元光電股▲ふん▼有限公司Epistar Corporation 発光デバイス
US10535799B2 (en) 2017-05-09 2020-01-14 Epistar Corporation Semiconductor device
US10553759B2 (en) 2017-07-13 2020-02-04 Epistar Corporation Light-emitting device
TWI704698B (zh) * 2017-07-13 2020-09-11 晶元光電股份有限公司 發光元件
CN107910420A (zh) * 2017-12-19 2018-04-13 扬州科讯威半导体有限公司 一种紫外发光二极管及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294981A (ja) * 2006-04-21 2007-11-08 Philips Lumileds Lightng Co Llc 集積電子構成要素を有する半導体発光装置
JP2008288548A (ja) * 2007-04-16 2008-11-27 Toyoda Gosei Co Ltd 半導体発光素子
JP2009164423A (ja) * 2008-01-08 2009-07-23 Nichia Corp 発光素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135789A (ja) 2002-05-27 2008-06-12 Nichia Chem Ind Ltd 窒化物半導体発光素子、発光素子、素子積層体、並びにそれらを用いた発光装置
TWI245438B (en) * 2004-11-29 2005-12-11 Chunghwa Picture Tubes Ltd Light emitting diode
KR100631967B1 (ko) 2005-02-25 2006-10-11 삼성전기주식회사 플립칩용 질화물 반도체 발광소자
TW200717843A (en) * 2005-10-19 2007-05-01 Epistar Corp Light-emitting element with high-light-extracting-efficiency
JP4404097B2 (ja) 2006-02-06 2010-01-27 日亜化学工業株式会社 半導体発光素子
JP5040355B2 (ja) * 2007-02-24 2012-10-03 日亜化学工業株式会社 半導体発光素子及びこれを備えた発光装置
JP5211887B2 (ja) 2007-07-03 2013-06-12 日亜化学工業株式会社 半導体発光素子およびその製造方法
US8410510B2 (en) 2007-07-03 2013-04-02 Nichia Corporation Semiconductor light emitting device and method for fabricating the same
TWI427822B (zh) * 2008-04-02 2014-02-21 Advanced Optoelectronic Tech 發光二極體及其製作方法
KR100992776B1 (ko) * 2008-11-14 2010-11-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWM368898U (en) * 2008-12-15 2009-11-11 Everlight Electronics Co Ltd A new structure of a light emitting diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294981A (ja) * 2006-04-21 2007-11-08 Philips Lumileds Lightng Co Llc 集積電子構成要素を有する半導体発光装置
JP2008288548A (ja) * 2007-04-16 2008-11-27 Toyoda Gosei Co Ltd 半導体発光素子
JP2009164423A (ja) * 2008-01-08 2009-07-23 Nichia Corp 発光素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123864B2 (en) 2012-11-06 2015-09-01 Nichia Corporation Semiconductor light-emitting element
JP2015095617A (ja) * 2013-11-14 2015-05-18 日亜化学工業株式会社 発光素子の製造方法
JP2015216401A (ja) * 2015-07-31 2015-12-03 株式会社東芝 半導体発光装置
JP2018010926A (ja) * 2016-07-12 2018-01-18 日亜化学工業株式会社 光反射膜及び発光素子

Also Published As

Publication number Publication date
WO2011068161A1 (ja) 2011-06-09
US8592837B2 (en) 2013-11-26
TW201128805A (en) 2011-08-16
TWI456796B (zh) 2014-10-11
US20120241721A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
WO2011068161A1 (ja) 半導体発光素子、電子機器および発光装置
JP5637210B2 (ja) 半導体発光素子
WO2011071100A1 (ja) 半導体発光素子、半導体発光素子を用いた発光装置および電子機器
JP5971090B2 (ja) 半導体発光素子および発光装置
US8637886B2 (en) Semiconductor light emitting element
KR101627010B1 (ko) 반도체 발광소자
JP5130730B2 (ja) 半導体発光素子
JP5048960B2 (ja) 半導体発光素子
JP5900284B2 (ja) 半導体発光素子および発光装置
JP5541261B2 (ja) Iii族窒化物半導体発光素子
JP5888133B2 (ja) 半導体発光素子、発光装置
JP5494005B2 (ja) 半導体発光素子
JP5633056B2 (ja) 半導体発光素子、発光装置
JP5531575B2 (ja) Iii族窒化物化合物半導体発光素子
JP2008210903A (ja) 半導体発光素子
KR20070038864A (ko) 반도체 발광소자
JP5850036B2 (ja) 発光装置
JP2014093509A (ja) 半導体発光素子
JP2012138479A (ja) 発光素子およびその製造方法
JP2011035324A (ja) 半導体発光素子、ランプ、電子機器および機械装置
JP2012124321A (ja) 半導体発光素子、ランプおよび半導体発光素子の製造方法
JP2013030634A (ja) 半導体発光素子
JP2009038355A (ja) 発光装置
KR20150002369A (ko) 발광 소자 패키지
JP2013251400A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121005

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20121212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141028