JP6252123B2 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP6252123B2
JP6252123B2 JP2013235775A JP2013235775A JP6252123B2 JP 6252123 B2 JP6252123 B2 JP 6252123B2 JP 2013235775 A JP2013235775 A JP 2013235775A JP 2013235775 A JP2013235775 A JP 2013235775A JP 6252123 B2 JP6252123 B2 JP 6252123B2
Authority
JP
Japan
Prior art keywords
layer
electrode layer
type semiconductor
internal electrode
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013235775A
Other languages
English (en)
Other versions
JP2015095617A (ja
Inventor
知典 森住
知典 森住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2013235775A priority Critical patent/JP6252123B2/ja
Publication of JP2015095617A publication Critical patent/JP2015095617A/ja
Application granted granted Critical
Publication of JP6252123B2 publication Critical patent/JP6252123B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、発光素子の製造方法に関する。
近年、発光素子の種々の使用形態での利用に伴い、必要な輝度等の特性及び信頼性を確保しながら、より一層の小型化及び薄型化、実装基板への容易な搭載などの発光素子の設計の簡略化及び自由度の向上等が求められている。
その一例として、電極等の導電層を積層して立体的に配置させることにより、小型化を実現するとともに、実装の設計の簡略化などが図られている(例えば、特許文献1)。
しかし、電極の製造方法によっては、パターニングの際に電極の縁部にバリが発生することがあり、立体的な導電層の配置においてショートの原因となることがある。
このようなバリの発生に対して、例えば、スクラブ処理やCMP等の研磨処理、プラズマ処理、ソフトエッチング処理など、バリ除去処理を行うことが一般的である(例えば、特許文献2、段落55)。
WO2008/155960号 特開2008−305874号公報
しかし、上述したように、発光素子の製造において、電極等の形成の際のバリ除去工程は製造工程を煩雑化し、下層に対するバリ除去工程によるダメージが懸念される。
特に、立体的な導電層の配置において、正及び負の電極がオーバーラップする積層構造では、完全な絶縁性を確保するためには、電極の縁部におけるバリ発生の防止を確保することが必要である。
本発明の発明者らは、導電層におけるバリの発生が、特にリフトオフ法を利用する場合には、所望のパターン形状にパターニングしたレジスト層におけるパターン側面の形状、つまりオーバーハングの程度に密接に影響されること、レジスト層の厚み、エッチャント等の種類の選択のみならず、導電層の下層に配置される層の種類を選択することによって、より簡便かつ容易に、適切なオーバーハングの程度を得ることができ、それによって、導電層におけるバリの発生を極力防止できることを見出し、本発明の完成に至った。
本発明は、以下の発明を含む。
n型半導体層と、該n型半導体層の一部の領域上に形成されたp型半導体層と、を有する半導体積層体を準備し、
該半導体積層体の上面側に、Ti、Zr、Nb、Ta、Alからなる群より選択された少なくとも一種の元素を含む酸化物又は窒化物によって、前記n型半導体層の他の領域上及び前記p型半導体層上でそれぞれ部分的に開口する第1絶縁層を形成し、
該第1絶縁層の一部の領域上にレジスト層を形成し、
前記レジスト層上、前記第1絶縁層の他の領域上及び前記第1絶縁層の開口内に、金属層を形成し、
前記レジスト層を除去して、n側内部電極層及びp側内部電極層を形成する工程を含む発光素子の製造方法。
本発明によれば、製造工程を簡略化しながら、導電層であるn側内部電極層及びp側内部電極層におけるバリの発生を防止することができ、信頼性の高い発光素子を簡便かつ容易に製造することができる。
本発明の実施の形態1で製造される発光素子の概略平面図である。 図1AのA−A’線断面図である。 図1Bの発光素子における絶縁層の構成を説明するためのM部分の概略断面拡大図である。 図1Aの発光素子の製造方法を説明するための概略断面製造工程図である。 本発明の実施の形態2で製造される発光素子の概略平面図である。
以下、本発明に係る発光素子の製造方法を実施するための形態を詳細に、図面を参照しながら説明する。各図面が示す部材の大きさ、厚み、位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称又は符号は、原則として同一又は同質の部材を示しており、詳細説明を適宜省略する。
発光素子において、「上面」とは、電極、例えば、n側内部電極層、p側内部電極層、n側外部電極層、p側外部電極層等が配置されている面を指し、「下面」とは、上面とは反対側の面を指す。
各層は、その表面に一部の領域を有し、この一部の領域以外の領域の全部又は一部を他の領域ということがある。
本発明の実施形態に係る発光装置の製造方法は、
(A)n型半導体層と、p型半導体層とを有する半導体積層体を準備し、
(B)この半導体積層体の上面側に、第1絶縁層を形成し、
(C)この第1絶縁層の一部の領域上にレジスト層を形成し、
(D)このレジスト層上から第1絶縁層上にわたって金属層を形成し、
(E)レジスト層を除去して金属層をパターニングし、n側内部電極層及びp側内部電極層を形成する工程を含む。
これらの一連の工程を行うことにより、第1絶縁層を介して半導体積層体と接続された電極を形成することができる。
特に、工程(B)での第1絶縁層を形成する前に、(A’)n型半導体層及びp型半導体層上に、それぞれオーミック電極層を形成することが好ましい。
この場合、工程(B)によって形成する第1絶縁層にも開口を形成することが好ましい。この開口を通して、オーミック電極層を金属層に接続させることができる。
これらの一連の工程を行うことにより、第1絶縁層を介して半導体積層体と接続され、かつ、オーミック電極層と内部電極層(n側内部電極層及びp側内部電極層)とからなる電極を形成することができる。
(A)半導体積層体の準備
まず、半導体積層体を準備する。
半導体積層体は、例えば、発光素子として機能し得る積層体であり、MIS接合、PIN接合、PN接合などのホモ構造、ヘテロ結合又はダブルヘテロ結合のいずれであってもよい。なかでも、半導体積層体は、n型半導体層と、このn型半導体層の一部の領域上に形成されたp型半導体層とを有することが好ましく、特に、n型半導体層と、発光層と、p型半導体層とがこの順に積層されて構成されるものが好ましい。
発光層は、活性層ともいい、量子効果が生ずる薄膜に形成された単一量子井戸構造、多重量子井戸構造のいずれでもよい。n側半導体層p側半導体層半導体層の種類、材料は特に限定されるものではなく、例えばInXAlYGa1-X-YN(0≦X、0≦Y、X+Y≦1)等の窒化ガリウム系の半導体材料が好適に用いられる。これらのn型半導体層、発光層及びp型半導体層はいずれも、単層であってもよいし、2層以上の多層又は超格子等の積層構造であってもよい。
n型半導体層、発光層及びp型半導体層ならびに半導体積層体の厚みは、特に限定されず、意図する特性、使用する材料等によって適宜調整することができる。
半導体積層体は、通常、基板上に積層される。基板の材料としては、サファイア(Al23)、スピネル(MgA124)等の絶縁性基板;炭化ケイ素(SiC)、ZnS、ZnO、Si、GaAs、ダイヤモンド及び窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物基板が挙げられる。
基板は、その表面に島状又はストライプ状の凹凸を有していてもよい(図1B参照)。
(A’)オーミック電極層の形成
オーミック電極層を、半導体積層体の上面側に、つまり、n型半導体層及びp型半導体層上にそれぞれ形成する。例えば、オーミック電極層を、n型半導体層では他の領域上に、p型半導体層では一部の領域上にそれぞれ形成することが好ましい。オーミック電極層としては、特に限定されず、半導体層とオーミックコンタクトを取り得る電極材料のいずれをも用いることができる。例えば、ニッケル(Ni)、チタン(Ti)、タングステン(W)、白金(Pt)、ロジウム(Rh)、パラジウム(Pd)、バナジウム(V)、クロム(Cr)、ニオブ(Nb)、亜鉛(Zn)、タンタル(Ta)、モリブデン(Mn)、ハフニウム(Hf)、アルミニウム(Al)、銀(Ag)、銅(Cu)等の金属又はこれらの合金;亜鉛、インジウム、スズ、ガリウム及びマグネシウムからなる群から選択される少なくとも1種の元素を含む導電性酸化物等が挙げられる。導電性酸化物としては、ITO、ZnO、IZO、GZO、In23及びSnO2等が挙げられる。
オーミック電極層は、半導体積層体(つまり、発光層)からの光を効率的に取り出すために、透光性導電膜によって形成されていることが好ましい。ここで透光性とは、発光層から出射される光を、50%以上、60%以上、70%以上、80%以上透過させる性質を意味する。例えば、上述した導電性酸化物の単層膜又は積層膜が挙げられる。なかでも、導電性及び透光性の観点からITOが好ましい。
オーミック電極層は、真空蒸着法、イオンプレーティング法、イオン・ベーパー・デポジション(IVD)法、スパッタリング法、プラズマ蒸着法、化学的気相成長(CVD)法等の公知の方法によって形成することができる。また、オーミック電極層を所望の形状にパターニングする場合には、フォトリソグラフィ及びドライエッチング又はウェットエッチング工程、リフトオフ法等の公知の方法を利用することができる。
オーミック電極層の厚みは特に限定されるものではなく、意図する特性等によって適宜調整することができる。
オーミック電極層の大きさ及び形状は、特に限定されるものではなく、通常、オーミック電極層は、電流をそれぞれ半導体層の面内全体に均一に供給するために、上述した導電性酸化物のような透光性を有する材料によって形成されるものであれば、半導体積層体の上面と同じ又はそれよりも若干小さい大きさ、半導体積層体の上面と同様の形状又は相似形状とすることが好ましい。
オーミック電極層は、半導体積層体におけるn側半導体層又はp側半導体層の一方のみに形成してもよいが、n側半導体層及びp側半導体層の双方にそれぞれ形成することが好ましい。以下、n側半導体層及びp側半導体層にそれぞれ形成するオーミック電極層を、n側オーミック電極層及びp側オーミック電極層ということがある。
(B)第1絶縁層の形成
第1絶縁層を、半導体積層体の上面側に形成する。
第1絶縁層は、例えば、基板、絶縁材料、導電材料、半導体のいずれの上に形成してもよい。特に、本発明では、少なくとも一部を、上述したオーミック電極層上に形成することが好ましい。
第1絶縁層は、Ti、Zr、Nb、Ta、Alからなる群より選択された少なくとも一種の元素を含む酸化物又は窒化物によって形成することができる。なかでも、酸化ニオブ、酸化チタン、酸化アルミニウム、酸化ジルコニウム及び酸化タンタルからなる群から選択される少なくとも1種によって形成することが好ましい。
第1絶縁層は、これらの特定の材料から形成された単層構造を意味する。ただし、これらの特定の材料から形成された単層構造の層を、後述するレジスト層と接触する面に配置する限り、その下方(膜厚方向)に、これらの特定の材料からなる層及び/又はこれら特定の材料以外からなる層が単層又は積層構造で配置されていてもよい。
例えば、第1絶縁層を、2種以上の誘電体を複数層積層させた多層構造膜からなるDBR(distributed Bragg reflector:分布ブラッグ反射)型構造の最表面層として形成することが好ましく、一組の誘電体を交互に複数組積層させた多層構造膜からなるDBR型構造の最表面層として形成することがより好ましい。ここでの第1絶縁層、つまり、最表面層の厚みは、例えば、以下の式に準じて適宜調整することができる。
DBR型構造の最表面層以外の層は、例えば、Si、Ti、Zr、Nb、Ta、Alからなる群より選択された少なくとも一種の元素を含む酸化物又は窒化物が挙げられる。
また、第1絶縁層を、2種以上の誘電体の複数層と金属反射層とを積層させた多層構造膜の最表面層としてもよい。例えば、図2に示すように、一組の誘電体(低屈折率層12及び高屈折率層13)の複数組と金属反射層15とを積層させた多層構造膜8からなるDBR型構造の最表面層として、第1絶縁層8aを形成してもよい。つまり、一組の誘電体を交互に複数組積層させた多層構造膜の上又は間に、オーミック電極層と後述する内部電極層との接続に影響しないように絶縁された状態で金属反射層を配置してもよい。
多層構造膜の上に金属反射層を形成する場合、金属反射層の上には、上述した最表面層(つまり、第1絶縁層8a)に、Ti、Zr、Nb、Ta、Alからなる群より選択された少なくとも一種の元素を含む酸化物又は窒化物を配置した単層構造又は多層構造の絶縁膜を配置することが好ましい。
また、多層構造膜の間に金属反射層を配置する場合、その間の2以上に配置してもよいが、最表面に近い側の間に1つのみ配置することが好ましい。
金属反射層の直下の層(例えば、高屈折率層13)は、第1絶縁層8aの最表面層と同様に、Ti、Zr、Nb、Ta、Alからなる群より選択された少なくとも一種の元素を含む酸化物又は窒化物によって形成する絶縁層20とすることが好ましい。
このような金属反射層としては、例えば、Al、Ag等の反射率の高い金属又は合金によって、単層又は積層構造の層として形成することができる。Alを単独で用いる場合、高出力の発光素子を得ることができる。また、Al合金としては、Alを主成分(50atom%以上を含有する)としたCu、Ag、Pt、Si等との合金が挙げられる。なかでも、AlとCuとの合金(AC)、AlとSiとCuとの合金(ASC)を用いる場合、Alのマイグレーションを抑制することができ、高信頼性の発光素子を得ることができる。
金属反射層を積層構造とする場合には、反射率の高い金属又は合金は、最下層に配置することが好ましい。
金属反射層をAl、Ag等で形成する場合、その上には、Al、Agの腐食防止の効果等を有する絶縁又は導電材料を積層させることが好ましい。このような積層構造としては、例えば、Al合金/Tiの2層構造、Al合金/SiO2/Tiの3層構造等が挙げられる。
金属反射層は、DBR型構造の間(好ましくは、DBR型構造の最表面に近い側)に形成されるため、半導体積層体からDBRを透過した光を反射させることができる。DBRは、所定入射角の光を全反射するため反射による損失が少ないという利点があるが、光の入射角が大きい場合には光の反射率が低下するという欠点がある。一方、金属反射層は、光を反射可能な入射角度範囲及び/又は波長範囲に依存しないという利点がある。従って、DBRと金属反射層とを組み合わせることにより、入射光をより効率よく反射させることができる。
誘電体の多層構造膜とする場合、通常、一方の誘電体の屈折率n、他方の誘電体の屈折率n、発光層から発光される光の波長をλとすると、一方の誘電体の厚みd及び他方の誘電体の厚みdは、
=λ/(4n) (1)
=λ/(4n) (2)
とすることが好ましい。よって、最表面に配置する絶縁層の厚みは、これに準じて適宜調整することが好ましい。例えば、10nm〜500nm程度が挙げられる。
金属反射層の厚みは、特に限定されるものではなく、例えば、100nm〜5μm程度が挙げられる。
第1絶縁層は、開口を有することが好ましい。
開口は、n型半導体層の他の領域上及びp型半導体層の一部領域上にそれぞれ配置することが好ましい。特に、上述したように、オーミック電極層上に開口の一部が配置されていることが好ましい。これによって、後述する内部電極層をオーミック電極層と接続することができる。開口は、第1絶縁層を厚み方向に貫く貫通孔である。このような開口は、オーミック電極層上以外のところに形成してもよい。
開口の形状は、例えば、平面形状を円形、楕円形、多角形等とすることができ、その大きさ、数、レイアウト等は適宜設定することができる。例えば、1つのみ、複数例で及び/又は複数行で、あるいは複数列及び複数行で規則的に又はランダムに配置することができる。複数の開口を形成する場合には、例えば、開口の平均直径は、5μm〜15μm程度が好ましい。開口の平面形状が、例えば、楕円である場合には長径と短径の平均値、正方形である場合には、正方形の面積と同じ面積を有する円の直径を指す。開口の間隔は、例えば、開口の平均直径の2〜8倍程度が好ましい。
第1絶縁層は、例えば、真空蒸着法、イオンプレーティング法、イオン・ベーパー・デポジション(IVD)法等、スパッタリング法、ECRスパッタリング法、プラズマ蒸着法、化学的気相成長(CVD)法、ECR−CVD法、ECR−プラズマCVD法、EB法、ALD法等の公知の方法によって形成することができる。
第1絶縁膜の開口は、例えば、フォトリソグラフィ及びドライエッチング又はウェットエッチング工程等の公知の方法によって形成することができる。
このような特定材料からなる第1絶縁層を、後述する内部電極層及び場合によっては金属反射層の直下に配置することにより、これら内部電極層及び金属反射層の形成に利用されるレジスト層に対して、意図する適切なオーバーハング形状を与えることができ、このようなオーバーハング形状によって、これら内部電極層及び金属反射層の縁部に発生しやすいバリを確実に防止することが可能となる。
(C)レジスト層の形成
レジスト層を第1絶縁層上に形成する。
ここでのレジスト層は、当該分野で通常使用されているフォトレジスト組成物からなる層を指す。具体的には、ノボラック−ジアゾナフトキノン(DNQ)系フォトレジスト、ポジ型フォトレジスト、ネガ型フォトレジスト、化学増幅型フォトレジスト、光架橋型フォトレジスト、光重合型フォトレジスト等に分類される、種々の材料からなるフォトレジスト組成物から形成することができる。これらのフォトレジスト組成物は、市販品のいずれをも用いることができる。レジスト層は、スクリーン塗布法、スピン塗布法、ロールコーティング法、ラミネーター法、ディップコーティング法、スプレーコーティング法等の種々の方法によって積層することができる。
レジスト層の厚みは特に限定されるものではなく、パターン形成する部材の膜厚以上である必要があり、好ましくはパターン形成する部材の膜厚の2倍以上、例えば、0.5μm〜10μm程度が好ましく、1μm〜5μm程度がより好ましい。
レジスト層は、第1絶縁層の少なくとも一部の領域上に開口を有することが好ましい。開口は、フォトリソグラフィ及びエッチング法を利用して所定の形状にパターニングすることによって形成することができる。
例えば、レジスト層に、所定の形状に開口を有したマスク又は所定の形状を被覆するマスクを利用して露光を行う。この際の露光量は、10mJ〜50mJ程度の範囲から適宜設定することが好ましい。露光前後に、任意の温度及び時間でベークを行ってもよい。
その後、レジスト層の露光部又は非露光部に存在するレジストを溶解する現像液を用いた浸漬現像又はスプレー現像等により、所定形状にパターニングする。ここで用いる現像液は、用いるレジストの種類によって適宜選択することができる。例えば、TMAH(TetraMethyl Ammonium Hydroxide)、TBAH(TetraButyl Ammonium Hydroxide)等が挙げられる。例えば、レジストとしてノボラック系樹脂を用いた場合は、現像液としてTMAHを用いることが好ましい。
レジスト層の開口の大きさ、形状等は特に限定されるものではなく、開口の少なくとも一部の縁部が、第1絶縁層の上に配置されていることが好ましく、開口の縁部の全周が第1絶縁層の上に配置されていることがより好ましい。つまり、開口は、第1絶縁層の一部をその内側に含むことが好ましい。また、開口は、第1絶縁層に形成された貫通孔(つまり、開口)をその内部に含むことがより好ましい。
本発明では、上述した特定材料からなる第1絶縁層の上にレジスト層を形成し、レジスト層の開口の縁部を第1絶縁層の上に配置するため、レジスト層の開口側面において意図するオーバーハングを形成することができる。ここでの意図するオーバーハングの程度は、レジスト層が上述した第1絶縁層上に形成されている限り、主としてレジスト層への露光条件、レジスト層の厚みによって精度よく制御することができる。
このような特定材料からなる第1絶縁層上における、レジスト層の開口側面のオーバーハングは、後述する内部電極層を形成する際に、つまり、金属層(内部電極層の材料)を形成した後にリフトオフ法を用いてパターニングすることによって、開口内に配置した金属層と、レジスト層上に配置した金属層とを確実に分離する。言い換えると、レジスト層の開口側面への金属層の付着を極力抑えることができる。特に、レジスト層の開口下方において、開口内から開口側面への金属層の繋がりを防止する。これによって、レジスト層と一緒に、その上に存在する金属層を確実に除去することができる。その結果、内部電極層によって形成された電極の縁部に発生しやすいバリを確実に防止することができる。また、バリを除去するエッチング、研磨等の煩雑な工程を省略することができ、製造工程を簡便なものとすることができる。さらに、バリを除去することなく、その上方に絶縁膜を介して、後述する外部電極層とは絶縁されるべき導電層等を配置しても、バリに起因する短絡を確実に防止することが可能となる。
(D)金属層の形成
工程(C)で得られた半導体積層体の上に、金属層を形成する。
金属層は、レジスト層上から第1絶縁膜上にわたって形成する。また、レジスト層が上述したように開口を有する場合、レジスト層の開口内(つまり、第1絶縁膜上の一部の領域上)に、金属層(内部電極層の材料)を形成する。従って、金属層を、レジスト層上及びレジスト層の開口内に加えて、レジスト層から露出した領域(第1絶縁層上の他の領域)及び第1絶縁層の開口内に形成することになる。金属層は、上述したオーミック電極層の材料と同様のものを用いて形成することができる。なかでも、金属又は合金の単層又は積層構造が好ましい。
金属層は、オーミック電極層において例示した成膜方法と同様の方法によって形成することができる。なかでも、スパッタ法、蒸着法を利用することが好ましい。
金属層の厚みは特に限定されるものではなく、求められる特性等によって適宜調整することができる。例えば、レジスト層の厚みが3μm〜4μm程度の場合、50nm〜1μm程度が好ましく、0.1μm〜0.5μm程度がより好ましい。
金属層が、n型半導体層に接続されるn側内部電極層を構成する場合、オーミック電極層側からTi/Rh/Ti、Ti/Pt/Au、Ti/Rh/Au等からなる多層膜によって形成することが好ましい。
金属層が、p型半導体層に接続されるp側内部電極層を構成する場合、p型半導体層の略全面に形成されたオーミック電極層側から、Ti/Rh/Ti、Ti/Pt/Au、Ti/Rh/Au等からなる多層膜によって形成することが好ましい。
さらに、金属層の表面(オーミック電極とは反対側の面)には、後述する第2絶縁層と同じ材質からなる絶縁膜を連続して形成することが好ましい。これによって、後述する工程において金属層に積層される第2絶縁層との密着性を高めることができる。また、金属層の表面に異物が付着するのを軽減することができる。なお、連続して形成とは、金属層と第2絶縁層とを同じ成膜装置内で形成することを意味する。例えば、後述する第2絶縁層にSiO2を用いる場合、金属層及び絶縁膜は、スパッタ装置を利用して、オーミック電極層側からTi/Rh/Ti/SiO2、Ti/Pt/Au/SiO2、Ti/Rh/Au/SiO2等からなる多層膜として形成することができる。
(E)金属層のパターニング
上述したように形成した金属層を、レジスト層を除去することによってパターニングする。この場合、リフトオフ法を利用することができる。リフトオフ法とは、金属層の一部であって、レジスト層上に配置された金属層を、レジスト層を溶解し得る現像液によって、レジスト層とともに除去し、同時に、レジスト層の開口内にのみ金属層のパターンを残す方法を指す。従って、このパターニングによって、所定形状のn側内部電極層及びp側内部電極層を形成することができる。
このような方法によって、レジスト層上に配置された金属層を確実に除去することができ、かつレジスト層の開口側面に存在し得る金属層の残存を防止することができる。その結果、レジスト層の開口内にのみ内部電極層を形成することができ、内部電極層の縁部におけるバリの発生を回避することができる。
内部電極層は、半導体積層体におけるn型半導体層又はp型半導体層の一方のみに形成してもよいが、n型半導体層及びp型半導体層の双方にそれぞれ形成することが好ましい。本明細書では、n型半導体層及びp型半導体層にそれぞれ形成する内部電極層を、n側内部電極層及びp側内部電極層という。
このような金属層のパターニングによって、オーミック電極層及び内部電極層からなる電極を形成することができる。
本発明の発光素子の製造方法では、上述した工程の後、電極上に、第2絶縁層を介して外部電極層をさらに形成することが好ましい。
第2絶縁層は、絶縁膜によって形成されていればよく、例えば、酸化膜、窒化膜、酸化窒化膜からなるものが挙げられる。なかでも、Nb25、TiO2、SiO2、Al23、ZrO2等の単層又は積層膜とすることができる。また、上述したDBR型構造を有するものでもよい。このような第2絶縁層は、上述した第1絶縁層と同様に形成することができる。
第2絶縁層は、通常、内部電極層の上に配置された貫通孔を有しており、この貫通孔を通して後述する外部電極層が、内部電極層と接続される。貫通孔の大きさ、形状及び数等は、上述した第1絶縁層に形成するものと同様のものが例示される。
また、このような第2絶縁層によって、外部電極層の表面を、略平坦又は略面一とすることができる。そのために、第2絶縁層の厚みは、例えば、0.1μm〜20μm程度が好ましく、0.5μm〜10μm程度がより好ましい。
外部電極層は、発光素子を実装する際に、実装基板と電気的な接続をとるための電極である。
外部電極層は、上述したn側内部電極層及びp側内部電極層を構成する材料と同様の材料を用いて形成することができる。例えば、外部電極層は、半導体層側から順にTi、Pt、Au又はTi、Ni、Au膜が積層した積層膜で形成することができる。
外部電極層は、半導体積層体におけるn型半導体層又はp型半導体層の一方のみに形成してもよいが、上述したように、発光素子を構成する半導体積層体のn型半導体層及びp型半導体層にそれぞれ接続されるn側内部電極層及びp側内部電極層とそれぞれ電気的に接続されることが好ましい。
n側外部電極層及びp側外部電極層は、n側内部電極層又はp側内部電極の全面と接触して、電気的に接続されていてもよいが、上述したように、第2絶縁層を介して、その一部において、n側内部電極層又はp側内部電極層と電気的に接続されている。
例えば、n側外部電極層は、n型半導体層と電気的に接続されたn側内部電極層の上面の一部と接続し、さらに、第2絶縁層を介して、p側内部電極層上の一部を被覆している。
また、p側外部電極層は、p型半導体層と電気的に接続されたp側内部電極層の上面に接続され、第2絶縁層を介して、n側内部電極層上の一部を被覆している。
通常、n側内部電極層は、p側内部電極層よりも、その上面が低い。つまり、その上面が半導体積層体側に配置されている。従って、n側内部電極層上の一部と接続されたn側外部電極層及びn側内部電極層上の一部を被覆するp側外部電極層は、その一部(下面)が、n側内部電極層が配置されている溝部に入り込んでおり、その上面には、若干の窪みが存在する。ただし、この窪みは、n側外部電極層及びp側外部電極層を実装基板に実装する際、実装基板への実装に利用される接合部材(例えば、半田など)の厚み変動によって、発光装置を実装基板に水平に実装し得る程度の凹凸又は高低差を有するのみである。本発明では、この程度の窪みを有する面を、略平坦、言い換えれば、略面一となっていると称し、「略平坦」、「略面一」とは、この程度の高低差を許容することを意味する。
n側外部電極層及びp側外部電極層は、通常、それぞれ、n側内部電極層及びp側内部電極層が配置された部位にのみ配置されていればよいが、それぞれ、n型半導体層の上方からp型半導体層の上方にわたって配置されることが好ましい。これにより、熱伝導を増大させることができ、熱抵抗を低減させることが可能となる。また、n型半導体層の上方に位置する部位において、若干の凹みが生じるが、n側外部電極層及びp側外部電極層の表面において若干の凹みを有することにより、その表面積が増大し、熱伝導を顕著に向上させることができる。
このように、n側内部電極層及び/又はp側内部電極層等の電極の上に、第2間絶縁層を介してこれら電極とは異なる極性の導電層(n側外部電極層又はp側外部電極層)が配置される場合には、内部電極層の縁部に上述したバリが存在すると、バリが第2絶縁層を突き抜けて外部電極層に電気的接触をもたす、リーク電流を生じるなどの不具合を発生させることがある。
しかし、上述したように、内部電極層のバリの発生を確実に防止することができる場合には、内部電極層上に異なる極性の外部電極層が配置されても、バリに起因する短絡及びリーク電流の発生を確実に回避することができる。その結果、信頼性の高い発光素子を製造することができる。
n側外部電極層及びp側外部電極層は、発光素子の一面(つまり、実装面)において、異なる面積を占有していてもよいが、同一面積又は略同一面積であることが好ましい。例えば、一方の外部電極層の面積が他方の外部電極層の面積の±10%以内であることが好ましい。
以下に本発明に係る発光素子の製造方法の実施形態を、図面を参照しながら具体的に説明する。
<実施の形態1>
この実施の形態で製造される発光素子は、半導体積層体と、後述するn側電極及びp側電極と、これらn側電極及びp側電極とそれぞれ接続されたn側外部電極層及びp側外部電極層とを備える。
このような発光素子は、通常、平面視が矩形又は略矩形である。ここで略矩形とは、四隅の角が90±10度程度の角度の変動が許容されることを意味する。
発光素子は、図1A及び図1Bに示したように、n型半導体層3と、発光層4と、p型半導体層5とが順に積層された半導体積層体6と、
半導体積層体6の上面、つまりp型半導体層5の上面で、p型半導体層5に接続されたp側電極と、
半導体積層体6の上面のp側半導体層5の一部が、半導体積層体6の内側において溝状に除去されて、n型半導体層3が露出し、その露出したn型半導体層3の上面で、n型半導体層3に接続されたn側電極とを有する。
なお、半導体積層体6は、通常、サファイア基板等の基板2の上に形成されている。基板2の表面には、ストライプ状の凹凸が形成されている。
n側電極は、n型半導体層3の上面にオーミックコンタクトしたn側オーミック電極層7aと、n側オーミック電極層7aの一部を被覆する絶縁性の多層構造膜8を介してn側オーミック電極層7aと電気的に接続されたn側内部電極層9aとからなる。
p側電極は、p型半導体層5の上面にオーミックコンタクトしたp側オーミック電極層7bと、p側オーミック電極層7bの一部を被覆する絶縁性の多層構造膜8を介してp側オーミック電極層7bと電気的に接続されたp側内部電極層9bとからなる。
この絶縁性の多層構造膜8には貫通孔が複数形成されており、その貫通孔を通じて、n側オーミック電極層7aとn側内部電極層9aとが電気的に接続されており、p側オーミック電極層7bとp側内部電極層9bとが電気的に接続されている。
n側内部電極層9a及びp側内部電極層9bの上には、それぞれn側内部電極層9a及びn側内部電極層9bの上に開口10aを有する第2絶縁膜10(SiO、厚み:約1μm)が形成されている。この第2絶縁膜10の上には、n側内部電極層9a上に配置する開口10aを介して、n側内部電極層9aに接続されたn側外部電極層11aが形成されている。p側内部電極層9b上に配置する開口10aを介して、p側内部電極層9bに接続されたp側外部電極層11bが形成されている。
n側外部電極層11aは、n側内部電極層9a上から、p型半導体層5の上に配置するp側内部電極層9bの上にわたって配置している。p側外部電極層11bは、p側内部電極層9b上から、n型半導体層3の上に配置するn側内部電極層9aの上にわたって配置している。
このような発光装置は、以下の方法によって製造することができる。
(A)半導体積層体の準備
表面に凹凸を有するサファイア基板2上に、例えば、InXAlYGa1-X-YN(0≦X、0≦Y、X+Y≦1)からなるn型半導体層3、発光層4及びp型半導体層5を積層する。1つの発光素子を構成する半導体積層体の内側において、一部領域のp型半導体層5と発光層4とを除去し、n型半導体層3を露出させる。
(A’)オーミック電極層の形成
半導体積層体6の上面側において、n型半導体層3及びp型半導体層5とそれぞれオーミック接続されるn側オーミック電極層7a及びp側オーミック電極層7bを形成する。ここでは、例えば、ITO(厚み:約0.1μm)をスパッタ法によって成膜する。
(B)第1絶縁層の形成
n側オーミック電極層7a及びp側オーミック電極層7bが形成されたサファイア基板2の上に、絶縁性の多層構造膜8を形成する。
絶縁性の多層構造膜8として、例えば、図2に示したように、n側オーミック電極層7a又はp側オーミック電極層7bの上に、SiO2膜からなる絶縁層20(厚み:約0.5μm)を介して、低屈折率層12と高屈折率層13とが1組となって交互に積層された誘電体((Nb25/SiO2)n、nは1〜20の整数、厚み:約50nm/約90nm)からなるDBR構造14、所定形状にパターニングされた金属反射層15であるアルミニウム膜(厚み:約0.2μm)とを形成する。これらの上には、第1絶縁層8aとして、これらの全面を被覆するNb25膜(厚み:約50nm)を形成する。なお、アルミニウム膜は、上下面及び側面の全面が絶縁体又は誘電体で被覆されており、後述するn側内部電極層及びp側内部電極層に対して絶縁性が確保された形態で配置されている。
これらの膜は、例えば、スパッタ法によって公知の条件を組み合わせて成膜することができる。
第1絶縁層8aが最表面層に形成された絶縁性の多層構造膜8は、n側オーミック電極層7a上に1つの貫通孔が形成されており、p側オーミック電極層7b上に、複数の貫通孔が形成されている。貫通孔は、フォトレジスト及びエッチング工程によって形成することができる。
(C)レジスト層の形成
まず、図3(a)に示したように、得られた第1絶縁層8a上にノボラック系樹脂を主成分とするレジスト層を約4μm積層する。
次いで、図3(b)に示すように、レジスト層17に対して、フォトリソグラフィ法及びエッチング法を利用して、所定の形状に、つまり、後述する内部電極層との接続のための開口17aを有する形状に、形成する。具体的には、レジスト層に、所定の形状に開口を有したマスクを利用して、プロキシミティー・アライナーを用いて露光を行う。この際の露光量を約30mJとした。露光後に、約100℃で数分間ベークを行う。その後、全面に露光を行う。この際の露光量は約200mJとした。
その後、レジスト層の露光部又は非露光部に存在するレジストを溶解する現像液TMAHを用いた浸漬現像を行う。
なお、レジスト層17の開口17aの全周にわたって第1絶縁層8aが露出しており、開口17a内には、第1絶縁層8aに形成された貫通孔を含んでいる(図示せず)。
ここでのレジスト層17における開口17aは、用いるレジスト層の種類、厚み等を調整して、側面において、意図するオーバーハング(図3(b)中、X)を形成する。ここでの意図するオーバーハングXは、側面の上方から中央付近において、レジスト層の肩部が比較的大きい鋭角(90度に近い、80度以上)を構成するようにその側面が内側に直線状に徐々に入りこんでいる。中央付近よりも底面側(例えば、底面から1/3程度の高さ)では、その側面が上方よりもより急激に内側に入り込む形状を有している。
(D)金属層の形成
図3(c)に示したように、レジスト層17の開口17a内及びレジスト層17上に内部電極層9を形成する。内部電極層9は、例えば、スパッタ法によって、オーミック電極層側からTi/Rh/Ti(厚み:約1.5nm/約500nm/約10nm)によって形成する。
この際、上述したようなオーバーハングを有するレジスト層17の開口内では、開口側面の下方におけるレジスト層側面の急峻な入り込みによって、金属層(内部電極層の材料)が適度にその側面側に入り込む。加えて、開口側面の中央から上方において、適度な傾斜によって、金属層の積層を抑制して、レジスト層17上に積層された金属層と確実に分離することができる。つまり、レジスト層17の開口17a側面への金属層の付着を極力抑えることができる。
(E)金属層のパターニング
図3(d)に示したように、リフトオフ法を用いて金属層をパターニングすることによって、内部金属層を形成する。ここでリフトオフ法に用いる溶剤は、例えば、剥離液などを用い、超音波洗浄を行うことによってレジスト層及びその上の金属層を共に除去する。このような現像によって、金属層のパターニングを行い、所定形状の内部電極層9を形成する。
このようなリフトオフ法では、レジスト層上に配置された金属層を確実に除去することができる。特に、レジスト層17の開口17a下方において、開口内から開口側面への金属層の繋がりに起因する内部電極層の残存を発生させることを防止する。これによって、レジスト層と一緒に、その上に存在する金属層を確実に除去することができ、内部電極層の縁部に発生しやすいバリを確実に防止することができる。その結果、バリを除去するエッチング、研磨等の煩雑な工程を省略することができ、製造工程を簡便なものとすることができる。
また、バリを除去することなく、後述するように、その上方に第2絶縁層を介して、後述する内部電極層とは絶縁されるべき外部電極層等を配置しても、バリに起因する短絡を確実に回避することができる。
(F)第2絶縁膜及び外部電極層の形成
得られた内部電極層上に、第2絶縁膜を介して外部電極層をさらに形成する。
第2絶縁膜は、例えば、SiO2(厚み:約1μm)によって、n側内部電極層上及びp側内部電極層上にそれぞれ貫通孔を有して形成する。ここでの貫通孔は、n側内部電極層及び/又はp側内部電極層と外部電極層との電気的な接続を可能とする程度の大きさ及び数とする。
外部電極層は、上述したスパッタ法等、さらにフォトレジスト及びエッチング法等を利用して、形成することができる。
<実施の形態2>
この実施の形態で製造される発光素子は、図4に示すように、絶縁性の多層構造膜18として、低屈折率層と高屈折率層とが交互に積層された1組の誘電体(Nb25/SiO)n、厚み:約50nm/約90nm、図2参照)を含み、これらの最表面に第1絶縁層18aとしてNb25膜(厚み:約50nm)を配置すること、n側オーミック電極層7aとn側内部電極層9aとの間及びp側オーミック電極層7bとp側内部電極層9bとの間にバリアとしてRhからなる厚み約50nmのバリア層19を配置すること以外は実施の形態1における発光素子と同様の構造を有し、同様の製造方法によって製造することができる。
本発明に係る発光素子の製造方法は、各種発光装置、特に、照明用光源、LEDディスプレイ、液晶表示装置などのバックライト光源、信号機、照明式スイッチ、各種センサ及び各種インジケータ、動画照明補助光源、その他の一般的な民生品用光源等に好適に利用することができる。
2 サファイア基板
3 n型半導体層
4 発光層
5 p型半導体層
6 半導体積層体
7a n側オーミック電極層
7b p側オーミック電極層
8a 第1絶縁層
8、18 多層構造膜
9a n側内部電極層
9b p側内部電極層
9 内部電極層
10 第2絶縁層
11a n側外部電極層
11b p側外部電極層
12 低屈折率層
13 高屈折率層
14 DBR構造
15 金属反射層
17 レジスト層
17a 開口
19 バリア層
20 絶縁層

Claims (9)

  1. n型半導体層と、該n型半導体層の一部の領域上に形成されたp型半導体層と、を有する半導体積層体を準備し、
    該半導体積層体の上面側に、Ti、Zr、Nb、Ta、Alからなる群より選択された少なくとも一種の元素を含む酸化物又は窒化物によって、前記n型半導体層の他の領域上及び前記p型半導体層上でそれぞれ部分的に開口する第1絶縁層を形成し、
    該第1絶縁層の上面のうち一部の領域に接するように、高さ方向において上面と底面との中間に位置する中央部から前記上面までの間に位置する第1側面と、前記中央部から前記底面までの間に位置する第2側面を有し、前記底面に対する前記第2側面の傾斜は前記底面に対する前記第1側面の傾斜より小さいレジスト層を形成し、
    前記レジスト層上、前記第1絶縁層の他の領域上及び前記第1絶縁層の開口内に、金属層を形成し、
    前記レジスト層を除去して、n側内部電極層及びp側内部電極層を形成する工程を含むことを特徴とする発光素子の製造方法。
  2. さらに、前記n側内部電極層上に、第2絶縁層を介して、前記p型半導体層と電気的に接続されたp側外部電極層を形成する請求項1に記載の発光素子の製造方法。
  3. さらに、前記p側内部電極層上に、第2絶縁層を介して、前記n型半導体層と電気的に接続されたn側外部電極層を形成する請求項1又は2に記載の発光素子の製造方法。
  4. 前記n側内部電極層及びp側内部電極層に接続され、かつ第2絶縁層を介して前記n型半導体層の上方から前記p型半導体層の上方に亘ってそれぞれ配置されたn側外部電極層及びp側外部電極層を形成する請求項1に記載の発光素子の製造方法。
  5. 前記第1絶縁層を形成する前に、前記n型半導体層の他の領域及び前記p型半導体層上に、それぞれオーミック電極層を形成し、
    前記第1絶縁層の開口を通して前記金属層を前記オーミック電極層に接続させる請求項1から4のいずれか1つに記載の発光素子の製造方法。
  6. 前記第1絶縁層を、2種以上の誘電体を複数層積層させた多層構造膜の最表面層とする請求項1から5のいずれか1つに記載の発光素子の製造方法。
  7. 前記第1絶縁層を、2種以上の誘電体の複数層と金属反射膜とを積層させた多層構造膜の最表面層とする請求項1から6のいずれか1つに記載の発光素子の製造方法。
  8. 前記第1絶縁層を、Nb25によって形成する請求項6又は7に記載の発光素子の製造方法。
  9. 前記レジスト層は、ノボラック系樹脂を主成分として含む請求項1から8のいずれか1つに記載の発光素子の製造方法。
JP2013235775A 2013-11-14 2013-11-14 発光素子の製造方法 Active JP6252123B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013235775A JP6252123B2 (ja) 2013-11-14 2013-11-14 発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013235775A JP6252123B2 (ja) 2013-11-14 2013-11-14 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2015095617A JP2015095617A (ja) 2015-05-18
JP6252123B2 true JP6252123B2 (ja) 2017-12-27

Family

ID=53197804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013235775A Active JP6252123B2 (ja) 2013-11-14 2013-11-14 発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP6252123B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015114590B4 (de) * 2015-09-01 2020-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauteils
CN114068786B (zh) * 2021-10-26 2024-03-19 厦门三安光电有限公司 发光二极管
CN116487502B (zh) * 2023-06-25 2023-09-12 晶能光电股份有限公司 倒装led芯片及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4459321A (en) * 1982-12-30 1984-07-10 International Business Machines Corporation Process for applying closely overlapped mutually protective barrier films
JP2895888B2 (ja) * 1989-12-20 1999-05-24 三洋電機株式会社 発光ダイオードアレイ
JP5045336B2 (ja) * 2007-04-16 2012-10-10 豊田合成株式会社 半導体発光素子
JP4367531B2 (ja) * 2007-06-06 2009-11-18 ソニー株式会社 発光素子における電極構造の形成方法、及び、積層構造体の形成方法
US8330181B2 (en) * 2007-06-15 2012-12-11 Rohm Co., Ltd. Semiconductor light-emitting device
JP2009164423A (ja) * 2008-01-08 2009-07-23 Nichia Corp 発光素子
TWI384650B (zh) * 2008-07-18 2013-02-01 Lextar Electronics Corp 發光二極體晶片的製造方法
JP2011119491A (ja) * 2009-12-04 2011-06-16 Showa Denko Kk 半導体発光素子、電子機器および発光装置
JP2012142401A (ja) * 2010-12-28 2012-07-26 Showa Denko Kk 半導体チップの製造方法および半導体ウエハの分割方法
JP6056150B2 (ja) * 2011-04-08 2017-01-11 日亜化学工業株式会社 半導体発光素子
JP5949294B2 (ja) * 2011-08-31 2016-07-06 日亜化学工業株式会社 半導体発光素子
JP5639626B2 (ja) * 2012-01-13 2014-12-10 シャープ株式会社 半導体発光素子及び電極成膜方法
JP5929714B2 (ja) * 2012-11-07 2016-06-08 日亜化学工業株式会社 半導体発光素子
JP6176025B2 (ja) * 2013-09-25 2017-08-09 日亜化学工業株式会社 金属膜の形成方法及び発光素子の製造方法

Also Published As

Publication number Publication date
JP2015095617A (ja) 2015-05-18

Similar Documents

Publication Publication Date Title
JP6176025B2 (ja) 金属膜の形成方法及び発光素子の製造方法
JP5929714B2 (ja) 半導体発光素子
JP5989810B2 (ja) 半導体装置およびその製造方法
JP5743806B2 (ja) 窒化物半導体発光素子、窒化物半導体発光装置、及び窒化物半導体発光素子の製造方法
JP6288912B2 (ja) 発光素子
WO2013051326A1 (ja) 窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法
TW202107732A (zh) 發光二極體及其製作方法、發光裝置
CN102694085B (zh) 制造iii族氮化物半导体发光元件的方法
WO2019111913A1 (ja) 半導体発光素子およびそれを用いた表面実装デバイスならびにそれらの製造方法
JP6601243B2 (ja) 発光素子及びその製造方法
JP6252123B2 (ja) 発光素子の製造方法
JP2015177087A (ja) 半導体発光装置とその製造方法
CN113921676B (zh) 发光二极管及发光模块
CN109860349A (zh) 一种led芯片及其制造方法
JP6248604B2 (ja) 半導体発光素子及びその電極形成方法
JP2018085432A (ja) 発光素子の製造方法
CN113594330B (zh) 一种led及其制备方法
JP2015035510A (ja) 発光素子
JP6423234B2 (ja) 半導体発光素子およびその製造方法
CN112420891A (zh) 发光二极管芯片及其制作方法
JP2016100489A (ja) 半導体発光素子の製造方法
JP5974808B2 (ja) 半導体発光素子
CN104103729A (zh) 发光二极管及其制作方法
CN113921672B (zh) 发光二极管及发光模块
JP2014120716A (ja) 半導体発光装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171113

R150 Certificate of patent or registration of utility model

Ref document number: 6252123

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250