CN109860349A - 一种led芯片及其制造方法 - Google Patents
一种led芯片及其制造方法 Download PDFInfo
- Publication number
- CN109860349A CN109860349A CN201910137304.5A CN201910137304A CN109860349A CN 109860349 A CN109860349 A CN 109860349A CN 201910137304 A CN201910137304 A CN 201910137304A CN 109860349 A CN109860349 A CN 109860349A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- region
- high resistance
- electrode area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明提供了一种LED芯片及其制造方法,包括:提供衬底,并在衬底的一侧表面形成外延结构,外延结构至少包括依次形成在衬底表面的第一半导体层、量子阱发光层和第二半导体层;在透明导电层表面形成第一电极区镂空的Mesa光刻图形,对第一电极区的透明导电层进行刻蚀,对第一电极区的外延结构进行干法刻蚀;在透明导电层表面形成第二电极区镂空的第一光刻图形,对第二电极区的透明导电层进行刻蚀;在第二电极区或在第一电极区和第二电极区形成高阻介质层;在第一电极区形成第一电极,在第二电极区形成第二电极,从而可以采用高阻介质层代替电流阻挡层,进而可以避免电流阻挡层被击碎而导致电极脱落的问题。
Description
技术领域
本发明涉及发光二极管技术领域,更具体地说,涉及一种LED芯片及其制造方法。
背景技术
现有技术中公开了一种具有电流阻挡层的LED芯片,如图1所示,该LED芯片包括衬底10以及依次生长在衬底10上的外延结构11、电流阻挡层12、透明导电层13、金属电极14以及钝化保护层15,其主要通过设置绝缘的电流阻挡层12,来避免电流集中在金属电极14的正下方,造成电流拥堵效应。
但是,由于常见的作为电流阻挡层12的材料为SiO2,而SiO2的膜层特性会导致电流阻挡层12在LED芯片的正常打线过程中被击碎,进而导致金属电极14脱落,影响LED芯片的质量。
发明内容
有鉴于此,本发明提供了一种LED芯片及其制造方法,以解决现有的电流阻挡层在LED芯片的正常打线过程中易被击碎,导致电极脱落的问题。
为实现上述目的,本发明提供如下技术方案:
一种LED芯片的制造方法,包括:
提供衬底,并在所述衬底的一侧表面形成外延结构,所述外延结构至少包括依次形成在所述衬底表面的第一半导体层、量子阱发光层和第二半导体层;
在所述的第二半导体层表面形成透明导电层,在所述透明导电层表面形成第一电极区镂空的Mesa光刻图形,对所述第一电极区的透明导电层进行刻蚀,对所述第一电极区的外延结构进行干法刻蚀,以暴露出所述第一电极区的第一半导体层;
去除所述Mesa光刻图形后,在所述透明导电层表面形成第二电极区镂空的第一光刻图形,并对所述第二电极区的透明导电层进行刻蚀,以暴露出所述第二电极区的第二半导体层;
以所述第一光刻图形为掩膜,在所述第二电极区形成高阻介质层,或,对所述第一光刻图形进行曝光显影形成第一电极区和第二电极区均镂空的第一光刻图形,在所述第一电极区和所述第二电极区形成高阻介质层;
去除所述的第一光刻图形,并在所述的第一电极区形成第一电极,在所述的第二电极区形成第二电极,所述第一电极与所述第一半导体电连接,所述第二电极通过所述透明导电层与所述第二半导体层电连接,并且,在垂直于所述衬底的方向上,所述第一电极完全覆盖所述第一电极区的高阻介质层,所述第二电极完全覆盖所述第二电极区的高阻介质层。
可选地,在所述第一电极区形成第一电极,在所述第二电极区形成第二电极之前,还包括:
在所述透明导电层表面形成钝化层;
在所述钝化层表面形成第二光刻图形,并对所述钝化层进行刻蚀,以去除所述第一电极区和所述第二电极区的钝化层。
可选地,在所述第一电极区形成第一电极,在所述第二电极区形成第二电极包括:
以所述第二光刻图形为掩膜,在所述第一电极区形成第一电极,在所述第二电极区形成第二电极;
或者,去除所述第二光刻图形,在所述钝化层表面形成第三光刻图形,以所述第三光刻图形为掩膜在所述衬底表面形成电极层,去除所述第一电极区和所述第二电极区之外的电极层,在所述第一电极区形成第一电极,在所述第二电极区形成第二电极。
可选地,在所述第一电极区形成第一电极,在所述第二电极区形成第二电极之后,还包括:
在所述第一电极、所述第二电极和所述透明导电层表面形成钝化层;
在所述钝化层表面形成第二光刻图形,并对所述钝化层进行刻蚀,以暴露出所述第一电极和所述第二电极。
可选地,在所述外延结构表面形成透明导电层之前,还包括:
在所述外延结构表面形成电流阻挡层。
可选地,形成高阻介质层包括:
对所述半导体层进行氧化形成高阻介质层;
或者,在所述半导体层表面形成高阻介质层。
一种LED芯片,包括:
衬底和位于所述衬底一侧表面的外延结构、透明导电层、高阻介质层、第一电极和第二电极,所述外延结构至少包括依次位于所述衬底表面的第一半导体层、量子阱发光层和第二半导体层;
所述透明导电层暴露出第一电极区的第一半导体层和第二电极区的第二半导体层;所述高阻介质层位于所述第二电极区的第二半导体层表面或位于所述第一电极区的第一半导体层表面和所述第二电极区的第二半导体层表面;
所述第一电极位于所述第一电极区,所述第二电极位于所述第二电极区,所述第一电极与所述第一半导体层电连接,所述第二电极通过所述透明导电层与所述第二半导体层电连接,并且,在垂直于所述衬底的方向上,所述第一电极完全覆盖所述第一电极区的高阻介质层,所述第二电极完全覆盖所述第二电极区的高阻介质层。
可选地,还包括钝化层;
所述钝化层部分位于所述透明导电层和所述电极之间,所述钝化层表面具有多个通孔,所述电极通过通孔与所述透明导电层电连接;
或者,所述钝化层位于所述电极以及所述透明导电层表面,所述钝化层具有多个通孔,以通过通孔暴露出所述电极。
可选地,还包括位于所述第二半导体层和所述透明导电层之间的电流阻挡层。
可选地,所述高阻介质层为氧化后的半导体层;
或者,所述高阻介质层为氟化镁、氧化铪、氧化铝、氮化硅、氧化钛中一种或多种构成的叠层;
或者,所述高阻介质层为铝、银、金、铂、钛、镍、铬中一种或多种构成的叠层。
与现有技术相比,本发明所提供的技术方案具有以下优点:
本发明所提供的LED芯片及其制造方法,采用非SiO2的高阻介质层代替SiO2的电流阻挡层,不仅通过高阻介质层起到电流阻挡层的作用,即起到避免电流集中在电极的正下方的作用,而且可以避免电流阻挡层被击碎而导致电极脱落的问题。并且,一些高反射率材料制作的高阻介质层还可以提升电极正下方的反射率,提升LED芯片的亮度。此外,本发明中在外延结构表面形成透明导电层之后,在透明导电层表面形成第一电极区镂空的Mesa光刻图形,对第一电极区的透明导电层进行刻蚀,对第一电极区的外延结构进行干法刻蚀,从而可以将透明导电层与Mesa光刻图形的边缘间距控制的很小,进而可以在相同芯片面积下,尽可能的提升芯片的发光面积。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为现有的一种LED芯片的结构示意图;
图2为本发明实施例提供的一种LED芯片的制造方法的流程图;
图3a~图3i为本发明实施例一提供的LED芯片的制造方法的结构流程图;
图4a~图4g为本发明实施例二提供的LED芯片的制造方法的结构流程图;
图5a~图5i为本发明实施例三提供的LED芯片的制造方法的结构流程图;
图6a~图6h为本发明实施例四提供的LED芯片的制造方法的结构流程图。
具体实施方式
以上是本发明的核心思想,为使本发明的上述目的、特征和优点能够更加明显易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供了一种LED芯片的制造方法,如图2所示,包括:
S101:提供衬底,并在衬底的一侧表面形成外延结构,外延结构至少包括依次形成在衬底表面的第一半导体层、量子阱发光层和第二半导体层;
S102:在第二半导体层表面形成透明导电层,在透明导电层表面形成第一电极区镂空的Mesa光刻图形,对第一电极区的透明导电层进行刻蚀,对第一电极区的外延结构进行干法刻蚀,以暴露出第一电极区的第一半导体层;
S103:去除Mesa光刻图形后,在透明导电层表面形成第二电极区镂空的第一光刻图形,并对第二电极区的透明导电层进行刻蚀,以暴露出第二电极区的第二半导体层;
S104:以第一光刻图形为掩膜,在第二电极区形成高阻介质层,或,对第一光刻图形进行曝光显影形成第一电极区和第二电极区均镂空的第一光刻图形,在第一电极区和第二电极区形成高阻介质层;
S105:去除的第一光刻图形,并在的第一电极区形成第一电极,在的第二电极区形成第二电极,第一电极与第一半导体电连接,第二电极通过透明导电层与第二半导体层电连接,并且,在垂直于衬底的方向上,第一电极完全覆盖第一电极区的高阻介质层,第二电极完全覆盖第二电极区的高阻介质层。
可选地,在第一电极区形成第一电极,在第二电极区形成第二电极之前,还包括:在透明导电层表面形成钝化层;
在钝化层表面形成第二光刻图形,并对钝化层进行刻蚀,以去除第一电极区和第二电极区的钝化层。
可选地,在第一电极区形成第一电极,在第二电极区形成第二电极包括:
以第二光刻图形为掩膜,在第一电极区形成第一电极,在第二电极区形成第二电极;
或者,去除第二光刻图形,在钝化层表面形成第三光刻图形,以第三光刻图形为掩膜在衬底表面形成电极层,去除第一电极区和第二电极区之外的电极层,在第一电极区形成第一电极,在第二电极区形成第二电极。
可选地,在第一电极区形成第一电极,在第二电极区形成第二电极之后,还包括:在第一电极、第二电极和透明导电层表面形成钝化层;
在钝化层表面形成第二光刻图形,并对钝化层进行刻蚀,以暴露出第一电极和第二电极。
可选地,在外延结构表面形成透明导电层之前,还包括:
在外延结构表面形成电流阻挡层。
下面结合LED芯片的结构示意图,对本发明提供的LED芯片的制造方法进行说明。
实施例一
首先,提供衬底20,衬底20可以是蓝宝石衬底、硅衬底或碳化硅衬底等半导体衬底。之后,在衬底20的一侧表面形成外延结构21,如图3a所示,该外延结构21至少包括依次生长在衬底20表面的第一半导体层211、量子阱发光层212和第二半导体层213。
本发明实施例中仅以第一半导体层211为N型半导体层,第二半导体层213为P型半导体层为例进行说明,但是,本发明并不仅限于此,在其他实施例中,第一半导体层211还可以为P型半导体层,第二半导体层213还可以为N型半导体层。可选地,P型半导体层为P型氮化镓层,N型半导体层为N型氮化镓层。
当然,本发明实施例中的LED芯片还可包括对N型半导体层和/或P型半导体层中的材料进行优化的材料或增加的材料。具体地,在本发明的一个实施例中,衬底20和第二半导体层213之间还设有缓冲层、非掺杂第一半导体层211、N型掺杂第一半导体层211、发光有源层和电子阻挡层等。
然后,在外延结构21表面形成透明导电层22。可选地,透明导电层22为ITO(Indiumtin oxide,氧化铟锡),厚度为100埃~2000埃。可选地,采用溅镀或蒸镀工艺形成透明导电层22后,还可以对透明导电层22进行合金处理,即采用合金炉管或快速退火炉对透明导电层22进行退火,退火温度在400℃~600℃范围内,退火过程中通入的气体为氮气和氧气。
之后,对透明导电层22进行刻蚀,暴露出第一电极区A1的第一半导体层211的和第二电极区A2的第二半导体层213。
具体地,先利用光刻的方式在透明导电层22表面形成第一电极区A1镂空的Mesa光刻(台阶光刻)图形之后,先采用湿法刻蚀工艺对第一电极区A1的透明导电层22进行刻蚀,然后采用干法刻蚀工艺对第一电极区A1的外延结构21进行刻蚀,暴露出第一电极区A1的第一半导体层211,如图3b所示。可选地,如图3c所示,第一电极区A1的形状为方形或近似方形。其中,第一掩膜的厚度为2μm~4μm,干法刻蚀的深度为0.9μm~2μm。
之后,去除Mesa光刻图形,并再次在透明导电层22表面形成第二电极区A2镂空的第一光刻图形,之后,采用湿法刻蚀工艺对第二电极区A2的透明导电层22进行刻蚀,暴露出第二电极区A2的第二半导体层213,如图3d所示。可选地,如图3e所示,第二电极区A2的形状为圆形或近似圆形。其中,湿法刻蚀的刻蚀溶液为盐酸和氯化铁的混合溶液。
需要说明的是,采用湿法刻蚀工艺对第一电极区A1的外延结构21进行刻蚀时,由于湿法刻蚀工艺不仅会产生纵向刻蚀,也会产生横向刻蚀,因此,会使得透明导电层22的横向面积较小。而采用干法刻蚀工艺对第一电极区A1的外延结构21进行刻蚀时,透明导电层22的横向刻蚀较少,因此,可以相对增大透明导电层22的横向面积即覆盖外延结构21的面积,增大LED芯片的发光面积。
之后,在第一光刻图形的掩盖下,在第二电极区A2形成高阻介质层232,如图3f所示,本实施例中仅以在第二电极区A2形成高阻介质层232为例进行说明,但是,并不仅限于此,也就是说,还可以在第一电极区A1形成高阻介质层231。
可选地,可以采用对第二电极区A2暴露出的第二半导体层213进行氧化的方式形成高阻介质层232。当然,本发明并不仅限于此,在其他实施例中,可以采用溅镀或蒸镀的方式在第二电极区A2暴露出的第二半导体层213表面形成高阻介质层232。可选地,本发明实施例中的半导体层为氮化镓层,氧化后的半导体层为氧化镓。此外,高阻介质层232还可以为氟化镁、氧化铪、氧化铝、氮化硅、氧化钛中一种或多种构成的叠层,或者,高阻介质层232为铝、银、金、铂、钛、镍、铬中一种或多种构成的叠层。
之后,去除第一光刻图形,如图3g所示,在透明导电层22表面形成钝化层24,可选地,钝化层24为材料为SiO2的绝缘层,可选地,钝化层24的厚度为600埃-3000埃。在钝化层24表面形成第二光刻图形,之后采用湿法刻蚀工艺对钝化层24进行刻蚀,形成暴露出第一电极区A1的通孔和暴露出第二电极区A2的通孔,如图3h所示。
之后,以第二光刻胶图形为掩膜,采用蒸镀或溅镀的方式,在第一电极区A1形成第一电极25,在第二电极区A2形成第二电极26,如图3i所示,第一电极25与第一半导体层211电连接,第二电极26通过透明导电层22与第二半导体层213电连接。并且,在垂直于衬底20的方向上,第二电极26完全覆盖第二电极区A2的高阻介质层232。可选地,第一电极25和第二电极26为Cr/Al/Ti/Pt/Au的叠层结构,总厚度为1μm-5μm。
本实施例中,采用高阻介质层代替电流阻挡层,不仅通过高阻介质层起到电流阻挡层的作用,即起到避免电流集中在电极的正下方,而且可以避免电流阻挡层被击碎而导致电极脱落的问题。并且,一些高反射率材料制作的高阻介质层还可以提升芯片的出光效率。此外,采用干法刻蚀工艺对第一电极区的外延结构进行刻蚀,可以相对增大透明导电层的横向面积即覆盖外延结构的面积,增大LED芯片的发光面积。
实施例二
首先,提供衬底20,并在衬底20的一侧表面形成外延结构21,该外延结构21至少包括依次生长在衬底20表面的第一半导体层211、量子阱发光层212和第二半导体层213,参考图3a。
然后,在外延结构21表面形成透明导电层22。利用光刻工艺在透明导电层22表面形成第一电极区A1镂空的Mesa光刻图形,之后,先采用湿法刻蚀工艺对第一电极区A1的透明导电层22进行刻蚀,然后采用干法刻蚀工艺对第一电极区A1的外延结构21进行刻蚀,暴露出第一电极区A1的第一半导体层211,参考图3b。可选地,如图4a所示,本实施例中第一电极区A1的形状为具有圆形凸起的条状。
之后,去除第一掩膜,并再次在透明导电层22表面形成第二电极区A2镂空的第一光刻图形,之后,采用湿法刻蚀工艺对所述第二电极区A2的透明导电层22进行刻蚀,暴露出第二电极区A2的第二半导体层213,参考图3d。可选地,如图4b所示,本实施例中第二电极区A2的形状为叉指状。
之后,对第一光刻图形进行曝光显影,形成第一电极区A1和第二电极区A2都镂空的光刻图形,然后在第一光刻图形的掩盖下,在第一电极区A1形成高阻介质层231,在第二电极区A2形成高阻介质层232,如图4c所示。可选地,可以采用对第一电极区A1暴露出的第一半导体层211进行氧化的方式形成高阻介质层231,对第二电极区A2暴露出的第二半导体层213进行氧化形成高阻介质层232。当然,本发明并不仅限于此,在其他实施例中,可以采用溅镀或蒸镀的方式形成高阻介质层231和高阻介质层232。其中,高阻介质层231和高阻介质层232为氟化镁、氧化铪、氧化铝、氮化硅、氧化钛中一种或多种构成的叠层,或者,高阻介质层231和高阻介质层232为铝、银、金、铂、钛、镍、铬中一种或多种构成的叠层。
之后,去除第一光刻图形,在透明导电层22表面形成钝化层24,并在钝化层24表面形成第二光刻图形,之后采用湿法刻蚀工艺对钝化层24进行刻蚀,形成暴露出第一电极区A1的多个通孔和暴露出第二电极区A2的多个通孔,如图4d和4e所示。
之后,去除第二光刻图形,在钝化层24表面形成负性光刻胶,对负性光刻胶进行曝光显影后形成第三光刻图形,其中,负性光刻胶的厚度为2μm~10μm。以第三光刻图形为掩膜采用蒸镀或溅镀的方式,在衬底表面形成电极层,采用蓝膜撕金的方式去除第一电极区A1和第二电极区A2之外的电极层,在第一电极区A1形成第一电极25,在第二电极区A2形成第二电极26,如图4f和4g所示,第一电极25通过高阻介质层231与第一半导体层211电连接,第二电极26通过透明导电层22与第二半导体层213电连接。在垂直于衬底20的方向上,第一电极25完全覆盖第一电极区A1的高阻介质层231,第二电极26完全覆盖第二电极区A2的高阻介质层232。最后去除第三光刻图形,即可完成LED芯片的制作。可选地,第一电极25和第二电极26为Cr/Al/Ti/Pt/Au的叠层结构,总厚度为1μm-5μm。
实施例三
首先,提供衬底20,并在衬底20的一侧表面形成外延结构21,该外延结构21至少包括依次生长在衬底20表面的第一半导体层211、量子阱发光层212和第二半导体层213,参考图3a。
然后,在外延结构21表面形成电流阻挡层,然后在电流阻挡层表面形成除部分第二电极区A2之外其他部分都镂空的第三光刻图形,采用刻蚀溶液对电流阻挡层进行刻蚀后,形成如图5a和图5b所示的电流阻挡层27,其中电流阻挡层27与第二电极26的部分区域对应设置。可选地,电流阻挡层27的材料为SiO2,厚度为50埃~5000埃,蚀刻溶液为氢氟酸与氟化铵的混合溶液。
之后,在外延结构21表面形成透明导电层22。在透明导电层22表面形成第一电极区A1镂空的Mesa光刻图形,之后,先采用湿法刻蚀工艺对第一电极区A1的透明导电层22进行刻蚀,然后采用干法刻蚀工艺对第一电极区A1的外延结构21进行刻蚀,暴露出第一电极区A1的第一半导体层211,参考图3b。可选地,如图5c所示,本实施例中第一电极区A1的形状为叉指状。
之后,去除Mesa光刻图形,并再次在透明导电层22表面形成第一电极区A1镂空的第一光刻图形,之后,采用湿法刻蚀工艺对第二电极区A2的透明导电层22进行刻蚀,暴露出第二电极区A2的第二半导体层213,参考图3d。可选地,如图5d所示,本实施例中第二电极区A2的形状也为叉指状。其中,湿法刻蚀的刻蚀溶液为盐酸和氯化铁的混合溶液。
之后,对第一光刻图形进行曝光显影形成第一电极区A1和第二电极区A2都镂空的光刻图形,在第一光刻图形的掩盖下,在第一电极区A1形成高阻介质层231,在第二电极区A2形成高阻介质层232,如图5e所示,其中,高阻介质层232与第二电极26的另一部分对应设置。可选地,高阻介质层231和高阻介质层232为采用蒸镀的方式形成的三氧化二铝层。
之后,去除第一光刻图形,在衬底表面形成负性光刻胶,对负性光刻胶进行曝光显影后形成第三光刻图形,其中,负性光刻胶的厚度为2μm~10μm。以第三光刻图形为掩膜采用蒸镀或溅镀的方式,在衬底表面形成电极层,采用蓝膜撕金的方式去除第一电极区A1和第二电极区A2之外的电极层,在第一电极区A1形成第一电极25,在第二电极区A2形成第二电极26,如图5f和5g所示,第一电极25通过高阻介质层231与第一半导体层211电连接,第二电极26通过透明导电层22与第二半导体层213电连接。并且,在垂直于衬底20的方向上,第一电极25完全覆盖第一电极区A1的高阻介质层231,第二电极26完全覆盖第二电极区A2的高阻介质层232。之后去除第三光刻图形。可选地,第一电极25和第二电极26为Cr/Al/Ti/Pt/Au的叠层结构,总厚度为1μm-5μm。
之后,在衬底表面形成钝化层24,并在钝化层24表面形成第二光刻图形,之后采用湿法刻蚀工艺对钝化层24进行刻蚀,形成暴露出至少部分第一电极25的通孔和暴露出至少部分第二电极26的通孔,如图5h和5i所示。
本实施例中,电流阻挡层27与第二电极26的一部分区域对应设置,如与第二电极26的条形区域对应设置,第二高阻介质层24与第二电极26的另一部分区域对应设置,如与第二电极26的圆形区域对应设置,从而不仅可以通过电流阻挡层27和第二高阻介质层24起到避免电流集中在电极的正下方,而且可以通过第二高阻介质层24避免电流阻挡层被击碎而导致电极脱落的问题。
实施例四
首先,提供衬底20,并在衬底20的一侧表面形成外延结构21,该外延结构21至少包括依次生长在衬底20表面的第一半导体层211、量子阱发光层212和第二半导体层213,参考图3a。
然后,在外延结构21表面形成电流阻挡层,然后在电流阻挡层表面形成除部分第二电极区A2之外其他部分都镂空的第三光刻图形,采用刻蚀溶液对电流阻挡层进行刻蚀后,形成如图6a和图6b所示的电流阻挡层27,其中电流阻挡层27与第二电极26的部分区域对应设置。可选地,电流阻挡层27的材料为SiO2,厚度为50埃~5000埃。
之后,在外延结构21表面形成透明导电层22。在透明导电层22表面形成第一电极区A1镂空的Mesa光刻图形,之后,先采用湿法刻蚀工艺对第一电极区A1的透明导电层22进行刻蚀,然后采用干法刻蚀工艺对第一电极区A1的外延结构21进行刻蚀,暴露出第一电极区A1的第一半导体层211,参考图3b。可选地,如图6c所示,本实施例中第一电极区A1的形状为半圆形。
之后,去除Mesa光刻图形,并再次在透明导电层22表面形成第一电极区A1镂空的第一光刻图形,之后,采用湿法刻蚀工艺对所述第二电极区A2的透明导电层22进行刻蚀,暴露出第二电极区A2的第二半导体层213,参考图3d。可选地,如图6d所示,本实施例中第二电极区A2的形状为圆形。
之后,在第一光刻图形的掩盖下,在第二电极区A2形成高阻介质层232,高阻介质层232与第二电极26的另一部分区域对应设置,如图6e所示。
之后,去除第一光刻图形,在透明导电层22表面形成钝化层24,并在钝化层24表面形成第二光刻图形,之后采用湿法刻蚀工艺对钝化层24进行刻蚀,形成暴露出至少部分第一电极25的通孔和暴露出至少部分第二电极26的通孔,如图6f所示。
以第二光刻图形为掩膜,采用蒸镀或溅镀的方式,在第一电极区A1形成第一电极25,在第二电极区A2形成第二电极26,如图6g和6h所示,第一电极25与第一半导体层211电连接,第二电极26通过透明导电层22与第二半导体层213电连接。并且,在垂直于衬底20的方向上,第二电极26完全覆盖第二电极区A2的高阻介质层232。最后去除第二光刻图形,完成LED芯片的制作。
本发明实施例还提供了一种LED芯片,如图3i和4f所示,包括:
衬底20和位于衬底20一侧表面的外延结构21、透明导电层22、高阻介质层231、232、第一电极25和第二电极26,外延结构21至少包括依次位于衬底20表面的第一半导体层211、量子阱发光层212和第二半导体层213;
透明导电层22暴露出第一电极区A1的第一半导体层211和第二电极区A2的第二半导体层213;高阻介质层232位于第二电极区A2的第二半导体层213表面,或,高阻介质层位于第一电极区A1的第一半导体层211表面和第二电极区A2的第二半导体层213表面,即高阻介质层231位于第一电极区A1的第一半导体层211表面,高阻介质层232位于第二电极区A2的第二半导体层213表面。
第一电极25位于第一电极区A1,第二电极26位于第二电极区A2,第一电极25与第一半导体层211电连接,第二电极26通过透明导电层22与第二半导体层213电连接,并且在垂直于衬底20的方向上,第一电极25完全覆盖第一电极区A1的高阻介质层231,第二电极26完全覆盖第二电极区A2的高阻介质层232。
可选地,本发明实施例提供的LED芯片还包括钝化层24;如图3i和4f所示,钝化层24位于透明导电层22表面,即钝化层24部分位于透明导电层22和电极之间;或者,如图5h和6g所示,钝化层24位于电极表面以及透明导电层22表面,钝化层24具有多个通孔,以通过通孔暴露出电极。
可选地,本发明实施例提供的还包括位于第二半导体层213和透明导电层22之间的电流阻挡层27,电流阻挡层27与第二电极26一部分区域对应设置,高阻介质层232与第二电极26的另一部分区域对应设置。
可选地,高阻介质层为氧化后的半导体层;或者,高阻介质层为氟化镁、氧化铪、氧化铝、氮化硅、氧化钛中一种或多种构成的叠层;或者,高阻介质层为铝、银、金、铂、钛、镍、铬中一种或多种构成的叠层。
本实施例中,采用高阻介质层代替电流阻挡层,不仅通过高阻介质层起到电流阻挡层的作用,即起到避免电流集中在电极的正下方,而且可以避免电流阻挡层被击碎而导致电极脱落的问题。并且,一些高反射率材料制作的高阻介质层还可以提升芯片的出光效率。此外,采用干法刻蚀工艺对第一电极区的外延结构进行刻蚀,可以相对增大透明导电层的横向面积即覆盖外延结构的面积,增大LED芯片的发光面积。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种LED芯片的制造方法,其特征在于,包括:
提供衬底,并在所述衬底的一侧表面形成外延结构,所述外延结构至少包括依次形成在所述衬底表面的第一半导体层、量子阱发光层和第二半导体层;
在所述第二半导体层表面形成透明导电层,在所述透明导电层表面形成第一电极区镂空的Mesa光刻图形,对所述第一电极区的透明导电层进行刻蚀,对所述第一电极区的外延结构进行干法刻蚀,以暴露出所述第一电极区的第一半导体层;
去除所述Mesa光刻图形后,在所述透明导电层表面形成第二电极区镂空的第一光刻图形,并对所述第二电极区的透明导电层进行刻蚀,以暴露出所述第二电极区的第二半导体层;
以所述第一光刻图形为掩膜,在所述第二电极区形成高阻介质层,或,对所述第一光刻图形进行曝光显影形成第一电极区和第二电极区均镂空的第一光刻图形,在所述第一电极区和所述第二电极区形成高阻介质层;
去除所述的第一光刻图形,并在所述的第一电极区形成第一电极,在所述的第二电极区形成第二电极,所述第一电极与所述第一半导体电连接,所述第二电极通过所述透明导电层与所述第二半导体层电连接,并且,在垂直于所述衬底的方向上,所述第一电极完全覆盖所述第一电极区的高阻介质层,所述第二电极完全覆盖所述第二电极区的高阻介质层。
2.根据权利要求1所述的方法,其特征在于,在所述第一电极区形成第一电极,在所述第二电极区形成第二电极之前,还包括:
在所述透明导电层表面形成钝化层;
在所述钝化层表面形成第二光刻图形,并对所述钝化层进行刻蚀,以去除所述第一电极区和所述第二电极区的钝化层。
3.根据权利要求2所述的方法,其特征在于,在所述第一电极区形成第一电极,在所述第二电极区形成第二电极包括:
以所述第二光刻图形为掩膜,在所述第一电极区形成第一电极,在所述第二电极区形成第二电极;
或者,去除所述第二光刻图形,在所述钝化层表面形成第三光刻图形,以所述第三光刻图形为掩膜在所述衬底表面形成电极层,去除所述第一电极区和所述第二电极区之外的电极层,在所述第一电极区形成第一电极,在所述第二电极区形成第二电极。
4.根据权利要求1所述的方法,其特征在于,在所述第一电极区形成第一电极,在所述第二电极区形成第二电极之后,还包括:
在所述第一电极、所述第二电极和所述透明导电层表面形成钝化层;
在所述钝化层表面形成第二光刻图形,并对所述钝化层进行刻蚀,以暴露出所述第一电极和所述第二电极。
5.根据权利要求1~4任一项所述的方法,其特征在于,在所述外延结构表面形成透明导电层之前,还包括:
在所述外延结构表面形成电流阻挡层。
6.根据权利要求1所述的方法,其特征在于,形成高阻介质层包括:
对所述半导体层进行氧化形成高阻介质层;
或者,在所述半导体层表面形成高阻介质层。
7.一种LED芯片,其特征在于,包括:
衬底和位于所述衬底一侧表面的外延结构、透明导电层、高阻介质层、第一电极和第二电极,所述外延结构至少包括依次位于所述衬底表面的第一半导体层、量子阱发光层和第二半导体层;
所述透明导电层暴露出第一电极区的第一半导体层和第二电极区的第二半导体层;所述高阻介质层位于所述第二电极区的第二半导体层表面或位于所述第一电极区的第一半导体层表面和所述第二电极区的第二半导体层表面;
所述第一电极位于所述第一电极区,所述第二电极位于所述第二电极区,所述第一电极与所述第一半导体层电连接,所述第二电极通过所述透明导电层与所述第二半导体层电连接,并且,在垂直于所述衬底的方向上,所述第一电极完全覆盖所述第一电极区的高阻介质层,所述第二电极完全覆盖所述第二电极区的高阻介质层。
8.根据权利要求7所述的芯片,其特征在于,还包括钝化层;
所述钝化层部分位于所述透明导电层和所述电极之间,所述钝化层表面具有多个通孔,所述电极通过通孔与所述透明导电层电连接;
或者,所述钝化层位于所述电极以及所述透明导电层表面,所述钝化层具有多个通孔,以通过通孔暴露出所述电极。
9.根据权利要求7或8所述的芯片,其特征在于,还包括位于所述第二半导体层和所述透明导电层之间的电流阻挡层。
10.根据权利要求7所述的芯片,其特征在于,所述高阻介质层为氧化后的半导体层;
或者,所述高阻介质层为氟化镁、氧化铪、氧化铝、氮化硅、氧化钛中一种或多种构成的叠层;
或者,所述高阻介质层为铝、银、金、铂、钛、镍、铬中一种或多种构成的叠层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910137304.5A CN109860349B (zh) | 2019-02-25 | 2019-02-25 | 一种led芯片及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910137304.5A CN109860349B (zh) | 2019-02-25 | 2019-02-25 | 一种led芯片及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109860349A true CN109860349A (zh) | 2019-06-07 |
CN109860349B CN109860349B (zh) | 2020-08-14 |
Family
ID=66898804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910137304.5A Active CN109860349B (zh) | 2019-02-25 | 2019-02-25 | 一种led芯片及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109860349B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110998851A (zh) * | 2019-11-01 | 2020-04-10 | 深圳市汇顶科技股份有限公司 | 芯片电极开窗的方法和芯片 |
CN112366254A (zh) * | 2020-10-27 | 2021-02-12 | 江西圆融光电科技有限公司 | 一种led芯片制备方法及其led芯片 |
CN116387428A (zh) * | 2023-06-02 | 2023-07-04 | 江西兆驰半导体有限公司 | 一种led芯片制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101305477A (zh) * | 2006-01-09 | 2008-11-12 | 首尔Opto仪器股份有限公司 | 具有氧化铟锡层的发光二极管及其制造方法 |
US7982207B2 (en) * | 2007-10-29 | 2011-07-19 | Seoul Opto Device Co., Ltd. | Light emitting diode |
CN107681032A (zh) * | 2017-10-16 | 2018-02-09 | 厦门市三安光电科技有限公司 | 发光二极管及其制作方法 |
-
2019
- 2019-02-25 CN CN201910137304.5A patent/CN109860349B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101305477A (zh) * | 2006-01-09 | 2008-11-12 | 首尔Opto仪器股份有限公司 | 具有氧化铟锡层的发光二极管及其制造方法 |
US7982207B2 (en) * | 2007-10-29 | 2011-07-19 | Seoul Opto Device Co., Ltd. | Light emitting diode |
CN107681032A (zh) * | 2017-10-16 | 2018-02-09 | 厦门市三安光电科技有限公司 | 发光二极管及其制作方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110998851A (zh) * | 2019-11-01 | 2020-04-10 | 深圳市汇顶科技股份有限公司 | 芯片电极开窗的方法和芯片 |
CN110998851B (zh) * | 2019-11-01 | 2023-10-20 | 深圳市汇顶科技股份有限公司 | 芯片电极开窗的方法和芯片 |
CN112366254A (zh) * | 2020-10-27 | 2021-02-12 | 江西圆融光电科技有限公司 | 一种led芯片制备方法及其led芯片 |
CN112366254B (zh) * | 2020-10-27 | 2022-02-22 | 江西圆融光电科技有限公司 | 一种led芯片制备方法及其led芯片 |
CN116387428A (zh) * | 2023-06-02 | 2023-07-04 | 江西兆驰半导体有限公司 | 一种led芯片制备方法 |
CN116387428B (zh) * | 2023-06-02 | 2024-03-15 | 江西兆驰半导体有限公司 | 一种led芯片制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109860349B (zh) | 2020-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105720156B (zh) | 一种发光二极管及其制作方法 | |
CN106129214B (zh) | 一种led芯片的p电极结构、led芯片结构及其制造方法 | |
CN109860349A (zh) | 一种led芯片及其制造方法 | |
CN104752575B (zh) | 一种发光二极管及其制造方法 | |
JP2005136415A (ja) | III−V族GaN系化合物半導体及びそれに適用されるp型電極 | |
WO2019111913A1 (ja) | 半導体発光素子およびそれを用いた表面実装デバイスならびにそれらの製造方法 | |
CN103378244A (zh) | 发光二极管器件及其制造方法 | |
TW201220537A (en) | Semiconductor light emitting device and manufacturing method thereof | |
TW201205857A (en) | Method for manufacturing semiconductor light emitting device | |
WO2021237892A1 (zh) | 一种应用于显示屏的led芯片及其制备方法 | |
CN105720155B (zh) | 一种发光二极管led及其制作方法 | |
CN204441323U (zh) | 倒装led芯片 | |
CN109346564A (zh) | 一种倒装发光二极管芯片的制作方法 | |
CN110571315B (zh) | 一种led芯片及其制作方法 | |
CN116825923A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
JP6252123B2 (ja) | 発光素子の製造方法 | |
CN108538998B (zh) | 一种led芯片及其制作方法 | |
TWI427822B (zh) | 發光二極體及其製作方法 | |
CN110098300A (zh) | 倒装发光二极管芯片和倒装发光二极管芯片制作方法 | |
CN115472729A (zh) | 一种小型发光二极管结构及其制作方法 | |
CN214176057U (zh) | 一种led芯片 | |
CN113437197A (zh) | 一种倒装led芯片及其制作方法 | |
CN210379101U (zh) | 一种抗水解的倒装led芯片 | |
JPH11150302A (ja) | 窒化物半導体発光素子 | |
CN108231961B (zh) | 一种led芯片结构的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |