CN108538998B - 一种led芯片及其制作方法 - Google Patents
一种led芯片及其制作方法 Download PDFInfo
- Publication number
- CN108538998B CN108538998B CN201810296532.2A CN201810296532A CN108538998B CN 108538998 B CN108538998 B CN 108538998B CN 201810296532 A CN201810296532 A CN 201810296532A CN 108538998 B CN108538998 B CN 108538998B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- forming
- mask pattern
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 128
- 239000002184 metal Substances 0.000 claims abstract description 128
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 251
- 239000011241 protective layer Substances 0.000 claims description 12
- 238000003892 spreading Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 description 14
- 229910000510 noble metal Inorganic materials 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 9
- 238000001704 evaporation Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 5
- 239000007769 metal material Substances 0.000 description 4
- 239000010970 precious metal Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明实施例公开了一种LED芯片及其制作方法，该方法包括：提供半导体结构，所述半导体结构包括衬底以及位于所述衬底表面的外延层；在所述半导体结构第一表面形成掩膜图形，所述掩膜图形曝露所述外延层预设区域的表面，所述预设区域用于形成P电极；在所述掩膜图形背离所述半导体结构一侧形成金属层结构，所述金属层结构包括层叠的多层金属层；去除所述金属层结构位于所述掩膜图形表面的部分区域以及所述掩膜图形，仅保留所述金属层结构位于所述预设区域的部分，形成P电极，完成焊盘结构的制作，以缩短生产周期，降低生产成本。
Description
技术领域
本发明涉及LED技术领域，尤其涉及一种LED芯片及其制作方法。
背景技术
LED芯片的焊盘(PAD)在制作时，为保证良好的电性接触，优选采用贵金属材料，但是由于贵金属的成本较高，现有焊盘的制作通常采用贵金属和非贵金属材质混合结构，但是焊盘中的非贵金属材料无法承受退火高温，从而使得现有焊盘的制作方法为先蒸镀一层贵金属层，通过湿法刻蚀和高温退火工艺，形成贵金属组成层，再蒸镀一层非贵金属层，通过湿法刻蚀和退火工艺形成非贵金属组成层，生产周期较长，从而导致LED芯片的生产周期较长。
发明内容
为解决上述技术问题，本发明实施例提供了一种LED芯片及其制作方法，以缩短所述LED的生产周期，降低生产成本。
为解决上述问题，本发明实施例提供了如下技术方案：
一种LED芯片的制作方法，该方法包括：
提供半导体结构，所述半导体结构包括衬底以及位于所述衬底表面的外延层；
在所述半导体结构第一表面形成掩膜图形，所述掩膜图形曝露所述外延层预设区域的表面，所述预设区域用于形成P电极；
在所述掩膜图形背离所述半导体结构一侧以及所述预设区域形成第一金属层结构；
去除所述第一金属层结构位于所述掩膜图形表面的部分区域以及所述掩膜图形，仅保留所述第一金属层结构位于所述预设区域的部分，形成P电极，完成焊盘结构的制作。
可选的，所述外延层包括位于所述衬底表面的发光层以及位于所述发光层背离所述衬底一侧的电流扩展层；
其中，所述电流扩展层为GaP层，掺杂浓度大于3E-19。
可选的，在所述掩膜图形背离所述半导体结构一侧以及所述预设区域形成第一金属层结构包括：
在所述掩膜图形背离所述半导体结构一侧形成第一金属层，所述第一金属层覆盖所述掩膜图形表面以及所述预设区域表面；
在所述第一金属层表面形成第二金属层；
在所述第二金属层表面形成第三金属层。
可选的，所述第一金属层为Cr层，所述第二金属层为Ti层，所述第三金属层为Al层。
可选的，所述第一金属层的厚度取值范围为
包括端点值；所述第二金属层的厚度的取值范围为
包括端点值；所述第三金属层的厚度的取值范围为
包括端点值。
可选的，所述第一金属层为Cr层，所述第二金属层为Ti层，所述第三金属层为Au层。
可选的，所述第一金属层的厚度取值范围为
包括端点值；所述第二金属层的厚度的取值范围为
包括端点值；所述第三金属层的厚度的取值范围为
包括端点值。
可选的，该方法还包括：
在所述P电极表面形成保护层，所述保护层还覆盖所述外延层曝露区域；
在所述半导体结构第二表面形成N电极，所述第二表面为所述第一表面相对的一面；
去除所述保护层。
可选的，所述保护层为二氧化硅层或氮化硅层。
一种LED芯片，包括：
半导体结构，所述半导体结构包括衬底以及位于所述衬底表面的外延层；
位于所述外延层表面预设区域的P电极；
位于所述半导体结构第二表面的N电极；
其中，所述外延层包括位于所述衬底表面的发光层以及位于所述发光层背离所述衬底一侧的电流扩展层；其中，所述电流扩展层为GaP层，优选的，所述电流扩展层掺杂浓度大于3E-19。
与现有技术相比，上述技术方案具有以下优点：
本发明实施例所提供的技术方案，先在所述外延层表面形成掩膜图形，所述掩膜图形曝露所述外延层表面预设区域，然后在所述掩膜图形表面以及所述预设区域形成金属层结构，最后再去除所述金属层结构位于掩膜图形表面的部分以及所述掩膜图形，来形成焊盘结构，从而利用一次负胶剥离工艺代替两次湿法刻蚀工艺，一次退火工艺代替两次退火工艺，大幅度缩短了所述LED芯片的生产周期，降低了所述LED芯片的制作成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一个实施例所提供的LED芯片的制作方法的流程图；
图2-9图为本发明一个实施例所提供的LED芯片制作过程中各结构剖视图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，现有焊盘的制作方法为先蒸镀一层贵金属层，通过湿法刻蚀和高温退火工艺，形成贵金属组成层，再蒸镀一层非贵金属层，通过湿法刻蚀和退火工艺形成非贵金属组成层，生产周期较长，从而导致LED芯片的生产周期较长。
有鉴于此，本发明实施例提供了一种LED芯片的制作方法，如图1所示，该方法包括：
S1：提供半导体结构，如图2所示，所述半导体结构10包括衬底11以及位于所述衬底11表面的外延层12。
可选的，在上述实施例的基础上，在本发明的一个实施例中，所述衬底11为砷化镓(GaAs)衬底，所述LED芯片发出的光为红光和黄光，但本发明对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本发明的一个实施例中，所述外延层12包括位于所述衬底11表面的发光层以及位于所述发光层背离所述衬底11一侧的电流扩展层；其中，所述电流扩展层为GaP层，优选的，所述电流扩展层掺杂浓度大于3E-19(即3*e-19)，以提高所述外延层12与后续形成的焊盘之间的欧姆接触性能，但本发明对此并不做限定，具体视情况而定。
具体的，在上述实施例的基础上，在本发明的一个实施例中，所述外延层12的形成工艺为MOCVD(即Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)，但本发明对此并不做限定，具体视情况而定。
S2：如图3和图4所示，在所述半导体结构10第一表面形成掩膜图形20，所述掩膜图形20曝露所述外延层12预设区域的表面，所述预设区域用于形成P电极30。
具体的，在本发明的一个实施例中，在所述半导体结构10第一表面形成掩膜图形20，所述掩膜图形20曝露所述外延层12预设区域的表面包括：
如图3所示，在所述半导体结构10第一表面形成掩膜层21，所述掩膜层21完全覆盖所述半导体结构10的第一表面，优选的，所述掩膜层21为光刻胶层；
如图4所示，对所述掩膜层21进行光刻、显影，去掉所述掩膜层21对应所述半导体结构10表面待形成P电极30的部分，在所述半导体结构10表面形成掩膜图形20，所述掩膜图形20曝露所述外延层12预设区域的表面，以便于后续在所述预设区域形成P电极。
需要说明的是，在上述实施例的基础上，在本发明的一个实施例中，在在所述半导体结构10第一表面形成掩膜层21还包括：对所述半导体结构10进行清洗，以去除所述半导体结构10表面的杂质。
S3：如图5所示，在所述掩膜图形20背离所述半导体结构10一侧表面以及所述预设区域形成第一金属层结构31，所述第一金属层结构31包括层叠的多层金属层。
具体的，在上述实施例的基础上，在本发明的一个实施例中，所述第一金属层结构31包括层叠的Cr层、Ti层和Al层；相应的，在本发明实施例中，在所述掩膜图形20背离所述半导体结构10一侧形成第一金属层结构31，所述第一金属层结构31包括层叠的多层金属层包括：
在所述掩膜图形20背离所述半导体结构10一侧形成第一金属层，所述第一金属层覆盖所述掩膜图形20表面以及所述预设区域表面，所述第一金属层为Cr层；
在所述第一金属层表面形成第二金属层，所述第二金属层为Ti层；
在所述第二金属层表面形成第三金属层，所述第三金属层为Al层。
可选的，上述实施例的基础上，在本发明的一个实施例中，所述第一金属层的厚度取值范围为
包括端点值；所述第二金属层的厚度的取值范围为
包括端点值；所述第三金属层的厚度的取值范围为
包括端点值。
在本发明的另一个实施例中，所述第一金属层结构包括层叠的Cr层、Ti层和Au层。相应的，在本发明实施例中，在所述掩膜图形20背离所述半导体结构10一侧表面以及所述预设区域形成第一金属层结构，所述第一金属层结构包括层叠的多层金属层包括：
在所述掩膜图形20背离所述半导体结构10一侧形成第一金属层，所述第一金属层覆盖所述掩膜图形20表面以及所述预设区域表面，所述第一金属层为Cr层；
在所述第一金属层表面形成第二金属层，所述第二金属层为Ti层；
在所述第二金属层表面形成第三金属层，所述第三金属层为Au层。
可选的，上述实施例的基础上，在本发明的一个实施例中，所述第一金属层的厚度取值范围为
包括端点值；所述第二金属层的厚度的取值范围为
包括端点值；所述第三金属层的厚度的取值范围为
包括端点值。
需要说明的是，在本发明实施例中，所述第一金属层和所述第二金属层用于和所述外延层12形成良好的欧姆接触，所述第三金属层用于和后续形成电连接线形成良好的欧姆接触。
还需要说明的是，在本发明实施例中，当所述第三金属层为Al电极时，此时，所述P电极全部由非贵金属材质制成，所述LED芯片的制作成本较低，优选的，后续形成的电连接线为Al线；当所述第三金属层为Au电极时，所述LED芯片的可靠性较高，优选的，后续形成的电连接线为Au线，本发明对此并不做限定，具体视所述LED芯片的应用需求而定。
可选的，在上述实施例中，所述第一金属层的形成工艺为蒸镀工艺；所述第二金属层的形成工艺为蒸镀工艺；所述第三金属层的形成工艺为蒸镀工艺，但本发明对此并不做限定，具体视情况而定。
S4：如图6所示，去除所述第一金属层结构31位于所述掩膜图形20表面的部分区域以及所述掩膜图形20，仅保留所述第一金属层结构31位于所述预设区域的部分，形成P电极30，完成焊盘结构的制作。
具体的，在本发明的一个实施例中，去除所述第一金属层结构31位于所述掩膜图形20表面的部分区域以及所述掩膜图形20，仅保留所述第一金属层结构31位于所述预设区域的部分，形成P电极30包括：
利用剥离工艺去除所述第一金属层结构31位于所述掩膜图形20表面的部分，仅保留所述第一金属层结构31位于所述预设区域的部分；
去除所述掩膜图形20。
优选的，利用剥离工艺去除所述第一金属层结构31位于所述掩膜图形20表面的部分包括：在所述第一金属层结构31表面贴附蓝膜；然后撕掉蓝膜，以利用所述蓝膜与所述第一金属层结构31之间的粘结力，去除所述第一金属层结构31位于所述掩膜图形20表面的部分。需要说明的是，在本发明实施例中，在利用剥离工艺去除所述第一金属层结构31位于所述掩膜图形20表面的部分可以执行一次剥离工艺，也可以执行多次剥离工艺，本发明对此并不做限定，只要能将所述第一金属层结构31位于所述掩膜图形20表面的部分去除干净即可。具体的，在本发明的一个实施例中，在利用剥离工艺去除所述第一金属层结构31位于所述掩膜图形20表面的部分时执行两次剥离工艺。
在上述实施例的基础上，在本发明的一个实施例中，当所述掩膜层21为光刻胶时，去除所述掩膜图形20优选利用洗胶液进行去除。
S5：如图7所示，在所述P电极30表面形成保护层40，所述保护层40还覆盖所述外延层12曝露区域；可选的，在本发明的一个实施例中，所述保护层40为二氧化硅层或氮化硅层，优选为二氧化硅层，以降低所述LED芯片的成本。可选的，所述保护层40的形成工艺为沉积工艺的，但本发明对此并不做限定，具体视情况而定。
S6：如图8所示，在所述半导体结构10第二表面形成N电极50，所述第二表面为所述第一表面相对的一面。
具体的，在本发明的一个实施例中，在所述半导体结构10第二表面形成N电极50包括：
在所述半导体结构10的第二表面形成第二金属层结构，可选的，所述第二金属层结构为AuGe合金层或AuGe镍合金层，可选的，所述第二金属层结构的形成工艺为蒸镀，但本发明对此并不做限定，具体视情况而定；
在合金炉中，对所述第二金属层结构进行退火，形成N电极50，以使得所述N电极50与所述半导体结构10之间形成良好的欧姆接触。
可选的，在上述实施例的基础上，在本发明的一个具体实施例中，在合金炉中，对所述第二金属层结构进行退火时退火温度取值范围为370℃-420℃，包括端点值；退火时间为10分钟-20分钟，包括端点值。
可选的，在上述实施例的基础上，在本发明的一个实施例中，所述第二金属层结构的厚度取值范围为
包括端点值。
需要说明的是，在上述实施例的基础上，在本发明的一个实施例中，在所述半导体结构10第二表面形成N电极50之前还包括：
对所述半导体结构10的第二表面进行减薄、清洗，以避免所述LED芯片的厚度过大，并去除所述半导体结构10第二表面的杂质。优选的，所述半导体结构10的减薄工艺为研磨，但本发明对此并不做限定，具体视情况而定。
S7：如图9所示，去除所述保护层40。
相应的，本发明实施例还提供了一种LED芯片，该LED芯片利用上述任一制作方法制作。具体的，在本发明实施例中个，该LED芯片包括：
半导体结构，所述半导体结构包括衬底以及位于所述衬底表面的外延层；
位于所述外延层表面预设区域的P电极；
位于所述半导体结构第二表面的N电极。
可选的，在上述实施例的基础上，在本发明的一个实施例中，所述衬底为砷化镓(GaAs)衬底，所述LED芯片发出的光为红光和黄光，但本发明对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本发明的一个实施例中，所述外延层包括位于所述衬底表面的发光层以及位于所述发光层背离所述衬底一侧的电流扩展层；其中，所述电流扩展层为GaP层，优选的，所述电流扩展层掺杂浓度大于3E-19，以提高所述外延层与后续形成的焊盘之间的欧姆接触性能，但本发明对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本发明的一个实施例中，所述P电极包括层叠的Cr层、Ti层和Al层；在本发明实施例中，所述Cr层的厚度取值范围为
包括端点值；所述Ti层的厚度的取值范围为
包括端点值；所述Al层的厚度的取值范围为
包括端点值。
在本发明的另一个实施例中，所述P电极包括层叠的Cr层、Ti层和Au层。在本发明实施例中，所述Cr层的厚度取值范围为
包括端点值；所述Ti层的厚度的取值范围为
包括端点值；所述Au层的厚度的取值范围为
包括端点值。
本发明实施例所提供的LED芯片中，所述P电极中贵金属的含量较低甚至为零，从而大大降低了所述LED芯片的成本。
由上可知，本发明实施例所提供的LED芯片的制作方法，先在所述外延层表面形成掩膜图形，所述掩膜图形曝露所述外延层表面预设区域，然后在所述掩膜图形表面以及所述预设区域形成金属层结构，最后再去除所述金属层结构位于掩膜图形表面的部分以及所述掩膜图形，来形成焊盘结构，即利用一次负胶剥离工艺代替两次湿法刻蚀工艺，一次退火工艺代替两次退火工艺，大幅度缩短了所述LED芯片的生产周期，降低了所述LED芯片的制作成本。
而且，本发明实施例所提供的LED芯片的制作方法，省去了高温退火工艺，从而避免了所述焊盘中非贵金属无法承受高温退火温度的问题。
此外，本发明实施例所提供的LED芯片的制作方法，利用负胶剥离工艺代替湿法刻蚀工艺，从而避免了湿法刻蚀过程中，由于湿法蚀刻工艺容易受溶液浓度、镀层厚度、作业手法变异影响，导致制作的LED芯片易出现电极侧面腐蚀、焊盘大小一致性差等问题。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种LED芯片的制作方法，其特征在于，该方法包括：
提供半导体结构，所述半导体结构包括衬底以及位于所述衬底表面的外延层；
在所述半导体结构第一表面形成掩膜图形，所述掩膜图形曝露所述外延层预设区域的表面，所述预设区域用于形成P电极；
在所述掩膜图形背离所述半导体结构一侧以及所述预设区域形成第一金属层结构，所述第一金属层结构包括多层金属层，所述多层金属层中的第一金属层和第二金属层用于和所述外延层形成良好的欧姆接触，所述多层金属层中的第三金属层用于和后续形成的电连接线形成良好的欧姆接触；
利用一次剥离工艺，去除所述第一金属层结构位于所述掩膜图形表面的部分区域以及所述掩膜图形，仅保留所述第一金属层结构位于所述预设区域的部分，形成P电极，完成焊盘结构的制作；
其中，所述外延层包括位于所述衬底表面的发光层以及位于所述发光层背离所述衬底一侧的电流扩展层，所述电流扩展层为GaP层，掺杂浓度大于3E-19，以提高所述外延层与所述P电极之间的欧姆接触性能。
2.根据权利要求1所述的制作方法，其特征在于，在所述掩膜图形背离所述半导体结构一侧以及所述预设区域形成第一金属层结构包括：
在所述掩膜图形背离所述半导体结构一侧形成第一金属层，所述第一金属层覆盖所述掩膜图形表面以及所述预设区域表面；
在所述第一金属层表面形成第二金属层；
在所述第二金属层表面形成第三金属层。
3.根据权利要求2所述的制作方法，其特征在于，所述第一金属层为Cr层，所述第二金属层为Ti层，所述第三金属层为Al层。
4.根据权利要求3所述的制作方法，其特征在于，所述第一金属层的厚度取值范围为100Å -500Å，包括端点值；所述第二金属层的厚度的取值范围为50 Å -200 Å，包括端点值；所述第三金属层的厚度的取值范围为20k Å -50k Å，包括端点值。
5.根据权利要求2所述的制作方法，其特征在于，所述第一金属层为Cr层，所述第二金属层为Ti层，所述第三金属层为Au层。
6.根据权利要求5所述的制作方法，其特征在于，所述第一金属层的厚度取值范围为20Å -100Å，包括端点值；所述第二金属层的厚度的取值范围为50 Å -200 Å，包括端点值；所述第三金属层的厚度的取值范围为10k Å -20k Å，包括端点值。
7.根据权利要求1所述的制作方法，其特征在于，该方法还包括：
在所述P电极表面形成保护层，所述保护层还覆盖所述外延层曝露区域；
在所述半导体结构第二表面形成N电极，所述第二表面为所述第一表面相对的一面；
去除所述保护层。
8.根据权利要求7所述的制作方法，其特征在于，所述保护层为二氧化硅层或氮化硅层。
9.一种LED芯片，其特征在于，利用权利要求1-8任一项所述的制作方法制作，包括：
半导体结构，所述半导体结构包括衬底以及位于所述衬底表面的外延层；
位于所述外延层表面预设区域的P电极；
位于所述半导体结构第二表面的N电极；
其中，所述外延层包括位于所述衬底表面的发光层以及位于所述发光层背离所述衬底一侧的电流扩展层；其中，所述电流扩展层为GaP层，所述电流扩展层掺杂浓度大于3E-19，以提高所述外延层与所述P电极之间的欧姆接触性能。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810296532.2A CN108538998B (zh) | 2018-03-30 | 2018-03-30 | 一种led芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810296532.2A CN108538998B (zh) | 2018-03-30 | 2018-03-30 | 一种led芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108538998A CN108538998A (zh) | 2018-09-14 |
| CN108538998B true CN108538998B (zh) | 2021-02-23 |
Family
ID=63481699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810296532.2A Active CN108538998B (zh) | 2018-03-30 | 2018-03-30 | 一种led芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108538998B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112441555A (zh) * | 2019-08-30 | 2021-03-05 | 中国科学院微电子研究所 | 一种微纳金属三维结构的制备方法 |
| CN112951964B (zh) * | 2021-02-23 | 2022-07-15 | 厦门乾照光电股份有限公司 | 一种led芯片及其制作方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298139A (ja) * | 2002-03-29 | 2003-10-17 | Alps Electric Co Ltd | 磁気検出素子 |
| KR100986518B1 (ko) * | 2008-06-16 | 2010-10-07 | 엘지이노텍 주식회사 | 반도체 발광소자 |
| JP2011138913A (ja) * | 2009-12-28 | 2011-07-14 | Citizen Holdings Co Ltd | 半導体発光素子とその製造方法 |
| WO2012077407A1 (ja) * | 2010-12-08 | 2012-06-14 | 日亜化学工業株式会社 | 窒化物系半導体発光素子 |
| CN102130259A (zh) * | 2011-01-14 | 2011-07-20 | 大连美明外延片科技有限公司 | 一种发光二极管芯片的复合电极及其制作方法 |
| CN104134728B (zh) * | 2013-05-03 | 2018-10-09 | 上海蓝光科技有限公司 | 一种发光二极管的制造方法 |
| CN104659175A (zh) * | 2013-11-15 | 2015-05-27 | 晶元光电股份有限公司 | 光电元件及其制造方法 |
| CN105914265B (zh) * | 2016-05-05 | 2018-08-31 | 厦门市三安光电科技有限公司 | 一种GaAs基发光二极管及其制作方法 |
| CN105914269A (zh) * | 2016-06-13 | 2016-08-31 | 南昌凯迅光电有限公司 | 一种具有透明扩展电极结构的发光二极管及其制备方法 |
| CN105895771B (zh) * | 2016-06-13 | 2018-05-29 | 南昌凯迅光电有限公司 | 一种带ito薄膜结构的led芯片及其制备方法 |
| CN106298719A (zh) * | 2016-09-13 | 2017-01-04 | 江苏纳沛斯半导体有限公司 | 金属凸块结构及其形成方法 |
| CN106340574B (zh) * | 2016-11-02 | 2019-07-09 | 山东浪潮华光光电子股份有限公司 | 具有粗化电流扩展层的GaAs基LED芯片及制备方法 |
| CN107195731B (zh) * | 2017-04-14 | 2019-05-24 | 扬州乾照光电有限公司 | 一种正极性高亮度AlGaInP发光二极管及其制造方法 |
| CN108470801B (zh) * | 2018-03-21 | 2020-03-10 | 扬州乾照光电有限公司 | 一种led芯粒及其制作方法 |
-
2018
- 2018-03-30 CN CN201810296532.2A patent/CN108538998B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108538998A (zh) | 2018-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7439091B2 (en) | Light-emitting diode and method for manufacturing the same | |
| CN104617195B (zh) | 一种近红外发光二极管及其生产方法 | |
| TWI422075B (zh) | 覆晶式半導體光電元件之結構及其製造方法 | |
| CN102067346B (zh) | 具有钝化层的半导体发光器件及其制造方法 | |
| CN100428509C (zh) | 半导体发光元件及其制造方法 | |
| CN105914269A (zh) | 一种具有透明扩展电极结构的发光二极管及其制备方法 | |
| CN102694085B (zh) | 制造iii族氮化物半导体发光元件的方法 | |
| US6727167B2 (en) | Method of making an aligned electrode on a semiconductor structure | |
| US20100285622A1 (en) | Light emitting device and method of manufacturing the same | |
| CN108538998B (zh) | 一种led芯片及其制作方法 | |
| CN105702820A (zh) | 表面覆盖ITO的反极性AlGaInP基LED及其制造方法 | |
| TWI703622B (zh) | 用於半導體元件之有效雙金屬觸點形成 | |
| CN109860349A (zh) | 一种led芯片及其制造方法 | |
| US20020173062A1 (en) | Method for manufacturing GaN-based LED | |
| KR20100051933A (ko) | 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법 | |
| CN107910406A (zh) | 薄膜结构的led芯片及其制造方法 | |
| JP2011049609A (ja) | 窒化ガリウム系化合物半導体発光素子およびその負極 | |
| WO2018113327A1 (zh) | 发光二极管及其制作方法 | |
| TW201340397A (zh) | 發光二極體元件及其製造方法 | |
| JPH11150302A (ja) | 窒化物半導体発光素子 | |
| JP5937493B2 (ja) | ＧａＮＬＥＤデバイスの製造方法 | |
| CN108231961B (zh) | 一种led芯片结构的制作方法 | |
| JP2005303252A (ja) | 窒化物発光ダイオードおよびその製造方法 | |
| JP2005203765A (ja) | 窒化ガリウム系化合物半導体発光素子およびその負極 | |
| CN112885938A (zh) | 一种银基键合的反极性GaAs基AlGaInP红光LED芯片的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |