CN105914265B - 一种GaAs基发光二极管及其制作方法 - Google Patents

一种GaAs基发光二极管及其制作方法 Download PDF

Info

Publication number
CN105914265B
CN105914265B CN201610291711.8A CN201610291711A CN105914265B CN 105914265 B CN105914265 B CN 105914265B CN 201610291711 A CN201610291711 A CN 201610291711A CN 105914265 B CN105914265 B CN 105914265B
Authority
CN
China
Prior art keywords
layer
gap
temperature
current extendings
gap current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610291711.8A
Other languages
English (en)
Other versions
CN105914265A (zh
Inventor
郑元宇
郑建森
伍明跃
周启伦
邱财华
罗宵
林峰
李水清
吴超瑜
蔡坤煌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanzhou Sanan Semiconductor Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Priority to CN201610291711.8A priority Critical patent/CN105914265B/zh
Publication of CN105914265A publication Critical patent/CN105914265A/zh
Priority to PCT/CN2017/082169 priority patent/WO2017190622A1/zh
Application granted granted Critical
Publication of CN105914265B publication Critical patent/CN105914265B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

一种GaAs基发光二极管及其制作方法,依次包括衬底,DBR反射层,N型半导体层,量子阱发光层,P型半导体层,过渡层和GaP电流扩展层,其特征在于:所述过渡层包括组分渐变层、低温低速GaP层和界面处理层,所述GaP电流扩展层采用先高温后低温生长方式。过渡层能有效地将位错线压制在界面处;高温GaP电流扩展层,与界面处理层相接,能更进一步地把延伸到界面层上的位错线压制在该高温GaP电流扩展层中,为后续高质量GaP电流扩展层生长提供良好的基础。

Description

一种GaAs基发光二极管及其制作方法
技术领域
本发明涉及半导体光电器件领域,尤其是一种GaAs基发光二极管及其制作方法。
背景技术
近几年,LED飞速发展,在市场上得到广泛的应用。在LED技术领域中,亮度提升一直是研究热点,并取得突破性进展。在GaAs基LED中,主要有通过倒装结构、DBR反射结构或提升电流注入密度等方法提升出光效率。例如:中国专利号201010260023.8中,针对亮度提升,提出了一种具有电流阻塞结构的垂直发光二极管,在电极和图形化的GaP窗口层之间形成以空气为介质的中空电流阻塞结构,减少电流从电极底部扩展,更多电流从GaP窗口层四周扩展,提升外量子效率。
然而,在激烈市场竞争中,为了降低成本,需要不断缩小芯片尺寸,当芯片尺寸小于7mil*7mil(芯片面积低于49mil2),各种已知的提亮LED结构会衍生出其它性能问题,尤其是抗高压ESD性能明显变差。虽然LED亮度得到提升,但是ESD性能变差,容易被击穿,严重影响产品在市场上应用。因此有必要针对ESD性能做研究和提升。
在GaAs基LED结构中,GaP具有高面电导和高透明度的优势,被广泛运用于电流扩展窗口。但缺点是GaP和GaAs之间的晶格失配度高达3.6%,在P型半导体层和GaP界面处产生高密度位错。研究发现,GaP电流扩展层结晶质量直接决定抗ESD性能。为了制备出高质量GaP电流扩展层,人们也研究出各种方法,例如组分渐变方法。该方法已经被广泛运用,然而该结构在小尺寸芯片下,ESD性能变得较差。研究发现,主要原因是采用该过渡方法,仍在界面处产生较多位错线,位错线延伸到GaP电流扩展层,影响结晶质量。
发明内容
为解决上述技术问题,本发明提出一种GaAs基发光二极管及其制作方法,以提升发光二极管抗ESD性能。
本发明提供技术方案为:一种GaAs基发光二极管,依次包括衬底,DBR反射层,N型半导体层,量子阱发光层,P型半导体层,过渡层和GaP电流扩展层,其特征在于:所述过渡层包括组分渐变层、低温低速GaP层和界面处理层,所述GaP电流扩展层包括依次形成高温GaP电流扩展层和低温GaP电流扩展层。
进一步地,首先在P型半导体层上外延一组分渐变薄层材料,然后生长一低温低速GaP层,该层结晶质量较差,目的在于更好压制位错线,再通入PH3对界面进行处理,对界面处形成的悬挂键进行钝化,形成界面处理层,最后生长GaP电流扩展层。生长GaP电流扩展层时,首先生长一高温GaP电流扩展层,通过在界面处理层后生长一高温GaP电流扩展层,与界面处理层相接,能更进一步地将延伸到界面层上的位错线压制在该层中,为后续高质量GaP电流扩展层的生长提供良好基础。最后降温生长所需GaP电流扩展层。
进一步地,所述P型半导体层,可选择GaAs、AlxGayIn1-x-yP、AlxIn1-xP中一种,优先选择AlxIn1-xP,0<x<1。
进一步地,所述组分渐变层材料采用(AlxGa1-x)yIn1-yP ,其中0<x<0.5,0.4<y<1.0。
进一步地,所述(AlxGa1-x)yIn1-yP组分渐变层,x逐渐变小,y逐渐变大。
进一步地,所述组分渐变层,掺杂杂质为Be、Mg、Zn、Cd、C中的一种,优先选择Mg,掺杂浓度介于1.5×1018~4.0×1018cm-3
进一步地,所述组分渐变层的厚度介于150-400nm。
进一步地,所述低温低速GaP层是指在组分渐变层上生长一GaP层。
进一步地,所述低温低速GaP层,掺杂杂质为Be、Mg、Zn、Cd、C中的一种,优先选择Mg,掺杂浓度介于1.5×1018~4.0×1018cm-3
进一步地,所述低温低速GaP层,厚度介于400-1500nm。
进一步地,所述低温低速GaP 层形成后,采用PH3 进行界面处理,形成界面处理层。
进一步地,所述界面处理层,生长时需关闭Ga源流量,保持PH3的流量不变,持续通入2min,且温度渐变上升。
进一步地,所述GaP电流扩展层采用先高温后低温生长方式。
进一步地,所述高温GaP电流扩展层的生长温度比所述低温GaP电流扩展层的生长温度高20-100℃。
进一步地,所述高温GaP电流扩展层的生长温度介于750-790℃之间,厚度介于0.2-1.0μm。
进一步地,所述低温GaP电流扩展层的生长温度介于690-730℃之间,厚度介于2-10μm。
本发明还提供一种GaAs基发光二极管的制作方法:包括:提供一衬底,并在所述衬底上依次制作DBR反射层,N型半导体层,量子阱发光层,P型半导体层,过渡层和GaP电流扩展层,其特征在于:所述过渡层包括组分渐变层、低温低速GaP层和界面处理层,GaP电流扩展层包括高温GaP电流扩展层和低温GaP电流扩展层,依次采用组分渐变、低温低速GaP技术和界面处理技术制备组分渐变层、低温低速GaP层和界面处理层,依次采用高温和低温方式制备高温GaP电流扩展层和低温GaP电流扩展层。
进一步地,所述衬底采用GaAs。
进一步地,所述DBR反射层,优先选择AlxGa1-xAs/AlyGa1-yAs,0<x≤1,0<y<1。
进一步地,所述N型半导体层采用GaAs、AlxGayIn1-x-yP、AlxIn(1-x)P,优先选择AlxIn(1-x)P,0<x<1。
进一步地,所述N型掺杂,掺杂杂质为Si、Sn、S、Se、Te中的一种,优先选择Si掺杂。
进一步地,所述量子阱发光层,选择AlxGayIn1-x-yP,0<x<1,0<y<1。
进一步地,所述P型半导体层位于量子阱发光层上,掺杂杂质为Be、Mg、Zn、Cd、C中的一种,优先选择Mg,掺杂浓度介于0.7×1018cm-3~1.5×1018cm-3
进一步地,所述过渡层位于P型半导体之上。
进一步地,所述低温低速GaP层生长温度介于640-670℃之间,比P型半导体层温度低20-60℃,生长速率介于3-10Å/s。
进一步地,所述GaP电流扩展层采用先高温后低温生长方式。
进一步地,所述GaP电流扩展层位于过渡层之上。
进一步地,所述高温GaP电流扩展层的生长温度介于750-790℃之间,厚度介于0.2-1.0μm。
进一步地,所述低温GaP电流扩展层的生长温度介于690-730℃之间,厚度介于2-10μm。
进一步地,所述GaP电流扩展层,整个生长速率介于25-40Å/s之间。
本发明相对于现有技术,至少包括以下技术效果:通过采用组分渐变、低温低速GaP技术、界面处理技术结合制备过渡层结构,采用高温和低温方式制备GaP电流扩展层。制备的过渡层,能有效地将位错线压制在界面处;制备高温GaP电流扩展层,与界面处理层相接,能更进一步地把延伸到界面层上的位错线压制在该高温GaP电流扩展层中,为后续高质量GaP电流扩展层生长提供良好的基础。该外延结构的LED制备成小尺寸芯片后,抗ESD性能得到明显的提升,解决传统结构的LED在小尺寸条件下ESD性能较差问题。
附图说明
附图用来提供对本发明进一步理解,并且构成说明书的一部分,与本发明实施例一起用于解释本发明,不构成本发明的限制。此外,附图数据是描述概要,不是按比例绘制。
图1为传统结构GaAs基发光二极管结构示意图。
图2本实施例1的发光二极管结构示意图。
图3本实施例2的发光二极管结构示意图。
图4本实施例2的发光二极管温度示意图。
图示说明:
100:衬底,110:DBR反射层,120:N型半导体层,130:量子阱发光层,140:P型半导体层,150:组分渐变层,160:GaP电流扩展层;
200:衬底,210:DBR反射层,220:N型半导体层,230:量子阱发光层,240:P型半导体层,250:过渡层,251:组分渐变层,252:低温低速GaP层,253:界面处理层,260:GaP电流扩展层。
300:衬底,310:DBR反射层,320:N型半导体层,330:量子阱发光层,340:P型半导体层,350:过渡层,351:组分渐变层,352:低温低速GaP层,353:界面处理层,360:GaP电流扩展层,361:高温GaP电流扩展层,362:低温GaP电流扩展层。
具体实施方式
下面结合示意图对本发明进行详细的描述,在进一步介绍本发明之前,应当理解,由于可以对特定的实施例进行改造,因此,本发明并不限于下述的特定实施例。还应当理解,由于本发明的范围只由所附权利要求限定,因此所采用的实施例只是介绍性的,而不是限制性的。除非另有说明,否则这里所用的所有技术和科学用语与本领域的普通技术人员所普遍理解的意义相同。
实施例1
如图2所示,本实施例提供一种GaAs基发光二极管的制作方法,包括以下工艺步骤:采用金属有机化学气相沉积(MOCVD)在衬底200上依次外延生长DBR反射层210、N型半导体层220、量子阱发光层230、P型半导体层240、过渡层250以及 GaP电流扩展层260,其中过渡层250包括组分渐变层251、低温低速GaP层252、界面处理层253,GaP电流扩展层260采用同一生长温度。
本发明描述的GaAs基发光二极管的制作方法,以高纯氢气(H2)作为载气,以三甲基镓(TMGa)、三甲基铝(TMAl)、三甲基铟(TMIn)、砷烷(AsH3)、磷烷(PH3)分别作为Ga、Al、In、As、P源,用硅烷(Si2H6)、二茂镁(Cp2Mg)分别作为N、P 型掺杂剂。具体方法描述,如图2所示:
使用GaAs衬底100。
在GaAs衬底表面脱氧,温度选择650-750度,优先选择700℃,通入AsH3。
在衬底上生长DBR 反射层210,材料选择AlxGa1-xAs/AlyGa1-yAs,0<x≤1,0<y<1。
在DBR反射层210上生长N型半导体层220,材料选择AlxIn(1-x)P,0<x<1,掺杂为Si。
在N型半导体层220之上生长量子阱发光层230,材料选择AlxGayIn1-x-yP,0<x<1,0<y<1。
在量子阱发光层230之上生长P型半导体层240,材料选择AlxIn(1-x)P,0<x<1,掺杂为Mg。
在P型半导体层240上生长组分渐变层251。首先,P型半导体层生长完后,温度和压力保持不变。温度介于660-700℃之间,优择690℃,压力介于60-100Torr,优先选择60Torr。通入Al、Ga,形成(Alx1Ga1-x1y1In1-y1P,接着Al流量逐渐变小,Ga流量逐渐变大,In流量逐渐变小,生长1.5min,形成(Alx2Ga1-x2y2In1-y2P,整个过程流量采用渐变生长方式,选取0<x<0.5,0.4<y<1.0,本实施例选择x1=0.4,y1=0.5,x2=0.2,y2=0.8。由P型半导体层至组分渐变层时,掺杂Mg的流量需进行突变,掺杂浓度为2.5×1018cm-3,厚度约200nm。
接着在组分渐变层251上生长低温低速GaP层252。停止通入Al,Ga、In,保持PH3的流量不变,通入另一路Ga源,将温度突变降低30℃,生长速率控制在5.0Å/s,生长2.5min,厚度为750nm,掺杂Mg的流量再次突变至3.0×1018cm-3
生长完低温低速GaP层252之后,关闭Ga流量,保持PH3的流量持续2min,温度渐变提升60℃,利于界面处理,形成界面处理层253,通过PH3对界面处理,钝化界面处形成的悬挂键,为更好生长GaP型电流扩展层做好准备。
最后在界面处理层253上,生长GaP电流扩展层260。通入Ga源,提升Ga的流量,生长速率提升至30Å/s,温度保持720℃不变,生长出晶格质量好的GaP电流窗口层。如图2所示。
本实施例制作的GaAs基LED外延结构,以4英寸外延片为例,经电极制备,并切割成尺寸5.2mil*5.2mil的小尺寸芯片为评价,在8000V的条件下,ESD通过率高达80%,与传统结构LED相比(8000V通过率仅40%),明显得到提升。研究说明,通过在该过渡层上,能生长出高质量的GaP电流扩展层,提升抗ESD性能。
实施例2
本实施例区别于实施例1在于:GaP电流扩展层采用先高温后低温方式制备。在界面处理层生长完之后,将温度突变上升生长一层高温GaP,再突变降温至所需GaP电流扩展层生长温度进行生长。
如图3和4所示,采用金属有机化学气相沉积(MOCVD)在衬底300上依次外延生长DBR反射层310、N型半导体层320、量子阱发光层330、P型半导体层340、过渡层350以及 GaP电流扩展层360。其中过渡层350包括组分渐变层351、低温低速GaP层352、界面处理层353。GaP电流扩展层包括高温GaP电流扩展层361和低温GaP电流扩展层362。
在界面处理层353上,首先生长高温GaP电流扩展层361。温度由720℃突变提升50℃至770℃,并通入Ga源,提升Ga的流量,生长速率提升至30Å/s,生长3min,厚度约0.54μm,接着突变降低至720℃,再生长所需GaP电流窗口层。生长时间28min,生长厚度约5μm。
本实施例制作的GaAs基LED外延结构,以4英寸外延片为例,经电极制备,并切割成尺寸5.2mil*5.2mil的小尺寸芯片为评价,在8000V的条件下,ESD通过率高达90%,与实施例1相比,进一步提升ESD性能。可见在生长所需的GaP电流扩展层之前,生长一高温GaP电流扩展层,可以更加有效提升ESD性能。藉由生长该高温GaP电流扩展层,更能有效将位错线压制,有利于生长高质量的GaP电流扩展层。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种GaAs基发光二极管,依次包括衬底,DBR反射层,N型半导体层,量子阱发光层,P型半导体层,过渡层和GaP电流扩展层,其特征在于:所述过渡层包括组分渐变层、低温低速GaP层和界面处理层,所述GaP电流扩展层包括依次形成高温GaP电流扩展层和低温GaP电流扩展层,其中低温低速GaP 层形成后,采用PH3进行界面处理,形成界面处理层。
2.根据权利要求1所述的GaAs基发光二极管,其特征在于:所述高温GaP电流扩展层的生长厚度介于0.2-1μm。
3.根据权利要求1所述的GaAs基发光二极管,其特征在于:所述低温GaP电流扩展层的生长厚度介于2-10μm。
4.一种GaAs基发光二极管的制作方法:包括:提供一衬底,并在所述衬底上依次制作DBR反射层,N型半导体层,量子阱发光层,P型半导体层,过渡层和GaP电流扩展层,其特征在于:所述过渡层包括组分渐变层、低温低速GaP层和界面处理层,GaP电流扩展层包括高温GaP电流扩展层和低温GaP电流扩展层,依次采用组分渐变技术、低温低速GaP技术和界面处理技术制备组分渐变层、低温低速GaP层和界面处理层,依次采用高温和低温方式制备高温GaP电流扩展层和低温GaP电流扩展层,其中低温低速GaP 层形成后,采用PH3进行界面处理,形成界面处理层。
5.根据权利要求4所述的GaAs基发光二极管的制作方法,其特征在于:所述低温低速GaP层的生长温度介于640-670℃之间,比P型半导体层温度低20-60℃,压力介于60-100Torr,生长速率介于3-10Å/s。
6.根据权利要求4所述的GaAs基发光二极管的制作方法,其特征在于:所述界面处理层在形成过程中,温度渐变上升。
7.根据权利要求4所述的GaAs基发光二极管的制作方法,其特征在于:所述高温GaP电流扩展层的生长温度比所述低温GaP电流扩展层的生长温度高20-100℃。
8.根据权利要求4所述的GaAs基发光二极管的制作方法,其特征在于:所述高温GaP电流扩展层的生长温度介于750-790℃之间。
9.根据权利要求4所述的GaAs基发光二极管的制作方法,其特征在于:所述低温GaP电流扩展层的生长温度介于690-730℃之间。
CN201610291711.8A 2016-05-05 2016-05-05 一种GaAs基发光二极管及其制作方法 Active CN105914265B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610291711.8A CN105914265B (zh) 2016-05-05 2016-05-05 一种GaAs基发光二极管及其制作方法
PCT/CN2017/082169 WO2017190622A1 (zh) 2016-05-05 2017-04-27 一种 GaAs 基发光二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610291711.8A CN105914265B (zh) 2016-05-05 2016-05-05 一种GaAs基发光二极管及其制作方法

Publications (2)

Publication Number Publication Date
CN105914265A CN105914265A (zh) 2016-08-31
CN105914265B true CN105914265B (zh) 2018-08-31

Family

ID=56752281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610291711.8A Active CN105914265B (zh) 2016-05-05 2016-05-05 一种GaAs基发光二极管及其制作方法

Country Status (2)

Country Link
CN (1) CN105914265B (zh)
WO (1) WO2017190622A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105914265B (zh) * 2016-05-05 2018-08-31 厦门市三安光电科技有限公司 一种GaAs基发光二极管及其制作方法
CN107394017B (zh) * 2017-07-31 2019-02-05 天津三安光电有限公司 发光二极管及其制备方法
CN108538998B (zh) * 2018-03-30 2021-02-23 扬州乾照光电有限公司 一种led芯片及其制作方法
CN110379898B (zh) * 2019-05-22 2020-11-17 华灿光电(苏州)有限公司 发光二极管外延片及其生长方法
CN113451448B (zh) * 2020-03-30 2022-03-25 重庆康佳光电技术研究院有限公司 LED外延结构、其p型GaP层粗化方法及LED芯片
CN112968088A (zh) * 2021-03-10 2021-06-15 扬州乾照光电有限公司 一种倒装红外发光二极管及其制备方法
CN114335276B (zh) * 2022-03-10 2022-05-27 南昌凯捷半导体科技有限公司 一种940nm反极性红外LED外延片及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102447028A (zh) * 2010-10-12 2012-05-09 日立电线株式会社 发光元件
CN102468387A (zh) * 2010-11-18 2012-05-23 昭和电工株式会社 发光二极管

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2344457B (en) * 1998-12-02 2000-12-27 Arima Optoelectronics Corp Semiconductor devices
JP4284862B2 (ja) * 2000-11-24 2009-06-24 日立電線株式会社 発光素子用エピタキシャルウェハ及び発光素子
US20040021142A1 (en) * 2002-07-30 2004-02-05 Li-Hsin Kuo Light emitting diode device
JP2004095827A (ja) * 2002-08-30 2004-03-25 Shurai Kagi Kofun Yugenkoshi 発光ダイオード
JP4150909B2 (ja) * 2003-04-01 2008-09-17 日立電線株式会社 発光ダイオード
JP2009176920A (ja) * 2008-01-24 2009-08-06 Hitachi Cable Ltd AlGaInP系半導体発光素子用エピタキシャルウェハ及びその成長方法
JP2010287818A (ja) * 2009-06-15 2010-12-24 Hitachi Cable Ltd 半導体発光素子用エピタキシャルウェハの製造方法
CN204632793U (zh) * 2015-03-31 2015-09-09 山西南烨立碁光电有限公司 一种发光二极管的新型窗口层结构
CN105914265B (zh) * 2016-05-05 2018-08-31 厦门市三安光电科技有限公司 一种GaAs基发光二极管及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102447028A (zh) * 2010-10-12 2012-05-09 日立电线株式会社 发光元件
CN102468387A (zh) * 2010-11-18 2012-05-23 昭和电工株式会社 发光二极管

Also Published As

Publication number Publication date
WO2017190622A1 (zh) 2017-11-09
CN105914265A (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
CN105914265B (zh) 一种GaAs基发光二极管及其制作方法
CN105226149B (zh) 一种led外延结构及制作方法
JP3968566B2 (ja) 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
US7998773B2 (en) Method of growing semiconductor heterostructures based on gallium nitride
US7186620B2 (en) Method of making substrates for nitride semiconductor devices
US20150176154A1 (en) Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element
JP2001342100A (ja) エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
JP4963816B2 (ja) 窒化物系半導体素子の製造方法および発光素子
CN103474539B (zh) 含有超晶格层的led结构外延生长方法及其结构
CN103811601B (zh) 一种以蓝宝石衬底为基板的GaN基LED多阶缓冲层生长方法
CN114883462B (zh) 发光二极管外延片及其制备方法
CN105070805A (zh) 一种硅基氮化物紫外led外延结构及其实现方法
CN1508284A (zh) Mocvd生长氮化物发光二极管结构外延片的方法
CN105762240B (zh) 一种紫外发光二极管外延结构及其制备方法
CN104319317B (zh) 一种可有效提高p‑GaN空穴注入层质量的外延生产方法
CN108281520A (zh) 一种GaN基LED外延结构及其制备方法
CN111725371B (zh) 一种led外延底层结构及其生长方法
JP2023511822A (ja) マイクロ発光ダイオードのエピタキシャル構造及びその製造方法
CN109802021A (zh) InGaN量子点发光二极管及其制备方法
JP2009023853A (ja) Iii−v族窒化物系半導体基板及びその製造方法、並びにiii−v族窒化物系半導体デバイス
CN105679898B (zh) 具有翘曲调节结构层的led外延结构及其生长方法
CN106887487B (zh) 一种半导体发光器件及其制备方法
CN102201516B (zh) InGaN纳米柱阵列有源区LED及其制备方法
CN105489725B (zh) 一种led芯片结构及制作方法
CN108831972B (zh) GaAs基生长制备复合多量子阱结构的倒装LED方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231025

Address after: Yuanqian village, Shijing Town, Nan'an City, Quanzhou City, Fujian Province

Patentee after: QUANZHOU SAN'AN SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

Address before: 361009 no.1721-1725, Luling Road, Siming District, Xiamen City, Fujian Province

Patentee before: XIAMEN SANAN OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right