JP2001342100A - エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法 - Google Patents

エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法

Info

Publication number
JP2001342100A
JP2001342100A JP2000301301A JP2000301301A JP2001342100A JP 2001342100 A JP2001342100 A JP 2001342100A JP 2000301301 A JP2000301301 A JP 2000301301A JP 2000301301 A JP2000301301 A JP 2000301301A JP 2001342100 A JP2001342100 A JP 2001342100A
Authority
JP
Japan
Prior art keywords
epitaxial growth
substrate
thin film
single crystal
based compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000301301A
Other languages
English (en)
Other versions
JP3946427B2 (ja
Inventor
Joji Nishio
譲司 西尾
Masayuki Ishikawa
正行 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000301301A priority Critical patent/JP3946427B2/ja
Priority to US09/818,843 priority patent/US6627552B1/en
Publication of JP2001342100A publication Critical patent/JP2001342100A/ja
Application granted granted Critical
Publication of JP3946427B2 publication Critical patent/JP3946427B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Abstract

(57)【要約】 【課題】 結晶欠陥が少なく、表面モフォロジーが良好
な、ＧａＮ系化合物半導体単結晶薄膜エピタキシャル成
長用の基板を、効率よく、且つ簡単に得る。 【解決手段】 （イ）バルク結晶基板３０１上に、第１
のＧａＮ系化合物半導体単結晶薄膜３０３をエピタキシ
ャル成長する工程と、（ロ）Ｉｎを含むＧａＮ系化合物
半導体単結晶薄膜３０４をエピタキシャル成長する工程
と、（ハ）第２のＧａＮ系化合物半導体単結晶薄膜３０
５をエピタキシャル成長する工程と、（ニ）第２のＧａ
Ｎ系化合物半導体単結晶薄膜３０５を、バルク結晶基板
３０１から分離し、エピタキシャル成長用基板とする工
程とを少なくとも有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、窒化ガリウム（Ｇ
ａＮ）系化合物半導体単結晶の気相成長技術に係り、特
にエピタキシャル成長用の結晶性の優れたＧａＮ系化合
物半導体単結晶基板の製造方法、及びこのＧａＮ系化合
物半導体単結晶基板を用いた半導体装置の製造方法に関
する。
【０００２】
【従来の技術】近年、ＧａＮ系化合物半導体単結晶を材
料に用いる青色半導体発光素子や電子デバイスが注目を
集めている。ＧａＮ系化合物半導体の結晶を成長させる
方法として、有機金属化合物気相成長法（以下「ＭＯＣ
ＶＤ法」と呼ぶ。）が広く知られている。この方法は基
板を設置した反応容器内に反応ガス（原料ガス）とし
て、アンモニア（ＮＨ３）ガスと共に、有機金属化合物
ガス（以下において「ＭＯガス」という。）を供給し、
基板上に化合物半導体結晶のエピタキシャル成長層を成
長させる方法である。例えばＧａＮのエピタキシャル成
長層を成長させる場合には、III族ガスとしてＭＯガス
のトリメチルガリウム（ＴＭＧ）と、Ｖ族ガスとしてＮ
Ｈ３を使用する場合が多い。
【０００３】このようにして成長させたＧａＮ系化合物
半導体単結晶のエピタキシャル成長層を用いて半導体装
置を製造する為には、エピタキシャル成長層の結晶性を
格段に向上させることが半導体装置の特性改善のために
は不可欠である。
【０００４】例えばＭＯＣＶＤ法を用いてサファイア基
板上に直接成長されたＧａＮ層の表面は、六角形のピラ
ミッド状、或いは六角形状の成長パターンとなり、無数
の凹凸が出来、その表面モフォロジーは極めて悪くなる
欠点がある。表面に無数の凹凸がある表面モフォロジー
の極めて劣悪な半導体の結晶層を使用して例えば青色発
光ダイオード（以下において「ＬＥＤ」という。）等の
半導体装置を作ることは、非常に歩留りが悪く、ほとん
ど不可能であった。
【０００５】このような問題を解決するために、ＧａＮ
系化合物半導体の結晶を成長させる前に、基板上に窒化
アルミニウム（ＡｌＮ）のバッファ層を成長させる方法
（アプライド・フィジックス・レターズ第４８巻、1986
年、第353頁、及び特開平２−２２９４７６号公報参
照）や、ＧａＮのバッファ層を成長させる方法（ジャパ
ニーズ・ジャーナル・オブ・アプライド・フィジックス
第30巻、1991年、第L1715頁、及び特開平４−２９７０
２３号公報参照）が提案されている。この方法は、サフ
ァイア基板上に、成長温度４００〜９００℃の低温で、
膜厚が１０〜１２０ｎｍのバッファ層を設けるものであ
る。この方法はバッファ層の上にＧａＮ層を成長させる
ことによって、ＧａＮ半導体層の結晶性及び表面モフォ
ロジーを改善出来る特徴がある。
【０００６】
【発明が解決しようとする課題】しかしながら前述の方
法は、バッファ層の成長条件が厳しく制限され、しかも
膜厚を非常に精度高く厳密に設定する必要があるため、
非常に原料供給量を少なく制御する必要がある。従っ
て、ＴＭＧ等のＭＯガスをガリウム原料に用いる場合に
はさほどの困難を伴わずに実施することが出来るが、液
体ガリウムに塩化水素（ＨＣｌ）ガスを接触させて塩化
ガリウム（ＧａＣｌ）として供給する方式では、原料供
給量の制御範囲は、ＭＯガスを用いる場合の制御範囲よ
りも遙かに高い供給量範囲となるため、制御性、再現性
が極端に劣る。又、厚膜ＧａＮ系化合物半導体単結晶を
得ようとする場合には、高い成長速度を確保出来る前述
のＧａＣｌを供給する方式が一般的となる。特に最も大
きな利点の一つとして、原料コストが挙げられる。ＭＯ
ＣＶＤ法に比べて２から３桁程度低く抑えることが出来
るという試算もある程である。しかしながら、この方式
で成長させた厚膜ＧａＮ系化合物半導体単結晶の上に形
成するＧａＮ系化合物半導体積層構造の結晶性及び表面
モフォロジーを歩留り良改善することが困難であり、
又、その結晶性及び表面モフォロジーは未だ実用的な半
導体レーザ等を製造するのに供されるには至っておら
ず、格段の結晶性向上が求められていた。特に、「ナノ
パイプ」と呼ばれる比較的大きな結晶欠陥の存在は、半
導体装置の特に信頼性を向上させるときの大きな障害と
なることが広く認識されている。
【０００７】又、このような従来のＧａＮ系化合物半導
体単結晶を用いた半導体装置では、エピタキシャル成長
に用いるサファイア基板は絶縁性基板であり、サファイ
ア基板の裏面より電極を取り出すことは出来ないという
問題があった。このため、表面から所定のコンタクト層
に達する電極取り出し用溝を形成し、ｎ型ＧａＮ系化合
物半導体層とｐ型ＧａＮ系化合物半導体層の両方に対し
て、同一表面側から電極を形成する必要がある。電極取
り出し用溝の形成工程が必要の他、更にこの二つの電極
の両方にワイヤーボンディング接続しなければならなか
った。特に、ＧａＮ系化合物半導体単結晶はエッチング
が困難な材料であり、電極取り出し用溝形成が困難であ
るため、製造工程が複雑となる。又、電極取り出し用溝
を有する構造は、電極取り出し用溝の部分が一定の容積
を占有するので、全体形状を小さくすることが出来ず、
歩留りが低いという問題があった。特に、このような点
は、集積化を行おうとする場合に顕著な障害となる問題
であった。
【０００８】本発明はこのような事情を鑑みてなされた
もので、その目的は、結晶の完全性が高く、表面モフォ
ロジーの優れたエピタキシャル成長用基板を簡単、且つ
短時間に得られるエピタキシャル成長用基板の製造方法
を提供することである。
【０００９】本発明の他の目的は、低比抵抗のエピタキ
シャル成長用基板も簡単に得ることが可能なエピタキシ
ャル成長用基板の製造方法を提供することである。
【００１０】本発明の更に他の目的は、エピタキシャル
成長用基板の上にエピタキシャル成長されるＧａＮ系化
合物半導体単結晶薄膜の欠陥密度が極めて低い半導体装
置の製造方法を提供することである。
【００１１】本発明の更に他の目的は、著しい電気的特
性・光学的特性等の向上が得られる半導体装置の製造方
法を提供することである。
【００１２】本発明の更に他の目的は、オーミック電極
を形成することが容易で、製造工程が簡略され、製造歩
留りの高い半導体装置の製造方法を提供することであ
る。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の特徴は、（イ）バルク結晶基板上
に、第１のＧａＮ系化合物半導体単結晶薄膜をエピタキ
シャル成長する工程（第１工程）と、（ロ）この第１の
ＧａＮ系化合物半導体単結晶薄膜の上にインジウム（Ｉ
ｎ）を含むＧａＮ系化合物半導体単結晶薄膜をエピタキ
シャル成長する工程（第２工程）と、（ハ）このＩｎを
含むＧａＮ系化合物半導体単結晶薄膜の上に、第２のＧ
ａＮ系化合物半導体単結晶薄膜をエピタキシャル成長す
る工程（第３工程）と、（ニ）第２のＧａＮ系化合物半
導体単結晶薄膜を、バルク結晶基板から分離し、エピタ
キシャル成長用基板とする工程（第４工程）とを少なく
とも有するエピタキシャル成長用基板の製造方法である
ことである。
【００１４】ここで、「バルク結晶基板」とは、サファ
イア基板等の融液成長法や、溶液成長法等で成長された
インゴットを、ダイアモンドブレード等で切り出し、所
定の厚さ（例えば、厚さ１００μｍ乃至５００μｍ程
度）に研磨・成形されたウェハである。ＧａＮ系化合物
半導体単結晶薄膜のエピタキシャル成長用基板には、Ｇ
ａＮ系化合物半導体バルク単結晶が理想的ではあるが、
現在良好なＧａＮ系化合物半導体バルク単結晶は、得ら
れていない。そこで、ＧａＮ系化合物半導体単結晶薄膜
のエピタキシャル成長用基板には、上記のサファイア基
板の他に、６Ｈ−炭化珪素（ＳｉＣ）、３Ｃ−ＳｉＣ、
酸化亜鉛（ＺｎＯ）、酸化マグネシウム（ＭｇＯ）等の
バルク結晶基板を使用することが可能である。バルク結
晶基板としてのサファイア基板は、例えば、（ａ）ルツ
ボ中の融液に種子結晶を挿入し、結晶を回転しながら垂
直に引き上げる引き上げ法、（ｂ）ルツボ中に型を設
け、毛細管現象で上昇した融液に種子結晶を接合して、
型上端のエッジで結晶の形状を規制しながら引き上げる
キャピラリー法、（ｃ）原料の微粉末を酸水素火炎中で
溶融し、耐火棒上の種子結晶上に累積させて育成する火
炎溶融法、（ｄ）底部中央に種子結晶を入れたルツボを
熱交換器の上に乗せ、種子結晶を冷却しながら原料を加
熱溶融した後、除冷して結晶を育成する熱交換器法、等
の方法でバルク成長可能である。
【００１５】本発明の第１の特徴に係るエピタキシャル
成長用基板の製造方法によれば、第１工程において第１
のＧａＮ系化合物半導体単結晶薄膜に形成された微小穴
が、第２及び第３工程で埋め込まれて平坦化されるの
で、良好な表面モフォロジーと、良好な結晶の完全性を
有したエピタキシャル成長用基板を得ることが出来る。
従って、このエピタキシャル成長用基板の上にエピタキ
シャル成長されるＧａＮ系化合物半導体単結晶薄膜の欠
陥密度が低減される。
【００１６】本発明の第１の特徴に係るエピタキシャル
成長用基板の製造方法によれば、熱歪みにより、簡単に
エピタキシャル成長用基板を分離出来るので、バルク結
晶基板として堅いサファイア基板を用いた場合であって
も、サファイア基板を研磨する必要も無い。即ち、サフ
ァイア基板等のバルク結晶基板を研磨してエピタキシャ
ル成長用基板を得るのに比して、遙かに短時間で、エピ
タキシャル成長用基板が得られるので、生産性が高い。
【００１７】本発明の第２の特徴は、（イ）バルク結晶
基板上に、第１のＧａＮ系化合物半導体単結晶薄膜をエ
ピタキシャル成長する工程（第１工程）と、（ロ）この
第１のＧａＮ系化合物半導体単結晶薄膜の上にＩｎを含
むＧａＮ系化合物半導体単結晶薄膜をエピタキシャル成
長する工程（第２工程）と、（ハ）このＩｎを含むＧａ
Ｎ系化合物半導体単結晶薄膜の上に、第２のＧａＮ系化
合物半導体単結晶薄膜をエピタキシャル成長する工程
（第３工程）と、（ニ）第２のＧａＮ系化合物半導体単
結晶薄膜を、バルク結晶基板から分離し、エピタキシャ
ル成長用基板とする工程（第４工程）と、（ホ）エピタ
キシャル成長用基板の上に、ＧａＮ系化合物半導体単結
晶薄膜の多層構造をエピタキシャル成長する工程（第５
工程）と、（ヘ）多層構造の最上層のＧａＮ系化合物半
導体単結晶薄膜に対して電極を形成する工程（第６工
程）とを少なくとも有する半導体装置の製造方法である
ことである。
【００１８】本発明の第２の特徴に係る半導体装置の製
造方法の第１工程から第４工程までは、前述の第１の特
徴に係るエピタキシャル成長用基板の製造方法と同じで
ある。即ち、前述の第１の特徴に係るエピタキシャル成
長用基板の製造方法で得られたエピタキシャル成長用基
板の上に、更に第５及び第６工程を付加して、半導体装
置を製造する。第５工程のエピタキシャル成長は、前述
のＭＯＣＶＤ法の他、ハロゲン輸送気相成長法等の他の
気相成長法が採用可能である。更に、分子線エピタキシ
ー法（ＭＢＥ）法、化学線エピタキシー法（ＣＢＥ）
法、原子層エピタキシー法（ＡＬＥ）法、分子層エピタ
キシー法（ＭＬＥ）法等のエピタキシャル成長技術が採
用出来る。
【００１９】本発明の第１の特徴において述べたよう
に、本発明のエピタキシャル成長用基板は、良好な表面
モフォロジーと、良好な結晶の完全性を有している。従
って、このエピタキシャル成長用基板の上に第５工程で
エピタキシャル成長されるＧａＮ系化合物半導体単結晶
薄膜の欠陥密度は極めて低減される。例えば、転位密度
として、従来技術よりも２桁低い１×１０５ｃｍ−２程
度のＧａＮ系化合物半導体単結晶薄膜を得ることが可能
である。
【００２０】本発明の第２の特徴に係る半導体装置の製
造方法によれば、従来技術のように、サファイア基板の
ような絶縁性のバルク結晶基板では無く、低比抵抗のエ
ピタキシャル基板を用いることが出来る。従って、低比
抵抗（高不純物密度）のエピタキシャル基板の裏面に直
接、金属電極をオーミック接触することも可能である。
【００２１】本発明の第２の特徴に係る半導体装置は、
半導体レーザやＬＥＤ等の半導体発光素子、高電子移動
度トランジスタ（ＨＥＭＴ）、ショットキゲート型電界
効果トランジスタ（ＭＥＳＦＥＴ）、金属・絶縁膜・半
導体接合型電界効果トランジスタ（ＭＩＳＦＥＴ）、ヘ
テロ接合バイポーラトランジスタ（ＨＢＴ）、静電誘導
トランジスタ（ＳＩＴ）等の種々の半導体装置に適用可
能である。例えば、本発明の第２の特徴に係る半導体装
置を、青色半導体発光素子とすれば、発光強度が飛躍的
に増大する。更に、エピタキシャル基板の裏面に直接金
属電極をオーミック接触出来るので、１素子当たり１回
のワイヤーボンディングでよくなり、電極取り出し用の
エッチング工程等も省略出来る。このため、製造工程が
非常に簡略化され、生産性が向上する。特に、半導体レ
ーザでは、結晶の完全性が良好なので、室温連続発振時
の寿命が飛躍的に増大する。
【００２２】なお、本発明の第１の特徴に係るエピタキ
シャル成長用基板の製造方法、及び第２の特徴に係る半
導体装置の製造方法において、上記の第４工程は、気相
エッチングにより、Ｉｎを含むＧａＮ系化合物半導体単
結晶薄膜の少なくとも一部を除去し、更にこの後、熱歪
みにより第２のＧａＮ系化合物半導体単結晶薄膜を、Ｉ
ｎを含むＧａＮ系化合物半導体単結晶薄膜の部分で剥離
することが可能である。このため、第３工程においてエ
ピタキシャル成長する第２のＧａＮ系化合物半導体単結
晶薄膜は、Ｉｎを含むＧａＮ系化合物半導体単結晶薄膜
に対する気相エッチングのエッチング速度よりも遅いエ
ッチング速度を有するＧａＮ系化合物半導体単結晶薄膜
であることが好ましい。第２のＧａＮ系化合物半導体単
結晶薄膜を、バルク結晶基板から、気相エッチングで分
離するのが容易になるからである。例えば、第２のＧａ
Ｎ系化合物半導体単結晶薄膜を、ＡｌＧａＮ等のＡｌを
含むＧａＮ系化合物半導体単結晶薄膜とすれば、気相エ
ッチングのときのエッチング選択比を大きくすることが
可能になる。
【００２３】或いは、第２のＧａＮ系化合物半導体単結
晶薄膜の上に、更にＩｎを含むＧａＮ系化合物半導体単
結晶薄膜に対する気相エッチングのエッチング速度より
も遅いエッチング速度を有する第３のＧａＮ系化合物半
導体単結晶薄膜をエピタキシャル成長する工程を有する
ようにしても良い。第２のＧａＮ系化合物半導体単結晶
薄膜を、バルク結晶基板から、気相エッチングで分離す
る際に、表面をエッチング速度の遅い第３のＧａＮ系化
合物半導体単結晶薄膜で被覆することにより、選択的な
エッチングが容易になるからである。例えば、第３のＧ
ａＮ系化合物半導体単結晶薄膜を、ＡｌＧａＮ等のＡｌ
を含むＧａＮ系化合物半導体単結晶薄膜とすれば、気相
エッチングのときのエッチング選択比を大きくすること
が可能になる。更に、ＡｌＧａＮ等のＡｌを含むＧａＮ
系化合物半導体単結晶薄膜のエピタキシャル成長を行う
と、第１工程において第１のＧａＮ系化合物半導体単結
晶薄膜に形成される微小穴の大きさが更に小さくなり、
更に良好な表面モフォロジーが安定して得られる。
【００２４】更に、本発明の第１の特徴に係るエピタキ
シャル成長用基板の製造方法、及び第２の特徴に係る半
導体装置の製造方法において、第１工程に用いるガリウ
ム原料はＭＯガスを用い、第３工程に用いるガリウム原
料は、金属ガリウムのハロゲン系化合物を用いることが
好ましい。ガリウム原料としてのＭＯガスは、冒頭で述
べたＴＭＧの他、トリエチルガリウム（ＴＥＧ）等が使
用可能である。即ち、第１工程は、比較的遅い成長速度
のＭＯＣＶＤ法で、第３工程は、成長速度の速いハロゲ
ン（ハイドライド）輸送気相成長法により行うことが可
能である。ハロゲン輸送気相成長法としては、例えば、
Ｇａ−ＨＣｌ−ＮＨ３系の塩化物（クロライド）輸送気
相成長法が使用可能である。代表的には、成長速度２μ
ｍ／ｈ程度のＭＯＣＶＤ法で第１工程を行い、成長速度
１０μｍ／ｈ乃至６０μｍ／ｈ程度の高速のハロゲン輸
送気相成長法で第３工程を行うことが可能である。この
ように、比較的遅い成長速度で、第１のＧａＮ系化合物
半導体単結晶薄膜のエピタキシャル成長を行い、その上
に高速エピタキシャル成長した第２のＧａＮ系化合物半
導体単結晶薄膜を形成することによって、初期に形成さ
れた微小穴を埋め込んで平坦化出来る。このため、厚さ
３０μｍ乃至５００μｍ程度、好ましくは３０μｍ乃至
３００μｍ程度の所望の厚さで、且つ良好な表面モフォ
ロジーと、良好な結晶の完全性を有したエピタキシャル
成長用基板を短時間で得ることが出来る。より好ましく
は、エピタキシャル成長用基板の厚さを５０μｍ乃至２
００μｍ程度とすれば良い。エピタキシャル成長用基板
の厚さ３０μｍ以下では、機械的強度が問題になる場合
もあり、又、エピタキシャル成長用基板の扱いが困難に
なるからである。エピタキシャル成長用基板の５００μ
ｍ程度を越えると、成長時間が長くなり、生産性」が低
下するので、現実的ではなくなる。又、エピタキシャル
成長用基板の厚さが厚くなると、目的によっては、基板
の抵抗や、キャリアの走行時間等が問題になるので、３
００μｍ程度が好ましい。高速デバイスを形成する場合
は、エピタキシャル成長用基板の厚さを８０μｍ乃至１
００μｍ程度にすれば良い。
【００２５】
【発明の実施の形態】次に、図面を参照して、本発明の
実施の形態を説明する。先ず、最初に、本発明のエピタ
キシャル成長用基板の製造方法に用いる気相成長装置、
及びエピタキシャル成長用基板の製造方法を説明する。
その後、このエピタキシャル成長用基板を用いた半導体
装置の製造方法を第１及び第３の実施の形態として説明
する。以下の図面の記載において、同一又は類似の部分
には同一又は類似の符号を付している。但し、図面は模
式的なものであり、厚みと平面寸法との関係、各層の厚
みの比率等は現実のものとは異なることに留意すべきで
ある。従って、具体的な厚みや寸法は以下の説明を参酌
して判断すべきものである。又図面相互間においても互
いの寸法の関係や比率が異なる部分が含まれていること
は勿論である。又、以下に示す実施の形態の説明は、本
発明の技術思想を具体化するための方法を例示するもの
であって、本発明は、これら例示された成長条件、ＭＯ
ガスの種類、使用する材料等に限定されるものでは無
い。
【００２６】（塩化物輸送・ＭＯＣＶＤ装置）図１は、
本発明のエピタキシャル成長用基板の製造方法に用いる
塩化物輸送・ＭＯＣＶＤ装置の概略構造を示す。この塩
化物輸送・ＭＯＣＶＤ装置は、塩化物輸送気相成長とＭ
ＯＣＶＤ法の両方が連続的に可能な気相成長装置であ
る。
【００２７】図１に示すように、本発明の塩化物輸送・
ＭＯＣＶＤ装置の石英製反応容器２１には、一方のフラ
ンジを介して、ＮＨ３ガス導入管２２、ＨＣｌガス導入
管２３、及びガス導入管２１が導入されている。対向す
る石英製反応容器２１の他方のフランジを介して、グラ
ファイト製のサセプタ２６が、石英製反応容器２１中に
導入されている。このグラファイト製のサセプタ２６に
は、本発明のバルク結晶基板としてのサファイア基板３
０１が搭載される。更に、石英製反応容器２１には、排
気管２５が接続され、ガスを排出出来る構成になってい
る。排気管２５には、図示を省略したターボ分子ポン
プ、メカニカルブースタポンプ、回転ポンプ等の真空ポ
ンプからなる真空排気系が接続されている。石英製反応
容器２１の周りには抵抗加熱ヒータ２７が配置されてい
る。グラファイト製のサセプタ２６は、この抵抗加熱ヒ
ータ２７によって加熱される。従って、サセプタ２６の
上に直接置かれたサファイア基板３０１は、抵抗加熱ヒ
ータ２７により加熱される。そして、ＮＨ３ガス導入管
２２からＮＨ３ガスが、ＨＣｌガス導入管２３からＨＣ
ｌガスが、それぞれ図示を省略したマスフローコントロ
ーラで流量制御されながら供給される。ガス導入管２１
からは、ＴＭＧ，トリメチルインジウム（以下において
「ＴＭＩ」という。）、トリメチルアルミニウム（以下
「ＴＭＡ」と略する）等のＭＯガス、窒素（Ｎ２）、水
素（Ｈ２）ガス等が、図示を省略したマスフローコント
ローラで流量制御されながら供給される。ガス導入管２
１から、更にモノシランガス（ＳｉＨ４）、ビスシクロ
ペンタジエニルマグネシウム（以下「Ｃｐ２Ｍｇ」と略
する）等のドーピングガスを供給することも可能であ
る。これらのガスは排気管２５より排出される。図１で
は、ガス導入管２１は１本示されているが、ガスの種類
に対応させて、複数のガス導入管２１を設けてもかまわ
ない。
【００２８】図１に示す塩化物輸送・ＭＯＣＶＤ装置に
おいて、ＭＯＣＶＤ法を行うには、ＮＨ３ガス導入管２
２からのＮＨ３ガスを供給し、同時にガス導入管２４か
らキャリアガスとしての水素ガス、窒素ガスと共に、Ｍ
Ｏガスを石英製反応容器２１中に所定の流量で導入す
る。一方、塩化物輸送気相成長する場合は、ＮＨ３ガス
導入管２２からＮＨ３を導入し、ＨＣｌガス供給管２３
からＨＣｌガスを導入する。導入されたＨＣｌガスは、
液体ガリウム２９と反応し、 ２Ｇａ＋２ＨＣｌ ＝ ２ＧａＣｌ＋Ｈ２ ・・・・・・・（１） なる反応により、ＧａＣｌガスが生成される。このＧａ
ＣｌガスがＮＨ３ガスと共に、サセプタ２６の上に置か
れたサファイア基板３０１の表面に供給されて、ＧａＮ
単結晶薄膜がエピタキシャル成長する。このように、本
発明の塩化物輸送・ＭＯＣＶＤ装置は、ガスを切り替え
ることにより、同一の石英製反応容器２１の内部で、塩
化物輸送気相成長とＭＯＣＶＤ法の両方の気相成長が連
続的に実行可能である。
【００２９】（ＭＯＣＶＤ装置）図２は、本発明の半導
体装置の製造方法に用いるＭＯＣＶＤ装置の概略構造を
示す。石英製反応容器の一方のフランジを介して、ガス
導入管３１が導入されている。対向する石英製反応容器
の他方のフランジを介して、グラファイト製のサセプタ
３３が、石英製反応容器中に導入されている。このグラ
ファイト製のサセプタ３３には、後述する本発明のＧａ
Ｎエピタキシャル基板４０１が搭載される。更に、石英
製反応容器には、排気管２５が接続され、ガスを排出出
来る構成になっている。石英製反応容器の周りには高周
波誘導加熱ヒータ３２が配置されている。この高周波誘
導加熱ヒータ３２に５００ＫＨｚ乃至５ＭＨｚの高周波
を印加することにより、グラファイト製のサセプタ３３
が加熱される。従って、サセプタ３３の上に直接置かれ
たＧａＮエピタキシャル基板４０１も、所定の温度に加
熱される。ガス導入管３１からは、ＴＭＧ，ＴＭＩ、Ｔ
ＭＡ等のＭＯガス、ＮＨ３ガス、ＨＣｌ、及びＳｉ
Ｈ４、Ｃｐ２Ｍｇ等のドーピングガス等がそれぞれ、図
示を省略したタンク回路に設けられたマスフローコント
ローラで流量制御されて供給される。これらのガスは排
気管２５より排出される。図２では、ガス導入管２１は
１本のみ示されているが、ガスの種類に対応させて、複
数のガス導入管２１を設けてもかまわない。
【００３０】（エピタキシャル成長用基板の製造方法）
本発明者らは、一旦平坦にエピタキシャル成長されたＧ
ａＮ系化合物半導体単結晶薄膜の上に、更に新たなＧａ
Ｎ系化合物半導体単結晶薄膜をエピタキシャル成長させ
る際に、条件によって以下の二つの成長形態を取ること
を見出した。即ち、 （ａ）塩化物輸送気相成長装置で、塩化物輸送気相成長
法によりサファイア基板３０１上に厚いＧａＮ系化合物
半導体単結晶薄膜をエピタキシャル成長させ、一旦室温
まで基板温度を下げ、塩化物輸送気相成長装置の反応容
器からサファイア基板３０１を大気中に取り出す。そし
て、この後、別の成長装置、例えば図２に示すＭＯＣＶ
Ｄ装置にサファイア基板３０１入れて再成長する場合に
は、成長初期過程において、３次元島状成長が先ず起こ
り、それらが合体してから平坦にエピタキシャル成長す
る。
【００３１】（ｂ）一方、図１に示すような塩化物輸送
・ＭＯＣＶＤ装置を用い、ＧａＮ系化合物半導体単結晶
薄膜をＭＯＣＶＤ法等でサファイア基板３０１上にエピ
タキシャル成長させた後に、同一石英製反応容器２１中
で、連続して塩化物輸送気相成長法でＧａＮ系化合物半
導体単結晶薄膜をエピタキシャル成長させる場合には、
島状成長は起こらず、最初から平坦にエピタキシャル成
長する。
【００３２】更に、詳細な検討の結果、同じ塩化物輸送
・ＭＯＣＶＤ装置で再成長する場合でも、温度を下げ
て、一旦塩化物輸送・ＭＯＣＶＤ装置から大気中に取り
出し、再び石英製反応容器２１の内部にサファイア基板
３０１を戻し再成長する場合は、再成長の初期には３次
元島状成長から始まることが明らかになった。特にこの
傾向は、ＧａＮ系化合物半導体単結晶薄膜の成長速度が
１０μｍ／ｈ以上の場合に顕著に見られる。
【００３３】平坦なエピタキシャル成長を阻害する要素
が、温度の上げ下げに起因するのか大気暴露することに
よる表面の酸化に起因するのか明確に分離して把握出来
ている訳では無い。しかし、成長初期に３次元島状成長
が発生するか否かの違いは、その上にエピタキシャル成
長するＧａＮ系化合物半導体単結晶薄膜の結晶の完全性
に大きく影響を及ぼしていることが別の実験によって明
らかになっている。即ち、ＧａＮ系化合物半導体単結晶
薄膜の表面を詳細に光学顕微鏡或いは電子顕微鏡観察す
ると、３次元島状成長から始まった場合には、六角形の
穴が存在している場合が多い。又、３次元島状成長から
始まった場合には、この穴の密度が格段に多く、且つ、
穴の大きさが、遙かに大きい。従って、成長初期に３次
元島状成長が発生した場合と、３次元島状成長を経ない
で成長した場合とは歴然とした表面モフォロジーの違い
が生じる。特に、ＡｌＧａＮ等のＡｌを含むＧａＮ系化
合物半導体単結晶薄膜のエピタキシャル成長を行うと、
穴の大きさが更に小さくなり、更に良好な平坦性が安定
して得られることが、本発明者らの実験により明らかに
なっている。
【００３４】更にそれぞれのＧａＮ系化合物半導体単結
晶薄膜をエピタキシャル成長用基板の擬似表面とみな
し、この擬似表面上に、半導体レーザに必要なクラッド
層、活性層等の所定の積層構造をＭＯＣＶＤ法により再
成長させた時の半導体レーザ動作のしきい値電流密度を
比較すると、表面モフォロジーの違いが、成長層の結晶
性に非常に大きな差となって現れる。しきい値電流密度
が高い試料では、図１３に例を示すように、ＩｎＧａＮ
多重量子井戸（以下において「ＭＱＷ」という。）構造
の活性層部分で、下地の欠陥を引きずった微小穴の発生
が起こり、ナノパイプと呼ばれる比較的大きな結晶欠陥
が生じている（図中転位と示した部分参照。）。この結
晶欠陥等に起因して、その後ファセット成長したと思わ
れる部分が、ＭＱＷ層の右上に見られる。このような転
位等の結晶欠陥がＧａＮ系化合物半導体単結晶薄膜中に
存在するために、表面モフォロジーの悪い基板を用いた
場合は、有効に半導体レーザ発振に寄与しない電流成分
が増大し、しきい値電流密度が高くなる。
【００３５】従って、表面モフォロジーが良好で、結晶
の完全性が高いエピタキシャル成長用基板を用意し、こ
のエピタキシャル成長用基板の上にエピタキシャル成長
すれば、ＧａＮ系化合物半導体単結晶薄膜の欠陥密度を
低減出来る。そして、結晶の完全性が高いエピタキシャ
ル成長用基板の表面にエピタキシャル成長することによ
り、半導体レーザ等の半導体装置を製造すれば、特性の
優れ、安定した半導体装置が得られる。半導体装置が半
導体レーザであれば、しきい値電流密度の低減が可能と
なる。
【００３６】以下に、結晶の完全性が高いＧａＮエピタ
キシャル成長用基板、ＡｌＧａＮ／ＧａＮエピタキシャ
ル成長用基板、及びＡｌＧａＮエピタキシャル成長用基
板の３種の基板について、その製造方法を具体的に説明
する。先ず、ＧａＮエピタキシャル成長用基板の製造方
法を、図３及び図４を用いて説明する。
【００３７】（イ）前処理工程（その１：サーマルクリ
ーニング）：先ず、本発明のバルク結晶基板としての、
直径５０．８ｍｍのｃ面サファイア基板３０１を用意す
る。このｃ面サファイア基板３０１を、洗浄する。洗浄
されたサファイア基板３０１を、図１に示す塩化物輸送
・ＭＯＣＶＤ装置のサセプタ２６の上に乗せる。次に、
石英製の反応容器２１内を、排気管２５を介して真空ポ
ンプ（図示せず）で排気した後、更に内部を窒素
（Ｎ２）で置換する。その後、窒素ガスをガス導入管２
４から反応容器２１内に供給しながら、サセプタ２６を
抵抗加熱ヒータ２７によって基板温度が１０００℃にな
るように加熱する。この時、ＨＣｌ導入管２３から液体
ガリウム（Ｇａ）２９にＨＣｌガスを０．１リットル／
分程度供給すると、最終的なＧａＮエピタキシャル成長
層の表面モフォロジーが良い。この状態を１０分間保持
し、サーマルクリーニングを行う。
【００３８】（ロ）前処理工程（その2：表面の窒
化）：ＨＣｌガスを止めた後に抵抗加熱ヒータ２７の温
度を下げて、サセプタ温度が５００℃に安定するまで待
つ。続いてガス導入管２５から水素（Ｈ２）と窒素の混
合ガスを供給すると共に、ＮＨ３ガス導入管２２からＮ
Ｈ３ガスを供給する。ガス導入管２４から供給する水素
ガスと窒素ガスの流量はそれぞれ１リットル／分、０．
５リットル／分、ＮＨ３ガス導入管２２からＮＨ３ガス
の流量は０．９５リットル／分とし、この状態で温度が
安定するまで待ち、ｃ面サファイア基板３０１の表面の
窒化を行う。
【００３９】（ハ） 第１工程：その後、ＧａＮ低温成
長層３０２を形成するため、ＮＨ３ガス導入管２２から
のＮＨ３ガスの供給を上記の流量に保ったままで、更
に、ガス導入管２４からキャリアガスとしての水素ガ
ス、窒素に加えて、ＴＭＧガスを３．７×１０−５モル
／分で４分流す。この時、ＴＭＧと同時にＨＣｌガスを
用い、その流量は０．１リットル／分とした。これによ
り、図３（ａ）に示すように、ｃ面サファイア基板３０
１の表面に、膜厚５０ｎｍのＧａＮ低温成長層３０２が
形成される。ＴＭＧとＨＣｌの供給を止めて、再び温度
を上昇させてサセプタ２６の温度が再び１０００℃まで
上昇した後、ガス導入管２４からＴＭＧを１．４×１０
−４モル／分の流量でＮＨ３ガス０．９５リットル／分
と共に供給して、ＭＯＣＶＤ法で約１時間の成長をす
る。これにより、図３（ａ）に示すように、ＧａＮ低温
成長層３０２の上に、膜厚２μｍのＧａＮエピタキシャ
ル成長層３０３を堆積する。
【００４０】（ニ） 第２工程：次に温度を７００℃ま
で下げ、ガス導入管２４から、再びＴＭＧガスを１．４
×１０−５モル／分の流量で供給すると共に、ＴＭＩを
２．７×１０−５モル／分の流量で供給する。同時にＨ
Ｃｌを０．１リットル／分で供給し、ＮＨ３ガス導入管
２２からＮＨ３ガスを、流量０．９５リットル／分で供
給し、６０分間維持し、図３（ａ）に示すように、Ｇａ
Ｎエピタキシャル成長層３０３の上に、ＭＯＣＶＤ法
で、ＩｎＧａＮエピタキシャル成長層３０４を０．２μ
ｍの膜厚で成長させる。
【００４１】（ホ） 第３工程：その後、ＴＭＩ、ＴＭ
Ｇ、ＨＣｌの供給を止め、ＮＨ３は流したままでサセプ
タ温度を１０００℃まで上昇させる。サセプタ温度が安
定してから、ＨＣｌガスをＨＣｌガス供給管２３から導
入し、液体ガリウム２９と反応させてＧａＣｌとして供
給することで、約５０μｍ／ｈの成長速度で、ＧａＮエ
ピタキシャル成長層３０５を塩化物輸送気相成長する。
この結果、図３（ｂ）に示すように、ＩｎＧａＮエピタ
キシャル成長層３０４の上に、膜厚８０μｍのＧａＮエ
ピタキシャル成長層３０５が、塩化物輸送気相成長によ
り得られる。その後、液体ガリウムに供給していたＨＣ
ｌガスを止め、代わりにＴＭＧとＨＣｌガスをガス供給
管２４から流して１．６μｍ／ｈの成長速度で、ＧａＮ
エピタキシャル成長層３０６を、ＭＯＣＶＤ法で成長さ
せる。この結果、図３（ｂ）に示すように、膜厚０．５
μｍのＧａＮエピタキシャル成長層３０６が、ＧａＮエ
ピタキシャル成長層３０５の上に連続的に成長する。
【００４２】（ヘ） 第４工程：そして、サセプタ温度
を５００℃まで下げ、この温度において、石英製の反応
容器２１内に、ガス導入管２５から水素を導入し、ガス
エッチングをする。このガスエッチングは、ＩｎＧａＮ
エピタキシャル成長層３０４のみを選択的にエッチング
するので、図４（ａ）に示すように、ＩｎＧａＮエピタ
キシャル成長層３０４のみに対してサイド・エッチング
が進行する。このＩｎＧａＮエピタキシャル成長層３０
４のガスエッチングは、ＩｎＧａＮエピタキシャル成長
層３０４が完全に消失するまで行う必要は無く、ある程
度サイド・エッチングが進行した段階で止めて良い。そ
して、サイド・エッチングが進行した積層体を室温まで
下げると、熱歪みにより、図４（ｅ）に示すように、Ｇ
ａＮエピタキシャル成長層３０５及びＧａＮエピタキシ
ャル成長層３０６からなる積層体と、ＧａＮエピタキシ
ャル成長層３０３より下のサファイア基板３０１までの
積層体に剥離する。この剥離工程により、ＧａＮエピタ
キシャル成長層３０５及びＧａＮエピタキシャル成長層
３０６からなる積層体が、ＧａＮエピタキシャル成長用
基板（以下において「エピタキシャル基板」という。）
４０１として得られる。
【００４３】上記のような、本発明のＧａＮエピタキシ
ャル成長用基板の製造方法によれば、ＭＯＣＶＤ法で比
較的遅い成長速度でＧａＮ単結晶薄膜３０３をエピタキ
シャル成長させた後に、ＩｎＧａＮ単結晶薄膜３０４の
エピタキシャル成長を行い、その上に高速でＧａＮ単結
晶薄膜３０５をエピタキシャル成長しているので、Ｇａ
Ｎ単結晶薄膜３０５は、一度形成されてしまった微小穴
を埋め込んで成長し、表面が平坦化する。つまり、本発
明のＧａＮエピタキシャル成長用基板の製造方法によれ
ば、結晶の完全性が高く、表面モフォロジーの優れたＧ
ａＮエピタキシャル基板４０１が簡単に製造出来る。
【００４４】更に、熱歪みにより、簡単にＧａＮエピタ
キシャル成長層３０５及びＧａＮエピタキシャル成長層
３０６からなる積層体と、ＧａＮエピタキシャル成長層
３０３より下のサファイア基板３０１までの積層体に剥
離するので、ＧａＮエピタキシャル基板４０１を得るた
めに、堅いサファイア基板３０１を研磨する必要も無
い。サファイア基板３０１は、モース堅さ９であるの
で、研磨に非常に長時間を要する。即ち、サファイア基
板３０１を研磨して、ＧａＮエピタキシャル成長用基板
を得るのに比して、遙かに短時間で、ＧａＮエピタキシ
ャル基板４０１が得られるので、生産性が高い。
【００４５】次に、ＡｌＧａＮ／ＧａＮエピタキシャル
成長用基板の製造方法を、図５及び図６を用いて説明す
る。前処理工程、 第１工程及び 第２工程までは、前述
のＧａＮエピタキシャル成長用基板の製造方法と全く同
じなので、重複した記載を省略し、第３工程以降を説明
する。
【００４６】（イ） 第３工程：即ち、図５（ａ）に示
すように、 第２工程において、ＧａＮエピタキシャル
成長層３０３の上に、ＩｎＧａＮエピタキシャル成長層
３０４を成長させた後、ＴＭＩ、ＴＭＧ、ＨＣｌの供給
を止め、ＮＨ３は流したままでサセプタ温度を１０００
℃まで上昇させる。サセプタ温度が安定してから、ＨＣ
ｌガスをＨＣｌガス供給管２３から導入し、液体ガリウ
ム２９と反応させてＧａＣｌとして供給することで、約
５０μｍ／ｈの成長速度で、ＧａＮエピタキシャル成長
層３０５を成長する。この結果、図５（ｂ）に示すよう
に、ＩｎＧａＮエピタキシャル成長層３０４の上に、膜
厚８０μｍのＧａＮエピタキシャル成長層３０５が得ら
れる。その後、液体ガリウムに供給していたＨＣｌガス
は流量を減らし、ガス供給管２４からＴＭＡと減らした
量のＨＣｌガスを供給することで、約４０μｍ／ｈの成
長速度で、ＡｌＧａＮエピタキシャル成長層３１６を成
長させる。ここで、ＡｌｘＧａ１−ｘＮエピタキシャル
成長層３１６のＡｌの組成ｘは、 ０．３＞ｘ≧０．０５ ・・・・・（２） 程度に選定すれば良い。この範囲内の組成ｘであれば、
以下の工程での気相エッチングにおけるＩｎＧａＮエピ
タキシャル成長層３０４とのエッチング選択比が十分大
きくとれ、しかも、ヘテロ接合に起因する格子歪みも小
さく出来るからである。この結果、図５（ｂ）に示すよ
うに、膜厚１０μｍのＡｌＧａＮエピタキシャル成長層
３１６が、ＧａＮエピタキシャル成長層３０５の上に連
続的に成長する。
【００４７】（ロ） 第４工程：そして、サセプタ温度
を７００℃まで下げ、この温度において、石英製の反応
容器２１内に、ガス導入管２５から水素を導入し、気相
エッチングを行う。このガスエッチングは、ＩｎＧａＮ
エピタキシャル成長層３０４のみを選択的にエッチング
するので、図６（ｃ）に示すように、ＩｎＧａＮエピタ
キシャル成長層のみに対してサイド・エッチングが進行
する。このＩｎＧａＮエピタキシャル成長層３０４のガ
スエッチングは、ＩｎＧａＮエピタキシャル成長層３０
４が完全に消失するまで行う必要は無く、ある程度サイ
ド・エッチングが進行した段階で止めて良い。そして、
サイド・エッチングが進行した積層体を室温まで下げる
と、熱歪みにより、図６（ｄ）に示すように、ＧａＮエ
ピタキシャル成長層３０５及びＡｌＧａＮエピタキシャ
ル成長層３１６からなる積層体と、ＧａＮエピタキシャ
ル成長層３０３より下のサファイア基板３０１までの積
層体に剥離する。この剥離工程により、ＧａＮエピタキ
シャル成長層３０５及びＡｌＧａＮエピタキシャル成長
層３１６からなる積層体が、ＡｌＧａＮ／ＧａＮエピタ
キシャル成長用基板（以下において「ＡｌＧａＮ／Ｇａ
Ｎエピタキシャル基板」という。）４１１として得られ
る。
【００４８】上記のような、本発明のＡｌＧａＮ／Ｇａ
Ｎエピタキシャル成長用基板の製造方法によれば、ＭＯ
ＣＶＤ法で比較的遅い成長速度でＧａＮ単結晶薄膜３０
３をエピタキシャル成長させた後に、ＩｎＧａＮ単結晶
薄膜３０４のエピタキシャル成長を行い、その上に高速
でＧａＮ単結晶薄膜３０５をエピタキシャル成長してい
るので、ＧａＮ単結晶薄膜３０５は、一度形成されてし
まった微小穴を埋め込んで成長し、表面が平坦化する。
特に、上述したように、エピタキシャル成長層の表面に
観察される六角形の微小穴の大きさが、ＡｌＧａＮエピ
タキシャル成長層３１６のエピタキシャル成長を行うこ
とにより、Ａｌを含まないＧａＮエピタキシャル成長層
３０６の場合に比し、極めて小さくなり、更に良好な平
坦性が得られる。つまり、本発明のＡｌＧａＮ／ＧａＮ
エピタキシャル成長用基板の製造方法によれば、結晶の
完全性が高く、表面モフォロジーの優れたＡｌＧａＮ／
ＧａＮエピタキシャル基板４１１が短時間に、効率よく
製造出来る。
【００４９】又、最上層がＡｌＧａＮエピタキシャル成
長層３１６であるので、第４工程の気相エッチング時に
おいて、ＡｌＧａＮエピタキシャル成長層３１６のエッ
チング速度に対するＩｎＧａＮエピタキシャル成長層３
０４のエッチング速度で定義される「エッチング選択
比」を２４００倍程度の大きな値にすることが出来る
（Ａｌの組成ｘ＝０．１の場合）。一方、図４（ｄ）の
場合の、最上層が、ＧａＮエピタキシャル成長層３０６
の場合は、ＩｎＧａＮエピタキシャル成長層３０４のエ
ッチング速度のＧａＮエピタキシャル成長層３０６のエ
ッチング速度に対するエッチング選択比は４０倍程度で
あるので、十分に大きな選択比であることが分かる。つ
まり、過剰な気相エッチングが許容されるので、十分な
気相エッチングにより、図６（ａ）に示す剥離部の切り
込みを深くすることが可能である。このため、その後の
熱歪みによる剥離が容易になる。こうして、熱歪みによ
り、簡単にＧａＮエピタキシャル成長層３０５及びＡｌ
ＧａＮエピタキシャル成長層３１６からなる積層体と、
ＧａＮエピタキシャル成長層３０３より下のサファイア
基板３０１までの積層体に剥離するので、ＡｌＧａＮ／
ＧａＮエピタキシャル基板４１１を得るために、堅いサ
ファイア基板３０１を研磨する必要も無い。即ち、サフ
ァイア基板３０１を研磨して、ＡｌＧａＮ／ＧａＮエピ
タキシャル成長用基板を得るのに比して、遙かに短時間
で、ＡｌＧａＮ／ＧａＮエピタキシャル基板４１１が得
られるので、生産性が高い。
【００５０】上記のＡｌＧａＮ／ＧａＮエピタキシャル
成長用基板は、ＧａＮエピタキシャル成長層３０５の上
層がＡｌＧａＮエピタキシャル成長層３１６の積層構造
であった。ＧａＮエピタキシャル成長層３０５の部分
も、ＡｌＧａＮエピタキシャル成長層にしても良い。即
ち、エピタキシャル成長用基板として剥離される部分の
全部が、ＡｌＧａＮエピタキシャル成長層である場合に
ついて、図７を用いて説明する。前処理工程、 第１工
程及び 第２工程は、前述のＧａＮエピタキシャル成長
用基板の製造方法と重複するので、その記載を省略し、
第３工程から説明する。
【００５１】（イ） 第３工程：第２工程でＧａＮエピ
タキシャル成長層３０３の上にＩｎＧａＮエピタキシャ
ル成長層３０４を成長後、ＴＭＩ、ＴＭＧ、ＨＣｌの供
給を止める。そして、ＮＨ３は流したままでサセプタ温
度を１０００℃まで上昇させる。サセプタ温度が安定し
てから、ＴＭＡをガス供給管２４から導入する。更に、
ＨＣｌガスをＨＣｌガス供給管２３から導入し、液体ガ
リウム２９と反応させてＧａＣｌとして供給すること
で、約２０μｍ／ｈの成長速度で、ＡｌＧａＮエピタキ
シャル成長層３１５を成長する。この結果、ＩｎＧａＮ
エピタキシャル成長層３０４の上に、膜厚８０μｍのＡ
ｌＧａＮエピタキシャル成長層３１５が得られる。その
後、液体ガリウムに供給していたＨＣｌガスは流量を減
らし、ガス供給管２４からＴＭＡと減らした量のＨＣｌ
ガスを供給することで、約１０μｍ／ｈの成長速度で、
ＡｌＧａＮエピタキシャル成長層３１６を成長させる。
この結果、膜厚１０μｍのＡｌＧａＮエピタキシャル成
長層３１６が、ＡｌＧａＮエピタキシャル成長層３１５
の上に連続的に成長する（図示省略）。なお、ここで、
ＡｌｘＧａ１−ｘＮエピタキシャル成長層３１６のＡｌ
の組成ｘは、上記（２）式で示される範囲程度に選定す
ることが好ましい。
【００５２】（ロ） 第４工程：そして、サセプタ温度
を７００℃まで下げ、この温度において、石英製の反応
容器２１内に、ガス導入管２５から水素を導入し、気相
エッチングを行う。このガスエッチングは、ＩｎＧａＮ
エピタキシャル成長層３０４のみを選択的にエッチング
するので、図７（ａ）に示すように、ＩｎＧａＮエピタ
キシャル成長層のみに対してサイド・エッチングが進行
する。このＩｎＧａＮエピタキシャル成長層３０４のガ
スエッチングは、ＩｎＧａＮエピタキシャル成長層３０
４が完全に消失するまで行う必要は無く、ある程度サイ
ド・エッチングが進行した段階で止めて良い。そして、
サイド・エッチングが進行した積層体を室温まで下げる
と、熱歪みにより、図７（ｂ）に示すように、ＡｌＧａ
Ｎエピタキシャル成長層３１５及びＡｌＧａＮエピタキ
シャル成長層３１６からなる積層体と、ＧａＮエピタキ
シャル成長層３０３より下のサファイア基板３０１まで
の積層体に剥離する。この剥離工程により、ＡｌＧａＮ
エピタキシャル成長層３１５及びＡｌＧａＮエピタキシ
ャル成長層３１６からなる積層体が、ＡｌＧａＮエピタ
キシャル成長用基板（以下において「ＡｌＧａＮエピタ
キシャル基板」という。）４２１として得られる。
【００５３】上記のような、本発明のＡｌＧａＮエピタ
キシャル成長用基板の製造方法によれば、ＭＯＣＶＤ法
で比較的遅い成長速度（典型的には２μｍ／ｈ程度）で
ＧａＮ単結晶薄膜３０３をエピタキシャル成長させた後
に、ＩｎＧａＮ単結晶薄膜３０４のエピタキシャル成長
を行い、その上に高速でＡｌＧａＮ単結晶薄膜３１５を
エピタキシャル成長しているので、ＡｌＧａＮ単結晶薄
膜３１５は、一度形成されてしまった微小穴を埋め込ん
で成長し、表面が平坦化する。特に、エピタキシャル成
長層の表面に観察される六角形の微小穴の大きさが、Ａ
ｌＧａＮエピタキシャル成長層３１５，３１６のエピタ
キシャル成長を行うことにより、Ａｌを含まないＧａＮ
エピタキシャル成長層３０５，３０６の場合に比し、極
めて小さくなり、極めて良好な平坦性が得られる。つま
り、本発明のＡｌＧａＮエピタキシャル成長用基板の製
造方法によれば、結晶の完全性が高く、表面モフォロジ
ーの優れたＡｌＧａＮエピタキシャル基板４２１が簡単
に製造出来る。
【００５４】更に、熱歪みにより、簡単にＡｌＧａＮエ
ピタキシャル成長層３１５及びＡｌＧａＮエピタキシャ
ル成長層３１６からなる積層体と、ＧａＮエピタキシャ
ル成長層３０３より下のサファイア基板３０１までの積
層体に剥離するので、ＡｌＧａＮエピタキシャル基板４
２１を得るために、堅いサファイア基板３０１を研磨す
る必要も無く、遙かに短時間で、ＡｌＧａＮエピタキシ
ャル基板４２１が得られるので、生産性が高い。特に、
ＡｌＧａＮエピタキシャル成長層３１５及び３１６を用
いているので、第４工程の気相エッチング時において、
ＡｌＧａＮエピタキシャル成長層３１５，３１６のエッ
チング速度に対するＩｎＧａＮエピタキシャル成長層３
０４のエッチング速度で定義される「エッチング選択
比」が２４００倍程度の大きな値にすることが出来るの
で、十分な気相エッチングにより、図７（ａ）に示す剥
離部の切り込みを深くすることが可能である。このた
め、その後の熱歪みによる剥離が容易になる。
【００５５】（第１の実施の形態：半導体レーザの製造
方法）次に、このようにして得られたＧａＮエピタキシ
ャル基板４０１を用いた本発明の第１の実施の形態に係
る半導体装置の製造方法として、青色半導体レーザの製
造方法を例に説明する。
【００５６】先ず、本発明の第１の実施の形態に係る半
導体装置の製造方法が対象としている青色半導体レーザ
のデバイス構造について簡単に説明する。この青色半導
体レーザは、図９（ｄ）に示すように、ＧａＮエピタキ
シャル基板４０１の上に、ｎ型ＧａＮエピタキシャル成
長層４０２、ｎ型ＡｌＧａＮエピタキシャル成長層４０
３、ｎ型ＧａＮエピタキシャル成長層４０４、ＭＱＷ活
性層４０５、ｐ型ＡｌＧａＮエピタキシャル成長層４０
６、ｐ型ＧａＮエピタキシャル成長層４０７、ｐ型Ａｌ
ＧａＮエピタキシャル成長層４０８、ｐ型ＧａＮエピタ
キシャル成長層４０９、ｎ型ＧａＮエピタキシャル成長
層４１０、ｐ型ＧａＮエピタキシャル成長層５１、ｐ型
ＧａＮエピタキシャル成長層５２を、この順に堆積した
構造を基礎としている。図９（ｄ）に示すように、ｎ型
ＧａＮエピタキシャル成長層４１０を貫通し、ｐ型Ｇａ
Ｎエピタキシャル成長層４０９に達する凹部が設けら
れ、この凹部で分割された二つのｎ型ＧａＮエピタキシ
ャル成長層４１０が電流ブロック層を構成している。従
って、ｐ型ＧａＮエピタキシャル成長層４０９の凹部の
部分のみを介して電流が流れ、ＭＱＷ活性層４０５にお
いて、効率よくレーザ発振するように構成されている。
ＭＱＷ活性層４０５の両側をクラッド層となるｎ型Ａｌ
ＧａＮエピタキシャル成長層４０３及びｐ型ＡｌＧａＮ
エピタキシャル成長層４０８で挟んだダブルヘテロ構造
により、キャリアを閉じこめている。最上層のｐ型Ｇａ
Ｎエピタキシャル成長層５２は、高不純物密度のオーミ
ックコンタクト層であり、ｐ型ＧａＮエピタキシャル成
長層５２には、アノード電極７１がオーミック接触する
ように形成されている。又、ｐ型ＧａＮエピタキシャル
成長層５２からｎ型ＧａＮエピタキシャル成長層４０２
に達するカソード電極取り出し用溝が形成され、このカ
ソード電極取り出し用溝の底部に露出したｎ型ＧａＮエ
ピタキシャル成長層４０２にカソード電極７２が、オー
ミック接触するように形成されている。従って、ｎ型Ｇ
ａＮエピタキシャル成長層４０２は、高不純物密度のオ
ーミックコンタクト層である。
【００５７】図９（ｄ）に示す本発明の第１の実施の形
態に係る青色半導体レーザは、以下に示すような工程で
製造することが可能である。この、青色半導体レーザの
基礎となる多層構造の連続エピタキシャル成長層は、図
２に示すようなＭＯＣＶＤ装置を用いて成長する。
【００５８】（イ）先ず、図２に示すようなＭＯＣＶＤ
装置のガス導入管３１から水素、窒素、及びＮＨ３を供
給しながら高周波（ＲＦ）加熱コイル３２に通電を開始
し、サセプタ３３の上に置いたＧａＮエピタキシャル基
板４０１を加熱し、サセプタ温度が１１５０℃になるよ
うに調整する。次いで、ＴＭＧと水素で希釈したＳｉＨ
４の供給を開始し、珪素（Ｓｉ）添加のｎ型ＧａＮエピ
タキシャル成長層４０２を、図８（ａ）に示すように、
ＧａＮエピタキシャル基板４０１の上に膜厚４μｍで成
長する。その後、ＴＭＡを追加供給することによって、
珪素添加のｎ型ＡｌＧａＮエピタキシャル成長層４０３
を、ｎ型ＧａＮエピタキシャル成長層４０２の上に、
０．８μｍ成長する。ＴＭＡの供給を停止して引き続い
てｎ型ＧａＮエピタキシャル成長層４０４を、ｎ型Ａｌ
ＧａＮエピタキシャル成長層４０３の上に、０．１μｍ
成長する。
【００５９】（ロ）そして、ＴＭＧ、ＳｉＨ４の供給を
停止した後、サセプタ温度を８００℃まで下げ、サセプ
タ温度が安定するまで待つ。サセプタ温度が、８００℃
に安定してから、ＴＭＧとＴＭＩを供給し、もう１系統
ずつ用意したＴＭＧとＴＭＩのラインを用いて４ペアの
ＩｎＧａＮ量子井戸（ＱＷ）構造からなる活性層（以下
において「ＭＱＷ活性層」という。）４０５を、図８
（ａ）に示すように堆積する。ＭＱＷ活性層４０５は、
量子井戸層としてＩｎ組成１４％で、厚さ３．５ｎｍの
ＩｎＧａＮエピタキシャル成長層、量子障壁層としてＩ
ｎ組成３％で厚さ７ｎｍのＩｎＧａＮエピタキシャル成
長層を用い、これらのエピタキシャル成長層を周期的に
交互に堆積して形成する。
【００６０】（ハ）ＴＭＩとＴＭＧの供給を停止してか
ら、サセプタ温度を１１５０℃に戻す。サセプタ温度が
１１５０℃に安定してから、ＴＭＧ、ＴＭＡ及びＣｐ２
Ｍｇを供給して、マグネシウム（Ｍｇ）添加のｐ型Ａｌ
ＧａＮエピタキシャル成長層４０６を、ＭＱＷ活性層４
０５の上に、０．０４μｍ成長させる。続いてＴＭＡを
切り、ｐ型ＧａＮエピタキシャル成長層４０７を、ｐ型
ＡｌＧａＮエピタキシャル成長層４０６の上に、０．１
μｍ成長させる。再度ＴＭＡを追加供給してｐ型ＡｌＧ
ａＮエピタキシャル成長層４０８を、ｐ型ＧａＮエピタ
キシャル成長層４０７の上に０．８μｍ成長させる。続
いて、ＴＭＡの供給を停止してそのままマグネシウム添
加のｐ型ＧａＮエピタキシャル成長層４０９を、ｐ型Ａ
ｌＧａＮエピタキシャル成長層４０８の上に、１μｍ成
長させる。その後、Ｃｐ２Ｍｇの供給を停止すると同時
に水素で希釈したＳｉＨ４ガスを供給してｎ型のＧａＮ
エピタキシャル成長層４１０を、ｐ型ＧａＮエピタキシ
ャル成長層４０９の上に、０．１μｍ成長する。
【００６１】（ニ）その後、ＴＭＧとＳｉＨ４ガスの供
給を停止し、高周波加熱コイル３２への通電を停止す
る。サセプタ温度が３５０℃まで下がったところで、Ｎ
Ｈ３の供給を停止する。以上のようにして、図８（ａ）
に示すような多層構造の連続エピタキシャル成長層が得
られる。この得られた連続エピタキシャル成長層の上
に、図示を省略したシリコン酸化膜（ＳｉＯ２膜）を、
ＣＶＤ法で堆積する。そして、フォトリソグラフィ法及
びテトラフルオロメタン（ＣＦ４）等のエッチング用ガ
スを用いた反応性イオンエッチング（ＲＩＥ）により、
ＳｉＯ２膜をパターニングし、ｎ型のＧａＮエピタキシ
ャル成長層４１０のエッチング用マスクを形成する。そ
して、このエッチング用マスク（ＳｉＯ２マスク）を用
いて、例えば、塩素（Ｃｌ２）や、これに三塩化硼素
（ＢＣｌ３ ）を加えたガスをエッチング用ガスとして
用いたＲＩＥにより、連続エピタキシャル成長層をエッ
チングする。このＲＩＥは、ｎ型ＧａＮエピタキシャル
成長層４１０を貫通し、ｐ型ＧａＮエピタキシャル成長
層４０９に、図８（ｂ）に示すような凹部が形成される
まで掘る。
【００６２】（ホ）凹部形成に用いたＳｉＯ２マスク
を、弗化アンモニウム（ＮＨ４Ｆ）水溶液からなるＳｉ
Ｏ２エッチング液で取り除く。そして、もう一度、連続
エピタキシャル成長層が堆積されたＧａＮエピタキシャ
ル基板４０１を、図２に示すＭＯＣＶＤ装置の中に導入
する。このときも、ＮＨ３を流したままで高周波加熱コ
イル３２による加熱を開始して、１１５０℃で安定した
ところで、表面処理をする。そして、サセプタ温度１１
５０℃において、ＴＭＧとＣｐ２Ｍｇを供給し、ｐ型Ｇ
ａＮエピタキシャル成長層５１を成長させる。但しこの
ｐ型ＧａＮエピタキシャル成長層５１成長時のＣｐ２Ｍ
ｇ量は、先に成長したｐ型ＧａＮエピタキシャル成長層
４０９の時と同じ量とし、１μｍの成長により、先ず掘
った凹部を埋める。このｐ型ＧａＮエピタキシャル成長
層５１の上に、図８（ｂ）に示すように、更に、Ｃｐ２
Ｍｇを急に３倍の量に増やしたｐ型ＧａＮエピタキシャ
ル成長層５２を成長させる。その後、ＴＭＧの供給を停
止し、高周波加熱コイル３２への通電を停止する。サセ
プタ温度が８５０℃まで下がったところで、ＮＨ３の供
給を停止する。この後、更にサセプタ温度が室温近傍ま
で下がったところで、連続エピタキシャル成長層が堆積
されたＧａＮエピタキシャル基板４０１を、ＭＯＣＶＤ
装置から取り出し、最表面となるｐ型ＧａＮエピタキシ
ャル成長層５２の表面状態を肉眼及び光学顕微鏡で詳細
観察する。この肉眼及び光学顕微鏡による詳細観察で
は、ｐ型ＧａＮエピタキシャル成長層５２の表面には、
穴やうねり等の特徴的な模様等は観察されなかった。更
に、連続エピタキシャル成長層が堆積されたＧａＮエピ
タキシャル基板４０１の周辺部の一部を切断し、その切
断面を走査型電子顕微鏡（ＳＥＭ）を用いて観察する。
この断面ＳＥＭ観察により、ｐ型ＧａＮエピタキシャル
成長層５２の最表面から、ｎ型ＧａＮエピタキシャル成
長層４０２までの距離を測定する。
【００６３】（ヘ）次に、連続エピタキシャル成長層の
最上層のｐ型ＧａＮエピタキシャル成長層５２上に、Ｓ
ｉＯ２膜６１を、ＣＶＤ法で堆積する。そして、フォト
リソグラフィ法及びＲＩＥにより、ＳｉＯ２膜６１をパ
ターニングし、図９（ｃ）に示すように、連続エピタキ
シャル成長層にカソード電極取り出し用溝を形成するた
めのエッチング用マスク６１を形成する。そして、先
に、断面ＳＥＭ観察により確認したｐ型ＧａＮエピタキ
シャル成長層５２からｎ型ＧａＮエピタキシャル成長層
４０２までの厚さを基にして、カソード電極取り出し用
溝のエッチング条件を決定する。ＳｉＯ２膜マスク６１
を用いたＲＩＥによって、図９（ｃ）に示すように、ｎ
型ＧａＮエピタキシャル成長層４０２が露出するまで掘
る。このＲＩＥは、例えば、Ｃｌ２や、これにＢＣｌ３
を加えたエッチングガスなどを用いて行えば良い。
【００６４】（ト）次に、エッチング用マスク６１とし
てのＳｉＯ２膜６１を残したまま、全面にｎ型ＧａＮエ
ピタキシャル成長層４０２に対するカソード電極７２用
の金属薄膜としてチタン（Ｔｉ）を２０ｎｍ、金（Ａ
ｕ）を４００ｎｍを、周知の真空蒸着法やスパッタ法な
どを用いて堆積する。この後、ＳｉＯ２膜６１を、ＮＨ
４Ｆ水溶液等のＳｉＯ２エッチング液で除去する。この
結果、図９（ｄ）に示すように、いわゆるリフトオフ工
程により、カソード電極取り出し用溝の底部のみに、選
択的にカソード電極７２がパターニングされる。ｎ型Ｇ
ａＮエピタキシャル成長層４０２へのカソード電極７２
の金属材料としては、Ｔｉ、Ａｕの他に、Ａｌ、Ｉｎの
単層、或いはＴｉやＡｕを含めた積層構造や合金も可能
である。その後、新たなＳｉＯ２膜をＣＶＤ法で堆積す
る。そして、フォトリソグラフィ法及びＣＦ４等のエッ
チング用ガスを用いたＲＩＥにより、この新たなＳｉＯ
２膜をパターニングし、ｐ型ＧａＮエピタキシャル成長
層５２の上部が露出するように、新たなＳｉＯ２膜の一
部に開口部を形成する。そして、ｐ型ＧａＮエピタキシ
ャル成長層５２に対するアノード電極７１用の金属薄膜
として、ニッケル（Ｎｉ）を２０ｎｍ、Ａｕを４００ｎ
ｍ、真空蒸着法やスパッタ法などを用いて堆積する。ｐ
型ＧａＮエピタキシャル成長層５２へのアノード電極７
１用の金属材料としては、Ｎｉ／Ａｕの積層構造の他
に、パラジウム（Ｐｄ）、Ｔｉ、白金（Ｐｔ），Ｉｎの
単層、或いはＮｉやＡｕを含めた積層構造、合金でも可
能である。この後、ＳｉＯ２膜を、除去（リフトオフ）
すれば、ｐ型ＧａＮエピタキシャル成長層５２の頂部の
一部のみに、図９（ｄ）に示すように、アノード電極７
１がパターニングされる。この後８００℃で５分間、若
しくは７００℃で２０分間程度、窒素雰囲気中で熱処理
を行うことでカソード電極７２、アノード電極７１共
に、良好なオーミック電極特性が得られる。
【００６５】以上のような本発明の実施の形態に係る半
導体装置の製造方法により得られた半導体レーザは、７
０℃で特性の測定を実施したところ、５ｍＷの電力負荷
条件で連続発振していることが確認出来た。この状態で
寿命試験を続行し、動作電流が２倍になるまでの寿命を
測定した。寿命を測定した素子は全数で２３０個であっ
たが、５０００時間の寿命を示した素子は２１２個であ
った。
【００６６】一方、本発明の実施の形態に係る半導体装
置の製造方法を用いない方法で作成した半導体レーザは
１枚のサファイア基板上に数多く作成された素子の内、
連続発振する素子は３０個だけであった。又、その時５
Ｖ、２０ｍＡで室温にて連続発振していたが、５０００
時間の寿命を持つ素子は無かった。従って、本発明の実
施の形態に係る半導体装置の製造方法は、従来の半導体
装置の製造方法に比べると格段の進歩であることが確認
出来た。
【００６７】このように本発明の実施の形態に係る半導
体装置の製造方法によれば、半導体レーザの動作寿命を
飛躍的に向上させることが出来ることが分かる。更に、
ＧａＮエピタキシャル基板４０１面内での特性分布も顕
著な特徴が見られず、素子の歩留りが高くなることに大
きく寄与していることも同時に確かめられた。ＭＱＷ活
性層４０５付近の断面をＳＥＭ観察を実施したが、観察
した範囲内には図１３に見られたような、欠陥に起因す
るファセット成長を起こしたような部分は見られなかっ
た。
【００６８】次に、ＡｌＧａＮ／ＧａＮエピタキシャル
基板４１１を用いた本発明の第１の実施の形態の変形例
（第１の変形例）に係る半導体装置（青色半導体レー
ザ）の製造方法を説明する。図１０（ｂ）に示す本発明
の第１の実施の形態の第１の変形例に係る青色半導体レ
ーザは、既に説明した図８（ａ）〜図９（ｄ）と同様な
工程で製造することが可能である。
【００６９】（イ）先ず、図２に示すＭＯＣＶＤ装置の
ガス導入管３１から水素、窒素、及びＮＨ３を供給しな
がらＲＦ加熱コイル３２に通電を開始し、サセプタ３３
の上に置いたＡｌＧａＮ／ＧａＮエピタキシャル基板４
１１を加熱し、サセプタ温度が１１５０℃になるように
調整する。次いで、ＴＭＧとＳｉＨ４の供給を開始し、
Ｓｉ添加のｎ型ＧａＮエピタキシャル成長層４０２を、
ＡｌＧａＮ／ＧａＮエピタキシャル基板４１１の上に成
長する。その後、ＴＭＡを追加供給することによって、
Ｓｉ添加のｎ型ＡｌＧａＮエピタキシャル成長層４０３
を、ｎ型ＧａＮエピタキシャル成長層４０２の上に成長
する。ＴＭＡの供給を停止して引き続いてｎ型ＧａＮエ
ピタキシャル成長層４０４を、ｎ型ＡｌＧａＮエピタキ
シャル成長層４０３の上に成長する。そして、ＴＭＧ、
ＳｉＨ４の供給を停止した後、サセプタ温度を８００℃
まで下げ、サセプタ温度が安定するまで待つ。サセプタ
温度が、８００℃に安定してから、ＴＭＧとＴＭＩを供
給し、もう１系統ずつ用意したＴＭＧとＴＭＩのライン
を用いて４ペアのＩｎＧａＮのＭＱＷ活性層４０５を堆
積する。ＴＭＩとＴＭＧの供給を停止してから、サセプ
タ温度を１１５０℃に戻す。サセプタ温度が１１５０℃
に安定してから、ＴＭＧ、ＴＭＡ及びＣｐ２Ｍｇを供給
して、Ｍｇ添加のｐ型ＡｌＧａＮエピタキシャル成長層
４０６を、ＭＱＷ活性層４０５の上に成長させる。続い
てＴＭＡを切り、ｐ型ＧａＮエピタキシャル成長層４０
７を、ｐ型ＡｌＧａＮエピタキシャル成長層４０６の上
に成長させる。再度ＴＭＡを追加供給してｐ型ＡｌＧａ
Ｎエピタキシャル成長層４０８を、ｐ型ＧａＮエピタキ
シャル成長層４０７の上に成長させる。続いて、ＴＭＡ
の供給を停止してそのままＭｇ添加のｐ型ＧａＮエピタ
キシャル成長層４０９を、ｐ型ＡｌＧａＮエピタキシャ
ル成長層４０８の上に成長させる。その後、Ｃｐ ２Ｍｇ
の供給を停止すると同時にＳｉＨ４ガスを供給してｎ型
のＧａＮエピタキシャル成長層４１０を、ｐ型ＧａＮエ
ピタキシャル成長層４０９の上に成長する。その後、Ｔ
ＭＧとＳｉＨ４ガスの供給を停止し、ＲＦ加熱コイル３
２への通電を停止する。サセプタ温度が３５０℃まで下
がったところで、ＮＨ３の供給を停止する。以上のよう
にして、図１０（ａ）に示すような多層構造の連続エピ
タキシャル成長層が得られる。
【００７０】（ロ）次に、図１０（ａ）に示す連続エピ
タキシャル成長層の上に、図示を省略したＳｉＯ２膜を
堆積する。そして、ＳｉＯ２膜をパターニングし、ｎ型
のＧａＮエピタキシャル成長層４１０のエッチング用マ
スクを形成する。そして、このエッチング用マスク（Ｓ
ｉＯ２マスク）を用いて、例えば、ＲＩＥにより、連続
エピタキシャル成長層をエッチングする。このＲＩＥ
は、ｎ型ＧａＮエピタキシャル成長層４１０を貫通し、
ｐ型ＧａＮエピタキシャル成長層４０９に、凹部が形成
されるまで掘る。凹部形成に用いたＳｉＯ２マスクを、
ＳｉＯ２エッチング液で取り除く。そして、もう一度、
連続エピタキシャル成長層が堆積されたＡｌＧａＮ／Ｇ
ａＮエピタキシャル基板４１１を、図２に示すＭＯＣＶ
Ｄ装置の中に導入する。このときも、ＮＨ３を流したま
までＲＦ加熱コイル３２による加熱を開始して、１１５
０℃で安定したところで、表面処理をする。そして、サ
セプタ温度１１５０℃において、ＴＭＧとＣｐ２Ｍｇを
供給し、ｐ型ＧａＮエピタキシャル成長層５１を成長さ
せる。但しこのｐ型ＧａＮエピタキシャル成長層５１成
長時のＣｐ２Ｍｇ量は、先に成長したｐ型ＧａＮエピタ
キシャル成長層４０９の時と同じ量とし、１μｍの成長
により、先ず掘った凹部を埋める。このｐ型ＧａＮエピ
タキシャル成長層５１の上に、更に、Ｃｐ２Ｍｇを急に
３倍の量に増やしたｐ型ＧａＮエピタキシャル成長層５
２を成長させる。その後、ＴＭＧの供給を停止し、ＲＦ
加熱コイル３２への通電を停止する。サセプタ温度が８
５０℃まで下がったところで、ＮＨ３の供給を停止す
る。この後、更にサセプタ温度が室温近傍まで下がった
ところで、連続エピタキシャル成長層が堆積されたＡｌ
ＧａＮ／ＧａＮエピタキシャル基板４１１を、ＭＯＣＶ
Ｄ装置から取り出し、連続エピタキシャル成長層が堆積
されたＡｌＧａＮ／ＧａＮエピタキシャル基板４１１の
周辺部の一部を切断し、その切断面をＳＥＭ観察する。
この断面ＳＥＭ観察により、ｐ型ＧａＮエピタキシャル
成長層５２の最表面から、ｎ型ＧａＮエピタキシャル成
長層４０２までの距離を測定する。
【００７１】（ハ）次に、連続エピタキシャル成長層の
最上層のｐ型ＧａＮエピタキシャル成長層５２上に、Ｓ
ｉＯ２膜６１を堆積する。そして、ＳｉＯ２膜６１をパ
ターニングし、連続エピタキシャル成長層にカソード電
極取り出し用溝を形成するためのエッチング用マスク６
１を形成する。そして、先に、断面ＳＥＭ観察により確
認したｐ型ＧａＮエピタキシャル成長層５２からｎ型Ｇ
ａＮエピタキシャル成長層４０２までの厚さを基にし
て、カソード電極取り出し用溝のエッチング条件を決定
する。ＳｉＯ２膜マスク６１を用いたＲＩＥによって、
ｎ型ＧａＮエピタキシャル成長層４０２が露出するまで
掘る。次に、エッチング用マスク６１としてのＳｉＯ２
膜６１を残したまま、全面にｎ型ＧａＮエピタキシャル
成長層４０２に対するカソード電極７２用の金属薄膜と
してＴｉ／Ａｕを堆積する。この後、ＳｉＯ２膜６１を
ＳｉＯ２エッチング液で除去する。この結果、図１０
（ｂ）に示すように、カソード電極取り出し用溝の底部
のみに、選択的にカソード電極７２がパターニングされ
る。その後、新たなＳｉＯ２膜を堆積する。そして、こ
の新たなＳｉＯ２膜をパターニングし、ｐ型ＧａＮエピ
タキシャル成長層５２の上部が露出するように、新たな
ＳｉＯ２膜の一部に開口部を形成する。そして、ｐ型Ｇ
ａＮエピタキシャル成長層５２に対するアノード電極７
１用の金属薄膜として、Ｎｉ／Ａｕを堆積する。この
後、ＳｉＯ２膜を、除去（リフトオフ）すれば、ｐ型Ｇ
ａＮエピタキシャル成長層５２の頂部の一部のみに、図
１０（ｂ）に示すように、アノード電極７１がパターニ
ングされる。この後８００℃で５分間、若しくは７００
℃で２０分間程度、窒素雰囲気中で熱処理を行うことで
カソード電極７２、アノード電極７１共に、良好なオー
ミック電極特性が得られる。
【００７２】以上のような本発明の第１の実施の形態の
第１の変形例に係る半導体装置の製造方法により、半導
体レーザの動作寿命を飛躍的に向上させることが出来
る。更に、ＡｌＧａＮ／ＧａＮエピタキシャル基板４１
１面内での特性分布も顕著な特徴が見られず、素子の歩
留りが高くなることに大きく寄与していることも同時に
確かめられた。ＭＱＷ活性層４０５付近の断面をＳＥＭ
観察を実施したが、観察した範囲内には図１３に見られ
たような、欠陥に起因するファセット成長を起こしたよ
うな部分は見られなかった。特に、ＡｌＧａＮ／ＧａＮ
エピタキシャル基板４１１の最上層にＡｌＧａＮ層が存
在するので、その上に多層エピタキシャル成長した結晶
の格子歪みが緩和され、良好な結晶性が達成され、半導
体レーザの動作寿命が飛躍的に向上している。
【００７３】次に、ＡｌＧａＮエピタキシャル基板４２
１を用いた本発明の第１の実施の形態の他の変形例（第
２の変形例）に係る半導体装置（青色半導体レーザ）の
製造方法を説明する。図１１（ｂ）に示す本発明の第１
の実施の形態の第２の変形例に係る青色半導体レーザ
も、第１の変形例と同様に、既に説明した図８（ａ）〜
図９（ｄ）と類似な工程で製造することが可能である。
【００７４】（イ）先ず、図２に示すＭＯＣＶＤ装置の
サセプタ３３の上に置いたＡｌＧａＮエピタキシャル基
板４２１を加熱し、サセプタ温度が１１５０℃におい
て、ＴＭＧとＳｉＨ４の供給を開始し、ｎ型ＧａＮエピ
タキシャル成長層４０２を、ＡｌＧａＮエピタキシャル
基板４２１の上に成長する。その後、ＴＭＡを追加供給
することによって、ｎ型ＡｌＧａＮエピタキシャル成長
層４０３を、ｎ型ＧａＮエピタキシャル成長層４０２の
上に成長する。ＴＭＡの供給を停止してｎ型ＧａＮエピ
タキシャル成長層４０４を、ｎ型ＡｌＧａＮエピタキシ
ャル成長層４０３の上に成長する。そして、ＴＭＧ、Ｓ
ｉＨ４の供給を停止した後、サセプタ温度を８００℃ま
で下げ、ＴＭＧとＴＭＩのラインを用いてＩｎＧａＮの
ＭＱＷ活性層４０５を堆積する。ＴＭＩとＴＭＧの供給
を停止してから、サセプタ温度を１１５０℃に戻し、Ｔ
ＭＧ、ＴＭＡ及びＣｐ２Ｍｇを供給して、ｐ型ＡｌＧａ
Ｎエピタキシャル成長層４０６を、ＭＱＷ活性層４０５
の上に成長させる。続いてＴＭＡを切り、ｐ型ＧａＮエ
ピタキシャル成長層４０７を、ｐ型ＡｌＧａＮエピタキ
シャル成長層４０６の上に成長させる。再度ＴＭＡを追
加供給してｐ型ＡｌＧａＮエピタキシャル成長層４０８
を、ｐ型ＧａＮエピタキシャル成長層４０７の上に成長
させる。続いて、ＴＭＡの供給を停止してそのままｐ型
ＧａＮエピタキシャル成長層４０９を、ｐ型ＡｌＧａＮ
エピタキシャル成長層４０８の上に成長させる。その
後、Ｃｐ２Ｍｇの供給を停止すると同時にＳｉＨ４ガス
を供給して、ｎ型のＧａＮエピタキシャル成長層４１０
を、ｐ型ＧａＮエピタキシャル成長層４０９の上に成長
する。その後、ＴＭＧとＳｉＨ４ガスの供給を停止し、
サセプタ温度が３５０℃まで下がったところで、ＮＨ３
の供給を停止する。以上のようにして、図１１（ａ）に
示すような多層構造の連続エピタキシャル成長層が得ら
れる。
【００７５】（ロ）次に、図１１（ａ）に示す連続エピ
タキシャル成長層の上に、ＳｉＯ２膜を堆積する。そし
て、ＳｉＯ２膜をパターニングし、ｎ型のＧａＮエピタ
キシャル成長層４１０のエッチング用マスクを形成す
る。そして、このエッチング用マスクを用いて、連続エ
ピタキシャル成長層をエッチングする。このエッチング
は、ｎ型ＧａＮエピタキシャル成長層４１０を貫通し、
ｐ型ＧａＮエピタキシャル成長層４０９に、凹部が形成
されるまで掘る。凹部形成に用いたＳｉＯ２マスクを、
ＳｉＯ２エッチング液で取り除く。そして、もう一度、
連続エピタキシャル成長層が堆積されたＡｌＧａＮエピ
タキシャル基板４２１をＭＯＣＶＤ装置の中に導入す
る。そして、サセプタ温度１１５０℃において、ＴＭＧ
とＣｐ２Ｍｇを供給し、ｐ型ＧａＮエピタキシャル成長
層５１を成長させ、掘った凹部を埋める。このｐ型Ｇａ
Ｎエピタキシャル成長層５１の上に、更に、ｐ型ＧａＮ
エピタキシャル成長層５２を成長させる。その後、ＴＭ
Ｇの供給を停止し、サセプタ温度が８５０℃まで下がっ
たところで、ＮＨ３の供給を停止する。この後、更にサ
セプタ温度が室温近傍まで下がったところで、連続エピ
タキシャル成長層が堆積されたＡｌＧａＮエピタキシャ
ル基板４２１を、ＭＯＣＶＤ装置から取り出す。
【００７６】（ハ）次に、連続エピタキシャル成長層の
最上層のｐ型ＧａＮエピタキシャル成長層５２上に、Ｓ
ｉＯ２膜６１を堆積する。そして、ＳｉＯ２膜６１をパ
ターニングし、連続エピタキシャル成長層にカソード電
極取り出し用溝を形成するためのエッチング用マスク６
１を形成する。そして、ＳｉＯ２膜マスク６１を用いた
ＲＩＥによって、ｎ型ＧａＮエピタキシャル成長層４０
２が露出するまで掘る。次に、エッチング用マスク６１
としてのＳｉＯ２膜６１を残したまま、全面にｎ型Ｇａ
Ｎエピタキシャル成長層４０２に対するカソード電極７
２用の金属薄膜としてＴｉ／Ａｕを堆積する。この後、
ＳｉＯ２膜６１をＳｉＯ２エッチング液で除去する。こ
の結果、図１１（ｂ）に示すように、カソード電極取り
出し用溝の底部のみに、選択的にカソード電極７２がパ
ターニングされる。その後、新たなＳｉＯ２膜を堆積す
る。そして、この新たなＳｉＯ２膜をパターニングし、
ｐ型ＧａＮエピタキシャル成長層５２の上部が露出する
ように、新たなＳｉＯ２膜の一部に開口部を形成する。
そして、ｐ型ＧａＮエピタキシャル成長層５２に対する
アノード電極７１用の金属薄膜として、Ｎｉ／Ａｕを堆
積する。この後、ＳｉＯ２膜を、除去（リフトオフ）す
れば、ｐ型ＧａＮエピタキシャル成長層５２の頂部の一
部のみに、図１１（ｂ）に示すように、アノード電極７
１がパターニングされる。この後、窒素雰囲気中で熱処
理を行うことでカソード電極７２、アノード電極７１共
に、良好なオーミック電極特性が得られる。
【００７７】以上のような本発明の第１の実施の形態の
第２の変形例に係る半導体装置の製造方法により、半導
体レーザの動作寿命を飛躍的に向上させることが出来
る。更に、ＡｌＧａＮエピタキシャル基板４２１面内で
の特性分布も顕著な特徴が見られず、素子の歩留りが高
くなることに大きく寄与していることも同時に確かめら
れた。ＭＱＷ活性層４０５付近の断面をＳＥＭ観察を実
施したが、観察した範囲内には図１３に見られたよう
な、欠陥に起因するファセット成長を起こしたような部
分は見られなかった。特に、ＡｌＧａＮエピタキシャル
基板４２１を用いているため、その上に多層エピタキシ
ャル成長した結晶の格子歪みが緩和され、良好な結晶性
が達成されているので、半導体レーザの動作寿命が飛躍
的に向上している。
【００７８】（第２の実施の形態：半導体レーザの製造
方法）図１２は、本発明の第２の実施の形態に係る青色
半導体レーザの構造を示す。本発明の半導体装置の製造
方法は、従来技術のように、ｃ面サファイア基板のよう
な３０１絶縁性のバルク結晶基板を用いるのでは無く、
低比抵抗のＧａＮエピタキシャル基板４０１を用いるこ
とが出来る点に特徴がある。従って、図１２に示すよう
に、低比抵抗（高不純物密度）のＧａＮエピタキシャル
基板４０１の裏面に直接、Ｔｉ／Ａｕ等のカソード電極
７２がオーミック接触されている。ＧａＮエピタキシャ
ル基板４０１は、図３（ｃ）に示すエピタキシャル成長
時に、Ｓｉを７×１０１７ｃｍ−３乃至２×１０１９ｃ
ｍ−３程度にドーピングしておけば良い。そして、この
高不純物密度のＧａＮエピタキシャル基板４０１の上
に、ｎ型ＧａＮエピタキシャル成長層４０２、ｎ型Ａｌ
ＧａＮエピタキシャル成長層４０３、ｎ型ＧａＮエピタ
キシャル成長層４０４、ＭＱＷ活性層４０５、ｐ型Ａｌ
ＧａＮエピタキシャル成長層４０６、ｐ型ＧａＮエピタ
キシャル成長層４０７、ｐ型ＡｌＧａＮエピタキシャル
成長層４０８、ｐ型ＧａＮエピタキシャル成長層４０
９、ｎ型ＧａＮエピタキシャル成長層４１０、ｐ型Ｇａ
Ｎエピタキシャル成長層５１、ｐ型ＧａＮエピタキシャ
ル成長層５２をこの順に堆積した構造を基礎としてい
る。図１２に示すように、ｎ型ＧａＮエピタキシャル成
長層４１０を貫通し、ｐ型ＧａＮエピタキシャル成長層
４０９に達する凹部が設けられ、分割された二つの、ｎ
型ＧａＮエピタキシャル成長層４１０が電流ブロック層
を構成している。従って、ｐ型ＧａＮエピタキシャル成
長層４０９の凹部の部分のみを介して電流が流れ、ＭＱ
Ｗ活性層４０５において、効率よくレーザ発振するよう
に構成されている。ＭＱＷ活性層４０５の両側をクラッ
ド層となるｎ型ＡｌＧａＮエピタキシャル成長層４０３
及びｐ型ＡｌＧａＮエピタキシャル成長層４０８で挟ん
だダブルヘテロ構造により、キャリアを閉じこめてい
る。最上層のｐ型ＧａＮエピタキシャル成長層５２は、
高不純物密度のオーミックコンタクト層であり、ｐ型Ｇ
ａＮエピタキシャル成長層５２には、Ｎｉ／Ａｕ等のア
ノード電極７１がオーミック接触するように形成されて
いる。図９と異なり、ｐ型ＧａＮエピタキシャル成長層
５２からｎ型ＧａＮエピタキシャル成長層４０２に達す
るカソード電極取り出し用溝は不要である。従って、前
述のような、エッチング用マスク６１の形成工程や、こ
のエッチング用マスク６１を用いたＲＩＥ工程が省略さ
れ、製造工程が簡略化される。又、高不純物密度のＧａ
Ｎエピタキシャル基板４０１の裏面に直接、カソード電
極７２が形成されているので、１素子当たり１回のワイ
ヤーボンディングで良いので、組み立て（アセンブル）
工程が非常に簡略化される。又、１チップの上面にある
電極取り出し用のコンタクト部は一つなので、高密度に
集積化した回路の実現が容易である。
【００７９】又、低比抵抗（高不純物密度）のＡｌＧａ
Ｎ／ＧａＮエピタキシャル基板４１１若しくはＡｌＧａ
Ｎエピタキシャル基板４２１の裏面に直接、Ｔｉ／Ａｕ
等のカソード電極７２をオーミック接触した構造の半導
体レーザも容易に製造可能である。これらの低比抵抗の
ＡｌＧａＮ／ＧａＮエピタキシャル基板４１１若しくは
ＡｌＧａＮエピタキシャル基板４２１は、それぞれ、図
６（ｃ）及び図７（ａ）に示す積層体を得るためのエピ
タキシャル成長時に、Ｓｉを７×１０１７ｃｍ −３乃至
２×１０１９ｃｍ−３程度にドーピングしておけば、容
易に得ることが可能である。
【００８０】（第３の実施の形態：ＬＥＤの製造方法）
第１及び第２の実施の形態の説明においては、半導体レ
ーザの製造方法について説明したが、本発明の半導体装
置の製造方法は、半導体レーザの製造方法に限定される
ものでは無い。本発明の第３の実施の形態においては、
青色ＬＥＤの製造方法を説明する。この本発明の第３の
実施の形態係る青色ＬＥＤの製造方法は、図３乃至図４
に示した方法で用意したＧａＮエピタキシャル基板４０
１の上に、ＭＯＣＶＤ法で所定の半導体層を連続的にエ
ピタキシャル成長する技術を基礎としている。
【００８１】（イ）先ず、図３乃至図４に示した方法で
本発明のＧａＮエピタキシャル基板４０１を用意する。
そして、図２に示すようなＭＯＣＶＤ装置を用い、この
ＧａＮエピタキシャル基板４０１の上に、図８（ａ）に
示すように、ｎ型ＧａＮエピタキシャル成長層４０２、
ｎ型ＡｌＧａＮエピタキシャル成長層４０３、ｎ型Ｇａ
Ｎエピタキシャル成長層４０４、ＭＱＷ活性層４０５、
ｐ型ＡｌＧａＮエピタキシャル成長層４０６、ｐ型Ｇａ
Ｎエピタキシャル成長層４０７、ｐ型ＡｌＧａＮエピタ
キシャル成長層４０８及びｐ型ＧａＮエピタキシャル成
長層４０９を、この順に連続的に成長する。上記の半導
体レーザの製造方法と異なる点は、ｐ型ＧａＮエピタキ
シャル成長層４０９の上に、更に、ｎ型ＧａＮエピタキ
シャル成長層４１０を成長せず、連続エピタキシャル成
長を終了する点である。即ち、予定の膜厚のｐ型ＧａＮ
エピタキシャル成長層４０９が成長したら、ＴＭＧの供
給を停止し、高周波加熱コイル３２への通電を停止す
る。そして、サセプタ温度が８５０℃まで下がったとこ
ろで、ＮＨ３の供給を停止する。この後、更にサセプタ
温度が室温近傍まで下がったところで、連続エピタキシ
ャル成長層が堆積されたＧａＮエピタキシャル基板４０
１を、ＭＯＣＶＤ装置から取り出す。そして、前述の実
施の形態と同様に、連続エピタキシャル成長層が堆積さ
れたＧａＮエピタキシャル基板４０１の周辺部の一部を
切断し、その切断面をＳＥＭ観察する。この断面ＳＥＭ
観察により、ｐ型ＧａＮエピタキシャル成長層４０９の
最表面から、ｎ型ＧａＮエピタキシャル成長層４０２ま
での距離を測定する。
【００８２】（ロ）次に、連続エピタキシャル成長層の
最上層のｐ型ＧａＮエピタキシャル成長層４０９上に、
アノード電極となる透明電極層を形成する。青色ＬＥＤ
の場合は、ｐ型ＧａＮエピタキシャル成長層４０９か
ら、この面に垂直方向に光が取り出されるからである。
具体的には、ＩＴＯ（インジウム・ティン・オキサイ
ド）と称せられる錫（Ｓｎ）添加した酸化インジウム
膜、酸化錫（ＳｎＯ２ ）膜のような金属の酸素膜を、
ＣＶＤ法、真空蒸着法やスパッタ法などを用いて堆積す
る。或いは、Ａｕ膜等の金属を５ｎｍ程度に、十分薄く
形成して透明電極として用いても良い。そして、ＳｉＯ
２膜からなるエッチング用マスクを、透明電極層の上に
形成する。そして、ＲＩＥ法で、ＳｉＯ２マスクを用い
て、先ず透明電極層をパターニングする。更に、ＳｉＯ
２マスクと透明電極層とからなる多層マスクを用いて、
先に、断面ＳＥＭ観察により確認したｐ型ＧａＮエピタ
キシャル成長層４０９からｎ型ＧａＮエピタキシャル成
長層４０２までの厚さを基にして、カソード電極取り出
し用溝を堀り、ｎ型ＧａＮエピタキシャル成長層４０２
を露出させる。
【００８３】（ハ）次に、エッチング用マスクを残した
まま、全面にｎ型ＧａＮエピタキシャル成長層４０２に
対するカソード電極用の金属薄膜としてＴｉ／Ａｕ膜
を、真空蒸着法やスパッタ法などを用いて堆積する。カ
ソード電極は、特に透明電極である必要は無い。この
後、ＳｉＯ２膜を、ＮＨ４Ｆ水溶液等のＳｉＯ２エッチ
ング液で除去する（リフトオフする）。この結果、カソ
ード電極取り出し用溝の底部のみに、選択的にカソード
電極がパターニングされる。その後、アノード電極とな
る透明電極層の周辺部に額縁状のＮｉ／Ａｕ膜、Ａｌ膜
等のアノード電極ボンディングパッド部を形成する。こ
の後８００℃で５分間、若しくは７００℃で２０分間程
度、窒素雰囲気中で熱処理を行うことでカソード電極、
アノード電極共に、良好なオーミック電極特性が得られ
る。
【００８４】この後、３００μｍ角のチップに切り出し
た後、所定のステム（パッケージ）にマウントし、カソ
ード電極、アノード電極にボンディングすることによ
り、青色ＬＥＤが完成する。この青色ＬＥＤの発光特性
を測定したところ、ピーク波長は４８０ｎｍであり、出
力は２０ｍＡにおいて１５ｍＷであった。この出力は、
従来のサファイア基板をＭＯＣＶＤ法の基板とした製造
方法で作成したＬＥＤの６０倍以上であった。
【００８５】既に述べたように、本発明の半導体装置の
製造方法は、絶縁性のバルク結晶基板を用いるのでは無
く、低比抵抗のＧａＮエピタキシャル基板４０１を用い
ることが出来る点に特徴がある。従って、図１２と同様
に、本発明の第３の実施の形態の青色ＬＥＤも、高不純
物密度のＧａＮエピタキシャル基板４０１の裏面に直
接、カソード電極７２をオーミック接触出来る。そし
て、この高不純物密度のＧａＮエピタキシャル基板４０
１の上に、ｎ型ＧａＮエピタキシャル成長層４０２、ｎ
型ＡｌＧａＮエピタキシャル成長層４０３、ｎ型ＧａＮ
エピタキシャル成長層４０４、ＭＱＷ活性層４０５、ｐ
型ＡｌＧａＮエピタキシャル成長層４０６、ｐ型ＧａＮ
エピタキシャル成長層４０７、ｐ型ＡｌＧａＮエピタキ
シャル成長層４０８及びｐ型ＧａＮエピタキシャル成長
層４０９をこの順に堆積した構造において、ｐ型ＧａＮ
エピタキシャル成長層４０９にアノード電極をオーミッ
ク接触するように形成すれば、対向電極型の青色ＬＥＤ
が完成する。即ち、ｐ型ＧａＮエピタキシャル成長層４
０９からｎ型ＧａＮエピタキシャル成長層４０２に達す
るカソード電極取り出し用溝は不要である。従って、カ
ソード電極取り出し用溝を形成するためのエッチング用
マスクの形成工程や、このエッチング用マスクを用いた
ＲＩＥ工程が省略され、製造工程が簡略化される。更
に、カソード電極取り出し用溝を形成しない分実効的な
発光面積が増大し、高輝度化が可能となる。更に、高不
純物密度のＧａＮエピタキシャル基板４０１の裏面に直
接、カソード電極７２が形成されているので、１素子当
たり１回のワイヤーボンディングで良いので、組み立て
（アセンブル）工程が簡略化される。又、１チップの上
面にある電極取り出し用のコンタクト部は一つなので、
高密度に集積化した回路の実現が容易である。
【００８６】なお、本発明の第３の実施の形態におい
て、ＧａＮエピタキシャル基板４０１の代わりに、Ａｌ
ＧａＮ／ＧａＮエピタキシャル基板４１１若しくはＡｌ
ＧａＮエピタキシャル基板４２１を用い、この上に、Ｍ
ＯＣＶＤ法で所定の半導体層を連続的にエピタキシャル
成長しても、同様な青色ＬＥＤが製造出来る。
【００８７】（その他の実施の形態）このように、第１
乃至第３実施の形態によって、本発明の半導体装置の製
造方法について説明したが、この開示の一部をなす論述
及び図面は、この発明を限定するものであると理解すべ
きでは無い。この開示から当業者には様々な代替実施の
形態、実施例及び運用技術が明らかとなろう。即ち、本
発明の半導体装置の製造方法は、上述した半導体レーザ
やＬＥＤ等の半導体発光素子に限定されるものでは無
い。
【００８８】例えば、図３乃至図４に示した方法で用意
した本発明のＧａＮエピタキシャル基板４０１の上に、
ＭＯＣＶＤ法で、必要な半導体多層構造を連続的にエピ
タキシャル成長して形成することにより、ＭＥＳＦＥＴ
やＨＥＭＴ等の電子デバイスを製造することも出来る。
【００８９】例えば、ＭＥＳＦＥＴの場合は、前述した
ＧａＮエピタキシャル基板４０１、ＡｌＧａＮ／ＧａＮ
エピタキシャル基板４１１若しくはＡｌＧａＮエピタキ
シャル基板４２１の上に、４０ｎｍのＡｌＮエピタキシ
ャル成長層、３μｍのＧａＮエピタキシャル成長層、６
ｎｍのＡｌＮエピタキシャル成長層、チャネル層となる
１００〜２５０ｎｍのＧａＮエピタキシャル成長層を順
に堆積し、プロトン（Ｈ＋）若しくはヘリウム（Ｈ
ｅ＋）を照射し素子分離領域を形成する。そして、フォ
トリソグラフィ及びＲＩＥを用いて最上層のＧａＮエピ
タキシャル成長層に、Ｔｉ／Ａｌ層をパターニングし、
５００℃程度で熱処理し、ソース／ドレイン電極を形成
する。更に、リフトオフ工程でＡｕ等からなるショット
キー・ゲート電極を形成すれば、ＭＥＳＦＥＴが構成出
来る。ショットキー・ゲート電極は、Ａｌ、Ｐｔ／Ａｕ
等の金属を用いても良い。このような、ＧａＮエピタキ
シャル基板４０１、ＡｌＧａＮ／ＧａＮエピタキシャル
基板４１１若しくはＡｌＧａＮエピタキシャル基板４２
１を用いて製造したＭＥＳＦＥＴは、チャネル層の結晶
性が良好なため、移動度が高い。従って、高い変換コン
ダクタンスｇｍを得ることが出来る。
【００９０】ＨＥＭＴの場合は、前述したＧａＮエピタ
キシャル基板４０１、ＡｌＧａＮ／ＧａＮエピタキシャ
ル基板４１１若しくはＡｌＧａＮエピタキシャル基板４
２１の上に、２μｍの真性（ｉ型）ＧａＮバッファ層を
エピタキシャル成長し、この上に、２０ｎｍのｎ型Ｇａ
Ｎチャネル層、１０ｎｍのｉ型ＡｌＧａＮスペーサ層、
１５ｎｍのｎ型ＡｌＧａＮ電子供給層を、順にエピタキ
シャル成長し、Ｈ＋若しくはＨｅ＋を照射し素子分離領
域を形成する。或いは、ＲＩＥで素子分離溝を形成し、
この素子分離溝に絶縁膜を埋め込んでも良い。そして、
最上層のｎ型ＡｌＧａＮ電子供給層に、Ｔｉ／Ａｌから
なるソース／ドレイン電極、及びＡｎ，Ｐｔ／Ａｕ、若
しくはＡｌ等からなるゲート電極を形成すれば、ＧａＮ
／ＡｌＧａＮヘテロ接合を用いたＨＥＭＴが構成出来
る。ｎ型ＧａＮチャネル層とｉ型ＡｌＧａＮスペーサ層
とのヘテロ接合界面に２次元電子ガスが形成される。或
いは、ｎ型ＧａＮチャネル層の上に、ｉ型ＡｌＮスペー
サ層、ｎ型ＡｌＮ電子供給層を順に堆積し、ＧａＮ／Ａ
ｌＮヘテロ接合を用いたＨＥＭＴを構成しても良い。Ｍ
ＥＳＦＥＴの場合と同様に、本発明のＧａＮエピタキシ
ャル基板４０１、ＡｌＧａＮ／ＧａＮエピタキシャル基
板４１１若しくはＡｌＧａＮエピタキシャル基板４２１
を用いて製造したこれらのＨＥＭＴは、チャネル層の結
晶性が良好なため、移動度が高い。従って、高い変換コ
ンダクタンスｇｍを得ることが出来る。
【００９１】又、前述した本発明のＧａＮエピタキシャ
ル基板４０１、ＡｌＧａＮ／ＧａＮエピタキシャル基板
４１１若しくはＡｌＧａＮエピタキシャル基板４２１の
上に、４０ｎｍのＡｌＮエピタキシャル成長層、３μｍ
のＧａＮエピタキシャル成長層、６ｎｍのＡｌＮエピタ
キシャル成長層、チャネル層となる１５０ｎｍ乃至２５
０ｎｍのＧａＮエピタキシャル成長層を順に堆積し、Ｈ
＋若しくはＨｅ＋を照射、或いは、素子分離溝に絶縁膜
を埋め込んで、素子分離領域を形成する。そして、最上
層のチャネル層（ＧａＮエピタキシャル成長層）の上
に、８０ｎｍのシリコン窒化膜（Ｓｉ３Ｎ４膜）を堆積
し、このＳｉ３Ｎ４膜をゲート絶縁膜とし、ゲート絶縁
膜の上に、Ａｌ等の金属からなるゲート電極を形成すれ
ば、ＭＩＳＦＥＴが構成出来る。チャネル層が、６ｎｍ
のＡｌＮエピタキシャル成長層で閉じこめられた構造で
ある。このとき、ＧａＮエピタキシャル成長層に、Ｔｉ
／Ａｌからなるソース／ドレイン電極を形成すれば良
い。本発明のＧａＮエピタキシャル基板４０１、ＡｌＧ
ａＮ／ＧａＮエピタキシャル基板４１１若しくはＡｌＧ
ａＮエピタキシャル基板４２１を用いて製造したこのＭ
ＩＳＦＥＴは、チャネル層の移動度が高く、高い変換コ
ンダクタンスｇｍを得ることが出来る。
【００９２】或いは、低比抵抗ＡｌＧａＮエピタキシャ
ル基板４２１をコレクタ層として用い、この上にエピタ
キシャル成長したＧａＮベース層及びＡｌＧａＮエミッ
タ層を用いたＡｌＧａＮ／ＧａＮヘテロ接合を用いたＨ
ＢＴに必要な多層構造を、ＭＯＣＶＤ法で連続的に堆積
して形成しても良い。或いは、低比抵抗ＧａＮエピタキ
シャル基板４０１をコレクタ層として用い、この上にエ
ピタキシャル成長したＩｎＧａＮベース層及びＧａＮエ
ミッタ層を用いたＧａＮ／ＩｎＧａＮヘテロ接合を用い
たＨＢＴ等に必要な多層構造を、ＭＯＣＶＤ法で連続的
に堆積して形成しても良い。この様なＨＢＴにおいて
は、低比抵抗ＡｌＧａＮエピタキシャル基板４２１若し
くは、低比抵抗ＧａＮエピタキシャル基板４０１の裏面
に直接コレクタ電極をオーミック接触した構造が容易に
製造可能である。これらの縦型構造のＨＢＴは、結晶性
が良好なため、高い電流増幅率ｈＦＥを得ることが出
来、高周波大電力用出力素子として好適である。このよ
うに、本発明はここでは記載していない様々な実施の形
態等を含むことは勿論である。従って、本発明の技術的
範囲は上記の説明から妥当な特許請求の範囲に係る発明
特定事項によってのみ定められるものである。
【００９３】
【発明の効果】以上説明したように、本発明によれば、
結晶の完全性が高く、表面モフォロジーの優れたエピタ
キシャル成長用基板が簡単、且つ短時間に得られる。
【００９４】又、本発明によれば、低比抵抗のエピタキ
シャル成長用基板も簡単に得ることが可能である。
【００９５】又、本発明によれば、エピタキシャル成長
用基板の上に、エピタキシャル成長されるＧａＮ系化合
物半導体単結晶薄膜の欠陥密度は極めて低減される。
【００９６】従って、本発明の半導体装置の製造方法に
より製造した半導体装置では、著しい電気的特性・光学
的特性等の向上が得られる。例えば発光素子の発光特性
や寿命特性が向上する。
【００９７】又、本発明によれば、エピタキシャル成長
用基板の裏面にオーミック電極を形成することが可能
で、製造工程が簡略され、製造歩留りの高い半導体装置
が製造出来る。
【図面の簡単な説明】
【図１】本発明のエピタキシャル成長用基板の製造方法
に用いる塩化物輸送・ＭＯＣＶＤ装置の概略構造を示す
断面図である。
【図２】本発明の半導体装置の製造方法に用いるＭＯＣ
ＶＤ装置の概略構造を示す断面図である。
【図３】本発明のＧａＮエピタキシャル成長用基板の製
造方法を示す工程断面図である（その１）。
【図４】本発明のＧａＮエピタキシャル成長用基板の製
造方法を示す工程断面図である（その２）。
【図５】本発明のＡｌＧａＮ／ＧａＮエピタキシャル成
長用基板の製造方法を示す工程断面図である（その
１）。
【図６】本発明のＡｌＧａＮ／ＧａＮエピタキシャル成
長用基板の製造方法を示す工程断面図である（その
２）。
【図７】本発明のＡｌＧａＮエピタキシャル成長用基板
の製造方法を示す工程断面図である。
【図８】本発明の第１の実施形態に係わる半導体装置
（半導体レーザ）の製造方法を示す工程断面図である
（その１）。
【図９】本発明の第１の実施形態に係わる半導体装置
（半導体レーザ）の製造方法を示す工程断面図である
（その２）。
【図１０】本発明の第１の実施形態の変形例（第１の変
形例）に係わる半導体装置（半導体レーザ）の製造方法
を示す工程断面図である。
【図１１】本発明の第１の実施形態の他の変形例（第２
の変形例）に係わる半導体装置（半導体レーザ）の製造
方法を示す工程断面図である。
【図１２】本発明の第２の実施の形態に係わる半導体装
置（半導体レーザ）の構造を示す断面図である。
【図１３】従来の半導体装置の製造方法による半導体レ
ーザのＭＱＷ活性層近傍を断面ＳＥＭ観察した場合の像
を模式的にスケッチした図である。
【符号の説明】
２１ 石英製反応容器 ２２ ＮＨ３ガス導入管 ２３ ＨＣｌガス導入管 ２４，３１ ガス導入管 ２５ 排気管 ２６，３３ サセプタ ２７ 抵抗加熱ヒータ ２８ 基板 ３２ 高周波加熱ヒータ ５１ ｐ型ＧａＮエピタキシャル成長層 ５２ ｐ型ＧａＮエピタキシャル成長層 ６１ ＳｉＯ２膜 ７１ アノード電極 ７２ カソード電極 ３０１ バルク結晶基板（ｃ面サファイア基板） ３０２ ＧａＮ低温成長層 ３０３ ＧａＮエピタキシャル成長層 ３０４ ＩｎＧａＮエピタキシャル成長層 ３０５ ＧａＮエピタキシャル成長層 ３０６ ＧａＮエピタキシャル成長層 ３１５，３１６ ＡｌＧａＮエピタキシャル成長層 ４０１ ＧａＮエピタキシャル基板 ４０２ ｎ型ＧａＮエピタキシャル成長層 ４０３ ｎ型ＡｌＧａＮエピタキシャル成長層 ４０４ ｎ型ＧａＮエピタキシャル成長層 ４０５ ＩｎＧａＮ多重量子井戸（ＭＱＷ）活性層 ４０６ ＡｌＧａＮエピタキシャル成長層 ４０７ ｐ型ＧａＮエピタキシャル成長層 ４０８ ｐ型ＡｌＧａＮエピタキシャル成長層 ４０９ ｐ型ＧａＮエピタキシャル成長層 ４１０ ｎ型ＧａＮエピタキシャル成長層 ４１１ ＡｌＧａＮ／ＧａＮエピタキシャル基板 ４２１ ＡｌＧａＮエピタキシャル基板
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4G077 AA02 AA03 BE11 BE15 DB08 ED06 EF03 5F041 AA40 AA41 CA22 CA40 CA62 CA64 CA65 CA74

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 バルク結晶基板上に、第１の窒化ガリウ
    ム系化合物半導体単結晶薄膜をエピタキシャル成長する
    工程と、 前記第１の窒化ガリウム系化合物半導体単結晶薄膜の上
    にインジウムを含む窒化ガリウム系化合物半導体単結晶
    薄膜をエピタキシャル成長する工程と、 前記インジウムを含む窒化ガリウム系化合物半導体単結
    晶薄膜の上に、第２の窒化ガリウム系化合物半導体単結
    晶薄膜をエピタキシャル成長する工程と、 前記第２の窒化ガリウム系化合物半導体単結晶薄膜を、
    前記バルク結晶基板から分離し、エピタキシャル成長用
    基板とする工程とを少なくとも有することを特徴とする
    エピタキシャル成長用基板の製造方法。
  2. 【請求項２】 前記第２の窒化ガリウム系化合物半導体
    単結晶薄膜は、前記インジウムを含む窒化ガリウム系化
    合物半導体単結晶薄膜に対する気相エッチングのエッチ
    ング速度よりも遅いエッチング速度を有する窒化ガリウ
    ム系化合物半導体単結晶薄膜であることを特徴とする請
    求項１記載のエピタキシャル成長用基板の製造方法。
  3. 【請求項３】 前記第２の窒化ガリウム系化合物半導体
    単結晶薄膜は、アルミニウムを含む窒化ガリウム系化合
    物半導体単結晶薄膜であることを特徴とする請求項１又
    は２記載のエピタキシャル成長用基板の製造方法。
  4. 【請求項４】 前記第２の窒化ガリウム系化合物半導体
    単結晶薄膜の上に、更に前記インジウムを含む窒化ガリ
    ウム系化合物半導体単結晶薄膜に対する気相エッチング
    のエッチング速度よりも遅いエッチング速度を有する第
    ３の窒化ガリウム系化合物半導体単結晶薄膜をエピタキ
    シャル成長する工程を有することを特徴とする請求項１
    〜３のいずれか１項記載のエピタキシャル成長用基板の
    製造方法。
  5. 【請求項５】 前記第３の窒化ガリウム系化合物半導体
    単結晶薄膜は、アルミニウムを含む窒化ガリウム系化合
    物半導体単結晶薄膜であることを特徴とする請求項４記
    載のエピタキシャル成長用基板の製造方法。
  6. 【請求項６】 前記第１の窒化ガリウム系化合物半導体
    単結晶薄膜をエピタキシャル成長する工程に用いるガリ
    ウム原料は有機金属化合物ガスを用い、前記第２の窒化
    ガリウム系化合物半導体単結晶薄膜をエピタキシャル成
    長する工程に用いるガリウム原料は、金属ガリウムのハ
    ロゲン系化合物を用いることを特徴とする請求項１〜５
    のいずれか１項記載のエピタキシャル成長用基板の製造
    方法。
  7. 【請求項７】 前記第２の窒化ガリウム系化合物半導体
    単結晶薄膜を、前記バルク結晶基板から分離する工程
    は、気相エッチングにより、前記インジウムを含む窒化
    ガリウム系化合物半導体単結晶薄膜の少なくとも一部を
    除去し、熱歪みにより前記第２の窒化ガリウム系化合物
    半導体単結晶薄膜を、前記インジウムを含む窒化ガリウ
    ム系化合物半導体単結晶薄膜の部分で剥離することを特
    徴とする請求項１〜６のいずれか１項記載のエピタキシ
    ャル成長用基板の製造方法。
  8. 【請求項８】 バルク結晶基板上に、第１の窒化ガリウ
    ム系化合物半導体単結晶薄膜をエピタキシャル成長する
    工程と、 前記第１の窒化ガリウム系化合物半導体単結晶薄膜の上
    にインジウムを含む窒化ガリウム系化合物半導体単結晶
    薄膜をエピタキシャル成長する工程と、 前記インジウムを含む窒化ガリウム系化合物半導体単結
    晶薄膜の上に、第２の窒化ガリウム系化合物半導体単結
    晶薄膜をエピタキシャル成長する工程と、 前記第２の窒化ガリウム系化合物半導体単結晶薄膜を、
    前記バルク結晶基板から分離し、エピタキシャル成長用
    基板とする工程と、 前記エピタキシャル成長用基板の上に、窒化ガリウム系
    化合物半導体単結晶薄膜の多層構造をエピタキシャル成
    長する工程と、 前記多層構造の最上層の窒化ガリウム系化合物半導体単
    結晶薄膜に対して電極を形成する工程とを少なくとも有
    することを特徴とする半導体装置の製造方法。
  9. 【請求項９】 前記第２の窒化ガリウム系化合物半導体
    単結晶薄膜の上に、更に前記インジウムを含む窒化ガリ
    ウム系化合物半導体単結晶薄膜に対する気相エッチング
    のエッチング速度よりも遅いエッチング速度を有する第
    ３の窒化ガリウム系化合物半導体単結晶薄膜をエピタキ
    シャル成長する工程を有することを特徴とする請求項８
    記載の半導体装置の製造方法。
  10. 【請求項１０】 前記第１の窒化ガリウム系化合物半導
    体単結晶薄膜をエピタキシャル成長する工程に用いるガ
    リウム原料は有機金属化合物ガスを用い、前記第２の窒
    化ガリウム系化合物半導体単結晶薄膜をエピタキシャル
    成長する工程に用いるガリウム原料は、金属ガリウムの
    ハロゲン系化合物を用いることを特徴とする請求項８又
    は９記載の半導体装置の製造方法。
JP2000301301A 2000-03-29 2000-09-29 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法 Expired - Fee Related JP3946427B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000301301A JP3946427B2 (ja) 2000-03-29 2000-09-29 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
US09/818,843 US6627552B1 (en) 2000-03-29 2001-03-28 Method for preparing epitaxial-substrate and method for manufacturing semiconductor device employing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-90158 2000-03-29
JP2000090158 2000-03-29
JP2000301301A JP3946427B2 (ja) 2000-03-29 2000-09-29 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001342100A true JP2001342100A (ja) 2001-12-11
JP3946427B2 JP3946427B2 (ja) 2007-07-18

Family

ID=26588646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000301301A Expired - Fee Related JP3946427B2 (ja) 2000-03-29 2000-09-29 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6627552B1 (ja)
JP (1) JP3946427B2 (ja)

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003054937A1 (fr) * 2001-12-20 2003-07-03 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un substrat et d'un dispositif a semi-conducteur sous forme de nitrure
WO2003098757A1 (fr) * 2002-05-17 2003-11-27 Ammono Sp.Zo.O. Structure d'element electroluminescent comprenant une couche de monocristaux de nitrure en vrac
US6656615B2 (en) 2001-06-06 2003-12-02 Nichia Corporation Bulk monocrystalline gallium nitride
US6927149B2 (en) 2003-01-14 2005-08-09 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device and fabrication method thereof, and method for forming nitride semiconductor substrate
EP1576671A1 (en) * 2002-12-16 2005-09-21 The Regents Of The University Of California Growth of planar, non-polar a-plane gallium nitride by hydride vapor phase epitaxy
WO2005112080A1 (ja) * 2004-05-18 2005-11-24 Sumitomo Electric Industries, Ltd. Ｉｉｉ族窒化物半導体結晶およびその製造方法、ｉｉｉ族窒化物半導体デバイスおよびその製造方法ならびに発光機器
US7057211B2 (en) 2001-10-26 2006-06-06 Ammono Sp. Zo.O Nitride semiconductor laser device and manufacturing method thereof
US7081162B2 (en) 2001-06-06 2006-07-25 Nichia Corporation Method of manufacturing bulk single crystal of gallium nitride
US7112243B2 (en) 2001-07-23 2006-09-26 Toyoda Gosei Co., Ltd. Method for producing Group III nitride compound semiconductor
US7132730B2 (en) 2001-10-26 2006-11-07 Ammono Sp. Z.O.O. Bulk nitride mono-crystal including substrate for epitaxy
US7335262B2 (en) 2002-05-17 2008-02-26 Ammono Sp. Z O.O. Apparatus for obtaining a bulk single crystal using supercritical ammonia
US7338828B2 (en) 2005-05-31 2008-03-04 The Regents Of The University Of California Growth of planar non-polar {1 -1 0 0} m-plane gallium nitride with metalorganic chemical vapor deposition (MOCVD)
JP2008192701A (ja) * 2007-02-01 2008-08-21 Rohm Co Ltd ＧａＮ系半導体素子
US7427555B2 (en) 2002-12-16 2008-09-23 The Regents Of The University Of California Growth of planar, non-polar gallium nitride by hydride vapor phase epitaxy
US7504274B2 (en) 2004-05-10 2009-03-17 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
US7566580B2 (en) 2006-11-15 2009-07-28 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AIN and their alloys by metal organic chemical vapor deposition
US7691658B2 (en) 2006-01-20 2010-04-06 The Regents Of The University Of California Method for improved growth of semipolar (Al,In,Ga,B)N
US7704331B2 (en) 2005-03-10 2010-04-27 The Regents Of The University Of California Technique for the growth of planar semi-polar gallium nitride
US7811380B2 (en) 2002-12-11 2010-10-12 Ammono Sp. Z O.O. Process for obtaining bulk mono-crystalline gallium-containing nitride
US7871843B2 (en) 2002-05-17 2011-01-18 Ammono. Sp. z o.o. Method of preparing light emitting device
US7905957B2 (en) 2004-11-26 2011-03-15 Ammono Sp. Z.O.O. Method of obtaining bulk single crystals by seeded growth
US7956360B2 (en) 2004-06-03 2011-06-07 The Regents Of The University Of California Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy
US7982208B2 (en) 2002-04-15 2011-07-19 The Regents Of The University Of California Non-polar (Al,B,In,Ga)N quantum well and heterostructure materials and devices
US8110848B2 (en) 2002-12-11 2012-02-07 Ammono Sp. Z O.O. Substrate for epitaxy and method of preparing the same
US8148244B2 (en) 2005-07-13 2012-04-03 The Regents Of The University Of California Lateral growth method for defect reduction of semipolar nitride films
US8193020B2 (en) 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
US8398767B2 (en) 2004-06-11 2013-03-19 Ammono S.A. Bulk mono-crystalline gallium-containing nitride and its application
US8421190B2 (en) 2005-01-11 2013-04-16 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor substrate and manufacturing method thereof
US8629065B2 (en) 2009-11-06 2014-01-14 Ostendo Technologies, Inc. Growth of planar non-polar {10-10} M-plane gallium nitride with hydride vapor phase epitaxy (HVPE)
US8673074B2 (en) 2008-07-16 2014-03-18 Ostendo Technologies, Inc. Growth of planar non-polar {1 -1 0 0} M-plane and semi-polar {1 1 -2 2} gallium nitride with hydride vapor phase epitaxy (HVPE)
US8809867B2 (en) 2002-04-15 2014-08-19 The Regents Of The University Of California Dislocation reduction in non-polar III-nitride thin films
US9231376B2 (en) 2004-05-10 2016-01-05 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (Ga,Al,In,B)N thin films, heterostructures, and devices
US9893236B2 (en) 2002-04-15 2018-02-13 The Regents Of The University Of California Non-polar (Al,B,In,Ga)N quantum wells
JP2018170391A (ja) * 2017-03-29 2018-11-01 豊田合成株式会社 半導体素子の製造方法
JP2020136554A (ja) * 2019-02-22 2020-08-31 日亜化学工業株式会社 発光素子の製造方法
WO2022180659A1 (ja) * 2021-02-24 2022-09-01 三菱電機株式会社 Ｉｉｉ族窒化物半導体エピタキシャルウエハの製造方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806508B2 (en) * 2001-04-20 2004-10-19 General Electic Company Homoepitaxial gallium nitride based photodetector and method of producing
JP4150527B2 (ja) * 2002-02-27 2008-09-17 日鉱金属株式会社 結晶の製造方法
US9279193B2 (en) 2002-12-27 2016-03-08 Momentive Performance Materials Inc. Method of making a gallium nitride crystalline composition having a low dislocation density
US7786503B2 (en) * 2002-12-27 2010-08-31 Momentive Performance Materials Inc. Gallium nitride crystals and wafers and method of making
US8357945B2 (en) * 2002-12-27 2013-01-22 Momentive Performance Materials Inc. Gallium nitride crystal and method of making same
US7859008B2 (en) * 2002-12-27 2010-12-28 Momentive Performance Materials Inc. Crystalline composition, wafer, device, and associated method
US7638815B2 (en) * 2002-12-27 2009-12-29 Momentive Performance Materials Inc. Crystalline composition, wafer, and semi-conductor structure
US7098487B2 (en) * 2002-12-27 2006-08-29 General Electric Company Gallium nitride crystal and method of making same
US7033961B1 (en) * 2003-07-15 2006-04-25 Rf Micro Devices, Inc. Epitaxy/substrate release layer
US20050186757A1 (en) * 2004-02-20 2005-08-25 National Chiao Tung University Method for lift off GaN pseudomask epitaxy layer using wafer bonding way
JP5013661B2 (ja) * 2004-03-31 2012-08-29 三洋電機株式会社 窒化物系半導体素子の製造方法及び窒化物系半導体素子
KR100765004B1 (ko) * 2004-12-23 2007-10-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
CN100337909C (zh) * 2005-03-16 2007-09-19 清华大学 一种碳纳米管阵列的生长方法
CN100376477C (zh) 2005-03-18 2008-03-26 清华大学 一种碳纳米管阵列生长装置及多壁碳纳米管阵列的生长方法
CN100344532C (zh) * 2005-03-25 2007-10-24 清华大学 一种碳纳米管阵列的生长装置
CN100337910C (zh) * 2005-03-31 2007-09-19 清华大学 一种碳纳米管阵列的生长方法
JP4968660B2 (ja) * 2005-08-24 2012-07-04 スタンレー電気株式会社 ＺｎＯ系化合物半導体結晶の製造方法、及び、ＺｎＯ系化合物半導体基板
KR20070035660A (ko) * 2005-09-28 2007-04-02 엘지이노텍 주식회사 질화물 반도체 발광소자 제조방법
JP2007197302A (ja) * 2005-12-28 2007-08-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法および製造装置
JP4872450B2 (ja) * 2006-05-12 2012-02-08 日立電線株式会社 窒化物半導体発光素子
US8222057B2 (en) * 2006-08-29 2012-07-17 University Of Florida Research Foundation, Inc. Crack free multilayered devices, methods of manufacture thereof and articles comprising the same
US8389099B1 (en) 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
JP2009190936A (ja) * 2008-02-14 2009-08-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法
US8497527B2 (en) * 2008-03-12 2013-07-30 Sensor Electronic Technology, Inc. Device having active region with lower electron concentration
US8497552B2 (en) * 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
CN102414846A (zh) * 2009-10-07 2012-04-11 应用材料公司 用于led制造的改良多腔室分离处理
EP2330697A1 (en) * 2009-12-07 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Semiconductor device having an InGaN layer
JP4769905B2 (ja) * 2009-12-10 2011-09-07 Ｄｏｗａエレクトロニクス株式会社 ｐ型ＡｌＧａＮ層の製造方法およびＩＩＩ族窒化物半導体発光素子
US8148252B1 (en) 2011-03-02 2012-04-03 S.O.I. Tec Silicon On Insulator Technologies Methods of forming III/V semiconductor materials, and semiconductor structures formed using such methods
SG183608A1 (en) * 2011-03-02 2012-09-27 Soitec Silicon On Insulator Methods of forming iii/v semiconductor materials, and semiconductor structures formed using such methods
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
WO2014035794A1 (en) 2012-08-27 2014-03-06 Rf Micro Devices, Inc Lateral semiconductor device with vertical breakdown region
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10388691B2 (en) 2016-05-18 2019-08-20 Globalfoundries Inc. Light emitting diodes (LEDs) with stacked multi-color pixels for displays
US9941330B2 (en) * 2016-05-18 2018-04-10 Globalfoundries Inc. LEDs with three color RGB pixels for displays
US10037981B2 (en) 2016-05-18 2018-07-31 Globalfoundries Inc. Integrated display system with multi-color light emitting diodes (LEDs)
US9941329B2 (en) 2016-05-18 2018-04-10 Globalfoundries Inc. Light emitting diodes (LEDs) with integrated CMOS circuits
WO2022222150A1 (zh) * 2021-04-23 2022-10-27 华为技术有限公司 一种hemt器件及其制作方法、电子设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JPH07202265A (ja) * 1993-12-27 1995-08-04 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体の製造方法
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5903017A (en) 1996-02-26 1999-05-11 Kabushiki Kaisha Toshiba Compound semiconductor device formed of nitrogen-containing gallium compound such as GaN, AlGaN or InGaN
US5987048A (en) 1996-07-26 1999-11-16 Kabushiki Kaisha Toshiba Gallium nitride-based compound semiconductor laser and method of manufacturing the same
JP3688843B2 (ja) 1996-09-06 2005-08-31 株式会社東芝 窒化物系半導体素子の製造方法
JPH111399A (ja) * 1996-12-05 1999-01-06 Lg Electron Inc 窒化ガリウム半導体単結晶基板の製造方法並びにその基板を用いた窒化ガリウムダイオード
US6121634A (en) 1997-02-21 2000-09-19 Kabushiki Kaisha Toshiba Nitride semiconductor light emitting device and its manufacturing method
US6210479B1 (en) * 1999-02-26 2001-04-03 International Business Machines Corporation Product and process for forming a semiconductor structure on a host substrate
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
KR20010021494A (ko) * 1997-07-03 2001-03-15 추후제출 에피택셜 증착에 의한 프리 스탠딩 기판의 제조를 위한열적 부정합 보정
US6153524A (en) * 1997-07-29 2000-11-28 Silicon Genesis Corporation Cluster tool method using plasma immersion ion implantation
JPH11195775A (ja) * 1997-12-26 1999-07-21 Sony Corp 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
US6280523B1 (en) * 1999-02-05 2001-08-28 Lumileds Lighting, U.S., Llc Thickness tailoring of wafer bonded AlxGayInzN structures by laser melting
US6176925B1 (en) * 1999-05-07 2001-01-23 Cbl Technologies, Inc. Detached and inverted epitaxial regrowth & methods

Cited By (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7744697B2 (en) 2001-06-06 2010-06-29 Nichia Corporation Bulk monocrystalline gallium nitride
US7081162B2 (en) 2001-06-06 2006-07-25 Nichia Corporation Method of manufacturing bulk single crystal of gallium nitride
US6656615B2 (en) 2001-06-06 2003-12-02 Nichia Corporation Bulk monocrystalline gallium nitride
US7422633B2 (en) 2001-06-06 2008-09-09 Ammono Sp. Zo. O. Method of forming gallium-containing nitride bulk single crystal on heterogeneous substrate
US7374615B2 (en) 2001-06-06 2008-05-20 Ammono.Sp.Zo.O Method and equipment for manufacturing aluminum nitride bulk single crystal
US7252712B2 (en) 2001-06-06 2007-08-07 Ammono Sp. Z O.O. Process and apparatus for obtaining bulk monocrystalline gallium-containing nitride
US7160388B2 (en) 2001-06-06 2007-01-09 Nichia Corporation Process and apparatus for obtaining bulk monocrystalline gallium-containing nitride
US7112243B2 (en) 2001-07-23 2006-09-26 Toyoda Gosei Co., Ltd. Method for producing Group III nitride compound semiconductor
US7750355B2 (en) 2001-10-26 2010-07-06 Ammono Sp. Z O.O. Light emitting element structure using nitride bulk single crystal layer
US7420261B2 (en) 2001-10-26 2008-09-02 Ammono Sp. Z O.O. Bulk nitride mono-crystal including substrate for epitaxy
US7132730B2 (en) 2001-10-26 2006-11-07 Ammono Sp. Z.O.O. Bulk nitride mono-crystal including substrate for epitaxy
US7935550B2 (en) 2001-10-26 2011-05-03 Ammono Sp. Z O.O. Method of forming light-emitting device using nitride bulk single crystal layer
US7057211B2 (en) 2001-10-26 2006-06-06 Ammono Sp. Zo.O Nitride semiconductor laser device and manufacturing method thereof
WO2003054937A1 (fr) * 2001-12-20 2003-07-03 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un substrat et d'un dispositif a semi-conducteur sous forme de nitrure
US6806109B2 (en) 2001-12-20 2004-10-19 Matsushita Electric Industrial Co., Ltd. Method of fabricating nitride based semiconductor substrate and method of fabricating nitride based semiconductor device
US9039834B2 (en) 2002-04-15 2015-05-26 The Regents Of The University Of California Non-polar gallium nitride thin films grown by metalorganic chemical vapor deposition
US7982208B2 (en) 2002-04-15 2011-07-19 The Regents Of The University Of California Non-polar (Al,B,In,Ga)N quantum well and heterostructure materials and devices
US8809867B2 (en) 2002-04-15 2014-08-19 The Regents Of The University Of California Dislocation reduction in non-polar III-nitride thin films
US9893236B2 (en) 2002-04-15 2018-02-13 The Regents Of The University Of California Non-polar (Al,B,In,Ga)N quantum wells
US8188458B2 (en) 2002-04-15 2012-05-29 The Regents Of The University Of California Non-polar (Al,B,In,Ga)N quantum well and heterostructure materials and devices
US7871843B2 (en) 2002-05-17 2011-01-18 Ammono. Sp. z o.o. Method of preparing light emitting device
WO2003098757A1 (fr) * 2002-05-17 2003-11-27 Ammono Sp.Zo.O. Structure d'element electroluminescent comprenant une couche de monocristaux de nitrure en vrac
US7335262B2 (en) 2002-05-17 2008-02-26 Ammono Sp. Z O.O. Apparatus for obtaining a bulk single crystal using supercritical ammonia
US7811380B2 (en) 2002-12-11 2010-10-12 Ammono Sp. Z O.O. Process for obtaining bulk mono-crystalline gallium-containing nitride
US8110848B2 (en) 2002-12-11 2012-02-07 Ammono Sp. Z O.O. Substrate for epitaxy and method of preparing the same
EP1576671A1 (en) * 2002-12-16 2005-09-21 The Regents Of The University Of California Growth of planar, non-polar a-plane gallium nitride by hydride vapor phase epitaxy
US8450192B2 (en) 2002-12-16 2013-05-28 The Regents Of The University Of California Growth of planar, non-polar, group-III nitride films
EP1576671A4 (en) * 2002-12-16 2006-10-25 Univ California NON-POLAR PLANAR GALLIUM NITRIDE GROWTH AND PLANAR GEOMETRY BY HYDRIDE VAPOR EPITAXY
US7427555B2 (en) 2002-12-16 2008-09-23 The Regents Of The University Of California Growth of planar, non-polar gallium nitride by hydride vapor phase epitaxy
US6927149B2 (en) 2003-01-14 2005-08-09 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device and fabrication method thereof, and method for forming nitride semiconductor substrate
US9793435B2 (en) 2004-05-10 2017-10-17 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (Ga,Al,In,B)N thin films, heterostructures, and devices
US7504274B2 (en) 2004-05-10 2009-03-17 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
US8882935B2 (en) 2004-05-10 2014-11-11 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures, and devices by metalorganic chemical vapor deposition
US9231376B2 (en) 2004-05-10 2016-01-05 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (Ga,Al,In,B)N thin films, heterostructures, and devices
US8502246B2 (en) 2004-05-10 2013-08-06 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
WO2005112080A1 (ja) * 2004-05-18 2005-11-24 Sumitomo Electric Industries, Ltd. Ｉｉｉ族窒化物半導体結晶およびその製造方法、ｉｉｉ族窒化物半導体デバイスおよびその製造方法ならびに発光機器
JP2006005331A (ja) * 2004-05-18 2006-01-05 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体結晶およびその製造方法、ｉｉｉ族窒化物半導体デバイスおよびその製造方法ならびに発光機器
US7732236B2 (en) 2004-05-18 2010-06-08 Sumitomo Electric Industries, Ltd. III nitride semiconductor crystal and manufacturing method thereof, III nitride semiconductor device manufacturing method thereof, and light emitting device
US7956360B2 (en) 2004-06-03 2011-06-07 The Regents Of The University Of California Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy
US8398767B2 (en) 2004-06-11 2013-03-19 Ammono S.A. Bulk mono-crystalline gallium-containing nitride and its application
US7905957B2 (en) 2004-11-26 2011-03-15 Ammono Sp. Z.O.O. Method of obtaining bulk single crystals by seeded growth
US8421190B2 (en) 2005-01-11 2013-04-16 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor substrate and manufacturing method thereof
US8524012B2 (en) 2005-03-10 2013-09-03 The Regents Of The University Of California Technique for the growth of planar semi-polar gallium nitride
US8128756B2 (en) 2005-03-10 2012-03-06 The Regents Of The University Of California Technique for the growth of planar semi-polar gallium nitride
US7704331B2 (en) 2005-03-10 2010-04-27 The Regents Of The University Of California Technique for the growth of planar semi-polar gallium nitride
US7338828B2 (en) 2005-05-31 2008-03-04 The Regents Of The University Of California Growth of planar non-polar {1 -1 0 0} m-plane gallium nitride with metalorganic chemical vapor deposition (MOCVD)
US8097481B2 (en) 2005-05-31 2012-01-17 The Regents Of The University Of California Growth of non-polar M-plane III-nitride film using metalorganic chemical vapor deposition (MOCVD)
US8795440B2 (en) 2005-05-31 2014-08-05 The Regents Of The University Of California Growth of non-polar M-plane III-nitride film using metalorganic chemical vapor deposition (MOCVD)
US10529892B2 (en) 2005-06-01 2020-01-07 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (Ga,Al,In,B)N thin films, heterostructures, and devices
US8148244B2 (en) 2005-07-13 2012-04-03 The Regents Of The University Of California Lateral growth method for defect reduction of semipolar nitride films
US8110482B2 (en) 2006-01-20 2012-02-07 The Regents Of The University Of California Miscut semipolar optoelectronic device
US8368179B2 (en) 2006-01-20 2013-02-05 The Regents Of The University Of California Miscut semipolar optoelectronic device
US7691658B2 (en) 2006-01-20 2010-04-06 The Regents Of The University Of California Method for improved growth of semipolar (Al,In,Ga,B)N
US8455885B2 (en) 2006-11-15 2013-06-04 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face gallium nitride, indium nitride, and aluminum nitride and their alloys by metal organic chemical vapor deposition
US8193020B2 (en) 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
US7566580B2 (en) 2006-11-15 2009-07-28 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AIN and their alloys by metal organic chemical vapor deposition
JP2008192701A (ja) * 2007-02-01 2008-08-21 Rohm Co Ltd ＧａＮ系半導体素子
US8673074B2 (en) 2008-07-16 2014-03-18 Ostendo Technologies, Inc. Growth of planar non-polar {1 -1 0 0} M-plane and semi-polar {1 1 -2 2} gallium nitride with hydride vapor phase epitaxy (HVPE)
US8629065B2 (en) 2009-11-06 2014-01-14 Ostendo Technologies, Inc. Growth of planar non-polar {10-10} M-plane gallium nitride with hydride vapor phase epitaxy (HVPE)
JP2018170391A (ja) * 2017-03-29 2018-11-01 豊田合成株式会社 半導体素子の製造方法
JP2020136554A (ja) * 2019-02-22 2020-08-31 日亜化学工業株式会社 発光素子の製造方法
JP7182057B2 (ja) 2019-02-22 2022-12-02 日亜化学工業株式会社 発光素子の製造方法
WO2022180659A1 (ja) * 2021-02-24 2022-09-01 三菱電機株式会社 Ｉｉｉ族窒化物半導体エピタキシャルウエハの製造方法
JPWO2022180659A1 (ja) * 2021-02-24 2022-09-01

Also Published As

Publication number Publication date
JP3946427B2 (ja) 2007-07-18
US6627552B1 (en) 2003-09-30

Similar Documents

Publication Publication Date Title
JP3946427B2 (ja) エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
US7760785B2 (en) Group-III nitride semiconductor device
US7186620B2 (en) Method of making substrates for nitride semiconductor devices
US10128403B2 (en) Semiconductor substrate, semiconductor device, and manufacturing methods thereof
JPH10312971A (ja) ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法
JP2010232464A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード
JP2000323417A (ja) Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
JP2000031588A (ja) 半導体素子
JPH11135832A (ja) 窒化ガリウム系化合物半導体及びその製造方法
JP5979547B2 (ja) エピタキシャルウェハ及びその製造方法
JP2002217116A (ja) 結晶膜、結晶基板および半導体装置の製造方法
JP4734786B2 (ja) 窒化ガリウム系化合物半導体基板、及びその製造方法
US20230343890A1 (en) Epitaxial wafer for ultraviolet light emitting device, method for producing metal bonded substrate for ultraviolet light emitting device, method for producing ultraviolet light emitting device, and method for producing ultraviolet light emitting device array
JP3718329B2 (ja) ＧａＮ系化合物半導体発光素子
JPH0832113A (ja) ｐ型ＧａＮ系半導体の製造方法
JP3361964B2 (ja) 半導体発光素子およびその製造方法
JP2000315818A (ja) 半導体装置の製造方法
KR100742986B1 (ko) 컴플라이언트 기판을 갖는 질화갈륨계 화합물 반도체 소자의 제조 방법
JP2005064204A (ja) ＩＩＩ族窒化物系化合物半導体発光素子及びそれに用いる窒化ガリウム（ＧａＮ）基板の製造方法
JP2008115463A (ja) Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
US8048786B2 (en) Method for fabricating single-crystalline substrate containing gallium nitride
JP3566476B2 (ja) 半導体発光素子の製造方法
JP3642199B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP4153673B2 (ja) 半導体素子の製造方法
JP2002374002A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070411

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees