CN110571315B - 一种led芯片及其制作方法 - Google Patents

一种led芯片及其制作方法 Download PDF

Info

Publication number
CN110571315B
CN110571315B CN201910859367.1A CN201910859367A CN110571315B CN 110571315 B CN110571315 B CN 110571315B CN 201910859367 A CN201910859367 A CN 201910859367A CN 110571315 B CN110571315 B CN 110571315B
Authority
CN
China
Prior art keywords
layer
gallium nitride
ohmic contact
nitride layer
led chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910859367.1A
Other languages
English (en)
Other versions
CN110571315A (zh
Inventor
刘伟
李俊贤
刘英策
蔡和勋
邬新根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN201910859367.1A priority Critical patent/CN110571315B/zh
Publication of CN110571315A publication Critical patent/CN110571315A/zh
Application granted granted Critical
Publication of CN110571315B publication Critical patent/CN110571315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请实施例提供了一种LED芯片及其制作方法，该LED芯片包括：衬底；位于衬底的第一表面的外延结构，外延结构包括第一氮化镓层、有源层、第二氮化镓层，第一氮化镓层与第二氮化镓层的掺杂类型不同；位于第二氮化镓层背离衬底一侧预设区域的电流阻挡层；位于电流阻挡层背离第二氮化镓层一侧，覆盖第二氮化镓层的复合膜层，复合膜层包括层叠的欧姆接触层、绝缘点阵层、第一导电层，其中，绝缘点阵层包括多个不连续的绝缘单元；与第一氮化镓层背离衬底的一侧电连接第一电极；与复合膜层背离第二氮化镓层的一侧电连接第二电极。该LED芯片具有较高的电流横向扩展能力和较高的发光亮度。

Description

一种LED芯片及其制作方法
技术领域
本申请涉及半导体发光器件领域，具体涉及一种LED芯片及其制作方法。
背景技术
随着LED技术的快速发展以及LED光效的逐步提高，LED的应用也越来越广泛，人们越来越关注LED在照明市场的发展前景。LED芯片，作为LED灯的核心组件，其功能就是把电能转化为光能，具体的，所述LED芯片包括P型半导体层、N型半导体层以及位于所述N型半导体层和P型半导体层之间的有源层，当有电流通过LED芯片时，P型半导体中的空穴和N型半导体中的电子会向有源层移动，并在所述有源层复合，使得LED芯片发光。但是，现有LED芯片的亮度有待提高。
发明内容
有鉴于此，本申请实施例提供了一种LED芯片及其制作方法，以提高LED芯片中的电流横向扩展能力，提高LED芯片的发光亮度。
为实现上述目的，本申请实施例提供如下技术方案：
一种LED芯片，包括：
衬底；
位于所述衬底的第一表面的外延结构，所述外延结构包括第一氮化镓层、有源层、第二氮化镓层，所述第一氮化镓层与所述第二氮化镓层的掺杂类型不同；
位于所述第二氮化镓层背离所述衬底一侧预设区域的电流阻挡层；
位于所述电流阻挡层背离所述第二氮化镓层一侧，覆盖所述第二氮化镓层的复合膜层，所述复合膜层包括层叠的欧姆接触层、绝缘点阵层、第一导电层，其中，所述绝缘点阵层包括多个不连续的绝缘单元；
与所述第一氮化镓层背离所述衬底的一侧电连接第一电极；
与所述复合膜层背离所述第二氮化镓层的一侧电连接第二电极。
可选的，所述欧姆接触层的厚度取值范围为80埃～200埃，包括端点值；所述欧姆接触层的光线透过率大于85％；所述欧姆接触层的电阻率取值范围不大于3.0*10-4Ωcm；
所述绝缘点阵层的厚度取值小于100埃；
所述第一导电层的厚度取值范围为200埃～1000埃，包括端点值；所述第一导电层的电阻率取值范围为1.0*10-4Ωcm～2.0*10-4Ωcm，包括端点值。
可选的，所述欧姆接触层的折射率小于所述第二氮化镓层的折射率，且大于所述第一导电层的折射率。
可选的，所述欧姆接触层的折射率值范围为2.05～2.2，包括端点值；所述绝缘点阵层的折射率取值范围为1.45～2.0，包括端点值；所述第一导电层的折射率值范围为1.85～1.95，包括端点值。
可选的，所述复合膜层还包括位于所述绝缘点阵层与所述第一导电层之间的第二导电层，所述第二导电层的电阻率取值范围为7.0*10-4～8.0*10-4Ωcm，包括端点值。
可选的，所述第二导电层的折射率小于所述欧姆接触层的折射率，且大于所述第一导电层的折射率
可选的，所述第二导电层的厚度取值范围为200埃～1000埃，包括端点值；所述第二导电层的折射率值范围为1.95～2.05。
可选的，所述第二导电层的电阻率沿预设的方向逐渐递减，其中，所述预设方向垂直于所述第二氮化镓层所在平面。
可选的，所述预设方向由所述欧姆接触层指向所述第一导电层。
本申请第二方面提供一种LED芯片的制作方法，包括：
在衬底的第一表面形成外延结构，所述外延结构包括第一氮化镓层、有源层、第二氮化镓层，所述第一氮化镓层与所述第二氮化镓层的掺杂类型不同；
在所述第二氮化镓层背离所述衬底一侧预设区域形成电流阻挡层；
在所述电流阻挡层背离所述第二氮化镓层一侧，形成覆盖所述第二氮化镓层的复合膜层，所述复合膜层包括层叠欧姆接触层、绝缘点阵层、第一导电层，其中，所述绝缘点阵层包括多个不连续的绝缘单元；
在所述第一氮化镓层背离所述衬底的一侧形成与所述第一氮化镓层电连接的第一电极；
在所述复合膜层背离所述第二氮化镓层的一侧形成与所述复合膜层中的第一导电层电连接的第二电极。
可选的，在所述电流阻挡层背离所述第二氮化镓层一侧，形成覆盖所述第二氮化镓层的复合膜层，包括：
在所述电流阻挡层背离所述第二氮化镓层一侧，形成覆盖所述第二氮化镓层的欧姆接触层；
在所述欧姆接触层背离所述第二氮化镓层的一侧形成绝缘点阵层，所述绝缘点阵层包括多个不连续的绝缘单元；
在所述绝缘点阵层背离所述欧姆接触层的一侧形成第一导电层；
可选的，在所述电流阻挡层背离所述第二氮化镓层一侧，形成覆盖所述第二氮化镓层的欧姆接触层包括：
采用磁控溅射工艺，在所述电流阻挡层背离所述第二氮化镓层一侧沉积欧姆接触层，所述欧姆接触层覆盖所述第二氮化镓层背离所述有源层一侧表面；
采用退火炉，在O2/N2氛围中对所述欧姆接触层进行退火，使得所述欧姆接触层与所述第二氮化镓层之间形成良好的欧姆接触。
可选的，在所述欧姆接触层背离所述第二氮化镓层的一侧形成绝缘点阵层包括：
采用磁控溅射工艺，在所述欧姆接触层背离所述第二氮化镓层一侧表面岛状生长氧化物薄膜，形成不连续的点阵薄膜，以形成多个不连续的绝缘单元，制得所述绝缘点阵层。
可选的，在所述绝缘点阵层背离所述欧姆接触层的一侧形成第一导电层包括：
采用磁控溅射工艺，在所述绝缘点阵层背离所述欧姆接触层一侧形成第一导电层，所述第一导电层覆盖所述绝缘点阵层背离所述欧姆接触层一侧表面，且填充所述绝缘点阵层中多个绝缘单元之间的间隙；
采用退火炉，在O2/N2氛围中对所述第一导电层进行退火，以降低所述第一导电层的电阻率。
可选的，在所述绝缘点阵层背离所述欧姆接触层一侧形成第一导电层之前还包括：
在所述绝缘点阵层背离所述欧姆接触层一侧形成第二导电层，所述第二导电层覆盖所述绝缘点阵层，填充所述绝缘点阵层中相邻绝缘单元之间的间隙，所述第一导电层形成于所述第二导电层背离所述欧姆接触层一侧表面。
与现有技术相比，本申请实施例提供的LED芯片中，所述第二氮化镓层与所述第二电极之间不仅具有电流阻挡层，还具有覆盖所述第二氮化镓层背离所述有源层一侧表面的复合膜层，其中，所述复合膜层包括层叠的欧姆接触层、绝缘点阵层和第一导电层，从而在所述第一电极和所述第二电极施加电压时，可以利用所述第一导电层增加所述LED芯片沿第二方向的电流扩展能力，利用所述绝缘点阵层和所述电流阻挡层降低所述LED芯片沿第一方向的电流扩展能力，利用所述欧姆接触层使得所述复合膜层与所述第二氮化镓层之间具有良好的欧姆接触性能，进而在不减弱所述第二电极与所述第二氮化镓层之间的电连接性能的基础上，减少本申请实施例所提供的LED芯片中位于所述第二电极下方的电流，增加位于所述LED芯片中发光区域的电流，提高所述LED芯片中的光线利用率，从而提高所述LED芯片的亮度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中LED芯片的结构示意图；
图2为本申请一个实施例提供的LED芯片的结构示意图；
图3为本申请一个实施例提供的LED芯片中绝缘点阵层的俯视图；
图4为本申请另一个实施例提供的LED芯片的结构示意图；
图5为本申请又一个实施例提供的LED芯片的结构示意图；
图6为本申请一个实施例所提供的LED芯片的制作方法的流程图；
图7-图14为本申请一个实施例所提供的LED芯片的制作方法中各工艺步骤完成后的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
正如背景技术中所述，现有LED芯片的亮度有待提高。
如图1所示，现有LED芯片由下到上包括：衬底101、N型GaN层102、有源层103、P型GaN层104、与所述P型GaN层电连接的电流扩展层105、位于电流扩展层105表面的电流阻挡层106、覆盖所述电流阻挡层106且与所述电流扩展层105电连接的P电极107、与所述N型GaN层102电连接的N电极108。
发明人研究发现，现有LED芯片通常利用铟锡氧化物(ITO)作为电流扩展层，以在起到扩展注入电流，提高LED芯片亮度的基础上，使得所述电流扩展层具有良好的透光性，并和P型GaN层形成良好的欧姆接触，同时利用二氧化硅作为电流阻挡层，阻挡LED芯片中的电流的垂直传输，以提高LED芯片的亮度。
但是，由于电流扩展层在所述P型氮化镓层表面的横向扩展能力远不如P型氮化镓层和N型氮化镓层之间的竖直扩展能力，即便在P型电极下方设置电流阻挡层，也只能使得LED芯片中的电流注入通路由A通路变为B通路，使得所述LED芯片的电流横向扩展改善有限，且所述LED芯片中P电极下方的光线无法有效利用，导致LED芯片的亮度提升有限。
有鉴于此，本申请提供了一种LED芯片及其制作方法。下面结合附图对本申请实施例所提供的LED芯片及其制作方法进行描述。
参考图2，本申请实施例提供的LED芯片包括：衬底1、外延结构2、电流阻挡层3、复合膜层4、第一电极5，第二电极6，其中，所述外延结构2包括：层叠的第一氮化镓层21、有源层22、第二氮化镓层23，所述第一氮化镓层21与所述第二氮化镓层23的掺杂类型不同；具体的，
所述衬底1，为LED芯片的基层，可选的，所述衬底1为蓝宝石衬底；
所述第一氮化镓层21，位于所述衬底1的第一表面；
所述有源层22，位于所述第一氮化镓层21背离衬底1的一侧表面；
所述第二氮化镓层23，位于所述有源层22背离第一氮化镓层21的一侧表面；
所述电流阻挡层3，位于所述第二氮化镓层23背离有源层22的一侧的预设区域，可选的，所述电流阻挡层3为SiO2薄膜层；
所述复合膜层4，位于所述电流阻挡层3背离第二氮化镓层23的一侧表面，覆盖所述第二氮化镓层23，其中，所述复合膜层4包括层叠的欧姆接触层41、绝缘点阵层42、第一导电层43，所述绝缘点阵层42包括多个不连续的绝缘单元；
所述第一电极5，与所述第一氮化镓层21背离所述衬底1的一侧电连接；
所述第二电极6，与所述复合膜层4背离所述第二氮化镓层23的一侧电连接。
需要说明的是，在本申请实施例中，所述第二电极6在所述第二氮化镓层23表面的正投影完全覆盖所述电流阻挡层3在所述第二氮化镓层23表面的正投影，且所述电流阻挡层3在所述第二氮化镓层23表面的正投影小于所述第二电极6在所述第二氮化镓层23表面的正投影，以在利用所述电流阻挡层3实现电流阻挡作用的基础上，保证所述第二电极6与所述第二氮化镓层23的电连接。
在上述任一实施例的基础上，在本申请的一个实施例中，所述第一氮化镓层为N型氮化镓层，所述第二氮化镓层为P型氮化镓层，但本申请对此并不做限定，在本申请的其他实施例中，也可以为所述第一氮化镓层为P型氮化镓层，所述第二氮化镓层为N型氮化镓层，具体视情况而定。下面以所述第一氮化镓层为N型氮化镓层，所述第二氮化镓层为P型氮化镓层为例，对本申请实施例所提供的LED芯片进行描述。
所述LED芯片具体工作时，所述第一电极和所述第二电极两端施加电压，所述第二电极中流出的电流进入所述第一导电层，沿第一方向和所述第二方向扩展，由于所述第一导电层所在平面全为导电介质，位于所述第一导电层下方的绝缘点阵层包括多个绝缘单元，所述绝缘单元所在的位置无法通过电流，从而使得从所述第二电极流出的电流进入所述第一导电层后，沿所述复合层中第二方向的扩展能力大于沿所述复合层中沿第一方向的扩展能力，流出所述复合层后，位于发光区域的电流经过与所述第二氮化镓层具有良好欧姆接触的欧姆接触层直接进入所述第二氮化镓层，位于所述第二电极正下方的电流经过所述欧姆接触层后，被所述电流阻挡层进行二次阻挡，沿第二方向扩展，从而进一步降低所述LED芯片沿第一方向的电流扩展能力，提高所述LED芯片沿第二方向的电流扩展能力。其中，所述第一方向垂直于所述第一导电层所在的平面，所述第二方向平行于所述第一导电层所在的平面。
由此可见，本申请的实施例所述的LED芯片中，所述第二氮化镓层与所述第二电极之间不仅具有电流阻挡层，还具有覆盖所述第二氮化镓层背离所述有源层一侧表面的复合膜层，其中，所述复合膜层包括层叠的欧姆接触层、绝缘点阵层和第一导电层，从而在所述第一电极和所述第二电极施加电压时，可以利用所述第一导电层增加所述LED芯片沿第二方向的电流扩展能力，利用所述绝缘点阵层和所述电流阻挡层降低所述LED芯片沿第一方向的电流扩展能力，利用所述欧姆接触层使得所述复合膜层与所述第二氮化镓层之间具有良好的欧姆接触性能，进而在不减弱所述第二电极与所述第二氮化镓层之间的电连接性能的基础上，减少本申请实施例所提供的LED芯片中位于所述第二电极下方的电流，增加位于所述LED芯片中发光区域的电流，提高所述LED芯片中的光线利用率，从而提高所述LED芯片的亮度。
在上述实施例的基础上，在本申请的一个实施例中，所述欧姆接触层的材料为低阻高穿透率的材料，可选的，所述欧姆接触层的光线透过率大于85％；所述欧姆接触层的电阻率取值范围不大于3.0*10-4Ωcm。可选的，所述欧姆接触层的光线穿透率大于96％，但本申请对此并不做限定，具体视情况而定。其中，所述欧姆接触层的光线穿透率是指所述欧姆接触层在可见光波长范围内的光线穿透率；*表示相乘。
具体的，在本申请的一个实施例中，所述欧姆接触层的材料为ITO、ZnO、IWO或IMO等，本申请对此并不做限定，具体视情况而定。
可选的，在上述任一实施例的基础上，在本申请的一个实施例中，所述欧姆接触层的形成工艺为磁控溅射工艺，且在所述欧姆接触层的形成过程中不通入O2，以降低所述欧姆接触层的电阻率。
在上述任一实施例的基础上，在本申请的一个实施例中，所述欧姆接触层的电阻率取值范围为2.0*10-4Ωcm～3.0*10-4Ωcm，包括端点值；所述欧姆接触层折射率取值为2.05～2.2，包括端点值。
在上述任一实施例的基础上，在本申请的一个实施例中，所述欧姆接触层的厚度取值范围为80埃～200埃，包括端点值，以避免所述欧姆接触层的厚度太小，无法与所述第二氮化镓层形成欧姆接触，同时避免所述欧姆接触层的厚度太大，影响所述LED芯片的光线透过率。
在上述任一实施例的基础上，所述绝缘点阵层采用高阻高透光率氧化物制作，具体的，在本申请的一个实施例中，所述绝缘点阵层的材料为SiO2、Al2O3、HfO2或VO2等，本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请的一个实施例中，所述绝缘点阵层的厚度小于100埃，可选的，所述绝缘点阵层的厚度取值范围为30埃～80埃，包括端点值，以避免所述绝缘点阵层的厚度太大影响所述复合膜层的导电能力，同时，避免所述绝缘点阵层的厚度太小无法实现电流阻挡作用；所述绝缘点阵层折射率取值范围为1.45～2.0，包括端点值。
在上述任一实施例的基础上，在本申请的一个实施例中，如图3所示，所述绝缘点阵层为绝缘岛状点阵结构，其中，所述绝缘单元的形状可以为圆球状、圆柱状、锥状等，本申请对此并不做限定，只要相邻绝缘单元之间不连续即可。
在上述任一实施例的基础上，在本申请的一个实施例中，所述第一导电层的材料为低阻高穿透率的材料，可选的，所述第一导电层的材料为掺金属的氧化铟(IWO)，以降低所述第一导电层的电阻率，可选的，所述第一导电层中金属元素的质量比取值范围为1％～5％，包括端点值，以避免所述金属元素的质量比太低，影响所述第一导电层的导电性，同时避免所述金属元素的质量比太高，影响所述LED芯片的穿透性，具体的，所述第一导电层中掺杂的金属可以为钨、钼、银、铝等。
在上述实施例的基础上，在本申请的一个实施例中，所述第一导电层的形成工艺为磁控溅射工艺，且在所述第一导电层的形成过程中，不通入O2，以降低所述第一导电层的电阻率。具体的，在本申请的一个实施例中，所述第一导电层的电阻率小于3.0*10-4Ωcm，可选的，所述第一导电层的电阻率取值范围为1.0*10-4Ωcm～2.0*10-4Ωcm，包括端点值。
在上述实施例的基础上，在本申请的一个实施例中，所述第一导电层的厚度取值范围为200埃～1000埃，包括端点值，以避免所述第一导电层的厚度太小，使得所述第一导电层的电阻率较大，同时避免所述第一导电层的厚度太大，影响所述LED芯片的光线透过率；所述第一导电层的折射率取值范围为1.85～1.95。
在上述任一实施例的基础上，在本申请的一个实施例中，所述欧姆接触层的折射率小于所述第二氮化镓层的折射率，以在所述欧姆接触层和所述第二氮化镓层的接触面上实现光线增透作用，增加从所述第二氮化镓层射入所述欧姆接触层的光线量。
在上述任一实施例的基础上，在本申请的一个实施例中，所述第一导电层的折射率小于所述欧姆接触层的折射率，以在所述第一导电层与所述欧姆接触层的接触面上实现光线增透作用，增加所述欧姆接触层进入所述第一导电层的光线量。
在上述任一实施例的基础上，在本申请的一个实施例中，如图4所示，所述复合膜层4还包括：位于所述绝缘点阵层42与所述第一导电层43之间的第二导电层44，所述第二导电层44覆盖所述绝缘点阵层42，填充所述绝缘点阵层42中相邻绝缘单元之间的间隙，所述第一导电层43形成于所述第二导电层44背离所述欧姆接触层41一侧表面，可选的，所述第二导电层44的电阻率大于所述第一导电层43的电阻率。
在本申请实施例中，所述第二导电层的电阻率大于所述第一导电层的电阻率，从而减小所述第一导电层中的电流向所述第二导电层中传输的速率，进而增加所述第一导电层中的电流横向传输的时间，提高所述LED芯片沿第二方向的电流扩展能力，进一步增加所述LED芯片的发光效率。
需要说明的是，在本申请实施例中，所述第二导电层的材料为高阻高穿透率的材料，可选的，所述第二导电层的材料为ITO。
在上述任一实施例的基础上，在本申请的一个实施例中，所述第二导电层的形成工艺为磁控溅射工艺，且在所述第二导电层的形成过程中通入O2，以增大所述第二导电层的电阻率，降低流出所述第一导电层的电流进入所述第二导电层后的扩展速率。具体的，在本申请的一个实施例中，所述第二导电层的电阻率取值范围为7.0*10-4～8.0*10-4Ωcm，包括端点值。但本申请对此并不做限定，具体视情况而定。
可选的，在本申请的一个实施例中，在所述第二导电层的形成过程中，通入O2量逐渐变化，以使得所述第二导电层的电阻率沿预设方向逐渐减小，从而使得所述复合膜层中的电阻率变化较为平缓，提高所述LED芯片的出光的均匀性，避免所述复合膜层中的电阻率变化较大，影响所述LED芯片的电流扩展效果。
在上述实施例的基础上，在本申请的一个实施例中，所述预设方向由所述欧姆接触层指向所述第一导电层，从而使得所述第二导电层的形成过程中，所述第二导电层的电阻率逐渐减小，以使得所述复合膜层中所述绝缘点阵层、所述第二导电层和所述第一导电层之间的电阻率变化趋势相同，避免所述复合膜层中各膜层之间的电阻率变化趋势不同，影响所述复合膜层的电流扩展效果。
在上述实施例的基础上，在本申请的一个实施例中，在所述第二导电层的形成过程中，通入O2量从50sccm逐渐降低至5sccm，但本申请对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本申请的一个实施例中，所述第二导电层的厚度取值范围为200埃～1000埃，包括端点值，可选为600埃～1000埃，包括端点值，以避免所述第二导电层的厚度太大，影响所述LED芯片的透光效果，同时避免所述第二导电层的厚度太小，影响所述第二导电层对所述第一导电层中沿第一方向流出的电流的阻挡效果；所述第一导电层的折射率取值范围为1.95～2.05，不包括端点值。
需要说明的是，相较于第二导电层的ITO导电层，所述第一导电层的晶体化温度更低，从而可以在有效降低第一导电层电阻率的同时，不过度降低所述第二导电层的电阻率，进而有效提升所述复合膜层沿第二方向的电流扩展能力，最终提高所述LED芯片沿第二方向的电流扩展能力。
在上述任一实施例的基础上，在本申请的一个实施例中，所述复合膜层包括第二导电层时，所述第二导电层的折射率小于所述欧姆接触层的折射率，以在所述第二导电层与所述欧姆接触层的接触面上实现光线增透作用，增加所述欧姆接触层进入所述第二导电层的光线量。
同理，所述第二导电层的折射率大于所述第一导电层的折射率，以在所述第二导电层与所述第一导电层的接触面上实现光线增透作用，增加所述第二导电层进入所述第一导电层的光线量。
在上述任一实施例的基础上，在本申请的一个实施例中，所述第一电极由Ni、Cr、Al、Ti、Pt、Au和Ag等金属中的一种或多种形成；同理，所述第二电极由Ni、Cr、Al、Ti、Pt、Au和Ag等金属中的一种或多种形成；本申请对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本申请的一个实施例中，如图5所示，所述LED芯片还包括：覆盖所述复合膜层4和所述第一氮化镓层2的钝化层7，所述钝化层7具有第一开口和第二开口，其中，所述第一开口曝露所述第一电极5，所述第二开口曝露所述第二电极6，以便于所述LED芯片通过所述第一电极5和所述第二电极6与其他结构电连接。
具体的，在发明的一个实施例中，所述钝化层为A12O3层，所述钝化层折射率取值范围为1.63～1.77，包括端点值。但本申请对此并不做限定，具体视情况而定。
继续如图5所示，图5示出了本申请实施例所提供LED芯片中的电流传输路径图，从该图中可以看出，本申请实施例所提供的LED芯片中，大部分电流在所述第一电极5和第二电极6之间的发光区域向下传输，且所述发光区域的电流分布较为均匀，从而不仅可以提高所述LED芯片发光区域的发光亮度，还可以提高所述LED芯片发光区域的出射光线的均匀性。
综上所述，本申请实施例所提供的LED芯片中，所述第二氮化镓层23与所述第二电极6之间不仅具有电流阻挡层3，还具有覆盖所述第二氮化镓层23背离所述有源层22一侧表面的复合膜层4，从而在所述第一电极5和所述第二电极6施加电压时，可以利用所述复合膜层4增加所述LED芯片的横向电力扩展能力，减弱所述LED芯片的纵向扩展能力，增加所述LED芯片中的电流在所述LED芯片的发光区域向下传输的概率，提高所述LED芯片发光区域的发光效率和发光亮度，并利用所述电流阻挡层3进一步阻挡位于所述第二电极6正下方的电流向下传输，使其横向传输到所述LED芯片的发光区域，减少所述第二电极6正下方的光线损失，提高所述LED芯片的光线利用率，最终提高所述LED芯片的发光亮度。
相应的，本申请实施例还提供了一种LED芯片的制作方法，用于制作上述任一实施例所提供的LED芯片，可选的，所述LED芯片为GaN基大尺寸LED芯片，但本申请对此并不做限定，具体视情况而定。
具体的，如图6所示，本申请实施例所提供的LED芯片的制作方法包括：
S201：在衬底的第一表面形成外延结构，所述外延结构包括第一氮化镓层、有源层、第二氮化镓层，所述第一氮化镓层与所述第二氮化镓层的掺杂类型不同；可选的，所述衬底为蓝宝石衬底，但本申请对此并不做限定，具体视情况而定。
具体的，在本申请的一个实施例中，在衬底的第一表面形成外延结构包括：
参考图7，在所述衬底1的第一表面形成第一氮化镓层21，在所述第一氮化镓层21背离所述衬底1的一侧形成有源层22，在所述有源层22背离所述第一氮化镓层21的一侧形成第二氮化镓层23；
参考图8，对所述第二氮化镓层23和所述有源层22的第一区域进行刻蚀，曝露所述第一氮化镓层21，其中，所述第一区域用于后续形成第一电极。
需要说明的是，在本申请实施例中，所述第一区域的刻蚀深度可以为所述第二氮化镓层与所述有源层的厚度之和，也可以大于所述第二氮化镓层与所述有源层的厚度之和，且小于所述第二氮化镓层、所述有源层和所述第一氮化镓层的厚度之和，本申请对此并不做限定，只要曝露所述第一氮化镓层位于所述第一区域的部分，以便于后续形成于所述第一氮化镓层电连接的第一电极即可。
可选的，在本申请的一个实施例中，对所述第二氮化镓层和所述有源层的第一区域进行刻蚀包括：采用光刻工艺对所述第二氮化镓层和所述有源层的第一区域进行刻蚀，在本申请的另一个实施例中，对所述第二氮化镓层和所述有源层的第一区域进行刻蚀包括：采用电感耦合等离子体(Inductively Coupled Plasma，缩写为：ICP)刻蚀工艺，对所述第二氮化镓层和所述有源层的第一区域进行刻蚀，在本申请的其他实施例中，还可以采用其他工艺，对所述第二氮化镓层和所述有源层的第一区域进行刻蚀，本申请对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本申请的一个实施例中，所述第一氮化镓层为N型氮化镓层，所述第二氮化镓层为P型氮化镓层，但本申请对此并不做限定，在本申请的其他实施例中，也可以为所述第一氮化镓层为P型氮化镓层，所述第二氮化镓层为N型氮化镓层，具体视情况而定。
下面以所述第一氮化镓层为N型氮化镓层，所述第二氮化镓层为P型氮化镓层为例，对本申请实施例所提供的LED芯片的制作方法进行描述。
S202：参考图9，在所述第二氮化镓层23背离所述衬底1一侧预设区域形成电流阻挡层3。
需要说明的是，在本申请实施例中，所述电流阻挡层3用于阻挡从所述电流阻挡层3背离所述第二氮化镓层23一侧注入的电流向所述第二氮化镓层23传输，以减弱所述LED芯片沿第一方向的电流扩展能力，减少位于所述电流阻挡层3正下方的电流，即减少位于后续形成的第二电极正下方的电流，从而减小所述第二电极所在区域的光线损失，提高所述LED芯片的光线利用率。
具体的，在本申请的一个实施例中，在所述第二氮化镓层背离所述衬底一侧预设区域形成电流阻挡层包括：
在所述第二氮化镓层背离所述有源层的一侧形成预设电流阻挡层，可选的，所述预设电流阻挡层的形成工艺为PECVD沉积工艺；
对所述预设电流阻挡层进行刻蚀，仅保留所述预设电流阻挡层位于所述预设区域的部分，形成所述电流阻挡层，可选的，所述预设电流阻挡层的刻蚀工艺为光刻工艺。
需要说明的是，在本申请实施例中，所述预设区域位于后续形成第二电极的区域，且所述预设区域的面积小于后续形成第二电极的区域的面积。
可选的，所述电流阻挡层为SiO2薄膜层，但本申请对此并不做限定，具体视情况而定。
S203：参考图10，在所述电流阻挡层3背离所述第二氮化镓层23一侧，形成覆盖所述第二氮化镓层23的复合膜层4；其中，所述复合膜层3包括层叠的欧姆接触层41、绝缘点阵层42、第一导电层43；其中，所述绝缘点阵层42包括多个不连续的绝缘单元。
具体的，在本申请的一个实施例中，在所述电流阻挡层3背离所述第二氮化镓层23一侧，形成覆盖所述第二氮化镓层23的复合膜层4包括：
S2031：在所述电流阻挡层3背离所述第二氮化镓层23一侧，形成覆盖所述第二氮化镓层23的欧姆接触层41。
需要说明的是，在本申请实施例中，所述欧姆接触层的材料为低阻高穿透率的材料，可选的，所述欧姆接触层的光线透过率大于85％；所述欧姆接触层的电阻率取值范围不大于3.0*10-4Ωcm。可选的，所述欧姆接触层的光线穿透率大于96％，但本申请对此并不做限定，具体视情况而定。其中，所述欧姆接触层的光线穿透率是指所述欧姆接触层在可见光波长范围内的光线穿透率。
具体的，在本申请的一个实施例中，所述欧姆接触层的材料为ITO、ZnO、IWO或IMO等，本申请对此并不做限定，具体视情况而定。
可选的，在本申请的一个实施例中，在所述电流阻挡层3背离所述第二氮化镓层23一侧，形成覆盖所述第二氮化镓层23的欧姆接触层41包括：
采用磁控溅射工艺，在所述电流阻挡层3背离所述第二氮化镓层23一侧沉积欧姆接触层41，所述欧姆接触层41覆盖所述第二氮化镓层23背离所述有源层22一侧表面；
采用退火炉(如快速退火炉)，在O2/N2氛围中对所述欧姆接触层进行退火，使得所述欧姆接触层与所述第二氮化镓层之间形成良好的欧姆接触，可选的，退火温度取值范围为530℃～570℃，包括端点值。
具体的，在本申请的一个实施例中，采用磁控溅射工艺在所述电流阻挡层背离所述第二氮化镓层一侧沉积欧姆接触层时工艺参数包括：DC功率取值范围为60W～250W，包括端点值；RF功率取值范围为180W～750W，包括端点值；靶材至所述外延结构之间的距离取值范围为100mm～200mm，包括端点值；通入的Ar气流量取值范围为70sccm～120sccm，包括端点值；承载所述衬底的载片盘的转速小于0.2m/min；背景真空为3.0E-6mbar；所述欧姆接触层的沉积温度取值范围为0℃～180℃，包括端点值。
需要说明的是，在采用磁控溅射工艺在所述电流阻挡层背离所述第二氮化镓层一侧沉积欧姆接触层时不通入O2，以降低所述欧姆接触层的电阻率。可选的，所述欧姆接触层在退火前的电阻率小于5.0*10-4Ωcm，退火后电阻率小于3.0*10-4Ωcm，具体的，在本申请的一个实施例中，所述欧姆接触层在退火前的电阻率取值范围为4.0*10-4Ωcm～5.0*10-4Ωcm，包括端点值，退火后电阻率取值范围为2.0*10-4Ωcm～3.0*10-4Ωcm，包括端点值。
在上述实施例的基础上，在本申请的一个实施例中，所述欧姆接触层的厚度取值范围为80埃～200埃，包括端点值，以避免所述欧姆接触层的厚度太小，无法与所述第二氮化镓层形成欧姆接触，同时避免所述欧姆接触层的厚度太大，影响所述LED芯片的光线透过率；所述欧姆接触层折射率取值为2.05～2.2。
S2032：在所述欧姆接触层41背离所述第二氮化镓层4的一侧形成绝缘点阵层42，所述绝缘点阵层42包括多个不连续的绝缘单元。
需要说明的是，在本申请实施例中，所述绝缘点阵层采用高阻高透光率氧化物制作，具体的，在本申请的一个实施例中，所述绝缘点阵层的材料为SiO2、Al2O3、HfO2或VO2等，本申请对此并不做限定，具体视情况而定。
可选的，在本申请的一个实施例中，在所述欧姆接触层41背离所述第二氮化镓层23的一侧形成绝缘点阵层42包括：采用磁控溅射工艺，在所述欧姆接触层背离所述第二氮化镓层一侧表面岛状生长氧化物薄膜，形成不连续的点阵薄膜，以形成多个不连续的绝缘单元，制得所述绝缘点阵层。具体的，采用磁控溅射工艺，利用高沉积速率在所述欧姆接触层背离所述第二氮化镓层一侧表面岛状生长氧化物薄膜，形成不连续的点阵薄膜，以形成多个不连续的绝缘单元，制得所述绝缘点阵层。但本申请对此并不做限定，在本申请的其他实施例中，所述绝缘点阵层的形成工艺还可以为化学气相沉积工艺，具体视情况而定。
可选的，所述绝缘点阵层形成式时的工艺参数包括：所述靶材至欧姆接触层表面的距离取值范围为100mm～200mm，包括端点值；承载所述衬底的载片盘的转速>2m/min；背景真空为3.0E-6mbar；DC功率取值范围为100W～500W，包括端点值，RF功率取值范围为300W～1500W，包括端点值，使沉积速率大于10A/s；沉积温度取值范围为120℃～260℃，包括端点值。
在上述实施例的基础上，在本申请的一个实施例中，所述绝缘点阵层的厚度小于100埃，可选的，所述绝缘点阵层的厚度取值范围为30埃～80埃，包括端点值，以避免所述绝缘点阵层的厚度太大影响所述复合膜层的导电能力，同时，避免所述绝缘点阵层的厚度太小无法实现电流阻挡作用；所述绝缘点阵层的折射率取值范围为1.45～2.0，包括端点值。
S2033：在所述绝缘点阵层42背离所述欧姆接触层41的一侧形成第一导电层43。
需要说明的是，在本申请实施例中，所述第一导电层的材料为低阻高穿透率的材料，可选的，所述第一导电层的材料为掺金属的氧化铟(IWO)，以降低所述第一导电层的电阻率，可选的，所述第一导电层中金属元素的质量比取值范围为1％～5％，包括端点值，以避免所述金属元素的质量比太低，影响所述第一导电层的导电性，同时，避免所述金属元素的质量比太高，影响所述LED芯片的穿透性，具体的，所述第一导电层中掺杂的金属可以为钨、钼、银、铝等。
可选的，在本申请的一个实施例中，在所述绝缘点阵层42背离所述欧姆接触层41的一侧形成第一导电层43包括：
采用磁控溅射工艺，在所述绝缘点阵层背离所述欧姆接触层一侧形成第一导电层，所述第一导电层覆盖所述绝缘点阵层背离所述欧姆接触层一侧表面，且填充所述绝缘点阵层中多个绝缘单元之间的间隙；
采用退火炉(如快速退火炉)，在O2/N2氛围中对所述第一导电层进行退火，以降低所述第一导电层的电阻率，获得更低电阻率的第一导电层，可选的，退火温度取值范围为200℃～450℃，包括端点值。
具体的，在本申请的一个实施例中，采用磁控溅射工艺在所述绝缘点阵层背离所述欧姆接触层一侧形成第一导电层时工艺参数包括：DC功率取值范围为150W～450W，包括端点值；RF功率取值范围为450W～1350W，包括端点值；靶材至所述绝缘点阵层之间的距离取值范围为70mm～200mm，包括端点值；通入的Ar气流量取值范围为100sccm～180sccm，包括端点值；承载所述衬底的载片盘的转速<0.2m/min；背景真空为3.0E-6mbar；所述第一导电层的沉积温度取值范围为0℃～180℃，包括端点值。
需要说明的是，在采用磁控溅射工艺在所述绝缘点阵层背离所述欧姆接触层一侧形成第一导电层时不通入O2，以降低所述第一导电层的电阻率。可选的，所述第一导电层在退火前的电阻率小于5.0*10-4Ωcm，包括端点值，退火后电阻率小于3.0*10-4Ωcm，包括端点值，具体的，在本申请的一个实施例中，所述第一导电层在退火前的电阻率取值范围为3.0*10-4Ωcm～4.0*10-4Ωcm，包括端点值，退火后电阻率取值范围为1.0*10-4Ωcm～2.0*10-4Ωcm，包括端点值。
在上述实施例的基础上，在本申请的一个实施例中，所述第一导电层的厚度取值范围为200埃～1000埃，包括端点值，以避免所述第一导电层的厚度太小，使得所述第一导电层的电阻率较大，同时避免所述第一导电层的厚度太大，影响所述LED芯片的光线透过率；所述第一导电层的折射率取值范围为1.85～1.95，包括端点值。
在上述任一实施例的基础上，在本申请的一个实施例中，所述欧姆接触层的折射率小于所述第二氮化镓层的折射率，以在所述欧姆接触层和所述第二氮化镓层的接触面上实现光线增透作用，增加从所述第二氮化镓层射入所述欧姆接触层的光线量。
在上述任一实施例的基础上，在本申请的一个实施例中，所述第一导电层的折射率小于所述欧姆接触层的折射率，以在所述第一导电层与所述欧姆接触层的接触面上实现光线增透作用，增加所述欧姆接触层进入所述第一导电层的光线量。
在上述任一实施例的基础上，在本申请的一个实施例中，在所述绝缘点阵层42背离所述欧姆接触层41一侧形成第一导电层43之前还包括：
如图11所示，在所述绝缘点阵层42背离所述欧姆接触层41一侧形成第二导电层44，所述第二导电层44覆盖所述绝缘点阵层42，填充所述绝缘点阵层42中相邻绝缘单元之间的间隙，所述第一导电层43形成于所述第二导电层44背离所述欧姆接触层41一侧表面。需要说明的是，在本申请实施例中，所述第二导电层的材料为高阻高穿透率的材料，可选的，所述第二导电层的材料为ITO。
可选的，在本申请的一个实施例中，在所述绝缘点阵层背离所述欧姆接触层的一侧形成第二导电层包括：
采用磁控溅射工艺，在所述绝缘点阵层背离所述欧姆接触层一侧形成第二导电层，所述第二导电层覆盖所述绝缘点阵层背离所述欧姆接触层一侧表面，且填充所述绝缘点阵层中多个绝缘单元之间的间隙。
具体的，在本申请的一个实施例中，采用磁控溅射工艺在所述绝缘点阵层背离所述欧姆接触层一侧形成第二导电层时工艺参数包括：DC功率取值范围为0.5kW～1.5kW，包括端点值；RF功率取值范围为1.5kW～4.5kW，包括端点值；靶材至所述绝缘点阵层之间的距离取值范围为50mm～100mm，包括端点值；通入的Ar气流量取值范围为100sccm～200sccm，包括端点值；承载所述衬底的载片盘的转速＞0.2m/min；背景真空为3.0E-6mbar；所述第二导电层的沉积温度取值范围为50℃～180℃，包括端点值。
需要说明的是，在采用磁控溅射工艺在所述绝缘点阵层背离所述欧姆接触层一侧形成第二导电层时通入O2，以增大所述第二导电层的电阻率，降低流出所述第一导电层的电流进入所述第二导电层后的扩展速率。具体的，在本申请的一个实施例中，所述第二导电层的电阻率的取值范围为7*10-4Ωcm～8*10-4Ωcm，包括端点值，但本申请对此并不做限定，具体视情况而定。
可选的，在本申请实施例中，在所述第二导电层的形成过程中，通入O2量逐渐变化，以使得所述第二导电层的电阻率沿预设方向逐渐减小，以使得所述复合膜层中的电阻率变化较为平缓，提高所述LED芯片的出光的均匀性，避免所述复合膜层中的电阻率变化较大，影响所述LED芯片的电流扩展效果。
在上述实施例的基础上，在本申请的一个实施例中，所述预设方向由所述欧姆接触层指向所述第一导电层，从而使得所述第二导电层的形成过程中，所述第二导电层的电阻率逐渐减小，以使得所述复合膜层中所述绝缘点阵层、所述第二导电层和所述第一导电层之间的电阻率变化趋势相同，避免所述复合膜层中各膜层之间的电阻率变化趋势不同，影响所述复合膜层的电流扩展效果。
在上述实施例的基础上，在本申请的一个实施例中，在所述第二导电层的形成过程中，通入O2量从50sccm逐渐降低至5sccm，但本申请对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本申请的一个实施例中，所述第二导电层的厚度取值范围为200埃～1000埃，包括端点值，可选为600埃～1000埃，包括端点值，以避免所述第二导电层的厚度太大，影响所述LED芯片的透光效果，同时避免所述第二导电层的厚度太小，影响所述第二导电层对所述第一导电层中沿第一方向流出的电流的阻挡效果；所述第二导电层的折射率取值范围为1.95～2.05，不包括端点值。
需要说明的是，相较于第二导电层的ITO导电层，所述第一导电层的晶体化温度更低，从而可以在有效降低第一导电层电阻率的同时，不过度降低所述第二导电层的电阻率，进而有效提升所述复合膜层沿第二方向的电流扩展能力，最终提高所述LED芯片沿第二方向的电流扩展能力。
在上述任一实施例的基础上，在本申请的一个实施例中，所述复合膜层包括第二导电层时，所述第二导电层的折射率小于所述欧姆接触层的折射率，以在所述第二导电层与所述欧姆接触层的接触面上实现光线增透作用，增加所述欧姆接触层进入所述第二导电层的光线量。
同理，所述第二导电层的折射率大于所述第一导电层的折射率，以在所述第二导电层与所述第一导电层的接触面上实现光线增透作用，增加所述第二导电层进入所述第一导电层的光线量。
S204：参考图12，在所述第一氮化镓层21背离所述衬底1的一侧形成与所述第一氮化镓层21电连接的第一电极5。
具体的，在本申请的一个实施例中，在所述第一氮化镓层21背离所述衬底1的一侧形成与所述第一氮化镓层21电连接的第一电极5包括：
利用黄光工艺，在所述第一氮化镓层背离所述衬底的一侧匀胶，形成光刻胶，并对该光刻胶进行曝光、显影，形成掩膜版；
以所述掩膜版为掩膜，在所述第一氮化镓层背离所述衬底的一侧蒸镀与所述第一氮化镓层电连接的第一电极；
去除所述掩膜版。
可选的，在本申请的一个实施例中，所述第一电极由Ni、Cr、Al、Ti、Pt、Au和Ag等金属中的一种或多种形成；本申请对此并不做限定，具体视情况而定。
S205：参考图13，在所述复合膜层4背离所述第第二氮化镓层23的一侧形成与所述复合膜层4中的第一导电层43电连接的第二电极6。
具体的，在本申请的一个实施例中，在所述复合膜层4背离所述第二氮化镓层23的一侧形成与所述复合膜层4中的第一导电层43电连接的第二电极6包括：
利用黄光工艺，在所述第一导电层背离所述第二氮化镓层的一侧匀胶，形成光刻胶，并对该光刻胶进行曝光、显影，形成掩膜版；
以所述掩膜版为掩膜，在所述第一导电层背离所述第二氮化镓层的一侧蒸镀与所述第一导电层电连接的第二电极；
去除所述掩膜版。
可选的，在本申请的一个实施例中，所述第二电极由Ni、Cr、Al、Ti、Pt、Au和Ag等金属中的一种或多种形成；本申请对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本申请的一个实施例中，所述第一电极和所述第二电极在同一工艺中形成，以简化所述LED芯片的制作方法，但本申请对此并不做限定，具体视情况而定。
S206：参考图14，形成覆盖所述复合膜层4和所述第一氮化镓层21的钝化层7，所述钝化层具有第一开口和第二开口，其中，所述第一开口曝露所述第一电极5，所述第二开口曝露所述第二电极6，以便于所述LED芯片通过所述第一电极5和所述第二电极6与其他结构电连接。
具体的，在本申请的一个实施例中，形成覆盖所述复合膜层4和所述第一氮化镓层21的钝化层7，所述钝化层7具有第一开口和第二开口，其中，所述第一开口曝露所述第一电极5，所述第二开口曝露所述第二电极6包括：
在所述第二电极背离所述复合膜层一侧形成钝化层，所述钝化层覆盖所述复合膜层、所述第二氮化镓层、所述第一电极和所述第二电极；
对所述钝化层进行刻蚀，形成第一开口和第二开口，其中，所述第一开口曝露所述第一电极，所述第二开口曝露所述第二电极。
可选的，在发明的一个实施例中，在所述第二电极背离所述复合膜层一侧形成钝化层包括：
采用电子束蒸镀工艺和离子束辅助蒸镀工艺，在所述第二电极背离所述复合膜层一侧形成钝化层。具体的，在发明的一个实施例中，所述钝化层为A12O3钝化，所述钝化层折射率取值范围为1.63～1.77，包括端点值。
利用本申请实施例所提供的LED芯片的制作方法制作的LED芯片中，所述第二氮化镓层与所述第二电极之间不仅具有电流阻挡层，还具有覆盖所述第二氮化镓层背离所述有源层一侧表面的复合膜层，从而在所述第一电极和所述第二电极施加电压时，可以利用所述复合膜层增加所述LED芯片的横向电流扩展能力，减弱所述LED芯片的纵向扩展能力，增加所述LED芯片中的电流在所述LED芯片的发光区域向下传输的概率，提高所述LED芯片发光区域的发光效率和发光亮度，并利用所述电流阻挡层进一步阻挡位于所述第二电极正下方的电流向下传输，使其横向传输到所述LED芯片的发光区域，减少所述第二电极正下方的光线损失，提高所述LED芯片的光线利用率，最终提高所述LED芯片的发光亮度。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于组成结构实施例，所以描述得比较简单，相关之处参见组成结构实施例的部分说明即可。其中，可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (14)

1.一种LED芯片，其特征在于，包括：
衬底；
位于所述衬底的第一表面的外延结构，所述外延结构包括第一氮化镓层、有源层、第二氮化镓层，所述第一氮化镓层与所述第二氮化镓层的掺杂类型不同；
位于所述第二氮化镓层背离所述衬底一侧预设区域的电流阻挡层；
位于所述电流阻挡层背离所述第二氮化镓层一侧，覆盖所述第二氮化镓层的复合膜层，所述复合膜层包括层叠的欧姆接触层、绝缘点阵层、第一导电层，其中，所述绝缘点阵层包括多个不连续的绝缘单元，所述欧姆接触层的折射率小于所述第二氮化镓层的折射率，且大于所述第一导电层的折射率；
与所述第一氮化镓层背离所述衬底的一侧电连接第一电极；
与所述复合膜层背离所述第二氮化镓层的一侧电连接第二电极。
2.根据权利要求1所述的LED芯片，其特征在于，所述欧姆接触层的厚度取值范围为80埃～200埃，包括端点值；所述欧姆接触层的光线透过率大于85％；所述欧姆接触层的电阻率取值范围不大于3.0*10-4Ωcm；
所述绝缘点阵层的厚度小于100埃；
所述第一导电层的厚度取值范围为200埃～1000埃，包括端点值；所述第一导电层的电阻率取值范围为1.0*10-4Ωcm～2.0*10-4Ωcm，包括端点值。
3.根据权利要求1所述的LED芯片，其特征在于，所述欧姆接触层的折射率值范围为2.05～2.2，包括端点值；所述绝缘点阵层的折射率取值范围为1.45～2.0，包括端点值；所述第一导电层的折射率值范围为1.85～1.95，包括端点值。
4.根据权利要求1-3任一项所述的LED芯片，其特征在于，所述复合膜层还包括位于所述绝缘点阵层与所述第一导电层之间的第二导电层，所述第二导电层的电阻率取值范围为7.0*10-4～8.0*10-4Ωcm，包括端点值。
5.根据权利要求4所述的LED芯片，其特征在于，所述第二导电层的折射率小于所述欧姆接触层的折射率，且大于所述第一导电层的折射率。
6.根据权利要求5所述的LED芯片，其特征在于，所述第二导电层的厚度取值范围为200埃～1000埃,包括端点值；所述第二导电层的折射率值范围为1.95～2.05。
7.根据权利要求4所述的LED芯片，其特征在于，所述第二导电层的电阻率沿预设的方向逐渐递减，其中，所述预设方向垂直于所述第二氮化镓层所在平面。
8.根据权利要求7所述的LED芯片，其特征在于，所述预设方向由所述欧姆接触层指向所述第一导电层。
9.一种LED芯片的制作方法，其特征在于，包括：
在衬底的第一表面形成外延结构，所述外延结构包括第一氮化镓层、有源层、第二氮化镓层，所述第一氮化镓层与所述第二氮化镓层的掺杂类型不同；
在所述第二氮化镓层背离所述衬底一侧预设区域形成电流阻挡层；
在所述电流阻挡层背离所述第二氮化镓层一侧，形成覆盖所述第二氮化镓层的复合膜层，所述复合膜层包括层叠的欧姆接触层、绝缘点阵层、第一导电层，其中，所述绝缘点阵层包括多个不连续的绝缘单元，所述欧姆接触层的折射率小于所述第二氮化镓层的折射率，且大于所述第一导电层的折射率；
在所述第一氮化镓层背离所述衬底的一侧形成与所述第一氮化镓层电连接的第一电极；
在所述复合膜层背离所述第二氮化镓层的一侧形成与所述复合膜层中的第一导电层电连接的第二电极。
10.根据权利要求9所述的方法，其特征在于，在所述电流阻挡层背离所述第二氮化镓层一侧，形成覆盖所述第二氮化镓层的复合膜层，包括：
在所述电流阻挡层背离所述第二氮化镓层一侧，形成覆盖所述第二氮化镓层的欧姆接触层；
在所述欧姆接触层背离所述第二氮化镓层的一侧形成绝缘点阵层，所述绝缘点阵层包括多个不连续的绝缘单元；
在所述绝缘点阵层背离所述欧姆接触层的一侧形成第一导电层。
11.根据权利要求10所述的方法，其特征在于，在所述电流阻挡层背离所述第二氮化镓层一侧，形成覆盖所述第二氮化镓层的欧姆接触层包括：
采用磁控溅射工艺，在所述电流阻挡层背离所述第二氮化镓层一侧沉积欧姆接触层，所述欧姆接触层覆盖所述第二氮化镓层背离所述有源层一侧表面；
采用退火炉，在O2/N2氛围中对所述欧姆接触层进行退火，使得所述欧姆接触层与所述第二氮化镓层之间形成良好的欧姆接触。
12.根据权利要求10所述的方法，其特征在于，在所述欧姆接触层背离所述第二氮化镓层的一侧形成绝缘点阵层包括：
采用磁控溅射工艺，在所述欧姆接触层背离所述第二氮化镓层一侧表面岛状生长氧化物薄膜，形成不连续的点阵薄膜，以形成多个不连续的绝缘单元，制得所述绝缘点阵层。
13.根据权利要求10所述的方法，其特征在于，在所述绝缘点阵层背离所述欧姆接触层的一侧形成第一导电层包括：
采用磁控溅射工艺，在所述绝缘点阵层背离所述欧姆接触层一侧形成第一导电层，所述第一导电层覆盖所述绝缘点阵层背离所述欧姆接触层一侧表面，且填充所述绝缘点阵层中多个绝缘单元之间的间隙；
采用退火炉，在O2/N2氛围中对所述第一导电层进行退火，以降低所述第一导电层的电阻率。
14.根据权利要求10所述的方法，其特征在于，在所述绝缘点阵层背离所述欧姆接触层一侧形成第一导电层之前还包括：
在所述绝缘点阵层背离所述欧姆接触层一侧形成第二导电层，所述第二导电层覆盖所述绝缘点阵层，填充所述绝缘点阵层中相邻绝缘单元之间的间隙，所述第一导电层形成于所述第二导电层背离所述欧姆接触层一侧表面。
CN201910859367.1A 2019-09-11 2019-09-11 一种led芯片及其制作方法 Active CN110571315B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910859367.1A CN110571315B (zh) 2019-09-11 2019-09-11 一种led芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910859367.1A CN110571315B (zh) 2019-09-11 2019-09-11 一种led芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN110571315A CN110571315A (zh) 2019-12-13
CN110571315B true CN110571315B (zh) 2021-01-22

Family

ID=68779289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910859367.1A Active CN110571315B (zh) 2019-09-11 2019-09-11 一种led芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN110571315B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834506B (zh) * 2020-06-12 2021-12-21 福州大学 一种具有高功率放大系数的三极发光管及其制备方法
WO2024007108A1 (zh) * 2022-07-04 2024-01-11 厦门三安光电有限公司 发光二极管及发光装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6217528B2 (ja) * 2014-05-27 2017-10-25 豊田合成株式会社 発光素子
CN106684219A (zh) * 2017-01-22 2017-05-17 厦门乾照光电股份有限公司 一种led芯片结构及其加工方法
CN107799638A (zh) * 2017-10-24 2018-03-13 厦门乾照光电股份有限公司 一种倒装led及其制作方法
CN108470809A (zh) * 2018-05-28 2018-08-31 江西乾照光电有限公司 具有透明导电层复合膜组的led芯片及其制作方法

Also Published As

Publication number Publication date
CN110571315A (zh) 2019-12-13

Similar Documents

Publication Publication Date Title
CN107195747B (zh) 一种微米尺寸倒装led芯片及其制备方法
CN103730556B (zh) 发光二极管芯片及其制作方法
CN111244244B (zh) 一种大功率led芯片及其制作方法
CN105720156B (zh) 一种发光二极管及其制作方法
CN103515504A (zh) 一种led芯片及其加工工艺
CN108878615B (zh) 一种led芯片及其制作方法
CN110571315B (zh) 一种led芯片及其制作方法
CN111584691B (zh) 一种应用于显示屏的led芯片及其制备方法
CN103797591A (zh) 制造氮化物半导体发光器件的方法以及由此制造出的氮化物半导体发光器件
US20150236194A1 (en) Method of manufacturing microarray type nitride light emitting device
US20190229233A1 (en) Light-emitting device and manufacturing method thereof
CN108172674A (zh) 一种倒装led芯片及其制作方法
CN110808318B (zh) 一种倒装高压发光二极管及其制作方法
CN103560189B (zh) 发光二极管芯片及其制作方法
EP2721651B1 (en) Method for forming current diffusion layer in semiconductor light emitting device and method for fabricating semiconductor light emitting device
CN112366264B (zh) 发光二极管芯片及其制作方法
JP2012529170A (ja) 発光半導体装置及び製造方法
CN109860349A (zh) 一种led芯片及其制造方法
CN106848006A (zh) 倒装led芯片及其制备方法
KR101239852B1 (ko) ＧａＮ계 화합물 반도체 발광 소자
CN103682021B (zh) 金属电极具有阵列型微结构的发光二极管及其制造方法
CN103137800B (zh) 一种发光二极管制作方法
US9130108B2 (en) Light-emitting diode and method for manufacturing thereof
KR20130044909A (ko) 발광소자 및 그 제조방법
TW201603320A (zh) 製造光電半導體晶片的方法及光電半導體晶片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant