CN111584691B - 一种应用于显示屏的led芯片及其制备方法 - Google Patents
一种应用于显示屏的led芯片及其制备方法 Download PDFInfo
- Publication number
- CN111584691B CN111584691B CN202010461643.1A CN202010461643A CN111584691B CN 111584691 B CN111584691 B CN 111584691B CN 202010461643 A CN202010461643 A CN 202010461643A CN 111584691 B CN111584691 B CN 111584691B
- Authority
- CN
- China
- Prior art keywords
- layer
- gallium nitride
- type gallium
- nitride layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 238000002161 passivation Methods 0.000 claims abstract description 155
- 239000002131 composite material Substances 0.000 claims abstract description 126
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 229910002601 GaN Inorganic materials 0.000 claims description 151
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 149
- 238000005530 etching Methods 0.000 claims description 57
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 238000001704 evaporation Methods 0.000 claims description 14
- 230000008020 evaporation Effects 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 229910004205 SiNX Inorganic materials 0.000 claims description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 10
- 229910052681 coesite Inorganic materials 0.000 claims description 10
- 229910052593 corundum Inorganic materials 0.000 claims description 10
- 229910052906 cristobalite Inorganic materials 0.000 claims description 10
- 238000005137 deposition process Methods 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 10
- 229910052682 stishovite Inorganic materials 0.000 claims description 10
- 229910052905 tridymite Inorganic materials 0.000 claims description 10
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 9
- 239000007788 liquid Substances 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 6
- 238000005566 electron beam evaporation Methods 0.000 claims description 5
- 238000001953 recrystallisation Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 230000002441 reversible effect Effects 0.000 description 20
- 238000005253 cladding Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005336 cracking Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请实施例提供了一种应用于显示屏的LED芯片及其制备方法，该LED芯片包括衬底、外延片、复合导电层、第一钝化层、P电极以及N电极，其中，复合导电层包括欧姆接触层和至少两层透明导电层，至少两层透明导电层的致密性沿预设方向逐渐降低，从而在对至少两层透明导电层进行刻蚀后，使得复合导电层靠近第一区域的侧面到第一区域之间的距离沿预设方向逐渐增大，进而增大复合导电层靠近第一区域的侧面与第一区域所成的角度，使其角度的取值位于140度～160度范围内，以提高后续第一钝化层形成后，第一钝化层在复合导电层该侧面的包覆性，降低第一钝化层位于复合导电层侧面的部分发生断裂的概率，提高所述LED的可靠性。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种应用于显示屏的LED芯片及其制备方法。
背景技术
LED显示屏是由LED点阵和LED PC面板组成，通过R(红色)、G(绿色)、B(蓝色)三种颜色的LED芯片的亮和灭来显示文字、图片、动画、视屏等，显示的内容可根据不同场合需要做出不同调节，其各部分组件都是模块化结构的显示器件。需要说明的是，应用于显示屏的LED芯片(即发光二极管)呈现低电流、常态反压的工作状态，当根据其反向截止特性，通过给其施加反向电压，使其处于截止状态时，具有该LED芯片的显示屏显示黑色，处于不工作的显示状态。
具体制作时，应用于显示屏的LED芯片的制作涉及MESA、ITO、PAD、PV四道工艺，而现有LED显示屏中的各LED芯片的ITO、MESA结构的倾斜角度较小，从而在对LED芯片施加常态逆向电压，使其属于反向截止状态时，容易导致LED芯片中的钝化层(即PV层)出现开裂现象，造成LED显示屏出现光线衰弱以及漏光等现象，因此，现有LED芯片的可靠性有待提高。
发明内容
有鉴于此，本申请实施例提供了一种应用于显示屏的LED芯片及其制备方法，以提高LED芯片的可靠性。
为实现上述目的，本申请提供如下技术方案：
一种应用于显示屏的LED芯片，包括：
衬底；
位于所述衬底表面的外延片，所述外延片包括层叠的N型氮化镓层、有源层和P型氮化镓层，且所述外延片的第一区域曝露所述N型氮化镓层部分表面；
位于所述P型氮化镓层表面的复合导电层，所述复合导电层包括层叠的欧姆接触层和至少两层透明导电层；
位于所述复合导电层一侧的第一钝化层，所述第一钝化层覆盖所述复合导电层表面且延伸至覆盖所述N型氮化镓层裸露区域部分表面；
与所述P型氮化镓层电连接的P电极以及与所述N型氮化镓层裸露区域电连接的N电极；
其中，所述至少两层透明导电层中各透明导电层的致密性沿预设方向逐渐降低，所述预设方向由所述欧姆接触层指向所述透明导电层；所述复合导电层中靠近所述第一区域的侧面与所述第一区域形成的角度的取值范围为140度～160度，包括端点值。
可选的，所述复合导电层具有第一通孔，所述第一通孔曝露所述P型氮化镓层表面，所述P电极通过所述第一通孔与所述P型氮化镓层电连接；
所述第一通孔的侧壁与所述第一通孔底部所形成的角度的取值范围为140度～160度，包括端点值。
可选的，所述欧姆接触层的厚度取值范围为50埃～200埃，包括端点值。
可选的，所述N电极覆盖所述第一钝化层部分表面。
可选的，所述N电极覆盖所述第一钝化层表面的区域占所述N电极整体区域的比例取值范围为10％～50％，包括端点值。
可选的，所述第一钝化层的材料为SiO2、SiNx或Al2O3。
可选的，如果所述第一钝化层为SiNx层，所述第一钝化层的折射率取值范围为1.46～1.48，包括端点值；
如果所述第一钝化层为SiO2层，所述第一钝化层的折射率取值范围为1.9～2.0，包括端点值；
如果所述第一钝化层为Al2O3层，所述第一钝化层的折射率取值范围为1.7～1.8，包括端点值。
可选的，还包括：
位于所述复合导电层背离所述衬底一侧的第二钝化层，所述第二钝化层完全覆盖所述外延片和所述复合导电层，所述第二钝化层具有第二通孔和第三通孔，所述第二通孔曝露所述P电极部分表面，所述第三通孔曝露所述N电极部分表面；
通过所述第二通孔与所述P电极电连接的P电极焊盘；
通过所述第三通孔与所述N电极电连接的N电极焊盘。
一种应用于显示屏的LED芯片的制备方法，包括：
在衬底上形成外延片，所述外延片包括层叠的N型氮化镓层、有源层和P型氮化镓层，且所述外延片的第一区域曝露所述N型氮化镓层部分表面；
在所述P型氮化镓层表面形成复合导电层，所述复合导电层包括层叠的欧姆接触层和至少两层透明导电层；
在所述复合导电层背离所述外延片一侧形成第一钝化层，所述第一钝化层覆盖所述复合导电层表面且延伸至覆盖所述N型氮化镓层裸露区域部分表面；
在所述P型氮化镓层背离所述有源层一侧形成与所述P型氮化镓层电连接的P电极；
在所述第一区域形成与所述N型氮化镓层裸露区域电连接的N电极；
其中，所述至少两层透明导电层中各透明导电层的致密性沿预设方向逐渐降低，所述预设方向由所述欧姆接触层指向所述透明导电层；所述复合导电层中靠近所述第一区域的侧面与所述第一区域形成的角度的取值范围为140度～160度，包括端点值。
可选的，在所述P型氮化镓层表面形成复合导电层包括：
利用溅射沉积工艺，在所述P型氮化镓层表面形成欧姆接触层；
利用电子束蒸镀工艺，在所述欧姆接触层背离所述P型氮化镓层一侧表面形成至少两层透明导电层；
其中，所述至少两层透明导电层中各透明导电层形成时的蒸镀速率沿预设方向逐渐降低，所述预设方向由所述欧姆接触层指向所述透明导电层。
可选的，所述至少两层透明导电层中各透明导电层形成时的蒸镀速率取值范围为
包括端点值。
可选的，利用溅射沉积工艺，在所述P型氮化镓层表面形成欧姆接触层包括：
利用溅射沉积工艺在所述P型氮化镓层表面形成接触层；
对所述接触层进行快速退火再结晶，使得所述接触层与所述P型氮化镓层形成欧姆接触，以在所述P型氮化镓层表面形成欧姆接触层。
可选的，所述接触层形成过程中的射频功率取值范围为400W～800W，包括端点值；电压功率取值范围为50W～200W，包括端点值；
所述接触层的退火温度取值范围为400℃～600℃，包括端点值。
可选的，还包括：
对所述欧姆接触层和所述至少两层透明导电层组成的结构进行刻蚀，形成第一通孔，所述第一通孔曝露所述P型氮化镓层部分表面，所述P电极通过所述第一通孔与所述P型氮化镓层电连接；
所述第一通孔的侧壁与所述第一通孔底部所形成的角度的取值范围为140度～160度。
可选的，对所述欧姆接触层和所述至少两层透明导电层组成的结构进行刻蚀，形成第一通孔包括：
在所述至少两层透明导电层背离所述欧姆接触层一侧形成光刻胶图形；
以所述光刻胶图形为掩模，先利用第一浓度的刻蚀液对所述欧姆接触层和所述至少两层透明导电层组成的结构进行刻蚀，再利用第二浓度的刻蚀液所述欧姆接触层和所述至少两层透明导电层组成的结构进行刻蚀，以形成第一通孔，且所述第一通孔的侧壁与所述第一通孔的底部形成的角度的取值范围为140度～160度；
所述第一浓度大于所述第二浓度。
可选的，在所述复合导电层背离所述外延片一侧形成第一钝化层，所述第一钝化层覆盖所述复合导电层表面且延伸至覆盖所述N型氮化镓层裸露区域部分表面包括：
在所述复合导电层背离所述P型氮化镓层一侧形成第一钝化层，所述第一钝化层覆盖所述复合导电层表面以及所述N型氮化镓层裸露表面；
对所述第一钝化层对应所述N型氮化镓层裸露表面部分区域进行刻蚀，使得所述第一钝化层覆盖所述N型氮化镓层裸露区域部分表面，裸露所述N型氮化镓层裸露区域部分表面。
可选的，所述第一钝化层的沉积温度为280℃～340℃，包括端点值，沉积气体包括SiH4和N2O，SiH4和N2O气体比例的取值范围为0.1～0.4，包括端点值。
可选的，在衬底上形成外延片包括：
在衬底上形成外延结构，所述外延结构包括层叠的N型氮化镓层、有源层和P型氮化镓层；
利用刻蚀气体对所述外延结构进行刻蚀，裸露所述N型氮化镓层第一区域的表面，形成外延片；
其中，所述刻蚀气体包括：Cl2、Ar和O2。
可选的，所述刻蚀气体中，O2的比例取值范围为10％～30％，包括端点值；所述刻蚀气体中，Cl2的比例取值范围为60％～80％，包括端点值。
本申请实施例所提供的应用于显示屏的LED芯片中，所述LED芯片包括衬底、外延片、复合导电层、第一钝化层、P电极以及N电极，其中，所述复合导电层包括欧姆接触层和至少两层透明导电层，所述至少两层透明导电层的致密性沿预设方向逐渐降低，从而在对至少两层透明导电层进行刻蚀，所述复合导电层仅位于所述P型氮化镓层表面时，可以使得所述复合导电层靠近所述第一区域的侧面到所述第一区域之间的距离沿预设方向逐渐增大，进而增大所述复合导电层靠近所述第一区域的侧面与所述第一区域所成的角度，使其角度的取值位于140度～160度范围内，以提高后续所述第一钝化层形成后，所述第一钝化层在所述复合导电层该侧面的包覆性，降低所述第一钝化层位于所述复合导电层侧面的部分发生断裂的概率，提高所述LED的可靠性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一个实施例所提供的LED芯片的结构示意图；
图2为本申请另一个实施例所提供的LED芯片的结构示意图；
图3为本申请一个实施例所提供的LED芯片的制备方法的流程图；
图4-图16为本申请一个实施例所提供的LED芯片的制备方法中各工艺步骤完成后的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
正如背景技术部分所述，现有LED芯片的可靠性有待提高。
而且，随着小间距显示屏技术的发展，LED显示屏中蓝绿芯片尺寸越来越小，P电极与N电极之间的间距越来越小，从而在给LED芯片施加逆向电压时，LED芯片中的逆向电场越来越大，造成LED芯片中的PV层(即钝化层)在ITO(透明导电层)及MESA的边缘陡坡处更容易出现开裂披覆性等问题，导致ITO出现浮起等现象，使得在户外应用场景时，LED显示屏工作在常态逆压的情况下，更容易出现光衰、漏电等现象。
有鉴于此，本申请实施例提供了一种应用于显示屏的LED芯片以及制备方法，以提高LED芯片的可靠性，下面结合附图对本申请实施例所提供的应用于显示屏的LED芯片以及制备方法进行描述。
如图1所示，本申请实施例提供的应用于显示屏的LED芯片，包括：
衬底10，可选的，所述衬底10为蓝宝石衬底；
位于所述衬底10表面的外延片20，所述外延片20包括层叠的N型氮化镓层21、有源层22和P型氮化镓层23，且所述外延片20的第一区域曝露所述N型氮化镓层21部分表面；
位于所述P型氮化镓层23表面的复合导电层30，所述复合导电层30包括层叠的欧姆接触层31和至少两层透明导电层32；
位于所述复合导电层30一侧的第一钝化层40，所述第一钝化层40覆盖所述复合导电层30表面且延伸至覆盖所述N型氮化镓层21裸露区域部分表面；
与所述P型氮化镓层23电连接的P电极50以及与所述N型氮化镓层21裸露区域电连接的N电极60；
其中，所述至少两层透明导电层32中各透明导电层的致密性沿预设方向逐渐降低，所述预设方向由所述欧姆接触层指向所述透明导电层；所述复合导电层30中靠近所述第一区域的侧面与所述第一区域形成的角度的取值范围为140度～160度，包括端点值。
需要说明的是，在本申请实施例中，所述外延片靠近所述第一区域的侧壁与所述N型氮化镓层曝露的表面形成的角度的取值范围为135度～160度，包括端点值，以提高后续所述第一钝化层在所述外延层侧面的包覆性。
在本申请实施例中，所述复合导电层包括欧姆接触层和至少两层透明导电层，所述至少两层透明导电层的致密性沿预设方向逐渐降低，从而仅在所述P型氮化镓层表面形成所述复合导电层时，可以使得所述复合导电层靠近所述第一区域的侧面到所述第一区域之间的距离沿预设方向逐渐增大，从而增大所述复合导电层靠近所述第一区域的侧面与所述第一区域所成的角度，使其角度的取值位于140度～160度范围内，以提高后续所述第一钝化层形成后，所述第一钝化层在所述复合导电层该侧面的包覆性，降低所述第一钝化层位于所述复合导电层侧面的部分发生断裂的概率，提高所述LED的可靠性。
在上述实施例的基础上，在本申请一个实施例中，所述复合导电层30包括：
位于所述P型氮化镓层23表面的欧姆接触层31；
位于所述欧姆接触层31背离所述P型氮化镓层23一侧的表面的至少两层透明导电层32，至少两层透明导电层32包括位于所述欧姆接触层31表面的第一透明导电层321以及位于第一透明导电层321表面的第二透明导电层322；
其中，所述至少两层透明导电层中各透明导电层形成时的致密性沿预设方向逐渐降低，所述预设方向由所述欧姆接触层指向所述透明导电层，即所述第一透明导电层的致密性大于所述第二透明导电层的致密性。
具体的，在本申请的一个实施例中，所述欧姆接触层、所述第一透明导电层和所述第二透明导电层的材料为ITO，所述欧姆接触层的形成工艺为溅射沉积工艺，所述第一透明导电层和所述第二透明导电层的形成工艺为电子束蒸镀工艺，但本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，所述欧姆接触层的厚度取值范围为50埃～200埃，包括端点值，以使得所述复合导电层与所述外延片形成良好的欧姆接触。
需要说明的是，在本申请实施例中，所述第一透明导电层和所述第二透明导电层的致密性沿着预设方向逐渐降低，可以使得所述复合导电层靠近所述第一区域的侧面到所述第一区域之间的距离沿预设方向逐渐增大，有利于所述复合导电层中靠近所述第一区域的侧面与所述第一区域形成较大的角度，提高后续所述第一钝化层形成后，所述第一钝化层在所述复合导电层该侧面的包覆性。
在本申请另一个实施例中，所述复合导电层还可以包括第三透明导电层、第四透明导电层等，使得所述复合导电层的侧面倾斜过渡更平缓，但本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，所述复合导电层30具有第一通孔，所述第一通孔曝露所述P型氮化镓层23表面，所述P电极50通过所述第一通孔与所述P型氮化镓层23电连接。
需要说明的是，在上述实施例中，所述P电极通过所述第一通孔与所述P型氮化镓层23电连接，可以使得所述P电极直接与所述外延片的P型氮化镓层电连接，有利于在实际工作中，所述LED芯片中所述P电极的电流直接流入所述外延片。但本申请对此并不做限定，在本申请的其他实施例中，如图2所示，所述P电极还可以通过所述复合导电层与所述外延片的P型氮化镓层电连接，具体视情况而定。
可选的，在本申请的一个实施例中，所述第一通孔的侧壁与所述第一通孔底部所形成的角度的取值范围为140度～160度，包括端点值，以使得所述P电极在所述第一通孔侧壁的包覆性较好，降低所述P电极发生断裂的概率。
需要说明的是，在本申请实施例中，所述复合导电层与所述P电极之间具有第一钝化层，所述第一钝化层具有高致密性，以使得所述第一钝化层作为电流阻挡层，改变所述P电极与所述N电极之间的电流通路，增加P电极与N电极之间的间距，降低常态逆压下所述LED芯片中的逆压电场，提高所述LED芯片常态逆压下的可靠性。
可选的，在上述实施例的基础上，在本申请一个实施例中，所述第一钝化层的材料为SiO2、SiNx或Al2O3，本申请对此并不做限定，在本申请其他的实施例中，所述第一钝化层的材料还可以为其他材料，具体视情况而定。
具体的，在上述实施例的基础上，在本申请的一个实施例中，如果所述第一钝化层为SiNx层，所述第一钝化层的折射率取值范围为1.46～1.48，包括端点值，以保证所述第一钝化层具有较高的致密性；如果所述第一钝化层为SiO2层，所述第一钝化层的折射率取值范围为1.9～2.0，包括端点值，以保证所述第一钝化层具有较高的致密性；如果所述第一钝化层为Al2O3层，所述第一钝化层的折射率取值范围为1.7～1.8，包括端点值，以保证所述第一钝化层具有较高的致密性。
在上述实施例的基础上，在本申请一个实施例中，所述N电极覆盖所述第一钝化层部分表面，以进一步改变所述P电极和所述N电极之间的电流通路，增大了所述P电极和所述N电极之间的间距，降低常态逆压下所述LED芯片中的逆压电场，进而提高所述LED工作在常态逆压下时的可靠性。
具体的，在上述实施例的基础上，在本申请一个实施例中，所述N电极60覆盖所述第一钝化层40表面的区域占所述N电极整体区域的比例取值范围为10％～50％，包括端点值，但本申请对此并不做限定，具体视情况而定。
可选的，在本申请一个实施例中，所述P电极和所述N电极为金属电极，以提高LED芯片中P电极和N电极的电性能，但本申请对此并不做限定，具体视情况而定。
继续参考图1，在上述实施例的基础上，在本申请一个实施例中，所述的LED芯片还包括：
位于所述第一钝化层40背离所述衬底10一侧的第二钝化层70，所述第二钝化层70完全覆盖所述外延片20和所述复合导电层30，所述第二钝化层70具有第二通孔和第三通孔，所述第二通孔曝露所述P电极50部分表面，所述第三通孔曝露所述N电极60部分表面；
通过所述第二通孔与所述P电极50电连接的P电极焊盘；
通过所述第三通孔与所述N电极60电连接的N电极焊盘。
在上述实施例的基础上，在本申请一个实施例中，所述第二钝化层的材料为SiO2、SiNx或Al2O3，本申请对此并不做限定，在本申请其他的实施例中，所述第二钝化层的材料还可以为其他材料，具体视情况而定。
需要说明的是，继续参考图1，在上述实施例的基础上，在本申请一个实施例中，所述第二钝化层70包裹所述P电极50的侧壁和所述P电极50背离所述衬底10一侧表面的部分面积，以及所述N电极60的侧壁和所述N电极60背离所述衬底10一侧表面的部分面积，可选的，所述第二钝化层包裹所述P电极和所述N电极表面的部分宽度X的取值范围为2um～4um，包括端点值，以防止所述P电极和P电极焊盘的接触区域以及N电极和N电极焊盘的接触区域被氧化，影响P电极和P电极焊盘的电接触性能以及N电极和N电极焊盘的电接触性能。
综上所述，本申请实施例提供的应用于显示屏的LED芯片中，所述复合导电层包括欧姆接触层和至少两层透明导电层，所述至少两层透明导电层的致密性沿预设方向逐渐降低，从而仅在所述P型氮化镓层表面形成所述复合导电层时，可以使得所述复合导电层靠近所述第一区域的侧面到所述第一区域之间的距离沿预设方向逐渐增大，从而增大所述复合导电层靠近所述第一区域的侧面与所述第一区域所成的角度，使其角度的取值位于140度～160度范围内，以提高后续所述第一钝化层形成后，所述第一钝化层在所述复合导电层该侧面的包覆性，降低所述第一钝化层位于所述复合导电层侧面的部分发生断裂的概率，提高所述LED的可靠性。
相应的，本申请实施例还提供了一种应用于显示屏的LED芯片的制备方法，用于制作上述任一实施例所提供的应用于显示屏的LED芯片。
具体的，如图3所示，本申请实施例所提供的应用于显示屏的LED芯片的制备方法包括：
S301：如图4所示，在衬底10上形成外延片20，所述外延片20包括层叠的N型氮化镓层21、有源层22和P型氮化镓层23，且所述外延片20的第一区域曝露所述N型氮化镓层21部分表面。
在上述实施例的基础上，在本申请一个实施例中，所述衬底为蓝宝石衬底，但本申请对此并不做限定，在本申请其他实施例中，所述衬底还可以为其他材料的衬底，具体视情况而定。
需要说明的是，在本申请实施例中，所述外延片靠近所述第一区域的侧壁与所述N型氮化镓层曝露的表面形成的角度的取值范围为135度～160度，包括端点值，以提高后续所述第一钝化层在所述外延层侧面的包覆性。
在上述实施例的基础上，在本申请一个实施例中，在衬底上形成外延片包括：
如图5所示，在衬底10上形成外延结构2，所述外延结构2包括层叠的N型氮化镓层21、有源层22和P型氮化镓层23；
如图6所示，利用光刻工艺和干法刻蚀工艺，对所述外延结构2的第一区域进行刻蚀，使得所述外延结构2裸露所述N型氮化镓层21第一区域的表面，其中，所述外延结构2中裸露的所述N型氮化镓层21的第一区域用于后续形成与所述N型氮化镓层电连接的N电极。
可选的，在本申请的一个实施例中，对所述外延结构2的第一区域进行刻蚀包括：利用电感耦合等离子体(ICP)工艺，对所述外延结构2的第一区域进行刻蚀，所述刻蚀气体包括：Cl2、Ar和O2。但本申请对此并不做限定，具体视情况而定。
需要说明的是，在本申请实施例中，所述第一区域的刻蚀深度可以为所述P型氮化镓层与所述有源层的厚度之和，也可以大于所述P型氮化镓层与所述有源层的厚度之和，且小于所述P型氮化镓层、所述有源层和所述N型氮化镓层的厚度之和，本申请对此并不做限定，只要曝露所述N型氮化镓层位于所述第一区域的部分表面，以便于后续形成与所述N型氮化镓层电连接的N电极即可。
在上述实施例的基础上，在本申请一个实施例中，所述刻蚀气体中，O2的比例取值范围为10％～30％，包括端点值；所述刻蚀气体中，Cl2的比例取值范围为60％～80％，包括端点值，本申请对此并不做限定，具体视情况而定。可选的，在本申请的一个具体实施例中，所述刻蚀气体Cl2、Ar和O2的比例为5:1:2，使得所述外延片靠近所述第一区域的侧壁的倾斜度较大。
在上述实施例的基础上，在本申请的一个实施例中，所述外延片靠近所述第一区域的侧壁与所述外延片裸露所述N型氮化镓层表面区域所成的角度取值范围为135度～160度，包括端点值，但本申请对此并不做限定，具体视情况而定。
S302：如图7所示，在所述P型氮化镓层23表面形成复合导电层30，所述复合导电层30包括层叠的欧姆接触层31和至少两层透明导电层32；其中，所述至少两层透明导电层32中各透明导电层的致密性沿预设方向逐渐降低，所述预设方向由所述欧姆接触层31指向所述透明导电层；所述复合导电层30中靠近所述第一区域的侧面与所述第一区域形成的角度的取值范围为140度～160度，包括端点值。
在上述实施例的基础上，在本申请一个实施例中，在所述P型氮化镓层表面形成复合导电层包括：
利用溅射沉积工艺，在所述P型氮化镓层23表面形成欧姆接触层31，可选的，所述欧姆接触层的厚度取值范围为50埃～200埃，包括端点值；
利用电子束蒸镀工艺，在所述欧姆接触层31背离所述P型氮化镓层23一侧表面形成至少两层透明导电层32；
其中，所述至少两层透明导电层中各透明导电层形成时的蒸镀速率沿预设方向逐渐降低，所述预设方向由所述欧姆接触层指向所述透明导电层。
在上述实施例的基础上，在本申请一个实施例中，利用溅射沉积工艺，在所述P型氮化镓层表面形成欧姆接触层包括：
利用溅射沉积工艺在所述P型氮化镓层表面形成接触层；
对所述接触层进行快速退火再结晶，使得所述接触层与所述P型氮化镓层形成欧姆接触，以在所述P型氮化镓层表面形成欧姆接触层。
在上述实施例的基础上，在本申请一个实施例中，所述接触层形成过程中的射频功率取值范围为400W～800W，包括端点值；电压功率取值范围为50W～200W，包括端点值；所述接触层的退火温度取值范围为400℃～600℃，包括端点值，本申请对此并不做限定，具体视情况而定。
具体的，在上述任一实施例基础上，在本申请的一个实施例中，如图8所示，利用电子束蒸镀工艺，在所述欧姆接触层31背离所述P型氮化镓层23一侧表面形成至少两层透明导电层32包括：在所述欧姆接触层31表面形成第一透明导电层321，在第一透明导电层321表面形成第二透明导电层322，所述第二透明导电层的蒸镀速率小于所述第一透明导电层的蒸镀速率。可选的，所述第一透明导电层的蒸镀速率为
(即为每秒蒸镀2A厚度的第一透明导电层)，第二透明导电层的蒸镀速率为
(即为每秒蒸镀1A厚度的第二透明导电层)，但本申请对此并不做限定，具体视情况而定。
在本申请另一个实施例中，所述复合导电层还可以包括第三透明导电层、第四透明导电层等，但本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，所述至少两层透明导电层中各透明导电层形成时的蒸镀速率取值范围为
包括端点值，即所述至少两层透明导电层中与所述欧姆接触层直接接触的一层透明导电层的蒸镀速率不大于
所述至少两层透明导电层中距离所述欧姆接触层最远的一层透明导电层的蒸镀速率不小于
其中，
表示埃/秒(即为每秒蒸镀透明导电层的厚度)。
需要说明的是，在本申请实施例中，所述第一透明导电层和所述第二透明导电层的蒸镀速率沿着预设方向逐渐降低，可以使得后续对所述复合导电层刻蚀，使得所述复合导电层仅位于所述外延片的P型氮化镓层表面时，所述复合导电层靠近所述第一区域的侧面到所述第一区域之间的距离沿预设方向逐渐增大，有利于所述复合导电层中靠近所述第一区域的侧面与所述第一区域形成较大的角度，提高后续所述第一钝化层形成后，所述第一钝化层在所述复合导电层该侧面的包覆性。
具体的，在本申请的一个实施例中，所述欧姆接触层、所述第一透明导电层和所述第二透明导电层的材料为ITO，本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，在所述P型氮化镓层23表面形成复合导电层30包括：
如图9所示，在所述外延片20背离所述衬底10一侧形成复合导电结构3，所述复合导电结构包括欧姆接触层和至少两层透明导电层，且完全覆盖所述外延片背离所述衬底一侧表面；
如图10所示，在所述复合导电结构3背离所述外延片20一侧表面涂抹一层光刻胶，形成第一光刻胶层，对所述第一光刻胶层进行曝光、显影以及坚膜后，形成第一光刻胶图形33；
如图11所示，以所述第一光刻胶图形为掩膜，对所述复合导电结构进行刻蚀，去除所述复合导电结构位于所述N型氮化镓层裸露表面的部分以及所述复合导电结构位于所述外延片朝向所述第一区域侧面的部分，仅保留所述复合导电结构位于所述P型氮化镓层表面的部分，形成复合导电层，且所述复合导电层中靠近所述第一区域的侧面与所述第一区域形成的角度的取值范围为140度～160度，包括端点值。
可选的，在本申请的一个实施例中，对所述第一光刻胶层坚膜温度的取值范围为80℃～100℃，包括端点值。
在上述实施例的基础上，在本申请一个实施例中，如图12所示，所述的制备方法还包括：
对所述欧姆接触层31和所述至少两层透明导电层32组成的结构进行刻蚀，形成第一通孔，所述第一通孔曝露所述P型氮化镓层23部分表面，所述P电极50通过所述第一通孔与所述P型氮化镓层23电连接；
其中，所述第一通孔的侧壁与所述第一通孔底部所形成的角度的取值范围为140度～160度，包括端点值，以使得后续形成的所述P电极在所述第一通孔侧壁的包覆性较好，降低所述P电极发生断裂的概率。
需要说明的是，在上述实施例中，所述P电极通过所述第一通孔与所述P型氮化镓层23电连接，可以使得所述P电极直接与所述外延片的P型氮化镓层电连接，有利于在实际工作中，所述LED芯片中所述P电极的电流直接流入所述外延片，但本申请对此并不做限定，在本申请的其他实施例中。
具体的，在上述实施例的基础上，在本申请一个实施例中，对所述欧姆接触层和所述至少两层透明导电层组成的结构进行刻蚀，形成第一通孔包括：
在所述至少两层透明导电层背离所述欧姆接触层一侧形成第二光刻胶层，对所述第二光刻胶层进行曝光、显影以及坚膜后，形成光刻胶图形；
以所述光刻胶图形为掩模，先利用第一浓度的刻蚀液对所述欧姆接触层和所述至少两层透明导电层组成的结构进行刻蚀，再利用第二浓度的刻蚀液所述欧姆接触层和所述至少两层透明导电层组成的结构进行刻蚀，以形成第一通孔，且所述第一通孔的侧壁与所述第一通孔的底部形成的角度的取值范围为140度～160度，包括端点值；
其中，所述第一浓度大于所述第二浓度。
需要说明的是，在上述实施例中，先利用浓度较高的第一浓度的刻蚀液对所述欧姆接触层和所述至少两层透明导电层组成的结构进行刻蚀，以利用较快的刻蚀速率刻蚀所述欧姆接触层和所述至少两层透明导电层形成的结构，且确保将所述欧姆接触层和至少两层透明导电层形成的结构被刻穿，以曝露所述P型氮化镓层部分表面，避免出现刻蚀残留，再利用浓度较低的第二浓度的刻蚀液对所述欧姆接触层和所述至少两层透明导电层组成的结构进行刻蚀，以使得所述第一通孔的侧壁具有较大的倾斜率，进而使得所述第一通孔的侧壁与所述第一通孔的底部形成较大的角度。
S303：如图13所示，在所述复合导电层30背离所述外延片20一侧形成第一钝化层40，所述第一钝化层40覆盖所述复合导电层30表面且延伸至覆盖所述N型氮化镓层21裸露区域部分表面。
在上述实施例的基础上，在本申请一个实施例中，在所述复合导电层背离所述外延片一侧形成第一钝化层包括：采用PECVD设备在所述复合导电层背离所述外延片一侧沉积第一钝化层，本申请对此并不做限定，在本申请其他实施例中，还可以采用其他方式在所述复合导电层背离所述外延片一侧形成第一钝化层，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，所述第一钝化层的材料为SiO2、SiNx或Al2O3，本申请对此并不做限定，在本申请其他的实施例中，所述第一钝化层的材料还可以为其他材料，具体视情况而定。
具体的，在上述实施例的基础上，在本申请的一个实施例中，如果所述第一钝化层为SiNx层，所述第一钝化层的折射率取值范围为1.46～1.48，包括端点值，以保证所述第一钝化层具有较高的致密性；如果所述第一钝化层为SiO2层，所述第一钝化层的折射率取值范围为1.9～2.0，包括端点值，以保证所述第一钝化层具有较高的致密性；如果所述第一钝化层为Al2O3层，所述第一钝化层的折射率取值范围为1.7～1.8，包括端点值，以保证所述第一钝化层具有较高的致密性。
在上述实施例的基础上，在本申请一个实施例中，在所述复合导电层背离所述外延片一侧形成第一钝化层，所述第一钝化层覆盖所述复合导电层表面且延伸至覆盖所述N型氮化镓层裸露区域部分表面包括：
在所述复合导电层背离所述P型氮化镓层一侧形成第一钝化层，所述第一钝化层覆盖所述复合导电层表面以及所述N型氮化镓层裸露表面；
在所述第一钝化层背离所述复合导电层一侧表面形成第三光刻胶层，对所述三光刻胶层进行曝光、显影以及坚膜后，形成第三光刻胶图形；
以所述第三光刻胶图形为掩膜版，对所述第一钝化层对应所述N型氮化镓层裸露表面部分区域进行刻蚀，使得所述第一钝化层覆盖所述N型氮化镓层裸露区域部分表面，裸露所述N型氮化镓层裸露区域部分表面。
在上述实施例的基础上，在本申请一个实施例中，所述第一钝化层的沉积温度取值范围为280℃～340℃，包括端点值，以利用高温沉积所述第一钝化层，使得所述第一钝化层具有较高的致密性；沉积气体包括SiH4和N2O，沉积气体中SiH4和N2O气体比例的取值范围为0.1～0.4，包括端点值，但本申请对此并不做限定，具体视情况。
如图14所示，在上述实施例中，如果所述复合导电层30还包括所述第一通孔，在所述复合导电层背离所述外延片一侧形成第一钝化层，所述第一钝化层覆盖所述复合导电层表面且延伸至覆盖所述N型氮化镓层裸露区域部分表面包括：
在所述复合导电层背离所述P型氮化镓层一侧形成第一钝化层，所述第一钝化层覆盖所述复合导电层表面、所述第一通孔区域以及所述N型氮化镓层裸露表面；
对所述第一钝化层40对应所述第一通孔区域以及所述第一钝化层40对应所述N型氮化镓层裸露表面部分区域进行刻蚀，使得所述第一钝化层40对应所述第一通孔区域裸露所述P型氮化镓层23，且所述第一钝化层40覆盖所述N型氮化镓层21裸露区域部分表面，裸露所述N型氮化镓层21裸露区域部分表面包括：
在所述第一钝化层背离所述复合导电层一侧表面涂抹一层光刻胶，形成第四光刻胶层，对所述四光刻胶层进行曝光、显影以及坚膜后，形成第四光刻胶图形；以所述第四光刻胶图形为掩膜版，先采用第一浓度的BOE蚀刻液蚀刻，对所述第一钝化层对应所述第一通孔区域以及所述第一钝化层对应所述N型氮化镓层裸露表面部分区域进行刻蚀；再采用第二浓度的BOE蚀刻液蚀刻，对所述第一钝化层对应所述第一通孔区域以及所述第一钝化层对应所述N型氮化镓层裸露表面部分区域进行刻蚀，使得所述第一钝化层对应所述第一通孔区域裸露所述P型氮化镓层，且所述第一钝化层覆盖所述N型氮化镓层裸露区域部分表面，裸露所述N型氮化镓层裸露区域部分表面；其中，第一浓度高于所述第二浓度。
在上述实施例的基础上，在本申请一个实施例中，所述第一浓度的BOE蚀刻液和所述第二浓度的BOE蚀刻液由HF溶液以及NH4F溶液混合而成，可选的，第一浓度的BOE蚀刻液的浓度取值范围为1:5～1:10，包括端点值，第二浓度的BOE蚀刻液的浓度取值范围为1:10～1:20，包括端点值。
可选的，在上述实施例中，所述第一浓度的BOE蚀刻液中HF溶液和NH4F溶液的浓度比例为1:5，所述第二浓度的BOE蚀刻液中HF溶液和NH4F溶液的浓度比例为1:20，但本申请对此并不做限定，具体视情况而定。
S304：如图15所示，在所述P型氮化镓层23背离所述有源层22一侧形成与所述P型氮化镓层23电连接的P电极50。
需要说明的是，在本申请实施例中，所述复合导电层与所述P电极之间具有第一钝化层，所述第一钝化层具有高致密性，以使得所述第一钝化层作为电流阻挡层，改变所述P电极与后续形成的所述N电极之间的电流通路，增加P电极与N电极之间的间距，降低常态逆压下所述LED芯片中的逆压电场，提高所述LED芯片常态逆压下的可靠性。
S305：继续参考图15，在所述第一区域形成与所述N型氮化镓层21裸露区域电连接的N电极60。
继续参考图15，在上述实施例的基础上，在本申请一个实施例中，所述N电极覆盖所述第一钝化层部分表面，以进一步改变所述P电极和所述N电极之间的电流通路，增大了所述P电极和所述N电极之间的间距，降低常态逆压下所述LED芯片中的逆压电场，进而提高所述LED工作在常态逆压下时的可靠性。
具体的，在上述实施例的基础上，在本申请一个实施例中，所述N电极60覆盖所述第一钝化层40表面的区域占所述N电极整体区域的比例取值范围为10％～50％，包括端点值，但本申请对此并不做限定，具体视情况而定。
可选的，在本申请一个实施例中，所述P电极和所述N电极为金属电极，以提高LED芯片中P电极和N电极的电性能，但本申请对此并不做限定，具体视情况而定。
具体的，在上述实施例的基础上，在本申请一个实施例中，在所述P型氮化镓层背离所述有源层一侧形成与所述P型氮化镓层电连接的P电极，在所述第一区域形成与所述N型氮化镓层裸露区域电连接的N电极包括：
在所述第一钝化层背离所述复合导电层一侧表面涂抹一层光刻胶，形成第五光刻胶层，所述第五光刻胶层覆盖所述外延片和所述复合导电层；
对所述第五光刻胶层进行曝光、后烘以及显影后，形成第五光刻胶图形；
以所述第五光刻胶图形为掩膜，在所述第一通孔处蒸镀所述P电极，使得所述P型氮化镓层电连接的P电极，在所述第一区域蒸镀所述N电极，使得在所述第一区域形成与所述N型氮化镓层裸露区域电连接的N电极。
如图16所示，在上述实施例的基础上，在本申请一个实施例中，所述的制备方法还包括：
在所述第一钝化层40背离所述衬底10一侧形成第二钝化层70，所述第二钝化层70完全覆盖所述外延片20和所述复合导电层30，所述第二钝化层70具有第二通孔和第三通孔，所述第二通孔曝露所述P电极50部分表面，所述第三通孔曝露所述N电极60部分表面；
通过所述第二通孔与所述P电极50电连接的P电极焊盘；
通过所述第三通孔与所述N电极60电连接的N电极焊盘。
在上述实施例的基础上，在本申请一个实施例中，在所述第一钝化层背离所述外延片一侧形成第二钝化层包括：采用PECVD设备在所述复合导电层背离所述外延片一侧沉积第二钝化层，本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，所述第二钝化层的材料为SiO2、SiNx或Al2O3，本申请对此并不做限定，在本申请其他的实施例中，所述第二钝化层的材料还可以为其他材料，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，所述第二钝化层的沉积温度取值范围为200℃～275℃，包括端点值，沉积气体包括SiH4和N2O，沉积气体中SiH4和N2O气体比例的取值范围为0.1～0.4，包括端点值，本申请对此并不做限定，具体视情况。
具体的，在上述实施例的基础上，在本申请一个实施例中，所述第二钝化层具有第二通孔和第三通孔包括：
在所述第二钝化层背离所述复合导电层一侧形成第六光刻胶层，对所述第六光刻胶层进行曝光、显影以及坚膜后，形成第六光刻胶图形；
以所述第六光刻胶图形为掩膜，利用电感耦合等离子体(ICP)刻蚀工艺，对所述第二钝化层进行刻蚀，使得所述第二钝化层具有第二通孔和第三通孔。
需要说明的是，继续参考图16，在上述实施例的基础上，在本申请一个实施例中，所述第二钝化层70包裹所述P电极50的侧壁和所述P电极50背离所述衬底10一侧表面的部分面积，以及所述N电极60的侧壁和所述N电极60背离所述衬底10一侧表面的部分面积，可选的，所述第二钝化层包裹所述P电极和所述N电极表面的部分宽度X的取值范围为2um～4um，包括端点值，以防止所述P电极和P电极焊盘的接触区域以及N电极和N电极焊盘的接触区域被氧化，影响P电极和P电极焊盘的电接触性能以及N电极和N电极焊盘的电接触性能。
综上所述，本申请实施例提供的应用于显示屏的LED芯片的制备方法中，所述复合导电层包括欧姆接触层和至少两层透明导电层，所述至少两层透明导电层的致密性沿预设方向逐渐降低，从而在对至少两层透明导电层进行刻蚀，所述复合导电层仅位于所述P型氮化镓层表面时，可以使得所述复合导电层靠近所述第一区域的侧面到所述第一区域之间的距离沿预设方向逐渐增大，从而增大所述复合导电层靠近所述第一区域的侧面与所述第一区域所成的角度，使其角度的取值位于140度～160度范围内，以提高后续所述第一钝化层形成后，所述第一钝化层在所述复合导电层该侧面的包覆性，降低所述第一钝化层位于所述复合导电层侧面的部分发生断裂的概率，提高所述LED的可靠性。
本说明书中各个部分采用并列和递进相结合的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (19)
1.一种应用于显示屏的LED芯片，其特征在于，包括：
衬底；
位于所述衬底表面的外延片，所述外延片包括层叠的N型氮化镓层、有源层和P型氮化镓层，且所述外延片的第一区域曝露所述N型氮化镓层部分表面；
位于所述P型氮化镓层表面的复合导电层，所述复合导电层包括层叠的欧姆接触层和至少两层透明导电层；
位于所述复合导电层一侧的第一钝化层，所述第一钝化层覆盖所述复合导电层表面且延伸至覆盖所述N型氮化镓层裸露区域部分表面；
与所述P型氮化镓层电连接的P电极以及与所述N型氮化镓层裸露区域电连接的N电极；
其中，所述至少两层透明导电层中各透明导电层的致密性沿预设方向逐渐降低，从而在对至少两层透明导电层进行刻蚀，所述复合导电层仅位于所述P型氮化镓层表面时，使得所述复合导电层靠近所述第一区域的侧面到所述第一区域之间的距离沿预设方向逐渐增大，所述预设方向由所述欧姆接触层指向所述透明导电层；所述复合导电层中靠近所述第一区域的侧面与所述第一区域形成的角度的取值范围为140度～160度，包括端点值。
2.根据权利要求1所述的LED芯片，其特征在于，所述复合导电层具有第一通孔，所述第一通孔曝露所述P型氮化镓层表面，所述P电极通过所述第一通孔与所述P型氮化镓层电连接；
所述第一通孔的侧壁与所述第一通孔底部所形成的角度的取值范围为140度～160度，包括端点值。
3.根据权利要求1所述的LED芯片，其特征在于，所述欧姆接触层的厚度取值范围为50埃～200埃，包括端点值。
4.根据权利要求1所述的LED芯片，其特征在于，所述N电极覆盖所述第一钝化层部分表面。
5.根据权利要求4所述的LED芯片，其特征在于，所述N电极覆盖所述第一钝化层表面的区域占所述N电极整体区域的比例取值范围为10％～50％，包括端点值。
6.根据权利要求1所述的LED芯片，其特征在于，所述第一钝化层的材料为SiO2、SiNx或Al2O3。
7.根据权利要求6所述的LED芯片，其特征在于，如果所述第一钝化层为SiNx层，所述第一钝化层的折射率取值范围为1.46～1.48，包括端点值；
如果所述第一钝化层为SiO2层，所述第一钝化层的折射率取值范围为1.9～2.0，包括端点值；
如果所述第一钝化层为Al2O3层，所述第一钝化层的折射率取值范围为1.7～1.8，包括端点值。
8.根据权利要求1所述的LED芯片，其特征在于，还包括：
位于所述复合导电层背离所述衬底一侧的第二钝化层，所述第二钝化层完全覆盖所述外延片和所述复合导电层，所述第二钝化层具有第二通孔和第三通孔，所述第二通孔曝露所述P电极部分表面，所述第三通孔曝露所述N电极部分表面；
通过所述第二通孔与所述P电极电连接的P电极焊盘；
通过所述第三通孔与所述N电极电连接的N电极焊盘。
9.一种应用于显示屏的LED芯片的制备方法，其特征在于，包括：
在衬底上形成外延片，所述外延片包括层叠的N型氮化镓层、有源层和P型氮化镓层，且所述外延片的第一区域曝露所述N型氮化镓层部分表面；
在所述P型氮化镓层表面形成复合导电层，所述复合导电层包括层叠的欧姆接触层和至少两层透明导电层；
在所述复合导电层背离所述外延片一侧形成第一钝化层，所述第一钝化层覆盖所述复合导电层表面且延伸至覆盖所述N型氮化镓层裸露区域部分表面；
在所述P型氮化镓层背离所述有源层一侧形成与所述P型氮化镓层电连接的P电极；
在所述第一区域形成与所述N型氮化镓层裸露区域电连接的N电极；
其中，所述至少两层透明导电层中各透明导电层的致密性沿预设方向逐渐降低，从而在对至少两层透明导电层进行刻蚀，所述复合导电层仅位于所述P型氮化镓层表面时，使得所述复合导电层靠近所述第一区域的侧面到所述第一区域之间的距离沿预设方向逐渐增大，所述预设方向由所述欧姆接触层指向所述透明导电层；所述复合导电层中靠近所述第一区域的侧面与所述第一区域形成的角度的取值范围为140度～160度，包括端点值。
10.根据权利要求9所述的制备方法，其特征在于，在所述P型氮化镓层表面形成复合导电层包括：
利用溅射沉积工艺，在所述P型氮化镓层表面形成欧姆接触层；
利用电子束蒸镀工艺，在所述欧姆接触层背离所述P型氮化镓层一侧表面形成至少两层透明导电层；
其中，所述至少两层透明导电层中各透明导电层形成时的蒸镀速率沿预设方向逐渐降低，所述预设方向由所述欧姆接触层指向所述透明导电层。
11.根据权利要求10所述的制备方法，其特征在于，所述至少两层透明导电层中各透明导电层形成时的蒸镀速率取值范围为
包括端点值。
12.根据权利要求10所述的制备方法，其特征在于，利用溅射沉积工艺，在所述P型氮化镓层表面形成欧姆接触层包括：
利用溅射沉积工艺在所述P型氮化镓层表面形成接触层；
对所述接触层进行快速退火再结晶，使得所述接触层与所述P型氮化镓层形成欧姆接触，以在所述P型氮化镓层表面形成欧姆接触层。
13.根据权利要求12所述的制备方法，其特征在于，所述接触层形成过程中的射频功率取值范围为400W～800W，包括端点值；电压功率取值范围为50W～200W，包括端点值；
所述接触层的退火温度取值范围为400℃～600℃，包括端点值。
14.根据权利要求10所述的制备方法，其特征在于，还包括：
对所述欧姆接触层和所述至少两层透明导电层组成的结构进行刻蚀，形成第一通孔，所述第一通孔曝露所述P型氮化镓层部分表面，所述P电极通过所述第一通孔与所述P型氮化镓层电连接；
所述第一通孔的侧壁与所述第一通孔底部所形成的角度的取值范围为140度～160度。
15.根据权利要求14所述的制备方法，其特征在于，对所述欧姆接触层和所述至少两层透明导电层组成的结构进行刻蚀，形成第一通孔包括：
在所述至少两层透明导电层背离所述欧姆接触层一侧形成光刻胶图形；
以所述光刻胶图形为掩模，先利用第一浓度的刻蚀液对所述欧姆接触层和所述至少两层透明导电层组成的结构进行刻蚀，再利用第二浓度的刻蚀液所述欧姆接触层和所述至少两层透明导电层组成的结构进行刻蚀，以形成第一通孔，且所述第一通孔的侧壁与所述第一通孔的底部形成的角度的取值范围为140度～160度；
所述第一浓度大于所述第二浓度。
16.根据权利要求9所述的制备方法，其特征在于，在所述复合导电层背离所述外延片一侧形成第一钝化层，所述第一钝化层覆盖所述复合导电层表面且延伸至覆盖所述N型氮化镓层裸露区域部分表面包括：
在所述复合导电层背离所述P型氮化镓层一侧形成第一钝化层，所述第一钝化层覆盖所述复合导电层表面以及所述N型氮化镓层裸露表面；
对所述第一钝化层对应所述N型氮化镓层裸露表面部分区域进行刻蚀，使得所述第一钝化层覆盖所述N型氮化镓层裸露区域部分表面，裸露所述N型氮化镓层裸露区域部分表面。
17.根据权利要求16所述的制备方法，其特征在于，所述第一钝化层的沉积温度为280℃～340℃，包括端点值，沉积气体包括SiH4和N2O，SiH4和N2O气体比例的取值范围为0.1～0.4，包括端点值。
18.根据权利要求9所述的制备方法，其特征在于，在衬底上形成外延片包括：
在衬底上形成外延结构，所述外延结构包括层叠的N型氮化镓层、有源层和P型氮化镓层；
利用刻蚀气体对所述外延结构进行刻蚀，裸露所述N型氮化镓层第一区域的表面，形成外延片；
其中，所述刻蚀气体包括：Cl2、Ar和O2。
19.根据权利要求18所述的制备方法，其特征在于，所述刻蚀气体中，O2的比例取值范围为10％～30％，包括端点值；所述刻蚀气体中，Cl2的比例取值范围为60％～80％，包括端点值。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010461643.1A CN111584691B (zh) | 2020-05-27 | 2020-05-27 | 一种应用于显示屏的led芯片及其制备方法 |
| PCT/CN2020/101182 WO2021237892A1 (zh) | 2020-05-27 | 2020-07-10 | 一种应用于显示屏的led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010461643.1A CN111584691B (zh) | 2020-05-27 | 2020-05-27 | 一种应用于显示屏的led芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111584691A CN111584691A (zh) | 2020-08-25 |
| CN111584691B true CN111584691B (zh) | 2021-07-06 |
Family
ID=72125514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010461643.1A Active CN111584691B (zh) | 2020-05-27 | 2020-05-27 | 一种应用于显示屏的led芯片及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111584691B (zh) |
| WO (1) | WO2021237892A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113078247B (zh) * | 2021-03-26 | 2022-08-09 | 厦门乾照光电股份有限公司 | 一种发光二极管 |
| CN114447174B (zh) * | 2022-01-30 | 2024-04-26 | 京东方晶芯科技有限公司 | 一种发光芯片外延片、检测系统及检测方法 |
| CN116130576B (zh) * | 2023-02-24 | 2024-10-25 | 江西兆驰半导体有限公司 | 一种mini LED芯片接触电极及制备方法 |
| CN117410401B (zh) * | 2023-12-15 | 2024-02-23 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法 |
| CN118198240B (zh) * | 2024-05-16 | 2024-08-09 | 南昌凯捷半导体科技有限公司 | 一种Mini-LED芯片及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105957928A (zh) * | 2016-05-31 | 2016-09-21 | 华灿光电股份有限公司 | 一种谐振腔发光二极管及其制造方法 |
| CN108336210A (zh) * | 2018-01-30 | 2018-07-27 | 澳洋集团有限公司 | 高电压led光源及其制作方法 |
| CN108922950A (zh) * | 2018-08-03 | 2018-11-30 | 佛山市国星半导体技术有限公司 | 一种高亮度倒装led芯片及其制作方法 |
| CN109004068A (zh) * | 2017-06-21 | 2018-12-14 | 佛山市国星半导体技术有限公司 | 一种抗金属迁移的led芯片及其制作方法 |
| CN110071200A (zh) * | 2019-03-21 | 2019-07-30 | 华灿光电股份有限公司 | 谐振腔发光二极管及其制造方法 |
| KR20190105537A (ko) * | 2019-08-26 | 2019-09-17 | 엘지전자 주식회사 | 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060214268A1 (en) * | 2005-03-25 | 2006-09-28 | Shindengen Electric Manufacturing Co., Ltd. | SiC semiconductor device |
| CN103165786A (zh) * | 2011-12-12 | 2013-06-19 | 展晶科技(深圳)有限公司 | 发光二极管晶粒及其制造方法 |
| JP5694215B2 (ja) * | 2012-03-07 | 2015-04-01 | 株式会社東芝 | 半導体発光素子 |
| CN104037296A (zh) * | 2013-03-07 | 2014-09-10 | 百士杰企业有限公司 | 发光元件及其制作方法 |
| CN103996772B (zh) * | 2014-06-03 | 2017-04-12 | 天津三安光电有限公司 | 发光二极管芯片及其制作方法 |
-
2020
- 2020-05-27 CN CN202010461643.1A patent/CN111584691B/zh active Active
- 2020-07-10 WO PCT/CN2020/101182 patent/WO2021237892A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105957928A (zh) * | 2016-05-31 | 2016-09-21 | 华灿光电股份有限公司 | 一种谐振腔发光二极管及其制造方法 |
| CN109004068A (zh) * | 2017-06-21 | 2018-12-14 | 佛山市国星半导体技术有限公司 | 一种抗金属迁移的led芯片及其制作方法 |
| CN108336210A (zh) * | 2018-01-30 | 2018-07-27 | 澳洋集团有限公司 | 高电压led光源及其制作方法 |
| CN108922950A (zh) * | 2018-08-03 | 2018-11-30 | 佛山市国星半导体技术有限公司 | 一种高亮度倒装led芯片及其制作方法 |
| CN110071200A (zh) * | 2019-03-21 | 2019-07-30 | 华灿光电股份有限公司 | 谐振腔发光二极管及其制造方法 |
| KR20190105537A (ko) * | 2019-08-26 | 2019-09-17 | 엘지전자 주식회사 | 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111584691A (zh) | 2020-08-25 |
| WO2021237892A1 (zh) | 2021-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111584691B (zh) | 一种应用于显示屏的led芯片及其制备方法 | |
| CN107195747B (zh) | 一种微米尺寸倒装led芯片及其制备方法 | |
| JP4777141B2 (ja) | 光抽出効率が改善された垂直構造窒化物半導体発光素子 | |
| CN110808318B (zh) | 一种倒装高压发光二极管及其制作方法 | |
| CN110931620A (zh) | 一种Mini LED芯片及其制作方法 | |
| CN109087981B (zh) | 一种防漏电led芯片及其制作方法 | |
| CN206834196U (zh) | 一种微米尺寸倒装led芯片 | |
| CN108878615B (zh) | 一种led芯片及其制作方法 | |
| CN208637453U (zh) | 一种高亮度倒装led芯片 | |
| US11870219B2 (en) | Laser diode and method for manufacturing the same | |
| CN106159057A (zh) | Led芯片及其制作方法 | |
| US20240128403A1 (en) | Micro light emitting element and its preparation method | |
| CN204441323U (zh) | 倒装led芯片 | |
| CN110085719A (zh) | 倒装发光二极管芯片以及倒装发光二极管芯片制备方法 | |
| CN114975718A (zh) | 一种高稳定性倒装led芯片及其制备方法 | |
| CN113555484B (zh) | 高光效倒装led芯片及其制备方法 | |
| CN109860349A (zh) | 一种led芯片及其制造方法 | |
| CN110571315B (zh) | 一种led芯片及其制作方法 | |
| CN116936710B (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN110957405A (zh) | 一种led芯片及其制作方法 | |
| CN114597295B (zh) | 一种Mini/Micro LED的芯片结构及制备方法 | |
| CN115763649A (zh) | 一种微发光元件及其制备方法 | |
| CN115050874A (zh) | 一种发光二极管芯片及其制备方法和倒装led芯片 | |
| CN210379101U (zh) | 一种抗水解的倒装led芯片 | |
| US10381515B2 (en) | Optoelectronic semiconductor chip and method of producing an optoelectronic semiconductor chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |