CN110957405A - 一种led芯片及其制作方法 - Google Patents
一种led芯片及其制作方法 Download PDFInfo
- Publication number
- CN110957405A CN110957405A CN201911369513.9A CN201911369513A CN110957405A CN 110957405 A CN110957405 A CN 110957405A CN 201911369513 A CN201911369513 A CN 201911369513A CN 110957405 A CN110957405 A CN 110957405A
- Authority
- CN
- China
- Prior art keywords
- layer
- type semiconductor
- current
- semiconductor layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 284
- 230000000903 blocking effect Effects 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000003892 spreading Methods 0.000 claims description 188
- 230000007480 spreading Effects 0.000 claims description 188
- 230000004888 barrier function Effects 0.000 claims description 92
- 238000005530 etching Methods 0.000 claims description 53
- 229920002120 photoresistant polymer Polymers 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 22
- 239000007788 liquid Substances 0.000 claims description 5
- 238000002834 transmittance Methods 0.000 abstract description 11
- 238000010521 absorption reaction Methods 0.000 abstract description 7
- 238000002161 passivation Methods 0.000 description 18
- 238000000137 annealing Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 238000000151 deposition Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000007738 vacuum evaporation Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申请实施例提供了一种LED芯片及其制作方法，该LED芯片包括：衬底；位于衬底的第一表面的外延结构，外延结构包括N型半导体层、有源层、P型半导体层，其中P型半导体层表面包括第一区域和第二区域；电流阻挡层；电流扩展层，其中，电流扩展层在P型半导体层上的正投影完全覆盖P型半导体层，电流扩展层对应P型半导体层第一区域的厚度大于电流扩展层对应P型半导体层第二区域的厚度，从而可以利用电流扩展层第二区域的较小厚度，来增加电流扩展层的透光率，减少电流扩展层对出射光的吸收，提高LED芯片的发光功率，同时利用电流扩展层第一区域的较大厚度，减小LED芯片的电压，进而降低所述LED芯片驱动功率，提高所述LED芯片的发光效率。
Description
技术领域
本申请涉及半导体发光器件制造技术领域，尤其涉及一种LED芯片及其制作方法。
背景技术
随着LED芯片技术的日趋成熟，对LED芯片亮度要求越来越高，同时LED的应用也越来越广泛。
目前，为了提升LED芯片的亮度，通常通过减小LED芯片中电流扩展层的厚度，来提高电流扩展层的光线透过率，从而提升LED芯片的亮度。但是，这种方法对提升LED芯片的发光效率提升较为有限，导致现有LED芯片的发光效率有待进一步提高。
发明内容
有鉴于此，本申请实施例提供了一种LED芯片及其制作方法，以提高所述LED芯片的发光效率。
为实现上述目的，本发明实施例提供如下技术方案：
一种LED芯片，包括：
衬底；
位于所述衬底第一表面的外延结构，所述外延结构包括层叠的N型半导体层、有源层和P型半导体层，所述P型半导体层表面包括第一区域和第二区域；
位于所述P型半导体层背离所述有源层一侧第一区域的电流阻挡层；
位于所述电流阻挡层背离所述P型半导体层一侧的电流扩展层，所述电流扩展层在所述P型半导体层上的正投影完全覆盖所述P型半导体层；
其中，所述电流扩展层对应所述P型半导体层第一区域的厚度大于所述电流扩展层对应所述P型半导体层第二区域的厚度。
可选的，所述电流扩展层包括第一电流扩展层和第二电流扩展层；其中，所述第一电流扩展层在所述P型半导体层上的正投影位于所述电流阻挡层在所述P型半导体层上的正投影范围内，所述第二电流扩展层在所述P型半导体层上的正投影完全覆盖所述P型半导体层。
可选的，所述第一电流扩展层位于所述第二电流扩展层与所述电流阻挡层之间。
可选的，所述第一电流扩展层为透明电极层，所述第二电流扩展层为透明电极层。
可选的，所述第一电流扩展层的厚度取值范围为150埃-2300埃，包括端点值；所述第二电流扩展层的厚度取值范围为150埃-2300埃，包括端点值。
可选的，所述第一电流扩展层的厚度大于所述第二电流扩展层的厚度。
一种LED芯片的制作方法，包括：
在衬底第一表面形成外延结构，所述外延结构包括层叠的N型半导体层、有源层和P型半导体层，所述P型半导体层表面包括第一区域和第二区域；
在所述P型半导体层背离所述有源层一侧第一区域形成电流阻挡层，并在所述电流阻挡层背离所述P型半导体层一侧形成电流扩展层，所述电流扩展层在所述P型半导体层上的正投影完全覆盖所述P型半导体层；
其中，所述电流扩展层对应所述P型半导体层第一区域的厚度大于所述电流扩展层对应所述P型半导体层第二区域的厚度。
可选的，所述电流扩展层包括第一电流扩展层和第二电流扩展层，在所述P型半导体层背离所述有源层一侧第一区域形成电流阻挡层，并在所述电流阻挡层背离所述P型半导体层一侧形成电流扩展层包括：
在所述P型半导体层背离所述有源层一侧形成阻挡层，所述阻挡层在所述N型半导体层上的正投影覆盖所述N型半导体层；
在所述阻挡层背离所述P型半导体层一侧形成第一扩展层，所述第一扩展层在所述阻挡层上的正投影覆盖所述阻挡层；
在所述第一扩展层背离所述阻挡层一侧形成光刻胶图形；
以所述光刻胶图形为掩膜，对所述第一扩展层和所述阻挡层进行刻蚀，在所述P型半导体层背离所述有源层一侧第一区域形成电流阻挡层，并在所述电流阻挡层背离所述P型半导体层一侧表面形成第一电流扩展层，所述第一电流扩展层在所述P型半导体层上的正投影位于所述电流阻挡层在所述P型半导体层上的正投影范围内；
在所述第一电流扩展层背离所述电流阻挡层一侧形成第二电流扩展层，所述第二电流扩展层在所述P型半导体层上的正投影完全覆盖所述P型半导体层。
可选的，以所述光刻胶图形为掩膜，对所述第一扩展层和所述阻挡层进行刻蚀，在所述P型半导体层背离所述有源层一侧第一区域形成电流阻挡层，并在所述电流阻挡层背离所述P型半导体层一侧表面形成第一电流扩展层，所述第一电流扩展层在所述P型半导体层上的正投影位于所述电流阻挡层在所述P型半导体层上的正投影范围内包括：
以所述光刻胶图形为掩膜，利用第一刻蚀液，对所述第一扩展层进行刻蚀，在所述P型半导体层第一区域上方形成第一电流扩展层；
继续以所述光刻胶图形为掩膜，利用第二刻蚀液，对所述阻挡层进行刻蚀，在所述P型半导体层第一区域形成电流阻挡层；
其中，所述第一电流扩展层在所述P型半导体层上的正投影位于所述电流阻挡层在所述P型半导体层上的正投影范围内。
可选的，所述电流扩展层包括第一电流扩展层和第二电流扩展层，在所述P型半导体层背离所述有源层一侧第一区域形成电流阻挡层，并在所述电流阻挡层背离所述P型半导体层一侧形成电流扩展层包括：
在所述P型半导体层背离所述有源层一侧形成阻挡层，所述阻挡层在所述N型半导体层上的正投影覆盖所述N型半导体层；
对所述阻挡层进行刻蚀，在所述P型半导体层背离所述有源层一侧第一区域形成电流阻挡层；
在所述电流阻挡层背离所述P型半导体层一侧形成第一扩展层，所述第一扩展层在所述N型半导体层上的正投影覆盖所述N型半导体层；
对所述第一扩展层进行刻蚀，形成第一电流扩展层，所述第一电流扩展层在所述P型半导体层上的正投影位于所述电流阻挡层在所述P型半导体层上的正投影范围内；
在所述第一电流扩展层背离所述电流阻挡层一侧形成第二电流扩展层，所述第二电流扩展层在所述P型半导体层上的正投影完全覆盖所述P型半导体层。
本申请实施例提供的LED芯片中，所述电流扩展层对应所述P型半导体层第一区域的厚度大于所述电流扩展层对应所述P型半导体层第二区域的厚度，从而可以利用电流扩展层第二区域的较小厚度，来增加电流扩展层的透光率，减少电流扩展层对出射光的吸收，提高LED芯片的发光功率，同时由于电流阻挡层为绝缘材料，经过P型半导体层正上方注入的电流只能通过电流阻挡层上方第一区域内的电流扩展层横向扩展，而无法直接注入P型半导体层，因此在恒流驱动下，利用电流扩展层第一区域的较大厚度可以减小LED芯片的电压，降低所述LED芯片驱动功率，提高所述LED芯片的发光效率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一个实施例提供的LED芯片结构示意图；
图2为本申请另一个实施例提供的LED芯片结构示意图；
图3为本申请一个实施例提供的LED芯片结构示意图；
图4为本申请一个实施例提供的LED芯片的制作方法的流程图；
图5-图22为本申请一个实施例所提供的LED芯片的制作方法中各工艺步骤完成后的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
正如背景技术部分所述，在现有LED芯片中，通过减小电流扩展层的厚度来提高LED芯片的亮度，但这种方法对LED芯片的发光效率提升较为有限。
这是由于LED芯片的发光效率＝LED芯片的发光功率/LED芯片的驱动功率，LED芯片的驱动功率＝LED芯片的驱动电流*LED芯片的电压。其中，LED芯片为恒流驱动，所以所述LED芯片的驱动电流为恒定值。由此可见，通过减小电流扩展层的厚度，来提高电流扩展层的光线透过率，虽然可以提高所述LED芯片的发光功率，从而提高所述LED芯片的发光效率，但是，减小电流扩展层的厚度，会导致所述LED芯片的电压上升，导致LED芯片的发光效率提升较为有限。
基于上述研究的基础上，本申请实施例提供了一种LED芯片及其制作方法。下面结合附图对本申请实施例所提供的LED芯片及其制作方法进行描述。
参考图1，本申请实施例提供的LED芯片包括：
衬底1，所述衬底1为LED芯片的基层；
位于所述衬底1第一表面的外延结构2，所述外延结构包括层叠的N型半导体层21、有源层22和P型半导体层23，其中，所述N型半导体层21位于所述衬底1的第一表面，所述有源层22位于所述N型半导体层21背离衬底1的一侧，所述P型半导体层23位于所述有源层22背离所述N型导体21的一侧，所述P型半导体23层表面包括第一区域和第二区域；
位于所述P型半导体层23背离所述有源层22一侧第一区域的电流阻挡层3；
位于所述电流阻挡层3背离所述P型半导体层23一侧的电流扩展层4，所述电流扩展层4在所述P型半导体层23上的正投影完全覆盖所述P型半导体层23；
其中，所述电流扩展层4对应所述P型半导体层23第一区域的厚度大于所述电流扩展层4对应所述P型半导体23层第二区域的厚度。
需要说明的是，在上述实施例的基础上，在本申请的一个实施例中，所述外延结构仅包括层叠的N型半导体层、有源层和P型半导体层，在本申请的其他实施例中，所述外延结构不限于包括N型半导体层、有源层和P型半导体层，可以还包括其他结构，本申请对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本申请的一个实施例中，所述电流阻挡3层的厚度取值范围为500埃～4000埃，包括端点值；可选的，所述电流阻挡层3为二氧化硅层，但本申请对此并不做限定，具体视情况而定。
本申请实施例提供的LED芯片中，所述电流扩展层对应所述P型半导体层第一区域的厚度大于所述电流扩展层对应所述P型半导体层第二区域的厚度，从而可以利用电流扩展层第二区域的较小厚度，来增加电流扩展层的透光率，减少电流扩展层对出射光的吸收，提高LED芯片的发光功率，同时由于电流阻挡层为绝缘材料，经过P型半导体层正上方注入的电流只能通过电流阻挡层上方第一区域内的电流扩展层横向扩展，而无法直接注入P型半导体层，因此在恒流驱动下，利用电流扩展层第一区域的较大厚度可以减小LED芯片的电压，降低所述LED芯片驱动功率，提高所述LED芯片的发光效率。
需要说明的是，在本申请实施例中，所述电流扩展层为一层电流扩展层，也可以由多层电流扩展层组成，本申请对此并不做限定，只要所述电流扩展层对应所述第一区域的厚度大于所述电流扩展层对应所述第二区域的厚度即可。下面以所述电流扩展层由两层电流扩展层为例进行描述
具体的，在上述实施例的基础上，在本申请的一个实施例中，所述电流扩展层4包括第一电流扩展层41和第二电流扩展层42，其中，所述第一电流扩展层41在所述P型半导体层23上的正投影位于所述电流阻挡层3在所述P型半导体层23上的正投影范围内，所述第二电流扩展层42在所述P型半导体层23上的正投影完全覆盖所述P型半导体层23，以在保证所述电流扩展层对应所述第一区域的厚度大于所述电流扩展层对应所述第二区域的厚度的基础上，降低所述电流扩展层的工艺难度。
需要说明的是，所述电流阻挡层位于所述P型半导体层背离所述有源层一侧第一区域，所述第一电流扩展层在所述P型半导体层上的正投影位于所述电流阻挡层在所述P型半导体层上的正投影范围内，即位于所述第一区域内，而所述第二电流扩展层在所述P型半导体层上的正投影完全覆盖所述P型半导体层，即所述第二电流扩展层覆盖所述第一区域和所述第二区域，使得所述第一区域内同时被所述第一电流扩展层和所述第二电流扩展层覆盖，所述第二区域内仅被所述第二电流扩展层覆盖，进而使得所述电流扩展层对应所述P型半导体层第一区域的厚度大于所述电流扩展层对应所述P型半导体层第二区域的厚度。
在任一实施例的基础上，在本申请的一个实施例中，所述第一电流扩展层位于所述第二电流扩展层与所述电流阻挡层之间，具体的，如图1所示，在本申请实施例中，所述第一电流扩展层41位于所述电流阻挡层3背离P型半导体层23一侧且在所述P型半导体层23上的正投影位于所述电流阻挡层3在所述P型半导体层23上的正投影范围内，所述第二电流扩展层42位于所述第一电流扩展层41背离所述电流阻挡层3一侧且在所述P型半导体层23上的正投影完全覆盖所述P型半导体层23，使得所述第二电流扩展层42完全覆盖所述第一电流扩展层41以及覆盖P型半导体层23，使得所述第一电流扩展层41位于所述第二电流扩展层42与所述电流阻挡层3之间。
在本申请另一个实施例中，所述第二电流扩展层位于所述第一电流扩展层与所述电流阻挡层之间，具体的，如图2所示，在本申请实施例中，所述第二电流扩展层42位于所述电流阻挡层3背离P型半导体23一侧且在所述P型半导体层23上的正投影完全覆盖所述P型半导体层23，所述第一电流扩展层41位于所述第二电流扩展层42背离电流阻挡层3一侧且在所述P型半导体层23上的正投影位于所述电流阻挡层3在所述P型半导体层23上的正投影范围内，使得所述第二电流扩展层42位于所述第一电流扩展层41与所述电流阻挡层3之间。
需要说明的是，在本申请实施例中，不管是所述第一电流扩展层位于所述第二电流扩展层与所述电流阻挡层之间，还是所述第二电流扩展层位于所述第一电流扩展层与所述电流阻挡层之间，所述第一区域内都会被所述第一电流扩展层和所述第二电流扩展层覆盖，所述第二区域内仅被所述第二电流扩展层覆盖，所述电流扩展层对应所述P型半导体层第一区域的厚度大于所述电流扩展层对应所述P型半导体层第二区域的厚度。
还需要说明的是，本申请的上述实施例中是以所述电流扩展层包括所述第一电流扩展层和所述第二电流扩展层为例进行描述的，但在本申请其他实施例中，所述电流扩展层还可以包括所述第一电流扩展层、所述第二电流扩展层和所述第三电流扩展层等更多电流扩展层，本申请对此并不做限定，只要能保证所述电流扩展层对应所述P型半导体层第一区域的厚度大于所述电流扩展层对应所述P型半导体层第二区域的厚度即可。
在上述实施例的基础上，在本申请的一个实施例中，所述第一电流扩展层为透明电极层，所述第二电流扩展层为透明电极层。即在本申请实施例中，所述第一电流扩展层和所述第二扩展层同为透明电极层，以降低所述电流扩展层对所述LED芯片的光线透过率的影响，可选的，所述第一电流扩展层和所述第二电流扩展层为ITO层，在本申请的其他实施例中，所述第一电流扩展层和所述第二扩展层也可以为其他透明电极材料层，本申请对此并不做限定，具体视情况而定。
需要说明的是，在本申请实施例中，所述第一电流扩展层和所述第二电流扩展层的材料可以同为一种材料，也可以为不同的材料，只要能保证所述第一电流扩展层和所述第二电流扩展层为透明电极层即可，具体视情况而定。
在上述实施例的基础上，在本申请的一个实施例中，所述第一电流扩展层的厚度取值范围为150埃～2300埃，包括端点值；所述第二电流扩展层的厚度取值范围为150埃～2300埃，包括端点值，以避免所述第一电流扩展层和所述第二电流扩展层的厚度太大，而影响所述LED芯片的透光效果，同时避免所述第一电流扩展层和所述第二电流扩展层的厚度太小，而使得所述LED芯片的电压过高，影响LED芯片的发光效率。
需要说明的是，在本申请实施例中，所述第一电流扩展层的厚度和所述第二电流扩展层的厚度可以相同，也可以不相同，只要能保证有两层电流扩展层覆盖所述第一区域，有一层电流扩展层覆盖所述第二区域，使得所述电流扩展层对应所述P型半导体层第一区域的厚度大于所述电流扩展层对应所述P型半导体层第二区域的厚度即可。
在上述实施例的基础上，在本申请的一个实施例中，所述第一电流扩展层的厚度大于所述第二电流扩展层的厚度，以通过设置所述第二电流扩展层厚度较小，使得LED芯片的第二区域光线透过率较高，减少电流扩展层对出射光的吸收，提高所述LED芯片发光功率，同时由于电流阻挡层为绝缘材料，经过P型半导体层正上方注入的电流只能通过电流阻挡层上方第一区域内的第一电流扩展层和第二电流扩展层横向扩展，而无法直接注入P型半导体层，因此在恒流驱动下，通过设置所述第一电流扩展层的厚度较大，可以使得LED芯片的第一区域的电压较小，降低所述LED芯片的驱动功率，最终提高所述LED芯片的发光效率。在本申请其他实施中，所述第一电流扩展层的厚度也可以小于所述第二电流扩展层的厚度，本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请的一个实施例中，继续如图1所示，所述LED芯片还包括：
P型电极5，所述P型电极5在所述P型半导体层23上的正投影位于所述第一电流扩展层41在所述P型半导体层23上的正投影范围内且与所述第二电流扩展层42背离所述电流阻挡层3的一侧电连接；
N型电极6，N型电极6与所述N型半导体层21背离所述衬底1的一侧电连接。
在上述实施例的基础上，在本申请的一个实施例中，所述P型电极由铬、镍、铝、钛、铂、金、钯、银等金属中的一种或多种电极层堆叠形成；同理，所述N型电极由铬、镍、铝、钛、铂、金、钯、银等金属中的一种或多种电极层堆叠形成；本申请对此并不做限定，具体视情况而定。
如图3所示，在上述实施例的基础上，在本申请的一个实施例中，所述LED芯片还包括：
覆盖所述电流扩展层4和所述N型半导体层21的钝化层7，所述钝化层7具有第一开口和第二开口，其中，所述第一开口曝露所述P型电极5，所述第二开口曝露所述N型电极6，以便于所述LED芯片通过所述P型电极5和所述N型电极6与其他结构电连接。
在上述实施例的基础上，在本申请的一个实施例中，所述钝化层的厚度取值范围为300埃～5000埃，包括端点值；可选的，所述钝化层为二氧化硅层，但本申请对此并不做限定，具体视情况而定。
综上所述，本申请实施例所提供的LED芯片中，所述电流扩展层位于所述电流阻挡层背离所述P型半导体层一侧，覆盖所述P型半导体层，所述电流扩展层包括第一电流扩展层和第二电流扩展层，通过所述第一电流扩展层在所述P型半导体层上的正投影位于所述电流阻挡层在所述P型半导体层上的正投影范围内，所述第二电流扩展层在所述P型半导体层上的正投影完全覆盖所述P型半导体层，使得所述电流扩展层对应所述P型半导体层第一区域的厚度大于所述电流扩展层对应所述P型半导体层第二区域的厚度，从而利用所述第二区域内较小厚度的电流扩展层提高光的透过率，减少电流扩展层对出射光的吸收，提高了LED芯片的发光功率，同时由于电流阻挡层为绝缘材料，经过P电极注入的电流只能通过电流阻挡层上方第一区域内的电流扩展层横向扩展，而无法直接注入P型半导体层，因此在恒定电流的驱动下，利用所述第一区域内较大厚度的电流扩展层降低电流横向传导的电阻，从而降低了LED芯片的电压，进而降低了LED芯片的驱动功率，最终提升了LED芯片的发光效率。
相应的，本申请实施例还提供了一种LED芯片的制作方法，用于制作上述任一实施例所提供的LED芯片。
具体的，如图4所示，本申请实施例所提供的LED芯片的制作方法包括：
S401：在衬底第一表面形成外延结构，所述外延结构包括层叠的N型半导体层、有源层和P型半导体层，所述P型半导体层表面包括第一区域和第二区域。
可选的，在本申请的一个实施例中，所提供的外延结构仅包括层叠的N型半导体层、有源层和P型半导体层，在本申请的其他实施例中，所述外延结构不限于包括N型半导体层、有源层和P型半导体层，可能还包括其他结构，本申请对此并不做限定，具体视情况而定。
具体的，在本申请的一个实施例中，在衬底的第一表面形成外延结构包括：
参考图5，在所述衬底1的第一表面形成N型半导体层21，在所述N型半导体层21背离所述衬底1的一侧形成有源层22，在所述有源层22背离所述N型半导体层21的一侧形成P型半导体层23；
参考图6，对所述P型半导体层23和所述有源层22的第三区域进行刻蚀，暴露所述N型半导体层，其中，所述第三区域用于后续形成N型电极。
在上述实施例的基础上，本申请的一个实施例中，对所述第三区域进行刻蚀时，可选的，刻蚀深度的取值范围为0.8μm～2μm，包括端点值，本申请对此并不做限定，具体视情况而定。
需要说明的是，在本申请实施例中，所述第三区域的刻蚀深度可以为所述P型半导体层与所述有源层的厚度之和，也可以大于所述P型半导体层与所述有源层的厚度之和，且小于所述P型半导体层、所述有源层和所述N型半导体层的厚度之和，本申请对此并不做限定，只要曝露所述N型半导体层位于所述第三区域的部分，以便于后续形成于所述N型半导体层电连接的N型电极即可。
具体的，在本申请一个实施例中，对所述P型半导体层23和所述有源层22的第三区域进行刻蚀，暴露所述N型半导体层，包括：
在所述P型半导体层背离所述有源层一侧表面上涂敷一层光刻胶，并在光刻胶上进行光刻制作图形，形成光刻胶图形；
采用光刻胶图像作为掩膜版，利用干法蚀刻工艺，对外延结构的第三区域进行刻蚀，使得所述外延结构暴露所述N型半导体层；
去除所述掩膜版。
具体的，在本申请的一个实施例中，对所述P型半导体层和所述有源层的第三区域进行刻蚀包括：采用电感耦合等离子体(Inductively Coupled P l asma，缩写为：ICP)刻蚀工艺，对所述P型半导体层和所述有源层的第三区域进行刻蚀，在本申请的其他实施例中，还可以采用其他工艺，对所述P型半导体层和所述有源层的第三区域进行刻蚀，本申请对此并不做限定，具体视情况而定。
S402：在所述P型半导体层背离所述有源层一侧第一区域形成电流阻挡层，并在所述电流阻挡层背离所述P型半导体层一侧形成电流扩展层，所述电流扩展层在所述P型半导体层上的正投影完全覆盖所述P型半导体层，所述电流扩展层对应所述P型半导体层第一区域的厚度大于所述电流扩展层对应所述P型半导体层第二区域的厚度。
在上述实施例的基础上，在本申请一个实施例中，所述电流扩展层包括第一电流扩展层和第二电流扩展层，其中，所述第一电流扩展层在所述P型半导体层上的正投影位于所述电流阻挡层在所述P型半导体层上的正投影范围内，所述第二电流扩展层在所述P型半导体层上的正投影完全覆盖所述P型半导体层，使得所述第一区域内被所述第一电流扩展层和所述第二电流扩展层覆盖，所述第二区域内仅被所述第二电流扩展层覆盖，从而使得所述电流扩展层对应所述P型半导体层第一区域的厚度大于所述电流扩展层对应所述P型半导体层第二区域的厚度。
可选的，在上述实施例的基础上，在本申请的一个实施例中，所述第一电流扩展层的厚度大于所述第二电流扩展层的厚度，所述第一电流扩展层和所述第二电流扩展层覆盖所述第一区域，所述第二电流扩展层覆盖所述第二区域，以采用厚度较小的第二电流扩展层，提高所述LED芯片第二区域的光线透过率，减少电流扩展层对出射光的吸收，提高LED芯片的发光功率，并采用厚度较大的第一电流扩展层，减小LED芯片的电压，降低所述LED芯片驱动功率，提高所述LED芯片的发光效率。
需要说明的是，在上述实施例的基础上，在本申请的一个实施例中，所述第一电流扩展层形成于所述第二电流扩展层与所述电流阻挡层之间，在本申请的另一个实施例中，所述第二电流扩展层形成于所述第一电流扩展层与所述电流阻挡层之间，本申请对此并不做限定，具体视情况而定。
上述实施例的基础上，在本申请的一个实施例中，所述阻挡层的厚度取值范围为500埃～4000埃，包括端点值；可选的，所述阻挡层为二氧化硅层，但本申请对此并不做限定，具体视情况而定。
下面以所述第一电流扩展层形成于所述第二电流扩展层与所述电流阻挡层之间为例进行描述。
在上述实施例的基础上，在本申请的一个实施例中，在所述P型半导体层背离所述有源层一侧第一区域形成电流阻挡层，并在所述电流阻挡层背离所述P型半导体层一侧形成电流扩展层，所述电流扩展层在所述P型半导体层上的正投影完全覆盖所述P型半导体层包括：
参考图7，在所述P型半导体层23背离所述有源层22一侧形成阻挡层31，所述阻挡层3在所述N型半导体层21上的正投影覆盖所述N型半导体层21，可选的，采用PECVD沉积工艺在所述P型半导体层23背离所述有源层22一侧沉积阻挡层，所述阻挡层的制备气体包括：SiH4与N2O，在本申请其他实施例中，在所述P型半导体层背离所述有源层一侧形成阻挡层还包括其他形成工艺，本申请对此不做限定，具体视情况而定；
参考图8，在所述阻挡层31背离所述P型半导体层23一侧形成第一扩展层411，所述第一扩展层411在所述阻挡层31上的正投影覆盖所述阻挡层31，可选的，所述第一扩展层的厚度取值范围为150埃～2300埃，包括端点值；所述第一扩展层为透明电极层，如ITO层或其他透明电极材料，本申请对此并不做限定，具体视情况而定；
如图9所示，在所述第一扩展层411背离所述阻挡层31一侧形成光刻胶图形5，具体的，在所述第一扩展层411背离所述阻挡层31一侧形成光刻胶图形5包括：在所述第一扩展层背离所述阻挡层的一侧表面上涂敷一层光刻胶，并在光刻胶上进行光刻制作图形，形成光刻胶图形；
以所述光刻胶图形为掩膜，对所述第一扩展层和所述阻挡层进行刻蚀，使得在所述P型半导体层背离所述有源层一侧第一区域形成电流阻挡层，并在所述电流阻挡层背离所述P型半导体层一侧表面形成第一电流扩展层，所述第一电流扩展层在所述P型半导体层上的正投影位于所述电流阻挡层在所述P型半导体层上的正投影范围内；
在所述第一电流扩展层背离所述电流阻挡层一侧形成第二电流扩展层，所述第二电流扩展层在所述P型半导体层上的正投影完全覆盖所述P型半导体层。
在上述实施例的基础上，在本申请的一个实施例中，在所述阻挡层背离所述P型半导体层一侧形成第一扩展层包括：采用真空蒸镀沉积工艺，在所述阻挡层背离所述P型半导体层一侧沉积第一扩展层，在本申请的另一个实施例中，在所述阻挡层背离所述P型半导体层一侧形成第一扩展层包括：采用磁控溅射工艺，在所述阻挡层背离所述P型半导体层一侧沉积第一扩展层。
下面以采用真空蒸镀沉积工艺，在所述阻挡层背离所述P型半导体层一侧沉积第一扩展层为例进行描述，在本申请实施例中，在所述阻挡层背离所述P型半导体层一侧形成第一扩展层包括：
采用真空蒸镀工艺，在所述阻挡层背离所述P型半导体层一侧沉积第一扩展层；
在真空环境中沉积所述第一扩展层完成后，在N2氛围中对所述第一扩展层进行合金，使得所述第一扩展层中电阻下降，光透过率上升；
采用退火炉(如快速退火炉)，在N2氛围中对所述第一扩展层进行退火，可选的，退火温度取值范围为500℃～600℃，包括端点值，退火时间为5min～7min，包括端点值。
需要说明的是，在本申请上述实施例中，可以采用同一光刻胶图形作为掩膜，利用刻蚀液先对所述第一扩展层进行刻蚀，再对所述阻挡层进行刻蚀，以形成电流阻挡层和第一电流扩展层，也可以采用不同的光刻胶图像作为掩膜，利用刻蚀液先对所述阻挡层进行刻蚀，再对所述第一扩展层进行刻蚀，以形成电流阻挡层和第一电流扩展层，本申请对此并不做限定，具体视情况而定。
具体的，在上述实施例的基础上，在本申请的一个实施例中，采用同一光刻胶图形作为掩膜，利用刻蚀液先对所述第一扩展层进行刻蚀，再对所述阻挡层进行刻蚀时，如图10所示，以所述光刻胶图形为掩膜，对所述第一扩展层和所述阻挡层进行刻蚀，使得在所述P型半导体层背离所述有源层一侧第一区域形成电流阻挡层，并在所述电流阻挡层背离所述P型半导体层一侧表面形成第一电流扩展层，所述第一电流扩展层在所述P型半导体层上的正投影位于所述电流阻挡层在所述P型半导体层上的正投影范围内包括：
以所述光刻胶图形5为掩膜，利用第一刻蚀液，对所述第一扩展层411进行刻蚀，在所述P型半导体层23第一区域上方形成第一电流扩展层41；
继续以所述光刻胶图形5为掩膜，利用第二刻蚀液，对所述阻挡层31进行刻蚀，在所述P型半导体层23第一区域形成电流阻挡层3；
其中，所述第一电流扩展41层在所述P型半导体层23上的正投影位于所述电流阻挡层3在所述P型半导体层23上的正投影范围内；
去除所述光刻胶图形5。
可选的，在本申请的一个实施例中，所述第一刻蚀液为HCL(盐酸)溶液与FeCl3(氯化铁)溶液混合而成的刻蚀溶液，在本申请的其他实施例中，所述第一刻蚀液也可以是其他溶液混合而成的刻蚀溶液，本申请对此并不做限定，具体视情况而定。
可选的，在本申请的一个实施例中，所述第二刻蚀液为(Buffered Oxide Etch，简称BOE)BOE溶液，又称为缓冲氧化物刻蚀液(即氢氟酸溶液与氟化氨溶液混合)，在本申请的其他实施例中，所述第二刻蚀液也可以是其他溶液混合而成的刻蚀溶液，本申请对此并不做限定，具体视情况而定。
在本申请的另一个实施例中，采用不同的光刻胶图形作为掩膜，利用刻蚀液先对所述阻挡层进行刻蚀，再对所述第一扩展层进行刻蚀时，以所述光刻胶图形为掩膜，对所述第一扩展层和所述阻挡层进行刻蚀，使得在所述P型半导体层背离所述有源层一侧第一区域形成电流阻挡层，并在所述电流阻挡层背离所述P型半导体层一侧表面形成第一电流扩展层，所述第一电流扩展层在所述P型半导体层上的正投影位于所述电流阻挡层在所述P型半导体层上的正投影范围内包括：
参考图11，在所述P型半导体层23背离所述有源层22一侧形成阻挡层31，所述阻挡层31在所述N型半导体层23上的正投影覆盖所述N型半导体层23；
参考图12，在所述阻挡层31背离所述P型半导体层23一侧形成第一光刻胶图形51；
参考图13，以第一光刻胶图形51为掩膜，采用第二刻蚀液，对所述阻挡层31进行刻蚀，在所述P型半导体层23背离所述有源层22一侧第一区域形成电流阻挡层3；
去除所述第一光刻胶图形51；
参考图14，在所述电流阻挡层3背离所述P型半导体层23一侧形成第一扩展层411，所述第一扩展层411在所述N型半导体层21上的正投影覆盖所述N型半导体层21；
参考图15，在所述第一扩展层411背离所述电流阻挡层3一侧形成第二光刻胶图形52；
参考图16，以所述第二光刻胶图形52为掩膜，采用第一刻蚀液，对所述第一扩展层411进行刻蚀，在所述电流阻挡层3背离所述P型半导体层23一侧表面形成第一电流扩展层41，所述第一电流扩展层41在所述P型半导体层23上的正投影位于所述电流阻挡层3在所述P型半导体层23上的正投影范围内；
去除所述第二光刻胶图形52。
在上述实施例的基础上，在本申请的一个实施例中，在所述第一电流扩展层背离所述电流阻挡层一侧形成第二电流扩展层，所述第二电流扩展层在所述P型半导体层上的正投影完全覆盖所述P型半导体层包括：在所述第一电流扩展层41背离所述电流阻挡层3一侧形成第二电流扩展层421，所述第二扩展层421覆盖整个芯片表面。
具体的，在本申请的一个实施例中，所述第二电流扩展层的厚度取值范围为150埃～2300埃，包括端点值；所述第二电流扩展层为透明电极层，如ITO层或其他透明电极材料层，本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请的一个实施例中，在所述第一电流扩展层背离所述电流阻挡层一侧形成第二扩展层包括：采用真空蒸镀沉积工艺，在所述第一电流扩展层背离所述电流阻挡层一侧沉积第二扩展层，在本申请的其他实施例中，在所述第一电流扩展层背离所述电流阻挡层一侧形成第二扩展层包括：采用磁控溅射工艺，在所述第一电流扩展层背离所述电流阻挡层一侧沉积第二扩展层。
下面以采用真空蒸镀沉积工艺，在所述第一电流扩展层背离所述电流阻挡层一侧沉积第二扩展层为例进行描述，在本申请实施例中，在所述第一电流扩展层背离所述电流阻挡层一侧沉积第二扩展层包括：
参考图17，采用真空蒸镀工艺，在所述第一电流扩展层41背离所述电流阻挡层3一侧沉积第二扩展层421；
在真空环境中沉积所述第二扩展层421完成后，在N2氛围中对所述第二扩展层421进行合金，使得所述第二扩展层421中电阻下降，光透过率上升；
采用退火炉(如快速退火炉)，在N2氛围中对所述第二扩展层421进行退火，可选的，退火温度取值范围为500℃～600℃，包括端点值，退火时间为5min～7min；
参考图18，在所述第二扩展层421背离所述第一电流扩展层41一侧形成第三光刻胶图形53；
参考图19，以所述第三光刻胶图形53为掩膜，采用第一刻蚀液，对所述第二扩展层421进行刻蚀，使得所述第二扩展层位于N型半导体层区域以及所述外延结构侧壁上的部分被去除，在所述第一电流扩展层41背离所述电流阻挡层3一侧形成第二电流扩展层42，所述第二电流扩展层42在所述P型半导体层23上的正投影完全覆盖所述P型半导体层23；
去除所述第三光刻胶图形53。
在上述实施例的基础上，在本申请的一个实施例中，该方法还包括：
参考图20，在所述电流扩展层4背离所述电流阻挡层3的一侧形成与所述电流扩展层4电连接P型电极6，且所述P型电极6在所述P型半导体层23上的正投影位于所述第一电流扩展层41在所述P型半导体层23上的正投影范围内；
参考图21，在所述N型半导体层21背离所述衬底1的一侧形成与所述N型半导体层电连接的N型电极7。
需要说明的是，在本申请实施例中，所述P型电极6和所述N型电极7可以同时形成，也可以分别形成，本申请对此并不做限定，具体视情况而定。
可选的，在本申请的一个实施例中，所述P型电极由铬、镍、铝、钛、铂、金、钯、银等金属中的一种或多种电极层堆叠形成，同理，所述N型电极由铬、镍、铝、钛、铂、金、钯、银等金属中的一种或多种电极层堆叠形成，本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请的一个实施例中，该方法还包括：
参考图22，采用沉积等工艺，在所述P型电极6和所述N型电极7背离所述外延结构2一侧形成覆盖所述电流扩展层4和所述N型半导体层21的钝化层8，所述钝化层8具有第一开口和第二开口，其中，所述第一开口曝露所述P型电极6，所述第二开口曝露所述N型电极7。可选的，所述钝化层的厚度取值范围为300埃～5000埃，包括端点值；所述钝化层为二氧化硅层，本申请对此并不做限定，具体视情况而定。
具体的，在本申请的一个实施例中，采用沉积等工艺，在所述P型电极6和所述N型电极7背离所述外延结构2一侧形成覆盖所述电流扩展层4和所述N型半导体层21的钝化层8，所述钝化层8具有第一开口和第二开口，其中，所述第一开口曝露所述P型电极6，所述第二开口曝露所述N型电极7，包括：
在所述P型电极背离所述电流扩展层一侧形成钝化层，所述钝化层覆盖所述P型电极、所述电流扩展层、所述N型半导体层、N型电极；
对所述钝化层进行刻蚀，形成第一开口和第二开口，其中，所述第一开口曝露所述P型电极，所述第二开口曝露所述N型电极。
具体的，在本申请的一个实施例中，对所述钝化层进行刻蚀，形成第一开口和第二开口包括：
在所述钝化层表面涂敷一层光刻胶，对该光刻胶进行曝光、显影，形成第四光刻胶图形；
以所述第四光刻胶图形作为掩膜版，利用第二刻蚀溶液对所述钝化层进行刻蚀，在所述钝化层上形成曝露所述P型电极的第一开口和曝露所述N型电极的钝化层的第二开口；
去除所述第四光刻胶图形。
可选的，在本申请的一个实施例中，所述第二刻蚀液为BOE溶液，在本申请的其他实施例中，所述第二刻蚀液也可以是其他刻蚀溶液，本申请对此并不做限定，具体视情况而定。
综上所述，利用本申请实施例所提供的LED芯片的制作方法制作的LED芯片，所述电流扩展层形成于所述电流阻挡层背离所述P型半导体层一侧，覆盖所述P型半导体层，所述电流扩展层包括第一电流扩展层和第二电流扩展层，通过所述第一电流扩展层在所述P型半导体层上的正投影位于所述电流阻挡层在所述P型半导体层上的正投影范围内，所述第二电流扩展层在所述P型半导体层上的正投影完全覆盖所述P型半导体层，使得所述电流扩展层对应所述P型半导体层第一区域的厚度大于所述电流扩展层对应所述P型半导体层第二区域的厚度，从而利用所述第二区域内较小厚度的电流扩展层提高电流扩展层的光线透过率，减少电流扩展层对出射光的吸收，提高LED芯片的发光功率，同时由于电流阻挡层为绝缘材料，经过P电极注入的电流只能通过电流阻挡层上方第一区域内的电流扩展层横向扩展，而无法直接注入P型半导体层，因此在恒定电流的驱动下，利用所述第一区域内较大厚度的电流扩展层来降低电流横向传导的电阻，从而降低LED芯片的电压，进而降低LED芯片的驱动功率，最终提升LED芯片的发光效率。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种LED芯片，其特征在于，包括：
衬底；
位于所述衬底第一表面的外延结构，所述外延结构包括层叠的N型半导体层、有源层和P型半导体层，所述P型半导体层表面包括第一区域和第二区域；
位于所述P型半导体层背离所述有源层一侧第一区域的电流阻挡层；
位于所述电流阻挡层背离所述P型半导体层一侧的电流扩展层，所述电流扩展层在所述P型半导体层上的正投影完全覆盖所述P型半导体层；
其中，所述电流扩展层对应所述P型半导体层第一区域的厚度大于所述电流扩展层对应所述P型半导体层第二区域的厚度。
2.根据权利要求1所述的LED芯片，其特征在于，所述电流扩展层包括第一电流扩展层和第二电流扩展层；其中，所述第一电流扩展层在所述P型半导体层上的正投影位于所述电流阻挡层在所述P型半导体层上的正投影范围内，所述第二电流扩展层在所述P型半导体层上的正投影完全覆盖所述P型半导体层。
3.根据权利要求2所述的LED芯片，其特征在于，所述第一电流扩展层位于所述第二电流扩展层与所述电流阻挡层之间。
4.根据权利要求2所述的LED芯片，其特征在于，所述第一电流扩展层为透明电极层，所述第二电流扩展层为透明电极层。
5.根据权利要求2所述的LED芯片，其特征在于，所述第一电流扩展层的厚度取值范围为150埃-2300埃，包括端点值；所述第二电流扩展层的厚度取值范围为150埃-2300埃，包括端点值。
6.根据权利要求2所述的LED芯片，其特征在于，所述第一电流扩展层的厚度大于所述第二电流扩展层的厚度。
7.一种LED芯片的制作方法，其特征在于，包括：
在衬底第一表面形成外延结构，所述外延结构包括层叠的N型半导体层、有源层和P型半导体层，所述P型半导体层表面包括第一区域和第二区域；
在所述P型半导体层背离所述有源层一侧第一区域形成电流阻挡层，并在所述电流阻挡层背离所述P型半导体层一侧形成电流扩展层，所述电流扩展层在所述P型半导体层上的正投影完全覆盖所述P型半导体层；
其中，所述电流扩展层对应所述P型半导体层第一区域的厚度大于所述电流扩展层对应所述P型半导体层第二区域的厚度。
8.根据权利要求7所述的制作方法，其特征在于，所述电流扩展层包括第一电流扩展层和第二电流扩展层，在所述P型半导体层背离所述有源层一侧第一区域形成电流阻挡层，并在所述电流阻挡层背离所述P型半导体层一侧形成电流扩展层包括：
在所述P型半导体层背离所述有源层一侧形成阻挡层，所述阻挡层在所述N型半导体层上的正投影覆盖所述N型半导体层；
在所述阻挡层背离所述P型半导体层一侧形成第一扩展层，所述第一扩展层在所述阻挡层上的正投影覆盖所述阻挡层；
在所述第一扩展层背离所述阻挡层一侧形成光刻胶图形；
以所述光刻胶图形为掩膜，对所述第一扩展层和所述阻挡层进行刻蚀，在所述P型半导体层背离所述有源层一侧第一区域形成电流阻挡层，并在所述电流阻挡层背离所述P型半导体层一侧表面形成第一电流扩展层，所述第一电流扩展层在所述P型半导体层上的正投影位于所述电流阻挡层在所述P型半导体层上的正投影范围内；
在所述第一电流扩展层背离所述电流阻挡层一侧形成第二电流扩展层，所述第二电流扩展层在所述P型半导体层上的正投影完全覆盖所述P型半导体层。
9.根据权利要求8所述的制作方法，其特征在于，以所述光刻胶图形为掩膜，对所述第一扩展层和所述阻挡层进行刻蚀，在所述P型半导体层背离所述有源层一侧第一区域形成电流阻挡层，并在所述电流阻挡层背离所述P型半导体层一侧表面形成第一电流扩展层，所述第一电流扩展层在所述P型半导体层上的正投影位于所述电流阻挡层在所述P型半导体层上的正投影范围内包括：
以所述光刻胶图形为掩膜，利用第一刻蚀液，对所述第一扩展层进行刻蚀，在所述P型半导体层第一区域上方形成第一电流扩展层；
继续以所述光刻胶图形为掩膜，利用第二刻蚀液，对所述阻挡层进行刻蚀，在所述P型半导体层第一区域形成电流阻挡层；
其中，所述第一电流扩展层在所述P型半导体层上的正投影位于所述电流阻挡层在所述P型半导体层上的正投影范围内。
10.根据权利要求7所述的制作方法，其特征在于，所述电流扩展层包括第一电流扩展层和第二电流扩展层，在所述P型半导体层背离所述有源层一侧第一区域形成电流阻挡层，并在所述电流阻挡层背离所述P型半导体层一侧形成电流扩展层包括：
在所述P型半导体层背离所述有源层一侧形成阻挡层，所述阻挡层在所述N型半导体层上的正投影覆盖所述N型半导体层；
对所述阻挡层进行刻蚀，在所述P型半导体层背离所述有源层一侧第一区域形成电流阻挡层；
在所述电流阻挡层背离所述P型半导体层一侧形成第一扩展层，所述第一扩展层在所述N型半导体层上的正投影覆盖所述N型半导体层；
对所述第一扩展层进行刻蚀，形成第一电流扩展层，所述第一电流扩展层在所述P型半导体层上的正投影位于所述电流阻挡层在所述P型半导体层上的正投影范围内；
在所述第一电流扩展层背离所述电流阻挡层一侧形成第二电流扩展层，所述第二电流扩展层在所述P型半导体层上的正投影完全覆盖所述P型半导体层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911369513.9A CN110957405A (zh) | 2019-12-26 | 2019-12-26 | 一种led芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911369513.9A CN110957405A (zh) | 2019-12-26 | 2019-12-26 | 一种led芯片及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110957405A true CN110957405A (zh) | 2020-04-03 |
Family
ID=69984307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911369513.9A Pending CN110957405A (zh) | 2019-12-26 | 2019-12-26 | 一种led芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110957405A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112993092A (zh) * | 2020-07-31 | 2021-06-18 | 重庆康佳光电技术研究院有限公司 | 发光二极管及其制作方法、显示装置及照明装置 |
| CN115084110A (zh) * | 2021-03-12 | 2022-09-20 | 京东方科技集团股份有限公司 | 半导体装置及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005235798A (ja) * | 2004-02-17 | 2005-09-02 | Hitachi Cable Ltd | 発光ダイオード用エピタキシャルウェハ及び発光ダイオード |
| CN103022306A (zh) * | 2012-12-21 | 2013-04-03 | 安徽三安光电有限公司 | 发光二极管及其制作方法 |
| CN103280501A (zh) * | 2013-05-22 | 2013-09-04 | 上海蓝光科技有限公司 | Led芯片及其制造方法 |
-
2019
- 2019-12-26 CN CN201911369513.9A patent/CN110957405A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005235798A (ja) * | 2004-02-17 | 2005-09-02 | Hitachi Cable Ltd | 発光ダイオード用エピタキシャルウェハ及び発光ダイオード |
| CN103022306A (zh) * | 2012-12-21 | 2013-04-03 | 安徽三安光电有限公司 | 发光二极管及其制作方法 |
| CN103280501A (zh) * | 2013-05-22 | 2013-09-04 | 上海蓝光科技有限公司 | Led芯片及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112993092A (zh) * | 2020-07-31 | 2021-06-18 | 重庆康佳光电技术研究院有限公司 | 发光二极管及其制作方法、显示装置及照明装置 |
| CN115084110A (zh) * | 2021-03-12 | 2022-09-20 | 京东方科技集团股份有限公司 | 半导体装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102969329B (zh) | 含具有反射结构的电极的有机发光显示装置及其制造方法 | |
| CN108831976B (zh) | 发光二极管的芯片及其制造方法 | |
| CN110364602B (zh) | 发光二极管的芯片及其制备方法 | |
| US20120305942A1 (en) | Epitaxial substrate, light-emitting diode, and methods for making the epitaxial substrate and the light-emitting diode | |
| CN105720156B (zh) | 一种发光二极管及其制作方法 | |
| US11469349B2 (en) | Semiconductor chip of light emitting diode and manufacturing method thereof | |
| WO2021237892A1 (zh) | 一种应用于显示屏的led芯片及其制备方法 | |
| CN108878615B (zh) | 一种led芯片及其制作方法 | |
| CN110957405A (zh) | 一种led芯片及其制作方法 | |
| WO2021254177A1 (zh) | 发光器件及其制作方法、显示面板 | |
| CN105720155B (zh) | 一种发光二极管led及其制作方法 | |
| CN110808318B (zh) | 一种倒装高压发光二极管及其制作方法 | |
| CN109860349A (zh) | 一种led芯片及其制造方法 | |
| WO2022193706A1 (zh) | 发光面板及其制备方法、发光装置 | |
| TW201251117A (en) | Semiconductor light emitting device and method for manufacturing same | |
| CN108110099B (zh) | 一种led芯片及其制作方法 | |
| CN113270522A (zh) | 一种微发光二极管芯片、其制作方法及显示装置 | |
| TW201401558A (zh) | 發光二極體結構及其製作方法 | |
| CN110571315B (zh) | 一种led芯片及其制作方法 | |
| CN111554634A (zh) | 一种阵列基板的制作方法、阵列基板及显示面板 | |
| CN109192830B (zh) | 用于发光二极管的半导体芯片 | |
| CN104576867B (zh) | 一种 iii 族半导体发光器件的制作方法 | |
| US9130108B2 (en) | Light-emitting diode and method for manufacturing thereof | |
| CN113437197A (zh) | 一种倒装led芯片及其制作方法 | |
| TW201517307A (zh) | 半導體發光元件及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200403 |
|
| RJ01 | Rejection of invention patent application after publication |