CN110364602B - 发光二极管的芯片及其制备方法 - Google Patents
发光二极管的芯片及其制备方法 Download PDFInfo
- Publication number
- CN110364602B CN110364602B CN201910541972.4A CN201910541972A CN110364602B CN 110364602 B CN110364602 B CN 110364602B CN 201910541972 A CN201910541972 A CN 201910541972A CN 110364602 B CN110364602 B CN 110364602B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode finger
- substrate
- electrode
- current blocking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 230000000903 blocking effect Effects 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 230000004888 barrier function Effects 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 19
- 238000002161 passivation Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 12
- 239000007788 liquid Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 2
- 239000003292 glue Substances 0.000 claims 1
- 230000002159 abnormal effect Effects 0.000 abstract description 11
- 230000007480 spreading Effects 0.000 abstract description 7
- 238000003892 spreading Methods 0.000 abstract description 7
- 238000004080 punching Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管的芯片及其制备方法，属于发光二极管制造领域。这种结构的发光二极管的芯片中，将电流阻挡层划分为分别与p电极的焊盘及电极手指接触的第一部分与第二部分，并且电极手指在衬底的表面上的正投影位于第二部分在衬底上的正投影内，电极手指在衬底的表面上的正投影的面积小于第二部分在衬底上的正投影的面积。电流阻挡层的第二部分可以较好地实现对电极手指所在区域的电流的扩展，也可减弱电极手指所在区域出现电流过于集中而在外延层中出现击穿孔洞的情况，减少外延层中会出现的发光异常情况。发光二极管的芯片中电流扩展效率提高，发光异常情况减少，芯片整体的发光均匀度会提高。
Description
技术领域
本发明涉及发光二极管制造领域，特别涉及一种发光二极管的芯片及其制备方法。
背景技术
LED即发光二极管，是一种半导体固体发光器件。LED具有节能、环保、寿命长、结构牢固，响应时间快等特点，可以广泛应用于各种普通照明、背光、显示、指示和城市夜景等领域。
当前的发光二极管的芯片通常包括衬底、衬底上生长的外延层与在外延层上依次生长的电流阻挡层、透明导电层、钝化层，芯片还包括n电极与p电极。其中外延层通常包括在衬底上依次生长的n型层、发光层、p型层，外延层上开有露出n型层的凹槽，n电极放置在n型层上，透明导电层覆盖电流阻挡层且与p型层的顶表面直接接触，钝化层上开有延伸到透明导电层的通孔，p电极位于通孔内。电极通常包括焊盘以及与焊盘连接的呈条状的电极手指，电流阻挡层包括与焊盘接触的第一部分以及与电极手指接触的第二部分。
但当前的电流阻挡层由于面积较小，尤其是对电极手指所在区域的电流扩展能力较弱，并且电极手指所在区域的电流还是较为集中，容易在外延层中出现击穿空洞导致电极手指部分出现发光异常的情况，最终对发光二极管的发光均匀度造成影响。
发明内容
本发明实施例提供了一种发光二极管的芯片及其制备方法，能够提高发光二极管的发光效率。所述技术方案如下：
本发明实施例提供了一种发光二极管的芯片，所述芯片包括衬底、在所述衬底上层叠的外延层与在所述外延层上依次层叠的电流阻挡层、透明导电层、钝化层，所述芯片还包括n电极与p电极，其中所述外延层通常包括在所述衬底上依次层叠的n型层、发光层、p型层，所述外延层上开有露出所述n型层的凹槽，所述n电极放置在所述n型层上，所述透明导电层覆盖所述电流阻挡层且与所述p型层的顶表面直接接触，所述钝化层上开有延伸到所述透明导电层的通孔，所述p电极位于所述通孔内，所述p电极包括焊盘与电极手指，所述电极手指与所述焊盘连接且所述电极手指呈条状，
所述电流阻挡层包括第一部分与第二部分，所述第一部分用于与所述焊盘接触，所述第二部分用于与所述电极手指接触，所述电极手指在所述衬底的表面上的正投影位于所述第二部分在所述衬底上的正投影内，且所述电极手指在所述衬底的表面上的正投影的面积小于所述第二部分在所述衬底上的正投影的面积。
可选地，所述第二部分的最大宽度与所述电极手指的最大宽度之差为10～37um。
可选地，所述第二部分的最大宽度与所述电极手指的最大宽度之差与所述电极手指的最大宽度的比值为1.5～8.5。
本发明实施例提供了一种发光二极管的芯片的制备方法，所述制备方法包括：
在一衬底上依次生长n型层、发光层、p型层；
在所述p型层上生长电流阻挡层；
在所述电流阻挡层上依次生长透明导电层与钝化层；
在所述钝化层上形成延伸到所述n型层的凹槽，在所述n型层上形成n电极；
在所述钝化层上开设延伸到所述透明导电层的通孔，在所述通孔内形成p电极，所述p电极包括焊盘与电极手指，所述电极手指与所述焊盘连接且所述电极手指呈条状；
其特征在于，所述电流阻挡层包括第一部分与第二部分，所述第一部分用于与所述焊盘接触，所述第二部分用于与所述电极手指接触，所述电极手指在所述衬底的表面上的正投影位于所述第二部分在所述衬底上的正投影内，且所述电极手指在所述衬底的表面上的正投影的面积小于所述第二部分在所述衬底上的正投影的面积。
可选地，在所述p型层上生长电流阻挡层，包括：
在所述p型层上沉积电流阻挡膜；
在所述电流阻挡膜上涂覆一层光刻胶，对所述光刻胶进行曝光、显影操作；
使用缓冲氧化物刻蚀BOE液刻蚀所述电流阻挡膜，在所述p型层上形成电流阻挡层，所述电流阻挡层包括用于与p电极的焊盘接触的第一部分与用于与p电极的电极手指接触的第二部分。
可选地，所述缓冲氧化物刻蚀BOE液中的HF与NH4F的比值为7～25。
可选地，所述缓冲氧化物刻蚀BOE液的刻蚀时间为30s～600s。
可选地，所述制备方法包括：在对所述光刻胶进行曝光、显影操作之前，
依次对所述光刻胶进行前烘、匀胶与软烤处理，在对所述电流阻挡膜进行前烘处理时，在所述电流阻挡膜上喷涂5s的六甲基二硅胺，
对所述电流阻挡膜进行匀胶处理时采用正性光刻胶，并控制所述正性光刻胶的厚度为3.0～3.5um，
对所述光刻胶进行软烤时，采用热板对所述光刻胶进行软烤，软烤的温度为90～130℃。
可选地，所述制备方法包括：
对所述光刻胶进行曝光、显影操作之后，使用烘箱对所述光刻胶进行后烘处理，后烘的温度为90～150℃。
可选地，所述电流阻挡膜采用等离子体增强化学气相沉积法进行沉积。
本发明实施例提供的技术方案带来的有益效果是：这种结构的发光二极管的芯片中，将电流阻挡层划分为分别与p电极的焊盘及电极手指接触的第一部分与第二部分，并且电极手指在衬底的表面上的正投影位于第二部分在衬底上的正投影内，电极手指在衬底的表面上的正投影的面积小于第二部分在衬底上的正投影的面积。电流阻挡层的第二部分可以较好地实现对电极手指所在区域的电流的扩展，也可减弱电极手指所在区域出现电流过于集中而在外延层中出现击穿孔洞的情况，减少外延层中会出现的发光异常情况。发光二极管的芯片中电流扩展效率提高，发光异常情况减少，芯片整体的发光均匀度会提高。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管的芯片的结构示意图；
图2是本发明实施例提供的发光二极管的芯片的俯视图；
图3是本发明实施例提供的电流阻挡层的另一种形状示意图；
图4是本发明实施例中的电流阻挡层的又一种形状示意图；
图5是本发明实施例提供的一种发光二极管的芯片的制备方法流程图；
图6是本发明实施例提供的电流阻挡层的制备流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种发光二极管的芯片的结构示意图，如图1所示，芯片包括衬底1、在衬底1上层叠的外延层2与在外延层2上依次层叠的电流阻挡层3、透明导电层4、钝化层5。芯片还包括n电极6及p电极7，外延层2包括依次层叠在衬底1上的n型层21、发光层22、p型层23。
外延层2上开有露出n型层21的凹槽2a，n电极6放置在n型层21上，透明导电层4覆盖电流阻挡层3且与p型层23的顶表面直接接触，钝化层5上开有延伸到透明导电层4的通孔8，p电极7位于通孔8内，p电极7包括焊盘71与电极手指72，电极手指72与焊盘71连接且电极手指72呈条状。
图2是本发明实施例提供的发光二极管的芯片的俯视图，结合图1与图2，电流阻挡层3包括第一部分31与第二部分32，第一部分31用于与焊盘71接触，第二部分32用于与电极手指72接触，电极手指72在衬底1的表面上的正投影位于第二部分32在衬底1上的正投影内，且电极手指72在衬底1的表面上的正投影的面积小于第二部分32在衬底1上的正投影的面积。
这种结构的发光二极管的芯片中，将电流阻挡层3划分为分别与p电极7的焊盘71及电极手指72接触的第一部分31与第二部分32，并且电极手指72在衬底1的表面上的正投影位于第二部分32在衬底1上的正投影内，电极手指72在衬底1的表面上的正投影的面积小于第二部分32在衬底1上的正投影的面积。电流阻挡层3的第二部分32可以较好地实现对电极手指72所在区域的电流的扩展，也可减弱电极手指72所在区域出现电流过于集中而在外延层2中出现击穿孔洞的情况，减少外延层2中会出现的发光异常情况。发光二极管的芯片中电流扩展效率提高，发光异常情况减少，芯片整体的发光均匀度会提高。
为便于理解，图2中显示了分割电流阻挡层3的第一部分31与第二部分32的分界面9，该分界面9与平行电极手指72的宽度方向A，且该分界面9与焊盘71的外壁相切。
如图2所示，第一部分31在衬底1上的正投影也大于焊盘71在衬底1上的正投影，对发光二极管整体的发光均匀度也有一定的提高。
其中，第二部分32的最大宽度B与电极手指72的最大宽度D之差d可为10～37um。第二部分32的最大宽度B与电极手指72的最大宽度D之差d在此范围内时，对电流扩展的效果较好，并且也不会遮挡过多的发光面，发光二极管整体的发光效果较好。
示例性地，第二部分32的最大宽度B通常可设置为15～40μm，此时得到的发光二极管的发光效率较好。
进一步地，第二部分32的最大宽度B与电极手指72的最大宽度D之差d与电极手指72的最大宽度D的比值可为1.5～8.5。第二部分32的最大宽度B与电极手指72的最大宽度D之差d与电极手指72的最大宽度的比值在此范围内时，能够保证即使针对不同尺寸的电极手指72，第二部分32都能够有较好的电流扩展效果，且整体的发光效果也较好。
如图2所示，第二部分32的形状可为电极手指72的形状平行扩大后采用的形状，对电极手指72的扩展效果很好。
图3是本发明实施例提供的电流阻挡层的另一种形状示意图，如图3所示，电流阻挡层3的第二部分32也可制作为棒球球棒形，减小对发光面的遮挡面积的同时，相对现有技术也可以起到一定的扩展电流，减小发光异常的作用。
图4是本发明实施例中的电流阻挡层的又一种形状示意图，如图4所示，电流阻挡层3的第二部分32的边缘可制作为阶梯状，减小对发光面的遮挡面积的同时，相对现有技术也可以起到一定的扩展电流，减小发光异常的问题。
在本发明实施例中，电流阻挡层3的第一部分31均为环状，但在本发明实施例提供的其他情况中，第一部分31也可为圆板状或者其他形状，本发明对此不做限制。
并且也不会需要说明的是，本发明实施例中多提到的宽度均为在电极手指72的宽度方向上的宽度。
图5是本发明实施例提供的一种发光二极管的芯片的制备方法流程图，如图5所示，该制备方法包括：
S1：在一衬底上依次生长n型层、发光层、p型层。
衬底可为蓝宝石衬底或者硅衬底，本发明对此不做限制。
n型层可包括n型GaN层与缓冲层，作为一种实现方式。
发光层可为多量子阱层或者块状单晶层或者其他结构，本发明对此不做限制。
p型层可包括p型GaN层与电子阻挡层。在本发明实施例提供的其他情况中，p型层还可包括其他结构，本发明对此不做限制。
S2：在p型层上生长电流阻挡层。
电流阻挡层包括第一部分与第二部分，第一部分用于与焊盘接触，第二部分用于与电极手指接触。
图6是本发明实施例提供的电流阻挡层的制备流程图，如图6所示，步骤S2可包括：
S21：在p型层上沉积电流阻挡膜。
可选地，电流阻挡膜可等离子体增强化学气相沉积法进行沉积。保证最后得到的电流阻挡层的质量较好，电流阻挡层的表面较为平坦，对电流的扩展效果也较好。
示例性地，电流阻挡膜的沉积温度可为250～350℃，沉积压力可为70～120Pa，沉积功率可为60～100W。此时得到的电流阻挡膜的质量较好。
此时电流阻挡膜的沉积速率为0.3～0.8nm/s，得到的电流阻挡膜较为致密，电流阻挡膜的表面也平坦。
最终沉积得到的电流阻挡膜的厚度可为60～600nm。方便后续步骤的进行。
本实施例中的电流阻挡膜的材料可以为二氧化硅。
S22：在电流阻挡膜上涂覆一层光刻胶，对光刻胶进行曝光、显影操作。
步骤S22中，可使用自动槽式显影机进行显影，显影的时间为60～90s。能够使得后续过程中对光刻胶的刻蚀顺利进行。
可选地，在对光刻胶进行曝光和显影之前，可依次对光刻胶进行前烘、匀胶与软烤处理，可使得后续过程中光刻胶被刻蚀得到的形状较为平整，有利于保证得到的电流阻挡层的质量。
其中，在对电流阻挡膜进行前烘处理时，在电流阻挡膜上喷涂5s的六甲基二硅胺。
对电流阻挡膜进行匀胶处理时采用正性光刻胶，并控制正性光刻胶的厚度为3.0～3.5um。
对光刻胶进行软烤时，采用热板对光刻胶进行软烤，软烤的温度为90～130℃。
此时能够得到易于进行曝光、显影操作的光刻胶，保证后续步骤的顺利进行。
其中软烤时间可为90s。
最后，在对光刻胶进行曝光、显影操作之后，使用烘箱对光刻胶进行后烘处理，后烘的温度为90～150℃。此时得到的光刻胶上的图形质量较好。
进一步地，后烘的时间可为30min，此时得到的光刻胶上的图形质量有进一步提高。
S23：使用缓冲氧化物刻蚀BOE液刻蚀电流阻挡膜，在p型层上形成电流阻挡层，电流阻挡层包括用于与p电极的焊盘接触的第一部分与用于与p电极的电极手指接触的第二部分。
采用缓冲氧化物刻蚀BOE液刻蚀光刻胶时对电流阻挡膜会产生的损伤较小，有利于保证后续得到的电流阻挡层的质量。
其中，缓冲氧化物刻蚀BOE液中的HF与NH4F的比值可为7～25。缓冲氧化物刻蚀BOE液中的HF与NH4F的比值在此范围内时，最后刻蚀得到的电流阻挡层上的倒角斜坡较为合理。倒角斜坡不会过陡而影响到透明导电层的粘附，进而导致透明导电层的断裂；倒角斜坡也不会太平，而不利于电极手指粘附到电流阻挡层上。
进一步地，HF与NH4F的含量配比可为20:1。此时缓冲氧化物刻蚀BOE液对电路阻挡膜的刻蚀速率较为合理，最后得到的电流阻挡层上的倒角斜坡进一步得到优化，最后得到的发光二极管的芯片的质量较好。
可选地，缓冲氧化物刻蚀BOE液的刻蚀时间为30s～600s。有效刻蚀完光刻胶，同时不会对电流阻挡层造成过多腐蚀。
S3：在电流阻挡层上依次生长透明导电层与钝化层。
其中透明导电层可为氧化铟锡层，钝化层可为二氧化硅层。
S4：在钝化层上形成延伸到n型层的凹槽，在n型层上形成n电极。
执行完步骤S4之后的外延片的结构可如图1所示。
在透明导电层上开设延伸到透明导电层的通孔，在通孔内形成p电极，p电极包括焊盘与电极手指，电极手指与焊盘连接且电极手指呈条状。
电极手指在衬底的表面上的正投影位于第二部分在衬底上的正投影内，且电极手指在衬底的表面上的正投影的面积小于第二部分在衬底上的正投影的面积。
这种结构的发光二极管的芯片中，将电流阻挡层划分为分别与p电极的焊盘及电极手指接触的第一部分与第二部分，并且电极手指在衬底的表面上的正投影位于第二部分在衬底上的正投影内，电极手指在衬底的表面上的正投影的面积小于第二部分在衬底上的正投影的面积。电流阻挡层的第二部分可以较好地实现对电极手指所在区域的电流的扩展，也可减弱电极手指所在区域出现电流过于集中而在外延层中出现击穿孔洞的情况，减少外延层中会出现的发光异常情况。发光二极管的芯片中电流扩展效率提高，发光异常情况减少，芯片整体的发光均匀度会提高。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种发光二极管的芯片，所述芯片包括衬底、在所述衬底上层叠的外延层与在所述外延层上依次层叠的电流阻挡层、透明导电层、钝化层，所述芯片还包括n电极与p电极，其中所述外延层包括在所述衬底上依次层叠的n型层、发光层、p型层，所述外延层上开有露出所述n型层的凹槽，所述n电极放置在所述n型层上，所述透明导电层覆盖所述电流阻挡层且与所述p型层的顶表面直接接触，所述钝化层上开有延伸到所述透明导电层的通孔，所述p电极位于所述通孔内，所述p电极包括焊盘与电极手指，所述电极手指与所述焊盘连接且所述电极手指呈条状，
其特征在于，所述电流阻挡层包括第一部分与第二部分，所述第一部分用于与所述焊盘接触，所述第二部分用于与所述电极手指接触，所述电极手指在所述衬底的表面上的正投影的外轮廓位于所述第二部分在所述衬底上的正投影的外轮廓内，且所述电极手指在所述衬底的表面上的正投影的面积小于所述第二部分在所述衬底上的正投影的面积，所述第二部分的最大宽度与所述电极手指的最大宽度之差与所述电极手指的最大宽度的比值为1.5～8.5，所述第二部分的最大宽度与所述电极手指的最大宽度之差为10～37um，所述第二部分的最大宽度为15～40μm，所述第二部分为棒球的球棒形或所述第二部分的边缘为阶梯状。
2.一种发光二极管的芯片的制备方法，所述制备方法包括：
在一衬底上依次生长n型层、发光层、p型层；
在所述p型层上生长电流阻挡层；
在所述电流阻挡层上依次生长透明导电层与钝化层；
在所述钝化层上形成延伸到所述n型层的凹槽，在所述n型层上形成n电极；
在所述钝化层上开设延伸到所述透明导电层的通孔，在所述通孔内形成p电极，所述p电极包括焊盘与电极手指，所述电极手指与所述焊盘连接且所述电极手指呈条状；
其特征在于，所述电流阻挡层包括第一部分与第二部分，所述第一部分用于与所述焊盘接触，所述第一部分为环状，所述第一部分在所述衬底上的正投影面积大于所述焊盘在所述衬底上的正投影面积，所述第二部分用于与所述电极手指接触，所述电极手指在所述衬底的表面上的正投影的外轮廓均位于所述第二部分在所述衬底上的正投影的外轮廓内，且所述电极手指在所述衬底的表面上的正投影的面积小于所述第二部分在所述衬底上的正投影的面积，所述第二部分的最大宽度与所述电极手指的最大宽度之差与所述电极手指的最大宽度的比值为1.5～8.5，所述第二部分的最大宽度与所述电极手指的最大宽度之差为10～37um，所述第二部分的最大宽度为15～40μm，所述第二部分为棒球的球棒形或所述第二部分的边缘为阶梯状；
所述在所述p型层上生长电流阻挡层，包括：
在所述p型层上沉积电流阻挡膜，在所述电流阻挡膜上涂覆一层光刻胶，依次对所述光刻胶进行前烘、匀胶与软烤处理，在对所述电流阻挡膜进行前烘处理时，在所述电流阻挡膜上喷涂5s的六甲基二硅胺，对所述电流阻挡膜进行匀胶处理时采用正性光刻胶，并控制所述正性光刻胶的厚度为3.0～3.5um，对所述光刻胶进行软烤时，采用热板对所述光刻胶进行软烤，软烤的温度为90～130℃，软烤的时间为90s，对所述光刻胶进行曝光、显影操作，使用缓冲氧化物刻蚀BOE液刻蚀所述电流阻挡膜，在所述p型层上形成电流阻挡层，所述电流阻挡层包括用于与p电极的焊盘接触的第一部分与用于与p电极的电极手指接触的第二部分。
3.根据权利要求2所述的制备方法，其特征在于，所述缓冲氧化物刻蚀BOE液中的HF与NH4F的比值为7～25。
4.根据权利要求3所述的制备方法，其特征在于，所述缓冲氧化物刻蚀BOE液的刻蚀时间为30s～600s。
5.根据权利要求2所述的制备方法，其特征在于，所述制备方法包括：
对所述光刻胶进行曝光、显影操作之后，使用烘箱对所述光刻胶进行后烘处理，后烘的温度为90～150℃。
6.根据权利要求2所述的制备方法，其特征在于，所述电流阻挡膜采用等离子体增强化学气相沉积法进行沉积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910541972.4A CN110364602B (zh) | 2019-06-21 | 2019-06-21 | 发光二极管的芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910541972.4A CN110364602B (zh) | 2019-06-21 | 2019-06-21 | 发光二极管的芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110364602A CN110364602A (zh) | 2019-10-22 |
| CN110364602B true CN110364602B (zh) | 2021-06-15 |
Family
ID=68216521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910541972.4A Active CN110364602B (zh) | 2019-06-21 | 2019-06-21 | 发光二极管的芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110364602B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097355B (zh) * | 2020-01-08 | 2022-08-30 | 安徽三安光电有限公司 | 发光二极管及其制作方法 |
| CN113707779A (zh) * | 2021-08-30 | 2021-11-26 | 安徽三安光电有限公司 | 发光二极管及发光装置 |
| CN116666519A (zh) * | 2022-09-30 | 2023-08-29 | 泉州三安半导体科技有限公司 | 发光二极管及发光装置 |
| CN116207201B (zh) * | 2023-05-06 | 2023-07-18 | 江西兆驰半导体有限公司 | 一种抗静电led芯片及其制备方法 |
| CN116364827B (zh) * | 2023-05-29 | 2023-08-29 | 江西兆驰半导体有限公司 | 一种mini LED及其制备方法 |
-
2019
- 2019-06-21 CN CN201910541972.4A patent/CN110364602B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110364602A (zh) | 2019-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110364602B (zh) | 发光二极管的芯片及其制备方法 | |
| CN107452846B (zh) | 一种紫外led倒装芯片 | |
| CN108878468B (zh) | 一种显示基板及其制作方法、显示面板、显示装置 | |
| CN106549031B (zh) | 一种基于体GaN材料的单片集成器件及其制备方法 | |
| CN105006504A (zh) | 微型发光二极管装置与其制造方法 | |
| US20110140081A1 (en) | Method for fabricating semiconductor light-emitting device with double-sided passivation | |
| US20130193406A1 (en) | Light emitting diode and fabrication method thereof | |
| US10008634B2 (en) | Thin-film flip-chip light emitting diode having roughening surface and method for manufacturing the same | |
| US11469349B2 (en) | Semiconductor chip of light emitting diode and manufacturing method thereof | |
| JP2006013500A (ja) | 発光装置 | |
| CN113299803B (zh) | 一种Micro LED芯片单体器件的制备方法、显示模块及显示装置 | |
| US9728670B2 (en) | Light-emitting diode and manufacturing method therefor | |
| CN104638069A (zh) | 垂直型led芯片结构及其制作方法 | |
| CN103117338A (zh) | 低损伤GaN基LED芯片的制作方法 | |
| CN101887938B (zh) | 发光二极管芯片及其制造方法 | |
| US8420418B2 (en) | Light-emitting device and manufacturing method thereof | |
| CN105514230A (zh) | GaN基LED垂直芯片结构及其制备方法 | |
| CN109087981B (zh) | 一种防漏电led芯片及其制作方法 | |
| KR101239852B1 (ko) | ＧａＮ계 화합물 반도체 발광 소자 | |
| CN112968101A (zh) | 微型led芯片及其制作方法 | |
| CN110071198B (zh) | 一种发光元件及其制作方法、阵列基板 | |
| CN210040238U (zh) | 一种大功率发光二极管 | |
| CN114038957A (zh) | 一种发光芯片外延结构及其制作方法和发光芯片 | |
| CN102655195A (zh) | 发光二极管及其制造方法 | |
| CN102683533B (zh) | 发光二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |