CN114038957A - 一种发光芯片外延结构及其制作方法和发光芯片 - Google Patents
一种发光芯片外延结构及其制作方法和发光芯片 Download PDFInfo
- Publication number
- CN114038957A CN114038957A CN202110542452.2A CN202110542452A CN114038957A CN 114038957 A CN114038957 A CN 114038957A CN 202110542452 A CN202110542452 A CN 202110542452A CN 114038957 A CN114038957 A CN 114038957A
- Authority
- CN
- China
- Prior art keywords
- layer
- light emitting
- semiconductor light
- semiconductor
- epitaxial structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 136
- 238000000034 method Methods 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000007788 roughening Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052593 corundum Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 4
- 238000000605 extraction Methods 0.000 abstract description 29
- 230000000694 effects Effects 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 229910005540 GaP Inorganic materials 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种发光芯片外延结构及其制作方法和发光芯片。发光芯片外延结构包括半导体发光叠层，半导体发光叠层包括依次层叠的第一半导体层、有源层和第二半导体层，半导体发光叠层的第一面包括多个凹陷；多个内凹式粗化层，每个内凹式粗化层透光且分别设于多个凹陷中的一个凹陷中，多个内凹式粗化层与半导体发光叠层的第一面的表面齐平；后续膜层，后续膜层设于半导体发光叠层的第一面上。避免表面粗化的结构有可能导致后续膜层的电流横向扩展受阻而一定程度的削弱光提取效率的问题，且后续膜层与半导体发光叠层的键合效果好，可靠的提升了光提取效率。
Description
技术领域
本发明涉及发光芯片领域，尤其涉及一种发光芯片外延结构及其制作方法和发光芯片。
背景技术
半导体发光二极管是目前使用广泛的发光器件，半导体发光二极管外量子效率的大小等于器件的内量子效率与光提取效率的乘积。然而，一些半导体发光二极管的光提取效率低。为了提高半导体发光二极管的光提取效率，一些相关技术中，通过表面粗化的方式提升光提取效率，然而，表面粗化的结构有可能导致后续膜层的电流横向扩展受阻而一定程度的削弱光提取效率，且会影响后续膜层与芯片外延层的键合效果。
因此，如何更为可靠的提升光提取效率是亟需解决的问题。
发明内容
鉴于上述相关技术的不足，本申请的目的在于提供一种发光芯片外延结构及其制作方法和发光芯片，旨在解决通过表面粗化的方式提升芯片的光提取效率时，可能导致后续膜层的电流横向扩展受阻而一定程度的影响光提取效率的提升效果，且会影响后续膜层与芯片外延层的键合效果的问题。
一种发光芯片外延结构，包括：
半导体发光叠层，所述半导体发光叠层包括依次层叠的第一半导体层、有源层和第二半导体层，所述半导体发光叠层的第一面包括多个凹陷；
多个内凹式粗化层，每个所述内凹式粗化层透光且分别设于所述多个凹陷中的一个凹陷中，所述多个内凹式粗化层与所述半导体发光叠层的第一面的表面齐平；
后续膜层，所述后续膜层设于所述半导体发光叠层的第一面上。
上述发光芯片外延结构，内凹式粗化层在半导体发光叠层的第一面的表面齐平，保证了半导体发光叠层表面的平整，保证了半导体发光叠层与后续膜层的键合效果，且后续膜层不会因膜层区域中的材质不均匀而导致电流的横向扩展受阻，保证了光提取效率的提升效果，实现了可靠的提升光提取效率的效果。
可选地，所述半导体发光叠层还包括窗口层，所述窗口层远离所述有源层的一面为所述半导体发光叠层的第一面。
窗口层的设置能够更好的分散注入发光芯片外延结构的电流并且增加侧向光。
可选地，所述内凹式粗化层的形状包括球形的一部分或椭球形的一部分。
曲面形的内凹式粗化层的形状，形成类似透镜的结构，能够较好的提升发光芯片的光提取效率。
可选的，所述内凹式粗化层包括SiO2、Al2O3、AlN、SiN4中的至少一种。
可选的，所述半导体发光叠层的第一面上的所述内凹式粗化层呈阵列排布。
基于同样的发明构思，本申请还提供一种上述发光芯片外延结构的制作方法，包括：
形成半导体发光叠层，所述半导体发光叠层包括依次层叠的第一半导体层、有源层和第二半导体层；
在所述半导体发光叠层的第一面形成多个凹陷；
在所述凹陷内形成内凹式粗化层，每个所述内凹式粗化层透光且分别设于所述多个凹陷中的一个凹陷中，所述多个内凹式粗化层与所述半导体发光叠层的第一面的表面齐平；
在所述半导体发光叠层的第一面上形成后续膜层。
上述发光芯片外延结构的制作方法制作简单、快速，且成本不高，与所述半导体发光叠层的第一面的表面齐平的内凹式粗化层保证了半导体发光叠层与后续膜层的键合效果，且后续膜层不会因膜层区域中的材质不均匀而导致电流的横向扩展受阻，可靠的提升光提取效率。
可选的，所述在所述半导体发光叠层的第一面形成多个凹陷包括：
在所述半导体发光叠层的第一面设置光致抗蚀剂；
通过光刻工艺在所述半导体发光叠层的第一面蚀刻出所述多个凹陷。
通过光刻工艺蚀刻出凹陷，简单、快速且易于控制。
可选的，所述在所述凹陷内形成内凹式粗化层包括：
在所述凹陷内沉积内凹式粗化层材料。
通过沉积的方式在凹陷内形成内凹式粗化层，简单、快速且易于控制。
可选的，所述在所述凹陷内形成内凹式粗化层之后，还包括：
去除剩余的所述光致抗蚀剂。
避免剩余的光致抗蚀剂对后续的制作形成影响。
基于同样的发明构思，本申请还提供一种发光芯片，包括上述的发光芯片外延结构。
上述发光芯片光提取效率高，后续膜层的键合效果好，且当后续膜层用来实现电流的横向扩展时，不会导致电流的横向扩展受阻。
附图说明
图1为本发明实施例提供的发光芯片外延结构的结构示意图一；
图2为本发明实施例提供的发光芯片外延结构的结构示意图二；
图3为本发明实施例提供的发光芯片外延结构的结构示意图三；
图4为本发明实施例提供的内凹式粗化层的形状示意图一；
图5为本发明实施例提供的内凹式粗化层的形状示意图二；
图6为本发明实施例提供的内凹式粗化层的阵列示意图一；
图7为本发明实施例提供的内凹式粗化层的规格示意图；
图8为本发明实施例提供的内凹式粗化层的阵列示意图二；
图9为本发明实施例提供的发光芯片外延结构的结构示意图四；
图10为本发明实施例提供的发光芯片外延结构的制作方法的流程示意图；
图11为本发明实施例提供的形成凹陷的流程示意图；
图12为本发明实施例提供的发光芯片外延结构制作过程的示意图一；
图13为本发明实施例提供的发光芯片外延结构制作过程的示意图二；
附图标记说明：
1-半导体发光叠层；11-窗口层；12-第二半导体层；13-有源层；14-第一半导体层；15-缓冲层；2-内凹式粗化层；3-后续膜层；4-衬底；5-光致抗蚀剂；6-掩膜板。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
相关技术中，通过表面粗化的方式提升芯片的光提取效率，可能导致后续膜层的电流横向扩展受阻而一定程度的影响光提取效率的提升效果，且会影响后续膜层与芯片外延层的键合效果。
基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。
参见图1，本实施例的发光芯片外延结构包括半导体发光叠层1、多个内凹式粗化层2以及后续膜层3。其中，半导体发光叠层1包括依次层叠的第一半导体层、有源层和第二半导体层，半导体发光叠层1的第一面包括多个凹陷。每个内凹式粗化层2分别设于多个凹陷中的一个凹陷中，且内凹式粗化层2与半导体发光叠层1的第一面的表面齐平，后续膜层3设于半导体发光叠层1的第一面上，也即后续膜层3与半导体发光叠层1的第一面接触，可以理解的是，后续膜层3与内凹式粗化层2也接触。
如上述示例指出的，本实施例的后续膜层设于半导体发光叠层的第一面上，半导体发光叠层的有源层发出的光线从第一面射出半导体发光叠层，若光线在半导体发光叠层的第一面和后续膜层之间的界面处发生全反射，则形成了在元件内部的全反射，元件的外部量子效率由此受到影响。本实施例所示例的发光芯片外延结构通过内凹式粗化层改变光的出射方向，减少光线在界面处发生全反射的情况，从而提升光提取效率，同时，由于本实施例示例的发光芯片外延结构的内凹式粗化层设于半导体发光叠层第一面的凹陷中，且内凹式粗化层与第一面齐平，因而保证了发光芯片外延结构表面的平整，也就保证了发光芯片外延结构与后续膜层的键合效果，且当后续膜层用于进行电流扩展时，不会因膜层区域中的材质不均匀而导致电流的横向扩展受阻，保证了光提取效率的提升效果，实现了可靠的提升光提取效率的效果。
应当理解的是，在一些实施过程中，发光芯片外延结构形成于衬底上，上述半导体发光叠层设于衬底上，多个内凹式粗化层和后续膜层在远离衬底的一侧。衬底的材质为可在该衬底上生长发光芯片外延层的半导体材料，例如，该衬底的材质可以为但不限于蓝宝石、碳化硅、硅、砷化镓，也可以为其他半导体材料，在此不做限制。
半导体发光叠层为多个依次重叠的层结构所形成的结构，在实际应用中，半导体发光叠层除上述示例出的第一半导体层、有源层和第二半导体层外，还可以包括其他结构，例如反射层、钝化层、窗口层、缓冲层中的至少一种。半导体发光叠层中的第一半导体层可以包括N型半导体层，相应的，第二半导体层可包括P型半导体层，作为具体的示例，N型半导体层包括N-AlInP(磷化铝铟中掺杂第Ⅴ族元素)，P型半导体层包括P-AlInP(磷化铝铟中掺杂第Ⅲ族元素)；有源层可以包括单量子阱层、多量子阱层或其他结构。
本实施例中的后续膜层包括但不限于ITO(氧化铟锡)层或其他需要在半导体发光叠层的第一面上层叠设置的膜层结构，ITO层或一些其他膜层结构可通过例如蒸镀等方式形成于半导体发光叠层的第一面上。
在一些实施方式中，半导体发光叠层还包括窗口层，窗口层远离有源层的一面为半导体发光叠层的第一面。参见图2，为一种示例的发光芯片外延结构，为了分散注入发光芯片外延结构的电流并且增加侧向光，半导体发光叠层1还可包括窗口层11，本示例的窗口层11设置于第一半导体层12的一侧，窗口层11上形成有多个凹陷，每个凹陷中设置有内凹式粗化层2。作为具体的示例，窗口层的材料包括但不限于GaP(磷化镓)。但可以理解的是，在其他示例中，发光芯片外延结构可以是其他结构，例如图3中，若发光芯片外延结构没有设置窗口层，该示例中，内凹式粗化层2嵌入第二半导体层12中。
内凹式粗化层的形状可以有多种，其一侧为平面，且与半导体发光叠层的第一面齐平，而其另一侧可以是曲面、斜面(该斜面指不平行于各个层结构之间的分界面)等。
在一些实施方式中，为更好的提升发光芯片的光提取效率，内凹式粗化层的形状包括球形或椭球形的一部分，例如图1-3中示例的内凹式粗化层为半球形，形成类似透镜的结构，扩展了发光角度，能够较好的提升发光芯片的光提取效率。
作为另一种示例，参见图4，内凹式粗化层2的形状也可为三角形，三角形的一条边与半导体发光叠层的第一面齐平，另外两条边在半导体发光叠层的第一面的凹陷内，三角形的两条边朝不同的方向，光线在元件内部的全反射被一定程度的破坏。
还作为一种示例，参见图5，内凹式粗化层2的形状也可为梯形，本示例中具体可以是等腰梯形，梯形较长的底边与半导体发光叠层的第一面齐平，梯形两条侧边在半导体发光叠层的第一面的凹陷内，梯形的两条侧边相对于半导体发光叠层的第一面与后续膜层之间的分界面也是倾斜的，光线在元件内部的全反射也能够被一定程度的破坏。
在其他示例中，内凹式粗化层的形状也可为其他形状，能够提升光提取效率即可。
还在一些示例中，包括上述各种示例中的内凹式粗化层，各不同形状的内凹式粗化层在半导体发光叠层的第一面上以一定规律交替布置。
内凹式粗化层包括折射率小于半导体发光叠层中与后续膜层接触的层结构的折射率的材料，例如一些透光性高的金属氧化物或氮化物，且通常情况下内凹式粗化层的折射率还大于空气的折射率。在一些实施方式中，内凹式粗化层可包括但不限于SIO2(二氧化硅)、Al2O3(三氧化二铝)、AlN(氮化铝)、SiN4(氮化硅)等材料中的一种或混合物，该示例的内凹式粗化层能够很好的应用于例如半导体发光叠层中与后续膜层接触的层结构为GaP材料的窗口层的发光芯片外延结构中。
实际应用中，半导体发光叠层的第一面布满凹陷，每个凹陷对应一个内凹式粗化层，即内凹式粗化层布满了元件的出光界面。在一些实施方式中，如图6，半导体发光叠层的第一面上的内凹式粗化层2呈阵列排布，各内凹式粗化层2之间的间隔可根据需求进行选择，实际上，内凹式粗化层2的大小也可根据需求进行选择。以椭球形或类似椭球形的内凹式粗化层为例，一种示例中，如图7，内凹式粗化层2深50nm，内凹式粗化层2从半导体发光叠层的第一面露出的部分为直径300nm的圆形，同一行的内凹式粗化层2之间间隔600nm，同一列的内凹式粗化层2之间也间隔600nm。在另一示例中，内凹式粗化层深200nm，内凹式粗化层从半导体发光叠层的第一面露出的部分为直径200nm的圆形，同一行的内凹式粗化层之间间隔250nm，同一列的内凹式粗化层之间也间隔250nm。还在一些示例中，如图8，阵列排布的内凹式粗化层2各行之间错开排布。
为了更好的理解，下面示例出一种较为具体的发光芯片外延结构，如图9，该示例的发光芯片外延结构形成在衬底4上，为了降低晶格不匹配的问题，衬底的一侧先形成有一层缓冲层15，示例性的，缓冲层15可以包括GaN(氮化镓)。发光芯片外延结构的缓冲层15远离衬底4的一侧，依次形成有第一半导体层14(N-AlInP层)、有源层13(多量子阱层)、第二半导体层12(P-AlInP层)以及GaP材料的窗口层11。本示例的发光芯片外延结构的窗口层11远离衬底的一侧即为半导体发光叠层的第一面，窗口层11上形成有凹陷阵列，每个凹陷中填充有SiO2材料，形成半球形状的内凹式粗化层2。实际上可以理解的是，在实际应用中，发光芯片外延结构并不限于上述示例的结构。
本实施例提供的发光芯片外延结构，形成有与半导体发光叠层的第一面的表面齐平的内凹式粗化层，通过内凹式粗化层提升光提取效率，不仅避免了后续膜层可能的电流横向扩展受阻而对光提取效率提升效果的影响，也不会影响后续膜层的键合效果，对于光提取效率的提升更为可靠。
为了便于理解，本实施例下面对上述示例的发光芯片外延结构的一种制作方法进行示例说明。请参见图10所示，发光芯片外延结构的制作方法包括但不限于：
S101、形成半导体发光叠层；
半导体发光叠层包括但不限于依次层叠的第一半导体层、有源层和第二半导体层；
S102、在半导体发光叠层的第一面形成多个凹陷；
S103、在凹陷内形成内凹式粗化层，每个内凹式粗化层透光且分别设于多个凹陷中的一个凹陷中，多个内凹式粗化层与半导体发光叠层的第一面的表面齐平；
S104、在半导体发光叠层的第一面上形成后续膜层。
本实例中，在半导体发光叠层的第一面形成多个凹陷形成多个凹陷的方式，可以采用包括但不限于光刻、物理切割等方式。在一些实施方式中，请参见图11，在半导体发光叠层的第一面形成多个凹陷包括：
S201、在半导体发光叠层的第一面设置光致抗蚀剂。光致抗蚀剂包括但不限于光刻胶，可通过包括但不限于旋涂等方式设置到半导体发光叠层的第一面。
S202、通过光刻工艺在半导体发光叠层的第一面蚀刻出多个凹陷。
为了便于理解，下面结合一种应用示例的制作方式对上述S202中光刻工艺的过程进行说明，参见图12，该示例中，上述S202包括：
S301、在光致抗蚀剂5远离半导体发光叠层的一侧设置掩膜板6，该掩膜板6的图案对应于半导体发光叠层的第一面上所需要形成的凹陷，也就是说最终所形成的发光芯片外延结构上的内凹式粗化层的设置位置，由掩膜板6的图案决定，同时，掩膜板6的图案也在一定程度上决定了内凹式粗化层在半导体发光叠层的第一面所露出的表面的面积大小。
S302、对光致抗蚀剂5进行曝光、显影处理，使得半导体发光叠层上的光致抗蚀剂5被部分洗去；处理完成后，对应于需要形成的凹陷的部分的光致抗蚀剂5被洗去。
S303、对半导体发光叠层进行蚀刻，半导体发光叠层上剩余的光致抗蚀剂5相当于蚀刻过程中的掩膜，半导体发光叠层的第一面上被蚀刻出凹陷。实际应用中，通过控制蚀刻的具体工艺，可以蚀刻出不同形状的凹陷，通过控制蚀刻的时间，也能够形成不同深度的凹陷，使得最终形成的内凹式粗化层的形状和深度能够被控制。
在一些实施方式中，在凹陷内形成内凹式粗化层包括但不限于在凹陷内沉积内凹式粗化层材料，如上述示例出的SiO2、Al2O3、AlN、SiN4等材料中的一种或混合物。沉积的方式包括但不限于采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积法)或其他沉积法。
在一些实施方式中，在凹陷内形成内凹式粗化层之后，还包括，去除剩余的光致抗蚀剂。
为了便于理解，请参见图13，下面在上述示例的制作过程基础上继续进行示例，包括：
S304、通过化学沉积方式将SiO2沉积到半导体发光叠层1的第一面，沉积的SiO2填满半导体发光叠层1第一面上的凹陷，形成内凹式粗化层。
S305、使用离子刻蚀技术去除光致抗蚀剂5。
在完成上述的制作过程后，可以在半导体发光叠层的第一面上制作后续膜层，此时，半导体发光叠层的第一面设有内凹式粗化层，能够提升光提取效率，且半导体发光叠层的第一面仍然是平整的，后续膜层的键合效果好，当后续膜层包括用于进行电流扩展的膜层时，也不会因膜层区域中的材质不均匀而导致电流的横向扩展受阻。示例性的，根据后续膜层的材质，可选用包括但不限于蒸镀等方式完成后续膜层的制作。
发光芯片外延结构的制作方法并不限于上述示例。可见，本实施例中的发光芯片外延结构上的内凹式粗化层的具体形态以及分布情况，可以通过光刻和蚀刻、切割等工艺灵活控制，通过上述示例的发光芯片外延结构的制作方法，可形成大规模，均匀且阵列量级可控的内凹式粗化层
本实施例还提供一种发光芯片，发光芯片包括上述示例的发光芯片外延结构。本实施例中的发光芯片可为Mini LED芯片、Micro LED芯片或其他类型的发光芯片。发光芯片中，在上述发光芯片外延结构的基础上，还形成有包括但不限于电极等结构，发光芯片外延结构根据发光芯片所设计的封装结构，被形成为所需要的形状。在一种示例中，为了更好的扩展电流，后续膜层包括但不限于ITO层，ITO层可通过蒸镀等方式形成于半导体发光叠层的第一面。本实施例的发光芯片由于其中的外延结构包括内凹式粗化层，光提取效率高，同时，该内凹式粗化层并不影响后续其他膜层的键合，且当后续膜层用来实现电流的横向扩展时，不会因膜层区域中的材质不均匀而导致电流的横向扩展受阻，发光芯片实现了可靠的光提取效率提升。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (10)
1.一种发光芯片外延结构，其特征在于，包括：
半导体发光叠层，所述半导体发光叠层包括依次层叠的第一半导体层、有源层和第二半导体层，所述半导体发光叠层的第一面包括多个凹陷；
多个内凹式粗化层，每个所述内凹式粗化层透光且分别设于所述多个凹陷中的一个凹陷中，所述多个内凹式粗化层与所述半导体发光叠层的第一面的表面齐平；
后续膜层，所述后续膜层设于所述半导体发光叠层的第一面上。
2.如权利要求1所述的发光芯片外延结构，其特征在于，所述半导体发光叠层还包括窗口层，所述窗口层远离所述有源层的一面为所述半导体发光叠层的第一面。
3.如权利要求1所述的发光芯片外延结构，其特征在于，所述内凹式粗化层的形状包括球形的一部分或椭球形的一部分。
4.如权利要求1-3任一项所述的发光芯片外延结构，其特征在于，所述内凹式粗化层包括SiO2、Al2O3、AlN、SiN4中的至少一种。
5.如权利要求1-3任一项所述的发光芯片外延结构，其特征在于，所述半导体发光叠层的第一面上的所述内凹式粗化层呈阵列排布。
6.一种如权利要求1-5任一项所述的发光芯片外延结构的制作方法，其特征在于，包括：
形成半导体发光叠层，所述半导体发光叠层包括依次层叠的第一半导体层、有源层和第二半导体层；
在所述半导体发光叠层的第一面形成多个凹陷；
在所述凹陷内形成内凹式粗化层，每个所述内凹式粗化层透光且分别设于所述多个凹陷中的一个凹陷中，所述多个内凹式粗化层与所述半导体发光叠层的第一面的表面齐平；
在所述半导体发光叠层的第一面上形成后续膜层。
7.如权利要求6所述的发光芯片外延结构的制作方法，其特征在于，所述在所述半导体发光叠层的第一面形成多个凹陷包括：
在所述半导体发光叠层的第一面设置光致抗蚀剂；
通过光刻工艺在所述半导体发光叠层的第一面蚀刻出所述多个凹陷。
8.如权利要求7所述的发光芯片外延结构的制作方法，其特征在于，所述在所述凹陷内形成内凹式粗化层之后，还包括：
去除剩余的所述光致抗蚀剂。
9.如权利要求6所述的发光芯片外延结构的制作方法，其特征在于，所述在所述凹陷内形成内凹式粗化层包括：
在所述凹陷内沉积内凹式粗化层材料。
10.一种发光芯片，其特征在于，所述发光芯片包括权利要求1-5任一项所述的发光芯片外延结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110542452.2A CN114038957A (zh) | 2021-05-18 | 2021-05-18 | 一种发光芯片外延结构及其制作方法和发光芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110542452.2A CN114038957A (zh) | 2021-05-18 | 2021-05-18 | 一种发光芯片外延结构及其制作方法和发光芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114038957A true CN114038957A (zh) | 2022-02-11 |
Family
ID=80139754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110542452.2A Pending CN114038957A (zh) | 2021-05-18 | 2021-05-18 | 一种发光芯片外延结构及其制作方法和发光芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114038957A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114335277A (zh) * | 2022-03-15 | 2022-04-12 | 江西兆驰半导体有限公司 | 一种增强出光效率的发光二极管及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1755960A (zh) * | 2004-09-29 | 2006-04-05 | 三垦电气株式会社 | 半导体发光元件及其制造方法 |
| JP2006165257A (ja) * | 2004-12-07 | 2006-06-22 | Stanley Electric Co Ltd | 発光ダイオード素子の製造方法 |
| CN101320766A (zh) * | 2007-06-05 | 2008-12-10 | 台达电子工业股份有限公司 | 电流扩散层、发光二极管装置及其制造方法 |
| US20110198654A1 (en) * | 2008-10-17 | 2011-08-18 | Fujifilm Corporation | Light emitting element |
| CN103682020A (zh) * | 2012-08-31 | 2014-03-26 | 展晶科技(深圳)有限公司 | 发光二极管晶粒的制造方法 |
| CN108054259A (zh) * | 2017-12-13 | 2018-05-18 | 苏州吉赛电子科技有限公司 | 一种led芯片及其制作方法 |
| US20190326469A1 (en) * | 2018-08-17 | 2019-10-24 | Kaistar Lighting(Xiamen) Co., Ltd. | Light-emitting device and manufacturing method thereof |
-
2021
- 2021-05-18 CN CN202110542452.2A patent/CN114038957A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1755960A (zh) * | 2004-09-29 | 2006-04-05 | 三垦电气株式会社 | 半导体发光元件及其制造方法 |
| JP2006165257A (ja) * | 2004-12-07 | 2006-06-22 | Stanley Electric Co Ltd | 発光ダイオード素子の製造方法 |
| CN101320766A (zh) * | 2007-06-05 | 2008-12-10 | 台达电子工业股份有限公司 | 电流扩散层、发光二极管装置及其制造方法 |
| US20110198654A1 (en) * | 2008-10-17 | 2011-08-18 | Fujifilm Corporation | Light emitting element |
| CN103682020A (zh) * | 2012-08-31 | 2014-03-26 | 展晶科技(深圳)有限公司 | 发光二极管晶粒的制造方法 |
| CN108054259A (zh) * | 2017-12-13 | 2018-05-18 | 苏州吉赛电子科技有限公司 | 一种led芯片及其制作方法 |
| US20190326469A1 (en) * | 2018-08-17 | 2019-10-24 | Kaistar Lighting(Xiamen) Co., Ltd. | Light-emitting device and manufacturing method thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114335277A (zh) * | 2022-03-15 | 2022-04-12 | 江西兆驰半导体有限公司 | 一种增强出光效率的发光二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5206923B2 (ja) | 半導体発光素子 | |
| TWI464914B (zh) | 發光二極體 | |
| US7939841B2 (en) | High output light emitting diode and method for fabricating the same | |
| US20140191243A1 (en) | Patterned articles and light emitting devices therefrom | |
| US20180047865A1 (en) | Micro-light-emitting diode device | |
| US8704227B2 (en) | Light emitting diode and fabrication method thereof | |
| CN110364602B (zh) | 发光二极管的芯片及其制备方法 | |
| US20090146168A1 (en) | High efficiency led with multi-layer reflector structure and method for fabricating the same | |
| CN109768138B (zh) | 一种发光二极管芯片及其制作方法 | |
| US11870219B2 (en) | Laser diode and method for manufacturing the same | |
| KR20110101220A (ko) | 광전 반도체칩 및 광전 반도체칩의 제조 방법 | |
| JP4889361B2 (ja) | 半導体発光素子の製造方法 | |
| US20100178616A1 (en) | Method of making a rough substrate | |
| US20120241803A1 (en) | Semiconductor light emitting device and method for manufacturing same | |
| TWI593137B (zh) | 具有異質材料結構之發光元件及其製造方法 | |
| CN114038957A (zh) | 一种发光芯片外延结构及其制作方法和发光芯片 | |
| TWI501419B (zh) | 發光二極體與其形成方法 | |
| KR100809508B1 (ko) | 평면 프레즈넬 렌즈를 구비한 발광 소자 및 그 제조방법 | |
| US20050012107A1 (en) | [led device ] | |
| US20230207753A1 (en) | Spacer micro-led architecture for microdisplay applications | |
| KR20150043748A (ko) | 반도체 소자의 패턴 형성 방법 | |
| US20110033962A1 (en) | High efficiency led with multi-layer reflector structure and method for fabricating the same | |
| CN113066908A (zh) | 一种图形互补复合衬底、制备方法及led外延片 | |
| TW201543710A (zh) | 半導體發光元件及其製造方法 | |
| KR100932500B1 (ko) | 광 추출 효율이 향상된 질화갈륨 소자 및 그 제작방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220211 |