JP2006165257A - 発光ダイオード素子の製造方法 - Google Patents
発光ダイオード素子の製造方法 Download PDFInfo
- Publication number
- JP2006165257A JP2006165257A JP2004354256A JP2004354256A JP2006165257A JP 2006165257 A JP2006165257 A JP 2006165257A JP 2004354256 A JP2004354256 A JP 2004354256A JP 2004354256 A JP2004354256 A JP 2004354256A JP 2006165257 A JP2006165257 A JP 2006165257A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light
- emitting diode
- light emitting
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】エピタキシャル層と、該エピタキシャル層と境界面を形成する反射層とを有する従来の発光ダイオード素子において、エピタキシャル層と反射膜との剥離、及び反射層の形状に起因する素子内部でのクラックの発生があった。
【解決手段】エピタキシャル層の一方の面に選択的に凹部を形成し、反射層を、該反射層の上面を凹部の開口縁部と略面一に露出させて凹部に埋設するように形成して解決した。
【選択図】 図2
【解決手段】エピタキシャル層の一方の面に選択的に凹部を形成し、反射層を、該反射層の上面を凹部の開口縁部と略面一に露出させて凹部に埋設するように形成して解決した。
【選択図】 図2
Description
本発明は、発光ダイオード素子の製造方法に関する。
半導体発光素子の一種である発光ダイオード素子(以降、LED素子と記す)には、発光部がGaAs、GaP、SiC、GaN、ZnSe等の二元混晶で形成されたもの、GaAsP、GaAlAs、InGaP等の三元混晶で形成されたもの及びAlGaInP等の四元混晶で形成されたものが実用化されており、その他発光に寄与する可能性のある元素の組み合わせについても多くのものが実験・検証されている。
それと同時に、実用化された構造のLED素子に関しては、内部量子効率及び外部量子効率を改善することによって素子から出射される光の発光出力を向上させようとする試みがなされている。
内部量子効率の改善方法としては、活性層を活性層よりバンドギャップの広い材料からなるクラッド層で挟んでサンドイッチしたダブルヘテロ構造を採用することである。それにより、キャリア(電子・ホール)が高い濃度で活性層に閉じ込められて再結合の確率が高くなり、発光効率を向上させることができるようになる。
一方、外部量子効率の改善方法としては、LED素子を構成する各層のうち、活性層から発せられた光を吸収するような不透明な層を除去することである。それにより、活性層で発せられた光が各層内を導かれて素子の光出射面に至るまでの道程に於いて、光量の減少を抑制することができるようになる。
また、外部量子効率の他の改善方法としては、LED素子を構成する層の1つとして反射層を設けることである。それにより、活性層で素子の出射方向に対して反対方向に向かって発せられた光が反射層で反射されて出射方向に向かうようになり、活性層で発せられた光を効率良く素子の光出射面まで導くことができるようになる。
上記のように、LED構造に反射層を設けることによって外部量子効率を高め、不透明なエピタキシャル層を除去することによって光の吸収を抑制し、且つエピタキシャル層が除去されたLED構造に新たな基板を張り合わせることによって機械的強度を確保し、素子形成プロセス及びLEDパッケージへの実装プロセスに於ける損傷を防止して製造歩留まりを向上させる構造のLED素子の一例としては、図3に示すようなものがある。それは、発光部を有するLED構造50に反射ミラー51を設け、反射ミラー51にSi、GaAs等の導電性材料からなる基板52を張り合わせて反射ミラ51ーを基板52によって支持するようにしたものである(例えば、特許文献1参照。)。
また、このようなLED素子の一般的な形成方法としては図4に示すような製造工程が採用されている。
(a)反射膜形成工程に於いて、AlGaInPエピタキシャル層60の上にSiO2からなる反射膜61を形成し、(b)レジスト塗布工程に於いて、反射膜61の上に感光性樹脂を塗布してフォトレジスト膜62を形成し、(c)レジストパターン形成工程に於いて、フォトレジスト膜62を選択的に除去し、(d)反射膜エッチング工程に於いて、フォトレジスト膜62が除去された部分の反射膜61をフォトエッチングして除去し、(e)レジスト除去工程に於いて、反射膜61の上に形成されたフォトレジスト膜62を除去し、(f)オーミック電極層形成工程に於いて、反射膜61及びAlGaInPエピタキシャル層60の上にオーミック電極層63を形成し、(g)バリアメタル形成工程に於いて、オーミック電極層63の上にバリアメタル層64を形成し、(h)Si基板貼り合わせ工程に於いて、バリアメタル層64の上にSi基板65を張り合わせるものである。
特開2004−6986号公報
しかしながら上記製造工程に於いて、平坦なAlGaInPエピタキシャル層60の上に選択的に形成された反射膜61は凸形状をなしており、そのためバリアメタル層64を形成した際に凸形状の側周面とオーミック電極層63との境界面に応力が加わってクラックが発生ることになる。そして凸形状の側周面部で発生したクラックは更に側周面部の延長線上に延びてオーミック電極層63を介してバリアメタル層64まで達する。その結果、このようなLED素子をハンダ或いは導電性接着剤等によってLEDパッケージに実装したときに、導電粒子がクラック内を導かれて反射層まで拡散され、電気的にショート状態となって順方向電圧不良を発生させることになる。
また、AlGaInPエピタキシャル層60の上に形成された反射膜61は応力によって剥離し易く、素子形成プロセス及びLEDパッケージへの実装プロセスに於ける工程不良の要因となるものである。
そこで、本発明は上記問題に鑑みて創案なされたもので、LED素子内部のクラック発生を阻止することによって電気的特性不良を大幅に低減すると共に、AlGaInPエピタキシャル層と、該AlGaInPエピタキシャル層と境界面を形成するように設けられた反射膜との剥離を低減させることによって品質を向上させることが可能な発光ダイオード素子の製造方法を実現するものである。
上記課題を解決するために、本発明の請求項1に記載された発明は、発光層を含むエピタキシャル層の一方の面に選択的に凹部を形成する工程と、
反射層を、該反射層の上面を前記凹部の開口縁部と略面一に露出させて前記凹部に埋設するように形成する工程と、
前記凹部に前記反射層を埋設した工程の後工程における、半導体基板を張り合わせる工程と、を含むことを特徴とするものである。
反射層を、該反射層の上面を前記凹部の開口縁部と略面一に露出させて前記凹部に埋設するように形成する工程と、
前記凹部に前記反射層を埋設した工程の後工程における、半導体基板を張り合わせる工程と、を含むことを特徴とするものである。
また、本発明の請求項2に記載された発明は、請求項1において、前記エピタキシャル層は、少なくとも発光層がAlGaInPからなることを特徴とするものである。
また、本発明の請求項3に記載された発明は、請求項1又は2の何れか1項において、前記反射層は、SiO2からなることを特徴とするものである。
また、本発明の請求項4に記載された発明は、請求項1〜3の何れか1項において、前記半導体基板は、Siからなることを特徴とするものである。
本発明は、エピタキシャル層の一方の面に選択的に形成された凹部に反射層を埋設するように形成したので、反射層とエピタキシャル層との間の剥離及び反射層近傍からのクラック発生を阻止でき、品質を向上させると共に電気的特性不良を大幅に低減するとことができる。更に、半導体基板を貼り付けるようにしたので、素子製造の工程歩留まりを向上させることができる。
以下、この発明の好適な実施形態を図1及び図2を参照しながら、詳細に説明する(同一部分については同じ符号を付す)。尚、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの実施形態に限られるものではない。
図1は本発明に係わる発光ダイオード素子の製造方法の実施形態を示す工程図である。(a)に示すレジスト塗布工程に於いて、発光部(活性層)を含む複数のAlGaInP四元混晶の層がエピタキシャル成長法によって形成されたAlGaInPエピタキシャル層1の上全面に感光性樹脂を塗布してフォトレジスト膜2を形成する。
その後、(b)に示すレジストパターン形成工程に於いて、フォトレジスト膜2にフォトマスクを介して選択的に紫外線を照射して露光し、露光後、有機溶媒で現像することによって部分的にフォトレジスト膜2を除去する。この場合、フォトレジスト膜2を形成する感光性樹脂は紫外線が照射された部分が有機溶媒に溶解し難くなるネガ型でも、紫外線が照射された部分が有機溶剤に溶解し易くなるポジ型のどちらでもよい。
その後、(c)に示すエッチング工程に於いて、AlGaInPエピタキシャル層1のフォトレジスト膜によって被覆されていない部分のみを臭化水素酸水溶液等を使用して選択エッチングし、凹部3を形成する。
その後、(d)に示す反射膜形成工程に於いて、CVD法によって反射膜4となるSiO2膜を100nm以上の厚みに形成する。すると、反射膜4はAlGaInPエピタキシャル層1の選択エッチングされた凹部3内とフォトレジスト膜2上とに形成されることになる。
その後、(e)に示すレジスト除去工程に於いて、フォトレジスト膜を除去することによってその上に形成されたSiO2膜も同時に除去される。その結果、SiO2膜からなる反射膜4が反射膜4の表面とAlGaInPエピタキシャル層1の表面とが略面一になるようにAlGaInPエピタキシャル層1の選択エッチングされた凹部3内に埋め込まれた状態になる。
その後、(f)に示すオーミック電極層形成工程に於いて、略面一となった反射膜4と
AlGaInPエピタキシャル層1との上にスパッタ法又は蒸着法によってオーミック電極層5となるAuZn層を形成する。
AlGaInPエピタキシャル層1との上にスパッタ法又は蒸着法によってオーミック電極層5となるAuZn層を形成する。
その後、(g)に示すバリアメタル形成工程に於いて、AuZn層からなるオーミック電極層5の上にスパッタ法又は蒸着法によってバリアメタル層6を形成する。
その後、(h)に示すSi基板貼り合わせ工程において、バリアメタル層6にAuSn共晶接合によってSi基板7を貼り付ける。
以上が本発明に係わる発光ダイオード素子の実施形態の製造工程であるが、後工程として発光ダイオード素子に電力を供給するためのボンディング(ダイボンディング及びワイヤボンディング)用電極を設け、縦横所定の間隔で切断して個々の発光ダイオード素子が完成する。
ところで、(g)のバリアメタル形成工程に於いて、AuZn層からなるオーミック電極層5の上にバリアメタル層を形成する目的は、後工程に含まれる熱処理工程においてオーミック電極層に含まれるZnなどの元素が拡散移動してボンディング用電極と反応を起こすことを防止するためである。
図2は本発明に係わる製造方法で作製された発光ダイオード素子の光学系を示したものである。発光ダイオード素子の活性層から素子の光出射面に向かって発せられて素子内を導かれて光出射面に至った光(L1)は、光反射面から外部に放出される。
また、発光ダイオード素子の活性層から素子の光出射面の反対方向(反射層方向)に発せられた光(L2)は反射層で反射されて光反射面に向かい、光反射面から外部に放出される。このように、発光ダイオード素子から発せられた光の光路となる各層が光の吸収が少ない透光性の層からなっているために、素子の活性層から発せられた光が素子内を導かれて外部に放出されるまでの間に吸収が少なく、外部量子効率を高めることができる。
さらに、活性層で素子の光出射面の反対方向に向かって発せられた光も反射層で反射して光出射面から外部に放出するようにしている。そのため、活性層から様々な方向に向かって発せられた光を有効に光出射面まで導くことができ、上記同様に外部量子効率を高めることができる。
なお、本発明の効果としては、エピタキシャル層の一方の面に選択的に形成された凹部に反射層を埋設するように形成したので、反射層とエピタキシャル層との間の剥離及び反射層近傍からのクラック発生を阻止でき、品質を向上させると共に電気的特性不良を大幅に低減するとことができる。更に、半導体基板を貼り付けるようにしたので、素子製造の工程歩留まりを向上させることができる。
また、光学的な観点から、活性層から光出射面までの光路を光の吸収の少ない層で構成し、且つ素子内に反射層を形成することによって多くの光を光出射面まで導くことができるようにしたことによって、外部量子効率を高め、明るいLED光源を実現することができる。などの優れた効果を奏するものである。
1 AlGaInPエピタキシャル層
2 フォトレジスト膜
3 凹部
4 反射膜
5 オーミック電極層
6 バリアメタル層
7 Si基板
2 フォトレジスト膜
3 凹部
4 反射膜
5 オーミック電極層
6 バリアメタル層
7 Si基板
Claims (4)
- 発光層を含むエピタキシャル層の一方の面に選択的に凹部を形成する工程と、
反射層を、該反射層の上面を前記凹部の開口縁部と略面一に露出させて前記凹部に埋設するように形成する工程と、
前記凹部に前記反射層を埋設した工程の後工程における、半導体基板を張り合わせる工程と、を含むことを特徴とする発光ダイオード素子の製造方法。 - 前記エピタキシャル層は、少なくとも発光層がAlGaInPからなることを特徴とする請求項1に記載の発光ダイオード素子の製造方法。
- 前記反射層は、SiO2からなることを特徴とする請求項1又は2の何れか1項に記載の発光ダイオード素子の製造方法。
- 前記半導体基板は、Siからなることを特徴とする請求項1〜3の何れか1項に記載の発光ダイオード素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004354256A JP2006165257A (ja) | 2004-12-07 | 2004-12-07 | 発光ダイオード素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004354256A JP2006165257A (ja) | 2004-12-07 | 2004-12-07 | 発光ダイオード素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006165257A true JP2006165257A (ja) | 2006-06-22 |
Family
ID=36666929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004354256A Pending JP2006165257A (ja) | 2004-12-07 | 2004-12-07 | 発光ダイオード素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006165257A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8530917B2 (en) | 2009-03-04 | 2013-09-10 | Stanley Electric Co., Ltd. | Optical semiconductor device having air gap forming reflective mirror and its manufacturing method |
CN114038957A (zh) * | 2021-05-18 | 2022-02-11 | 重庆康佳光电技术研究院有限公司 | 一种发光芯片外延结构及其制作方法和发光芯片 |
-
2004
- 2004-12-07 JP JP2004354256A patent/JP2006165257A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8530917B2 (en) | 2009-03-04 | 2013-09-10 | Stanley Electric Co., Ltd. | Optical semiconductor device having air gap forming reflective mirror and its manufacturing method |
CN114038957A (zh) * | 2021-05-18 | 2022-02-11 | 重庆康佳光电技术研究院有限公司 | 一种发光芯片外延结构及其制作方法和发光芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4147073B2 (ja) | 発光ダイオードの製造方法 | |
KR102323686B1 (ko) | 발광 소자 및 그 제조 방법 | |
JP4557542B2 (ja) | 窒化物発光装置及び高発光効率窒化物発光装置 | |
US8173456B2 (en) | Method of manufacturing a light emitting diode element | |
US6900068B2 (en) | Light emitting diode and method of making the same | |
US20150091035A1 (en) | Semiconductor device structure | |
JP4715370B2 (ja) | 発光素子及びその製造方法 | |
TWI500184B (zh) | 發光二極體及其製造方法 | |
JP2006253298A (ja) | 半導体発光素子及び半導体発光装置 | |
JP2014112713A (ja) | 発光素子及びその製造方法 | |
JP2004207699A (ja) | マクロ反射構造キャリアを有する発光素子 | |
JP2009188422A (ja) | 半導体発光素子 | |
TWI667813B (zh) | 氮化物半導體晶圓及其製造方法、及氮化物半導體紫外線發光元件及裝置 | |
JP2008091862A (ja) | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 | |
JP2009059969A (ja) | 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法 | |
JP2011176093A (ja) | 発光素子用基板および発光素子 | |
KR100691497B1 (ko) | 발광 소자 및 이의 제조 방법 | |
CN215184030U (zh) | 一种垂直结构深紫外发光二极管 | |
JP4867223B2 (ja) | 半導体発光素子およびこれを用いた照明装置 | |
CN109273573B (zh) | 一种垂直结构led芯片、反射电极及其制备方法 | |
KR102478524B1 (ko) | 고효율 발광 다이오드 | |
TW201414004A (zh) | 發光二極體的製作方法 | |
KR100752348B1 (ko) | 수직 구조 발광 다이오드 제조 방법 | |
JP4882611B2 (ja) | 窒化物半導体発光ダイオード素子の製造方法 | |
KR100675268B1 (ko) | 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법 |