TW201543710A - 半導體發光元件及其製造方法 - Google Patents

半導體發光元件及其製造方法 Download PDF

Info

Publication number
TW201543710A
TW201543710A TW104106548A TW104106548A TW201543710A TW 201543710 A TW201543710 A TW 201543710A TW 104106548 A TW104106548 A TW 104106548A TW 104106548 A TW104106548 A TW 104106548A TW 201543710 A TW201543710 A TW 201543710A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
semiconductor
semiconductor light
emitting device
Prior art date
Application number
TW104106548A
Other languages
English (en)
Inventor
Satoshi Mitsugi
Hiroshi Katsuno
Jumpei Tajima
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201543710A publication Critical patent/TW201543710A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

實施形態之半導體發光元件包含積層體、第1電極、第2電極、及第1層。上述積層體包含：第1半導體層、第2半導體層、及發光層。上述第1半導體層具有第1導電型。上述第2半導體層具有第2導電型。上述發光層設置於上述第1半導體層與上述第2半導體層之間。上述第1電極連接於上述第1半導體層。上述第1電極包含：線狀部分、及轉向部分。上述線狀部分相連於上述轉向部分。上述第2電極連接於上述第2半導體層。上述第1層設置於上述第1半導體層之一部分與上述第1電極之上述轉向部分之間。

Description

半導體發光元件及其製造方法 相關申請案
本申請案享有以日本專利申請案2014-99105號(申請日：2014年5月12日)作為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態係關於一種半導體發光元件及其製造方法。
LED(Light Emitting Diode，發光二極體)等半導體發光元件具備具有發光層之半導體層、p電極及n電極。於半導體發光元件中，p電極形成於半導體層之一面，n電極形成於半導體層之另一面，或者，p電極及n電極形成於半導體層之一面。於此種半導體發光元件中，期望改善發光效率。
本發明之實施形態提供一種改善了發光效率之半導體發光元件及其製造方法。
實施形態之半導體發光元件包含積層體、第1電極、第2電極、及第1層。上述積層體包含：第1半導體層、第2半導體層、及發光層。上述第1半導體層具有第1導電型。上述第2半導體層具有第2導電型。上述發光層設置於上述第1半導體層與上述第2半導體層之間。上述第1電極連接於上述第1半導體層。上述第1電極包含：線狀部分、及轉向部分。上述線狀部分相連於上述轉向部分。上述第2電極連接 於上述第2半導體層。上述第1層設置於上述第1半導體層之一部分與上述第1電極之上述轉向部分之間。
1‧‧‧半導體發光元件
10‧‧‧n型半導體層
20‧‧‧p型半導體層
30‧‧‧發光層
40‧‧‧p電極
50‧‧‧電流阻擋層
50R1‧‧‧區域
50R2‧‧‧區域
50R3‧‧‧區域
51‧‧‧電流阻擋層
60‧‧‧n電極
61‧‧‧角部
62‧‧‧交叉部
70‧‧‧n電極墊
80‧‧‧半導體層
80a‧‧‧第1面
80b‧‧‧第2面
90‧‧‧支持層
91‧‧‧絕緣層
92‧‧‧基板
100‧‧‧半導體發光元件
110‧‧‧半導體發光元件
120‧‧‧半導體發光元件
a‧‧‧區域
a1‧‧‧區域50R1之一邊之長度
a2‧‧‧區域50R2之一邊之長度
b‧‧‧區域
b2‧‧‧區域50R2之另一邊之長度
c‧‧‧區域
d‧‧‧自區域50R3之一邊引到n電極墊70之一邊之長度
r1‧‧‧角部61(轉向部)之內周之曲率半徑
r2‧‧‧交叉部62之內周之曲率半徑
w1‧‧‧n電極60之寬度
圖1(a)~圖1(c)係表示第1實施形態之半導體發光元件之模式圖。
圖2係表示第1實施形態之變化例之模式性剖視圖。
圖3(a)~圖3(c)係表示比較例之半導體發光元件及其特性之模式圖。
圖4(a)~圖4(c)係表示第1實施形態之變化例之半導體發光元件及其特性之模式俯視圖。
圖5係表示模擬圖3及圖4之半導體發光元件之特性所得之結果之圖。
圖6(a)及圖6(b)係表示第2實施形態之半導體發光元件之模式圖。
圖7係表示第2實施形態之另一半導體發光元件之模式圖。
圖8(a)及圖8(b)係表示半導體發光元件及其特性之參考圖。
圖9(a)及圖9(b)係表示第2實施形態之半導體發光元件及其特性之圖。
圖10係表示模擬圖8及圖9之半導體發光元件之特性所得之結果之圖。
圖11(a)~圖11(c)係表示電流阻擋層之配置之圖。
以下，一面參照附圖，一面對本發明之各實施形態進行說明。
再者，附圖係模式性或概念性之圖，各部分之厚度與寬度之關係、部分間之大小之比率等不一定與實物相同。又，亦存在如下情形：即便於表示相同部分之情形時，亦可根據附圖而表示相互不同之尺寸或比率。
再者，於本案說明書與各圖中，關於已給出之圖，對與上述要 素相同之要素標註相同符號，並適當省略詳細之說明。
(第1實施形態)
圖1(a)~圖1(c)係例示第1實施形態之半導體發光元件之模式圖。
圖1(a)係半導體發光元件100之模式性俯視圖。圖1(b)係圖1(a)之A1-A2線之模式性剖視圖。圖1(c)係圖1(a)之B1-B2線之模式性剖視圖。
如圖1(a)~圖1(c)所示，第1實施形態之半導體發光元件100具備：n型半導體層10(第1導電型之第1半導體層)；p型半導體層20(第2導電型之第2半導體層)；發光層30，設置於n型半導體層10與p型半導體層20之間；p電極40(第2電極)，設置於p型半導體層20之與發光層30之形成面為相反側之面上；電流阻擋層50(第1層)，設置於n型半導體層10之與發光層30之形成面為相反側之面上；n電極60(第1電極)，設置於n型半導體層10及電流阻擋層50上；以及n電極墊70(電極墊)。半導體層80(積層體)具備n型半導體層10、p型半導體層20、及發光層30。半導體層80具有第1面80a、及第2面80b。第1面80a為與第2面80b相反側之面。具有n型半導體層10、p型半導體層20、發光層30、及電流阻擋層50之積層物設置於半導體發光元件100。
將自p電極40朝向n電極60之方向設為Z軸方向。將相對於Z軸方向垂直之1個方向設為X軸方向。將相對於X軸方向垂直且相對於Z軸方向垂直之方向設為Y軸方向。自n型半導體層10朝向p型半導體層20之方向成為-Z軸方向(第1方向)。
半導體發光元件100為以GaN系氮化物半導體作為材料之發光二極體(Light Emitting Diode：LED)。半導體發光元件100具有Thin-Film(薄膜)構造。Thin-Film構造之半導體發光元件具有如下構造：將於成長基板上成長之半導體層轉印至與成長基板不同之支持基板等。又，半導體發光元件100具有上下通電型構造，該上下通電型構造將p 電極40設置於第2面80b側，並將n電極60設置於第1面80a側。以下，於半導體發光元件中，有時將上下通電型Thin-Film構造稱為VTF(Vertical Thin-Film，垂直薄膜)構造。
設置於半導體發光元件100之n電極60為具有線狀部分之細線電極構造。或者，亦可將p電極40之形狀設為線狀。即，將p電極40及n電極60之任一者設為具有線狀部分。電極之形狀亦可為框狀、梳狀、格子狀、鋸齒狀、或將該等形狀中之若干個組合。
n型半導體層10為n型GaN層。p型半導體層20為p型GaN層。發光層30為氮化物半導體等半導體層。發光層30具有多重量子井構造。半導體層80之Z軸方向之厚度為1~4μm左右。
p電極40例如使用銀(Ag)。自發光層30釋出之光之一部分被p電極40反射，且自Z軸方向提取光。
n電極60例如使用鋁(Al)。n電極60之Z軸方向之厚度為200nm以上且400nm以下。n電極60具有於第1面80a上沿一方向連續地相連之複數個框形狀。例如為縱格子形狀。n電極60之上述形狀具有角部61、及交叉部62。角部61具有n電極60之線狀部分之一部分於第1面80a上轉向而成之部分。於本實施例中，角部61如圖1所示，為具有某固定角度之部分，且為例如大致垂直地設置之部分(轉向而成之形狀之另一例例如如圖4所示)。角部61具有轉向部分(第1轉向部分)。交叉部62為n電極60之線狀部分於第1面80a之周邊附近交叉之部分，且為形成為T字形狀之部分。又，交叉部62具有大致垂直地轉向而成之轉向部分(第2轉向部分)。交叉部62亦可具有如圖4所示轉向而成之轉向部分。
所謂線狀部分，係指具有大致直線狀之部分。例如，線狀部分為如圖1所示於n電極60中為大致直線狀之部分。
所謂轉向部分，係指以某固定之角度轉向而成之部分。例如， 所謂轉向部分，為如圖1所示，於n電極60中，相連於線狀部分並大致垂直地轉向而成之部分。又，轉向部分亦可為如圖4所示，於n電極60中以緩和之曲率轉向而成之部分。轉向部分亦可為具有特定之曲率半徑之部分。
n電極墊70為大致四邊形狀，且設置於第1面80a之角附近。n電極墊70與n電極60電性連接。
電流阻擋層50為絕緣層或高電阻層，包含例如含有介電體之材料、含有非接觸性(包含非接觸性、及因由於功函數之關係而不以低電阻與半導體層80接觸之金屬之組合、或界面障壁而導致之高電阻化)金屬之材料、或具有較n電極60之材料高出2位數以上之電阻值之材料。
電流阻擋層50亦可為半絕緣層或半導體層。又，電流阻擋層50亦可為相對於n電極60接觸電阻高之金屬化合物。電流阻擋層50可包含抑制n電極60中之電流集中之任意材料。電流阻擋層50可基於其厚度及材料而設置。
含有介電體之材料包含氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、氟化鋰(LiF)、氧化鋁(Al2O3)、氮化鋁(AlN)、氮化鎵(GaN)、氧化鉿(HfO2)、二氧化鋯(ZrO2)、氧化鈦(TiO2)、以及其他氧化物、氮化物、氟化物、或包含該等之混合物。若考慮光提取效率，則介電體之光學透明度高，且具有等於或低於半導體層80之折射率。折射率越低越理想，亦可藉由設為泡狀或海綿狀而降低平均折射率。電流阻擋層50具有作為全反射鏡(Total Internal Reflection：TIR)之功能，故而能夠抑制因n電極60而導致之光之損耗。電流阻擋層50之Z軸方向之厚度較理想的是λ/2n以上，但於無法忽視介電體之光吸收之情形時，或不期待TIR之效果之情形時，較理想的是1nm以上且λ/8n以下。若為1nm以下，則存在因若干個介電體而穿隧電流變為顯著之情 形。又，λ/8n~λ/2n之範圍係由於因n電極60而導致光吸收增大故而不理想。其中，λ設為光之波長，n設為介電體之λ下之折射率。
包含非接觸性金屬之材料較理想的是光學反射率高之材料。但是，根據材料之組合，即便為0.5nm左右之厚度亦能發揮功能。當為5nm以下之厚度時，n電極材料之光學特性成為支配性，故而形成電流阻擋層50之金屬自身之光學特性並不重要。於VTF構造中，亦可將於結晶成長之初期階段形成之GaN層用作電流阻擋層50。又，亦可預先藉由電漿處理、自由基處理、或離子處理等對與n電極60接觸之第1面80a進行加工而使其鈍化，而防止接觸。於該等情形時，無法定義電流阻擋層之厚度。
如圖1(a)及圖1(b)所示，電流阻擋層50設置於n電極60之角部61與n型半導體層10之間，以及交叉部62與n型半導體層10之間。電流阻擋層50設置於n電極60之轉向部分與n型半導體層10之間。又，電流阻擋層50設置於n電極墊70與n型半導體層10之間。
電流阻擋層50以矩形狀等任意形狀設置。
圖2係表示第1實施形態之變化例之模式性剖視圖。
變化例係將電流阻擋層51(第2層)設置於p電極40與p型半導體層20之間。電流阻擋層51係以與n電極60之交叉部62對向之方式設置於半導體層80之第2面80b。再者，當自Z軸方向俯視時，電流阻擋層51具有較交叉部62更廣之面積。變化例除了具有圖1之半導體發光元件100之構成以外，還具有電流阻擋層51。圖2之剖視圖與圖1(b)之剖視圖相對應。
再者，亦能夠以與光提取效率低之n電極墊70相對應之方式，於其正下方之第2面80b上設置電流阻擋層51。
如本實施形態，於半導體發光元件100中，若於n電極60之角部61或交叉部62與n型半導體層10之間、或者於n電極墊70與n型半導體 層10之間設置電流阻擋層50，則能夠抑制配線電阻之上升而抑制電流集中。藉此，可藉由實現高均勻性之電流擴大而提供一種實現了高均勻性之發光之半導體發光元件。
以下，對成為發現如上所述之條件之根源之研究結果進行說明。
圖3(a)~圖3(c)係例示比較例之半導體發光元件及其特性之模式圖。
圖4(a)~圖4(c)係例示第1實施形態之變化例之半導體發光元件及其特性之模式俯視圖。
再者，圖3(a)、圖4(a)表示自n電極側觀察之模式俯視圖，且於附圖左側表示未連接於n電極60之2個電極。該等2個電極雖於第1實施形態中未說明且未圖示，但亦可設置於第1實施形態之半導體發光元件100。又，於進行了比較研究之半導體發光元件1、100中，角部61之一部分具有以緩和之曲率轉向而成之形狀。
圖5係例示模擬圖3及圖4之半導體發光元件之特性所得之結果之圖。
圖3所示之比較例之半導體發光元件1於不具有電流阻擋層51方面，與變化例之半導體發光元件100不同，除此以外之積層構造相同。圖3(b)係自p電極40側觀察之模式性俯視圖。圖3(c)係表示半導體發光元件1之電流密度分佈之圖。
圖4係變化例之半導體發光元件100之模式俯視圖，圖4(b)係自p電極40側觀察之模式性俯視圖。圖4(c)係表示半導體發光元件100之電流密度分佈之圖。如圖4(b)所示，電流阻擋層50之形狀為T字狀。又，電流阻擋層50以與n電極墊70對向之方式設置於n電極墊70與n型半導體層10之間。電流阻擋層50之形狀與電極墊70之形狀相對應。
圖5係表示關於半導體發光元件1之電流特性之數值、與關於半 導體發光元件100之電流特性之數值。電流特性為(1)有效活性層面積(mm2)、(2)相對於晶片之有效活性層面積比(%)、(3)相對於最大電流密度之晶片使用效率(%)、(4)最大電流密度Jmax(A/cm2)、(5)平均電流密度Jave(A/cm2)、(6)電流分散值(A/cm2)、(7)驅動電壓Vf(V)、以及(8)最大電流密度Jmax與平均電流密度Jave之比率Jmax/Jave。
再者，晶片為將LED晶片自晶圓切割分離時之形狀、尺寸，亦包含電極墊或外周之非發光區域。(1)為實際上被注入電流而有助於發光之活性層之面積，(3)為計算電流密度分佈與晶片形狀之相關係數所得之數值，且於電流均勻地分佈於晶片整體時被定義為100%。(5)為將注入電流除以有效活性層面積所得之數值，(6)為計算電流密度之度數分佈之標準偏差(σ)所得之數值。
圖3(c)及圖4(c)所示之電流密度之分佈圖、以及圖5所示之關於電流特性之圖係假設半導體發光元件1及半導體發光元件100之尺寸為0.8mm見方，並對該晶片施加了550mA之電流之情形之模擬結果。
於圖3(c)及圖4(c)中，關於將最大電流密度設為100%之情形時之電流密度，區域a為75%，區域b為65%，及區域c為50%(於圖4(c)中為60%)以上。又，顏色越淺之部分表示電流密度越高。電流密度之分佈係藉由單調顏色之深淺而表示，且以電流密度越高顏色越淺，電流密度越低顏色越深之方式表示。若比較圖3(c)及圖4(c)之區域分佈，則於圖3(c)中，電流集中於n電極墊70之周圍。又，於圖5中，半導體發光元件100之最大電流密度Jmax大幅度地降低。這意味著相對於在圖3(c)之半導體發光元件1之構造中n電極墊70之附近集中性地發光，於圖4(c)之半導體發光元件100之構造中整體性地均勻地發光。因此，可認為半導體發光元件100中之電流擴大之均勻性較高。
另一方面，相對於半導體發光元件1之驅動電壓，半導體發光元件100之驅動電壓上升0.043(V)左右。於考慮發光效率之情形時，亦 可將發光層30之電流密度效率作為電流特性而考慮。
因為於半導體發光元件中，n電極及p電極之材料使用低透光率之金屬，故而為了高效地提取光，而使n電極及p電極之至少一者儘可能形成為不妨礙光之提取般之線狀。而且，自設計及製作之觀點出發廣泛使用設為將線狀部分引繞而成之電極、或配置具有線狀之複數個電極之方法。
於為用於例如白色LED照明等之氮化鎵系半導體發光元件之情形時，難以使p型半導體層之電阻值及p電極之接觸電阻小於n型半導體層之電阻值及n電極之接觸電阻。因此，為了防止因電阻增大而導致發光效率降低，而增大p電極之面積並減小n電極之面積。於該情形時，具有線狀部分之電極成為n電極。
關於LED，於接近電極之位置電流良好地流動，越是於遠離電極之位置電流越難以流動。該電流之擴大情況可藉由電流擴大長度(Ls)之數值而定義。電流擴大長度可藉由實驗性或解析性地計算直線狀之電極周邊之電流擴大而獲得。電流擴大長度根據半導體層之特性、厚度、注入電流密度、溫度等而變化，但於實用LED晶片中為50μm~300μm左右。
因為電流擴大長度受電流密度之影響，故而於如成為複數個電極之起點般之部分、以及接近於電流注入源之部分產生電流集中。於具有細線極構造之半導體發光元件中，若具有線狀部分之n電極之配置變得複雜，則於n電極之角部之附近、n電極之交叉部之附近、及n電極墊之附近等易於產生電流集中。n電極墊之附近由於電阻小，故而高密度之電流易流動。因為n電極之角部及交叉部之內角小於180度、例如為90度左右，故而被配置為於俯視時包圍內角側之半導體層之表面之一部分。於此種配置中，流入之電流增大。於約Ls以下之尺寸之相對較窄之區域，產生電流集中。
近年來，半導體發光元件逐漸高亮度化及小型化，於此種半導體發光元件具有局部較高之電流密度之情形時，可能會因電流集中而導致半導體發光元件破損。又，於此種半導體發光元件具有局部較高之電流密度之情形時，發光層之發光產生不均，發光效率降低。
僅藉由配置具有線狀部分之電極，難以使電流注入均勻化而消除電流集中。雖然亦可藉由以電流擴大長度之程度等距離地配置電極間隔而消除電流集中，但於設計上難以等距離地配置電極，且會對電極之配置加以限制，而減小設計之自由度。
有併用除金屬以外之電極而消除電流集中之方法。於該方法中，將ITO(Indium Tin Oxide，氧化銦錫)等透明電極配置於光提取面之整體或一部分，並輔助性地使用了具有線狀部分之電極。雖然該方法改善電流集中，但於透明電極具有吸收或反射光之功能之情形時，光提取效率降低。若為了增加光提取效率，而提高透明電極之透明度，則載子密度降低。載子密度之降低使驅動電壓上升。電力轉換效率(Wall-PlugEfficiency：WPE)降低。
又，有使用面狀電極以及貫通通孔電極消除電流集中之方法。但是，因無法充分確保面狀電極之厚度，以及由於配置於面狀電極與貫通通孔電極之間之絕緣區域之面積大，故而無法確保貫通通孔電極之面積，而導致驅動電壓會上升。電力轉換效率降低。形成貫通通孔電極之製程複雜。進而，於半導體發光元件之構造上，難以將該等電極構造應用於VTF構造之半導體發光元件。
根據本實施形態，於n電極60之角部61及交叉部62與n型半導體層10之間、以及n電極墊70與n型半導體層10之間設置有電流阻擋層50。藉此，能夠抑制具有線狀部分之n電極60之配線電阻之上升，而抑制電流集中。於半導體發光元件100中，能夠藉由實現高均勻性之電流擴大，而實現高均勻性之發光。
又，亦可於設計半導體發光元件之電極時不考慮電極圖案之變更。可抑制驅動電壓之上升，而改善電流之擴大。能夠提供一種高效地使用了發光層整體之高發光效率之半導體發光元件。
又，如圖1所示，於n電極60之角部61及交叉部62與n型半導體層10之間設置有電流阻擋層50。於此種情形時，若比較接觸於電流阻擋層50之n電極60、與未接觸於電流阻擋層50之n電極60，則於接觸於電流阻擋層50之n電極60中，與半導體層80之間之Z軸方向之距離變長。藉此，能夠於接觸於電流阻擋層50之n電極60中抑制電流集中。
根據本實施形態，能夠提供一種改善了發光效率之半導體發光元件。
(第2實施形態)
圖6(a)及圖6(b)係例示第2實施形態之半導體發光元件之模式圖。
圖6(a)係半導體發光元件110之模式性俯視圖。圖6(b)係圖6(a)之A1-A2線之模式性剖視圖。
如圖6(a)及圖6(b)所示，第2實施形態之半導體發光元件110具備：n型半導體層10；p型半導體層20；發光層30，設置於n型半導體層與p型半導體層之間；p電極40，設置於p型半導體層20之與發光層30之形成面為相反側之面；電流阻擋層50，設置於與n型半導體層10之發光層30之形成面為同一側之面；n電極60，設置於n型半導體層10及電流阻擋層50上；n電極墊70；支持層90；及絕緣層91。半導體層80具備n型半導體層10、p型半導體層20、及發光層30。半導體層80具有第1面80a、及第2面80b。第1面80a為與第2面80b相反側之面。將具有n型半導體層10、p型半導體層20、發光層30、及電流阻擋層50之積層物設置於半導體發光元件110。
半導體發光元件110具有Thin-Film構造。又，半導體發光元件110為具有於半導體層80之同一面側設置有p電極40與n電極60之橫通 電型構造之半導體發光元件。p電極40及n電極60設置於第2面80b側。以下，於半導體發光元件中，有時將橫通電型之Thin-Film構造稱為LTF(Lateral Thin-Film，橫向薄膜)構造。
設置於半導體發光元件110上之n電極60具有線狀部分(細線極構造)。p電極40與p型半導體層20電性連接。自發光層30釋出之光被p電極40反射，且自Z軸方向提取光。
n電極60與n型半導體層10電性連接。如上所述，n電極60之形狀具有線狀部分。藉由n電極60而於第2面80b連續地形成複數個框體。n電極60具有角部61、及交叉部62。角部61係n電極60之線狀部分於第2面80b之角附近大致垂直地設置之部分。n電極60之線狀部分亦能夠以轉向之方式設置於第2面80b之角附近。交叉部62係n電極60之線狀部分彼此於第2面80b之周邊附近交叉之部分。
n電極墊70為大致四邊形狀且設置於半導體層80之端部之附近。n電極墊70與n電極60電性連接。藉由使n電極墊70與n電極60接觸，而使n電極墊70與n電極60電性連接。
支持層90為背墊金屬(back metal)、焊料嵌入層、接合層等。支持層90設置於p電極40及絕緣層91上。絕緣層91設置於支持層90、與n型半導體層10及p型半導體層20之間。又，絕緣層91於X軸方向上設置於p電極40與n電極60之間，而將兩個電極絕緣。於絕緣層91中，包含可用於電流阻擋層50之介電體，例如包含氧化矽(SiO2)或氮化矽(SiN)。
電流阻擋層50設置於n電極60之角部61及交叉部62與n型半導體層10之間。
圖7係例示第2實施形態之另一半導體發光元件之模式性剖視圖。
圖7之半導體發光元件110與圖6之半導體發光元件110於在半導體 層80上設置基板92之方面、以及不設置支持層90與絕緣層91之方面不同。即，圖7之半導體發光元件110為FC(Flip Chip，倒裝晶片)構造或FU(Face Up，面朝上)構造之半導體發光元件。圖7之剖視圖與圖6(b)之剖視圖相對應，除了於半導體層80上設置基板92、以及不設置支持層90與絕緣層91以外，圖7之半導體發光元件110與圖6之半導體發光元件110大致相同。
如圖7般，於半導體發光元件110中，電流阻擋層50於n電極60之角部61及交叉部62之附近，設置於n電極60與n型半導體層10之間。又，電流阻擋層50於與積層方向垂直之方向上設置於p電極40與n電極60之間。
如本實施形態，於半導體發光元件100中，若於n電極60與n型半導體層10之間設置電流阻擋層50，則能夠抑制具有線狀部分之n電極60之配線電阻之上升，而抑制電流集中。藉此，能夠提供一種藉由實現高均勻性之電流擴大而實現高均勻性之發光之半導體發光元件。
以下，對成為發現如上所述之條件之根源之研究結果進行說明。
以下，支持層90、絕緣層91、p電極40、n電極60、電流阻擋層50、及半導體層80沿Z軸方向積層。半導體層80具備n型半導體層10、p型半導體層20、及發光層30。n電極60電性連接於n電極墊70。藉由模擬來評估具有此種積層構造之LTF構造之半導體發光元件110之特性。
圖8(a)及圖8(b)係例示半導體發光元件及其特性之參考圖。
圖9(a)及圖9(b)係例示第2實施形態之半導體發光元件及其特性之圖。
圖10係例示模擬圖8及圖9之半導體發光元件之特性所得之結果之圖。
於圖8之半導體發光元件5中，沿Z軸方向積層著支持層90、絕緣層91、p電極40、n電極60、電流阻擋層50、及半導體層80。半導體層80具備n型半導體層10、p型半導體層20、及發光層30。n電極60電性連接於n電極墊70。圖8(a)係具有此種積層體之LTF構造之半導體發光元件5之模式性俯視圖。電流阻擋層50於n電極60之角部之附近(n電極墊70之附近)，設置於n電極60與n型半導體層10之間。圖8(b)係表示半導體發光元件5之電流密度分佈之圖。
圖9(a)係半導體發光元件110之模式性俯視圖。圖9(b)係表示半導體發光元件層110之電流密度分佈之圖。如圖9(a)所示，電流阻擋層50於n電極60之角部61之附近(n電極墊70之附近)，設置於n電極60與n型半導體層10之間。又，電流阻擋層50於n電極60之交叉部之附近，設置於n電極墊70與n型半導體層10之間。即，圖9之半導體發光元件110係於圖8之半導體發光元件5中，於n電極60之交叉部之附近設置有電流阻擋層50。
圖10與圖5同樣地表示關於半導體發光元件5之電流特性之數值、與關於半導體發光元件110之電流特性之數值。電流特性為(1)有效活性層面積(mm2)、(2)相對於晶片之有效活性層面積比(%)、(3)相對於最大電流密度之晶片使用效率(%)、(4)最大電流密度Jmax(A/cm2)、(5)平均電流密度Jave(A/cm2)、(6)電流分散值(A/cm2)、(7)驅動電壓Vf(V)、及(8)最大電流密度Jmax與平均電流密度Jave之比率Jmax/Jave。
圖8(b)及圖9(b)所示之電流密度之分佈圖、以及圖10所示之關於電流特性之圖係假設半導體發光元件5及半導體發光元件110為尺寸為1.1mm之LTF構造之晶片，且對該晶片施加了350mA之電流之情形所得之模擬結果。
於圖8(b)及圖9(b)中，表示了區域a、區域b及區域c。區域a、區 域b及區域c係分別表示於將最大電流密度設為100%之情形時，電流密度為80%、65%及50%以上之區域。又，顏色越淺之部分表示電流密度越高。電流密度之分佈係藉由單調顏色之深淺而表示，且以電流密度越高顏色越淺，電流密度越低顏色越深之方式表示。若與圖8(b)及圖9(b)之區域分佈比較，則於圖8(b)中，電流集中於n電極60之交叉部之周圍。又，於圖10中，半導體發光元件110之最大電流密度Jmax大幅度地降低。這意味著相對於在圖8(b)之半導體發光元件5之構造中n電極60之交叉部集中性地發光，於圖9(b)之半導體發光元件110之構造中整體性地均勻地發光。因此，可認為半導體發光元件110中之電流擴大之均勻性較高。
根據本實施形態，於n電極60之角部61及交叉部62之附近，於n電極60與n型半導體層10之間設置有電流阻擋層50。藉此，能夠抑制具有線狀部分之n電極60之配線電阻之上升，而抑制電流集中。於半導體發光元件110中，能夠藉由實現高均勻性之電流擴大而實現高均勻性之發光。又，亦可於設計半導體發光元件之電極時不考慮電極圖案之變更。可抑制驅動電壓之上升而改善電流之擴大。能夠提供一種高效地使用了發光層整體之高發光效率之半導體發光元件。
根據本實施形態，提供一種改善了發光效率之半導體發光元件。
圖11(a)~圖11(c)係表示電流阻擋層之配置之圖。
以下，敍述半導體發光元件120中之配置電流阻擋層50之範圍。
圖11(a)係於n電極60之角部61轉向之情形時，將角部61之附近放大之半導體發光元件120之模式性俯視圖。圖11(b)係將n電極60之交叉部62之附近放大之半導體發光元件120之模式性俯視圖。圖11(c)係將n電極墊70之附近放大之半導體發光元件120之模式性俯視圖。半導體發光元件120為VTF構造、LTF構造、FC構造或FU構造等之半導體 發光元件。
於圖11(a)中，由虛線部分包圍之區域50R1係配置電流阻擋層50之區域。電流阻擋層50較理想的是形成於n電極60之正上方或正下方。於將n電極60之寬度設為w1、將區域50R1之一邊之長度設為a1、將角部61(轉向部)之內周之曲率半徑設為r1、將電流擴大長度設為Ls之情形時，於r1>Ls時亦可不設置電流阻擋層50。又，於r1≦LS/2時，較理想的是以滿足以下條件式(1)之方式配置電流阻擋層50。
w1+r1<a1<Ls/2 (1)
於Ls/2<a1之條件下，驅動電壓上升。因此，若驅動電壓未充分地降低，則較理想的是設為a1<Ls/2。
於圖11(b)中，由虛線部分包圍之區域50R2為配置電流阻擋層50之區域。於將n電極60之寬度設為w2、將區域50R2之一邊之長度設為a2、將區域50R2之另一邊之長度設為b2、將交叉部62之內周之曲率半徑設為r2、將電流擴大長度設為Ls之情形時，較理想的是以滿足以下之條件式(2)及(3)之方式配置電流阻擋層50。
w2+2×r2<a2<Ls (2)
w2+r2<b2<Ls/2 (3)
或者，較理想的是以滿足以下條件式(4)及(5)之方式配置電流阻擋層50。
w2+2×r2<a2<Ls/2 (4)
w2+r2<b2<Ls (5)
於半導體發光元件120之設計上，交叉部62之內周之曲率半徑r2滿足r2<Ls/2之條件式之情形較多。再者，於交叉部62之形狀並非T字狀而是十字狀之情形時，將區域50R2之一邊及另一邊之長度均設為a2，較理想的是以滿足以下條件式(6)之方式配置電流阻擋層50。
w2+2×r2<a2<Ls (6)
於圖11(c)中，由虛線部分包圍之區域50R3係配置電流阻擋層50之區域。n電極墊70之面積大，而整體之電流擴大之平衡易崩潰。於半導體發光元件120為VTF構造之半導體發光元件之情形時，於n電極墊70之附近產生之光被n電極墊70遮蔽而發光效率低。因此，較理想的是於包含n電極墊70整體之廣範圍內配置電流阻擋層50。
於光擴散到半導體層內之情形時，進入到n電極墊70下之光之提取率低。於將自區域50R3之一邊引到n電極墊70之一邊之長度設為d、將電流擴大長度設為Ls、將光之擴散距離設為半導體層之厚度t之20倍左右之情形時，較理想的是以滿足以下條件式(7)之方式配置電流阻擋層50。
Max(Ls/2，20×t)<d<Max(Ls，20×t) (7)
再者，於半導體發光元件120為LTF構造之半導體發光元件之情形時，因為n電極墊70未接觸於半導體層80，故而亦可不考慮光之擴散長度。因此，較理想的是以滿足以下條件式(8)之方式配置電流阻擋層50。
Ls/2<d<Ls (8)
若以如上所述之條件配置電流阻擋層50，則能夠抑制電流集中。n電極60之角部61之附近、n電極60之交叉部62之附近、及n電極墊70之附近為易於產生電流集中之部位。又，位於n電極墊70附近之n電極60之交叉部62比位於n電極墊70遠處之交叉部62更易於產生電流集中。因此，較理想的是考慮驅動電壓之上升，而於易於產生電流集中之部位配置電流阻擋層50。
其次，對半導體發光元件之製造方法之一例進行說明。以下說明之半導體發光元件之製造方法為LTF構造之半導體發光元件之製造方法。
於成長用基板上，使包含氮化物半導體之n型半導體層10、發光 層30及p型半導體層20依序結晶成長而形成半導體層80。成長用基板使用了Si。而且，使用真空蒸鍍法或濺鍍法，成膜金屬膜。使用抗蝕劑遮罩等將金屬膜圖案化成特定之形狀，而形成p電極40。
於半導體層80設置開口部。例如，於p型半導體層20上塗佈抗蝕劑，並利用光微影法等，進行圖案化。其後，藉由反應性離子蝕刻(Reactive Ion Etching；RIE)，蝕刻p型半導體層20、發光層30及n型半導體層10之一部分。藉此，n型半導體層10之一部分露出。
利用電漿CVD(Chemical Vapor Deposition，化學氣相沈積)法或濺鍍法，於開口部成膜絕緣膜。使用抗蝕劑遮罩等將絕緣膜圖案化成特定之形狀，形成電流阻擋層50、及絕緣層91之一部分。絕緣膜之成膜較理想的是於例如300度以下之溫度下進行。藉此，能夠抑制例如p電極40之反射率之劣化、或接觸電阻之劣化。
利用舉離法，以覆蓋露出之n型半導體層10、電流阻擋層50及絕緣層91之方式形成n電極60。以覆蓋n電極60之方式形成絕緣層91之一部分。該絕緣層91設置於p電極40與n電極60之間。其後，於p電極40及絕緣層91上，積層支持層90等。
去除成長用基板。藉由研磨成長用基板，並進行旋轉蝕刻而去除成長用基板。其後，於半導體層80之端部之附近，形成與n電極60電性連接之n電極墊70。
以上，一面參照具體例，一面對本發明之實施形態進行了說明。但是，本發明並不受該等具體例限定。例如，關於半導體發光元件所具備之p電極、n電極、p型半導體層、n型半導體層、發光層、電流阻擋層、n電極墊、絕緣層、支持層、及基板等各要素之具體構成，只要業者能夠藉由自公知之範圍適當選擇而同樣地實施本發明，獲得相同之效果，則亦包含於本發明之範圍內。
又，將各具體例之任意2個以上之要素於技術可行之範圍內組合 而成之半導體發光元件只要包含本發明之主旨則亦包含於本發明之範圍內。
此外，業者以作為本發明之實施形態而如上所述之半導體發光元件為基礎，適當設計變更而能夠實施之所有半導體發光元件只要包含本發明之主旨，則亦屬於本發明之範圍。
此外，於本發明之思想範疇內，只要為業者，理應能夠想到各種變更例及修正例，應當明白該等變更例及修正例亦屬於本發明之範圍。
10‧‧‧n型半導體層
20‧‧‧p型半導體層
30‧‧‧發光層
40‧‧‧p電極
50‧‧‧電流阻擋層
60‧‧‧n電極
61‧‧‧角部
62‧‧‧交叉部
70‧‧‧n電極墊
80‧‧‧半導體層
80a‧‧‧第1面
80b‧‧‧第2面
100‧‧‧半導體發光元件

Claims (23)

  1. 一種半導體發光元件，其包含：積層體，其包含：第1導電型之第1半導體層、第2導電型之第2半導體層、及設置於上述第1半導體層與上述第2半導體層之間之發光層；第1電極，其連接於上述第1半導體層，且包含：線狀部分、及與上述線狀部分相連之轉向部分；第2電極，其連接於上述第2半導體層；及第1層，其設置於上述第1半導體層之一部分與上述第1電極之上述轉向部分之間。
  2. 如請求項1之半導體發光元件，其中上述第1電極具有沿一方向連續地相連之複數個框形狀，上述轉向部分為上述複數個框形狀之角部之一部分。
  3. 如請求項1之半導體發光元件，其中上述第1電極具有沿一方向連續地相連之複數個框形狀，上述轉向部分為上述線狀部分交叉之部分的一部分。
  4. 如請求項1之半導體發光元件，其進而包含連接於上述第1電極之電極墊，且上述第1層設置於上述第1半導體層之一部分與上述電極墊之間。
  5. 如請求項1之半導體發光元件，其中上述第1電極與上述第2電極設置於上述積層體之相互相反側之面上。
  6. 如請求項5之半導體發光元件，其進而包含設置於上述第2半導體層與上述第2電極之間之第2層。
  7. 如請求項1之半導體發光元件，其中上述第1電極與上述第2電極設置於上述積層體之同一面上。
  8. 如請求項1之半導體發光元件，其中上述第1層於投影到相對於自上述第1半導體層朝向上述第2半導體層之第1方向為垂直之平面上時，具有矩形狀。
  9. 如請求項1之半導體發光元件，其中上述第1層為絕緣層。
  10. 如請求項1之半導體發光元件，其中上述第1層包括包含介電體之材料。
  11. 如請求項10之半導體發光元件，其中上述介電體包含：SiO2、Si3N4、SiON、LiF、Al2O3、AlN、GaN、HfO2、ZrO2、TiO2、或包含該等之混合物。
  12. 如請求項1之半導體發光元件，其中上述第1層係藉由電漿處理、自由基處理、或離子處理來加工上述第1半導體層之表面而形成。
  13. 一種半導體發光元件，其包含：積層體，其包含：第1導電型之第1半導體層、第2導電型之第2半導體層、及設置於上述第1半導體層與上述第2半導體層之間之發光層；第1電極，其連接於上述第1半導體層，且具有一部分轉向之線狀形狀；第2電極，其連接於上述第2半導體層；及 第1層，其設置於上述第1半導體層之一部分與上述轉向之部分之間。
  14. 一種半導體發光元件，其包含：積層體，其包含：第1導電型之第1半導體層、第2導電型之第2半導體層、及設置於上述第1半導體層與上述第2半導體層之間之發光層；第1電極，其連接於上述第1半導體層，且包含：包括第1轉向部分之角部、及包括第2轉向部分之交叉部；第2電極，其連接於上述第2半導體層；及第1層，其設置於上述第1半導體層之一部分、與上述第1轉向部分及第2轉向部分之至少一者之間。
  15. 如請求項14之半導體發光元件，其中上述第1層係基於上述角部之內周之曲率半徑、及上述交叉部之內周之曲率半徑之至少一者而配置。
  16. 一種半導體發光元件之製造方法，其包括如下步驟：於積層體之一部分形成開口部，該積層體係於基板上依序積層有第1導電型之第1半導體層、發光層、及第2導電型之第2半導體層；於上述開口部成膜，而形成第1層；及形成第1電極，該第1電極包含：線狀部分、及與上述線狀部分相連之轉向部分；且上述第1層位於上述第1半導體層之一部分、與上述第1電極之上述轉向部分之間。
  17. 如請求項16之半導體發光元件之製造方法，其進而包括如下步驟：於上述積層體上成膜金屬膜，而形成連接於上述第2半導體 層之第2電極。
  18. 如請求項16之半導體發光元件之製造方法，其中上述第1電極具有於一方向連續地相連之複數個框形狀，上述轉向部分為上述複數個框形狀之角部之一部分。
  19. 如請求項16之半導體發光元件之製造方法，其中上述第1電極具有於一方向連續地相連之複數個框形狀，上述轉向部分為上述線狀部分交叉之部分的一部分。
  20. 如請求項16之半導體發光元件之製造方法，其中上述第1層於投影到相對於自上述第1半導體層朝向上述第2半導體層之第1方向為垂直之平面時，具有矩形狀。
  21. 如請求項16之半導體發光元件之製造方法，其中上述第1層為絕緣層。
  22. 如請求項16之半導體發光元件之製造方法，其中上述第1層包括包含介電體之材料。
  23. 如請求項22之半導體發光元件之製造方法，其中上述介電體包含：SiO2、Si3N4、SiON、LiF、Al2O3、AlN、GaN、HfO2、ZrO2、TiO2、或包含該等之混合物。
TW104106548A 2014-05-12 2015-03-02 半導體發光元件及其製造方法 TW201543710A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014099105A JP2015216279A (ja) 2014-05-12 2014-05-12 半導体発光素子

Publications (1)

Publication Number Publication Date
TW201543710A true TW201543710A (zh) 2015-11-16

Family

ID=54368568

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104106548A TW201543710A (zh) 2014-05-12 2015-03-02 半導體發光元件及其製造方法

Country Status (4)

Country Link
US (1) US20150325747A1 (zh)
JP (1) JP2015216279A (zh)
CN (1) CN105098010A (zh)
TW (1) TW201543710A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795512B (zh) * 2018-02-27 2023-03-11 日商日亞化學工業股份有限公司 發光元件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017026753A1 (ko) * 2015-08-07 2017-02-16 엘지이노텍 주식회사 발광소자 및 발광소자 패키지

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011083923A2 (en) * 2010-01-07 2011-07-14 Seoul Opto Device Co., Ltd. Light emitting diode having electrode pads
JP2013093412A (ja) * 2011-10-25 2013-05-16 Showa Denko Kk 発光ダイオード、発光ダイオードの製造方法、発光ダイオードランプ及び照明装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795512B (zh) * 2018-02-27 2023-03-11 日商日亞化學工業股份有限公司 發光元件
TWI831601B (zh) * 2018-02-27 2024-02-01 日商日亞化學工業股份有限公司 發光元件

Also Published As

Publication number Publication date
US20150325747A1 (en) 2015-11-12
CN105098010A (zh) 2015-11-25
JP2015216279A (ja) 2015-12-03

Similar Documents

Publication Publication Date Title
TWI464914B (zh) 發光二極體
JP4721166B2 (ja) 高出力発光ダイオード及びその製造方法
JP5178360B2 (ja) 窒化物半導体発光素子
TWI452729B (zh) 發光裝置
US11637223B2 (en) Light emitting diode device
US20140353709A1 (en) Light emitting diode
US20160056351A1 (en) Light-emitting device
US20120241803A1 (en) Semiconductor light emitting device and method for manufacturing same
JP5848600B2 (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
TWI585941B (zh) 發光二極體及其製造方法
TW201543710A (zh) 半導體發光元件及其製造方法
KR100832070B1 (ko) 질화갈륨계 발광 다이오드 소자
TW201340388A (zh) 發光二極體晶粒及其製造方法
US20230033196A1 (en) Light-emitting diode, light-emitting module, and display device
CN112997324A (zh) 半导体发光器件
JP2015156484A (ja) 発光素子
JP2022521061A (ja) 導電層のセクションを有するオプトエレクトロニクス半導体構成素子、およびオプトエレクトロニクス半導体構成素子を製造するための方法
JP2011124275A (ja) 発光装置
JP6189525B2 (ja) 窒化物半導体発光素子
JP5468158B2 (ja) 半導体発光素子及びその製造方法
JP7227469B2 (ja) 垂直共振器面発光レーザ素子
KR20160070047A (ko) 반도체 발광소자
KR101630371B1 (ko) 반도체 발광소자
JP6606946B2 (ja) 発光素子
KR20130105798A (ko) 발광 다이오드 칩 및 그것을 제조하는 방법