TWI452729B - 發光裝置 - Google Patents

發光裝置 Download PDF

Info

Publication number
TWI452729B
TWI452729B TW100107918A TW100107918A TWI452729B TW I452729 B TWI452729 B TW I452729B TW 100107918 A TW100107918 A TW 100107918A TW 100107918 A TW100107918 A TW 100107918A TW I452729 B TWI452729 B TW I452729B
Authority
TW
Taiwan
Prior art keywords
layer
conductive type
type layer
light
electrode
Prior art date
Application number
TW100107918A
Other languages
English (en)
Other versions
TW201203610A (en
Inventor
Akira Tanaka
Katsufumi Kondo
Tokuhiko Matsunaga
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201203610A publication Critical patent/TW201203610A/zh
Application granted granted Critical
Publication of TWI452729B publication Critical patent/TWI452729B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

發光裝置 相關申請案之交互參考
本申請案根據2010年5月26日所提出之前日本專利申請案第2010-120387號並請求其優先權權益;在此以參考之方式併提其全文。
在此所說明之實施例一般係有關發光裝置。
需要用於照明裝置、顯示裝置及交通信號燈來實現更高輸出。
若自發光層向下之發射光藉設於發光層與基板層間之反射層向上反射,光學輸出即可增加。
而且,發光區可藉由設置電流阻隔層於上電極下方,位移至上電極之外側,以減少電流注入。因此,可減少反射光之阻隔量,並可進一步增加光學輸出。此外,這減少浪費的發光,並改進光萃取效率。然而,電流阻隔層太大造成正向電壓增加及晶片大小增加之問題。
本發明之實施例實現可增加光萃取效率及光學輸出之發光裝置。
一般而言,根據一實施例,發光裝置包含發光層、第一導電型層、第一電極、第二導電型層、電流阻隔層及第二電極。第一導電型層設在發光層上。第一電極設在第一導電型層上。第二導電型層設在發光層下方,並具有厚度t1(μm)。電流阻隔層設成在發光層之相反側,與第二導電型層之表面之一部分區域接觸,且具有自第一電極之外緣突出×1(μm)長度之外緣。第二電極在第二導電型層之相反側上,與電流阻隔層之表面接觸,且該第二導電型層之表面區域不與電流阻隔層接觸,並可從發光層反射光。其滿足以下方程式,
其中t2(μm)係該第一導電型層、該發光層及該第二導電型層之總厚度。
本發明之實施例可實現能夠提昇光萃取效率及光學輸出的發光二極體。
現在參考圖式說明本發明之實施例。
第1A圖係根據本發明第一實施例之發光裝置之示意平面圖,且第1B圖係沿線A-A所取示意剖面圖。發光裝置包含層疊體32、第一電極50、電流阻隔層42、第二電極40、基板上電極12、基板10及基板下電極13。
層疊體32包含發光層22、設在發光層22上方之第一導電型層30以及設在發光層22下方並具有厚度t1(μm)之第二導電型層20。第一導電型層30自發光層22側,包含被覆層24、電流擴散層26及接觸層28。第二導電型層20自發光層22側,包含被覆層18、電流擴散層16及接觸層14。
電流阻隔層42設成與在發光層22之相反側上之第二導電型層20之表面之一部分區域接觸。電流阻隔層42之外緣42a自第一電極50之外緣50a徑向突出×1(μm)突出長度。第二電極40設成與電流阻隔層42接觸,且第二導電型層20之區域不與電流阻隔層42接觸,並可從發光層22反射射出光。第二電極40包含Au、Al或Ag。電流阻隔層42可為由具有不同折射率之至少二介電多層膜製成之反射膜。
如此設置之電流阻隔層42容許從第一電極50注入之載子徑向擴展於電流擴散層26中並流入發光層22。另一方面,從第二電極40注入之載子於外緣42a側,從電流阻隔層42之區域注入,並流入發光層22。亦即,連接第一電極50之外緣50a與電流阻隔層42之外緣42a間之虛線附近構成電流路徑。發光層22中的虛線附近構成發光區23。
從發光區23向上之發射光從電流擴散層26之上表面26a向上射出。另一方面,從發光區23向下之大部分發射光被第二電極40反射。其間,與第二電極40成小入射角θ之發射光可向上射出。
層疊體32可由諸如InAlGaP(銦鋁鎵磷)、AlGaAs(鋁鎵砷)及InGaAlN(銦鎵鋁氮)之材料製成。InAlGaP(銦鋁鎵磷)係指Inx (Aly Ga1-y )1-x P(0≦x≦1,0≦y≦1)並可包含受體或施體元素。AlGaAs係指Alx Ga1-x As(0≦x≦1)並可包含受體或施體元素。InGaAlN(銦鋁鎵磷)係指Inx Gay Al1-x-y N(0≦x≦1,0≦y≦1,x+y≦1)並可包含受體或施體元素。
於本實施例中,電流阻隔層42製成較第一電極50大,以減少第一電極50所阻隔的光量,該第一電極50用於反射來自設於發光層22下方之第二電極40之光。這有助於向上光萃取效率。
第2圖係第1A及1B圖之第一實施例之局部放大示意剖面圖。
於第2圖中,層疊體32包含InAlGaP(銦鋁鎵磷),且第一導電型係n型,第二導電型係p型。第一導電型(n型)層30圖解地包含由InAlP(載子濃度4×1017 cm-3 ,厚度0.6μm)製成之被覆層24、由In0.5 (Ga0.3 Al0.7 )0.5 P(載子濃度4×1017 cm-3 ,厚度3.3μm)製成之電流擴散層26以及由GaAs(載子濃度1×1018 cm-3 ,厚度0.1μm)製成之接觸層28。
發光層22具有MQW(多量子阱)構造。例如,阱層由In0.5 (Ga0.94 Al0.06 )0.5 P製成,其中厚度為10 nm,層數為10。障壁層由In0.5 (Ga0.4 Al0.6 )0.5 P製成,其中厚度為20 nm,層數為21。
第二導電型(p型)層20圖解地包含由InAlP(載子濃度3×1017 cm-3 )製成之被覆層18、由In0.5 (Ga0.3 Al0.7 )0.5 P(載子濃度1×1018 cm-3 )製成之電流擴散層16以及由Al0.5 Ga0.5 As(載子濃度1×1019 cm-3 )製成之接觸層14。第二導電型層20之厚度t1設定成等於或小於第一導電型層30之厚度。在第二導電型層20係p型情況下,若被覆層18之厚度太小,電子溢流即增加,且無效電流增加。因此,較佳係設定t1為0.7μm或更大。
在此,第一導電型層30可為p型,且第二導電型層20可為n型。然而,於諸如InAlGaP(銦鋁鎵磷)、AlGaAs(鋁鎵砷)及InGaAlN(銦鎵鋁氮)之材料中,電洞遷移率低於電子遷移率。本實施例尤佳,此乃因為電阻分量可藉由縮短電洞之距離減少。
於第2圖中,自發光區23向上發射的光如向上光G1、G2和G7行進。另一方面,向下發射的光如光G3、G4、G5、G6和G8行進。相對於發光區23向內導入的光於電流阻隔層42下方之第二電極40以入射角θ入射,並以反射角θ反射。在此,電流阻隔層42僅須阻隔進入第二電極40之電流,並因此可薄化。因此,假設相對於電流阻隔層42之入射角一般等於相對於第二電極40之入射角θ。而且,假設於第二電極40之反射角θ一般等於自電流阻隔層42離開之出口角。
具有小入射角θ之光G3、G4可向上射出而不為第一電極50所阻隔。另一方面,具有大入射角θ之光G6為第一電極50所反射,並再度向下行進。因此,具有大入射角θ之光G6經常因反覆反射而無法有效向上萃取。光G5對應射到第一電極50之外緣50a上之反射光。此情形之入射角被界定為最大入射角θmax。亦即,就大×1而言,最大入射角θmax很大。第一電極50不阻隔0≦θ≦θmax範圍內的光。
第3圖係顯示光學輸出對用於根據第一實施例(第2圖)之發光裝置之操作電流之依存度之模擬結果圖表。
垂直軸代表光學輸出Po(mW),且水平軸代表操作電流(mA)。於本模擬中,第一電極50具有直徑為120μm之圓形,且電流阻隔層42具有直徑為200μm之圓形。第一導電型(n型)層30之厚度為4μm。第二導電型(p型)層20之厚度t1在0.7μm或更大的範圍內,並等於或小於第一導電型層30之厚度(4μm)。除了電流阻隔層42所反射及第一電極50所阻隔之光G6外,可到達電流擴散層26之上表面26a之光的總輸出以光學輸出Po表示。
到達表面26a之光相對於電流擴散層26上之媒介物被局部反射折射率差(折射率n)。然而,藉由提供一介電膜,其具有和構成表面26a之媒介物之折射率有微小差異之折射率之介電膜,或藉由在介面提供不勻,可減少於介面之總反射,俾萃取輸出變得接近Po。
當第二導電型層20之厚度t1為2-3μm時,在60mA的操作電流下,光學輸出Po一般為16mW或更小。另一方面,當厚度t1為1.5μm時,在60mA的操作電流下,光學輸出Po一般為17mW。當厚度t1為0.7μm時,在60mA的操作電流下,光學輸出Po一般增至18mW。特別是,當t1為1.5μm或更小時,可使光學輸出Po之增加率更高。若可使第二導電型(p型)被覆層18之載子濃度高於3×1017 cm-3 ,第二導電型層20之厚度t1即可薄化,且光學輸出Po可容易更高。
第4A圖係根據比較例之發光裝置之示意平面圖,第4B圖係沿線B-B所取示意剖面圖。
於比較例中,電流阻隔層之突出長度×1為10μm。就小×1而言,射出光發射至光射出區123正上方附近。然而,如光G51及G52,反射光為第一電極150所阻隔,並因此難以萃取至外部。亦即,儘管可減少無效電流,光學輸出卻難以增加。
第5A圖係顯示相對光學輸出對電流阻隔層之突出長度×1之依存度之圖表;第5B圖係顯示正向電壓對突出長度×1之依存度之圖表。
當×1為50μm時,光學輸出Po相對於第4A及4B圖之比較例增至132%。因此,相對光學輸出Po隨著×1增加。然而,增加率逐漸減少,且相對光學輸出Po傾向於飽和。另一方面,比較例之正向電壓為2.18V。然而,當×1為50μm時,正向電壓VF高達2.43V。而且,正向電壓VF線性增加。亦即,在×1大於50μm的區域中,發光效率隨著×1增加而減少。而且,晶片尺寸亦因此增加。因此,×1之上限設定為50μm。由以上可知,為增加光學輸出同時維持發光效率,指定之關係須在×1、t1與t2間滿足。
假設以入射角θ入射的光被第二電極40反射,並到達位置R之電流擴散層26之上表面26a。位置R與第一電極50之外緣50a間之距離L(θ)以等式(1)表示。
而且,變數Y以等式(2)界定。
具有在滿足L(θ)≧0之範圍內之入射角θ(0≦θ≦θmax)之光G2、G3、G4及G5到達電流擴散層26之上表面26a,且不為第一電極50所阻隔。這意謂著具有大至θmax之範圍內之入射角θ之光預期有助於光學輸出Po。
第6A至6C圖係顯示光學輸出對變數Y之依存度之模擬結果圖表。
垂直軸代表在50mA的操作電流下的光學輸出Po(mW)。第6A圖之水平軸代表θmax為65°之變數Y(μm)。第6B圖之水平軸代表θmax為70°之變數Y(μm)。第6C圖之水平軸代表θmax為75°之變數Y(μm)。電流阻隔層42之半徑係第一電極50之半徑與設定為30、40及50μm之×1之總和。
於第6A圖中,在Y(θmax=65°)一般為0.8μm或更大的範圍中,光學輸出Po隨著Y增加而增加。於第6B圖中,在Y(θmax=70°)為0或更大的範圍中,光學輸出Po隨著Y增加而增加。於第6C圖中,在Y(θmax=75°)為-1μm或更大的範圍中,光學輸出Po隨著Y增加而增加。
於第6A至6C圖中,變數Y與用於×1=30μm,t1=1.5μm,及t2=3μm之構造之光學輸出Po相較。於θmax為65°之第6A圖中,變數Y為Y=0.45μm,且在對應於×1=30μm之線上之Q1點之Po為13.1mW。於θmax為70°之第6B圖中,變數Y為Y=0.2μm,且在對應於×1=30μm之線上之Q2點之Po為13.7mW。而且,於θmax為75°之第6C圖中,變數Y為Y=-0.12μm,且在對應於×1=30μm之線上之Q3點之Po為14.1mW。響應θmax為65°、70°及75°之變化,光學輸出Po開始增加的點沿Y軸逐漸位移至左側,如Q1、Q2及Q3。而且,若t1減少,發光區23即可朝電流阻隔層42之外緣42a位移,且第一電極50之光阻隔量可減少。因此,光學輸出Po可進一步增加。
亦即,於第6A至6C圖之任一情形下,可表示光學輸出Po增加之Y範圍。若使用對應θmax=70°之第6B圖,光學輸出Po增加之Y範圍即可簡單表示為Y≧0。根據發明人之模擬,變成在θmax=70°情形下,一般自發光區23向下射出之光的90%有助於光學輸出Po。
自等式(1)及(2),條件Y≧0一般對應於L(θmax)≧0。而且,條件L(θmax)≧0不依存於層疊體之材料。亦即,條件對包含InAlGaP(銦鋁鎵磷)、AlGaAs(鋁鎵砷)及InGaAlN(銦鎵鋁氮)之層疊體有效。而且,條件Y≧0亦可以方程式(3)表示。
由方程式(3),×1、t1與t2間的必要關係以方程式(4)表示。
在此,t2-t1=t3(第一導電型層30之厚度與發光層22之厚度之和)。因此,假設t3恆定,不等式之右側表示t1之二次函數。這指出藉由減少t1,x1之下限可減少,且晶片尺寸可減小。
第7圖係根據第二實施例之發光裝置之示意剖面圖。
於電流擴散層26之表面26a形成不勻部27。接著,光束與表面間之相交角度之範圍可擴大,且表面26a之總反射可減少。因此,可使能萃取至晶片外之輸出接近虛擬之光學輸出Po。在此,若不勻部27之間距小於半波,即可增進繞射效應,且不勻部27可被視為具有二維均等介電常數之介質。因此,不勻部27用來作為梯度折射率區,且可減少表面的反射量。替代地,具有外介質之折射率與電流擴散層26之折射率間之折射率之電介質,可設在表面外。於此情況下,亦可使接近萃取至外部之輸出接近光學輸出Po。因此,可更有效萃取電流阻隔層42所反射之光。
第8圖係根據第三實施例之發光裝置之示意剖面圖。
第一電極50包含墊部(第1圖中之第一電極50),並進一步包含連接至墊部之薄互接部51。薄互接部51可在俯視中呈條狀或環狀。於諸薄互接部51間以及薄互接部51與墊部間,間隔區42b設在電流阻隔層42中以提供電流路徑。薄互接部51之寬度可圖解地在2-10μm之範圍內。
第9A及9B圖係根據第四實施例之發光裝置之示意平面圖。
於第9A圖中,第一電極50包含四個朝向晶片角之突起50b。電流阻隔層42於第一電極50下方包含四個突起42c。因此,電流阻隔層42之外緣與第二電極40間之交界之外周EE可增加。
第10A圖係顯示光學輸出對外周之依存度之圖表,第10B圖係顯示正向電壓對外周之依存度之圖表。
於第10A圖中,垂直軸代表相對光學輸出Po(相對亮度),且水平軸代表交界外周EE(μm)。於第10B圖中,垂直軸代表正向電壓VF(V),且水平軸代表邊界外周EE(μm)。於除了突起以外之區域,×1設定為30μm。操作電流設定為50mA。在此,如於第9B圖中,在第一電極50及電流阻隔層42之形狀不是圓形情況下,×1以離第一電極50之圓心O最短的距離表示。×1為10μm及外周為550μm之發光裝置之特徵以點W標指。
於如第9A圖圖案化之發光裝置中,當外周EE為830μm時,光學輸出Po為點W之特徵之110%。於如第9B圖圖案化之發光裝置中,當外周EE為870μm時,光學輸出Po相對於點W為111%。另一方面,於如第9A圖圖案化之發光裝置中,當外周為830μm時,相較於點W之2.3V,正向電壓VF可減至2.16V。於如第9B圖圖案化之發光裝置中,當外周EE為870μm時,正向電壓VF可減至2.13V。可藉由設定外周EE為800μm或更大,達到2.17V或更小之正向電壓VF。
第11A至11C圖係根據第四實施例之變更之發光裝置之示意平面圖。
於第11A圖中,突起50b之寬度S2作成較第9A圖之突起50b之寬度S1。接著,於突起50b附近,電流可擴大以增加光學輸出Po。於第11B圖中,突起50b之×1作成較其他區域中之×1短。接著,於突起50b附近,電流可擴大以增加光學輸出Po。而且,於第11C圖中,沿晶片之對角方向突出之突起50b可設在矩形第一電極50之角隅。
於第一至第四實施例以及與其相關之變化例中,自發光層22向下射出之光為電流阻隔層42下方之第二電極40所反射,並自晶片表面射出,在此,第一電極50之光阻隔量減少。這有助於增加光萃取效率及光學輸出。根據本發明之發光裝置有助於增加照明裝置、顯示裝置及交通燈之輸出(亮度)。
以上業已參考圖式說明本發明之實施例。然而,本發明不限於此等實施例。熟於本技藝人士能以各種方式修改構成本發明之層疊體、發光層、第一導電型層、第二導電型層、電流阻隔層、第一電極及第二電極之材料、形狀、大小、佈局等。此等修改亦涵蓋在本發明之範圍內,只要其不悖離本發明之精神即可。
雖已說明某些實施例,此等實施例卻僅舉例說明,並不意圖限制此等發明之範圍。的確,在此所說明之新穎實施例可用各種其他多種形式實施;而且,可在不悖離本發明之精神下,於本文所說明之實施例之形式中作各種省略、替代及改變。後附申請專利範圍及其均等者意圖涵蓋落入本發明之範圍及精神內之形式或修改。
10...基板
12...基板上電極
13...基板下電極
16...電流擴散層
18...被覆層
20...第二導電型層
22...發光層
23...發光區
24...被覆層
26...電流擴散層
26a...上表面
28...接觸層
30...第一導電型層
32...層疊體
40...第二電極
42...電流阻隔層
42a...外緣
42b...間隔區
42c...突起
50...第一電極
50a...外緣
50b...突起
51...薄互接部
123...發光區
150...第一電極
第1A圖係根據第一實施例之發光裝置之示意平面圖,
第1B圖係其示意剖面圖;
第2圖係第一實施例之局部放大示意剖面圖;
第3圖係第一實施例中光學輸出對操作電流之依存度之模擬結果圖表;
第4A圖係根據比較例之發光裝置之示意平面圖,第4B圖係其示意剖面圖;
第5A圖係顯示相對光學輸出對電流阻隔層之突出長度×1之依存度之圖表;
第5B圖係顯示正向電壓對突出長度×1之依存度之圖表;
第6A至6C圖係顯示光學輸出對變數Y之依存度之模擬結果圖表;
第7圖係根據第二實施例之發光裝置之示意剖面圖;
第8圖係根據第三實施例之發光裝置之示意剖面圖;
第9A及9B圖係根據第四實施例之發光裝置之示意平面圖;
第10A圖係顯示相對光學輸出對外周長之依存度之圖表,第10B圖係顯示正向電壓對外周長之依存度之圖表;以及
第11A至11C圖係根據第四實施例之變更之發光裝置之示意平面圖。
10...基板
12...基板上電極
13...基板下電極
14...接觸層
16...電流擴散層
18...被覆層
20...第二導電型層
22...發光層
23...發光區
24...被覆層
26...電流擴散層
26a...上表面
28...接觸層
30...第一導電型層
32...層疊體
40...第二電極
42...電流阻隔層
42a...外緣
50...第一電極
50a...外緣

Claims (20)

  1. 一種發光裝置,包括:發光層;第一導電型層,設在該發光層上;第一電極,設在該第一導電型層上;第二導電型層,設在該發光層下方,並具有厚度t1(μm);電流阻隔層,設成與在該發光層之相反側上之該第二導電型層之表面的一部分區域接觸,且具有自該第一電極之外緣突出長度×1(μm)之外緣;以及第二電極,與在該第二導電型層之相反側上之該電流阻隔層之表面接觸,且該第二導電型層之表面區域不與該電流阻隔層接觸,並可反射來自該發光層的發射光,其滿足以下方程式, 其中t2(μm)係該第一導電型層、該發光層及該第二導電型層之總厚度。
  2. 如申請專利範圍第1項之裝置,其中,該電流阻隔層包含介電或絕緣半導體。
  3. 如申請專利範圍第1項之裝置,其中,未形成該第一電極之該第一導電型層之上表面區域包含不勻表面。
  4. 如申請專利範圍第1項之裝置,進一步包括介電膜,設在未形成該第一電極之該第一導電型層之上表面區域上,該介電膜具有小於該第一導電型層之表面之折射係數之折射係數。
  5. 如申請專利範圍第1項之裝置,其中,該發光層、該第一導電型層及該第二導電型層包含Inx (Aly Ga1-y )1-x P(0≦x≦1,0≦y≦1)、Alx Ga1-x As(0≦x≦1)及Inx Gay Al1-x-y N(0≦x≦1,0≦y≦1,x+y≦1)之一。
  6. 一種發光裝置,包括:發光層,包含Inx (Aly Ga1-y )1-x P(0≦x≦1,0≦y≦1);第一導電型層,包含Inx (Aly Ga1-y )1-x P(0≦x≦1,0≦y≦1)且設在該發光層上;第一電極,設在該第一導電型層上;第二導電型層,包含Inx (Aly Ga1-y )1-x P(0≦x≦1,0≦y≦1),設在該發光層下方,並具有厚度t1(μm);電流阻隔層,設成與在該發光層之相反側上之該第二導電型層之一部分表面區域接觸,且具有自該第一電極之外緣突出長度×1(μm)之外緣;以及第二電極,與在該第二導電型層之相反側上之該電流阻隔層之該表面接觸,且該第二導電型層之表面區域不與該電流阻隔層接觸,並可反射來自該發光層的發射光,其滿足以下方程式, 其中t2(μm)係該第一導電型層、該發光層及該第二導電型層之總厚度,該第二導電型層之厚度t1等於或小於該第一導電型層之厚度,且在0.7μm或更大與1.5μm或更小的範圍內,且長度×1為30μm或更大及50μm或更小。
  7. 如申請專利範圍第6項之裝置,其中,該電流阻隔層包含介電或絕緣半導體。
  8. 如申請專利範圍第6項之裝置,其中,未形成該第一電極之該第一導電型層之上表面區域包含不勻表面。
  9. 如申請專利範圍第6項之裝置,進一步包括介電膜,設在未形成該第一電極之該第一導電型層之上表面區域上,該介電膜具有小於該第一導電型層之表面之折射係數之折射係數。
  10. 如申請專利範圍第6項之裝置,其中,該第一導電型層包含在該發光層上之包覆層、在該包覆層上之電流擴散層及在該電流擴散層上之接觸層。
  11. 如申請專利範圍第6項之裝置,其中,該第二導電型層包含該發光層下方之包覆層、該包覆層下方之電流擴散層及該電流擴散層下方之接觸層。
  12. 如申請專利範圍第6項之裝置,其中,該第一導電型層係n型。
  13. 如申請專利範圍第12項之裝置,其中,該第二導電型層係p型,且厚度t1為0.7μm或更小。
  14. 如申請專利範圍第6項之裝置,其中,該第一電極包含圓形或矩形之一。
  15. 如申請專利範圍第14項之裝置,其中,該第一電極進一步包含向外突出區。
  16. 如申請專利範圍第14項之裝置,其中,該電流阻隔層形似該第一電極的類似延伸。
  17. 一種發光裝置,包括:發光層;第一導電型層,設在該發光層上;第一電極,設在該第一導電型層上,並包含墊部及連接於該墊部之薄互連部;第二導電型層,設在該發光層下方,並具有厚度t1(μm);電流阻隔層,設成與在該發光層之相反側上之該第二導電型層之一部分表面區域接觸,且具有自該墊部之外緣及該薄互連部之外緣突出長度×1(μm)之外緣;以及第二電極,與在該第二導電型層之相反側上之該電流阻隔層之表面接觸,且該第二導電型層之表面區域不與該電流阻隔層接觸,並可反射來自該發光層的發射光,其滿足以下方程式, 其中t2(μm)係該第一導電型層、該發光層及該第二導電型層之總厚度。
  18. 如申請專利範圍第17項之裝置,其中,該電流阻隔層包含介電或絕緣半導體。
  19. 如申請專利範圍第17項之裝置,其中,未形成該第一電極之該第一導電型層之上表面區域包含不勻表面。
  20. 如申請專利範圍第17項之裝置,其中,該發光層、該第一導電型層及該第二導電型層包含Inx (Aly Ga1-y )1-x P(0≦x≦1,0≦y≦1)、Alx Ga1-x As(0≦x≦1)及Inx Gay Al1-x-y N(0≦x≦1,0≦y≦1,x+y≦1)之一。
TW100107918A 2010-05-26 2011-03-09 發光裝置 TWI452729B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010120387A JP2011249510A (ja) 2010-05-26 2010-05-26 発光素子

Publications (2)

Publication Number Publication Date
TW201203610A TW201203610A (en) 2012-01-16
TWI452729B true TWI452729B (zh) 2014-09-11

Family

ID=45021349

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100107918A TWI452729B (zh) 2010-05-26 2011-03-09 發光裝置

Country Status (3)

Country Link
US (1) US8395172B2 (zh)
JP (1) JP2011249510A (zh)
TW (1) TWI452729B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5032511B2 (ja) * 2009-01-06 2012-09-26 株式会社東芝 半導体発光装置の製造方法と、それを用いて製造した半導体発光装置
JP2012104739A (ja) * 2010-11-12 2012-05-31 Toshiba Corp 発光素子
JP5087672B2 (ja) 2010-12-13 2012-12-05 株式会社東芝 半導体発光素子
JP5095840B2 (ja) 2011-04-26 2012-12-12 株式会社東芝 半導体発光素子
JP5095848B1 (ja) * 2011-05-18 2012-12-12 株式会社東芝 半導体発光素子
TWI458122B (zh) 2011-11-23 2014-10-21 Toshiba Kk 半導體發光元件
JP5661660B2 (ja) 2012-02-07 2015-01-28 株式会社東芝 半導体発光素子
CN110379896B (zh) * 2015-01-21 2021-09-21 晶元光电股份有限公司 半导体发光元件
JP6332301B2 (ja) * 2016-02-25 2018-05-30 日亜化学工業株式会社 発光素子
JP6668863B2 (ja) 2016-03-22 2020-03-18 日亜化学工業株式会社 発光素子
US20190189850A1 (en) * 2017-12-19 2019-06-20 Epistar Corporation Light-emitting device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200924A (ja) * 1999-01-05 2000-07-18 Rohm Co Ltd 半導体発光素子およびその製法
JP2001352097A (ja) * 2000-06-08 2001-12-21 Hitachi Cable Ltd 発光ダイオード
TWM255518U (en) * 2004-04-23 2005-01-11 Super Nova Optoelectronics Cor Vertical electrode structure of Gallium Nitride based LED
JP2005317663A (ja) * 2004-04-27 2005-11-10 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2008294073A (ja) * 2007-05-22 2008-12-04 Sumitomo Electric Ind Ltd 面発光半導体レーザ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4655920B2 (ja) * 2005-12-22 2011-03-23 日立電線株式会社 半導体発光素子
US8546818B2 (en) * 2007-06-12 2013-10-01 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current-guiding structure
KR100974776B1 (ko) * 2009-02-10 2010-08-06 엘지이노텍 주식회사 발광 소자
KR100999726B1 (ko) * 2009-05-04 2010-12-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP2010263085A (ja) * 2009-05-07 2010-11-18 Toshiba Corp 発光素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200924A (ja) * 1999-01-05 2000-07-18 Rohm Co Ltd 半導体発光素子およびその製法
JP2001352097A (ja) * 2000-06-08 2001-12-21 Hitachi Cable Ltd 発光ダイオード
TWM255518U (en) * 2004-04-23 2005-01-11 Super Nova Optoelectronics Cor Vertical electrode structure of Gallium Nitride based LED
JP2005317663A (ja) * 2004-04-27 2005-11-10 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2008294073A (ja) * 2007-05-22 2008-12-04 Sumitomo Electric Ind Ltd 面発光半導体レーザ

Also Published As

Publication number Publication date
US20110291133A1 (en) 2011-12-01
JP2011249510A (ja) 2011-12-08
TW201203610A (en) 2012-01-16
US8395172B2 (en) 2013-03-12

Similar Documents

Publication Publication Date Title
TWI452729B (zh) 發光裝置
US10074786B2 (en) LED with scattering features in substrate
EP1677366B1 (en) High output light emitting diode and method for fabricating the same
US7352006B2 (en) Light emitting diodes exhibiting both high reflectivity and high light extraction
TWI462326B (zh) 半導體發光元件
TWI464914B (zh) 發光二極體
TW201703278A (zh) 具布拉格反射鏡之發光二極體及其製造方法
US10038120B2 (en) Light emitting diode
JP5661660B2 (ja) 半導体発光素子
KR20170096370A (ko) 광학 렌즈, 발광 모듈 및 이를 구비한 라이트 유닛
TWI648870B (zh) 發光二極體晶片
CN112289915B (zh) 倒装发光二极管芯片及其制作方法
US20130126829A1 (en) High efficiency light emitting diode
TW201010140A (en) Light emitting device and method for manufacturing same
TW201937762A (zh) 發光裝置
TWI375337B (en) Semiconductor light-emitting device
KR100832070B1 (ko) 질화갈륨계 발광 다이오드 소자
US20150076540A1 (en) Nitride semiconductor light emitting device
US20090159916A1 (en) Light source with reflective pattern structure
US20150325747A1 (en) Semiconductor light emitting element
TW201642496A (zh) 發光元件之電極結構及其製作方法
KR20060065869A (ko) 고 광적출 효율 발광 다이오드
KR102618972B1 (ko) 반도체 발광 다이오드 및 그의 제조 방법
US11870009B2 (en) Edge structures for light shaping in light-emitting diode chips
JP5468158B2 (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees